WO2007091544A1 - ２ポート型アイソレータ及び通信装置 - Google Patents

２ポート型アイソレータ及び通信装置 Download PDF

Info

Publication number
WO2007091544A1
WO2007091544A1 PCT/JP2007/051992 JP2007051992W WO2007091544A1 WO 2007091544 A1 WO2007091544 A1 WO 2007091544A1 JP 2007051992 W JP2007051992 W JP 2007051992W WO 2007091544 A1 WO2007091544 A1 WO 2007091544A1
Authority
WO
WIPO (PCT)
Prior art keywords
center electrode
ferrite
port
isolator
circuit board
Prior art date
Application number
PCT/JP2007/051992
Other languages
English (en)
French (fr)
Inventor
Hiroaki Kikuta
Hiroshi Marusawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Publication of WO2007091544A1 publication Critical patent/WO2007091544A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators

Definitions

  • the present invention relates to a two-port isolator and a communication device, and more particularly to a two-port isolator and a communication device used in a microwave band.
  • an isolator has a function of allowing a signal to pass only in the transmission direction and preventing transmission in the reverse direction, and is used in a transmission circuit unit of a mobile communication device such as an automobile phone or a mobile phone. ing.
  • Patent Document 1 discloses an assembly in which an insulation-coated conductor is wound as a central electrode on a substantially square ferrite, and circuit elements (capacitors, resistors, inductors) for matching circuits are used. And a vertically-arranged vertical arrangement on a laminated substrate on which terminal electrodes are formed are disclosed.
  • Patent Document 2 a center electrode assembly in which a ferrite center electrode is formed of an electrode film is provided on a laminated substrate having a circuit element for a matching circuit and having terminal electrodes formed thereon. Is disclosed.
  • the ferrite to which the center electrode is attached is substantially square, and this is vertically arranged on the laminated substrate in the vertical direction.
  • the miniaturization as an isolator is impaired.
  • the force that vertically arranges the ferrite and the permanent magnet on the laminated substrate is arranged to the extent that the permanent magnet is used to obtain a desired magnetic field. Therefore, it is difficult to reduce the size of the isolator.
  • Patent Document 1 JP 2002-26615
  • Patent Document 2 JP 2004-15430 A
  • an object of the present invention is to provide a two-port isolator capable of achieving downsizing and And providing a communication device.
  • a two-port isolator includes:
  • a permanent magnet a flight to which a DC magnetic field is applied by the permanent magnet, and a flight, the one end being electrically connected to the first input / output port and the other end being electrically connected to the second input / output port
  • a first central electrode electrically connected to the first central electrode in an electrically insulated state and disposed on the ferrite, with one end electrically connected to the second input / output port and the other end
  • a two-port isolator comprising a second center electrode electrically connected to the third grounding port and a circuit board
  • the ferrite has a rectangular parallelepiped shape having a first main surface and a second main surface parallel to each other, and the first and second main surfaces are arranged in a substantially vertical direction on the circuit board,
  • the permanent magnet is disposed on the circuit board so as to apply a magnetic field to the first and second main surfaces of the ferrite in a direction substantially perpendicular to the main surface;
  • Each of the first and second center electrodes is wound in a winding shape and embedded in the flight;
  • the permanent magnets are arranged on both sides of the ferrite on the circuit board, so that the desired isolator can be obtained without increasing the isolator in the thickness direction (direction orthogonal to the circuit board).
  • a magnetic field can be obtained.
  • the effective permeability increases because the first and second center electrodes are wound in the shape of a wire and incorporated in the ferrite. Then, by forming the first and second center electrodes by photolithography, fine lines of the first and second center electrodes can be achieved.
  • a communication device includes the two-port isolator, and the device can be reduced in size.
  • a desired magnetic field can be obtained without increasing the size of the isolator in the thickness direction (direction orthogonal to the circuit board) by arranging the permanent magnets on both sides of the ferrite on the circuit board. It can be downsized. Also, the first and second center electrodes Since it is built in, the effective permeability increases, and the number of wrinkles can be reduced. As a result, the ferrite can be miniaturized and the two-port isolator can be miniaturized. Furthermore, by forming the first and second center electrodes by photolithography, it becomes possible to fine-line the first and second center electrodes, further reducing the size of the ferrite and the size of the 2-port isolator. Can be achieved.
  • FIG. 1 is a perspective view showing an embodiment of a two-port isolator according to the present invention.
  • FIG. 2 is a plan view showing the two-port isolator.
  • FIG. 3 is an exploded perspective view of the two-port isolator.
  • FIG. 4 is an exploded perspective view showing a main part of the 2-port isolator.
  • FIG. 5 is an exploded perspective view of ferrite.
  • FIG. 6 is an equivalent circuit diagram of the two-port isolator.
  • FIG. 7 is a block diagram showing an embodiment of a communication apparatus according to the present invention.
  • FIG. 1 shows an external perspective view of an embodiment of a two-port isolator according to the present invention
  • FIG. 2 shows a plan view
  • FIG. 3 shows an exploded perspective view.
  • This two-port isolator 1 is a lumped constant isolator, and generally applies a DC magnetic field to the metal yoke 10, the circuit board 20, the center electrode assembly 30 including the ferrite 31, and the ferrite 31. Permanent magnets 41, 4 and 1.
  • FIG. 1 shows a state where the isolator 1 is mounted on the substrate 50.
  • the yoke 10 is also made of a ferromagnetic material such as soft iron, is silver-plated, and has a frame shape surrounding the center electrode assembly 30 and the permanent magnets 41 and 41 on the circuit board 20. Further, the upper opening of the yoke 10 is closed with a cap (not shown) which has a force such as a magnetic substance.
  • the center electrode assembly 30 is formed by forming a first center electrode 35 and a second center electrode 36 that are electrically insulated from each other inside a microwave ferrite 31.
  • the ferrite 31 has a rectangular parallelepiped shape having a first main surface 3 la and a second main surface 3 lb parallel to each other.
  • the first main surface 31a and the second main surface 31b have a ratio of the short side dimension to the long side dimension of 1: 1.5 to 5 and the first main surface 31a on the circuit board 20
  • the second main surface 31b is arranged in a substantially vertical direction.
  • the permanent magnets 41 and 41 are arranged on the circuit board 20 and on both sides of the ferrite 31 so as to apply a magnetic field in a substantially perpendicular direction to the main surfaces 31a and 3 lb of the ferrite 31. .
  • the first center electrode 35 and the second center electrode 36 are each formed in a winding shape and built in the ferrite 31, and the second center electrode 36 has a circuit around its winding axis. It is wound so that it is almost parallel to the substrate 20!
  • the ferrite 31 includes five ferrite sheets 31a to 31e.
  • the flight sheet 31a is a plain outer layer sheet.
  • conductor patterns 36b and 36d constituting the second center electrode 36 are formed, and an interlayer connection via-hole conductor 42a is formed.
  • the ferrite sheet 31c has a conductor pattern 35b forming the first center electrode 35 on the upper surface and conductor patterns 35c and 35d forming the first center electrode 35 on the lower surface, and a via hole conductor for interlayer connection.
  • Interlayer connection via-hole conductors 42b constituting 41a and second center electrode 36 are formed.
  • the conductor pattern 35b is connected to the conductor patterns 35c and 35d via the via-hole conductor 41a.
  • Conductive patterns 35e and 35f constituting the first center electrode 35 are formed on the lower surface of the ferrite sheet 31d, and the via hole for interlayer connection that constitutes the interlayer connection via hole conductor 41b and the second center electrode 36 is formed. A conductor 42c is formed. Conductive patterns 35e and 35f are connected to conductive patterns 35c and 35d via via hole conductors 4 lb.
  • the ferrite sheet 31 e is formed with a conductor pattern 36c constituting the second center electrode 36 on the upper surface, the connection electrodes 35a, 35g for the first center electrode 35 on the lower surface, and the connection electrodes 36a for the second center electrode 36, Conductive patterns 35h and 35i constituting 36e and first center electrode 35 are formed, and via hole conductor 41c for interlayer connection and via hole conductor 42d for interlayer connection constituting second center electrode 36 are formed.
  • the electrode 35 is formed of conductor notches 35h, 35e, 35c, 35b, 35d, 35f, 35i and respective interlayer connection via-hole conductors 41a, 41b, 41c. Connected The other end of the electrode 35a is connected to the connection electrode 35g.
  • the second center electrode 36 is formed of conductor nodes ⁇ turns 36b, 36c, 36d and respective interlayer connection via-hole conductors 42a, 42b, 42c, 42d, one end being a connection electrode 36a and the other end being a connection electrode 36e. It is connected to the.
  • Ferrite sheets 31a to 31e are made of a sheet of light-sensitive ferrite paste obtained by kneading B-related YIG raw material powder together with a binder or the like.
  • the electrode Z conductor patterns 35a to 35g and 36a to 36e are formed by photolithography using a photosensitive Ag paste.
  • the via hole conductors 41a to 41c and 42a to 42d for interlayer connection are formed with through holes in the ferrite sheets 31b to 31e using a laser beam, and a conductive paste such as Ag is filled in the through holes by a method such as printing and coating. Formed by.
  • the first center electrode 35 is formed on the first main surface 31a side of the ferrite 31 so that the lower left force is also inclined to the upper right at a relatively small angle with respect to the long side, via the conductor pattern 35b on the ferrite sheet 31c.
  • the second main surface is inclined at a relatively small angle with respect to the long side at the lower left side on the 3 lb side.
  • the first center electrode 35 is wound in the ferrite 31 for one turn, and the second center electrode 36 is wound in the ferrite 31 in a spiral manner for two turns.
  • the crossing angle of the center electrodes 35 and 36 is set as necessary, and the input impedance and insertion loss are adjusted.
  • the circuit board 20 is a laminated board obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. As shown in FIG. Capacitors CI, C2, Csl, Cs2, matching inductor L3, and termination resistor R are built-in. Also, terminal electrodes 25a to 25f are formed on the upper surface, and external connection terminal electrodes 26, 27, and 28 are formed on the lower surface, respectively.
  • connection terminal electrode 26 formed on the lower surface of the circuit board 20 functions as the input port P1, and this electrode 26 is connected to the matching capacitor C1 and the termination resistor R via the matching capacitor Cs1. Connected to node 21a.
  • the connection point 21a is connected to the first electrode via a terminal electrode 25b formed on the upper surface of the circuit board 20 and a connection electrode 35a formed on the ferrite 31. 1 Connected to one end of the center electrode 35.
  • the other end of the first center electrode 35 is connected to a termination resistor R and a matching capacitor C1 via a connection electrode 35g formed on the ferrite 31 and a terminal electrode 25c formed on the upper surface of the circuit board 20. ing. The other end of the first center electrode 35 is connected to the connection point 21b of the matching capacitors CI, C2, Cs2.
  • the external connection terminal electrode 27 formed on the lower surface of the circuit board 20 functions as the output port P2, and this electrode 27 is connected to the connection point 21b via the matching capacitor Cs2, It is connected to one end of the second center electrode 36.
  • the other end of the second center electrode 36 is connected to the matching capacitor C2 and the matching inductor L3 via the connection electrode 36e formed on the ferrite 31 and the terminal electrode 25e formed on the upper surface of the circuit board 20. Connected to point 21c.
  • the other end of the matching inductor L3 is connected to an external connection terminal electrode 28 formed on the lower surface of the circuit board 20. This external connection electrode 28 functions as the ground port P3.
  • the external connection electrode 28 is also connected to the yoke 10 via terminal electrodes 25a and 25f formed on the upper surface of the circuit board 20.
  • the circuit board 20 and the yoke 10 are soldered together via terminal electrodes 25a and 25f, and the center electrode assembly 30 is connected to the ferrule 31 connecting electrodes 35a, 35g, 36a, and 36e.
  • the terminal electrodes 25b to 25e on the circuit board 20 are soldered and integrated together.
  • the permanent magnets 41 and 41 are integrally bonded to the inner wall of the yoke 10 with an adhesive.
  • the two-port isolator 1 having the above-described constitutional power, since the first and second center electrodes 35 and 36 are built in the ferrite 31, the effective magnetic permeability can be increased and the number of wrinkles can be reduced. As a result, the ferrite 31 can be miniaturized, and the two-port isolator 1 can be miniaturized. Furthermore, by forming the first and second center electrodes 35 and 36 by photolithography, it becomes possible to fine-line the first and second center electrodes 35 and 36, and the ferrite 31 of a single layer can be further downsized. And miniaturization of the 2-port isolator 1 can be achieved.
  • FIG. 7 is an electric circuit block diagram of the RF portion of the mobile phone 220.
  • 222 is an antenna element
  • 223 is a duplexer
  • 231 is a transmission side isolator
  • 232 is a transmission side amplifier
  • 233 is a band pass filter for a transmission side stage
  • 234 is a transmission side mixer
  • 235 is a reception side amplifier
  • 236 is a band pass filter for a reception side stage 237 is the mixer on the receiving side
  • 238 is the voltage controlled oscillator (VCO)
  • 239 is a local band pass filter.
  • the two-port isolator 1 can be used as the transmission-side isolator 231.
  • the isolator 1 By mounting the isolator 1, it is possible to realize a small mobile phone with low insertion loss and good electrical characteristics.
  • the two-port isolator and the communication device according to the present invention are not limited to the above-described embodiments but can be variously modified within the scope of the gist thereof.
  • the number of turns of the first center electrode 35 or the second center electrode 36 can be arbitrarily designed within a range of 1 to 4 turns, for example.
  • the matching circuit elements are all incorporated in the circuit board.
  • a chip-type inductor or capacitor may be externally attached to the circuit board.
  • the ferrite may be one obtained by polishing a force corner portion having a rectangular parallelepiped shape by barrel polishing or the like.
  • the present invention is useful for a two-port isolator used in the microwave band, and is particularly excellent in that downsizing can be achieved.

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

　小型化を達成することのできる２ポート型アイソレータ及び通信装置を得る。 　内部に互いに電気的に絶縁された第１中心電極（３５）及び第２中心電極（３６）を形成したフェライト（３１）と永久磁石とからなる中心電極組立体（３０）を備えた２ポート型アイソレータ。フェライト（３１）は互いに平行な第１主面（３１ａ）及び第２主面（３１ｂ）を有する直方体形状をなし、回路基板（２０）上に第１主面（３１ａ）及び第２主面（３１ｂ）が垂直方向に配置されている。また、永久磁石はフェライト（３１）の主面（３１ａ），（３１ｂ）に対して磁界をほぼ垂直方向に印加するように回路基板（２０）上に配置されている。第１中心電極（３５）及び第２中心電極（３６）はそれぞれ巻線状に巻回され、第２中心電極（３６）はその巻回軸が回路基板（２０）に対してほぼ平行になるように巻回されている。

Description

明 細 書
2ポート型アイソレータ及び通信装置
技術分野
[0001] 本発明は、 2ポート型アイソレータ及び通信装置、特に、マイクロ波帯で使用される 2ポート型アイソレータ及び通信装置に関する。
背景技術
[0002] 一般に、アイソレータは、信号を伝送方向にのみ通過させ、逆方向への伝送を阻止 する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部 に使用されている。
[0003] 従来、 2ポート型アイソレータとして、特許文献 1には、略正方形のフェライトに中心 電極として絶縁被覆導線を卷回した組立体を、整合回路用の回路素子 (コンデンサ 、抵抗、インダクタ)を備え、かつ、端子電極が形成された積層基板上に垂直方向に 縦置き配置したものが開示されて 、る。
[0004] また、特許文献 2には、フェライトの中心電極を電極膜で形成した中心電極組立体 を整合回路用の回路素子を備え、かつ、端子電極が形成された積層基板上に配置 したものが開示されている。
[0005] し力しながら、特許文献 1に記載のアイソレータでは、中心電極が取り付けられたフ エライトは略正方形であり、これを積層基板上に垂直方向に縦置き配置しており、こ れではアイソレータとしての小型化を損なうという問題点を有している。また、特許文 献 2に記載のアイソレータでは、フェライトと永久磁石とを積層基板上に垂直方向に 積み重ねて配置している力 この場合も所望の磁界を得るためには、永久磁石にあ る程度の厚さを必要とすることから、アイソレータとしての小型化を損ねて 、る。
特許文献 1 :特開 2002— 26615号公報
特許文献 2：特開 2004 - 15430号公報
発明の開示
発明が解決しょうとする課題
[0006] そこで、本発明の目的は、小型化を達成することのできる 2ポート型アイソレータ及 び通信装置を提供することにある。
課題を解決するための手段
[0007] 前記目的を達成するため、本発明に係る 2ポート型アイソレータは、
永久磁石と、該永久磁石により直流磁界が印加されるフ ライトと、該フ ライトに配 置され、一端が第 1入出力ポートに電気的に接続され、他端が第 2入出力ポートに電 気的に接続された第 1中心電極と、該第 1中心電極と電気的絶縁状態で交差して前 記フェライトに配置され、一端が第 2入出力ポートに電気的に接続され、他端が接地 用第 3ポートに電気的に接続された第 2中心電極と、回路基板と、を備えた 2ポート型 アイソレータにおいて、
前記フェライトは互いに平行な第 1主面及び第 2主面を有する直方体形状をなし、 前記回路基板上に第 1及び第 2主面がほぼ垂直方向に配置され、
前記永久磁石は前記フェライトの第 1及び第 2主面に対して磁界を該主面にほぼ垂 直方向に印加するように前記回路基板上に配置され、
前記第 1及び第 2中心電極はそれぞれ卷線状に卷回されて前記フ ライトに内蔵さ れて ヽること、
を特徴とする。
[0008] 本発明に係る 2ポート型アイソレータにおいては、回路基板上のフェライトの両側に 永久磁石が配置されることで、アイソレータを厚み方向（回路基板に直交する方向） に大きくすることなく所望の磁界を得ることができる。また、第 1及び第 2中心電極が卷 線状に卷回されてフェライトに内蔵されているために、実効透磁率が増加する。そし て、第 1及び第 2中心電極をフォトリソグラフィ法で形成することにより、第 1及び第 2中 心電極のファインラインィ匕が可能となる。
[0009] さらに、本発明に係る通信装置は前記 2ポート型アイソレータを備えたものであり、 装置の小型化が達成される。
発明の効果
[0010] 本発明によれば、回路基板上のフェライトの両側に永久磁石が配置されることでァ イソレータを厚み方向（回路基板に直交する方向）に大きくすることなく所望の磁界を 得ることができるので小型化が可能である。また、第 1及び第 2中心電極をフェライト に内蔵しているので、実効透磁率が増加し、卷回数を減らすことができる。この結果、 フェライトを小型化でき、 2ポート型アイソレータの小型化を図ることができる。さらに、 第 1及び第 2中心電極をフォトリソグラフィ法で形成することにより、第 1及び第 2中心 電極のファインラインィ匕が可能となり、より一層のフェライトの小型化及び 2ポート型ァ イソレータの小型化が達成できる。
図面の簡単な説明
[0011] [図 1]本発明に係る 2ポート型アイソレータの一実施例を示す斜視図である。
[図 2]前記 2ポート型アイソレータを示す平面図である。
[図 3]前記 2ポート型アイソレータの分解斜視図である。
[図 4]前記 2ポート型アイソレータの要部を示す分解斜視図である。
[図 5]フェライトの分解斜視図である。
[図 6]前記 2ポート型アイソレータの等価回路図である。
[図 7]本発明に係る通信装置の一実施例を示すブロック図である。
発明を実施するための最良の形態
[0012] 以下、本発明に係る 2ポート型アイソレータ及び通信装置の実施例について添付 図面を参照して説明する。
[0013] 本発明に係る 2ポート型アイソレータの一実施例の外観斜視図を図 1に示し、平面 図を図 2に示し、分解斜視図を図 3に示す。この 2ポート型アイソレータ 1は、集中定 数型アイソレータであり、概略、金属製ヨーク 10と、回路基板 20と、フェライト 31を含 む中心電極組立体 30と、フェライト 31に直流磁界を印加するための永久磁石 41, 4 1とで構成されている。図 1はこのアイソレータ 1が基板 50上に実装されている状態を 示している。
[0014] ヨーク 10は軟鉄などの強磁性体材料力もなり、銀めつきが施され、回路基板 20上 で中心電極組立体 30と永久磁石 41, 41を囲む枠体形状とされている。また、ヨーク 10の上開口部は磁性体など力もなる図示しな 、キャップで閉止されて 、る。
[0015] 中心電極組立体 30は、図 4に示すように、マイクロ波フェライト 31の内部に互いに 電気的に絶縁された第 1中心電極 35及び第 2中心電極 36を形成したものである。こ こで、フェライト 31は互 、に平行な第 1主面 3 la及び第 2主面 3 lbを有する直方体形 状をなし、第 1主面 31a及び第 2主面 31bはその短辺寸法と長辺寸法との比が 1 : 1. 5〜5であり、かつ、回路基板 20上に第 1主面 31a及び第 2主面 31bがほぼ垂直方向 に配置されている。
[0016] また、永久磁石 41, 41はフェライト 31の主面 31a, 3 lbに対して磁界をほぼ垂直方 向に印加するように回路基板 20上であってフェライト 31の両側に配置されている。
[0017] 図 4に示すように、第 1中心電極 35及び第 2中心電極 36はそれぞれ卷線状に形成 されてフェライト 31に内蔵されており、第 2中心電極 36はその卷回軸が回路基板 20 に対してほぼ平行になるように卷回されて!/、る。
[0018] 詳しくは、図 5に示すように、フェライト 31は 5枚のフェライトシート 31a〜31eからな る。フ ライトシート 31aは無地の外層用シートである。フ ライトシート 31bには、上面 に第 2中心電極 36を構成する導体パターン 36b, 36dが形成され、かつ、層間接続 用ビアホール導体 42aが形成されている。フェライトシート 31cには、上面に第 1中心 電極 35を構成する導体パターン 35bが形成され、下面に第 1中心電極 35を構成す る導体パターン 35c, 35dが形成され、かつ、層間接続用ビアホール導体 41a及び 第 2中心電極 36を構成する層間接続用ビアホール導体 42bが形成されている。導体 パターン 35bはビアホール導体 41aを介して導体パターン 35c, 35dに接続されてい る。
[0019] フェライトシート 31dには、下面に第 1中心電極 35を構成する導体パターン 35e, 3 5fが形成され、かつ、層間接続用ビアホール導体 41bと第 2中心電極 36を構成する 層間接続用ビアホール導体 42cが形成されている。導体パターン 35e, 35fはビアホ ール導体 4 lbを介して導体パターン 35c, 35dと接続されている。フェライトシート 31 eには、上面に第 2中心電極 36を構成する導体パターン 36cが形成され、下面に第 1 中心電極 35の接続用電極 35a, 35g、第 2中心電極 36の接続用電極 36a, 36e及 び第 1中心電極 35を構成する導体パターン 35h, 35iが形成され、かつ、層間接続 用ビアホール導体 41 c及び第 2中心電極 36を構成する層間接続用ビアホール導体 42dが形成されている。
[0020] 良卩ち、第 1中'、電極 35は、導体ノターン 35h, 35e, 35c, 35b, 35d, 35f, 35iと それぞれの層間接続用ビアホール導体 41a, 41b, 41cにて形成され、一端が接続 用電極 35aに、他端が接続用電極 35gに接続されている。第 2中心電極 36は、導体 ノ《ターン 36b, 36c, 36dとそれぞれの層間接続用ビアホール導体 42a, 42b, 42c, 42dにて形成され、一端が接続用電極 36aに他端が接続用電極 36eに接続されて いる。
[0021] フェライトシート 31a〜31eは、 B係 YIG原料粉末を結合剤などとともに混練した感 光性フェライトペーストをシート状にしたものが使用される。電極 Z導体パターン 35a 〜35g、 36a〜36eは、感光性 Agペーストを用いてフォトリソグラフィ法により形成さ れる。層間接続用ビアホール導体 41a〜41c, 42a〜42dは、フェライトシート 31b〜 31eにレーザビームを用いて貫通孔を形成し、この貫通孔に Agなどの導電ペースト を印刷塗布などの方法により充填することによって形成される。
[0022] 第 1中心電極 35はフェライト 31の第 1主面 31a側において左下力も右上に長辺に 対して比較的小さな角度で傾斜して形成され、フェライトシート 31c上の導体パター ン 35bを介して第 2主面 3 lb側にお 、て左下に長辺に対して比較的小さな角度で傾 斜して形成されている。第 1中心電極 35はフェライト 31内で 1ターン卷回されており、 第 2中心電極 36はフェライト 31内で螺旋状に 2ターン卷回されている。中心電極 35 , 36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整され ることになる。
[0023] 回路基板 20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結し た積層型基板であり、その内部には、図 4に示すように、整合用コンデンサ CI, C2, Csl, Cs2、整合用インダクタ L3、終端抵抗 Rが内蔵されている。また、上面には端 子電極 25a〜25fが、下面には外部接続用端子電極 26, 27, 28がそれぞれ形成さ れている。
[0024] これらの整合用回路素子と前記第 1及び第 2中心電極 35, 36との接続関係を図 4 及び図 6の等価回路を参照して説明する。
[0025] 回路基板 20の下面に形成された外部接続用端子電極 26が入力ポート P1として機 能し、この電極 26は整合用コンデンサ Cs 1を介して整合用コンデンサ C 1と終端抵抗 Rとの接続点 21aに接続されている。また、この接続点 21aは回路基板 20の上面に 形成された端子電極 25b及びフェライト 31に形成された接続用電極 35aを介して第 1中心電極 35の一端に接続されて 、る。
[0026] 第 1中心電極 35の他端はフェライト 31に形成された接続用電極 35g及び回路基板 20の上面に形成された端子電極 25cを介して終端抵抗 Rと整合用コンデンサ C1〖こ 接続されている。また、第 1中心電極 35の他端は整合用コンデンサ CI, C2, Cs2の 接続点 21bに接続されている。
[0027] 一方、回路基板 20の下面に形成された外部接続用端子電極 27が出力ポート P2と して機能し、この電極 27は整合用コンデンサ Cs2を介して前記接続点 21bに接続さ れ、第 2中心電極 36の一端と接続している。
[0028] 第 2中心電極 36の他端はフェライト 31に形成された接続用電極 36e及び回路基板 20の上面に形成された端子電極 25eを介して整合用コンデンサ C2及び整合用イン ダクタ L3の接続点 21cに接続されている。整合用インダクタ L3の他端は回路基板 2 0の下面に形成された外部接続用端子電極 28と接続されている。この外部接続用電 極 28は接地ポート P3として機能するものである。また、この外部接続用電極 28は、 回路基板 20の上面に形成された端子電極 25a, 25fを介して前記ヨーク 10にも接続 されている。
[0029] 回路基板 20とヨーク 10とは端子電極 25a, 25fを介してはんだ付けされて一体ィ匕さ れ、中心電極組立体 30はフェライ卜 31の接続用電極 35a, 35g, 36a, 36e力回路基 板 20上の端子電極 25b〜25eとはんだ付けされて一体ィ匕される。また、永久磁石 41 , 41はヨーク 10の内壁に接着剤にて一体ィ匕される。
[0030] 以上の構成力 なる 2ポート型アイソレータ 1において、第 1及び第 2中心電極 35, 36がフェライト 31に内蔵されているので、実効透磁率が増加し、卷回数を減らすこと ができる。この結果、フェライト 31を小型化でき、 2ポート型アイソレータ 1の小型化を 図ることができる。さらに、第 1及び第 2中心電極 35, 36をフォトリソグラフィ法で形成 することにより、第 1及び第 2中心電極 35, 36のファインラインィ匕が可能となり、より一 層のフェライト 31の小型化及び 2ポート型アイソレータ 1の小型化が達成できる。
[0031] (通信装置、図 7参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図 7は携帯電 話 220の RF部分の電気回路ブロック図である。図 7において、 222はアンテナ素子、 223はデュプレクサ、 231は送信側アイソレータ、 232は送信側増幅器、 233は送信 側段間用帯域通過フィルタ、 234は送信側ミキサ、 235は受信側増幅器、 236は受 信側段間用帯域通過フィルタ、 237は受信側ミキサ、 238は電圧制御発振器 (VCO
) , 239はローカル用帯域通過フィルタである。
[0032] ここに、送信側アイソレータ 231として、前記 2ポート型アイソレータ 1を使用すること ができる。アイソレータ 1を実装することにより、挿入損失が小さく電気特性の良好な かつ小型の携帯電話を実現することができる。
[0033] (他の実施例）
なお、本発明に係る 2ポート型アイソレータ及び通信装置は前記実施例に限定する ものではなぐその要旨の範囲内で種々に変更することができる。
[0034] 例えば、永久磁石 41, 41の N極と S極を反転させれば、入力ポート P1と出力ポート
P2が入れ替わる。また、低損失、広帯域といったアイソレータの所望の特性を考慮し て、第 1中心電極 35又は第 2中心電極 36のターン数を例えば 1〜4ターンの範囲で 任意に設計することが可能である。
[0035] 前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、 チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。また、フェライ トは直方体形状のものを示した力 角部をバレル研磨などで研磨したものであっても よい。
産業上の利用可能性
[0036] 以上のように、本発明は、マイクロ波帯で使用される 2ポート型アイソレータに有用 であり、特に、小型化を達成できる点で優れている。

Claims

請求の範囲
[1] 永久磁石と、該永久磁石により直流磁界が印加されるフ ライトと、該フ ライトに配 置され、一端が第 1入出力ポートに電気的に接続され、他端が第 2入出力ポートに電 気的に接続された第 1中心電極と、該第 1中心電極と電気的絶縁状態で交差して前 記フェライトに配置され、一端が第 2入出力ポートに電気的に接続され、他端が接地 用第 3ポートに電気的に接続された第 2中心電極と、回路基板と、を備えた 2ポート型 アイソレータにおいて、
前記フェライトは互いに平行な第 1主面及び第 2主面を有する直方体形状をなし、 前記回路基板上に第 1及び第 2主面がほぼ垂直方向に配置され、
前記永久磁石は前記フェライトの第 1及び第 2主面に対して磁界を該主面にほぼ垂 直方向に印加するように前記回路基板上に配置され、
前記第 1及び第 2中心電極はそれぞれ卷線状に卷回されて前記フ ライトに内蔵さ れて ヽること、
を特徴とする 2ポート型アイソレータ。
[2] 前記第 1及び第 2中心電極力 Sフォトリソグラフィ法で形成されていることを特徴とする 請求の範囲第 1項に記載の 2ポート型アイソレータ。
[3] 請求の範囲第 1項又は第 2項に記載の 2ポート型アイソレータを備えたことを特徴と する通信装置。
PCT/JP2007/051992 2006-02-08 2007-02-06 ２ポート型アイソレータ及び通信装置 WO2007091544A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006031484A JP2009135557A (ja) 2006-02-08 2006-02-08 ２ポート型アイソレータ及び通信装置
JP2006-031484 2006-02-08

Publications (1)

Publication Number Publication Date
WO2007091544A1 true WO2007091544A1 (ja) 2007-08-16

Family

ID=38345141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/051992 WO2007091544A1 (ja) 2006-02-08 2007-02-06 ２ポート型アイソレータ及び通信装置

Country Status (2)

Country Link
JP (1) JP2009135557A (ja)
WO (1) WO2007091544A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128534A1 (ja) * 2008-04-18 2009-10-22 日立金属株式会社 非可逆回路及び非可逆回路素子、並びにそれらに用いる中心導体組立体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049508A (ja) * 1998-07-24 2000-02-18 Tdk Corp 非可逆回路素子、非可逆回路装置及びその製造方法
JP2002198707A (ja) * 2000-06-14 2002-07-12 Murata Mfg Co Ltd 非可逆回路素子および通信装置
JP2004088744A (ja) * 2002-07-04 2004-03-18 Murata Mfg Co Ltd ２ポート型アイソレータおよび通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049508A (ja) * 1998-07-24 2000-02-18 Tdk Corp 非可逆回路素子、非可逆回路装置及びその製造方法
JP2002198707A (ja) * 2000-06-14 2002-07-12 Murata Mfg Co Ltd 非可逆回路素子および通信装置
JP2004088744A (ja) * 2002-07-04 2004-03-18 Murata Mfg Co Ltd ２ポート型アイソレータおよび通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128534A1 (ja) * 2008-04-18 2009-10-22 日立金属株式会社 非可逆回路及び非可逆回路素子、並びにそれらに用いる中心導体組立体
US8384490B2 (en) 2008-04-18 2013-02-26 Hitachi Metals, Ltd. Non-reciprocal circuit and non-reciprocal circuit device, and central conductor assembly used therein

Also Published As

Publication number Publication date
JP2009135557A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
EP1772926B1 (en) 2 port type isolator and communication unit
WO2007049789A1 (ja) 非可逆回路素子
JP4665786B2 (ja) 非可逆回路素子及び通信装置
KR20010043838A (ko) 집중 정수형 비상반소자
JP4793350B2 (ja) ２ポート型非可逆回路素子
JP3858853B2 (ja) ２ポート型アイソレータ及び通信装置
JP2006050543A (ja) 非可逆回路素子
JP4858542B2 (ja) 非可逆回路素子
US6819198B2 (en) Nonreciprocal circuit device and high-frequency circuit apparatus
WO2007091544A1 (ja) ２ポート型アイソレータ及び通信装置
JP4548383B2 (ja) 非可逆回路素子及び通信装置
JP3979402B2 (ja) ２ポート型アイソレータ、その特性調整方法および通信装置
JP4831234B2 (ja) 非可逆回路素子
JP4423619B2 (ja) 非可逆回路素子
JP4811519B2 (ja) 非可逆回路素子
JP4192883B2 (ja) ２ポート型非可逆回路素子および通信装置
JPH1197911A (ja) 集中定数型非可逆回路素子
JP5136322B2 (ja) 非可逆回路素子
JP2001189606A (ja) 非可逆回路素子及び通信機装置
JP6260246B2 (ja) 非可逆回路素子を備えたモジュール
JP4348698B2 (ja) 非可逆回路素子
JP4631754B2 (ja) 非可逆回路素子及び通信装置
JP4293118B2 (ja) 非可逆回路素子および通信装置
JP4315262B2 (ja) 集中定数型非可逆回路素子
JP2004193904A (ja) ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07713834

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP