WO2007069601A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
WO2007069601A1
WO2007069601A1 PCT/JP2006/324753 JP2006324753W WO2007069601A1 WO 2007069601 A1 WO2007069601 A1 WO 2007069601A1 JP 2006324753 W JP2006324753 W JP 2006324753W WO 2007069601 A1 WO2007069601 A1 WO 2007069601A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate electrode
undoped gan
region
gan layer
Prior art date
Application number
PCT/JP2006/324753
Other languages
English (en)
French (fr)
Inventor
Kouji Matsunaga
Kazuki Ota
Yasuhiro Okamoto
Tatsuo Nakayama
Akio Wakejima
Yuji Ando
Hironobu Miyamoto
Takashi Inoue
Yasuhiro Murase
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US12/097,700 priority Critical patent/US20090173968A1/en
Priority to JP2007550176A priority patent/JPWO2007069601A1/ja
Priority to EP06834508A priority patent/EP1962338A4/en
Publication of WO2007069601A1 publication Critical patent/WO2007069601A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Definitions

  • the present invention relates to a field effect transistor using a group m nitride semiconductor.
  • AlGaN upper layer
  • ZGaN lower layer
  • the AlGaN / GaN structure has high breakdown voltage characteristics due to its wide band gap characteristics, and its application to high-frequency / high-power devices that operate at high voltages and inverter power supplies is being investigated.
  • FIG. 2 is a cross-sectional view showing the basic structure of the transistor described in the document.
  • the transistor shown in FIG. 2 is manufactured by the following procedure.
  • an undoped Ga N (i-GaN) electron transit layer 25 as a channel layer and an AlGaN electron supply layer 26 made of n-type AlGaN are sequentially deposited on the high resistance SiC substrate 24 by MOCVD. Then, a SiN film 27 is deposited by the CVD method. Thereafter, the SiN film 27 in the region where the gate electrode 22, the drain electrode 23, and the source electrode 21 are formed is removed to form an opening, and an electrode is formed. As a result, the basic structure shown in FIG. 2 is obtained. In this structure, the gate electrode 22 is formed in contact with the AlGaN electron supply layer 26.
  • FIG. 3 is a diagram showing a band diagram of a region immediately below the gate electrode 22 of the transistor shown in FIG.
  • a large piezoelectric polarization due to lattice mismatch occurs between the AlGaN electron supply layer 26 and the upper GaN electron transit layer 25 immediately below the gate electrode 22. .
  • positive polarization charges are generated in the AlGaN electron supply layer 26 at the interface between the AlGaN electron supply layer 26 and the undoped GaN electron transit layer 25, and negative two-dimensional electron gas is generated in the undoped GaN electron transit layer 25. Induced.
  • a negative charge is induced on the surface side of the AlGaN electron supply layer 26, that is, the interface on the gate electrode side, to balance the positive charge generated by piezo and spontaneous polarization in the AlGaN electron supply layer 26.
  • the Al composition ratio of the AlGaN electron supply layer 26 is increased, a larger polarization charge is generated and the sheet carrier concentration is increased, so that the current of the transistor can be increased.
  • the sheet carrier concentration of 2D electron gas is about 10 times that of GaAs.
  • this configuration has been reported to have a power density that far exceeds that of GaAs due to its wide band gap characteristics.
  • the SiN film 27 on the surface is introduced in order to reduce external influence and obtain stable operation.
  • the SiN film 27 has a close influence on the deep level near the surface side of the AlGaN electron supply layer 26 and the negative polarization charge.
  • the SiN film 27 When the SiN film 27 is thick, polarization charges and donor levels are compensated. For this reason, the interface between the A1 GaN electron supply layer 26 and the SiN film 27 has no level and behaves like an ideal interface (excluding the influence). On the contrary, when the SiN film 27 is not provided or when the SiN film 27 is thin, the compensation of polarization charge and donor level is incomplete, and the surface level remains. As a result, the transistor characteristics vary greatly depending on the thickness of the SiN film 27.
  • Collabs is a phenomenon in which, when a transistor performs a large signal operation, the trap state is maintained from the discharge trap state of negative charge due to the response of the surface state, and the maximum drain current is suppressed.
  • Collabs becomes conspicuous, the drain current during large signal operation is suppressed, and the saturation output decreases.
  • FIG. 4 is a diagram showing results of actually measuring IV characteristics for a configuration in which the SiN film 27 is not provided. As shown in Fig. 4, in the configuration without the SiN film, large hysteresis occurs in the IV characteristics.
  • the gate breakdown voltage is a voltage at which a gate leakage current starts to flow in the reverse direction of the gate-drain when a reverse voltage is applied between the gate and the drain.
  • Patent Document 2 describes an n-type AlGaN layer as a carrier supply layer and an i-type GaN layer.
  • HEMT High Electron Mobility Transistor
  • FIG. 5 is a cross-sectional view showing a basic configuration of a transistor described in the document.
  • a GaN electron transit layer 35, an AlGaN electron supply layer 36, and an n-type GaN layer 37 are laminated on a substrate 34 in this order.
  • a source electrode 31, a drain electrode 33, and a gate electrode 32 are provided on the GaN layer 37.
  • a SiN film 38 is provided in a region between the source electrode 31 and the gate electrode 32 and a region between the gate electrode 32 and the drain electrode 33.
  • Patent Document 1 JP 2004-342810 A
  • Patent Document 2 JP 2002-359256 A
  • FIG. 6 is a diagram showing a band diagram of a region immediately below the gate electrode 32 of the transistor shown in FIG.
  • the “GaN surface layer” in FIG. 6 corresponds to the GaN layer 37.
  • the effective Schottky barrier height of the AlGaN electron supply layer 36 at the interface between the GaN layer 37 and the AlGaN electron supply layer 36 can be improved. Can do. For this reason, the gate breakdown voltage can be improved.
  • the negative polarization charge existing in the AlGaN electron supply layer 36 at the interface between the AlGaN electron supply layer 36 on the surface side, that is, at the interface between the GaN layer 37 and the AlGaN electron supply layer 36. Can be moved away from the surface of the AlGaN electron supply layer 36. For this reason, the influence when the SiN film 38 is formed can be remarkably reduced. As a result, Colabs is light Reduced, and stable operation can be realized.
  • the GaN layer 37 is doped, the effective barrier height is reduced, and the interface potential is lowered to increase the sheet carrier concentration.
  • the doping concentration to form an n-type GaN protective layer is 2 X 10 18 cm _ 3.
  • the sheet carrier (two-dimensional electron gas) concentration in the channel immediately below the gate electrode 32 is lowered, and there is a concern that the channel current is not sufficiently generated.
  • a gate electrode 32 that is a Schottky electrode is formed on the GaN layer 37 on the surface.
  • the depletion layer in the region immediately below the gate electrode 32 exists at the same position as the surface depletion layer generated by the deep level existing on the surface of the GaN layer 37. This indicates that the depletion layer immediately below the gate electrode 32 cannot completely eliminate the influence of the depletion layer in the ungate region.
  • the trapped emission of carriers due to surface states generated near the surface of the GaN layer 37 in the ungate region is added to the high frequency when a large signal is input to the gate electrode 32.
  • the above-described surface level may cause new current collabs, and may not be able to extract a sufficient high-frequency output. As a result, there was a concern that the power density could not be increased sufficiently.
  • the present invention has been made in view of the above circumstances, and provides a transistor having an excellent balance between Collabs and gate breakdown voltage.
  • the present inventor has made further studies based on the above-described points. As a result, it is possible to reduce the influence of deep levels in the AlGaN layer, maintain high gate breakdown voltage, The present inventors have found the following structure that suppresses Colabs, and have reached the present invention.
  • an electron transit layer constituted by the first undoped GaN layer and an electron supply provided on and in contact with the electron transit layer and constituted by Al Ga ⁇ (0 ⁇ 1) A layer, a second undoped GaN layer provided on the electron supply layer, a source electrode and a drain electrode provided separately on the second undoped GaN layer, the source electrode and the drain electrode, And is embedded in the recess so as to be in contact with the recess on the drain electrode side of the recess and through the second undoped GaN layer.
  • a field effect transistor comprising: a gate electrode provided in contact; and an insulating film provided on the second undoped GaN layer in a region between the gate electrode and the drain electrode.
  • the gate electrode is in contact with the electron supply layer on the bottom surface, and the second undoped GaN layer is provided on the electron supply layer between the gate electrode and the drain electrode. Yes. For this reason, the negative polarization charge existing in the electron supply layer can be kept away from the surface force of the electron supply layer. Therefore, the occurrence of Colabs can be effectively suppressed.
  • the gate electrode is embedded in the recess so as to be in contact with the side wall of the recess on the drain electrode side. That is, in the region between the gate electrode and the drain electrode, the second undoped GaN layer force is provided from the side surface of the gate electrode toward the drain electrode. Since the electron supply layer in the region on the drain electrode side of the gate electrode is completely covered with the second undoped GaN layer, the surface potential of the ungate region and the surface potential directly below the gate electrode are completely separated. can do. For this reason, in the ungate region near the drain electrode side end of the gate electrode, it is not possible to follow a high frequency, and a region that affects the high frequency characteristics of the region directly under the gate electrode is not formed. Therefore, according to this configuration, generation of Colabs can be substantially completely prevented. Therefore, according to this configuration, it is possible to improve high-frequency characteristics and improve operation stability.
  • the second undoped GaN layer is provided between the electron supply layer and the insulating film, the electric field concentration at the drain side end of the gate electrode is alleviated and the gate breakdown voltage is improved. Can be made.
  • the gate electrode since the gate electrode is embedded in the recess, the second and first GaN layer is arranged in the vicinity of the side surface on the drain side of the gate electrode. For this reason, the electric field concentration at the drain side end of the gate electrode can be more effectively suppressed.
  • a recess that penetrates the second undoped GaN layer is provided.
  • the recess can be formed by, for example, recess etching.
  • the gate electrode is embedded in the recess and is in contact with the electron supply layer on the bottom surface.
  • the field effect transistor of the present invention it is possible to improve the trade-off between the Collabs and the gate breakdown voltage, improve the gate breakdown voltage, and suppress the occurrence of Collabs.
  • the side wall of the recess may be in direct contact with the side wall on both the source electrode side and the drain electrode side of the gate electrode in a cross-sectional view in the gate length direction. . In this way, since the source resistance can be further reduced, the device characteristics can be improved.
  • the gate electrode may completely fill the recess.
  • the gate electrode may include a field plate portion that protrudes in a hook shape on the drain electrode side and is formed on the insulating film. In this way, the electric field concentration at the end of the gate electrode on the drain electrode side can be more effectively alleviated. For this reason, the gate breakdown voltage can be further improved.
  • an insulating film having a low interface state density can be used as the insulating film provided on the second undoped GaN layer other than the vicinity of the gate electrode. By doing this, it is possible to more effectively suppress the collab that occurs between the gate electrode and the drain electrode.
  • an insulating film include an insulating film containing nitrogen, and more specifically, a SiN film, a SiON film, and a SiCN film. By doing this, an excellent transistor can be obtained by reducing current collab and increasing the output with less gate leakage current.
  • the gate electrode may be T-shaped or Y-shaped. By doing so, the gate resistance can be reduced and the gain can be increased, so that the high frequency characteristics can be further improved.
  • FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device in an embodiment.
  • FIG. 2 is a cross-sectional view showing a configuration of a conventional semiconductor device.
  • FIG. 3 is a diagram showing a band diagram of a region immediately under the gate electrode of the semiconductor device of FIG. 2.
  • FIG. 4 is a diagram showing measurement results of IV characteristics of a semiconductor device.
  • FIG. 5 is a cross-sectional view showing a configuration of a conventional semiconductor device.
  • FIG. 6 is a diagram showing a band diagram of a region immediately below the gate electrode of the semiconductor device of FIG.
  • FIG. 7 is a diagram showing a band diagram of a region immediately under a gate electrode and an ungate region of the semiconductor device in the embodiment.
  • FIG. 8 is a diagram showing the relationship between the film thickness of the undoped GaN layer and the effective barrier height of the semiconductor device in the embodiment.
  • FIG. 9 is a diagram showing the relationship between the film thickness of the undoped GaN layer and the sheet carrier concentration of the semiconductor device in the embodiment.
  • FIG. 1 is a cross-sectional view showing a configuration of a compound semiconductor device.
  • the semiconductor device 100 is a heterojunction field effect transistor using a nitride-based MV group compound semiconductor for a channel layer.
  • the semiconductor device 100 is provided in contact with the undoped GaN (i-GaN) electron transit layer 105, the AlGaN electron supply layer 106 provided in contact with the undoped GaN electron transit layer 105, and the AlGaN electron supply layer 106. And a group III nitride semiconductor structure comprising the undoped GaN (i-GaN) layer 107 formed.
  • the channel that is, the two-dimensional electron gas, also induces polarization charges and donor layer force of the AlGaN electron supply layer 106.
  • the undoped GaN electron transit layer 105 is a first undoped GaN layer that is provided in contact with the substrate 104 and functions as an electron transit layer.
  • the undoped GaN electron transit layer 105 functions as a channel layer.
  • the substrate 104 is, for example, a high resistance SiC substrate.
  • the AlGaN electron supply layer 106 is provided in contact with the undoped GaN electron transit layer 105, and is composed of AlGaN (0 ⁇ x ⁇ 1).
  • the AlGaN electron supply layer 106 functions as an electron supply layer.
  • the AlGaN electron supply layer 106 is composed of, for example, a doped n-AlGaN layer.
  • the undoped GaN layer 107 is a second undoped GaN layer provided on the AlGaN electron supply layer 106.
  • the undoped GaN (i—GaN) layer 107 functions as a surface layer.
  • the surface of the undoped GaN layer 107 is protected by a SiN film 108 which is an insulating film containing nitrogen.
  • the source electrode 101 and the drain electrode 103 are mutually! It is set apart in the bag!
  • a recess 111 that penetrates the undoped GaN layer 107 is provided in a region between the source electrode 101 and the drain electrode 103.
  • the bottom surface of the recess 111 is constituted by the AlGaN electron supply layer 106.
  • the side surface of the recess 111 is constituted by an inner wall of a through hole that penetrates the undoped GaN layer 107 and the SiN film 108.
  • Such recesses 111 are recessed It can be formed by etching.
  • a gate electrode 102 is provided in contact with the upper surface of the AlGaN electron supply layer 106.
  • the gate electrode 102 is embedded in the recess 111 and has a Schottky contact with the AlGaN electron supply layer 106 on the bottom surface.
  • the gate electrode 102 completely fills the recess 111, and the side wall of the recess 111 and the side wall of the gate electrode 102 on the drain electrode 103 side are seen in a cross-sectional view in the gate length direction. Direct contact.
  • the sidewall of the recess 111 and the sidewall of the gate electrode 102 on the source electrode 101 side are in direct contact.
  • the electric field concentration at the drain side end of the gate electrode 102 is sufficient.
  • the structure is not limited to the illustrated structure. For example, a region in the vicinity of the bottom of the gate electrode 102 is indented into the AlGaN electron supply layer 106 to form the structure.
  • the AlGaN electron supply layer 106 and the AND GaN layer 107 are interposed. There is a layer, okay! /.
  • the gate electrode 102 includes a field plate portion (an overhang portion 110) that extends in a bowl shape on the drain electrode 103 side and is formed on the SiN film 108.
  • an overhanging portion 109 that functions as a field plate is also provided on the source electrode 101 side of the gate electrode 102.
  • an insulating film (SiN film 108) is provided on and in contact with the undoped GaN layer 107.
  • the SiN film 108 functions as a surface protective film (hereinafter also simply referred to as “protective film”).
  • an undoped GaN electron transit layer 105 as a channel layer, an AlGaN electron supply layer 106, and an undoped GaN layer 107 functioning as a surface layer are sequentially deposited on a substrate 104 made of high resistance SiC by MOCVD. Then, a SiN film 108 is deposited on the undoped GaN layer 107 by the CVD method. In a region where the gate electrode 102, the drain electrode 103, and the source electrode 101 are formed, the SiN film 108 is selectively removed to form an opening.
  • each electrode is formed in the opening.
  • ohmic contact is performed, for example, by annealing at 650 ° C.
  • the undoped GaN layer 107 exposed from the opening of the SiN film 108 is removed by etching, and a metal such as Ni (upper layer) ZAu (lower layer (substrate side)) is deposited.
  • a gate electrode 102 is formed on the AlGaN electron supply layer 106.
  • the undoped GaN layer 107 may be etched by dry etching.
  • a recess 111 that penetrates the SiN film 108 and the undoped GaN layer 107 is formed in a predetermined region between the source electrode 101 and the drain electrode 103.
  • the gate electrode 102 completely fills the recess 111, and the gate electrode 102 is in contact with the AlGaN electron supply layer 106 at the bottom surface, and V is in contact with the undoped GaN layer 107 at the side surface.
  • the SiN film in the region between the gate electrode 22 and the drain electrode 23, the SiN film is in direct contact with the AlGaN electron supply layer 26. 27 was provided. For this reason, when the thickness of the SiN film 27 is increased in order to suppress the occurrence of collabs, the gate breakdown voltage is reduced due to the electric field concentration at the drain side end of the gate electrode 22.
  • this effect is remarkably exhibited when the undoped GaN layer 107 is provided in contact with the drain side surface of the gate electrode 102. In addition, this effect is prominent when the undoped GaN layer 107 is provided over the entire region between the drain side end of the gate electrode 102 and the gate side end of the drain electrode 103, that is, the entire ungate region. Is done.
  • the sheet carrier concentration is improved by doping the GaN layer 37 on the AlGaN electron supply layer 36 to reduce the effective barrier height.
  • the doping concentration of the GaN layer 37 is increased, the electric field concentration at the drain end of the gate electrode 32 increases, or the electric field strength in the ungated region increases, thereby degrading the gate breakdown voltage. There was concern to do.
  • an undoped GaN layer 107 is provided as an intervening layer between the AlGaN electron supply layer 106 and the SiN film 108. For this reason, it is possible to secure a sufficient effective barrier in the ungated region and suppress deterioration of the gate breakdown voltage. Specifically, electric field concentration at the drain side end of the gate electrode 102 can be suppressed, and the electric field strength in the ungated region can be effectively reduced.
  • the gate electrode 102 is embedded in the undoped GaN layer 107, and the bottom surface of the gate electrode 102 and the AlGaN electron supply layer 106 are in contact with each other. Therefore, the sheet carrier concentration in the region immediately below the gate electrode 102 can be sufficiently increased while the undoped GaN layer 107 is provided on the AlGaN electron supply layer 106.
  • the semiconductor device 100 an increase in channel current and an improvement in gate breakdown voltage can be achieved at the same time. Specifically, since the SiN film 108 is provided on the undoped GaN layer 107, the IV characteristics are excellent, and the IV described above with reference to FIG. The occurrence of hysteresis in the curve can be suppressed.
  • the relaxation effect during electric field concentration at the drain side end of gate electrode 102 is exhibited regardless of the cross-sectional shape of gate electrode 102 in the gate length direction. Therefore, the present invention is not limited to the case where the overhanging portion 110 functioning as the field plate portion is provided on the gate electrode 102 as shown in FIG. 1, and for example, the cross-sectional shape of the gate electrode 102 is shown in FIGS. Even in the case of a rectangular shape as in the case of, the gate breakdown voltage can be effectively improved.
  • the configuration shown in FIG. 1 has a field plate structure in which a protruding portion 109 and a protruding portion 110 are provided on the gate electrode 102. For this reason, electric field concentration at the drain electrode side end of the gate electrode 102 and the like can be more effectively mitigated. Therefore, the gate breakdown voltage can be further increased.
  • the gate electrode 102 is embedded in the recess 111, and the side wall and the gate electrode of the recess 111 are formed on both the source electrode 101 side and the drain electrode 103 side of the gate electrode 102. 102 side walls are in direct contact. Since the undoped GaN layer 107 and the gate electrode 102 are in contact with each other on the source electrode 101 side in addition to the drain electrode 103 side, the semiconductor device 100 is configured to effectively reduce the source resistance. . Therefore, according to the semiconductor device 100, it is possible to improve device characteristics such as current gain characteristics and high speed.
  • an undoped GaN layer 107 is provided on the AlGaN electron supply layer 106 between the gate electrode 102 and the drain electrode 103.
  • the surface potential of the region where the undoped GaN layer 107 is provided in the ungate region and the surface potential of the region immediately below the gate electrode 102 can be separated.
  • the undoped GaN layer 107 extends to the drain side end of the gate electrode 102, and the depletion layer in the ungate region is depleted in the region immediately below the gate electrode 102. It is structured so as not to affect the layer. Therefore, it is possible to prevent new collaborations from occurring. As shown in FIG.
  • this effect is prominent when the concave portion 111 is completely embedded in the gate electrode 102.
  • the occurrence of collabs can be substantially completely prevented. it can. That is, in the semiconductor device 100, the recess 111 is completely embedded in the gate electrode 102, and the undoped GaN layer 107 is formed from directly below the drain electrode 103 to the side surface of the gate electrode 102. Yes.
  • the gate electrode 102 is in contact with the undoped GaN layer 107 on the side surface.
  • the gate electrode 102 is in contact with the SiN film 108 provided on the undoped GaN layer 107 at a part of the side surface.
  • the surface potential of the region immediately below the gate electrode 102 and the region between the gate electrode 102 and the drain electrode 103, that is, the surface potential of the ungated region are completely separated. It is configured. Therefore, in the semiconductor device 100, the surface potential in the region immediately below the gate electrode 102 and the surface potential in the ungated region can be arbitrarily designed independently, and these can be intentionally varied. It becomes.
  • the gate electrode 102 and the drain electrode 103 are provided on the same layer, and the surface potential of the ungate region and the region immediately below the gate electrode are provided.
  • the structure is not separated from the surface potential of the region! /. For this reason, the depletion layer in the ungate region affects the depletion layer in the region directly under the gate electrode, which deteriorates the high frequency characteristics.
  • the side surface of the gate electrode 102 is in direct contact with the undoped GaN layer 107, the surface potential of the region immediately below the gate electrode 102 and the surface potential of the ungated region are completely Isolated.
  • Depletion layer just under the gate electrode 102 Force Undoped GaN layer Since it is completely separated from the surface level of the 107, it cannot follow the high frequency in the ungate region near the drain side end of the gate electrode 102, and directly under the gate electrode 102 A region that affects the high-frequency characteristics of the region is not formed.
  • the influence of the collapse caused by the surface level of the ungate region can be completely eliminated. Therefore, capture and emission of carriers do not affect the high frequency when a large signal is input to the gate electrode 102, and a sufficient high frequency output can be extracted.
  • the effect when the gate electrode 102 is completely embedded in the undoped GaN layer 107 will be described in more detail below.
  • polarization charges are generated in the AlGaN electron supply layer 106, and the potential is raised particularly on the side close to the surface.
  • the undoped GaN layer 107 is introduced into the surface of the AlGaN electron supply layer 106 and the gate electrode 102 is completely embedded in the undoped GaN layer 107, the band structure of the formation region (gate region) of the gate electrode 102 and the ungate region Changes.
  • the effective Schottky barrier heights of the gate region and the ungated region generated by the gate embedding are set to e ⁇ b (AlGaN) and e ⁇ b (eff), respectively. Then, these are the doping amount (N) of the AlGaN electron supply layer 106 and the film thickness d of the AlGaN electron supply layer 106.
  • the above equation (1) indicates that the Schottky barrier height force directly below the gate electrode 102 is lower than that of the ungated region, and that the sheet carrier concentration in the ungated region is higher than that of the gate region.
  • Equation (3) above indicates that the Schottky barrier height force directly below the gate electrode 102 is higher than the barrier height of the ungated region, and that the sheet carrier concentration in the ungated region is less than that of the gate region.
  • FIGS. 7A to 7D are diagrams showing band diagrams of the semiconductor device 100 immediately below the gate electrode 102 and the ungate region.
  • FIG. 7A is a band diagram of a region immediately below the gate electrode 102. Referring to Figure 1 above, As described above, the undoped GaN layer 107 is removed by recess etching just below the gate electrode 102, and the illustrated band diagram is obtained.
  • the thickness of the AlGaN electron supply layer 106 is changed to three types for the ungated region where the undoped GaN layer 107 is provided. The case is shown.
  • FIG. 8 and FIG. 9 are diagrams showing the results of calculating the potential distribution of the gate region and the ungate region using the above equations (1) to (3). 8 and 9, the horizontal axis, that is, the case where the thickness of the undoped GaN layer 107 is zero corresponds to the gate region, and the thickness of the undoped GaN layer 107 corresponds to the positive region force ungate region.
  • FIG. 8 is a diagram showing the relationship between the film thickness of the undoped GaN layer 107 and the effective Schottky barrier height e ⁇ b (eff).
  • AlGaN the Kiyari ⁇ concentration of the electron in the feed layer 106 and 1.
  • 5 X 10 18 cm_ 3 bands calculated results for the case where the polarization density and 5 X 10 12 cm_ 2 is shown.
  • e () b (eff) is constant regardless of the thickness of the undoped GaN layer 107, and the undoped GaN layer 107 layer Equal to zero thickness.
  • e () b (eff) force in the ungated region is equivalent to e ⁇ b (AlGaN) in the gate region.
  • the surface characteristics of the gate region and the ungate region can be designed by setting the layer thickness of the AlGaN electron supply layer 106.
  • the thickness of the undoped GaN layer 107 is, for example, 200 angstroms or less, preferably 100 angstroms or less.
  • FIG. 9 is a diagram showing the film thickness dependence of the undoped GaN layer 107 under the same conditions as in FIG. Also in FIG. 9, as in the case of FIG. 8, the calculation was performed for the case where the thickness of the AlGaN electron supply layer 106 was 100 ⁇ , 125 ⁇ , and 200 ⁇ .
  • the sheet carrier concentration is about lE12Zcm 2 . There is no significant increase or decrease due to the concentration change of the AlGaN electron supply layer 106.
  • the sheet carrier concentration is reduced even in a relatively small range where the film thickness of the AlGaN electron supply layer 106 is about 100 angstroms or less. It can be further increased. For this reason, the undoped GaN layer 107 has a thickness of 125 ⁇ and 200 ⁇ . If this is the case, it is clear that a more excellent potential design can be performed with a high degree of freedom for each of the gate electrode portion and the ungated region without considering the change in the sheet carrier concentration.
  • the results shown in FIG. 8 and FIG. 9 are characteristics realized by embedding the gate electrode 102 in the undoped GaN layer 107.
  • the semiconductor device 100 which is a heterojunction field-effect transistor using a nitride III-V compound semiconductor for the channel layer, has a configuration excellent in Collabs and high gate breakdown voltage performance. For this reason, the semiconductor device 100 can operate at a high frequency and can stably operate at a high power density while ensuring a high breakdown voltage characteristic. In addition, the semiconductor device 100 has a configuration excellent in reliability and operation stability.
  • the force described in the case of comprising the AlGaN electron supply layer 106 composed of the n-AlGaN layer rubbed with the AlGaN layer force on the undoped GaN electron transit layer 105 is described as an example.
  • the AlGaN electron supply layer 106 on the traveling layer 105 may be undoped (i-AlGaN) or doped (n-AlGaN).
  • the AlGaN electron supply layer 106 may have a configuration in which i-AlGaN and n-AlGaN are stacked in this order.
  • the SiN film 108 is provided on the undoped GaN layer 107 as an example.
  • the insulating film on the undoped GaN layer 107 functions as a surface protective film that suppresses current collapse. If there is, it is not limited to the SiN film 108.
  • the SiN film 108 instead of the SiN film 108, another film containing nitrogen as a constituent element, such as a SiON film or a SiCN film, can be used.
  • the case where high-resistance SiC is used as the material of the substrate 104 has been described as an example, but a low-resistance substrate can also be used.
  • a substrate material such as sapphire or a group III nitride semiconductor substrate such as GaN or AlGaN may be used.

Abstract

　半導体装置１００は、アンドープＧａＮ電子走行層１０５と、アンドープＧａＮ電子走行層１０５上に接して設けられたＡｌＧａＮ電子供給層１０６と、ＡｌＧａＮ電子供給層１０６上に設けられたアンドープＧａＮ層１０７と、アンドープＧａＮ層１０７上に離間して設けられたソース電極１０１およびドレイン電極１０３と、ソース電極１０１とドレイン電極１０３との間の領域に設けられ、アンドープＧａＮ層１０７を貫通する凹部１１１と、凹部１１１に埋設されるとともに、底面においてＡｌＧａＮ電子供給層１０６に接して設けられたゲート電極１０２と、ゲート電極１０２とドレイン電極１０３との間の領域において、アンドープＧａＮ層１０７上に設けられたＳｉＮ膜１０８と、を含む。

Description

明 細 書
電界効果トランジスタ
技術分野
[oooi] 本発明は、 m族窒化物半導体を用いた電界効果トランジスタに関する。
背景技術
[0002] 近年、 AlGaN (上層） ZGaN (下層（基板側) )構造を備える電子デバイス開発が活 発になっている。 AlGaN/GaN構造は、そのワイドバンドギャップ特性により高耐圧 特性を有し、特に、高電圧で動作する高周波 ·高出力デバイスや、インバータ電源へ の適用が検討されている。
[0003] AlGaNZGaN構造のへテロ接合トランジスタとして、従来、特許文献 1に記載のも のがある。図 2は、同文献記載のトランジスタの基本構成を示す断面図である。
[0004] 図 2に示したトランジスタは、以下の手順で製造される。
まず、高抵抗 SiC基板 24上に、 MOCVD法によりチャネル層であるアンドープ Ga N (i-GaN)電子走行層 25および n型 AlGaNからなる AlGaN電子供給層 26を順次 堆積させる。そして、 CVD法にて、 SiN膜 27を堆積させる。その後、ゲート電極 22、 ドレイン電極 23およびソース電極 21が形成される領域の SiN膜 27を除去して開口 部を形成し、電極形成を行う。これにより、図 2に示した基本構造が得られる。この構 造において、ゲート電極 22は、 AlGaN電子供給層 26上に接して形成される。
[0005] 図 3は、図 2に示したトランジスタのゲート電極 22直下の領域のバンド図を示す図で ある。
図 3に示したように、ゲート電極 22の直下において、 AlGaN電子供給層 26とアンド ープ GaN電子走行層 25との間には、格子不整合に起因した大きなピエゾ分極が発 生している。その結果、 AlGaN電子供給層 26とアンドープ GaN電子走行層 25との 界面において、 AlGaN電子供給層 26に、正の分極電荷が発生し、アンドープ GaN 電子走行層中 25に負の二次元電子ガスが誘起される。また、 AlGaN電子供給層 26 の表面側、つまりゲート電極側の界面において、 AlGaN電子供給層 26にピエゾ及 び自発分極で発生した正の電荷に釣り合うための負の電荷が誘起される。 [0006] AlGaN電子供給層 26の Al組成比を高めると、より大きな分極電荷が発生し、シー トキャリア濃度が増大するため、トランジスタを高電流化することができる。たとえば、 二次元電子ガスのシートキャリア濃度は、 GaAs系の約 10倍である。さらに、この構成 では、ワイドバンドギャップ特性を併せて持っているという特長により、 GaAs系をはる かに超える電力密度が報告されて 、る。
[0007] ここで、表面の SiN膜 27は外部影響を軽減し、安定動作を得るために導入される。
SiN膜 27は、 AlGaN電子供給層 26の表面側近辺の深 ヽ準位や負の分極電荷に密 接な影響を与える。
[0008] SiN膜 27の膜厚が厚い場合、分極電荷やドナー準位が補償される。このため、 A1 GaN電子供給層 26と SiN膜 27との界面は、準位が無 、 (影響が排除された)理想界 面のように振舞う。逆に、 SiN膜 27が設けられていない場合や、 SiN膜 27の膜厚が 薄い場合、分極電荷やドナー準位の補償が不完全となり、表面準位が残留した状態 になる。この結果、 SiN膜 27の膜厚によってトランジスタ特性が大きく変化する。
[0009] SiN膜 27が設けられていない場合や、 SiN膜 27の膜厚が薄い場合の問題として、 具体的には、電流コラブスという現象がある。コラブスとは、トランジスタが大信号動作 する際に、表面準位の応答によって負電荷の放出捕獲状態から捕獲状態が維持さ れた状態になり、最大ドレイン電流が抑制される現象である。コラブスが顕著になると 、大信号動作時のドレイン電流が抑制されるため、飽和出力が低下してしまう。また、 コラブスにより I—V特性にヒステリシスが発生し、安定動作が困難になる場合がある。
[0010] 図 4は、 SiN膜 27を設けない構成について、実際に IV特性を実測した結果を示す 図である。図 4に示したように、 SiN膜が設けられていない構成においては、 IV特性 に大きなヒステリシスが発生して 、る。
[0011] 以上のように、コラブスを充分に低減するためには、 SiN膜 27の厚みを一定程度厚 くすることが必要となる。しカゝしながら、 SiN膜 27を厚くした場合、表面負電荷が打ち 消され、ゲート ドレイン間の電界集中が顕著になり、ゲート耐圧が低下する。すなわ ち、コラブスとゲート耐圧の間にトレードオフが存在する。
[0012] なお、本明細書において、ゲート耐圧とは、ゲート ドレイン間に逆電圧を印加した ときに、ゲート一ドレイン逆方向にゲートリーク電流が流れ始める電圧のことである。 [0013] ところで、トランジスタの IV特性を改善する技術として、従来、特許文献 2に記載の ものがある。特許文献 2には、 n型 Al Ga N層をキャリア供給層とし、 i型 GaN層を
0.25 0.75
キャリア走行層とした HEMT (高電子移動度トランジスタ）が記載されている。同文献 では、キャリア供給層の上部に、表面層として、走行キャリアと同導電の GaN層、つま り n型 GaN層を導入した構造が示されて 、る。
[0014] 図 5は、同文献記載のトランジスタの基本構成を示す断面図である。
図 5に示したトランジスタにおいては、基板 34上に、 GaN電子走行層 35、 AlGaN 電子供給層 36および n型の GaN層 37がこの順に積層されている。 GaN層 37上に、 ソース電極 31、ドレイン電極 33およびゲート電極 32が設けられている。ソース電極 3 1とゲート電極 32との間の領域およびゲート電極 32とドレイン電極 33との間の領域に SiN膜 38が設けられて!/、る。
特許文献 1：特開 2004— 342810号公報
特許文献 2：特開 2002— 359256号公報
発明の開示
[0015] 本発明者は、図 5を参照して前述した基本構成を有するトランジスタについて鋭意 検討を行った。以下、検討内容を説明する。
図 5に示した構成では、表面層として設けられた GaN層 37により AlGaN電子供給 層 36に起因した深い準位ゃ酸ィ匕の問題を改善させる効果がある。その結果、安定 動作が得られる。この点について、図 6を参照して説明する。図 6は、図 5に示したトラ ンジスタのゲート電極 32の直下の領域のバンド図を示す図である。図 6中の「GaN表 面層」は、 GaN層 37に対応する。
[0016] 図 6に示したように、表面の GaN層 37の導入により、 GaN層 37と AlGaN電子供給 層 36との界面における AlGaN電子供給層 36の実効ショットキー障壁高さを向上さ せることができる。このため、ゲート耐圧を向上させることができる。
また、表面の GaN層 37の導入により、表面側の AlGaN電子供給層 36の界面、つ まり GaN層 37と AlGaN電子供給層 36との界面における AlGaN電子供給層 36中に 存在する負の分極電荷を AlGaN電子供給層 36の表面カゝら遠ざけることができる。こ のため、 SiN膜 38を成膜した時の影響を著しく軽減できる。この結果、コラブスが軽 減され、安定動作を実現できる。
[0017] ところが、従来の図 5に記載の構成を採用した場合、従来知られていなかった以下 の新たな課題が生じることが本発明者の検討により明らかになった。
[0018] まず、図 5に示した構成では、 GaN層 37をドーピングし、実効障壁高さを減少させ 、界面ポテンシャルを下げることにより、シートキャリア濃度を増加させている。具体的 には、背景技術の項で前述した特許文献 2において、ドーピング濃度が 2 X 1018cm _3である n型 GaN保護層を形成することが記載されている。
[0019] ところが、本発明者の検討によれば、 GaN層 37のドーピング濃度を高めると、ゲー ト電極 32のドレイン側端部における電界集中が増大する懸念があった。また、ゲート ドレイン間のアンゲート領域の電界強度が増大し、ゲート耐圧が劣化する場合があ つた o
[0020] 一方、図 5に示した構成において、表面 GaN層 37がドーピングされていない場合 (i
GaN)、ゲート電極 32の直下のチャネル中のシートキャリア（二次元電子ガス）濃 度が低下しチャネル電流が充分発生しない懸念があった。
[0021] また、図 5に示したトランジスタにおいては、表面の GaN層 37上に、ショットキー電 極であるゲート電極 32が形成されている。このとき、ゲート電極 32の直下の領域にお ける空乏層は、 GaN層 37の表面に存在する深い準位により発生する表面空乏層と 同位置に存在する。このことは、ゲート電極 32の直下の空乏層は、アンゲート領域の 空乏層の影響を完全に排除できていないことを示す。その結果、特に、ドレイン側ゲ ート端近辺において、アンゲート領域の GaN層 37の表面近傍に発生した表面準位 によるキャリアの捕獲放出が、ゲート電極 32に大信号が入力した場合の高周波に追 従できない場合があった。また、上述した表面準位が、新たな電流コラブスの原因と なり、充分な高周波出力を引き出せなくなる場合があった。また、これらの結果、電力 密度を充分大きくできな 、懸念があった。
[0022] 本発明は上記事情に鑑みなされたものであり、コラブスとゲート耐圧とのバランスに 優れるトランジスタを提供する。
[0023] 本発明者は、上述した点を踏まえ、さらに鋭意検討を進めた。その結果、 AlGaN層 中の深い準位の影響を軽減させて、高いゲート耐圧を維持しつつ、表面準位による コラブスが抑制される以下の構造を見出し、本発明に至った。
[0024] 本発明によれば、第一アンドープ GaN層により構成される電子走行層と、前記電子 走行層上に接して設けられ、 Al Ga Ν (0<χ≤1)により構成される電子供給層と、 前記電子供給層上に設けられた第二アンドープ GaN層と、前記第二アンドープ Ga N層上に離間して設けられたソース電極およびドレイン電極と、前記ソース電極と前 記ドレイン電極との間の領域に設けられ、前記第二アンドープ GaN層を貫通する凹 部と、前記凹部の前記ドレイン電極側の側壁に接触するように前記凹部に埋設され るとともに、底面において前記電子供給層に接して設けられたゲート電極と、前記ゲ ート電極と前記ドレイン電極との間の領域において、前記第二アンドープ GaN層上 に設けられた絶縁膜と、を含む電界効果トランジスタが提供される。
[0025] 本発明の電界効果トランジスタにおいては、ゲート電極が底面において電子供給 層に接しているとともに、ゲート電極とドレイン電極との間において、電子供給層上に 第二アンドープ GaN層が設けられている。このため、電子供給層中に存在する負の 分極電荷を電子供給層の表面力も遠ざけることができる。よって、コラブスの発生を 効果的に抑制することができる。
[0026] また、ゲート電極が、凹部のドレイン電極側の側壁に接触するように凹部に埋設さ れている。つまり、ゲート電極とドレイン電極との間の領域において、第二アンドープ GaN層力 ゲート電極の側面からドレイン電極に向力つて設けられている。ゲート電 極のドレイン電極側端部の領域の電子供給層が、完全に第二アンドープ GaN層で 被覆されて 、るため、アンゲート領域の表面ポテンシャルとゲート電極直下の表面ポ テンシャルとを完全に分離することができる。このため、ゲート電極のドレイン電極側 端部近傍のアンゲート領域に、高周波に追従できず、ゲート電極直下の領域の高周 波特性に影響を及ぼす領域が形成されない構成となっている。よって、この構成によ れば、コラブスの発生を実質的に完全に防ぐことができる。従って、この構成によれば 、高周波特性を向上させて、動作安定性を向上させることができる。
[0027] また、本発明においては、電子供給層と絶縁膜との間に第二アンドープ GaN層が 設けられているため、ゲート電極のドレイン側端部における電界集中を緩和し、ゲート 耐圧を向上させることができる。 [0028] また、本発明においては、ゲート電極が凹部に埋設されているため、第二アンド一 プ GaN層が、ゲート電極のドレイン側の側面の近傍に配置された構成となって ヽる。 このため、ゲート電極のドレイン側端部における電界集中をさらに効果的に抑制可能 な構成となっている。
[0029] また、本発明においては、ゲート電極とドレイン電極との間において、電子供給層 上にアンドープの GaN層が設けられているため、ゲート ドレイン間のアンゲート領 域の電界強度を低下させることができる。このため、ゲート耐圧を向上させることがで きる。
[0030] また、本発明においては、第二アンドープ GaN層を貫通する凹部が設けられてい る。凹部は、たとえばリセスエッチングにより形成することができる。そして、ゲート電極 は凹部に埋設されているとともに、底面において電子供給層に接している。このような 構成とすることにより、電子供給層上にアンドープの GaN層を設けた場合においても 、ゲート電極直下のチャネル中のシートキャリア濃度を充分に確保することができる。 このため、チャネル電流を充分に発生させることができる。
[0031] このように、本発明の電界効果トランジスタによれば、コラブスとゲート耐圧とのトレ ードオフを改善し、ゲート耐圧を向上させるとともに、コラブスの発生を抑制することが できる。
[0032] 本発明の電界効果トランジスタにおいて、ゲート長方向の断面視において、前記凹 部の側壁と前記ゲート電極の前記ソース電極側および前記ドレイン電極側の両方の 側壁とが直接接していてもよい。このようにすれば、さらにソース抵抗を低減すること ができるので、デバイス特性を向上させることができる。
[0033] また、本発明の電界効果トランジスタにおいて、前記ゲート電極が前記凹部を完全 に埋め込んでいてもよい。
[0034] 本発明の電界効果トランジスタにおいて、前記ゲート電極が、前記ドレイン電極側 に庇状に張り出して前記絶縁膜の上部に形成されたフィールドプレート部を備えてい てもよい。こうすること〖こより、ゲート電極のドレイン電極側端部における電界集中をよ り一層効果的に緩和することができる。このため、ゲート耐圧をより一層向上させるこ とがでさる。 [0035] 本発明において、ゲート電極近傍以外の第二アンドープ GaN層上に設けられた絶 縁膜として、界面準位密度の低い絶縁膜を用いることができる。こうすることで、ゲート 電極と前記ドレイン電極間で生じるコラブスをさらに効果的に抑制できる。このような 絶縁膜として、具体的には、窒素を含んだ絶縁膜、さらに具体的には SiN膜、 SiON 膜および SiCN膜が挙げられる。こうすることによって、電流コラブス低減とゲートリー ク電流の少ない高出力化により優れたトランジスタが得られる。
[0036] 本発明において、前記ゲート電極が T字型または Y字型になっていてもよい。こうす ることによって、ゲート抵抗の低減が図られ、利得を増大させることができるので、高 周波特性をさらに向上させることができる。
[0037] 以上説明したように本発明によれば、コラブスとゲート耐圧とのバランスに優れたトラ ンジスタが実現される。
図面の簡単な説明
[0038] 上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実 施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
[0039] [図 1]実施形態における半導体装置の構成を示す断面図である。
[図 2]従来の半導体装置の構成を示す断面図である。
[図 3]図 2の半導体装置のゲート電極直下の領域のバンド図を示す図である。
[図 4]半導体装置の IV特性の測定結果を示す図である。
[図 5]従来の半導体装置の構成を示す断面図である。
[図 6]図 5の半導体装置のゲート電極直下の領域のバンド図を示す図である。
[図 7]実施形態における半導体装置のゲート電極の直下の領域およびアンゲート領 域のバンド図を示す図である。
[図 8]実施形態における半導体装置のアンドープ GaN層の膜厚と実効障壁高さとの 関係を示す図である。
[図 9]実施形態における半導体装置のアンドープ GaN層の膜厚とシートキャリア濃度 との関係を示す図である。
発明を実施するための最良の形態
[0040] 以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面 において、共通の構成要素には同じ符号を付し、適宜説明を省略する。なお、本明 細書においては、積層構造を「上層 z下層（基板側）」と表記する。
[0041] 図 1は、化合物半導体装置の構成を示す断面図である。半導体装置 100は、チヤ ネル層に窒化物系 m— V属化合物半導体を用いたヘテロ接合電界効果トランジスタ である。
[0042] 半導体装置 100は、アンドープ GaN (i— GaN)電子走行層 105、アンドープ GaN 電子走行層 105上に接して設けられた AlGaN電子供給層 106、および AlGaN電子 供給層 106上に接して設けられたアンドープ GaN (i-GaN)層 107からなる III族窒 化物半導体構造を有する。
半導体装置 100において、チャネルすなわち二次元電子ガスは、分極電荷および AlGaN電子供給層 106のドナー層力も誘起される。
[0043] アンドープ GaN電子走行層 105は、基板 104に接して設けられ、電子走行層として 機能する第一アンドープ GaN層である。アンドープ GaN電子走行層 105は、チヤネ ル層として機能する。また、基板 104は、たとえば高抵抗 SiC基板とする。
[0044] AlGaN電子供給層 106は、アンドープ GaN電子走行層 105上に接して設けられ、 Al Ga N (0<x≤ 1)により構成される。 AlGaN電子供給層 106は、電子供給層と して機能する。 AlGaN電子供給層 106は、たとえばドーピングされた n— AlGaN層 により構成される。
[0045] アンドープ GaN層 107は、 AlGaN電子供給層 106上に設けられた第二アンドープ GaN層である。アンドープ GaN (i— GaN)層 107は、表面層として機能する。アンド ープ GaN層 107の表面には、窒素を含む絶縁膜である SiN膜 108による表面保護 が施されている。
[0046] アンドープ GaN層 107上の所定の領域に、ソース電極 101およびドレイン電極 103 が互！ヽに離間して設けられて!/ヽる。
[0047] ソース電極 101とドレイン電極 103との間の領域に、アンドープ GaN層 107を貫通 する凹部 111が設けられている。凹部 111の底面は、 AlGaN電子供給層 106によつ て構成されている。また、凹部 111の側面は、アンドープ GaN層 107および SiN膜 1 08を貫通する貫通孔の内壁によって構成されている。このような凹部 111は、リセス エッチングにより形成することができる。
[0048] ソース電極 101とドレイン電極 103との間の領域において、 AlGaN電子供給層 10 6の上面に接してゲート電極 102が設けられている。ゲート電極 102は、凹部 111に 埋設されて ヽるとともに、底面にぉ 、て AlGaN電子供給層 106とショットキー接触し ている。
[0049] また、半導体装置 100においては、ゲート電極 102が凹部 111を完全に埋め込ん でおり、ゲート長方向の断面視において、凹部 111の側壁とゲート電極 102のドレイ ン電極 103側の側壁とが直接接している。また、半導体装置 100においては、凹部 1 11の側壁とゲート電極 102のソース電極 101側の側壁とが直接接している。
[0050] なお、図 1では、ゲート電極 102の底面の位置と AlGaN電子供給層 106の上面の 位置とがー致している構成を例示した力 ゲート電極 102のドレイン側端部における 電界集中が充分に抑制される構成であれば、図示した構成には限られず、たとえば 、ゲート電極 102の底部近傍の領域が AlGaN電子供給層 106中に陥入して 、る構 成とすることちでさる。
[0051] また、ゲート電極 102の直下のシートキャリア濃度が充分に確保されている構成で あれば、ゲート電極 102の直下の領域において、ゲート電極 102と AlGaN電子供給 層 106との間に介在層が存在して!/、てもよ!/、。
[0052] また、ゲート電極 102の直下の領域の表面ポテンシャルとアンゲート領域の表面ポ テンシャルとを確実に分離できる構成であれば、 AlGaN電子供給層 106とアンド一 プ GaN層 107との間に介在層が存在して 、てもよ！/、。
[0053] ゲート電極 102は、ドレイン電極 103側に庇状に張り出して SiN膜 108の上部に形 成されたフィールドプレート部（張出部 110)を備える。半導体装置 100では、ゲート 電極 102のソース電極 101の側にもフィールドプレートとして機能する張出部 109が 設けられている。
[0054] ゲート電極 102とドレイン電極 103との間の領域において、アンドープ GaN層 107 上に接して絶縁膜 (SiN膜 108)が設けられている。 SiN膜 108は、表面保護膜 (以 下、単に「保護膜」とも呼ぶ。）として機能する。
[0055] 次に、半導体装置 100の製造方法を説明する。 まず、高抵抗 SiCからなる基板 104上に、 MOCVD法により、チャネル層であるァ ンドープ GaN電子走行層 105、 AlGaN電子供給層 106および表面層として機能す るアンドープ GaN層 107を順次堆積させる。そして、 CVD法により、アンドープ GaN 層 107上に SiN膜 108を堆積させる。ゲート電極 102、ドレイン電極 103およびソー ス電極 101が形成される領域について、 SiN膜 108を選択的に除去し、開口部を形 成する。
[0056] つづいて、開口部中に各電極を形成する。このとき、ソース電極 101およびドレイン 電極 103を形成した後、たとえば 650°Cでァニールを行うことにより、オーム性接触さ せる。また、ゲート電極 102については、その形成領域において、 SiN膜 108の開口 部から露出するアンドープ GaN層 107をエッチングにより除去し、 Ni (上層） ZAu ( 下層（基板側)）などの金属を蒸着し、 AlGaN電子供給層 106上にゲート電極 102を 形成する。アンドープ GaN層 107のエッチングは、ドライエッチングとするとよい。ドラ ィエッチング法を用いることにより、ゲート電極 102の側壁とアンドープ GaN層 107の 側壁との間に隙間ができな 、ようにすることができるため、これらが側面にぉ 、て直 接接触した構成を高い歩留まりで安定的に得ることができる。以上の手順により、図 1 に示した半導体装置 100が得られる。
[0057] 以上により得られた半導体装置 100においては、ソース電極 101とドレイン電極 10 3との間の所定の領域に、 SiN膜 108およびアンドープ GaN層 107を貫通する凹部 1 11が形成されている。そして、ゲート電極 102が凹部 111を完全に埋め込んでおり、 ゲート電極 102が底面において AlGaN電子供給層 106に接するとともに側面にお V、てアンドープ GaN層 107に接して!/、る。
[0058] ここで、従来の半導体装置においては、図 2を参照して前述したように、ゲート電極 22とドレイン電極 23との間の領域において、 AlGaN電子供給層 26上に直接接して SiN膜 27が設けられていた。このため、コラブスの発生を抑制しょうとして SiN膜 27 の膜厚を大きくすると、ゲート電極 22のドレイン側端部における電界集中により、ゲー ト耐圧が低下してしまう構成となって ヽた。
[0059] これに対し、図 1に示した半導体装置 100においては、ゲート電極 102とドレイン電 極 103との間の領域において、 AlGaN電子供給層 106と SiN膜 108との間にアンド ープ GaN層 107が介在している。このため、 SiN膜 108の膜厚を大きくした場合でも 、ゲート電極 102のドレイン側端部における電界集中を抑制し、ゲート耐圧を向上さ せることができる。この効果は、図 1に示したように、ゲート電極 102の底面の位置と、 AlGaN電子供給層 106とアンドープ GaN層 107との界面の位置が一致して!/、る場 合に顕著に発揮される。また、この効果は、図 1に示したように、ゲート電極 102のドレ イン側側面に接してアンドープ GaN層 107が設けられている場合に顕著に発揮され る。また、この効果は、ゲート電極 102のドレイン側端部とドレイン電極 103のゲート側 端部との間の領域、つまりアンゲート領域の全体にわたってアンドープ GaN層 107が 設けられて ヽる場合に顕著に発揮される。
[0060] また、電子供給層と SiN膜との間に GaN層を介在させる技術として、背景技術の項 で図 5を参照して前述したものがある。図 5に示した装置では、 AlGaN電子供給層 3 6上の GaN層 37にドーピングして実効障壁高さを減少させることにより、シートキヤリ ァ濃度を向上させていた。ところが、この方法では、 GaN層 37のドーピング濃度を高 めると、ゲート電極 32のドレイン端での電界集中が増大したり、アンゲート領域の電 界強度が増大したりして、ゲート耐圧が劣化したりする懸念があった。
[0061] これに対し、半導体装置 100においては、 AlGaN電子供給層 106と SiN膜 108と の間に、介在層としてアンドープ GaN層 107を設けている。このため、アンゲート領域 における実効障壁を充分に確保して、ゲート耐圧の劣化を抑制することができる。具 体的には、ゲート電極 102のドレイン側端部における電界集中を抑制するとともに、 アンゲート領域の電界強度を効果的に低下させることができる。
[0062] さらに、半導体装置 100においては、ゲート電極 102が、アンドープ GaN層 107中 に埋設されており、ゲート電極 102の底面と AlGaN電子供給層 106とが接している。 このため、 AlGaN電子供給層 106上にアンドープ GaN層 107を設けた構成でありな がら、ゲート電極 102直下の領域におけるシートキャリア濃度を充分に高めることがで きる。
[0063] このように、半導体装置 100においては、チャネル電流の増加とゲート耐圧の向上 とを両立させることができる。具体的には、アンドープ GaN層 107上に SiN膜 108が 設けられているため、 IV特性に優れた構成となっており、図 4を参照して前述した IV 曲線におけるヒステリシスの発生を抑制することができる。
[0064] なお、半導体装置 100において、ゲート電極 102のドレイン側端部における電界集 中の緩和効果は、ゲート長方向におけるゲート電極 102の断面形状によらず発揮さ れる。このため、図 1に示した場合のようにゲート電極 102にフィールドプレート部とし て機能する張出部 110が設けられた場合には限られず、たとえばゲート電極 102の 断面形状が図 2や図 5の場合のように矩形である場合にも、ゲート耐圧を効果的に向 上させることができる。
[0065] 図 1に示した構成においては、ゲート電極 102に張出部 109および張出部 110が 設けられたフィールドプレート構造となっている。このため、ゲート電極 102のドレイン 電極側端部等における電界集中をより一層効果的に緩和することができる。よって、 ゲート逆耐圧のより一層の高耐圧化が可能になる。
[0066] また、半導体装置 100では、ゲート電極 102が凹部 111に埋め込まれており、ゲー ト電極 102のソース電極 101側およびドレイン電極 103側の両方の側において、凹 部 111の側壁とゲート電極 102の側壁とが直接接触している。ドレイン電極 103側に 加えて、ソース電極 101側においても、アンドープ GaN層 107とゲート電極 102とが 接触しているため、半導体装置 100は、ソース抵抗が効果的に低減される構成となつ ている。このため、半導体装置 100によれば、電流利得特性および高速性というデバ イス特性を向上させることができる。
[0067] また、半導体装置 100においては、ゲート電極 102とドレイン電極 103との間にお いて、 AlGaN電子供給層 106上にアンドープ GaN層 107が設けられている。これに より、アンゲート領域のうち、アンドープ GaN層 107が設けられている領域の表面ポ テンシャルと、ゲート電極 102直下の領域の表面ポテンシャルとを分離することができ る。また、ゲート電極 102が凹部 111に埋設されているため、アンドープ GaN層 107 力 ゲート電極 102のドレイン側端部まで延びており、アンゲート領域の空乏層がゲ ート電極 102の直下の領域の空乏層に影響を及ぼさな 、ように構成されて 、る。よつ て、新たなコラブスが発生しないようにすることができる。この効果は、図 1に示したよ うに、凹部 111をゲート電極 102が完全に埋め込んだ構成である場合に顕著に発揮 され、この構成においては、コラブスの発生を実質的に完全に防止することができる。 [0068] すなわち、半導体装置 100においては、凹部 111をゲート電極 102が完全に埋め 込んだ構成となっており、アンドープ GaN層 107がドレイン電極 103の直下からゲー ト電極 102の側面にわたって形成されている。そして、ゲート電極 102が側面におい てアンドープ GaN層 107と接している。そして、ゲート電極 102は、側面の一部にお いて、アンドープ GaN層 107の上部に設けられた SiN膜 108と接している。このため 、半導体装置 100においては、ゲート電極 102の直下の領域の表面ポテンシャルと、 ゲート電極 102とドレイン電極 103との間の領域、つまりアンゲート領域の表面ポテン シャルとが完全に分離されるように構成されている。よって、半導体装置 100におい ては、ゲート電極 102の直下の領域における表面ポテンシャルとアンゲート領域にお ける表面ポテンシャルとをそれぞれ任意に独立に設計し、これらを意図的に異ならせ ることが可能な構成となって 、る。
[0069] 図 2および図 5を参照して前述した半導体装置においては、ゲート電極 102とドレイ ン電極 103とが同層上に設けられており、アンゲート領域の表面ポテンシャルとゲー ト電極の直下の領域の表面ポテンシャルとが分離されな 、構成となって!/、た。このた め、アンゲート領域の空乏層が、ゲート電極直下の領域の空乏層に影響を及ぼし、 高周波特性を劣化させて 、た。
[0070] これに対し、半導体装置 100では、ゲート電極 102の側面がアンドープ GaN層 107 に直接接しているため、ゲート電極 102の直下の領域の表面ポテンシャルとアンゲー ト領域の表面ポテンシャルとが完全に分離されて 、る。ゲート電極 102直下の空乏層 力 アンドープ GaN層 107の表面準位と完全に分離されているため、ゲート電極 102 のドレイン側端部近傍のアンゲート領域に、高周波に追従できず、ゲート電極 102直 下の領域の高周波特性に影響を及ぼす領域が形成されない。
[0071] このため、半導体装置 100によれば、アンゲート領域の表面準位に起因するコラプ スの影響を完全に排除することができる。よって、キャリアの捕獲および放出が、ゲー ト電極 102に大信号が入力した場合の高周波に影響を及ばさず、充分な高周波出 力を引き出すことができる。
[0072] ここで、ゲート電極 102を完全にアンドープ GaN層 107中に埋め込んだ場合の影 響について、以下、さらに具体的に説明する。 [0073] 半導体装置 100において、 AlGaN電子供給層 106中には分極電荷が発生し、特 に表面に近い側においては、ポテンシャルが持ち上げられる。
アンドープ GaN層 107を AlGaN電子供給層 106の表面に導入し、ゲート電極 102 をアンドープ GaN層 107中に完全に埋込んだ場合、ゲート電極 102の形成部（ゲー ト領域)とアンゲート領域のバンド構造が変わる。
[0074] このとき、ゲート埋込みにより発生する、ゲート領域とアンゲート領域の実効ショット キー障壁高さを、それぞれ、 e φ b (AlGaN)および e φ b (eff)とする。そうすると、これ らは、 AlGaN電子供給層 106のドーピング量（N )と AlGaN電子供給層 106の膜厚 d
(t )、アンドープ GaN層 107の膜厚 (t )およびシートキャリア濃度 (n )および Δ
AlGaN GaN s
Ec (障壁高さ)より決定される。
[0075] また、 e()b(AlGaN)と e()b(eff)との大小関係は、以下の式（1)〜（3)のように場 合分けして表すことができる。
[0076] N *t >n+t * (3nZ3t )、n=n (t 、t 、N) (1)
d AlGaN s GaN s GaN s s AlGaN GaN d
上記式（1)は、ゲート電極 102の直下のショットキー障壁高さ力 アンゲート領域よ り低くなることを示し、アンゲート領域のシートキャリア濃度がゲート領域よりも多いこと を示す。
[0077] N *t =n+t * (3nZ3t )、n=n (t 、t 、N) (2)
d AlGaN s GaN s GaN s s AlGaN GaN d
上記式（2)は、ゲート電極 102の直下のショットキー障壁高さと、アンゲート領域の 障壁高さが同じになることを示し、アンドープの GaN層が電気的に表面層に存在しな いことと等価になる。
[0078] N *t <n+t * (3nZ3t )、n=n (t 、t 、N) (3)
d AlGaN s GaN s GaN s s AlGaN GaN d
上記式（3)は、ゲート電極 102の直下のショットキー障壁高さ力 アンゲート領域の 障壁高さより高くなることを示し、アンゲート領域のシートキャリア濃度がゲート領域よ りも少ないことを示す。
[0079] 上記式（1)〜式 (3)に示した関係を図 7 (a)〜図 7 (d)を参照して説明する。図 7 (a) 〜図 7(d)は、半導体装置 100のゲート電極 102の直下とアンゲート領域のバンド図 を示す図である。
[0080] 図 7 (a)は、ゲート電極 102の直下の領域のバンド図である。図 1を参照して前述し たように、ゲート電極 102の直下においては、アンドープ GaN層 107がリセスエツチン グにより除去されているため、図示したバンド図となる。
[0081] また、図 7 (b)〜図 7 (d)には、アンドープ GaN層 107が設けられているアンゲート 領域につ 、て、 AlGaN電子供給層 106の厚さを 3種類に異ならせた場合が示されて いる。
[0082] AlGaN電子供給層 106の膜厚が薄い場合（図 7 (b) )、アンドープ GaN層 107によ りポテンシャルが持ち上げられる。その結果、ゲート電極 102の直下の領域よりも、実 効障壁が上昇する。これは、上記式（1)で示される関係に対応する。
逆に、 AlGaN電子供給層 106の膜厚が厚い場合 (図 7 (d) )、アンゲート領域の実 効障壁高さが、ゲート領域よりも低下することが示唆される。これは、上記式 (3)で示 される関係に対応する。
さらに、 AlGaN電子供給層 106の膜厚によっては、ゲート領域とアンゲート領域の 実効障壁高さが等しくなる条件も存在する（図 7 (c) )。これは、上記式 (2)で示される 関係に対応する。
[0083] 図 8および図 9は、上記式（1)〜（3)を用いて、ゲート領域とアンゲート領域のポテ ンシャル分布を計算した結果を示す図である。図 8および図 9において、横軸つまり アンドープ GaN層 107の層厚がゼロである場合がゲート領域に対応し、アンドープ G aN層 107の層厚が正の領域力 アンゲート領域に対応する。
[0084] まず、図 8は、アンドープ GaN層 107の膜厚と実効ショットキー障壁高さ e φ b (eff) との関係を示す図である。なお、図 8においては、 AlGaN電子供給層 106中のキヤリ ァ濃度を 1. 5 X 1018cm_3とし、分極電荷密度を 5 X 1012cm_2とした場合についてバ ンド計算した結果が示されて 、る。
[0085] 図 8より、 AlGaN電子供給層 106の膜厚が 100オングストローム（lOnm)の時、ァ ンゲート領域では、アンドープ GaN層 107の膜厚の増加に伴い、 e () b (eff)が増加 する。これに対し、 AlGaN電子供給層 106の膜厚が 200オングストロームの場合に は、逆に、アンドープ GaN層 107の膜厚の増加に伴い、 e () b (eff)が低下する。
[0086] さらに、 AlGaN電子供給層 106の膜厚が 125オングストロームの場合には、アンド ープ GaN層 107の膜厚によらず、 e () b (eff)が一定で、アンドープ GaN層 107の層 厚がゼロの場合に等しい。このとき、アンゲート領域の e () b (eff)力 ゲート領域にお ける e φ b (AlGaN)と等し 、構造となる。
[0087] 図 8に示したように、半導体装置 100においては、 AlGaN電子供給層 106の層厚 を設定することにより、ゲート領域およびアンゲート領域の表面特性を設計することが できる。
[0088] 特に、上記式（1)および図 7 (b)に示したように、アンゲート領域のポテンシャルが ゲート直下のポテンシャルよりも高 、構成とした場合、ゲート電極 102からドレイン電 極 103に向かって移動する電子は、ポテンシャル障壁高さの差を越えなければアン ゲート領域を通過することができない。このため、ゲート ドレイン間に逆電圧を印加 した際のリーク電流を著しく低減させることができる。このことは、非常に高いゲート耐 圧が得られることを意味する。
[0089] また、半導体装置 100において、チャネル電流を充分に発生させる観点では、シー トキャリア濃度を大きくすることが好ましい。また、ドレイン電極直下の領域の抵抗を低 下させる観点では、アンドープ GaN層 107の層厚をたとえば 200オングストローム以 下、好ましくは 100オングストローム以下とすることが好ましい。
[0090] そこで、本発明者は、アンドープ GaN層 107の層厚を小さくしつつシートキャリア濃 度の高い構成を実現するため、さらに検討した。計算結果を図 9に示す。図 9は、図 8 と同じ条件下でのシートキャリア濃度のアンドープ GaN層 107の膜厚依存性を示す 図である。また、図 9においても、図 8の場合と同様に、 AlGaN電子供給層 106の層 厚が、 100オングストローム、 125オングストロームおよび 200オングストロームである 場合について計算した。
[0091] 図 9より、アンドープ GaN層 107の膜厚が 100オングストローム以下である場合には 、シートキャリア濃度が lE12Zcm2程度となる。 AlGaN電子供給層 106の濃度変化 による大きな増加および減少はみられな 、。
[0092] また、アンドープ GaN層 107の膜厚が 125オングストロームおよび 200オングスト口 ームである場合、 AlGaN電子供給層 106の膜厚が 100オングストローム以下程度と 比較的小さい範囲においても、シートキャリア濃度をさらに高めることができる。このた め、アンドープ GaN層 107の膜厚が 125オングストロームおよび 200オングストローム とすれば、シートキャリア濃度の変化を考慮せずに、ゲート電極部およびアンゲート 領域のそれぞれについて、高い自由度でさらに優れたポテンシャル設計ができること がわカゝる。
[0093] 図 8および図 9に示した結果は、ゲート電極 102をアンドープ GaN層 107に埋め込 むことで実現される特性である。
[0094] 以上のように、チャネル層に窒化物系 III V属化合物半導体を用いたヘテロ接合 電界効果トランジスタである半導体装置 100は、コラブスおよび高いゲート耐圧の性 能のノランスに優れた構成となっており、このため、半導体装置 100は、高周波動作 が可能であるとともに、高耐圧特性を確保しつつ、高電力密度で安定的に動作する ことができる。また、半導体装置 100は、信頼性および動作安定性に優れた構成とな つている。
[0095] 以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例 示であり、上記以外の様々な構成を採用することもできる。
[0096] たとえば、以上においては、アンドープ GaN電子走行層 105上の AlGaN層力 ド 一ビングされた n— AlGaN層により構成される AlGaN電子供給層 106からなる場合 を例に説明した力 アンドープ GaN電子走行層 105上の AlGaN電子供給層 106は 、アンドープ（i— AlGaN)であってもよいし、ドーピング（n— AlGaN)されていてもよ い。また、 AlGaN電子供給層 106は、 i— AlGaNと n— AlGaNとがこの順に積層した 構成であってもよい。
[0097] また、以上においては、アンドープ GaN層 107上に SiN膜 108を設ける場合を例 示したが、アンドープ GaN層 107上の絶縁膜は、電流コラブスを抑制する表面保護 膜として機能するものであれば SiN膜 108には限られない。たとえば、 SiN膜 108に 代えて、 SiON膜や SiCN膜等の、構成元素として窒素を含む他の膜を用いることも できる。
[0098] また、以上においては、基板 104の材料として高抵抗 SiCを用いる場合を例に説明 したが、低抵抗基板を用いることもできる。また、基板 104として、サファイア等他の異 種基板材料や GaN、 AlGaN等の III族窒化物半導体基板等を用いてもょ ヽ。

Claims

請求の範囲
[1] 第一アンドープ GaN層により構成される電子走行層と、
前記電子走行層上に接して設けられ、 Al Ga Ν (0<χ≤1)により構成される電 子供給層と、
前記電子供給層上に設けられた第二アンドープ GaN層と、
前記第二アンドープ GaN層上に離間して設けられたソース電極およびドレイン電 極と、
前記ソース電極と前記ドレイン電極との間の領域に設けられ、前記第二アンドープ GaN層を貫通する凹部と、
前記凹部の前記ドレイン電極側の側壁に接触するように前記凹部に埋設されるとと もに、底面にぉ 、て前記電子供給層に接して設けられたゲート電極と、
前記ゲート電極と前記ドレイン電極との間の領域にぉ 、て、前記第二アンドープ Ga N層上に設けられた絶縁膜と、
を含む電界効果トランジスタ。
[2] 請求項 1に記載の電界効果トランジスタにお 、て、
ゲート長方向の断面視において、
前記凹部の側壁と前記ゲート電極の前記ソース電極側および前記ドレイン電極側 の両方の側壁とが直接接している電界効果トランジスタ。
[3] 請求項 1または 2に記載の電界効果トランジスタにおいて、前記凹部がリセスエッチ ングにより形成された電界効果トランジスタ。
[4] 請求項 1乃至 3いずれかに記載の電界効果トランジスタにおいて、
前記ゲート電極が、前記ドレイン電極側に庇状に張り出して前記絶縁膜の上部に 形成されたフィールドプレート部を備える電界効果トランジスタ。
[5] 請求項 1乃至 4いずれかに記載の電界効果トランジスタにおいて、前記絶縁膜が、 SiN膜、 SiON膜および SiCN膜の 、ずれかである電界効果トランジスタ。
PCT/JP2006/324753 2005-12-14 2006-12-12 電界効果トランジスタ WO2007069601A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/097,700 US20090173968A1 (en) 2005-12-14 2006-12-12 Field Effect Transistor
JP2007550176A JPWO2007069601A1 (ja) 2005-12-14 2006-12-12 電界効果トランジスタ
EP06834508A EP1962338A4 (en) 2005-12-14 2006-12-12 FIELD EFFECT TRANSISTOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005359820 2005-12-14
JP2005-359820 2005-12-14

Publications (1)

Publication Number Publication Date
WO2007069601A1 true WO2007069601A1 (ja) 2007-06-21

Family

ID=38162909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324753 WO2007069601A1 (ja) 2005-12-14 2006-12-12 電界効果トランジスタ

Country Status (5)

Country Link
US (1) US20090173968A1 (ja)
EP (1) EP1962338A4 (ja)
JP (1) JPWO2007069601A1 (ja)
CN (1) CN101331599A (ja)
WO (1) WO2007069601A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049288A (ja) * 2007-08-22 2009-03-05 Nec Corp 半導体装置
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2010080493A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP2010147347A (ja) * 2008-12-19 2010-07-01 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012114242A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタ及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028918B4 (de) 2009-08-26 2014-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verfahren zur Bestimmung der Struktur eines Transistors und Basisstation für ein Mobilfunknetzwerk
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101922122B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9755027B2 (en) * 2015-09-15 2017-09-05 Electronics And Telecommunications Research Institute Electronical device
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289837A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置
JP2005129856A (ja) * 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005277357A (ja) * 2004-03-26 2005-10-06 Ngk Insulators Ltd 半導体積層構造、トランジスタ素子、および半導体積層構造の作製方法
JP2007035905A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 窒化物半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207976B1 (en) * 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4746825B2 (ja) * 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4889203B2 (ja) * 2004-04-21 2012-03-07 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289837A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置
JP2005129856A (ja) * 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005277357A (ja) * 2004-03-26 2005-10-06 Ngk Insulators Ltd 半導体積層構造、トランジスタ素子、および半導体積層構造の作製方法
JP2007035905A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 窒化物半導体素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049288A (ja) * 2007-08-22 2009-03-05 Nec Corp 半導体装置
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2010080493A (ja) * 2008-09-24 2010-04-08 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP2010147347A (ja) * 2008-12-19 2010-07-01 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012114242A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP1962338A1 (en) 2008-08-27
US20090173968A1 (en) 2009-07-09
CN101331599A (zh) 2008-12-24
JPWO2007069601A1 (ja) 2009-05-21
EP1962338A4 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
WO2007069601A1 (ja) 電界効果トランジスタ
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5942204B2 (ja) 半導体装置
US8569797B2 (en) Field effect transistor and method of manufacturing the same
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8466495B2 (en) Field effect transistor with reduced gate leakage current
JP5810293B2 (ja) 窒化物半導体装置
WO2017138505A1 (ja) 半導体装置
US7985984B2 (en) III-nitride semiconductor field effect transistor
JP2004214471A (ja) 電界効果トランジスタ
JP2002359256A (ja) 電界効果型化合物半導体装置
JPWO2007040160A1 (ja) 電界効果トランジスタ
JP2008130655A (ja) 半導体素子
JP2010206110A (ja) 窒化物半導体装置
JP2018041932A (ja) 半導体装置
JP5581601B2 (ja) 化合物半導体装置及びその製造方法
JP5721782B2 (ja) 半導体装置
JP5418482B2 (ja) 化合物半導体積層構造
JP5730505B2 (ja) 化合物半導体装置
US20120241759A1 (en) Nitride semiconductor device and electronic device
JP5272341B2 (ja) 半導体装置
JP2023179139A (ja) 窒化物半導体装置および半導体パッケージ
JP2018120934A (ja) 化合物半導体装置及び化合物半導体装置の製造方法
JP2014187385A (ja) 化合物半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680047375.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007550176

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006834508

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12097700

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE