WO2007058014A1

WO2007058014A1 - 液晶表示装置およびその駆動方法

Info

Publication number: WO2007058014A1
Application number: PCT/JP2006/318121
Authority: WO
Inventors: Hajime Washio
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2005-11-15
Filing date: 2006-09-13
Publication date: 2007-05-24
Also published as: CN101305413A; US20090115771A1; JPWO2007058014A1

Description

明細書

液晶表示装置およびその駆動方法

技術分野

[0001] 本発明は、液晶表示装置およびその駆動方法に関し、特に、相展開された映像信号に基づき表示を行う液晶表示装置およびその駆動方法に関する。

背景技術

[0002] 高精細の液晶表示装置では、表示素子に書き込むための映像信号をデータ信号線に印加する時間を確保するために、映像信号を相展開する方法が用いられる。図 14は、 4相展開された映像信号に基づき表示を行う液晶表示装置の構成を示す図である。図 14に示す液晶表示装置 80において、画素アレイ 1は、（m X n)個の表示素子 P、 n本の走査信号線 Gl〜Gn、および、 m本のデータ信号線 Sl〜Smを含んでいる。

[0003] 走査信号線駆動回路 2は、ゲートクロック GCKおよびゲートスタートパルス GSPに基づき、走査信号線 Gl〜Gnを順に選択的に活性化する。データ信号線駆動回路 8 1は、ソースクロック SCKおよびその反転信号、ソーススタートパルス SSP、並びに、 4 相展開された映像信号 V1〜V4に基づき、データ信号線 Sl〜Smを駆動する。データ信号線駆動回路 81は、 mZ4個（=q個）のフリップフロップ 82と m個のスィッチ 83 とを含んでいる。 mZ4個のフリップフロップ 82は、直列に接続され、 mZ4段のシフトレジスタを形成する。このシフトレジスタから出力されるスィッチ制御信号 C 1〜Cqは、順に選択的に活性状態 (例えば、ハイレベル)となる。

[0004] データ信号線 Sl〜Smは、 4本ずつグループ化される。 i番目のグループに含まれ、グループ内で j番目のデータ信号線 (ただし、 iは 1以上 mZ4以下の整数、 jは 1以上 4以下の整数）は、制御端子にスィッチ制御信号 Ciが与えられたスィッチ 83を介して、映像信号 Vjを伝搬する信号線に接続される。

[0005] スィッチ制御信号 Ciによって制御される 4つのスィッチ 83は、スィッチ制御信号 Ci がハイレベルのときに導通状態となる。これにより、スィッチ制御信号 Ciがハイレベルである間、 i番目のグループに含まれる 4本のデータ信号線には、それぞれ、映像信号 V1〜V4が印加される。スィッチ制御信号 Ciがローレベルに変化するまでに、 i番目のグループに含まれる 4本のデータ信号線の電圧は、それぞれ、映像信号 V1〜V 4の電圧レベルに達する。

[0006] 以下、映像信号 V1〜V4が変化する周期を「サイクル」という。液晶表示装置 80では、各スィッチ 83を 1サイクルずつ導通させる方法 (以下、第 1の方法という）、または、各スィッチ 83を 2サイクルずつ導通させる方法 (以下、第 2の方法という）が用いられる。図 15および図 16に、それぞれ、第 1および第 2の方法を用いたときのタイミングチヤートを示す。

[0007] 第 1の方法では、スィッチ制御信号 Cl〜Cqは、 1つずつ順にハイレベルになる（図 15を参照)。このため、例えば、スィッチ制御信号 C2がハイレベルに変化するタイミングは、スィッチ制御信号 C1がローレベルに変化するタイミングとほぼ同時である。スィッチ制御信号 C1がローレベルに変化した後、データ信号線 S1〜S4はハイインピーダンス状態になる。

[0008] ところが、液晶表示装置 80では、図 17に示すように、隣接するデータ信号線 Sl〜 Sm間には寄生容量 84が発生する。このため、データ信号線 S4がハイインピーダンス状態になった後に、データ信号線 S5に映像信号 VIが印加され始めると、その影響は寄生容量 84を介してデータ信号線 S4にも及ぶ。その結果、図 18に示すように、データ信号線 S4の電圧は、本来あるべきレベルから Δνだけ変動（上昇または下降 )する。

[0009] このように第 1の方法では、隣接するデータ信号線間に発生する寄生容量のために、グループ内の最後のデータ信号線 (例えば、 S4や S8など）に保持された電圧が、次のグループ内の最初のデータ信号線 (例えば、 S5や S9など）に印加される電圧の影響を受けて変動する。この現象は所定数 (上記の例では 4本)のデータ信号線ごとに発生するので、画面では縦方向のスジ（以下、縦スジという）として視認される。

[0010] 一方、第 2の方法では、スィッチ制御信号 Cl〜Cqがハイレベルである期間は、 1サイタルだけ重複する（図 16を参照)。このため、例えば、スィッチ制御信号 C2がハイレベルに変化し、データ信号線 S5に映像信号 VIが印加され始めたときでも、データ信号線 S4はハイインピーダンス状態ではないために、このときデータ信号線 S4の電圧は変動しない。したがって、第 2の方法によれば、上記縦スジの問題を解決することがでさる。

[0011] ところが、第 2の方法では、スィッチ制御信号 C1がローレベルに変化した時点での映像信号 V1〜V4のレベルは、前後のサイクルのデータの影響を受けて、データ信号線 S1〜S4に印加すべき電圧レベルに一致していないことがある。この現象は映像信号の電圧レベルが変化する場所の近傍にある、所定数以下（上記の例では 4本以下）のデータ信号線で起こるので、画面では明るさの境界付近のぼけ（以下、ゴーストと、う）として視認される。

[0012] このような縦スジゃゴーストを防止する液晶表示装置として、特許文献 1には、図 19 に示す液晶表示装置が開示されている。図 19に示す液晶表示装置 90では、データ信号線駆動回路 91は、 mZ 2個（ = 2q個）のフリップフロップ 92と m個のスィッチ 93 とを含んでいる。 mZ 2個のフリップフロップ 92は、直列に接続され、 mZ2段のシフトレジスタを形成する。特許文献 1には、このシフトレジスタを用いて、図 20に示すように、同じ映像信号線に接続されたスィッチ 93に対しては重複しなヽサンプリングパルスを発生させ、隣接するスィッチ 93に対しては重複するサンプリングパルスを発生させることが開示されている。

特許文献 1 :日本国特開 2000— 267616号公報

発明の開示

発明が解決しょうとする課題

[0013] し力しながら、図 19に示す液晶表示装置 90は、図 14に示す液晶表示装置 80と比ベて 2倍のフリップフロップ 92を画素アレイ 1の行方向の一辺に沿って配置した構成を有している。また、液晶表示装置 90には、液晶表示装置 80と比べて 2倍の周波数を有するソースクロック SCKが供給され、液晶表示装置 90のフリップフロップ 92は、液晶表示装置 80のフリップフロップ 82と比べて 2倍の速度で動作する（図 15、図 16 および図 20を参照）。このため、フリップフロップ 92の 1個あたりのサイズも、フリップフロップ 82より大きくなる。

[0014] このように液晶表示装置 90は、サイズの大きなフリップフロップ 92が画素アレイ 1の行方向の一辺に沿って配置された構成を有するので、画素アレイ 1の周辺部分 (以下、額縁という）の一辺の幅が他の辺に比べて太くなる。また、液晶表示装置 90では、フリップフロップ 92が高速に動作する分だけ消費電力が増大する。

[0015] それ故に、本発明は、画面に縦スジゃゴーストが発生せず、かつ、額縁が狭い液晶表示装置を提供することを目的とする。

課題を解決するための手段

[0016] 本発明の第 1の局面は、相展開された映像信号に基づき表示を行う液晶表示装置であって、

行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続される複数のデータ信号線とを含む画素アレイと、

前記走査信号線を選択的に活性化する走査信号線駆動回路と、

前記画素アレイの行方向の一辺に沿って配置され、前記映像信号の一部である第

1の映像信号に基づき、前記データ信号線の一部である第 1のデータ信号線を駆動する第 1のデータ信号線駆動回路と、

前記画素アレイの行方向の他辺に沿って配置され、前記映像信号の残部である第

2の映像信号に基づき、前記データ信号線の残部である第 2のデータ信号線を駆動する第 2のデータ信号線駆動回路とを備え、

前記第 1のデータ信号線駆動回路は、前記第 1の映像信号を前記第 1のデータ信号線に印加する力否かを切り替える複数の第 1のスィッチと、前記第 1のスィッチを制御する第 1のスィッチ制御回路とを含み、

前記第 2のデータ信号線駆動回路は、前記第 2の映像信号を前記第 2のデータ信号線に印加する力否かを切り替える複数の第 2のスィッチと、前記第 2のスィッチを制御する第 2のスィッチ制御回路とを含み、

前記第 1および第 2のスィッチ制御回路は、同じ映像信号が供給されるスィッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスィッチ間では導通期間の少なくとも一部が重複するように、前記第 1および第 2のスィッチを制御することを特徴とする。

[0017] 本発明の第 2の局面は、本発明の第 1の局面において、前記データ信号線を配置順に従って前記映像信号の本数ずつグループ化した場合に、各グループに含まれるデータ信号線は、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように、前記第 1のデータ信号線と前記第 2のデータ信号線とに分けられ、

前記第 1のスィッチ制御回路は、前記第 1のスィッチのうちで、同じグループに含まれる第 1のデータ信号線に対応したスィッチを一括して順に導通状態に制御し、前記第 2のスィッチ制御回路は、前記第 2のスィッチのうちで、同じグループに含まれる第 2のデータ信号線に対応したスィッチを、前記第 1のスィッチ制御回路とは異なるタイミングで一括して順に導通状態に制御することを特徴とする。

[0018] 本発明の第 3の局面は、本発明の第 2の局面において、

前記第 1のスィッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第 1のシフトレジスタを含み、

前記第 2のスィッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第 2のシフトレジスタを含み、

前記第 1および第 2のシフトレジスタは、異なるタイミングで動作することを特徴とする。

[0019] 本発明の第 4の局面は、本発明の第 3の局面において、

前記第 1および第 2のシフトレジスタは、前記映像信号が変化する周期の半周期分だけずれたタイミングで動作することを特徴とする。

[0020] 本発明の第 5の局面は、本発明の第 1の局面において、

前記第 1および第 2のスィッチの導通期間は、前記映像信号が変化する周期の半周期分だけずれており、いずれも前記周期と同じ長さを有していることを特徴とする。

[0021] 本発明の第 6の局面は、本発明の第 5の局面において、

前記第 1および第 2の映像信号は、前記周期の半周期分だけずれたタイミングで変化することを特徴とする。

[0022] 本発明の第 7の局面は、本発明の第 1の局面において、

前記第 1のデータ信号線と前記第 2のデータ信号線とが同数であることを特徴とする。 [0023] 本発明の第 8の局面は、本発明の第 1の局面において、

前記画素アレイと、前記走査信号線駆動回路と、前記第 1および第 2のデータ信号線駆動回路とが、 1枚の絶縁基板上にモノリシックに形成されていることを特徴とする

[0024] 本発明の第 9の局面は、本発明の第 1の局面において、

前記第 1のデータ信号線駆動回路に前記第 1の映像信号を伝える信号線の長さと、前記第 2のデータ信号線駆動回路に前記第 2の映像信号を伝える信号線の長さとがほぼ等、ことを特徴とする。

[0025] 本発明の第 10の局面は、行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続されるデータ信号線とを含む画素アレイを有し、相展開された映像信号に基づき表示を行う液晶表示装置の駆動方法であって、前記走査信号線を選択的に活性化するステップと、

前記画素アレイの行方向の一辺に沿って配置された第 1のデータ信号線駆動回路にお、て、前記映像信号の一部である第 1の映像信号を前記データ信号線の一部である第 1のデータ信号線に印加するカゝ否かを切り替える複数の第 1のスィッチを制御するステップと、

前記画素アレイの行方向の他辺に沿って配置された第 2のデータ信号線駆動回路にお 1、て、前記映像信号の残部である第 2の映像信号を前記データ信号線の残部である第 2のデータ信号線に印加する力否かを切り替える複数の第 2のスィッチを制御するステップとを備え、

前記第 1および第 2のスィッチを制御するステップは、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイツチ間では導通期間の少なくとも一部が重複するように、前記第 1および第 2のスィッチを制御することを特徴とする。

発明の効果

[0026] 本発明の第 1または第 10の局面によれば、第 1および第 2のスィッチは、同じ映像信号が供給されるスィッチ間では導通期間が重複しないように制御される。したがつて、同じ映像信号が供給されるスィッチが同時に導通したときに発生するゴーストを防止することができる。また、第 1および第 2のスィッチは、隣接するデータ信号線に対応したスィッチ間では導通期間の少なくとも一部が重複するように制御される。したがって、隣接するデータ信号線間に発生する寄生容量に起因して発生する縦スジを防止することができる。さらに、画素アレイの対向する 2辺に沿ってデータ信号線駆動回路を分割して配置することにより、額縁の一辺が他の辺に比べて太くなることを防止することができる。

[0027] 本発明の第 2の局面によれば、データ信号線を配置順に従ってグループ化し、各グループに含まれるデータ信号線を 2つに分けて異なるタイミングで駆動するときに、グループの境界を挟んで隣接するデータ信号線は異なるタイミングで駆動される。これにより、同じ映像信号が供給されるスィッチ間では導通期間が重複せず、隣接するデータ信号線に対応したスィッチ間では導通期間が一致するか、あるいは、導通期間の一部が重複するように、第 1および第 2のスィッチを制御することができる。

[0028] 本発明の第 3の局面によれば、第 1および第 2のスィッチ制御回路は異なるタイミングで動作するので、隣接するデータ信号線に対応したスィッチ間では、導通期間が一致するか、あるいは、導通期間の一部が重複する。

[0029] 本発明の第 4の局面によれば、第 1および第 2のスィッチ制御回路は映像信号が変化する周期の半周期分だけずれたタイミングで動作するので、隣接するデータ信号線に対応したスィッチ間では、導通期間が一致するか、あるいは、映像信号が変化する周期の半周期分だけ重複する。

[0030] 本発明の第 5の局面によれば、第 1および第 2のスィッチの導通期間が映像信号が変化する周期の半周期分だけずれているので、隣接するデータ信号線に対応したスイッチ間では、導通期間が一致するか、あるいは、映像信号が変化する周期の半周期分だけ重複する。

[0031] 本発明の第 6の局面によれば、第 1および第 2のデータ信号線駆動回路に対して、映像信号を好適なタイミングで供給することができる。

[0032] 本発明の第 7の局面によれば、第 1のデータ信号線駆動回路の回路量と第 2のデータ信号線駆動回路の回路量とがほぼ等しくなるので、第 1のデータ信号線駆動回路が配置された額縁の辺の幅と、第 2のデータ信号線駆動回路が配置された額縁の辺の幅とを揃えることができる。

[0033] 本発明の第 8の局面によれば、画面にゴーストや縦スジが発生せず、かつ、額縁が狭いモノリシック型の液晶表示装置を得ることができる。

[0034] 本発明の第 9の局面によれば、第 1および第 2の映像信号を出力する回路力見たときの、 2系統の信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第 1のデータ信号線駆動回路による第 1のデータ信号線の充電の効果と、第 2のデータ信号線駆動回路によるデータ信号線の充電と効果とは、ほぼ同じになる。よって、画素ァレイの両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる。

図面の簡単な説明

[0035] [図 1]本発明の第 1の実施形態に係る液晶表示装置の構成を示す図である。

[図 2]図 1に示す液晶表示装置のタイミングチャートである。

[図 3]図 1に示す液晶表示装置の実装例を示す図である。

[図 4]図 1に示す液晶表示装置の他の実装例を示す図である。

[図 5]本発明の第 1の実施形態の変形例に係る液晶表示装置のタイミングチャートである。

[図 6]本発明の第 2の実施形態に係る液晶表示装置の構成を示す図である。

[図 7]図 6に示す液晶表示装置のタイミングチャートである。

[図 8]本発明の第 3の実施形態に係る液晶表示装置の構成を示す図である。

[図 9]図 8に示す液晶表示装置のタイミングチャートである。

[図 10]本発明の第 4の実施形態に係る液晶表示装置の構成を示す図である。

[図 11]図 10に示す液晶表示装置のタイミングチャートである。

[図 12]本発明の第 5の実施形態に係る液晶表示装置の構成を示す図である。

[図 13]図 12に示す液晶表示装置のタイミングチャートである。

[図 14]従来の液晶表示装置の第 1の構成を示す図である。

[図 15]図 14に示す液晶表示装置の第 1のタイミングチャートである。

[図 16]図 14に示す液晶表示装置の第 2のタイミングチャートである。 [図 17]液晶表示装置のデータ信号線間に発生する寄生容量を示す図である。

[図 18]図 14に示す液晶表示装置において、データ信号線の電圧が変動する様子を示す図である。

[図 19]従来の液晶表示装置の第 2の構成を示す図である。

[図 20]図 19に示す液晶表示装置のタイミングチャートである。

符号の説明

[0036] 1、 6…画素アレイ

2…走査信号線駆動回路

3、 7…液晶パネル

4· ··絶縁基板

5· ··制御用 IC

10、 20、 30、 40、 50· •·^:液晶表示装置

11、 21、 31、 41、 51· '·第 1のデータ信号線駆動回路

12、 22、 32、 42、 52· '·第 2のデータ信号線駆動回路

13、 14、 23、 24、 33、 34、 43、 44、 53、 54…フジップ:

15、 16、 25、 26、 35、 36、 45、 46、 55、 56· ··スィッチ

発明を実施するための最良の形態

[0037] 以下、図面を参照して、本発明の実施形態を説明する。以下の説明では、 ηは 1以上の整数、 mは 8の倍数、 iは 1以上 mZ4以下の整数、 jは 1以上 mZ8以下の整数である。また、 mZ4を q、 mZ8を rと記載することがある。

[0038] (第 1の実施形態）

図 1は、本発明の第 1の実施形態に係る液晶表示装置の構成を示す図である。図 1 に示す液晶表示装置 10は、画素アレイ 1、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 11、および、第 2のデータ信号線駆動回路 12を備えている。液晶表示装置 10は、 4相展開された映像信号 V1〜V4に基づき白黒の多階調表示を行う。

[0039] 画素アレイ 1は、（！！！！！；！個の表示素子!³、 n本の走査信号線 Gl〜Gn、および、 m 本のデータ信号線 Sl〜Smを含んでいる。表示素子 Pは、行方向に m個、列方向に n個並べて配置される。同じ行に配置された表示素子は、走査信号線 Gl〜Gnのいずれかに共通して接続される。同じ列に配置された表示素子は、データ信号線 Sl〜 Smの!、ずれかに共通して接続される。

[0040] 走査信号線駆動回路 2は、ゲートクロック GCKおよびゲートスタートパルス GSPに基づき、走査信号線 Gl〜Gnを順に選択的に活性ィ匕する。より詳細には、走査信号線駆動回路 2は、 n段のシフトレジスタを有している。このシフトレジスタのシリアルデータ入力端子には、 1フレーム時間に 1回の割合で活性状態 (例えば、ハイレベル）となるゲートスタートパルス GSPが与えられる。また、クロック端子には、 1ライン時間ごとに所定の方向に変化する（例えば、立ち上がる）ゲートクロック GCKが与えられる。走査信号線 Gl〜Gnは、シフトレジスタの各段の出力信号に応じて、活性状態または非活性状態になる。ゲートスタートパルス GSPが活性状態である間にゲートクロック GCKが立ち上がると、その直後の 1ライン時間では、走査信号線 G1が活性状態になる。その後、活性状態になる走査信号線は、 1ライン時間ごとに G2、 G3、 · ··、 Gnの順に切り替わる。

[0041] データ信号線 Sl〜Smは、第 1のデータ信号線駆動回路 11と第 2のデータ信号線駆動回路 12とによって駆動される。第 1のデータ信号線駆動回路 11は、画素アレイ 1の行方向の一辺（図 1では、画素アレイ 1の上側の辺）に沿って配置される。第 2のデータ信号線駆動回路 12は、画素アレイ 1の行方向の他辺（図 1では、画素アレイ 1 の下側の辺）に沿って配置される。このように、データ信号線 Sl〜Smは、画素アレイ 1を挟んで対向する辺に設けられた 2つの回路によって駆動される。

[0042] 第 1のデータ信号線駆動回路 11には、ソーススタートパルス SSPA、ソースクロック SCKAおよびその反転信号、並びに、映像信号 V1〜V4の一部である映像信号 VI 、 V2が供給される。第 2のデータ信号線駆動回路 12には、ソーススタートパルス SS PB、ソースクロック SCKBおよびその反転信号、並びに、映像信号 V1〜V4の残部である映像信号 V3、 V4が供給される。

[0043] 第 1のデータ信号線駆動回路 11は、 mZ4個（=q個）のフリップフロップ 13と mZ2 個のスィッチ 15とを含んでいる。第 2のデータ信号線駆動回路 12は、第 1のデータ信号線駆動回路 11と同様に、 mZ4個のフリップフロップ 14と mZ 2個のスィッチ 16とを含んでいる。スィッチ 15、 16は、制御端子に与えられた信号がハイレベルのときは導通状態、それ以外のときは非導通状態となるアナログスィッチである。

[0044] 第 1のデータ信号線駆動回路 11において、 mZ4個のフリップフロップ 13は、直列に接続され、 mZ4段のシフトレジスタ（以下、第 1のシフトレジスタという）を形成する。第 1のシフトレジスタのシリアルデータ入力端子には、ソーススタートパルス SSPAが与えられ、クロック端子には、ソースクロック SCKAおよびその反転信号が与えられる。ソーススタートパルス SSPAは、 1ライン時間に 1回の割合で活性状態 (例えば、ノヽィレベル）となり、ソースクロック SCKAおよびその反転信号は、映像信号 VI、 V2が変化する周期と同じ周期で変化する（すなわち、 1サイクルに 1回の割合で立ち上がるか、立ち下がる）。

[0045] 第 1のシフトレジスタの i段目の出力信号を、スィッチ制御信号 CAiという。ソーススタートパルス SSPAが活性状態である間にソースクロック SCKAが立ち上がると、その直後の 1サイクルでは、スィッチ制御信号 CA1がハイレベルになる。その後、ハイレベルになるスィッチ制御信号は、 1サイクルごとに CA2、 CA3、 · ··、 CAqの順に切り替わる。第 1のシフトレジスタは、スィッチ 15の制御回路として機能する。

[0046] 第 2のデータ信号線駆動回路 12において、 mZ4個のフリップフロップ 14は、直列に接続され、 mZ4段のシフトレジスタ（以下、第 2のシフトレジスタという）を形成する。第 2のシフトレジスタのシリアルデータ入力端子には、ソーススタートパルス SSPBが与えられ、クロック端子には、ソースクロック SCKBおよびその反転信号が与えられる。ソーススタートパルス SSPBは、ソーススタートパルス SSPAから半サイクルだけ遅れた信号であり、ソースクロック SCKBおよびその反転信号は、それぞれ、ソースクロック SCKAおよびその反転信号から半サイクルだけ遅れた信号である。

[0047] 第 2のシフトレジスタの i段目の出力信号を、スィッチ制御信号 CBiと、う。ソーススタートパルス SSPBが活性状態である間にソースクロック SCKBが立ち上がると、その直後の 1サイクルでは、スィッチ制御信号 CB1がハイレベルになる。その後、ハイレべルになるスィッチ制御信号は、 1サイクルごとに CB2、 CB3、 · ··、 CBqの順に切り替わる。第 2のシフトレジスタは、スィッチ 16の制御回路として機能する。

[0048] 液晶表示装置 10では、映像信号 V1〜V4、データ信号線 Sl〜Sm、フリップフロップ 13、 14、および、スィッチ 15、 16は、以下のように対応づけられる。データ信号線 Sl〜Smは、配置順に従って 4本（映像信号の本数)ずつグループィ匕され、これにより、 mZ4個のグループが形成される。各グループに含まれる 4本のデータ信号線は、第 1のデータ信号線駆動回路 11によって駆動されるものと、第 2のデータ信号線駆動回路 12によって駆動されるものとに、 2本ずつ分けられる。この場合、液晶表示装置 10全体では、第 1のデータ信号線駆動回路 11によって駆動されるデータ信号線と、第 2のデータ信号線駆動回路 12によって駆動されるデータ信号線とは同数になる

[0049] i番目のグループに含まれる 4本のデータ信号線を配置順に Sil、 Si2、 Si3、 Si4という。液晶表示装置 10では、各グループに対応して、第 1のデータ信号線駆動回路 11には 2個のスィッチ 15 (以下、第 1および第 2のスィッチという）が設けられ、第 2のデータ信号線駆動回路 12にも 2個のスィッチ 16 (以下、第 3および第 4のスィッチという）が設けられる。

[0050] 第 1のスィッチは、映像信号 VIを伝搬する信号線とデータ信号線 Silとの間に設けられる。すなわち、第 1のスィッチの一端には映像信号 VIを伝搬する信号線が接続され、他端にはデータ信号線 Silが接続される。第 2のスィッチは、映像信号 V2を伝搬する信号線とデータ信号線 Si2との間に設けられる。第 1および第 2のスィッチの制御端子には、第 1のシフトレジスタの i段目から出力されたスィッチ制御信号 CAiが与えられる。第 1および第 2のスィッチは、スィッチ制御信号 CAiに従い、映像信号 VI、 V2をデータ信号線 Sil、 Si2に印加するか否かを切り替える。

[0051] 第 3のスィッチは、映像信号 V3を伝搬する信号線とデータ信号線 Si3との間に設けられる。第 4のスィッチは、映像信号 V4を伝搬する信号線とデータ信号線 Si4との間に設けられる。第 3および第 4のスィッチの制御端子には、第 2のシフトレジスタの i段目から出力されたスィッチ制御信号 CBiが与えられる。第 3および第 4のスィッチは、スィッチ制御信号 CBiに従い、映像信号 V3、 V4をデータ信号線 Si3、 Si4に印加するカゝ否かを切り替える。

[0052] 以上のことから、スィッチ制御信号 CAiがハイレベルのとき、データ信号線 Sil、 Si2 には、それぞれ、スィッチ 15を経由して映像信号 VI、 V2が印加される。また、スイツチ制御信号 CBiがハイレベルのとき、データ信号線 Si3、 Si4には、それぞれ、スイツチ 16を経由して映像信号 V3、 V4が印加される。また、スィッチ制御信号 CAiがハイレベルになる期間と、スィッチ制御信号 CBiがハイレベルになる期間とは、半サイクルだけずれている。

[0053] したがって、第 1のデータ信号線駆動回路 11は、同じグループに含まれるデータ信号線に対応したスィッチ 15を一括して順に導通状態に制御し、第 2のデータ信号線駆動回路 12は、同じグループに含まれるデータ信号線に対応したスィッチ 16を、第 1のデータ信号線駆動回路 11とは異なるタイミングで一括して順に導通状態に制御する。スィッチ 15の導通期間とスィッチ 16の導通期間とは、いずれも 1サイクルである力半サイクルだけずれている。

[0054] 図 2は、液晶表示装置 10のタイミングチャートである。第 1のデータ信号線駆動回路 11では、ソーススタートパルス SSPAが活性状態になった後、スィッチ制御信号 C Al、 CA2、 · ··、 CAqは、 1サイクルにっき 1つずつ順にハイレベルになる。第 2のデータ信号線駆動回路 12では、ソーススタートパルス SSPBが活性状態になった後、スイッチ制御信号 CB1、 CB2、 · ··、 CBqは、 1サイクルにっき 1つずつ順にハイレベルになる。

[0055] 上述したように、ソーススタートパルス SSPB、ソースクロック SCKBおよびその反転信号は、それぞれ、ソーススタートパルス SSPA、ソースクロック SCKAおよびその反転信号から半サイクルだけ遅れた信号である。したがって、スィッチ制御信号 CB1、 CB2、 · ··、 CBqは、それぞれ、スィッチ制御信号 CA1、 CA2、 · ··、 CAqから半サイクルだけ遅れた信号となる。結果として、スィッチ制御信号 CAl〜CAq、 CBl〜CBq は、 CA1、 CB1、 CA2、 CB2、 CA3、 CB3、…ゝ CAq、 CBqの順に、半サイクルずつ重複して、 1サイクルずつハイレベルになる。

[0056] データ信号線 Sil、 Si2の電圧は、スィッチ制御信号 CAiがハイレベルである間に映像信号 VI、 V2のレベルに達し、スィッチ制御信号 CAiがローレベルに変化した後は変化しない。したがって、データ信号線 Sil、 Si2の電圧は、スィッチ制御信号 CAi 力一レベルに変化する時点における映像信号 VI、 V2のレベルによって定まる。同様に、データ信号線 Si3、 Si4の電圧は、スィッチ制御信号 CBiがローレベルに変化する時点における映像信号 V3、 V4のレベルによって定まる。 [0057] データ信号線 Sl〜Smに印加すべき映像信号のレベルを Dl〜Dmとしたとき、映像信号 VIは、ソーススタートパルス SSPAが活性状態になった直後のサイクルから 1 サイクルごとに、 Dl、 D5、 D9、…の順に変化する。映像信号 V2は、映像信号 VIと同じタイミングで、 D2、 D6、 D10、…の順に変化する。映像信号 V3は、ソーススタートパルス SSPBが活性状態になった直後のサイクルから 1サイクルごとに、 D3、 D7、 Dl l、…の順に変化する。映像信号 V4は、映像信号 V3と同じタイミングで、 D4、 D 8、 D12、…の順に変化する。このように映像信号 V3、 V4は、映像信号 VI、 V2よりも半サイクルだけ遅れたタイミングで変化する。

[0058] 上記のように変化する映像信号 V1〜V4を供給した場合、第 1のデータ信号線駆動回路 11は、データ信号線 Sl、 S2、 S5、 S6、…に対して、それぞれレベル Dl、 D 2、 D5、 D6、…の映像信号を印加する。また、第 2のデータ信号線駆動回路 12は、データ信号線 S3、 S4、 S7、 S8、…に対して、それぞれレベル D3、 D4、 D7、 D8、 …の映像信号を印加する。このように、第 1のデータ信号線駆動回路 11はデータ信号線の一部（Sl、 S2、 S5、 S6など）を正しく駆動し、第 2のデータ信号線駆動回路 1 2はデータ信号線の残部（S3、 S4、 S7、 S8など）を正しく駆動する。したがって、走查信号線駆動回路 2、第 1のデータ信号線駆動回路 11、および、第 2のデータ信号線駆動回路 12を備えた液晶表示装置 10によれば、画素アレイ 1に含まれる表示素子 Pを正しく駆動し、所望の画面を表示することができる。

[0059] 図 3は、液晶表示装置 10の実装例を示す図である。図 3に示す液晶パネル 3は、 1 枚の絶縁基板 4上に、画素アレイ 1、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 11、および、第 2のデータ信号線駆動回路 12をモノリシックに形成することにより得られる。液晶パネル 3には、制御用 IC5が搭載される。

[0060] 液晶パネル 3の外部からは、制御信号（ドットクロック CLK、水平同期信号 HSYNC 、垂直同期信号 VSYNCなど）と、相展開されていない映像信号 VINとが供給される。制御用 IC5は、これらの制御信号に基づき、ゲートスタートパルス GSP、ゲートクロック GCK、ソーススタートパルス SSPA、 SSPB,並びに、ソースクロック SCKA、 SC KBおよびそれらの反転信号を生成し、走査信号線駆動回路 2などに供給する。また、制御用 IC5は、映像信号 VINを映像信号 V1〜V4に 4相展開する相展開回路（図示せず)を内蔵している。相展開回路で得られた映像信号 V1〜V4のうち、映像信号 VI、 V2は第 1のデータ信号線駆動回路 11に供給され、映像信号 V3、 V4は第 2のデータ信号線駆動回路 12に供給される。なお、図 3に示す例では、液晶パネル 3〖こ制御用 IC5を搭載することとした力図 4に示すように、制御用 IC5を液晶パネル 7の外部に設けてもよい。

[0061] 液晶表示装置 10では、第 1のデータ信号線駆動回路 11に映像信号 VI、 V2を伝える信号線の長さと、第 2のデータ信号線駆動回路 12に映像信号 V3、 V4を伝える信号線の長さとがほぼ等しいことが好ましい。例えば、図 3に示す液晶パネル 3では、映像信号 VI、 V2を制御用 IC5から第 1のデータ信号線駆動回路 11まで伝える配線の長さと、映像信号 V3、 V4を制御用 IC5から第 2のデータ信号線駆動回路 12まで伝える配線の長さとがほぼ等しいことが好ましい。また、図 4に示す液晶パネル 7では、映像信号 VI、 V2を液晶パネル 7の外部端子力ゝら第 1のデータ信号線駆動回路 11 まで伝える配線の長さと、映像信号 V3、 V4を液晶パネル 7の外部端子力ゝら第 2のデータ信号線駆動回路 12まで伝える配線の長さとがほぼ等しいことが好ましい。

[0062] 以下、本実施形態に係る液晶表示装置 10の効果を説明する。液晶表示装置 10には、以下に示すように、縦スジゃゴーストが発生せず、額縁が狭ぐ消費電力が小さいという効果がある。

[0063] 一般に液晶表示装置では、同じ映像信号が供給されるスィッチ間で導通期間が重複すると、画面にゴーストが発生することがある。これに対して液晶表示装置 10では、データ信号線 Sl〜Smを配置順に従って 4本ずつグループィ匕した場合に、第 1のデータ信号線駆動回路 11は、同じグループに含まれるデータ信号線のうちの 2本を一括して順に導通状態に制御するので、同じ映像信号が供給されるスィッチ 15 (例えば、データ信号線 S1に対応したスィッチ 15と、データ信号線 S 5に対応したスイツチ 15)が同時に導通することはない。同様に、第 2のデータ信号線駆動回路 12は、同じグループに含まれるデータ信号線のうちの 2本を一括して順に導通状態に制御するので、同じ映像信号が供給されるスィッチ 16 (例えば、データ信号線 S3に対応したスィッチ 16と、データ信号線 S 7に対応したスィッチ 16)が同時に導通することはない。このように、液晶表示装置 10では、同じ映像信号が供給されるスィッチ間では導通期間が重複することはない。したがって、液晶表示装置 10によれば、画面に発生するゴーストを防止することができる。

[0064] また、一般に液晶表示装置では、隣接するデータ信号線に対応したスィッチ間で導通期間が重複していないと、隣接するデータ信号線間に発生する寄生容量に起因して、画面に縦スジが発生することがある。ところが、液晶表示装置 10では、各グループに含まれるデータ信号線を 2つに分けるときに、グループの境界を挟んで隣接するデータ信号線 (例えば、 S4と S5や、 S8と S9)は、別のカテゴリーに属するように (すなわち、一方が第 1のデータ信号線駆動回路 11によって駆動され、他方が第 2 のデータ信号線駆動回路 12によって駆動されるように)分けられる。また、上述したように、スィッチ制御信号 CAl〜CAq、 CBl〜CBqは、 CA1、 CB1、 CA2、 CB2、 C A3、 CB3、 · ··、 CAq、 CBqの順に、半サイクルずつ重複して、 1サイクルずつハイレベルになる。したがって、液晶表示装置 10では、隣接するデータ信号線に対応したスィッチ間では、導通期間が一致するか、あるいは、導通期間が半サイクルだけ重複するかのいずれかになる。よって、液晶表示装置 10によれば、画面に発生する縦スジを防止することができる。

[0065] また、液晶表示装置 10では、第 1のデータ信号線駆動回路 11は画素アレイ 1の行方向の一辺に沿って配置され、第 2のデータ信号線駆動回路 12は画素アレイ 1の行方向の他辺に沿って配置されている。したがって、従来の液晶表示装置 90 (図 19)と同数のフリップフロップおよびスィッチを設ける場合でも、額縁の対向する 2辺にデータ信号線駆動回路を分割して配置することにより、額縁の一辺が他の辺に比べて太くなることを防止することができる。

[0066] 特に、第 1のデータ信号線駆動回路 11によって駆動されるデータ信号線と第 2のデータ信号線駆動回路 12によって駆動されるデータ信号線とを同数とすれば、これら 2 つの駆動回路の回路量がほぼ等しくなるので、第 1のデータ信号線駆動回路 11が配置された額縁の辺の幅と、第 2のデータ信号線駆動回路 12が配置された額縁の辺の幅とを揃えることができる。

[0067] また、従来の液晶表示装置 90 (図 19)では、データ信号線駆動回路 91のフリップフロップ 92は、半サイクルに 1回の割合で動作する。これに対して液晶表示装置 10 では、第 1のデータ信号線駆動回路 11のフリップフロップ 13、および、第 2のデータ信号線駆動回路 12のフリップフロップ 14は、 1サイクルに 1回の割合で動作する。したがって、液晶表示装置 10によれば、フリップフロップの動作周波数が低い分だけ消費電力を低減することができる。また、フリップフロップ 13、 14に含まれるトランジスタのサイズを縮小し、額縁を狭くすることができる。

[0068] また、第 1のデータ信号線駆動回路 11に映像信号 VI、 V2を伝える信号線の長さと、第 2のデータ信号線駆動回路 12に映像信号 V3、 V4を伝える信号線の長さとをほぼ等しくすれば、映像信号 V1〜V4を出力する回路力見た、これらの信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第 1のデータ信号線駆動回路 11 によるデータ信号線 Sil、 Si2の充電の効果と、第 2のデータ信号線駆動回路 12によるデータ信号線 Si3、 Si4の充電と効果とは、ほぼ同じになる。よって、画素アレイ 1の両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる

[0069] なお、以上の説明では、液晶表示装置 10に供給されるソーススタートパルス SSPA 、 SSPB、および、ソースクロック SCKA、 SCKBは、異なるタイミングで変化することとしたが、ソーススタートパルス SSPA、 SSPB、および、ソースクロック SCKA、 SCKB は、図 5に示すように、同じタイミングで変化してもよい。この場合、第 1のデータ信号線駆動回路 11のフリップフロップ 13は、ソースクロックの立ち上がりでスィッチ制御信号 CAl〜CAqを変化させ、第 2のデータ信号線駆動回路 12のフリップフロップ 14は、ソースクロックの立ち下がりでスィッチ制御信号 CBl〜CBqを変化させればよい。

[0070] (第 2〜第 5の実施形態）

第 2〜第 5の実施形態に係る液晶表示装置は、第 1の実施形態に係る液晶表示装置 10と同様の構成および同様の特徴を有し、同様の動作を行う。そこで以下では、主に第 1の実施形態との相違点を説明し、第 1の実施形態と同じ点については説明を省略する。

[0071] 図 6は、本発明の第 2の実施形態に係る液晶表示装置の構成を示す図である。図 6 に示す液晶表示装置 20は、画素アレイ 1、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 21、および、第 2のデータ信号線駆動回路 22を備え、 4相展開された映像信号 V1〜V4に基づき白黒の多階調表示を行う。

[0072] 第 1のデータ信号線駆動回路 21は、 mZ4個（=q個）のフリップフロップ 23と mZ2 個のスィッチ 25とを含み、第 2のデータ信号線駆動回路 22は、 mZ4個のフリップフロップ 24と mZ 2個のスィッチ 26とを含んでいる。フリップフロップ 23、 24の接続形態および動作は、第 1の実施形態と同じである。

[0073] データ信号線 Sl〜Smは、配置順に従って 4本（映像信号の本数)ずつグループ化され、これにより、 mZ4個のグループが形成される。第 1のデータ信号線駆動回路

21および第 2のデータ信号線駆動回路 22には、各グループに対応して、スィッチが

2個ずつ設けられる。

[0074] より詳細には、 i番目のグループに含まれる 4本のデータ信号線を配置順に Sil、 Si 2、 Si3、 Si4としたとき、映像信号 VI、 V3を伝搬する信号線とデータ信号線 Sil、 Si 3との間には、それぞれ、スィッチ 25が 1個ずつ設けられる。これら 2個のスィッチ 25 は、スィッチ制御信号 CAiに従い、映像信号 VI、 V3をデータ信号線 Sil、 Si3に印加するか否かを切り替える。また、映像信号 V2、 V4を伝搬する信号線とデータ信号線 Si2、 Si4との間には、それぞれ、スィッチ 26が 1個ずつ設けられる。これら 2個のスイッチ 26は、スィッチ制御信号 CBiに従い、映像信号 V2、 V4をデータ信号線 Si2、 Si4に印加する力否かを切り替える。

[0075] 図 7は、液晶表示装置 20のタイミングチャートである。液晶表示装置 20では、図 7 に示すように、映像信号 VI、 V3は同じタイミングで変化し、映像信号 V2、 V4はこれよりも半サイクルだけ遅れたタイミングで変化する。

[0076] 図 8は、本発明の第 3の実施形態に係る液晶表示装置の構成を示す図である。図 8 に示す液晶表示装置 30は、画素アレイ 1、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 31、および、第 2のデータ信号線駆動回路 32を備え、 8相展開された映像信号 V1〜V8に基づき白黒の多階調表示を行う。

[0077] 第 1のデータ信号線駆動回路 31は、 mZ8個（=r個）のフリップフロップ 33と mZ2 個のスィッチ 35とを含み、第 2のデータ信号線駆動回路 32は、 mZ8個のフリップフロップ 34と m/2個のスィッチ 36とを含んでいる。第 1のデータ信号線駆動回路 31において、 mZ8個のフリップフロップ 33を直列に接続して形成された第 1のシフトレジスタは、スィッチ制御信号 CAl〜CArを出力する。第 2のデータ信号線駆動回路 32 において、 mZ8個のフリップフロップ 34を直列に接続して形成された第 2のシフトレジスタは、スィッチ制御信号 CBl〜CBrを出力する。

[0078] データ信号線 Sl〜Smは、配置順に従って 8本（映像信号の本数)ずつグループ化され、これにより、 mZ8個のグループが形成される。第 1のデータ信号線駆動回路 31および第 2のデータ信号線駆動回路 32には、各グループに対応して、スィッチが 4個ずつ設けられる。

[0079] より詳細には、 j番目のグループに含まれる 8本のデータ信号線を配置順に Sj l、 Sj 2、 Sj3、 Sj4、 Sj5、 Sj6、 Sj7、 Sj8としたとき、映像信号 VI〜V4を伝搬する信号線とデータ信号線 Sj l〜Sj4との間には、それぞれ、スィッチ 35が 1個ずつ設けられる。これら 4個のスィッチ 35は、スィッチ制御信号 CAjに従い、映像信号 V1〜V4をデータ信号線 ¾1〜¾4に印加するカゝ否かを切り替える。また、映像信号 V5〜V8を伝搬する信号線とデータ信号線 ¾5〜¾8との間には、それぞれ、スィッチ 36が 1個ずっ設けられる。これら 4個のスィッチ 36は、スィッチ制御信号 CBjに従い、映像信号 V5〜 V8をデータ信号線 Sj5〜Sj8に印加するか否かを切り替える。

[0080] 図 9は、液晶表示装置 30のタイミングチャートである。液晶表示装置 30では、図 9 に示すように、映像信号 V1〜V4は同じタイミングで変化し、映像信号 V5〜V8はこれよりも半サイクルだけ遅れたタイミングで変化する。

[0081] 図 10は、本発明の第 4の実施形態に係る液晶表示装置の構成を示す図である。図 10に示す液晶表示装置 40は、画素アレイ 1、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 41、および、第 2のデータ信号線駆動回路 42を備え、 8相展開された映像信号 V1〜V8に基づき白黒の多階調表示を行う。

[0082] 第 1のデータ信号線駆動回路 41は、 mZ8個（=r個）のフリップフロップ 43と mZ2 個のスィッチ 45とを含み、第 2のデータ信号線駆動回路 42は、 mZ8個のフリップフロップ 44と mZ 2個のスィッチ 46とを含んでいる。フリップフロップ 43、 44の接続形態および動作は、第 3の実施形態と同じである。

[0083] データ信号線 Sl〜Smは、配置順に従って 8本（映像信号の本数)ずつグループ化され、これにより、 mZ8個のグループが形成される。第 1のデータ信号線駆動回路 41および第 2のデータ信号線駆動回路 42には、各グループに対応して、スィッチが 4個ずつ設けられる。

[0084] より詳細には、 j番目のグループに含まれる 8本のデータ信号線を配置順に Sj l、 Sj 2、 Sj3、 Sj4、 Sj5、 Sj6、 Sj7、 Sj8としたとき、映像信号 VI、 V3、 V5、 V7を伝搬する信号線とデータ信号線 ¾ 1、 ¾3、 ¾5、 ¾7との間には、それぞれ、スィッチ 45が 1個ずつ設けられる。これら 4個のスィッチ 45は、スィッチ制御信号 CAjに従い、映像信号 VI、 V3、 V5、 V7をデータ信号線 Sjl、 Sj3、 Sj5、 Sj7に印加するか否かを切り替える。また、映像信号 V2、 V4、 V6、 V8を伝搬する信号線とデータ信号線 Sj 2、 ¾4 、 Sj6、 Sj8との間には、それぞれ、スィッチ 46が 1個ずつ設けられる。これら 4個のスイッチ 46は、スィッチ制御信号 CBjに従い、映像信号 V2、 V4、 V6、 V8をデータ信号線 Sj2、 Sj4、 Sj6、 Sj8に印加するか否かを切り替える。

[0085] 図 11は、液晶表示装置 40のタイミングチャートである。液晶表示装置 40では、図 1 1に示すように、映像信号 VI、 V3、 V5、 V7は同じタイミングで変化し、映像信号 V2 、 V4、 V6、 V8はこれよりも半サイクルだけ遅れたタイミングで変化する。

[0086] 図 12は、本発明の第 5の実施形態に係る液晶表示装置の構成を示す図である。図 12に示す液晶表示装置 50は、画素アレイ 6、走査信号線駆動回路 2、第 1のデータ信号線駆動回路 51、および、第 2のデータ信号線駆動回路 52を備え、 4相展開された 3色の映像信号 VR1〜VR4、 VG1〜VG4、 VB1〜VB4に基づきカラー表示を行

[0087] 画素アレイ 6は、（3m X n)個の表示素子 P、 n本の走査信号線 Gl〜Gm、および、 3m本のデータ信号線 Rl〜Rm、 gl〜gm、 B1〜： Bmを含んでいる。表示素子 Pは、行方向に 3m個、列方向に n個並べて配置される。同じ行に配置された表示素子は、走査信号線 Gl〜Gnのいずれかに共通して接続される。同じ列に配置された表示素子は、データ信号線 Rl〜Rm、 gl〜gm、 B1〜： Bmのいずれかに共通して接続される。行方向に並べて配置された 3個の表示素子は、それぞれ、赤、緑および青に対応する。

[0088] 第 1のデータ信号線駆動回路 51は、 mZ4個（=q個）のフリップフロップ 53と mZ2 個のスィッチ 55とを含み、第 2のデータ信号線駆動回路 52は、 mZ4個のフリップフロップ 54と mZ 2個のスィッチ 56とを含んでいる。フリップフロップ 53、 54の接続形態および動作は、第 1の実施形態と同じである。

[0089] データ信号線 Rl〜Rm、 gl〜gm、 Bl〜Bmは、配置順に従って 12本（映像信号の本数）ずつグループ化され、これにより、 mZ4個のグループが形成される。第 1のデータ信号線駆動回路 51および第 2のデータ信号線駆動回路 52には、各グループに対応して、スィッチが 6個ずつ設けられる。

[0090] より詳細には、 i番目のグループに含まれる 12本のデータ信号線を、配置順に Ril 、 gil、 Bil、 Ri2、 gi2、 Bi2、 Ri3、 gi3、 Bi3、 Ri4、 gi4、 Bi4としたとき、映像信号 VR 1、 VG1、 VB1、 VR2、 VG2、 VB2を伝搬する信号線とデータ信号線 Ril、 gil、 Bil 、 Ri2、 gi2、 Bi2との間には、それぞれ、スィッチ 55が 1個ずつ設けられる。これら 6個のスィッチ 55は、スィッチ制御信号 CAiに従い、映像信号 VR1、 VG1、 VB1、 VR2 、 VG2、 VB2をデータ信号線 Ril、 gil、 Bil、 Ri2、 gi2、 Bi2に印加するか否かを切り替える。また、映像信号 VR3、 VG3、 VB3、 VR4、 VG4、 VB4を伝搬する信号線とデータ信号線 Ri3、 gi3、 Bi3、 Ri4、 gi4、 Bi4との間には、それぞれ、スィッチ 56が 1 個ずつ設けられる。これら 6個のスィッチ 56は、スィッチ制御信号 CBiに従い、映像信号 VR3、 VG3、 VB3、 VR4、 VG4、 VB4をデータ信号線 Ri3、 gi3、 Bi3、 Ri4、 gi 4、 Bi4に印加するか否かを切り替える。

[0091] 図 13は、液晶表示装置 50のタイミングチャートである。液晶表示装置 50では、図 1 3に示すように、映像信号 VR1、 VG1、 VB1、 VR2、 VG2、 VB2は同じタイミングで変化し、映像信号 VR3、 VG3、 VB3、 VR4、 VG4、 VB4はこれよりも半サイクルだけ遅れたタイミングで変化する。

[0092] 以上に示すように、第 2〜第 5の実施形態に係る液晶表示装置 20、 30、 40、 50は、第 1の実施形態に係る液晶表示装置 10と同じ特徴を有している。すなわち、液晶表示装置 20、 30、 40、 50においても、（1)同じ映像信号が供給されるスィッチ間では、導通期間が重複することはなぐ（2)隣接するデータ信号線に対応したスィッチ間では、導通期間が重複し、（3)データ信号線駆動回路は、額縁の対向する 2辺に同じ回路量となるように分割して配置されており、（4)分割して配置されたデータ信号線駆動回路に含まれるフリップフロップは、 1サイクルに 1回の割合で動作する。したがって、第 2〜第 5の実施形態に係る液晶表示装置 20、 30、 40、 50には、第 1の実施形態に係る液晶表示装置 10と同様に、縦スジゃゴーストが発生せず、額縁が狭く、消費電力が小さいという効果がある。

[0093] (その他の実施形態）

これまでに説明した以外にも、同様の構成および同様の特徴を有し、同様の動作を行う液晶表示装置を構成することができる。例えば、画素アレイに含まれる表示素子の数は、行方向、列方向ともに任意でよぐ映像信号の相展開数も任意でよぐ映像信号は白黒映像信号でもカラー映像信号でもよヽ。

[0094] また、データ信号線を配置順に従ってグループィ匕し、各グループに含まれるデータ信号線を 2つに分けるときには、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように分ける限り、分け方は任意でよい。例えば、 8相展開された映像信号に基づき表示を行う液晶表示装置では、データ信号線 Sl〜Smを配置順に従って 8本ずつグループィ匕した上で、グループ内で 1番目のデータ信号線を第 1のデータ信号線駆動回路で駆動し、グループ内で 8番目のデータ信号線を第 2 のデータ信号線駆動回路で駆動すれば、グループ内で 2番目〜7番目のデータ信号線を第 1のデータ信号線駆動回路および第 2のデータ信号線駆動回路のいずれで駆動してもよい。

[0095] また、第 1のデータ信号線駆動回路が配置された額縁の辺の幅と、第 2のデータ信号線駆動回路が配置された額縁の辺の幅とが揃わなくてもよければ、各グループに含まれるデータ信号線を異なる本数に（例えば、 8本のデータ信号線を 5本と 3本に）分けてもよい。また、あるグループにおける分け方と別のグループにおける分け方とが異なっていてもよい。また、第 1の実施形態以外の液晶表示装置に対しても、図 5 を参照して説明したように、同じタイミングで変化するソーススタートパルス SSPA、 S SPB、およびソースクロック SCKA、 SCKBを供給してもよい。

[0096] これらの液晶表示装置にも、第 1〜第 5の実施形態に係る液晶表示装置と同様に、縦スジゃゴーストが発生せず、額縁が狭ぐ消費電力が小さいという効果がある。産業上の利用可能性

[0097] 本発明の液晶表示装置は、画面に縦スジゃゴーストが発生せず、額縁が狭いという効果を有するので、携帯電話、情報処理端末、パーソナルコンピュータなど、各種の装置の表示装置に利用することができる。

Claims

請求の範囲

[1] 相展開された映像信号に基づき表示を行う液晶表示装置であって、

前記第 1および第 2のスィッチ制御回路は、同じ映像信号が供給されるスィッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスィッチ間では導通期間の少なくとも一部が重複するように、前記第 1および第 2のスィッチを制御することを特徴とする、液晶表示装置。

[2] 前記データ信号線を配置順に従って前記映像信号の本数ずつグループ化した場合に、各グループに含まれるデータ信号線は、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように、前記第 1のデータ信号線と前記第 2のデータ信号線とに分けられ、

前記第 1のスィッチ制御回路は、前記第 1のスィッチのうちで、同じグループに含まれる第 1のデータ信号線に対応したスィッチを一括して順に導通状態に制御し、前記第 2のスィッチ制御回路は、前記第 2のスィッチのうちで、同じグループに含まれる第 2のデータ信号線に対応したスィッチを、前記第 1のスィッチ制御回路とは異なるタイミングで一括して順に導通状態に制御することを特徴とする、請求項 1に記載の液晶表示装置。

[3] 前記第 1のスィッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第 1のシフトレジスタを含み、

前記第 1および第 2のシフトレジスタは、異なるタイミングで動作することを特徴とする、請求項 2に記載の液晶表示装置。

[4] 前記第 1および第 2のシフトレジスタは、前記映像信号が変化する周期の半周期分だけずれたタイミングで動作することを特徴とする、請求項 3に記載の液晶表示装置

[5] 前記第 1および第 2のスィッチの導通期間は、前記映像信号が変化する周期の半周期分だけずれており、いずれも前記周期と同じ長さを有していることを特徴とする、請求項 1に記載の液晶表示装置。

[6] 前記第 1および第 2の映像信号は、前記周期の半周期分だけずれたタイミングで変化することを特徴とする、請求項 5に記載の液晶表示装置。

[7] 前記第 1のデータ信号線と前記第 2のデータ信号線とが同数であることを特徴とする、請求項 1に記載の液晶表示装置。

[8] 前記画素アレイと、前記走査信号線駆動回路と、前記第 1および第 2のデータ信号線駆動回路とが、 1枚の絶縁基板上にモノリシックに形成されていることを特徴とする

、請求項 1に記載の液晶表示装置。

[9] 前記第 1のデータ信号線駆動回路に前記第 1の映像信号を伝える信号線の長さと

、前記第 2のデータ信号線駆動回路に前記第 2の映像信号を伝える信号線の長さとがほぼ等、ことを特徴とする、請求項 1に記載の液晶表示装置。

[10] 行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続されるデータ信号線とを含む画素アレイを有し、相展開された映像信号に基づき表示を行う液晶表示装置の駆動方法であって、

前記走査信号線を選択的に活性化するステップと、

前記第 1および第 2のスィッチを制御するステップは、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイツチ間では導通期間の少なくとも一部が重複するように、前記第 1および第 2のスィッチを制御することを特徴とする、液晶表示装置の駆動方法。