WO2007052675A1 - 文字放送判別回路 - Google Patents

文字放送判別回路 Download PDF

Info

Publication number
WO2007052675A1
WO2007052675A1 PCT/JP2006/321790 JP2006321790W WO2007052675A1 WO 2007052675 A1 WO2007052675 A1 WO 2007052675A1 JP 2006321790 W JP2006321790 W JP 2006321790W WO 2007052675 A1 WO2007052675 A1 WO 2007052675A1
Authority
WO
WIPO (PCT)
Prior art keywords
cri
circuit
data
period
frequency
Prior art date
Application number
PCT/JP2006/321790
Other languages
English (en)
French (fr)
Inventor
Rie Kobayashi
Keiichi Kuzumoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2007052675A1 publication Critical patent/WO2007052675A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital

Definitions

  • the present invention relates to a character broadcast discriminating circuit for extracting data corresponding to each broadcasting system from data superimposed on a television signal.
  • FIG. 7 is a configuration example showing a conventional character broadcast discriminating circuit 700.
  • the conventional text broadcast discriminating circuit 700 shown in FIG. 7 includes a sync separator circuit 601, a 21H gate circuit 604, a data extraction circuit 607, a clock phase determination circuit 609, a decoder 611, a band filter 613, a level comparison circuit 616, and a decoding circuit. 618.
  • Sync separation circuit 601 generates and outputs a horizontal synchronization signal (horizontal synchronization signal) 602 and a vertical synchronization signal (vertical synchronization signal) 603 from video data 600 obtained by digitizing a television signal. .
  • the 21H gate circuit 604 is a signal indicating the horizontal scanning period (H) of the 21st line from the horizontal synchronization signal 602 and the vertical synchronization signal 603 output from the synchronization separation circuit 601.
  • An H gate signal 605 is generated.
  • the data extraction circuit 607 receives the video data 600 obtained by digitally converting the television signal and the slice voltage 606 set to a predetermined level, extracts the predetermined data 608 from the video data 600, and outputs it. To do.
  • the clock phase determination circuit 609 determines an optimal clock phase for the output data 608 of the data extraction circuit 607, and outputs data 610 corresponding to the optimal clock phase from the output data 608.
  • the decoder 611 Based on the data 610 output from the clock phase determination circuit 609, the decoder 611 reproduces the clock frequency component 612 of the original teletext system. [0009]
  • the band filter 613 has a frequency corresponding to the 21st line indicated by the 21H gate signal 605 output from the 21H gate circuit 604 from the clock frequency component 612 output from the decoder 611. Remove component 614 only. The center frequency of this band filter 613 is 5.73 MHz.
  • the level comparison circuit 616 compares the 21H clock frequency component 614 output from the band-pass filter 613 with an appropriate setting level 615 serving as a level comparison threshold, and outputs level comparison data 617 as a comparison result. To do.
  • Decoder circuit 618 performs data processing based on the character broadcast system for level comparison data 617 output from level comparison circuit 616, and outputs decoded data 619 as a decoding result.
  • Video data 600 obtained by digitally inputting a television signal is input to a synchronization separation circuit 601 and a data extraction circuit 607.
  • a horizontal synchronization signal 602 and a vertical synchronization signal 603 are generated from the video data 600 input to the synchronization separation circuit 601 and output to the 21H gate circuit 604.
  • a 21H gate signal 605 indicating the 21st line is generated from the horizontal synchronizing signal 602 and the vertical synchronizing signal 603, and is output to the band filter 613.
  • the video data 600 input to the data extraction circuit 607 is extracted in the data extraction circuit 607 in accordance with the sampling clock, and output to the clock phase determination circuit 609.
  • the data 610 corresponding to the optimum clock phase is extracted from the data 608 input to the clock phase determination circuit 609 and output to the decoder 611, and the decoder 611 receives the clock frequency of the original teletext system.
  • Component 61 2 is regenerated.
  • the CRI frequency of the Japanese text multiplexing system and the North American closed caption system is 2.865 MHz, respectively, in the data transmitted superimposed on the television signal. Because it is far from 503kHz, it is possible to discriminate the text broadcasting system by discriminating the frequency component of the CRI frequency with the band filter and the level comparison circuit.
  • other teletext systems such as the European Teletext System (WST), Video Program Service (VPS), and Wide Screen Signaling (WSS), each have a CRI frequency of 3. 46875 MHz, and 2.
  • the present invention has been made to solve the above-described conventional problems, and it is possible to determine the text broadcasting system of data transmitted superimposed on a television signal with a simple circuit configuration. It is an object of the present invention to provide a character broadcast discriminating circuit which can be performed with high accuracy and can realize a character broadcast discriminating circuit compatible with text broadcasting all over the world with a single system.
  • a CRI frequency calculation method is a method for calculating a CRI frequency of data transmitted by being superimposed on a television signal, the television AZD conversion step for AZD conversion of the John signal, CRI period extraction step for extracting the CRI period from the AZD converted data module, and the AZD conversion
  • a slice level calculation step for calculating a slice level for the acquired data, a CRI detection step for sequentially detecting a point where the AZD-converted data and the slice level intersect during the CRI period, and calculating a CRI frequency.
  • CRI can be detected with high accuracy, and the teletext system of the data transmitted by being superimposed on the television signal can be accurately determined using the calculated CRI frequency.
  • the CRI frequency calculation method according to claim 2 of the present invention is the CRI frequency calculation method according to claim 1, wherein the CRI period extraction step includes a line period setting step of setting a desired line period. And a CRI period setting step of extracting a CRI period from the set line period.
  • the CRI frequency calculation circuit is a circuit for calculating a CRI frequency of data transmitted while being superimposed on a television signal, and AZD converts the television signal.
  • An AZD conversion circuit, a CRI period extraction circuit that extracts a CRI period from the AZD converted data, a slice level calculation circuit that calculates a slice level for the AZD converted data, and the AZD during the CRI period A CRI detection circuit that sequentially detects points where the converted data and the slice level intersect and calculates a CRI frequency is provided.
  • the CRI frequency calculation circuit according to claim 4 of the present invention is the CRI frequency calculation circuit according to claim 3, wherein the CRI period extraction circuit sets a desired line period. And a CRI period setting circuit for extracting the medium CRI period of the set line period.
  • the character broadcast discriminating method is a method for discriminating the text broadcast system of the data transmitted while being superimposed on the television signal, and comprising the CRI frequency of the data. From the CRI determination step that generates the type information value indicating the type of the teletext system and the sampling interval value for extracting the VBI data, and the above sampling interval value, the VBI data A sampling pulse generation step for generating a sampling pulse for sampling, a slicing step for binarizing the data obtained by digitizing the data at the slice level, and the binarization using the sampling pulse as a sampling clock. Data power step for extracting VBI data and the characters indicated by the type information value for the extracted VBI data And a decoding step of performing decoding in accordance with the transmission method, and wherein the.
  • the character broadcast discriminating method is a method for discriminating a text broadcast system of data transmitted by being superimposed on a television signal, wherein the television signal is AZD.
  • the VBI data is extracted from the CRI judgment step that generates the type information value shown and the sampling interval value for extracting the VBI data, and the sampling interval value.
  • the teletext discrimination circuit is a circuit for discriminating the teletext system of data transmitted by being superimposed on a television signal, wherein the CR frequency of the data is determined.
  • the CRI determination circuit that determines the type of the text broadcasting system from the above, generates a type information value indicating the type of the text broadcasting system, and a sampling interval value for extracting the VBI data, and generates the VBI data from the sampling interval value.
  • An extraction pulse generation circuit for generating an extraction pulse for extraction, a slice circuit for binarizing the data obtained by digitizing the data at the slice level, and the binary-coded data using the extraction pulse as a sampling clock.
  • the data extraction circuit that extracts VBI data from the above and the character broadcasting system indicated by the type information value for the extracted VBI data And a decode circuit for decoding, characterized in that.
  • the text broadcast discriminating circuit is a circuit for discriminating the text broadcast system of data transmitted while being superimposed on a television signal.
  • a CRI decision circuit that generates embed-specific information values that indicate, and sampling interval values for extracting VBI data, and for extracting VBI data from the above sampling interval values
  • Extraction pulse generation circuit that generates a pulse, slice circuit that binarizes the AZD-converted data at the slice level, and VBI data from the binarized data using the sampling pulse as a sampling clock
  • the text broadcast discriminating circuit is a circuit for discriminating the text broadcast system of data transmitted while being superimposed on a television signal.
  • a microcomputer for performing a CRI determination process for generating a type information value indicating a type and a sampling interval value for extracting VBI data;
  • the AZD converted data is written and read during the CRI period, the extraction pulse generation circuit for generating a pulse for extracting VBI data from the extraction interval value, and the AZD converted data.
  • a slice circuit that binarizes the data at the slice level, a data extraction circuit that extracts the VBI data from the binarized data using the sampling pulse as a sampling clock, and the extracted VBI data
  • a decoding circuit that performs decoding according to the character broadcasting system indicated by the type information value.
  • the CRI frequency calculation method according to claim 10 of the present invention is characterized in that, in the CRI frequency calculation method according to claim 1 or 2, the CRI frequency is a CRI cycle.
  • the CRI frequency calculation circuit according to claim 11 of the present invention is the CRI frequency calculation circuit according to claim 3 or 4, wherein the CRI frequency is a CRI period.
  • the teletext discrimination method according to claim 12 of the present invention is the teletext discrimination method according to claim 5 or 6, wherein the CRI frequency is a CRI cycle.
  • the text broadcast discriminating circuit according to claim 13 of the present invention is the text broadcast discriminating circuit according to any one of claims 7 to 9, wherein the CRI frequency is determined by the CRI period. It is characterized by that.
  • the teletext discrimination circuit calculates CRI by calculating zero-crossing data from sampling data obtained by digitizing data transmitted on a television signal and slice level, and detecting CRI. Therefore, it is possible to accurately determine the types of a plurality of character broadcasting systems, and, as in the past, the bandwidth for each character broadcasting system can be accurately determined. Since there is no need to provide a filter, it is possible to implement a circuit that supports worldwide teletext broadcasting in a single system with a simple circuit configuration.
  • FIG. 1 is a configuration diagram of a character broadcast discriminating circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing a CRI detection algorithm of the CRI detection circuit 113 in the first embodiment.
  • FIG. 3 is a configuration diagram of a CRI detection circuit 113 in the first embodiment.
  • FIG. 4 is a diagram showing an example of operation timing of the CRI detection circuit 113 in the first embodiment.
  • FIG. 5 is a configuration diagram of a CRI determination circuit 115 in the first embodiment.
  • FIG. 6 is a configuration diagram of a character broadcast discriminating circuit according to Embodiment 2 of the present invention.
  • FIG. 7 is a block diagram of a conventional teletext discrimination circuit.
  • Data sampling circuit 608 output data
  • FIG. 1 shows a character broadcast discriminating circuit 1000 according to Embodiment 1 of the present invention.
  • the character broadcast discriminating circuit 1000 of the first embodiment shown in FIG. 111 a CRI period extraction circuit 140, a CRI detection circuit 113, a CRI determination circuit 115, an extraction pulse generation circuit 118, a slice circuit 120, a data extraction circuit 122, a decoding circuit 124, and an output terminal 126.
  • the input terminal 100 is an input terminal for inputting the television signal 101 from the outside.
  • the AZD conversion circuit 102 digitizes the television signal 101 input via the input terminal 100 and outputs it as sampling data 103.
  • the slice level calculation circuit 104 calculates the slice level 105 of the sampling data 103 output from the AZD conversion circuit 102.
  • the synchronization separation circuit 106 is sampled data 103 output from the AZD conversion circuit 102. Generates a horizontal synchronization signal (horizontal synchronization signal) 107 and a vertical synchronization signal (vertical synchronization signal) 108.
  • the CRI period extraction circuit 140 includes a VBI period setting circuit 109 for setting a desired superimposed line period (VBI; Vertical Blanking Interval), and a middle part of the VBI period set by the VBI period setting circuit 109. And a CRI period setting circuit 111 for extracting a CRI (Clock Run-in) period.
  • VBI Vertical Blanking Interval
  • CRI Clock Run-in
  • the VBI period setting circuit 109 receives the horizontal synchronization signal 107 and the vertical synchronization signal 108 output from the synchronization separation circuit 106, and outputs a VBI period setting pulse 110 that is a signal representing the VBI period according to the set value. To do.
  • the VBI period setting circuit 109 includes, for example, a counter that counts the horizontal synchronization signal 107, a register that can arbitrarily set the overlapping line range of the VBI data signal to be superimposed on the television signal, and a counter that counts the counter. This can be realized by using a comparator that compares the value with the output value of the register and outputs the VBI period setting pulse 110.
  • the CRI period setting circuit 111 receives the horizontal synchronization signal 107 output from the sync separation circuit 106 and the VBI period setting pulse 110 output from the VBI period setting circuit 109 as input. A CRI period is extracted from the VBI period, and a CRI period setting pulse 112, which is a signal representing the CRI period, is output.
  • the CRI detection circuit 113 includes the sampling data 103 output from the AZD conversion circuit 102, the slice level 105 output from the slice level calculation circuit 104, and the CRI period setting pulse output from the CRI period setting circuit 111. 112 is input, CRI is detected from the point where sampling data 103 and slice level 105 intersect within the CRI period, and CRI frequency 114 is calculated.
  • the CRI determination circuit 115 determines the type of the text broadcast system from the CRI frequency 114 output from the CRI detection circuit 113, and corresponds to the type information value 117 indicating the type of the text broadcast system and the text broadcast system.
  • the sampling interval value 116 that represents the sampling interval value
  • the sampling pulse generation circuit 118 is a sampling interval value output from the CRI determination circuit 115.
  • An extraction pulse 119 for extracting VBI data from 116 is generated.
  • the slice circuit 120 has a slice level 10 output from the slice level calculation circuit 104. 5 is used to convert the sampling data 103 output from the AZD conversion circuit 102 into binary data 121 of “0” and “1”.
  • the data extraction circuit 122 is based on the binary key data 121 output from the slice circuit 120.
  • the VBI data is extracted using the sampling pulse 119 output from the sampling pulse generation circuit 118 as a sampling clock.
  • the decode circuit 124 corresponds to the type information value 117 output from the CRI determination circuit 115.
  • the extraction data 123 output from the data extraction circuit 122 is decoded and the decoded data 125 is output.
  • the television signal 101 having an external force input to the text broadcast discriminating circuit 1000 is first converted into digital data obtained by sampling analog data with a sampling clock by the A / D conversion circuit 102.
  • the sampling data 103 is output to the slice level calculation circuit 104, the synchronization separation circuit 106, the CRI detection circuit 113, and the slice circuit 120.
  • a horizontal synchronization signal 107 and a vertical synchronization signal 108 are generated from the sampling data 103 input to the synchronization separation circuit 106 and output to the CRI period extraction circuit 140.
  • the horizontal synchronization signal 107 is counted by the VBI period setting circuit 109, and the count value is set in the superimposed line range of the VBI data signal preset in the VBI period setting circuit 109.
  • the VBI period setting pulse 110 is output to the CRI period setting circuit 111.
  • the VBI period setting pulse 110 uses the line range where the values match as the VBI period.
  • the CRI period setting circuit 111 extracts the CRI period from the set range of the VBI period indicated by the VBI period setting pulse 110 output from the VBI period setting circuit 109, and outputs the CRI period setting pulse 112 to the CRI detection circuit 113. Is done.
  • This CRI period setting pulse 112 is For example, when the CRI period is extracted, it is output as the H level, otherwise it is output as the L level.
  • the CRI detection circuit 113 detects the CRI from the point where the sampling data 103 and the slice level 105 intersect within the CRI period indicated by the CRI period setting pulse 112 output from the CRI period setting circuit 111. And a CRI frequency 114 is calculated. Details will be described later with reference to FIG.
  • the CRI frequency 114 calculated by the CRI detection circuit 113 is input to the CRI determination circuit 115 to determine the type of the text broadcasting system, and the type information value 117 representing the type of the text broadcasting system, and the A sampling interval value 116 corresponding to the teletext system is generated.
  • the generated sampling interval value 116 is input to the sampling pulse generation circuit 118 and counted by the sampling clock.
  • the counted result is output to the data extraction circuit 122 as an extraction pulse 119.
  • the sampling data 103 input to the slice circuit 120 uses the slice level 105 calculated by the slice level calculation circuit 104, and the binary data data “0” is “1”.
  • This binary key data 121 is input to a data extraction circuit 122, sampled by an extraction pulse 119 output from the extraction pulse generation circuit 118, and VBI data is extracted.
  • the extracted VBI data 123 is input to the decode circuit 124, it is decoded based on the VBI data signal system corresponding to the type information value 117 output from the CRI determination circuit 115, and is output as the decode data 125 as an output terminal. It is output to the outside via 126.
  • FIG. 2 is a diagram showing a CRI detection algorithm of the CRI detection circuit 113 of the teletext discrimination circuit 1000 according to the first embodiment.
  • the points indicated by black circles are the sampling data 103 converted by the AZD conversion circuit 102
  • the points indicated by white circles are the sampling interpolation data
  • the points indicated by black stars are the sampling data 103 and the slice level 105 intersect. zero Intersection data.
  • CRI detection circuit 113 in the first embodiment performs the CRI detection operation based on CRI period setting pulse 112. For example, the operation is performed when the CRI period setting pulse 112 is at the H level, and the operation is stopped when the CRI period setting pulse 112 is at the L level.
  • the number of samplings between the sampling data immediately before the zero crossing data is calculated.
  • the sampling data from “D (n + 6)” to “D (n + 11)” Calculate the sampling number "FQC2” and the sampling number "FQC3" from the sampling data 'D (n + 11) "to” D (n + 16) ".
  • FQ1 FQC1 + SMPOF2 SMPOF 1
  • FQ2 FQC2 + SMPOF3 SMPOF2
  • FQ3 FQC3 + SMPOF4 SMPOF3
  • the calculated CRI frequency 114 “SMPFQ” is output to the subsequent CRI determination circuit 115.
  • FIG. 3 is a diagram showing an example of an internal configuration of the CRI detection circuit 113 of the teletext discrimination circuit 1000 according to the first embodiment.
  • the first AND circuit 200 ANDs the sampling data 103 and the CRI period setting pulse 112 and outputs the result as CRI current data 201.
  • the first delay circuit 202 delays the CRI current data 201 and outputs it as CRI previous data 203.
  • the first comparator 204 includes the slice level 105, the CRI current data 201, and the previous CRI data.
  • 203 is compared with 203 to detect a rising edge, and a rising edge detection pulse 205 is output.
  • the second comparator 206 includes slice level 105, current CRI data 201, and previous CRI data.
  • the falling is detected, and a falling detection pulse 207 is output.
  • the first OR circuit 208 ORs the rising detection pulse 205 and the falling detection pulse 207.
  • the zero crossing detection pulse 209 is output.
  • the counter value is cleared by the input of the zero crossing detection noise 209.
  • the first holding circuit 212 selects whether or not to load the counter output value 211 output from the counter circuit 210 by the input of the zero crossing detection pulse 209.
  • the signal output from the first holding circuit 212 is input to the adder 214 as the count value 213.
  • the adder 214 adds the value "1" to the count value 213, and outputs the result as a sampling number 215.
  • the second holding circuit 216 selects whether or not to load the CRI current data 201 based on the input of the zero crossing detection pulse 209.
  • the signal output from the second holding circuit 216 is input to the arithmetic unit 220 as data 217 after the zero crossing point.
  • the third holding circuit 218 selects whether or not to load the data 203 before the CRI by the input of the zero crossing detection pulse 209.
  • the signal output from the third holding circuit 218 is input to the arithmetic unit 220 as data 219 immediately before the zero crossing point.
  • the first computing unit 220 obtains a sampling offset value 221 based on the data 217 after the zero crossing and the data 219 before the zero crossing.
  • the fourth holding circuit 222 selects whether or not to load the CRI period setting pulse 112 based on the input of the zero crossing detection pulse 209.
  • the signal output from the fourth holding circuit 222 is input to the second AND circuit 224 as the CRI period signal 223.
  • the second AND circuit 224 takes the AND of the zero crossing detection pulse 209 and the CRI period signal 223, and outputs the previous enable signal 225.
  • the fifth holding circuit 226 selects whether or not to load the sampling offset value 221 according to the input of the previous enable signal 225.
  • the signal output from the fifth holding circuit 226 is input to the second calculator 232 and the third calculator 234 as the previous sampling offset value 227.
  • the second delay circuit 228 delays the falling detection pulse 207 and outputs it as a one-delay falling detection pulse 229.
  • the second arithmetic unit 232 receives the 1-delay falling detection pulse 229, and based on the sampling number 215, the sampling offset value 221, and the previous sampling offset value 227, zero crossing H period sampling Find the number 233.
  • the third delay circuit 230 delays the rising detection pulse 205 and outputs it as a one-delay rising detection pulse 231.
  • the third computing unit 234 receives the 1-delay rising detection pulse 231, and based on the sampling number 215, the sampling offset value 221, and the previous sampling offset value 227, the zero crossing L period sampling number Ask for 235.
  • the fourth computing unit 236 obtains the CRI frequency 114 based on the zero-crossing H period sampling number 233 and the zero-crossing L period sampling number 235.
  • FIG. 4 is a diagram illustrating an example of operation timing of the CRI detection circuit 113 according to the first embodiment.
  • (a) is the sampling clock
  • (b) is the slice level 105
  • (c) is the sampling data 103
  • ((1) is the 03 ⁇ 4 period setting pulse 112
  • (e) is the CRI current data 201
  • (f ) Is the previous CRI data 203
  • (g) is the rising detection pulse 205
  • (h) is the falling detection pulse 207
  • (i) is the zero crossing detection pulse 209
  • (j) is the counter output value 211
  • (k) Is the count value 213
  • (1) is the sampling number 215,
  • (m) is the data 217 immediately after the zero crossing,
  • (n) is the data 219 before the zero crossing,
  • (o) is the sampling offset value 221,
  • (p ) Is the CRI period signal 223,
  • (q) is the previous enable signal 225
  • (r) is the previous sampling offset value 227
  • (s) is the one delay falling detection pulse 229
  • (t) is the zero crossing H period Sampling number
  • the CRI detection circuit 113 includes the sampling data 103 converted by the AZD conversion circuit 102, the slice level 105 output from the slice level calculation circuit 104, and the CRI period setting pulse output from the CRI period setting circuit 111. When 112 is input, V and CRI are detected using these signals.
  • the sampling data 103 and the CRI period setting pulse 112 are input to the first AND circuit 200, and the CRI current data 201 shown in FIG. 4 (e) is output from the first AND circuit 200. .
  • the CRI current data 201 outputs “sampling data 103” when the CRI period setting pulse 112 is at the H level, and “0” when the CRI period setting pulse 112 is at the power level.
  • the first comparator 204 and the second comparator 206 receive the slice level 105 output from the slice level calculation circuit 104, the CRI current data 201, and the CRI current data 201 on the rising edge of the sampling clock. Held before and delayed by one clock CRI previous data 203 Is entered.
  • the rising edge detection pulse 205 shown in FIG. 4 (g) is output from the first comparator 204.
  • This rising edge detection pulse 205 has a portion where the relationship of “slice level 105 ⁇ CRI current data 201” is established (in this case, sampling data “D (n + 2)” or “D (n + 12)”). When it is detected, it goes to H level. Otherwise, it goes to L level.
  • This falling detection pulse 207 is a portion where the relationship of “CRI current data 201 ⁇ slice level 105 and CRI previous data 203” is satisfied (in this case, sampling data “D (n + 7)” or “D (n + 17)” It becomes H level when it is detected), otherwise it becomes L level.
  • the rising detection pulse 205 and the falling detection pulse 207 are input to the first OR circuit 208, and the zero crossing detection pulse 209 shown in FIG. Output to the second holding circuit 212, the second holding circuit 216, the third holding circuit 218, the fourth holding circuit 222, and the second AND circuit 224.
  • the counter circuit 210 clears the counter output value at the rising edge of the sampling clock when the zero crossing detection pulse 209 is at the H level, and the zero crossing detection pulse 209 is low. At the level, counting is performed at the rising edge of the sampling clock, and the count value is output to the first holding circuit 212 as the counter output value 211.
  • the second holding circuit 216 loads the CRI current data 201 at the rising edge of the sampling clock when the zero crossing detection pulse 209 is at the H level, and detects the zero crossing.
  • pulse 209 is at L level, the previous value is retained and the data 217 after the zero crossing And output to the first computing unit 220.
  • the third holding circuit 218 loads the data 203 immediately before the CRI at the rising edge of the sampling clock when the zero-crossing detection pulse 209 is at the H level.
  • the detection pulse 209 is at the L level, the previous value is held and output to the first computing unit 220 as the data 219 one point before the zero crossing.
  • the first arithmetic unit 220 obtains the sampling offset value 221 shown in FIG. 4 (o) by the following arithmetic expression, and calculates the second arithmetic unit 232, the third arithmetic unit 234, and the fifth holding circuit. Output to 226.
  • the slice level 105 is set to “SL”, the data 217 after the zero crossing is “D (n + 2)”, and the data 219 before the zero crossing is “D (n + 1)”. If the sampling offset value 221 is "SMPOF1", the equation is
  • SMPOF1 (SL-D (n + 1)) / (D (n + 2) D (n + 1))
  • SMPOF4 (SL-D (n + 16)) / (D (n + 17) -D (n + 16))
  • the fourth holding circuit 222 loads the CRI period setting pulse 112 at the rising edge of the sampling clock when the zero crossing detection pulse 209 is H level, and When the intersection detection pulse 209 is at the L level, the previous value is held and output to the second AND circuit 224 as the CRI period signal 223. From the second AND circuit 224, the previous enable signal 225 shown in FIG. 4 (q) is output to the fifth holding circuit 226. As shown in Fig. 4 (r), the fifth holding circuit 226 loads the sampling offset value 221 at the rising edge of the sampling clock when the previous enable signal 225 is at the H level, and enables the previous enable signal. Signal 225 At the power SL level, the previous value is held and output to the second calculator 232 and the third calculator 234 as the previous sampling offset value 227.
  • the falling detection pulse 207 is delayed by one clock by the second delay circuit 228 as shown in FIG. 4 (s), and is sent to the second arithmetic unit 232 as a one-delay falling detection pulse 229.
  • the rising detection pulse 205 is delayed by one clock by the third delay circuit 230 as shown in FIG. 4 (u), and is output to the third arithmetic unit 234 as a one-delay rising detection pulse 231.
  • the zero-crossing point H period sampling number 233 shown in FIG. 4 (t) is obtained by the following computing equation and output to the fourth computing unit 236.
  • the number of samplings 215 is "FQC1"
  • the sampling offset value 22 1 is “SMPOF2”
  • the previous sampling offset value 227 is “SMPOF1”.
  • FQ1 the formula is
  • FQ1 FQCl + SMPOF2-SMPOFl
  • FQ3 FQC3 + SMPOF4 SMPOF3
  • zero crossing L period sampling number 235 shown in FIG. 4 (V) is obtained by the following computing equation, and is output to fourth computing unit 236.
  • sampling number 215 is "FQC2”
  • sampling offset value 22 1 is “SMPOF3”
  • previous sampling offset value 227 is “SMPOF2”
  • the zero crossing L period sampling number 235 Assuming "FQ2”, the formula is
  • FQ2 FQC2 + SMPOF3 SMPOF2
  • the CRI frequency 114 is assumed when the sampling clock frequency is “40 MHz”, the zero-crossing H period sampling number 233 is “FQ1”, and the zero-crossing L period sampling number 235 is “FQ2”. Assuming "SMPFQ1”, the formula is
  • SMPFQ1 40MHz / (FQ1 + FQ2)
  • FIG. 5 is a diagram illustrating an example of an internal configuration of the CRI determination circuit 115 in the text broadcast determination circuit 1000 according to the first embodiment.
  • CRI frequency setting registers 300, 304, 308, 312, 316 ⁇ WST (World Standard Teletext), VPS (Video Program Service), WSS (Wide Screen Signaling), EPG (Electronic Program) CRI frequency setting values 301, 305, 309, 313, and 317 of Guide) and CC (Closed Captioning) are set.
  • Third comparator 302 compares CRI frequency 114 and WST CRI frequency setting value 301, and outputs a WST detection pulse 303 indicating that the teletext method has been detected if the values match.
  • the fourth comparator 306 compares the CRI frequency 114 with the CPS frequency setting value 305 of the VPS, and outputs a VPS detection pulse 307 indicating that the VPS method has been detected if the values match.
  • the fifth comparator 310 compares the CRI frequency 114 and the WSS CRI frequency setting value 309, and outputs a WSS detection pulse 311 indicating that the WSS method has been detected if the values match.
  • the sixth comparator 314 compares the CRI frequency 114 with the EPG CRI frequency setting value 313, and outputs an EPG detection pulse 315 indicating that the character multiplexing method has been detected if the values match.
  • the seventh comparator 318 compares the 0 ⁇ 1 frequency setting value 317 that is the same as the 03 ⁇ 4 frequency 114, and if the values match, the seventh comparator 318 generates a CC detection pulse 31 9 indicating that the closed captioning method has been detected. Output.
  • Decode circuit 320 inputs WST detection pulse 303, VPS detection pulse 307, WSS detection pulse 311, EPG detection pulse 315, and CC detection pulse 319, and broadcasts text from the input detection pulse.
  • the type information value 117 indicating the type of the teletext system is decoded.
  • Extraction interval setting registers 321, 323, 325, 327, and 329 set VBI data extraction interval setting values 322, 324, 326, 328, and 330 in WST, VPS, WSS, EPG, and CC, respectively.
  • the decoding circuit 331 has WST detection interval setting value 322, VPS extraction interval setting value 32 4, WSS extraction interval setting value 326, EPG extraction interval setting value 328, and CC extraction interval setting value 330.
  • the sampling interval set value corresponding to the broadcasting system is also decoded.
  • the CRI frequency 114 output from the CRI detection circuit 113 corresponds to the third comparator 302, the fourth comparator 306, the fifth comparator 310, and the sixth comparator 314 in the CRI determination circuit 115. , And the seventh comparator 318, and the VBI data signal system of the CRI frequency 114 is determined in each comparator.
  • the determination result is input to the decoding circuit 320 and the decoding circuit 331, and the type information value 117 indicating the determination result of the character broadcasting system and the sampling interval value 116 corresponding to the VBI data signal system are generated.
  • Decoding circuit 124 and sampling respectively Is output to the pulse generator circuit 118.
  • the teletext discrimination circuit 1000 calculates the zero crossing data force CRI frequency as the CRI detection method and performs the CRI determination.
  • the CRI detection circuit 113 calculates the CRI cycle, and each CRI determination circuit 115 in FIG.
  • the RI frequency setting register 300, 304, 308, 312, 316 can be changed to the CRI cycle setting register.
  • the teletext discrimination circuit 1000 according to Embodiment 1 has five types of VBI data signal systems: European teletext system, VPS system and WSS system, Japanese text multiplexing system, and North American closed 'caption system. It is assumed that the character broadcasting system is discriminated from the above, but it is possible to use other character broadcasting systems and any number of character broadcasting systems can be discriminated. There is an effect.
  • the CRI frequency setting registers 300, 304, 308, 31 2, 316 of the CRI determination circuit in FIG. 5 are set to CRI frequency values corresponding to other text broadcasting systems, and the sampling interval setting registers 321, 323 , 325, 327, 329 should be changed to sampling interval values corresponding to other teletext systems.
  • the discriminable number for example, WSTCRI frequency setting register 300, WSTCRI frequency value 301, third comparator 302, WST detection pulse 303, WST sampling interval setting register 321 and WST sampling interval setting value 322 are set in one set. You can change the number of sets.
  • the character broadcast discriminating circuit 1000 may change the logic according to the polarity of the CRI detection circuit 113 in FIG.
  • the CRI period setting pulse 112 the rising detection pulse 205, the falling detection pulse 207, the zero crossing detection pulse 209, and the previous enable signal 225, and the positive polarity signal in each output signal
  • the same effect as in the first embodiment, which is a negative signal can be obtained.
  • the teletext discriminating circuit 1000 uses a sampling clock of 40 MHz as described above, but oversampling of the CRI frequency sampling pulse. Any clock that can be sampled.
  • the sampling data 103, the slice level 105, and the force are zero-crossing points obtained by digitizing the data transmitted superimposed on the television signal. Since the data was detected, the CRI frequency 114 was also calculated for the zero crossing data force, and the type of the teletext system was determined from the CRI frequency 114. Therefore, the type information of the teletext system was accurately obtained using the CRI frequency. Can be determined. As a result, there is no need to use separate bandpass filters according to the area as in the past, so a single-system teletext discrimination circuit that supports teletext broadcasts worldwide can be realized with a simple circuit configuration. can do. Furthermore, the sentence broadcast discriminating circuit of the present invention can be used in common throughout the world, and cost reduction can be realized.
  • FIG. 6 is a diagram showing a character broadcast discriminating circuit 2000 according to the second embodiment of the present invention.
  • the character broadcast discriminating circuit 2000 of the second embodiment shown in FIG. 6 is replaced with a microcomputer in place of the CRI detection circuit 113 and the CRI judgment circuit 115 in the text broadcast discriminating circuit of the first embodiment shown in FIG. 130 and memory 133 are provided.
  • Microcomputer 130 receives slice level 105, CRI period setting pulse 112, and sampling data 132 during CRI period as input, and sequentially detects the points where sampling data 1 32 and slice level 105 during CRI period intersect CRI detection processing for calculating the CRI frequency, the type of the text broadcasting system is determined from the CRI frequency, the type information value 117 indicating the type of the text broadcasting system, and the sampling interval value for extracting the VBI data CRI determination processing for generating 116.
  • the CRI detection processing is performed by software processing described with reference to FIG. 2 in the first embodiment
  • the CRI determination processing is processing described using FIG. 5 in the first embodiment. Is performed by software processing.
  • the microcomputer 130 outputs a control signal 131 for controlling data writing to the memory 133 or data reading from the memory 133.
  • the memory 133 writes and reads the sampling data 103 under the control of the microcomputer 130.
  • the control signal 131 is output from the microcomputer 130 to the memory 133, and the sampling data 103 is written to the memory 133.
  • sampling data 103 written in the memory 133 is read to the microcomputer 130 as sampling data 132 during the CRI period at an arbitrary timing under the control of the microcomputer 130, and CRI detection processing, and CRI judgment processing is performed. That is, the intersection between the sampling data 132 read from the memory 133 and the slice level 105 corresponding to the sampling data 132 is sequentially detected, and the CRI frequency is calculated.
  • the type of the calculated CRI frequency power teletext system is determined, and the type information value 117 indicating the type of the teletext system and the sampling interval value 116 of the VBI data are calculated, and the decoding circuit 124 and It is output to the extraction pulse generation circuit 118.
  • the microcomputer 130 executes the CRI detection process and the CRI determination process in software, and determines the character broadcast system of the data transmitted by being superimposed on the television signal.
  • sampling data during the CRI period out of sampling data 103 obtained by digitizing data transmitted by being superimposed on a television signal. 103 is written in the memory 133, and then the CRI frequency of the sampling data 132 during the CRI period read from the memory 133 is calculated at an arbitrary timing, and the type of the text broadcasting system is determined from the calculated CRI frequency. Therefore, it is possible to accurately determine the type of teletext system using the CRI frequency. As a result, there is no need to use separate bandpass filters according to the area as in the past, so it is possible to implement a teletext discrimination circuit that supports teletext broadcasts around the world in a single system with a simple circuit configuration. it can. Furthermore, the sentence broadcast discriminating circuit of the present invention can be used in common throughout the world, and cost reduction can be realized.
  • the circuit scale can be further reduced, and the CRI frequency force type information value can be reduced. Processing order when obtaining data, and sampling interval value of VBI data Can be freely changed, and the diversion and versatility of the teletext discrimination circuit can be further improved.
  • the character broadcast discriminating circuit according to the present invention is useful as a method for realizing the character broadcast discriminating circuit corresponding to the character broadcasts of the world in one system.

Abstract

　テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別しようとすると、それぞれの文字放送方式に対応した帯域フィルタを持つ必要があり、回路規模が増大するという問題があった。また、誤判定を防止するためには、レベル比較回路での設定レベルを高精度に設定する必要があった。 　テレビジョン信号に重畳されて送られてくるデータ（１０１）をデジタル化したサンプリングデータ（１０３）とスライスレベル（１０５）からゼロ交差点データを検出してＣＲＩ周波数（１１４）の算出を行い、該ＣＲＩ周波数（１１４）から文字放送方式の種別を判定するようにした。これにより、ＣＲＩの検出を精度良く行うことができ、それぞれの文字放送方式に対応した帯域フィルタを設けることなく、文字放送方式の種別を精度良く判別でき、その結果、簡単な回路構成で、全世界の文字放送に対応した文字放送判別回路を１つのシステムで実現することができる。

Description

文字放送判別回路
技術分野
[0001] 本発明は、テレビジョン信号に重畳されるデータから、それぞれの放送方式に対応 するデータを抽出するための文字放送判別回路に関するものである。
背景技術
[0002] 従来、文字や図形で構成される画像情報を、デジタル信号の形でテレビジョン信号 に重畳して送出し、この信号を受信側で復号してテレビジョン受信機に表示させる技 術が用いられている (例えば、特許文献 1参照)。
[0003] 図 7は、従来の文字放送判別回路 700を示す構成例である。
図 7に示す従来の文字放送判別回路 700は、同期分離回路 601、 21Hゲート回路 604、データ抜き取り回路 607、クロック位相決定回路 609、デコーダ 611、帯域フィ ルタ 613,レベル比較回路 616、及びデコード回路 618を備えている。
[0004] 同期分離回路 601は、テレビジョン信号をデジタルィ匕した映像データ 600から水平 方向の同期信号 (水平同期信号) 602と垂直方向の同期信号 (垂直同期信号) 603 とを生成し出力する。
[0005] 21Hゲート回路 604は、同期分離回路 601より出力される水平同期信号 602およ び垂直同期信号 603から、第 21ライン目の水平走査期間（H)を示す信号である 21
Hゲート信号 605を生成する。
[0006] データ抜き取り回路 607は、テレビジョン信号をデジタルィ匕した映像データ 600と、 所定レベルに設定されたスライス電圧 606とを入力とし、上記映像データ 600から所 定のデータ 608を抜き取り、出力する。
[0007] クロック位相決定回路 609は、データ抜き取り回路 607の出力データ 608に対し、 最適のクロック位相を決定し、上記出力データ 608から最適のクロック位相に対応す るデータ 610を出力する。
[0008] デコーダ 611は、クロック位相決定回路 609より出力されるデータ 610に基づいて、 元の文字放送方式のクロック周波数成分 612を再生する。 [0009] 帯域フィルタ 613は、デコーダ 611より出力されるクロック周波数成分 612から、 21 Hゲート回路 604より出力される 21Hゲート信号 605が示す第 21ライン目に相当す る周波数 5. 73MHzのクロック周波数成分 614のみを取り出す。なお、この帯域フィ ルタ 613の中心周波数は、 5. 73MHzである。
[0010] レベル比較回路 616は、帯域フィルタ 613より出力される 21Hクロック周波数成分 6 14を、レベル比較の閾値となる適宜の設定レベル 615と比較し、比較結果であるレ ベル比較データ 617を出力する。
[0011] デコーダ回路 618は、レベル比較回路 616より出力されるレベル比較データ 617に 対し、当該文字放送方式に基づくデータ処理を行い、デコード結果であるデコードデ ータ 619を出力する。
[0012] 次に、従来の文字放送判別回路 700の動作について説明する。
テレビジョン信号をデジタルィ匕した映像データ 600は、同期分離回路 601およびデ ータ抜き取り回路 607に入力される。
[0013] 同期分離回路 601に入力された映像データ 600から水平同期信号 602および垂 直同期信号 603が生成され、 21Hゲート回路 604へ出力される。 21Hゲート回路 60 4において、上記水平同期信号 602および垂直同期信号 603から第 21ライン目を示 す 21Hゲート信号 605が生成され、帯域フィルタ 613へ出力される。
[0014] 一方、データ抜き取り回路 607に入力された映像データ 600は、データ抜き取り回 路 607において、サンプリングクロックに合わせてデータ 608が抜き取られ、クロック 位相決定回路 609へ出力される。そして、クロック位相決定回路 609に入力されたデ ータ 608のうち、最適のクロック位相に対応するデータ 610が抜き取られてデコーダ 6 11へ出力され、デコーダ 611において、元の文字放送方式のクロック周波数成分 61 2が再生される。
[0015] デコーダ 611から出力されたクロック周波数成分 612中の第 21ライン目に相当する クロック周波数成分のみが帯域フィルタ 613により取り出される。帯域フィルタ 613に より取り出された 21Hクロック周波数成分 614は、レベル比較回路 616において、所 定の設定レベル 615と比較され、レベル比較結果 617がデコード回路 618へ出力さ れ、当該文字放送方式に基づくデコード処理が行なわれる。 特許文献 1：特開平 8— 88840号公報
発明の開示
発明が解決しょうとする課題
[0016] 上記従来の構成をした文字放送判別回路では、テレビジョン信号に重畳されて送 られてくるデータにおいて、 日本の文字多重方式と北米のクローズド 'キャプション方 式の CRI周波数がそれぞれ 2. 865MHzと 503kHzとかけ離れているため、帯域フィ ルタとレベル比較回路により CRI周波数の周波数成分を判別することで、文字放送 方式の判別を行なうことが可能である。ところで、それ以外の文字放送方式、例えば 欧州テレテキスト方式（WST; World Standard Teletext)、及び VPS (Video P rogram Service)、 WSS (Wide Screen Signalling)は、 CRI周波数がそれぞ れ 3. 46875MHz,及び 2. 5MHz、 0. 833MHzであり、これら欧州テレテキスト方 式 (WST)、及び VPS、 WSSの種別を上記従来の文字放送判別回路を用いて判別 しょうとすると、それぞれの文字放送方式に対応した複数の帯域フィルタを持つ必要 があり、回路規模が増大する、という問題があった。
[0017] また、複数の文字放送方式の種別を判別する文字放送判別回路を 1つのシステム で実現しょうとすると、周波数が互いに近い文字放送方式の判別には誤判定がおこ りやすぐこの誤判定を防ぐためには、レベル比較回路での設定レベルの高精度化 が要求されることになり、その実現は非常に困難であった。
[0018] 本発明は、上記のような従来の問題点を解決するためになされたもので、テレビジョ ン信号に重畳されて送られてくるデータの文字放送方式の判別を、簡単な回路構成 で精度良く行うことができるとともに、全世界の文字放送に対応した文字放送判別回 路を 1つのシステムで実現することのできる文字放送判別回路を提供することを目的 とする。
課題を解決するための手段
[0019] 上記課題を解決するために、本発明の請求項 1にかかる CRI周波数算出方法は、 テレビジョン信号に重畳されて送られてくるデータの CRI周波数を算出する方法であ つて、上記テレビジョン信号を AZD変換する AZD変換ステップと、上記 AZD変換 されたデータカゝら CRI期間を抽出する CRI期間抽出ステップと、上記 AZD変換され たデータに対するスライスレベルを算出するスライスレベル算出ステップと、上記 CRI 期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差する点を順次 検出し、 CRI周波数を算出する CRI検出ステップとを含む、ことを特徴とする。
[0020] これにより、 CRIの検出を精度よく行なうことができ、算出した CRI周波数を用いて テレビジョン信号に重畳されて送られてくるデータの文字放送方式を正確に判別する ことができる。
[0021] また、本発明の請求項 2にかかる CRI周波数算出方法は、請求項 1に記載の CRI 周波数算出方法において、上記 CRI期間抽出ステップは、所望のライン期間を設定 するライン期間設定ステップと、上記設定されたライン期間の中から CRI期間を抽出 する CRI期間設定ステップとを含む、ことを特徴とする。
[0022] これにより、設定したライン期間以外では CRI周波数の算出処理を行なう必要が無 くなり、低消費電力化を実現できる。
[0023] また、本発明の請求項 3にかかる CRI周波数算出回路は、テレビジョン信号に重畳 されて送られてくるデータの CRI周波数を算出する回路であって、上記テレビジョン 信号を AZD変換する AZD変換回路と、上記 AZD変換されたデータカゝら CRI期間 を抽出する CRI期間抽出回路と、上記 AZD変換されたデータに対するスライスレべ ルを算出するスライスレベル算出回路と、上記 CRI期間中の上記 AZD変換された データと、上記スライスレベルとが交差する点を順次検出し、 CRI周波数を算出する CRI検出回路とを備えた、ことを特徴とする。
[0024] これにより、 CRIの検出を精度よく行なうことができ、算出した CRI周波数を用いて テレビジョン信号に重畳されて送られてくるデータの文字放送方式を正確に判別する ことができる。
[0025] また、本発明の請求項 4に力かる CRI周波数算出回路は、請求項 3に記載の CRI 周波数算出回路において、上記 CRI期間抽出回路は、所望のライン期間を設定する ライン期間設定回路と、上記設定したライン期間の中力 CRI期間を抽出する CRI期 間設定回路とを備えた、ことを特徴とする。
[0026] これにより、設定したライン期間以外では CRI周波数の算出処理を行なう必要が無 くなり、低消費電力化を実現できる。 [0027] また、本発明の請求項 5にかかる文字放送判別方法は、テレビジョン信号に重畳さ れて送られてくるデータの文字放送方式を判別する方法であって、上記データの CR I周波数から文字放送方式の種別を判定し、該文字放送方式の種別を示す種別情 報値、および VBIデータを抜き取るための抜き取り間隔値を生成する CRI判定ステツ プと、上記抜き取り間隔値から、 VBIデータを抜き取るための抜き取りパルスを発生さ せる抜き取りパルス発生ステップと、上記データをデジタルィ匕したデータをスライスレ ベルで 2値ィ匕するスライスステップと、上記抜き取りパルスをサンプリングクロックとして 上記 2値ィ匕されたデータ力 VBIデータを抜き取るデータ抜き取りステップと、上記抜 き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じたデコード を行うデコードステップとを含む、ことを特徴とする。
[0028] これにより、 CRI周波数を用いて文字放送方式を判別することができ、その結果、 C RI周波数の近 、文字放送方式の種別を正確に判別することができるので、全世界 の文字放送に対応した文字放送方式の判別が可能となる。
[0029] また、本発明の請求項 6にかかる文字放送判別方法は、テレビジョン信号に重畳さ れて送られてくるデータの文字放送方式を判別する方法であって、上記テレビジョン 信号を AZD変換する AZD変換ステップと、上記 AZD変換されたデータカゝら CRI 期間を抽出する CRI期間抽出ステップと、上記 AZD変換されたデータに対するスラ イスレベルを算出するスライスレベル算出ステップと、上記 CRI期間中の上記 AZD 変換されたデータと、上記スライスレベルとが交差する点を順次検出し、 CRI周波数 を算出する CRI検出ステップと、上記 CRI周波数から文字放送方式の種別を判定し 、該文字放送方式の種別を示す種別情報値、および VBIデータを抜き取るための抜 き取り間隔値を生成する CRI判定ステップと、上記抜き取り間隔値から、 VBIデータ を抜き取るためのパルスを発生させる抜き取りパルス発生ステップと、上記 AZD変 換されたデータを上記スライスレベルで 2値ィ匕するスライスステップと、上記抜き取り パルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデータを抜き取 るデータ抜き取りステップと、上記抜き取った VBIデータに対し、上記種別情報値が 示す文字放送方式に応じたデコードを行うデコードステップとを含む、ことを特徴とす る。 [0030] これにより、 CRI周波数を用いて文字放送方式を判別することができ、その結果、 C RI周波数の近 、文字放送方式の種別を正確に判別することができるので、全世界 の文字放送に対応した文字放送方式の判別が可能となる。また、従来のように、それ ぞれの文字放送方式に対応した帯域フィルタを持つ必要がないため、回路規模を大 幅に削減することができ、全世界の文字放送に対応した文字放送判別回路を 1つの システムで実現することができる。
[0031] また、本発明の請求項 7にかかる文字放送判別回路は、テレビジョン信号に重畳さ れて送られてくるデータの文字放送方式を判別する回路であって、上記データの CR I周波数から文字放送方式の種別を判定し、該文字放送方式の種別を示す種別情 報値、および VBIデータを抜き取るための抜き取り間隔値を生成する CRI判定回路と 、上記抜き取り間隔値から、 VBIデータを抜き取るための抜き取りパルスを発生させる 抜き取りパルス発生回路と、上記データをデジタルィ匕したデータをスライスレベルで 2 値ィ匕するスライス回路と、上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕 されたデータから VBIデータを抜き取るデータ抜き取り回路と、上記抜き取った VBI データに対し、上記種別情報値が示す文字放送方式に応じたデコードを行うデコー ド回路とを備えた、ことを特徴とする。
[0032] これにより、 CRI周波数を用いて文字放送方式を判別することができ、その結果、 C RI周波数の近 、文字放送方式の種別を正確に判別することができるので、全世界 の文字放送に対応した文字放送方式の判別が可能となる。
[0033] また、本発明の請求項 8にかかる文字放送判別回路は、テレビジョン信号に重畳さ れて送られてくるデータの文字放送方式を判別する回路であって、上記テレビジョン 信号を AZD変換する AZD変換回路と、上記 AZD変換されたデータカゝら CRI期間 を抽出する CRI期間抽出回路と、上記 AZD変換されたデータに対するスライスレべ ルを算出するスライスレベル算出回路と、上記 CRI期間中の上記 AZD変換された データと、上記スライスレベルとが交差する点を順次検出し、 CRI周波数を算出する CRI検出回路と、上記 CRI周波数力 文字放送方式の種別を判定し、該文字放送 方式の種別を示す繍別情報値、および VBIデータを抜き取るための抜き取り間隔値 を生成する CRI判定回路と、上記抜き取り間隔値から、 VBIデータを抜き取るための パルスを発生させる抜き取りパルス発生回路と、上記 AZD変換されたデータを上記 スライスレベルで 2値ィ匕するスライス回路と、上記抜き取りパルスをサンプリングクロッ クとして上記 2値ィ匕されたデータから VBIデータを抜き取るデータ抜き取り回路と、上 記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じたデコ ードを行うデコード回路とを備えた、ことを特徴とする。
[0034] これにより、 CRI周波数を用いて文字放送方式を判別することができ、その結果、 C RI周波数の近 、文字放送方式の種別を正確に判別することができるので、全世界 の文字放送に対応した文字放送方式の判別が可能となる。また、従来のように、それ ぞれの文字放送方式に対応した帯域フィルタを持つ必要がないため、回路規模を大 幅に削減することができ、全世界の文字放送に対応した文字放送判別回路を 1つの システムで実現することができる。
[0035] また、本発明の請求項 9にかかる文字放送判別回路は、テレビジョン信号に重畳さ れて送られてくるデータの文字放送方式を判別する回路であって、上記テレビジョン 信号を AZD変換する AZD変換回路と、上記 AZD変換されたデータカゝら CRI期間 を抽出する CRI期間抽出回路と、上記 AZD変換されたデータに対するスライスレべ ルを算出するスライスレベル算出回路と、上記 CRI期間中の上記 AZD変換された データと、上記スライスレベルとが交差する点を順次検出し、 CRI周波数を算出する CRI検出処理と、該 CRI周波数から文字放送方式の種別を判定し、該文字放送方 式の種別を示す種別情報値、および VBIデータを抜き取るための抜き取り間隔値を 生成する CRI判定処理とを行なうマイクロコンピュータと、上記マイクロコンピュータか らの制御により、上記 CRI期間中の AZD変換されたデータの書き込み、および読み 出しを行なうメモリと、上記抜き取り間隔値から、 VBIデータを抜き取るためのパルス を発生させる抜き取りパルス発生回路と、上記 AZD変換されたデータを上記スライ スレベルで 2値ィ匕するスライス回路と、上記抜き取りパルスをサンプリングクロックとし て上記 2値化されたデータから VBIデータを抜き取るデータ抜き取り回路と、上記抜 き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じたデコード を行うデコード回路とを備えた、ことを特徴とする。
[0036] これにより、 CRI周波数を用いて文字放送方式の種別を精度良く判別することがで き、その結果、従来のように帯域フィルタを設ける必要がなくなるため、簡単な回路構 成で、全世界の文字放送に対応した文字放送判別回路を 1つのシステムで実現する ことができる。また、 CRI検出処理、及び CRI判定処理をソフトウェア的に処理するこ とができるため、回路規模をより小さくすることができるとともに、 CRI周波数力も種別 情報値を求める際の処理順序、および VBIデータの抜き取り間隔値を求める際の処 理順序を自由に変更することができ、本文字放送判別回路の流用性、汎用性をより 高めることができる。
[0037] また、本発明の請求項 10にかかる CRI周波数算出方法は、請求項 1または請求項 2に記載の CRI周波数算出方法において、上記 CRI周波数は、これを CRI周期とし た、ことを特徴とする。
[0038] また、本発明の請求項 11にかかる CRI周波数算出回路は、請求項 3または請求項 4に記載の CRI周波数算出回路において、上記 CRI周波数は、これを CRI周期とし た、ことを特徴とする。
[0039] また、本発明の請求項 12にかかる文字放送判別方法は、請求項 5または請求項 6 に記載の文字放送判別方法において、上記 CRI周波数は、これを CRI周期とした、 ことを特徴とする。
[0040] また、本発明の請求項 13にかかる文字放送判別回路は、請求項 7ないし請求項 9 のいずれか 1項に記載の文字放送判別回路において、上記 CRI周波数は、これを C RI周期とした、ことを特徴とする。
発明の効果
[0041] 本発明にかかる文字放送判別回路は、テレビジョン信号に重畳されて送られてくる データをデジタル化したサンプリングデータとスライスレベルとからゼロ交差点データ を算出して CRIの検出を行い、検出した CRIを用いて文字放送方式の種別を判別す るようにしたので、複数の文字放送方式の種別の判別を精度良く行うことができ、また 、従来のようにそれぞれの文字放送方式ごとに帯域フィルタを設ける必要がないため 、簡単な回路構成で、全世界の文字放送に対応した回路を 1つのシステムで実現す ることがでさる。
図面の簡単な説明 [図 1]図 1は、本発明の実施の形態 1による文字放送判別回路の構成図である。
[図 2]図 2は、上記実施の形態 1における CRI検出回路 113の CRI検出アルゴリズム を示す図である。
[図 3]図 3は、上記実施の形態 1における CRI検出回路 113の構成図である。
[図 4]図 4は、上記実施の形態 1における CRI検出回路 113の動作タイミング例を示 す図である。
[図 5]図 5は、上記実施の形態 1における CRI判定回路 115の構成図である。
[図 6]図 6は、本発明の実施の形態 2による文字放送判別回路の構成図である。
[図 7]図 7は、従来の文字放送判別回路の構成図である。
符号の説明
1000 文字放送判別回路
100 入力端子
101 テレビジョン信号
102 AZD変換回路
103 サンプリングデータ
104 スライスレベル算出回路
105 スライスレべノレ
106 同期分離回路
107 水平同期信号
108 垂直同期信号
109 VBI期間設定回路
110 VBI期間設定パルス
111 CRI期間設定回路
112 CRI期間設定パルス
113 CRI検出回路
114 CRI周波数
115 CRI判定回路
116 抜き取り間隔値 117 種別情報値
118 抜き取りパルス発生回路
119 抜き取りパルス
120 スライス回路
121 2値化データ
122 データ抜き取り回路
123 抜き取りデータ
124 デコード回路
125 デコードデータ
2000 文字放送判別回路
130 マイクロコンピュータ
131 制御信号
132 サンプリングデータ
133 メモリ
140 CRI期間抽出回路
200 AND回路
201 CRI現在データ
202 遅延回路
203 CRI1つ前データ
204, 206 比較器
205 立上り検出パルス
207 立下り検出パルス
208 OR回路
209 ゼロ交差点検出パルス
210 カウンタ回路
211 カウンタ出力値
212 保持回路
213 カウント値 加算器
サンプリング数
, 218 保持回路
ゼロ交差点 1つ後データ ゼロ交差点 1つ前データ 演算器
サンプリングオフセット値 保持回路
CRI期間信号
AND回路
1つ前イネ一ブル信号 保持回路
1つ前サンプリングオフセット値, 230 遅延回路
1遅延立下り検出パルス 1遅延立上り検出パルス, 234, 236 演算器
ゼロ交差点 H期間サンプリング数 ゼロ交差点 L期間サンプリング数 WSTCRI周波数設定レジスタ WSTCRI周波数設定値, 306, 310, 314, 318 比較器 WST検出ノ レス
VPSCRI周波数設定レジスタ VPSCRI周波数設定値
VPS検出ノ レス
WSSCRI周波数設定レジスタ WSSCRI周波数設定値 311 WSS検出パルス
312 EPGCRI周波数設定レジスタ
313 EPGCRI周波数設定値
315 EPG検出パルス
316 CCCRI周波数設定レジスタ
317 CCCRI周波数設定値
319 CC検出パルス
320 デコード回路
321 WST抜き取り間隔設定レジスタ
322 WST抜き取り間隔設定値
323 VPS抜き取り間隔設定レジスタ
324 VPS抜き取り間隔設定値
325 WSS抜き取り間隔設定レジスタ
326 WSS抜き取り間隔設定値
327 EPG抜き取り間隔設定レジスタ
328 EPG抜き取り間隔設定値
329 CC抜き取り間隔設定レジスタ
330 CC抜き取り間隔設定値
331 デコード回路
700 文字放送判別回路
600 映像データ
601 同期分離回路
602 水平同期信号
603 垂直同期信号
604 21Hゲート回路
605 21Hゲート信号
606 スライス電圧
607 データ抜き取り回路 608 出力データ
609 クロック位相決定回路
610 データ
611 デコーダ
612 クロック周波数成分
613 帯域フィルタ
614 21Hクロック周波数成分
615 設定レベル
616 レベル比較回路
617 レベル比較データ
618 デコード回路
619 デコードデータ
発明を実施するための最良の形態
[0044] 本発明の実施の形態について、以下、図面を用いて説明する。
(実施の形態 1)
図 1は、本発明の実施の形態 1による文字放送判別回路 1000を示すものである。 図 1に示す本実施の形態 1の文字放送判別回路 1000は、入力端子 100、 A/D 変換回路 102、スライスレベル算出回路 104、同期分離回路 106、 VBI期間設定回 路 109、 CRI期間設定回路 111、 CRI期間抽出回路 140、 CRI検出回路 113、 CRI 判定回路 115、抜き取りパルス発生回路 118、スライス回路 120、データ抜き取り回 路 122、デコード回路 124、及び出力端子 126とを備えている。
[0045] 入力端子 100は、外部よりテレビジョン信号 101を入力するための入力端子である
AZD変換回路 102は、入力端子 100を介して入力されたテレビジョン信号 101を デジタル化し、サンプリングデータ 103として出力する。
[0046] スライスレベル算出回路 104は、 AZD変換回路 102より出力されるサンプリングデ ータ 103のスライスレベル 105を算出する。
[0047] 同期分離回路 106は、 AZD変換回路 102より出力されるサンプリングデータ 103 から水平方向の同期信号 (水平同期信号） 107および垂直方向の同期信号 (垂直同 期信号） 108を生成する。
[0048] CRI期間抽出回路 140は、所望の重畳ライン期間（VBI ; Vertical Blanking Int erval)を設定する VBI期間設定回路 109と、該 VBI期間設定回路 109により設定さ れた VBI期間の中カゝら CRI (Clock Run-in)期間を抽出する CRI期間設定回路 11 1とを有している。
[0049] VBI期間設定回路 109は、同期分離回路 106より出力される水平同期信号 107お よび垂直同期信号 108を入力とし、設定値により VBI期間を表す信号である VBI期 間設定パルス 110を出力する。この VBI期間設定回路 109は、例えば、水平同期信 号 107をカウントするカウンタと、テレビジョン信号に重畳される VBIデータ信号の重 畳ライン範囲を任意に設定可會なレジスタと、上記カウンタのカウント値と上記レジス タの出力値とを比較して VBI期間設定パルス 110を出力する比較器とを用いて実現 可能である。また、 CRI期間設定回路 111は、同期分離回路 106より出力される水平 同期信号 107と、 VBI期間設定回路 109より出力される VBI期間設定パルス 110とを 入力とし、該 VBI期間設定パルス 110が示す VBI期間の中カゝら CRI期間を抽出し、 該 CRI期間を表す信号である CRI期間設定パルス 112を出力する。
[0050] CRI検出回路 113は、 AZD変換回路 102より出力されるサンプリングデータ 103と 、スライスレベル算出回路 104より出力されるスライスレベル 105と、 CRI期間設定回 路 111より出力される CRI期間設定パルス 112とを入力とし、 CRI期間内におけるサ ンプリングデータ 103とスライスレベル 105の交わる点から CRIを検出し、 CRI周波数 114を算出する。
[0051] CRI判定回路 115は、 CRI検出回路 113より出力される CRI周波数 114から文字 放送方式の種別を判定し、該文字放送方式の種別を表す種別情報値 117、および 該文字放送方式に対応した抜き取り間隔の値を表す抜き取り間隔値 116を出力する
[0052] 抜き取りパルス発生回路 118は、 CRI判定回路 115より出力される抜き取り間隔値
116から VBIデータを抜き取るための抜き取りパルス 119を発生させる。
[0053] スライス回路 120は、スライスレベル算出回路 104より出力されるスライスレベル 10 5を用いて、 AZD変換回路 102より出力されるサンプリングデータ 103を、 "0 "ど' 1" との 2値化データ 121に変換する。
[0054] データ抜き取り回路 122は、スライス回路 120より出力される 2値ィ匕データ 121から
、抜き取りパルス発生回路 118より出力される抜き取りパルス 119をサンプリングクロ ックとして VBIデータを抜き取る。
[0055] デコード回路 124は、 CRI判定回路 115より出力される種別情報値 117に対応する
VBIデータ信号方式に基づいて、データ抜き取り回路 122より出力される抜き取りデ ータ 123をデコードし、デコードデータ 125を出力する。
[0056] 次に、本実施の形態 1の文字放送判別回路 1000の動作について図 1を参照して 説明する。
外部力も文字放送判別回路 1000に入力されたテレビジョン信号 101は、まず、 A /D変換回路 102によりアナログデータをサンプリングクロックでサンプリングしたデ ジタルデータへ変換される。このサンプリングデータ 103は、スライスレベル算出回路 104、および同期分離回路 106、および CRI検出回路 113、およびスライス回路 120 へ出力される。
[0057] スライスレベル算出回路 104に入力された前記サンプリングデータ 103からは、最 大値および最小値の平均値が算出され、その算出結果からスライスレベル 105が求 められ、 CRI検出回路 113およびスライス回路 120へ出力される。
[0058] また、同期分離回路 106に入力された前記サンプリングデータ 103からは、水平同 期信号 107および垂直同期信号 108が生成され、 CRI期間抽出回路 140に出力さ れる。
[0059] CRI期間抽出回路 140において、 VBI期間設定回路 109により水平同期信号 107 力 Sカウントされ、該カウント値は、 VBI期間設定回路 109内に予め設定されている VB Iデータ信号の重畳ライン範囲を示す値と比較され、値が一致したライン範囲を VBI 期間とする VBI期間設定パルス 110が CRI期間設定回路 111へ出力される。そして 、 CRI期間設定回路 111により、 VBI期間設定回路 109より出力される VBI期間設定 パルス 110が示す VBI期間の設定範囲内から CRI期間が抽出され、 CRI期間設定 パルス 112として CRI検出回路 113へ出力される。この CRI期間設定パルス 112は、 例えば CRI期間が抽出された時は Hレベルとして、それ以外の時は Lレベルとして出 力される。
[0060] そして、 CRI検出回路 113により、上記 CRI期間設定回路 111より出力される CRI 期間設定パルス 112が示す CRI期間内で、上記サンプリングデータ 103と上記スライ スレベル 105の交わる点から CRIの検出が行なわれ、 CRI周波数 114が算出される 。詳細は後に図 2を用いて説明する。
[0061] CRI検出回路 113により算出された CRI周波数 114は、 CRI判定回路 115に入力 され、文字放送方式の種別の判定が行なわれ、該文字放送方式の種別を表す種別 情報値 117、および該文字放送方式に対応した抜き取り間隔値 116が生成される。
[0062] 生成された抜き取り間隔値 116は、抜き取りパルス発生回路 118に入力され、サン プリングクロックでカウントされる。該カウントした結果が抜き取りパルス 119としてデー タ抜き取り回路 122へ出力される。
[0063] 一方、スライス回路 120に入力されたサンプリングデータ 103は、スライスレベル算 出回路 104により算出されたスライスレベル 105を用いて、 "0 "ど' 1 "との 2値ィ匕デ一 タ 121に変換される。この 2値ィ匕データ 121は、データ抜き取り回路 122に入力され、 前記抜き取りパルス発生回路 118から出力される抜き取りパルス 119によってサンプ リングされ、 VBIデータの抜き取りが行なわれる。この抜き取られた VBIデータ 123は 、デコード回路 124に入力されると、 CRI判定回路 115より出力される種別情報値 11 7に対応する VBIデータ信号方式に基づいてデコードされ、デコードデータ 125とし て出力端子 126を介して外部へ出力される。
[0064] このように、サンプリングデータ 103のゼロ交差点データを検出して CRI周波数を算 出し、該算出した CRI周波数を用いて、全世界の文字放送方式の種別情報を判別 することが可能となる。
[0065] 次に、本実施の形態 1における CRI検出方法について図 2を用いて説明する。
図 2は、本実施の形態 1による文字放送判別回路 1000の CRI検出回路 113の CRI 検出アルゴリズムを示す図である。図 2において、黒丸で示した点は AZD変換回路 102で変換されたサンプリングデータ 103、白丸で示した点はサンプリング補間デー タ、黒星で示した点はサンプリングデータ 103とスライスレベル 105とが交差するゼロ 交差点データである。
[0066] ここで、本実施の形態 1における CRI検出回路 113は、 CRI期間設定パルス 112に 基づいて CRI検出の動作を行なうものとする。例えば、 CRI期間設定パルス 112が H レベルのときに動作し、 Lレベルのときに動作を停止するものとする。
[0067] まず、 CRI期間設定パルス 112が Hレベルのとき、サンプリングデーダ 'D (n+ 1) " と" D (n+ 2) "との間に位置するゼロ交差点データ" ZD (n+ 1) "、サンプリングデータ "D (n + 6) "ど' D (n + 7) "との間に位置するゼロ交差点データ" ZD (n + 6) "、サンプ リングデーダ 'D (n+ 11) "ど' D (n+ 12) "との間に位置するゼロ交差点データ" ZD ( n+ 11) "、サンプリングデーダ 'D (n+ 16) "ど' D (n+ 17) "との間に位置するゼロ交 差点データ" ZD (n+ 16) "を順次算出する。すなわち、ゼロ交差点データの位置を、 サンプリングデータ 103からの相対位置のデータとしてサンプリングオフセット値" SM POF1", "SMPOF2", "SMPOF3", "SMPOF4"を順次算出する。
[0068] また、ゼロ交差点データより時間的に 1つ前のサンプリングデータ間のサンプリング 数を算出する。すなわち、サンプリングデータ" D (n+ 1) "から" D (n+6) "までのサ ンプリング数" FQC1"、サンプリングデーダ 'D (n+6) "から" D (n+ 11) "までのサン プリング数" FQC2"、サンプリングデーダ 'D (n+ 11) "から" D (n+ 16) "までのサン プリング数" FQC3"を算出する。
[0069] そして、前記サンプリングオフセット値" SMPOF1", "SMPOF2", "SMPOF3", "SMPOF4"と、前記サンプリング数" FQCl", "FQC2", "FQC3"とを用いて、ゼロ 交差点データ" ZD (n+ 1) "から" ZD (n+6) "までの周期" FQ1"を算出する。その算 出式は、 "FQC1"と" SMPOF1"と" SMPOF2"を用いて、
FQ1 =FQC1 + SMPOF2 SMPOF 1
となる。以下同様に、周期" FQ2", "FQ3"は、
FQ2= FQC2 + SMPOF3 SMPOF2
FQ3=FQC3 + SMPOF4 SMPOF3
となる。
[0070] これらを用いてゼロ交差点データ" ZD (n+ 1) "から" ZD (n+ 11) "までの周期" CR IFQ"を求めると、 CRIFQ=FQ1 +FQ2
となる。
[0071] さらに、サンプリングクロック周波数を 40MHzとした場合のゼロ交差点データ" ZD ( n+ 1) "から" ZD (n+ 11) "までの周波数" SMPFQ"を求めると、
SMPFQ = 40MHz/ (FQ1 +FQ2)
となる。この算出した CRI周波数 114"SMPFQ"を後段の CRI判定回路 115へ出力 する。
[0072] 以下に、 CRI検出回路 113および CRI判定回路 115についてより詳細に説明する a) CRI検出回路 113について
図 3は、本実施の形態 1による文字放送判別回路 1000の CRI検出回路 113の内 部構成の一例を示す図である。
図 3において、第 1の AND回路 200は、サンプリングデータ 103と CRI期間設定パ ルス 112との ANDをとり、 CRI現在データ 201として出力する。
[0073] 第 1の遅延回路 202は、 CRI現在データ 201を遅延させ、 CRI1つ前データ 203と して出力する。
[0074] 第 1の比較器 204は、スライスレベル 105と CRI現在データ 201と CRI1つ前データ
203とを比較して立上りを検出し、立上り検出パルス 205を出力する。
[0075] 第 2の比較器 206は、スライスレベル 105と CRI現在データ 201と CRI1つ前データ
203とを比較して立下りを検出し、立下り検出パルス 207を出力する。
[0076] 第 1の OR回路 208は、立上り検出パルス 205と立下り検出パルス 207との ORをとり
、ゼロ交差点検出パルス 209を出力する。
[0077] カウンタ回路 210は、ゼロ交差点検出ノ ルス 209の入力により、カウンタ値がクリア される。
[0078] 第 1の保持回路 212は、ゼロ交差点検出パルス 209の入力により、カウンタ回路 21 0より出力されるカウンタ出力値 211をロードする力否かを選択する。この第 1の保持 回路 212から出力される信号は、カウント値 213として加算器 214に入力される。
[0079] 加算器 214は、カウント値 213に値" 1"を加算し、サンプリング数 215として出力す る。
[0080] 第 2の保持回路 216は、ゼロ交差点検出パルス 209の入力により、 CRI現在データ 201をロードする力否かを選択する。この第 2の保持回路 216から出力される信号は 、ゼロ交差点 1つ後データ 217として演算器 220に入力される。
[0081] 第 3の保持回路 218は、ゼロ交差点検出パルス 209の入力により、 CRI1つ前デー タ 203をロードする力否かを選択する。この第 3の保持回路 218から出力される信号 は、ゼロ交差点 1つ前データ 219として演算器 220に入力される。
[0082] 第 1の演算器 220は、ゼロ交差点 1つ後データ 217、およびゼロ交差点 1つ前デー タ 219に基づいて、サンプリングオフセット値 221を求める。
[0083] 第 4の保持回路 222は、ゼロ交差点検出パルス 209の入力により、 CRI期間設定パ ルス 112をロードする力否かを選択する。この第 4の保持回路 222から出力される信 号は、 CRI期間信号 223として第 2の AND回路 224に入力される。
[0084] 第 2の AND回路 224は、ゼロ交差点検出パルス 209と CRI期間信号 223との AN Dをとり、 1っ前ィネーブル信号 225を出力する。
[0085] 第 5の保持回路 226は、 1っ前ィネーブル信号 225の入力により、サンプリングオフ セット値 221をロードするか否かを選択する。この第 5の保持回路 226から出力される 信号は、 1つ前サンプリングオフセット値 227として第 2の演算器 232および第 3の演 算器 234に入力される。
[0086] 第 2の遅延回路 228は、立下り検出パルス 207を遅延させ、 1遅延立下り検出パル ス 229として出力する。
[0087] 第 2の演算器 232は、 1遅延立下り検出パルス 229の入力により、サンプリング数 2 15、サンプリングオフセット値 221、および 1つ前サンプリングオフセット値 227に基づ いて、ゼロ交差点 H期間サンプリング数 233を求める。
[0088] 第 3の遅延回路 230は、立上り検出パルス 205を遅延させ、 1遅延立上り検出パル ス 231として出力する。
[0089] 第 3の演算器 234は、 1遅延立上り検出パルス 231の入力により、サンプリング数 2 15、サンプリングオフセット値 221、および 1つ前サンプリングオフセット値 227に基づ いて、ゼロ交差点 L期間サンプリング数 235を求める。 [0090] 第 4の演算器 236は、ゼロ交差点 H期間サンプリング数 233、およびゼロ交差点 L 期間サンプリング数 235に基づいて、 CRI周波数 114を求める。
[0091] 以上のように構成された CRI検出回路 113の詳細な動作にっ 、て図 4を用いて説 明する。
図 4は、本実施の形態 1における CRI検出回路 113の動作タイミング例を示す図で ある。
図 4において、（a)はサンプリングクロック、（b)はスライスレベル 105、（c)はサンプ リングデータ 103、（(1)は0¾期間設定パルス112、（e)は CRI現在データ 201、 (f) は CRI1つ前データ 203、（g)は立上り検出パルス 205、（h)は立下り検出パルス 20 7、（i)はゼロ交差点検出パルス 209、（j)はカウンタ出力値 211、（k)はカウント値 21 3、（1)はサンプリング数 215、（m)はゼロ交差点 1つ後データ 217、（n)はゼロ交差 点 1つ前データ 219、（o)はサンプリングオフセット値 221、（p)は CRI期間信号 223 、（q)は 1っ前ィネーブル信号 225、（r)は 1つ前サンプリングオフセット値 227、 (s) は 1遅延立下り検出パルス 229、（t)はゼロ交差点 H期間サンプリング数 233、（u)は 1遅延立上り検出ノ ルス 231、（V)はゼロ交差点 L期間サンプリング数 235、（w)は C RI周波数 114を示して 、る。
[0092] CRI検出回路 113に、 AZD変換回路 102で変換されたサンプリングデータ 103と 、スライスレベル算出回路 104より出力されるスライスレベル 105と、 CRI期間設定回 路 111より出力される CRI期間設定パルス 112とが入力されると、これらの信号を用 V、て CRIの検出が行なわれる。
[0093] まず、サンプリングデータ 103および CRI期間設定パルス 112は、第 1の AND回路 200〖こ入力され、第 1の AND回路 200から図 4 (e)に示す CRI現在データ 201が出 力される。この CRI現在データ 201は、 CRI期間設定パルス 112が Hレベルの時"サ ンプリングデータ 103"を、 CRI期間設定パルス 112力 レベルの時" 0"を出力してい る。
[0094] 第 1の比較器 204および第 2の比較器 206には、スライスレベル算出回路 104より 出力されるスライスレベル 105と、 CRI現在データ 201と、 CRI現在データ 201をサン プリングクロックの立上りエッジで保持して 1クロック遅延させた CRI1つ前データ 203 が入力される。
[0095] 第 1の比較器 204からは、図 4 (g)に示す立上り検出パルス 205が出力される。この 立上り検出パルス 205は、 "CRI1つ前データ 203くスライスレベル 105≤CRI現在 データ 201"の関係が成り立つ部分 (ここでは、サンプリングデータ" D (n+ 2) "または "D (n+ 12) "が該当）を検出したときは Hレベルとなり、それ以外の時は Lレベルとな る。
[0096] また、第 2の比較器 206からは、図 4 (h)に示す立下り検出パルス 207が出力される 。この立下り検出パルス 207は、 "CRI現在データ 201≤スライスレベル 105く CRI1 つ前データ 203"の関係が成り立つ部分 (ここでは、サンプリングデータ" D (n+ 7) " または" D (n+ 17) "が該当）を検出したとき Hレベルとなり、それ以外の時は Lレベル となる。
[0097] 上記立上り検出パルス 205および立下り検出パルス 207は、第 1の OR回路 208に 入力され、その OR出力として図 4 (i)に示すゼロ交差点検出パルス 209が、カウンタ 回路 210、第 1の保持回路 212、第 2の保持回路 216、第 3の保持回路 218、第 4の 保持回路 222、および第 2の AND回路 224へ出力される。
[0098] カウンタ回路 210は、図 4 (j)〖こ示すように、ゼロ交差点検出パルス 209が Hレベル の時、サンプリングクロックの立上りでカウンタ出力値をクリアし、ゼロ交差点検出パル ス 209が Lレベルの時、サンプリングクロックの立上りでカウントを行い、そのカウント 値をカウンタ出力値 211として第 1の保持回路 212へ出力する。
[0099] 第 1の保持回路 212は、図 4 (k)に示すように、ゼロ交差点検出パルス 209が Hレべ ルの時、サンプリングクロックの立上りで前記カウンタ出力値 211を第 1の保持回路 2 12の出力値としてカウント値 213へロードし、ゼロ交差点検出パルス 209が Lレベル の時、カウント値 213を保持し、加算器 214に出力する。カロ算器 214は、図 4 (1)に示 すように、第 1の保持回路 212より出力されるカウント値 213に" 1"加算した値をサン プリング数 215として第 2の演算器 232および第 3の演算器 234に出力する。
[0100] 第 2の保持回路 216は、図 4 (m)に示すように、ゼロ交差点検出パルス 209が Hレ ベルの時、サンプリングクロックの立上りで CRI現在データ 201をロードし、ゼロ交差 点検出パルス 209が Lレベルの時、前の値を保持し、ゼロ交差点 1つ後データ 217と して第 1の演算器 220に出力する。
[0101] 第 3の保持回路 218は、図 4(n)に示すように、ゼロ交差点検出パルス 209が Hレべ ルの時、サンプリングクロックの立上りで CRI1つ前データ 203をロードし、ゼロ交差点 検出パルス 209が Lレベルの時、前の値を保持し、ゼロ交差点 1つ前データ 219とし て第 1の演算器 220に出力する。
[0102] 第 1の演算器 220は、図 4 (o)に示すサンプリングオフセット値 221を、下記演算式 により求め、第 2の演算器 232、第 3の演算器 234、および第 5の保持回路 226へ出 力する。
[0103] ここで説明の便宜上、スライスレベル 105を" SL"とし、ゼロ交差点 1つ後データ 217 を" D (n+2) "、ゼロ交差点 1つ前データ 219を" D(n+ 1) "とした時のサンプリングォ フセット値 221を" SMPOF1"とすると、その演算式は
SMPOF1 = (SL-D(n+ 1))/(D (n+2) D (n+ 1) )
となる。
[0104] 同様にゼロ交差点 1つ後データ 217をそれぞれ" D(n+ 7)", "D(n+12)"， "D(n
+ 17)"、ゼロ交差点 1つ前データ 219を" D(n+6)"， "D(n+ll)，，, "D(n+16)，， とした時のサンプリングオフセット値 221をそれぞれ" SMPOF2", "SMPOF3", "S MPOF4"とすると、その演算式は
SMPOF2= (SL-D(n+6))/(D(n+7) D(n+6))
SMPOF3= (SL— D (n+ 11))/(D (n+12) D (n+ 11) )
SMPOF4=(SL-D(n+16))/(D(n+17)-D(n+16))
となる。
[0105] 第 4の保持回路 222は、図 4 (p)に示すように、ゼロ交差点検出パルス 209が Hレべ ルの時、サンプリングクロックの立上りで該 CRI期間設定パルス 112をロードし、ゼロ 交差点検出パルス 209が Lレベルの時、前の値を保持し、 CRI期間信号 223として 第 2の AND回路 224に出力する。第 2の AND回路 224からは、図 4(q)に示す 1つ 前ィネーブル信号 225が、第 5の保持回路 226へ出力される。第 5の保持回路 226 は、図 4(r)に示すように、 1つ前イネ一ブル信号 225が Hレベルの時、サンプリングク ロックの立上りでサンプリングオフセット値 221をロードし、 1っ前ィネーブル信号 225 力 SLレベルの時、前の値を保持し、 1つ前サンプリングオフセット値 227として第 2の演 算器 232および第 3の演算器 234に出力する。
[0106] 上記立下り検出パルス 207は、図 4 (s)に示すように、第 2の遅延回路 228により 1ク ロック分遅延され、 1遅延立下り検出パルス 229として第 2の演算器 232に出力される
[0107] 上記立上り検出パルス 205は、図 4 (u)に示すように、第 3の遅延回路 230により 1ク ロック分遅延され、 1遅延立上り検出パルス 231として第 3の演算器 234に出力される
[0108] 第 2の演算器 232において、図 4 (t)に示すゼロ交差点 H期間サンプリング数 233 は、下記演算式により求められ、第 4の演算器 236へ出力される。
[0109] ここで説明の便宜上、サンプリング数 215を" FQC1"、サンプリングオフセット値 22 1を" SMPOF2"、 1つ前サンプリングオフセット値 227を" SMPOF1"とした時のゼロ 交差点 H期間サンプリング数 233を" FQ1"とすると、その演算式は
FQ1 =FQCl + SMPOF2-SMPOFl
となる。
[0110] 同様に、サンプリング数 215を" FQC3"、サンプリングオフセット値 221を" SMPOF 4"、 1つ前サンプリングオフセット値 227を" SMPOF3"とした時のゼロ交差点 H期間 サンプリング数 233を" FQ3"とすると、その演算式は
FQ3=FQC3 + SMPOF4 SMPOF3
となる。
[0111] 第 3の演算器 234において、図 4 (V)に示すゼロ交差点 L期間サンプリング数 235 は、下記演算式により求められ、第 4の演算器 236へ出力される。
[0112] ここで説明の便宜上、サンプリング数 215を" FQC2"、サンプリングオフセット値 22 1を" SMPOF3"、 1つ前サンプリングオフセット値 227を" SMPOF2"とした時のゼロ 交差点 L期間サンプリング数 235を" FQ2"とすると、その演算式は
FQ2= FQC2 + SMPOF3 SMPOF2
となる。
[0113] 第 2の演算器 232より出力されるゼロ交差点 H期間サンプリング数 233、および第 3 の演算器 234より出力されるゼロ交差点 L期間サンプリング数 235が、第 4の演算器 2 36に入力されると、図 4 (w)に示す CRI周波数 114が下記演算式により求められ、 C RI判定回路 115へ出力される。
[0114] ここで説明の便宜上、サンプリングクロックの周波数を" 40MHz"とし、ゼロ交差点 H期間サンプリング数 233を" FQ1"、ゼロ交差点 L期間サンプリング数 235を" FQ2" とした時の CRI周波数 114を" SMPFQ1"とすると、その演算式は
SMPFQ1 =40MHz/ (FQ1 +FQ2)
となる。
[0115] 同様に、ゼロ交差点 H期間サンプリング数 233を" FQ3"、ゼロ交差点 L期間サンプ リング数 235を" FQ2"とした時の CRI周波数 114を" SMPFQ2"とすると、その演算 式は
SMPFQ2=40MHz/ (FQ3+FQ2)
となる。
[0116] b) CRI判定回路 115について
図 5は、本実施の形態 1の文字放送判別回路 1000における CRI判定回路 115の 内部構成の一例を示す図である。
図 5にお!/、て、 CRI周波数設定レジスタ 300, 304, 308, 312, 316ίまそれぞれ、 WST (World Standard Teletext) , VPS (Video Program Service) , WSS ( Wide Screen Signalling) , EPG (Electronic Program Guide) , CC (Close d Captioning)の CRI周波数設定値 301, 305, 309, 313, 317を設定する。
[0117] 第 3の比較器 302は、 CRI周波数 114と WSTの CRI周波数設定値 301とを比較し 、値が一致すればテレテキスト方式を検出したことを示す WST検出パルス 303を出 力する。
[0118] 第 4の比較器 306は、 CRI周波数 114と VPSの CRI周波数設定値 305とを比較し、 値が一致すれば VPS方式を検出したことを示す VPS検出パルス 307を出力する。
[0119] 第 5の比較器 310は、 CRI周波数 114と WSSの CRI周波数設定値 309とを比較し 、値が一致すれば WSS方式を検出したことを示す WSS検出パルス 311を出力する [0120] 第 6の比較器 314は、 CRI周波数114とEPGのCRI周波数設定値313とを比較し 、値が一致すれば文字多重方式を検出したことを示す EPG検出パルス 315を出力 する。
[0121] 第 7の比較器 318は、 0¾周波数114とじじの0^1周波数設定値317とを比較し、 値が一致すればクローズド 'キャプション方式を検出したことを示す CC検出パルス 31 9を出力する。
[0122] デコード回路 320は、 WST検出ノ ルス 303、 VPS検出ノ ルス 307、 WSS検出パ ルス 311、 EPG検出パルス 315、および CC検出パルス 319を入力し、入力された検 出パルスから文字放送方式の種別を判定し、該文字放送方式の種別を示す種別情 報値 117をデコードする。
[0123] 抜き取り間隔設定レジスタ 321, 323, 325, 327, 329はそれぞれ、 WST, VPS, WSS, EPG, CCにおける VBIデータの抜き取り間隔設定値 322, 324, 326, 328 , 330を設定する。
[0124] デコード回路 331は、 WST抜き取り間隔設定値 322、 VPS抜き取り間隔設定値 32 4、 WSS抜き取り間隔設定値 326、 EPG抜き取り間隔設定値 328、および CC抜き取 り間隔設定値 330と、 WST検出ノ ノレス 303、 VPS検出ノ ノレス 307、 WSS検出ノ ノレ ス 311、 EPG検出パルス 315、および CC検出パルス 319とを入力し、入力された検 出パルスから文字放送方式の種別を判定し、該文字放送方式に対応する抜き取り間 隔設定値力も抜き取り間隔値 116をデコードする。
[0125] 以上のように構成された CRI判定回路 115の詳細な動作にっ 、て図 5を用いて説 明する。
CRI検出回路 113より出力される CRI周波数 114は、 CRI判定回路 115にある第 3 の比較器 302、および第 4の比較器 306、および第 5の比較器 310、および第 6の比 較器 314、および第 7の比較器 318に入力され、各比較器において、 CRI周波数 11 4の VBIデータ信号方式が判定される。
[0126] そして、上記判定結果はデコード回路 320およびデコード回路 331に入力され、文 字放送方式の判別結果を示す種別情報値 117、および上記 VBIデータ信号方式に 対応した抜き取り間隔値 116とが生成され、それぞれデコード回路 124および抜き取 りパルス発生回路 118へ出力される。
[0127] なお、上記実施の形態 1による文字放送判別回路 1000は、前述のように CRI検出 方法としてゼロ交差点データ力 CRI周波数を算出し CRIの判定を行うものとしたが
、ゼロ交差点データ力 CRI周期を算出し CRIの判定を行うものであってもよぐ上記 実施の形態 1と同様の効果を奏する。
[0128] この場合、 CRI検出回路 113で CRI周期を算出し、図 5の CRI判定回路 115の各 C
RI周波数設定レジスタ 300, 304, 308, 312, 316を CRI周期設定レジスタに変更 すればよい。
[0129] また、上記実施の形態 1による文字放送判別回路 1000は、 VBIデータ信号方式が 欧州テレテキスト方式と VPS方式と WSS方式、日本の文字多重方式および北米のク ローズド 'キャプション方式の 5種類について文字放送方式の判別を行うものとしたが 、その他の文字放送方式であってもよぐまた文字放送方式の判別可能個数につい てもいくつであってもよぐ上記実施の形態 1と同様の効果を奏する。
[0130] この場合、図 5の CRI判定回路の各 CRI周波数設定レジスタ 300, 304, 308, 31 2, 316をその他の文字放送方式に対応した CRI周波数値に、各抜き取り間隔設定 レジスタ 321, 323, 325, 327, 329をその他の文字放送方式に対応した抜き取り 間隔値に変更すればよい。また、判別可能個数については、例えば WSTCRI周波 数設定レジスタ 300と WSTCRI周波数値 301と第 3の比較器 302と WST検出パル ス 303と WST抜き取り間隔設定レジスタ 321と WST抜き取り間隔設定値 322を 1セッ トとし、セット数を変更すればよい。
[0131] また、上記実施の形態 1による文字放送判別回路 1000は、図 3の CRI検出回路 11 3を極性に合わせて論理を変更しても良い。例えば、 CRI期間設定パルス 112、およ び立上り検出パルス 205、および立下り検出パルス 207、およびゼロ交差点検出パ ルス 209、および 1っ前ィネーブル信号 225と、それぞれの出力信号において正極 性の信号としたが、負極性の信号であってもよぐ上記実施の形態 1と同様の効果を 奏する。
[0132] また、上記実施の形態 1による文字放送判別回路 1000は、前述のようにサンプリン グクロックを 40MHzとしたが、 CRI周波数の抜き取りパルスのオーバーサンプリング でサンプリング可能なクロックであればよ 、。
[0133] このような本実施の形態 1による文字放送判別回路 1000によれば、テレビジョン信 号に重畳されて送られてくるデータをデジタルィ匕したサンプリングデータ 103とスライ スレベル 105と力もゼロ交差点データを検出し、該ゼロ交差点データ力も CRI周波数 114を算出し、該 CRI周波数 114から文字放送方式の種別を判定するようにしたの で、 CRI周波数を用いて文字放送方式の種別情報を精度良く判別することができる 。そのため、従来のように、地域に応じて別々の帯域フィルタを使用する必要がなくな るため、簡単な回路構成で、全世界の文字放送に対応した文字放送判別回路を 1つ のシステムで実現することができる。さらに、本発明の文放送判別回路は、全世界で 共通して利用することができ、コストダウンを実現可能である。
[0134] (実施の形態 2)
図 6は、本発明の実施の形態 2による文字放送判別回路 2000を示す図である。 図 6に示す本実施の形態 2の文字放送判別回路 2000は、図 1に示した上記実施 の形態 1の文字放送判別回路における、 CRI検出回路 113および CRI判定回路 11 5に代えて、マイクロコンピュータ 130、メモリ 133を備えたものである。
[0135] マイクロコンピュータ 130は、スライスレベル 105、 CRI期間設定パルス 112、および CRI期間中のサンプリングデータ 132を入力とし、 CRI期間中のサンプリングデータ 1 32とスライスレベル 105とが交差する点を順次検出し、 CRI周波数を算出する CRI検 出処理と、該 CRI周波数から文字放送方式の種別を判定し、該文字放送方式の種 別を示す種別情報値 117、および VBIデータを抜き取るための抜き取り間隔値 116 を生成する CRI判定処理とを行なう。なお、上記 CRI検出処理は、上記実施の形態 1 における図 2を用 、て説明した処理をソフトウェア処理により行なわれ、 CRI判定処 理は、上記実施の形態 1における図 5を用いて説明した処理をソフトウェア処理により 行なわれる。また、マイクロコンピュータ 130は、メモリ 133へのデータ書き込み、ある いはメモリ 133からのデータ読み出しを制御するための制御信号 131を出力する。
[0136] メモリ 133は、マイクロコンピュータ 130からの制御により、サンプリングデータ 103 の書き込み、および読み出しを行なう。
[0137] 次に、本実施の形態 2の文字放送判別回路 2000の動作について説明する。ここで は、実施の形態 1と異なる部分のみ説明する。
[0138] CRI期間設定パルス 112が Hのとき、マイクロコンピュータ 130力らメモリ 133に制 御信号 131が出力され、サンプリングデータ 103がメモリ 133に書き込まれる。
[0139] その後、メモリ 133に書き込まれたサンプリングデータ 103は、マイクロコンピュータ 130からの制御により任意のタイミングで、 CRI期間中のサンプリングデータ 132とし てマイクロコンピュータ 130に読み出され、 CRI検出処理、および CRI判定処理が行 なわれる。すなわち、メモリ 133から読み出されたサンプリングデータ 132と、該サン プリングデータ 132に対応するスライスレベル 105との交差点が順次検出され、 CRI 周波数が算出される。
[0140] そして、算出された CRI周波数力 文字放送方式の種別が判定され、該文字放送 方式の種別を示す種別情報値 117、および VBIデータの抜き取り間隔値 116が演算 され、それぞれデコード回路 124および抜き取りパルス発生回路 118に出力される。
[0141] このように、マイクロコンピュータ 130により、 CRI検出処理、および CRI判定処理が ソフトウェア的に実行され、テレビジョン信号に重畳されて送られてくるデータの文字 放送方式を判別する。
[0142] このような実施の形態 2の文字放送判別回路 2000によれば、テレビジョン信号に重 畳されて送られてくるデータをデジタル化したサンプリングデータ 103のうち、 CRI期 間中のサンプリングデータ 103をメモリ 133に書き込み、その後、任意のタイミングで メモリ 133から読み出した CRI期間中のサンプリングデータ 132の CRI周波数を算出 し、算出した CRI周波数カゝら文字放送方式の種別を判定するようにしたので、 CRI周 波数を用いて文字放送方式の種別を精度良く判別することができる。そのため、従来 のように、地域に応じて別々の帯域フィルタを使用する必要がなくなるため、簡単な 回路構成で、全世界の文字放送に対応した文字放送判別回路を 1つのシステムで 実現することができる。さらに、本発明の文放送判別回路は、全世界で共通して利用 することができ、コストダウンを実現可能である。
[0143] また本実施の形態 2によれば、 CRI検出処理、及び CRI判定処理をソフトウェア的 に処理するようにしているため、回路規模をより小さくすることができるとともに、 CRI 周波数力 種別情報値を求める際の処理順序、および VBIデータの抜き取り間隔値 を求める際の処理順序を自由に変更することができ、本文字放送判別回路の流用性 、汎用性をより高めることができる。
産業上の利用可能性
以上のように、本発明にかかる文字放送判別回路は、全世界の文字放送に対応し た文字放送判別回路を 1つのシステムで実現する方法等として有用である。

Claims

請求の範囲
[1] テレビジョン信号に重畳されて送られてくるデータの CRI周波数を算出する方法で あって、
上記テレビジョン信号を AZD変換する AZD変換ステップと、
上記 AZD変換されたデータカゝら CRI期間を抽出する CRI期間抽出ステップと、 上記 AZD変換されたデータに対するスライスレベルを算出するスライスレベル算 出ステップと、
上記 CRI期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差す る点を順次検出し、 CRI周波数を算出する CRI検出ステップとを含む、
ことを特徴とする CRI周波数算出方法。
[2] 請求項 1に記載の CRI周波数算出方法にぉ 、て、
上記 CRI期間抽出ステップは、
所望のライン期間を設定するライン期間設定ステップと、
上記設定されたライン期間の中から CRI期間を抽出する CRI期間設定ステップとを 含む、
ことを特徴とする CRI周波数算出方法。
[3] テレビジョン信号に重畳されて送られてくるデータの CRI周波数を算出する回路で あって、
上記テレビジョン信号を AZD変換する AZD変換回路と、
上記 AZD変換されたデータカゝら CRI期間を抽出する CRI期間抽出回路と、 上記 AZD変換されたデータに対するスライスレベルを算出するスライスレベル算 出回路と、
上記 CRI期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差す る点を順次検出し、 CRI周波数を算出する CRI検出回路とを備えた、
ことを特徴とする CRI周波数算出回路。
[4] 請求項 3に記載の CRI周波数算出回路にお 、て、
上記 CRI期間抽出回路は、
所望のライン期間を設定するライン期間設定回路と、 上記設定したライン期間の中から CRI期間を抽出する CRI期間設定回路とを備え た、
ことを特徴とする CRI周波数算出回路。
[5] テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別する方法 であって、
上記データの CRI周波数力 文字放送方式の種別を判定し、該文字放送方式の 種別を示す種別情報値、および VBIデータを抜き取るための抜き取り間隔値を生成 する CRI判定ステップと、
上記抜き取り間隔値から、 VBIデータを抜き取るための抜き取りパルスを発生させる 抜き取りパルス発生ステップと、
上記データをデジタル化したデータをスライスレベルで 2値化するスライスステップと 上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデ ータを抜き取るデータ抜き取りステップと、
上記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じた デコードを行うデコードステップとを含む、
ことを特徴とする文字放送判別方法。
[6] テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別する方法 であって、
上記テレビジョン信号を AZD変換する AZD変換ステップと、
上記 AZD変換されたデータカゝら CRI期間を抽出する CRI期間抽出ステップと、 上記 AZD変換されたデータに対するスライスレベルを算出するスライスレベル算 出ステップと、
上記 CRI期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差す る点を順次検出し、 CRI周波数を算出する CRI検出ステップと、
上記 CRI周波数から文字放送方式の種別を判定し、該文字放送方式の種別を示 す種別情報値、および VBIデータを抜き取るための抜き取り間隔値を生成する CRI 判定ステップと、 上記抜き取り間隔値から、 VBIデータを抜き取るためのパルスを発生させる抜き取り パルス発生ステップと、
上記 AZD変換されたデータを上記スライスレベルで 2値ィ匕するスライスステップと、 上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデ ータを抜き取るデータ抜き取りステップと、
上記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じた デコードを行うデコードステップとを含む、
ことを特徴とする文字放送判別方法。
[7] テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別する回路 であって、
上記データの CRI周波数力 文字放送方式の種別を判定し、該文字放送方式の 種別を示す種別情報値、および VBIデータを抜き取るための抜き取り間隔値を生成 する CRI判定回路と、
上記抜き取り間隔値から、 VBIデータを抜き取るための抜き取りパルスを発生させる 抜き取りパルス発生回路と、
上記データをデジタルィ匕したデータをスライスレベルで 2値ィ匕するスライス回路と、 上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデ ータを抜き取るデータ抜き取り回路と、
上記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じた デコードを行うデコード回路とを備えた、
ことを特徴とする文字放送判別回路。
[8] テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別する回路 であって、
上記テレビジョン信号を AZD変換する AZD変換回路と、
上記 AZD変換されたデータカゝら CRI期間を抽出する CRI期間抽出回路と、 上記 AZD変換されたデータに対するスライスレベルを算出するスライスレベル算 出回路と、
上記 CRI期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差す る点を順次検出し、 CRI周波数を算出する CRI検出回路と、
上記 CRI周波数から文字放送方式の種別を判定し、該文字放送方式の種別を示 す種別情報値、および VBIデータを抜き取るための抜き取り間隔値を生成する CRI 判定回路と、
上記抜き取り間隔値から、 VBIデータを抜き取るためのパルスを発生させる抜き取り パルス発生回路と、
上記 AZD変換されたデータを上記スライスレベルで 2値ィ匕するスライス回路と、 上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデ ータを抜き取るデータ抜き取り回路と、
上記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じた デコードを行うデコード回路とを備えた、
ことを特徴とする文字放送判別回路。
テレビジョン信号に重畳されて送られてくるデータの文字放送方式を判別する回路 であって、
上記テレビジョン信号を AZD変換する AZD変換回路と、
上記 AZD変換されたデータカゝら CRI期間を抽出する CRI期間抽出回路と、 上記 AZD変換されたデータに対するスライスレベルを算出するスライスレベル算 出回路と、
上記 CRI期間中の上記 AZD変換されたデータと、上記スライスレベルとが交差す る点を順次検出し、 CRI周波数を算出する CRI検出処理と、該 CRI周波数力 文字 放送方式の種別を判定し、該文字放送方式の種別を示す種別情報値、および VBI データを抜き取るための抜き取り間隔値を生成する CRI判定処理とを行なうマイクロ コンピュータと、
上記マイクロコンピュータからの制御により、上記 CRI期間中の AZD変換されたデ ータの書き込み、および読み出しを行なうメモリと、
上記抜き取り間隔値から、 VBIデータを抜き取るためのパルスを発生させる抜き取り パルス発生回路と、
上記 AZD変換されたデータを上記スライスレベルで 2値ィ匕するスライス回路と、 上記抜き取りパルスをサンプリングクロックとして上記 2値ィ匕されたデータ力 VBIデ ータを抜き取るデータ抜き取り回路と、
上記抜き取った VBIデータに対し、上記種別情報値が示す文字放送方式に応じた デコードを行うデコード回路とを備えた、
ことを特徴とする文字放送判別回路。
[10] 請求項 1または請求項 2に記載の CRI周波数算出方法において、
上記 CRI周波数は、これを CRI周期とした、
ことを特徴とする CRI周波数算出方法。
[11] 請求項 3または請求項 4に記載の CRI周波数算出回路において、
上記 CRI周波数は、これを CRI周期とした、
ことを特徴とする CRI周波数算出回路。
[12] 請求項 5または請求項 6に記載の文字放送判別方法にお 、て、
上記 CRI周波数は、これを CRI周期とした、
ことを特徴とする文字放送判別方法。
[13] 請求項 7ないし請求項 9のいずれか 1項に記載の文字放送判別回路において、 上記 CRI周波数は、これを CRI周期とした、
ことを特徴とする文字放送判別回路。
PCT/JP2006/321790 2005-11-02 2006-10-31 文字放送判別回路 WO2007052675A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005320140 2005-11-02
JP2005-320140 2005-11-02

Publications (1)

Publication Number Publication Date
WO2007052675A1 true WO2007052675A1 (ja) 2007-05-10

Family

ID=38005828

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321790 WO2007052675A1 (ja) 2005-11-02 2006-10-31 文字放送判別回路

Country Status (1)

Country Link
WO (1) WO2007052675A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144365U (ja) * 1984-03-06 1985-09-25 株式会社東芝 位相検出回路
JPH06121293A (ja) * 1992-10-08 1994-04-28 Sony Corp データ復調装置
JPH06339143A (ja) * 1993-03-29 1994-12-06 Toshiba Corp クローズドキャプション受信装置
JP2001313912A (ja) * 2000-05-01 2001-11-09 Matsushita Electric Ind Co Ltd 文字放送データ抜き取り装置及び文字放送データ抜き取り方法
JP2003299042A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd データ信号抜き取り装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144365U (ja) * 1984-03-06 1985-09-25 株式会社東芝 位相検出回路
JPH06121293A (ja) * 1992-10-08 1994-04-28 Sony Corp データ復調装置
JPH06339143A (ja) * 1993-03-29 1994-12-06 Toshiba Corp クローズドキャプション受信装置
JP2001313912A (ja) * 2000-05-01 2001-11-09 Matsushita Electric Ind Co Ltd 文字放送データ抜き取り装置及び文字放送データ抜き取り方法
JP2003299042A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd データ信号抜き取り装置

Similar Documents

Publication Publication Date Title
US7098960B2 (en) Data slicer, data slicing method, and amplitude evaluation value setting method
JP3257081B2 (ja) データ復調装置
US7046298B2 (en) Data signal extraction apparatus
US6927746B2 (en) Apparatus and method for detecting display mode
US7375765B2 (en) False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed
US5812207A (en) Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US5506626A (en) Closed-caption decoder circuit having robust synchronization features
JP2823820B2 (ja) 映像信号処理器のキャップションライン検出回路
WO2007052675A1 (ja) 文字放送判別回路
JP2002300542A (ja) データスライサ回路
US7777813B2 (en) Color burst automatic detection device
JP2003274373A (ja) デジタル情報信号再生方法およびデジタル情報信号デコーダ
JP3997914B2 (ja) 水平同期信号分離回路及び水平同期信号分離装置
JPH04234278A (ja) 信号分離器
KR0167903B1 (ko) 데이터 추출회로
JP2006333456A (ja) サンプリングクロック生成回路及び文字放送データ抜き取り回路
KR0130817B1 (ko) Gcr신호 판별방법 및 장치
KR0152837B1 (ko) 팔플러스신호의 시작코드검출장치
JP3543378B2 (ja) デコーダ装置
JP2000134589A (ja) テレビジョン信号ラインサーチ方法およびラインサーチ装置
JP4646944B2 (ja) 振幅判定値設定方法
JPH05130458A (ja) ゴースト除去装置
KR100246431B1 (ko) 고스트 영향 배제를 위한 자막 방송 수신 장치 및 방법
JPH09238317A (ja) 識別信号処理装置および識別信号処理方法
TWI271100B (en) Apparatus and method for detecting vertical blanking interval

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06822719

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP