WO2007025491A1 - Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus - Google Patents

Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus Download PDF

Info

Publication number
WO2007025491A1
WO2007025491A1 PCT/DE2005/001537 DE2005001537W WO2007025491A1 WO 2007025491 A1 WO2007025491 A1 WO 2007025491A1 DE 2005001537 W DE2005001537 W DE 2005001537W WO 2007025491 A1 WO2007025491 A1 WO 2007025491A1
Authority
WO
WIPO (PCT)
Prior art keywords
mode
dut
hardware
manager
simulator
Prior art date
Application number
PCT/DE2005/001537
Other languages
English (en)
French (fr)
Inventor
Stefan REICHÖR
Dieter Scheurer
Original Assignee
Gleichmann Electronics Research (Austria) Gmbh & Co Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gleichmann Electronics Research (Austria) Gmbh & Co Kg filed Critical Gleichmann Electronics Research (Austria) Gmbh & Co Kg
Priority to DE112005003746T priority Critical patent/DE112005003746A5/de
Priority to PCT/DE2005/001537 priority patent/WO2007025491A1/de
Priority to EP05787312A priority patent/EP1929417A1/de
Priority to US12/065,182 priority patent/US20090132224A1/en
Publication of WO2007025491A1 publication Critical patent/WO2007025491A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Ein Hardware/Software-Cosimulationssystem umfassend einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ('Device under Test') besitzt, wobei das Cosimulationssystem einen ersten Betriebsmodus (Mode 1) aufweist, bei dem der I/O-Manager bei jedem Takt eine Anfrage (Request) vom Simulator an das DUT weiterleiten kann, und ein Verfahren zur Hardware/Software-Cosimulation eines Simulators mit einem getakteten elektronischen System sollen dahingehend verbessert werden, daß die Simulationszeiten erheblich verringert werden können. Dazu wird vorgeschlagen, daß das Cosimulationssystem einen zweiten Betriebsmodus (Mode 2) aufweist, bei dem der I/O-Manager nur den Takt (DUTC1k) an das DUT ausgibt, ohne weitere Anfragen (Request) an das DUT weiterzuleiten, und daß ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi (Mode 1, Mode 2) während einer Simulation ermöglicht ist.

Description

COSIMULATIONSSYSTEM MIT LANGSAMEN BETRIEBSMODUS IN DEM ANFRAGEN VON DER HARDWARE BEARBEITET WERDEN UND SCHNELLEM MODUS
Beschreibung
Die Erfindung bezieht sich auf ein
Hardware/Software-Cosimulationssystem umfassend einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei das Cosimulationssystem einen ersten Betriebsmodus aufweist, bei dem der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann, und auf ein Verfahren zur Hardware/Software-Cosimulation eines Simulators mit einem getakteten elektronischen System, bei dem der Simulator mit einem Hardwareblock gekoppelt wird, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei in einem ersten Betriebsmodus der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann.
Heutzutage werden elektronische Entwicklungen immer komplexer aufgrund der Funktionalität und der Simulationen, aber die Entwicklungszeiten bleiben gleich oder verringern sich sogar. Um die Funktionsweise eines solchen komplexen Systems zu garantieren, werden immer mehr Simulationen benötigt. Für die Simulation des vollständigen Systems ist es erforderlich, eine Cosimulation durchzuführen oder einen1 Prototypen herzustellen.
Bekannte Hardware/Software-Cosimulationssysteme für die Cosimulation eines Simulators mit einem getakteten elektronischen System umfassen einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt. Das DUT soll in eine laufende Simulation des Simulators eingebunden werden. Ein Teil des Simulators und der I/O-Manager sind dafür zuständig, das DUT als Simulationsmodell in die Simulation einzubinden. Nach dem Stand der Technik werden dabei vom I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weitergeleitet . Man spricht hier auch von einer engen Kopplung, weil bei jedem Takt Daten zwischen dem Simulator und dem gekoppelten DUT ausgetauscht werden können. Nachteilhaft ist bei dem Stand der Technik, daß je nach Art der Simulation erhebliche Simulationszeiten in Kauf genommen werden müssen.
Demgegenüber besteht die Aufgabe der Erfindung darin, ein Hardware/Software-Cosimulationssystem und ein Verfahren zur Hardware/Software-Cosimulation anzugeben, mit denen die Simulationszeiten erheblich verringert werden können.
Gelöst wird diese Aufgabe mit den Merkmalen der unabhängigen Ansprüche. Das Hardware/Software-Cosimulationssystem umfaßt einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test", zu überprüfendes Gerät) besitzt. Das
Cosimulationssystem weist einen ersten Betriebsmodus auf, bei dem der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann. Darüber hinaus ist nach der Erfindung ein zweiter Betriebsmodus des Cosimulationssystems vorgesehen, bei dem der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt, ohne weitere Anfragen an das DUT weiterzuleiten, und ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi während einer Simulation ermöglicht. Die Erfindung erlaubt die Beschleunigung von Hardware/Software-Cosimulationen dadurch, daß Teile der Simulation ohne der ansonsten für dieses Problemgebiet notwendigen engen Kopplung zwischen Software und dem gekoppelten Hardwareteil simuliert werden. Die enge Kopplung besagt, daß bei jedem Taktsignal, das an das gekoppelte System gesendet wird, auch andere Daten über den Zustand des gekoppelten Systems ausgetauscht werden können. Die Erfindung erlaubt die nahtlose Umschaltung von der engen Kopplung zu einer losen Kopplung, bei der keine Daten zwischen der simulierten Software und dem gekoppelten Hardwareteil ausgetauscht werden. Lediglich der Takt wird an die Hardware ausgegeben, um die Simulation der Hardware beschleunigt durchführen zu können. Dabei ist eine beliebige Anzahl von nahtlosen Umschaltungen zwischen der engen und der losen Kopplung im Ablauf einer Hardware/Software-Cosimulation möglich.
Die Unteransprüche betreffen vorteilhafte Ausgestaltungen der Erfindung.
Vorteilhafterweise handelt es sich bei dem Simulator um ein Computerprogramm, das in einem Computer abläuft. Sowohl die Art des Computerprogramms als auch der Computer können dabei den Anforderungen der Praxis entsprechend ausgewählt werden.
Der i/O-Manager und das DUT können sich auf einem gemeinsamen Hardwarebaustein oder auf getrennten Bausteinen befinden.
Die Erfindung kann für die Cosimulation eines Simulators mit einem getakteten elektronischen System verwendet werden, wobei das DUT in eine laufende Simulation des Simulators eingebunden wird. Ein Teil des Simulators und der I/O-Manager sind dafür zuständig, das DUT als Simulationsmodell in die Simulation einzubinden. Das Konzept der Erfindung kann in zwei Betriebsmodi unterteilt werden. In einem ersten Betriebsmodus
(Cosimulation) , der einer herkömmlichen Cosimulation entspricht, kann der I/O-Manager bei jedem Takt eine Anfrage
(Request) vom Simulator an das DUT weiterleiten, so daß sich eine enge Kopplung zwischen dem Simulator und dem gekoppelten DUT ergibt. In einem zweiten Betriebsmodus (Clock Acceleration, Taktbeschleunigung) läuft die Simulation schneller, weil der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt . Keine weiteren Anfragen werden in diesem Betriebsmodus an das DUT weitergeleitet . Dieser Betriebsmodus realisiert eine lose Kopplung, weil während der Ausgabe des Taktes am DUTCIk keine Interaktion zwischen dem Simulator
(Softwareteil) und der gekoppelten Hardware stattfindet. Die Erfindung erlaubt dabei ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi während einer Simulation.
Dabei kann nach einer Ausgestaltung im zweiten Betriebsmodus eine Mitteilung vom Simulator an den I/O-Manager über die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen, (NumOfClks) und/oder über eine Haltebedingung (Breakpoint Condition) , die vom Zustand des DUT abhängt, erfolgen.
Eine Weiterbildung dieser Ausgestaltung sieht vor, daß der I/O-Manager eine Haltebedingungslogik (Breakpoint Logic) aufweist, die im zweiten Betriebsmodus die Erfüllung der Haltebedingung überprüft .
Eine effektive Beschleunigung der Cosimulation wird insbesondere dann erreicht, wenn im zweiten Betriebsmodus der vom I/O-Manager an das DUT ausgegebene Takt (DUTCIk) höher ist als im ersten Betriebsmodus, d.h. auch höher als der Takt des Simulators (SimClk) . _. C —
In der Zeichnung ist die Erfindung näher erläutert. Es zeigen:
Fig. 1 eine Struktursicht für den ersten Betriebsmodus
(Cosimulation) , Fig. 2 eine Struktursicht für den zweiten Betriebsmodus
(Clock Acceleration) und Fig. 3 eine Timingabfolge der beiden Betriebsmodi.
Die Fig. 1 zeigt den ersten Betriebsmodus Mode 1 (Cosimulation) . In diesem Betriebsmodus kann für jeden Taktzyklus eine Anfrage (Request) gesendet werden. Dieser Request wird über den l/θ-Manager an das DUT weitergeleitet. Danach wird eine Taktflanke am DUTCIk ausgegeben. Nach jedem Taktzyklus wird ein Ergebnis (Response) vom I/O-Manager berechnet und an den Simulator zurückgesendet. Zwischen IO-Manager und DUT kann ein beiderseitiger Datenaustausch Read/Write stattfinden. Nach jedem Taktzyklus kann der Simulator entscheiden, ob die Simulation mit Mode 1 oder mit Mode 2 fortgesetzt wird.
Die Fig. 2 zeigt den zweiten Betriebsmodus Mode 2. In diesem Betriebsmodus sendet der Simulator die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen (NumOfClks) . Zusätzlich besteht die Möglichkeit, eine Haltebedingung, die vom Zustand des DUT abhängt, zu definieren. Die Haltebedingung wird im weiteren als Breakpoint condition bezeichnet .
Sobald der I/O-Manager die Anzahl der Taktzyklen und die optionale Haltebedingung erhalten hat, beginnt" er, Taktflanken am DUTCIk auszugeben. Diese Taktflanken im Mode 2 haben eine höhere Taktfrequenz als im Mode 1 (daher die Bezeichnung "Clock acceleration" für den Mode 2) . Die Ausgabe des Takts am DUTCIk wird gestoppt, sobald eine der beiden Bedingungen eintritt :
• Die mittels NumOfClks spezifizierte Anzahl der Taktflanken wurde ausgegeben .
• Die Bedingung, die über die Breakpoint condition spezifiziert wurde, ist erfüllt. Diese Bedingung wird von der Haltebedingungslogik (Breakpoint Logic) im I/O-Manager ständig überprüft .
Zwischen I/O-Manager und DUT findet nur ein einseitiger Datenaustausch Read statt . Nachdem die Taktausgabe am DUTCIk gestoppt worden ist, sendet der I/O-Manager eine Antwort (Response) an den Simulator zurück. Nun kann der Simulator entscheiden, ob mit Mode 1 oder mit Mode 2 weitersimuliert wird.
Die Fig. 3 zeigt ein beispielhaftes Timingdiagramm, das den Takt vom Simulator (SimClk) , den Takt, den der I/O-Manager zum DUT sendet (DUTCIk) , sowie den Request vom Simulator an den I/O-Manager und den Response vom I/O-Manager an den Simulator darstellt.
Die Abbildung zeigt, dass im Mode 1 der Takt durch den Simulator angeregt wird. Zudem können bei jeder Taktflanke Daten zum DUT geschickt werden (Request) und auch Daten vom DUT an den Simulator geschickt werden (Response) . Bei Mode 2 hingegen, wird die Generierung des DUTCIk nur vom Simulator angestoßen. Während der Ausgabe der Taktflanken am DUTCIk gibt es keine Interaktion zwischen dem I/O-Manager und dem Simulator. Lediglich eine Antwort (Response) wird an den Simulator nach der Ausgabe des letzten Taktes oder dem Eintreten der Breakpoint condition gesendet . Die Fig. 3 zeigt auch, dass zwischen den beiden Modi nahtlos umgeschaltet werden kann. Die Abbildung stellt einen Ausschnitt einer Simulation dar, bei der natürlich wesentlich mehr Taktflanken generiert werden.

Claims

Ansprüche
1. Hardware/Software-Cosimulationssystem umfassend einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei das Cosimulationssystem einen ersten Betriebsmodus (Mode 1) aufweist, bei dem der I/O-Manager bei jedem Takt eine Anfrage (Request) vom Simulator an das DUT weiterleiten kann, dadurch gekennzeichnet, daß das Cosimulationssystem einen zweiten Betriebsmodus
(Mode 2) aufweist, bei dem der I/O-Manager nur den Takt
(DUTCIk) an das DUT ausgibt, ohne weitere Anfragen
(Request) an das DUT weiterzuleiten, und daß ein nahtloses Umschalten zwischen diesen beiden
Betriebsmodi (Mode 1, Mode 2) während einer Simulation ermöglicht ist.
2. Hardware/Software-Cosimulationssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Simulator ein Computerprogramm ist, das in einem Computer abläuft.
3. Hardware/Software-Cosimulationssystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der I/O-Manager und das DUT sich auf einem gemeinsamen Hardwarebaustein oder auf getrennten Bausteinen befinden.
4. Verfahren zur Hardware/Software-Cosimulation eines Simulators mit einem getakteten elektronischen System, bei dem der Simulator mit einem Hardwareblock gekoppelt wird, der einen I/O-Manager und wenigstens ein DUT
("Device under Test") besitzt, wobei in einem ersten Betriebsmodus (Mode 1) der I/O-Manager bei jedem Takt eine Anfrage (Request) vom Simulator an das DUT weiterleiten kann, dadurch gekennzeichnet, daß in einem zweiten Betriebsmodus (Mode 2) der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt, ohne weitere Anfragen (Request) an das DUT weiterzuleiten, und daß ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi (Mode 1, Mode 2) während einer Simulation ermöglicht ist.
5. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß im zweiten Betriebsmodus (Mode 2) eine Mitteilung vom Simulator an den I/O-Manager über die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen, (NumOfClks) und/oder über eine Haltebedingung (Breakpoint Condition) , die vom Zustand des DUT abhängt , erfolgt .
6. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach Anspruch 5, dadurch gekennzeichnet, daß der I/O-Manager eine Haltebedingungslogik (Breakpoint Logic) aufweist, die im zweiten Betriebsmodus (Mode 2) die Erfüllung der Haltebedingung (Breakpoint Condition) überprüft .
7. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß im zweiten Betriebsmodus (Mode 2) der vom I/O-Manager an das DUT ausgegebene Takt (DUTCIk) höher ist als im ersten Betriebsmodus (Mode 1) .
PCT/DE2005/001537 2005-09-01 2005-09-01 Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus WO2007025491A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112005003746T DE112005003746A5 (de) 2005-09-01 2005-09-01 Cosimulationssystem mit langsamen Betriebsmodus in dem Anfragen von der Hardware bearbeitet werden und schnellem Modus
PCT/DE2005/001537 WO2007025491A1 (de) 2005-09-01 2005-09-01 Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus
EP05787312A EP1929417A1 (de) 2005-09-01 2005-09-01 Cosimulationssystem mit einem langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und einem schnellen modus
US12/065,182 US20090132224A1 (en) 2005-09-01 2005-09-01 Co-Simulation System Using a Slow Operation Mode that Allows Detailed Interaction with Hardware and a Fast Operation Mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2005/001537 WO2007025491A1 (de) 2005-09-01 2005-09-01 Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus

Publications (1)

Publication Number Publication Date
WO2007025491A1 true WO2007025491A1 (de) 2007-03-08

Family

ID=36284271

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001537 WO2007025491A1 (de) 2005-09-01 2005-09-01 Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus

Country Status (4)

Country Link
US (1) US20090132224A1 (de)
EP (1) EP1929417A1 (de)
DE (1) DE112005003746A5 (de)
WO (1) WO2007025491A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299376A1 (de) 2009-09-18 2011-03-23 Kompetenzzentrum- das Virtuelle Fahrzeug Forschungsgesellschaft mbH (VIF) Verfahren zum Umschalten von heterogenen Simulationsmodellen zur Laufzeit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310727A (ja) * 2007-06-18 2008-12-25 Toshiba Corp シミュレーション装置及びシミュレーション方法
US8265917B1 (en) * 2008-02-25 2012-09-11 Xilinx, Inc. Co-simulation synchronization interface for IC modeling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347388B1 (en) * 1997-06-03 2002-02-12 Verisity Ltd. Method and apparatus for test generation during circuit design
US20020120909A1 (en) * 1999-07-29 2002-08-29 Michael C. Brouhard State management in a co-verification system
US20030191615A1 (en) * 2001-06-17 2003-10-09 Brian Bailey Synchronization of multiple simulation domains in an EDA simulation environment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US7346481B1 (en) * 2004-08-31 2008-03-18 Xilinx, Inc. Hardware co-simulation breakpoints in a high-level modeling system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347388B1 (en) * 1997-06-03 2002-02-12 Verisity Ltd. Method and apparatus for test generation during circuit design
US20020120909A1 (en) * 1999-07-29 2002-08-29 Michael C. Brouhard State management in a co-verification system
US20030191615A1 (en) * 2001-06-17 2003-10-09 Brian Bailey Synchronization of multiple simulation domains in an EDA simulation environment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HARRIS D ET AL: "THE CO-VERIFICATION OF AN RTOS IN AN SOC", INTEGRATED SYSTEM DESIGN, VERECOM GROUP, LOS ALTOS, CA, US, vol. 13, no. 143, May 2001 (2001-05-01), pages 23 - 30, XP008023502, ISSN: 1080-2797 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299376A1 (de) 2009-09-18 2011-03-23 Kompetenzzentrum- das Virtuelle Fahrzeug Forschungsgesellschaft mbH (VIF) Verfahren zum Umschalten von heterogenen Simulationsmodellen zur Laufzeit

Also Published As

Publication number Publication date
DE112005003746A5 (de) 2008-08-21
EP1929417A1 (de) 2008-06-11
US20090132224A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
DE2359258A1 (de) Echtzeitsteuerungsanordnung fuer eine simulationsvorrichtung
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE2723707C2 (de) Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge
DE3702408C2 (de)
DE2754890C2 (de) Einrichtung zur Programmunterbrechung
CH645999A5 (de) Fehlersucheinrichtung fuer mikroprogramme.
DE60207307T2 (de) Testen von schaltungen mit mehreren taktsignal-domänen
WO2007025491A1 (de) Cosimulationssystem mit langsamen betriebsmodus in dem anfragen von der hardware bearbeitet werden und schnellem modus
DE60300233T2 (de) Fehlertolerante Vorrichtung zur informationsverarbeitung
DE19718467A1 (de) Frequenzunabhängige Abtastkette
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
EP3739479B1 (de) Verfahren zur fehlersuche in der programmlogik eines systems verteilter programmierbarer gatteranordnungen
DE60212455T2 (de) System und verfahren zum takten eines ip-core während einer fehlersuchoperation
EP2653850B1 (de) Verfahren und IT-System zum Durchführen von Gesamtfahrzeugtests
EP2250560B1 (de) Verfahren zur erhöhung der robustheit von computersystemen sowie computersystem
DE102014209969A1 (de) Verfahren zum rechnergestützten Testen eines technischen Systems
DE69814176T2 (de) Verfahren und gerät zum automatischen test eines simulierten integrierten schaltkreises
DE4431791A1 (de) Signalauswahlvorrichtung
DE2248451B2 (de) Prüfverfahren- und Schaltungsanordnung in Datenverarbeitungsanlagen mit einem Prüftaktimpuls
DE10122252B4 (de) Verfahren zum Simulieren einer zu verifizierenden Schaltungseinheit und Verzögerungsschalenvorrichtung
DE4007460C2 (de) Verfahren und Schaltungsanordnung zur schnellen Außerbetriebnahme von Baugruppen im Fehlerfall
DE3016299C2 (de) Verfahren und Schaltungsanordnung zur Steuerung von Bildschirm-Datenanzeigegeräten
DE2725922B1 (de) Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln
DE2048473C3 (de) Mit einem Hauptdatenrechner verbundener Fehlerdatenrechner geringerer Leistungsfähigkeit
DE2715983A1 (de) Einrichtung und betriebsverfahren zur ueberwachung und pruefung des ablaufs von prozessoroperationen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12065182

Country of ref document: US

Ref document number: 2005787312

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1120050037460

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005787312

Country of ref document: EP

REF Corresponds to

Ref document number: 112005003746

Country of ref document: DE

Date of ref document: 20080821

Kind code of ref document: P