WO2007013295A1 - 磁気抵抗効果素子及び磁気ランダムアクセスメモリ - Google Patents

Abstract

　磁気抵抗効果素子は、基板１の上面側に形成された下部電極層２と、下部電極層２の上に形成された反強磁性層４と、反強磁性層４の上に形成された磁化固定層５と、磁化固定層５の上に形成された非磁性層６と、非磁性層６の上に形成された磁化自由層７とを具備する。下部電極層２は、非晶質、非磁性かつ導電性の膜で形成されている。下部電極層２は、式Ａ－Ｄで表される系の第１材料を主成分として含んでいても良い。Ａは強磁性体材料である。Ｄは高融点金属材料であっても良い。ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素である。ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素であっても良い。

Description

明 細 書

磁気抵抗効果素子及び磁気ランダムアクセスメモリ

技術分野

[0001] 本発明は、磁気抵抗効果素子及び磁気ランダムアクセスメモリに関する。

背景技術

[0002] 磁ィ匕自由層、非磁性層、及び磁化固定層を基本構成とする磁気抵抗効果素子が 知られている。磁気抵抗効果素子は、例えば、磁気ランダムアクセスメモリ（Magneti c Random Access Memory：以下、「MRAM」という。）にメモリセルとして使用 されている。 MRAMは、高速書き込みが可能であり、且つ、大きな書き換え回数を 有する不揮発性メモリとして注目されて 、る。

[0003] 図 1は、従来の MRAMの磁気抵抗効果素子を示す断面図である。メモリセルの磁 気抵抗効果素子 110は、下部電極層 102、反強磁性層 104、磁ィ匕固定層 105、非 磁性層 106、磁ィ匕自由層 107、及び上部電極層 108がこの順に積層されている。磁 化固定層 105は、反強磁性層 104に固定された自発磁ィ匕を有する。磁ィ匕自由層 10 7は、反転可能な自発磁化を有する。非磁性層 106は、磁ィ匕固定層 105と磁ィ匕自由 層 107との間に介設されて！/、る。磁ィ匕自由層 107は、その自発磁ィ匕の向きが、磁ィ匕 固定層 105の自発磁ィ匕の向きと平行、又は反平行に向くことが許されるように、反転 可能に形成されている。メモリセルは、磁ィ匕自由層 107の自発磁ィ匕の向きでデータを 格納している。

図中白矢印は、自発磁化の向きを示す。磁ィ匕固定層 105は、磁ィ匕固定層 A105a、 積層フェリ結合層 105b及び磁ィ匕固定層 B105cを備える。

[0004] 図 2は、メモリセルのァステロイドカーブを示すグラフである。縦軸は MRAMの書込 み動作における書込みワード線に流れる書込み電流 IWL、横軸は同じくビット線を 流れる書込み電流 IBLをそれぞれ示す。ァステロイドカーブ Aの内側の領域に入る 書込み電流で形成される磁場では、メモリセルにデータを書き込むことができな!/、。 外側の領域に入る書込み電流で形成される磁場では、メモリセルにデータを書き込 むことが出来る。すなわち、データ「0」を書き込む場合、電流 + 1X0以下の所定の書 込み電流 + IWL 1と、電流 + IYO以下の所定の書込み電流 + IBL 1をそれぞれ流す 。これにより、書込み電流がァステロイドカーブ Aの外側の alとなり、その電流で形成 される磁場でデータ「0」を書き込むことが出来る。同様に、データ「1」を書き込む場 合、電流 +IXO以下の所定の書込み電流 +IWL1と、電流 IYO以上の所定の書込 み電流 IBL1をそれぞれ流す。これ〖こより、書込み電流がァステロイドカーブ Aの外 側の a2となり、その電流で形成される磁場でデータ「1」を書き込むことが出来る。

[0005] メモリセルの磁ィ匕自由層 107を構成する強磁性体は、理想的には、印加磁場に対 して対称な磁場 磁化特性 (H— M特性)を有する。したがって、上記のァステロイド カーブ Aは、図 2に示すように、理想的には書込み電流 IWL及び書込み電流 IBLに 対して対称な形状を有する。

[0006] しかし、現実のメモリセルにおいて、必ずしも理想的なァステロイドカーブ Aにならな い場合がある。図 3は、現実のメモリセルにおいて発生する場合があるァステロイド力 ーブの一例を示すグラフである。縦軸は書込み電流 IWL、横軸は書込み電流 IBLを それぞれ示す。この例でのァステロイドカーブ Bは、図 2のァステロイドカーブ Aに比 較して、横軸のプラスの側へシフトしている。このため、例えば、「0」を書き込む場合、 書込み電流 IBLは、書込み電流 + IBL1よりも大きぐかつ、電流 + IXO以下にする 必要がある。すなわち、「0」を書き込むときの書込み電流のマージンが小さくなつて いる。このように、ァステロイドカーブ Bのようになることは、メモリ動作余裕を小さくし、 データ書き込みに必要な電流を増力 []させるため好ましくない。

[0007] このようなァステロイドカーブのシフトが発生する原因として、磁ィ匕自由層 107と磁 ィ匕固定層 105との間にネールカップリング磁界（Neel' s coupling)が発生すること が知られている（例えば、 J. C. S. Kools et al. , "Effect of finite magnetic film thickness on Neel coupling in spin valves , Journal of Applie d Physics, vol. 85, 1999, p. 4466)【こ開示して!/ヽる。

[0008] 図 4は、ネールカップリング磁界の発生を示す概念図である。ネールカップリング磁 界 HIは、磁ィ匕固定層 105と磁ィ匕自由層 107との界面の非平坦性に起因している。 MRAMのメモリセルの製造工程において、磁化固定層 105と磁化自由層 107との 界面を、実際上、完全に平坦ィ匕することは困難である。すなわち、磁ィ匕固定層 105と 磁ィ匕自由層 107との界面は、現実には凹凸が存在している。磁ィ匕固定層 105と磁ィ匕 自由層 107との界面の凹凸は、磁ィ匕固定層 105と磁ィ匕自由層 107との自発磁ィ匕の 間に層間結合磁場 (Interlayer coupling field)を生じさせる。この層間結合磁場 がネールカップリング磁界 HIである。このネールカップリング磁界 HIの発生により、 磁ィ匕自由層 107の自発磁ィ匕がオフセットされることになる。それにより、ァステロイド力 ーブのシフトが発生する。

[0009] 以上のことから、ネールカップリング磁界を小さくする方法の一つとして、磁気抵抗 効果素子の各層を平滑化することが考えられる。従来、磁気抵抗効果素子の下部電 極層 102として使われてきたタンタル (Ta)は、半導体プロセスとの整合性は良い。し かし、タンタル (Ta)は、膜厚が厚くなるほど表面粗さが大きくなる性質がある。したが つて、ネールカップリング磁界を小さく抑えるために、その膜厚を薄くして (例示： 5nm )、表面粗さを所定の範囲に抑えている。

[0010] 磁化自由層 107の自発磁化のオフセットを無くす方法の一つとして、ネールカップ リング磁界を静磁カップリング磁界（Magneto - Static coupling)により相殺する 方法がある（例えば、米国特許 6、 233、 172号公報)。図 5は、ネールカップリング磁 界を静磁力ップリング磁界により相殺する方法を示す概略図である。

静磁カップリング磁界 H2は、磁ィ匕固定層 105を構成する磁ィ匕固定層 A105aと磁ィ匕 固定層 B105cとの自発磁ィ匕のバランスを適切に調節することで、ネールカップリング 磁界 HIとは逆向きに磁ィ匕自由層 107上に発生するものである。この静磁カップリン グ磁界 H2を適切な大きさにすることで、ネールカップリング磁界 HIを静磁カップリン グ磁界 H2で相殺することが出来る。ただし、ネールカップリング磁界 HIが大きい場 合、その相殺のためには静磁カップリング磁界 H2を大きくする必要がある。その場合 、静磁カップリング磁界 H2の調節が困難でオフセットのばらつきを大きくする原因と もなり好ましくない。

[0011] このような背景から、磁気抵抗効果素子におけるネールカップリング磁界をより小さ くする技術が望まれる。磁気抵抗効果素子の各層を平滑化する技術が望まれる。磁 気抵抗効果素子における自発磁ィ匕のオフセットをより効果的に減少させ、半導体プ ロセスとの整合性が良い技術が望まれる。製造バラツキに影響されずに、磁気抵抗 効果素子における自発磁ィ匕のオフセットを解消することを可能にする技術が望まれる

[0012] 関連する技術として特開 2000— 188435号公報に磁気トンネリング接合素子およ びその製造方法、これを用いた磁気ヘッド、磁気センサ、磁気メモリならびに磁気記 録再生装置、磁気センサ装置、磁気メモリ装置が開示されている。この磁気トンネリン グ接合素子は、基板上に、上部磁性層 Z絶縁層 Z下部磁性層 Z下部電極層を有 する積層体を具備し、前記絶縁層を挟み前記上部磁性層と前記下部磁性層との間 に流れる電流のコンダクタンス力 前記上部磁性層の磁化と前記下部磁性層の磁ィ匕 との相対角度に依存する磁気トンネリング効果を用いる。この磁気トンネリング接合素 子は、前記下部電極層の前記下部磁性層に対する面の表面粗さは 0. 5nm以下で あることを特徴とする。前記下部電極層の前記下部磁性層に対する面の表面粗さは 0. 3nm以下であるとともに、磁気抵抗変化率は 10%以上であっても良い。ただし、 磁気抵抗変化率 = (Rmax— Rs) ZRs X 100%Rmax:前記上部磁性層と前記下部 磁性層との間の抵抗値の最大値 Rs：前記下部磁性層の磁ィ匕容易軸方向に印加する 磁界が 24kAZmの時の前記抵抗値。

発明の開示

[0013] 本発明の目的は、内部で発生するネールカップリング磁界がより小さい磁気抵抗効 果素子、及びそれを用いた磁気ランダムアクセスメモリを提供することにある。

[0014] 本発明の他の目的は、半導体プロセスと整合性良く製造可能で、自発磁化のオフ セットをより効果的に減少させた磁気抵抗効果素子、及びそれを用いた磁気ランダム アクセスメモリを提供することにある。

[0015] 本発明の更に他の目的は、製造バラツキに影響されずに、自発磁ィ匕のオフセットを より効果的に減少させた磁気抵抗効果素子、及びそれを用いた磁気ランダムァクセ スメモリを提供すること〖こある。

[0016] この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによ つて容易に確認することができる。

[0017] 上記課題を解決するために、本発明の磁気抵抗効果素子は、基板の上面側に形 成された下部電極層と、下部電極層の上に形成された反強磁性層と、反強磁性層の 上に形成された磁化固定層と、磁ィ匕固定層の上に形成された非磁性層と、非磁性層 の上に形成された磁化自由層とを具備する。

下部電極層は、非晶質、非磁性かつ導電性の膜で形成されている。

[0018] 上記の磁気抵抗効果素子において、下部電極層は、表面の平均粗さが 0. 15nm 以下である。

[0019] 上記の磁気抵抗効果素子において、下部電極層は、式 A— Dで表される系の第 1 材料を主成分として含む。 Aは強磁性体材料である。 Dは高融点金属材料である。

[0020] 上記の磁気抵抗効果素子にお!、て、 Aは Fe、 Co、及び Niからなる群から選択され る少なくとも一種類以上の元素である。 Dは Ta、 Nb、 Zr、 Hf、 W、 Mo、 Cr、 Ti、 Vか ら選択される少なくとも一種類以上の元素である。第 1材料における Aの含有量が 30 atom%以上 80atom%以下である。

[0021] 上記の磁気抵抗効果素子において、 Aは Co及び Niのうちの少なくとも一方である

[0022] 上記の磁気抵抗効果素子において、第 1材料は、式 A— D— Mで表される。 Mは O 、 N、 C、及び Bからなる群力も選択される少なくとも一種類以上の元素である。第 1材 料における Dと Mとの合計の含有量が 30atom%以上 80atom%以下である。

[0023] 上記の磁気抵抗効果素子において、 Mは N、 C、及び Bのうちの少なくとも一つであ る。

[0024] 上記の磁気抵抗効果素子において、第 1材料は、 400°C以下の温度において非晶 質である。

[0025] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、複数のメモリ セルを具備する。複数のメモリセルの各々は、上記のいずれか一項に記載の磁気抵 抗効果素子と、磁気抵抗効果素子の一端に接続された選択スィッチとを備える。

[0026] 上記課題を解決するために、本発明の磁気抵抗効果素子の製造方法は、 (a)基板 の上面側に非晶質、非磁性かつ導電性の膜で下部電極層を形成する工程と、 (b) 下部電極層の上に反強磁性層を形成する工程と、（c)反強磁性層の上に磁ィ匕固定 層を形成する工程と、（d)磁ィ匕固定層の上に非磁性層を形成する工程と、（e)非磁 性層の上に磁ィ匕自由層を形成する工程とを具備する。（b)から (e)工程までの工程 は、 400°C以下の温度で実施される。下部電極層は、 400°C以下の温度において非 晶質である。

[0027] 上記の磁気抵抗効果素子の製造方法において、下部電極層は、式 A— Dで表され る系の第 1材料を主成分として含む。 Aは強磁性体材料である。 Dは高融点金属材 料である。

[0028] 上記の磁気抵抗効果素子の製造方法にお!、て、 Aは Fe、 Co、及び N らなる群 力 選択される少なくとも一種類以上の元素である。 Dは Ta、 Nb、 Zr、 Hf、 W、 Mo、 Cr、 Ti、 V力も選択される少なくとも一種類以上の元素である。第 1材料における Aの 含有量が 30atom%以上 80atom%以下である。

[0029] 上記の磁気抵抗効果素子の製造方法において、 Aは Co及び Niのうちの少なくとも 一方である。

[0030] 上記の磁気抵抗効果素子の製造方法において、第 1材料は、式 A— D— Mで表さ れる。

Mは 0、 N、 C、及び B力もなる群力も選択される少なくとも一種類以上の元素である 第 1材料における Dと Mとの合計の含有量が 30atom%以上 80atom%以下である。

[0031] 上記の記載の磁気抵抗効果素子の製造方法において、 Mは N、 C、及び Bのうち の少なくとも一つである。

[0032] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、（ f)基板上に複数の選択スィッチを形成する工程と、 (g)上記の ヽずれか一項に記載 の磁気抵抗効果素子の製造方法により複数の磁気抵抗効果素子を製造する工程と 、 （h)複数の配線を形成する工程とを具備する。複数の選択スィッチの各々は、複数 の磁気抵抗効果素子のうちの対応するものの一端と接続される。複数の配線の各々 は、複数の磁気抵抗効果素子のうちの対応するものの他端と接続される。（g)工程か ら（h)工程までの工程は、 400°C以下の温度で実施される。

図面の簡単な説明

[0033] [図 1]図 1は、従来の MRAMの磁気抵抗効果素子を示す断面図である。

[図 2]図 2は、メモリセルのァステロイドカーブを示すグラフである。 [図 3]図 3は、現実のメモリセルにおいて発生する場合があるァステロイドカーブの一 例を示すグラフである。

[図 4]図 4は、ネールカップリング磁界の発生を示す概念図である。

[図 5]図 5は、ネールカップリング磁界を静磁カップリング磁界により相殺する方法を 示す概略図である。

[図 6]図 6は、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である

[図 7]図 7は、本発明の磁気抵抗効果素子の実施例を示す表である。

[図 8]図 8は、本発明の磁気抵抗効果素子の実施例を示す表である。

[図 9]図 9は、本発明の磁気抵抗効果素子の実施の形態の構成の変形例を示す断 面図である。

[図 10]図 10は、本発明の MRAMの実施の形態の構成を示すブロック図である。 発明を実施するための最良の形態

[0034] 以下、本発明の磁気抵抗効果素子及び磁気ランダムアクセスメモリの実施の形態 に関して、添付図面を参照して説明する。

[0035] まず、本発明の磁気抵抗効果素子の実施の形態の構成について説明する。図 6は 、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である。磁気抵抗 効果素子 10は、下部電極層 2、下地層 3、反強磁性層 4、磁化固定層 5、非磁性層 6 、磁化自由層 7、及び上部電極層 8を具備する。

[0036] 基板 1は、シリコンのような半導体基板上に酸ィ匕シリコンのような絶縁膜が形成され たものに例示される。半導体基板には、電子素子や配線が設けられていても良い。

[0037] 下部電極層 2は、基板 1の上面側に形成されている。この実施の形態では、基板 1 の表面に接して設けられている。その膜厚は、例えば 20nmである。下部電極層 2は 、磁気抵抗効果素子 10を他の素子又は配線と接続する。下部電極層 2は、非晶質、 非磁性かつ導電性の膜で形成されている。非晶質であることは、下部電極層 2の表 面が非常に平滑性の高い状態になり好ましい。それにより、下部電極層 2上の各層 が平滑な面に形成されるので、磁ィ匕固定層 5の表面も平滑となり、ネールカップリング 磁界の発生を著しく低減又は抑制することが可能となる。非磁性であることは、磁気 抵抗効果素子 19の他の磁性を有する層へ悪影響を及ぼさず好ましい。導電性があ ることは、良好な電極として機能するので好ましい。

[0038] 下部電極層 2は、式 A—Dで表される系としての第 1材料を主成分として含む。ここ で主成分とは、下部電極層 2の中で最も量の多い成分という意味である。第 1材料が 下部電極層 2に、 80%以上含まれていることがより好ましぐ 95%以上含まれている ことが更に好ましい。ただし、 Aは強磁性体材料である。 Aは Fe、 Co、及び N な る群力も選択される少なくとも一種類以上の元素である。 Aは、 Co及び Niのいずれ かであることがより好ましい。 Dは高融点金属材料である。 Dは Ta、 Nb、 Zr、 Hf、 W、 Mo、 Cr、 Ti、 V力も選択される少なくとも一種類以上の元素である。 Aの原子半径は 、 Dの原子半径よりも小さいように選択される。このような原子半径の相違により、第 1 材料が非晶質となると推測される。

[0039] 第 1材料における Aの含有量は、 30atom%以上 80atom%以下であることが好ま しい。下限の理由については、第 1材料が非晶質であるためだけなら 20atom%以 上であれば良いが、更に、非磁性であるために 30atom%以上必要だ力もである。 一方、上限の理由については、 Aの含有量が 80atom%より大きくなると、 Aを主成 分とする非晶質でない材料になってしまうからである。導電性については、上記範囲 に依存しない。

[0040] このように、下部電極層 2が第 1材料を主成分として含むことで、下部電極層 2は非 晶質、非磁性かつ導電性の膜となる。したがって、下部電極層 2上の各層が平滑とな り、ネールカップリング磁界の発生を著しく低減又は抑制することが可能となる。また 、従来の Taのように膜厚を薄くして凹凸の大きさを抑える必要がないので、下部電極 層 2の膜厚を厚くすることができる。それにより、下部電極層 2の抵抗を低減できる他 、エレクトロンマイグレーションの発生を防止できる等の下部電極層 2の信頼性を向上 することができる。

[0041] 第 1材料は、更に、 Mを含み、式 A—D— Mで表されても良い。ただし、 Mは 0、 N、 C、及び B力 なる群力も選択される少なくとも一種類以上の元素である。 Mは N、 C、 及び Bのうちの少なくとも一つであることがより好ましい。第 1材料における Dと Mとの 合計の含有量が 30atom%以上 80atom%以下である。上限及び下限の理由につ いては基本的に上述のとおりである。ただし、 Mのうち Oの含有量については、上記 範囲（30atom%以上 80atom%以下）かつ導電性が維持される範囲である。

[0042] 第 1材料は、磁気抵抗効果素子の製造工程、及びその磁気抵抗効果素子を含む 電子素子 (例示: MRAM)の製造工程を通して、非晶質であることが好ましい。例え ば、半導体プロセスを用いて製造される MRAMにおいて、磁気抵抗効果素子の製 造及びその後のプロセスにおける最高温度は、 350°C程度とすることができる。した がって、第 1材料は、少なくとも 350°C以下の温度において非晶質であることが好まし い。信頼性を考慮すると、 400°C以下の温度において非晶質であることがより好まし い。これにより、磁気抵抗効果素子、及びそれを用いた MRAMの製造工程を全て終 了した後も、それらの下部電極層 2を非晶質の状態に維持できる。したがって、磁気 抵抗効果素子内のネールカップリング磁界の発生を著しく低減又は抑制することが 可能となる。

[0043] 下地層 3は、下部電極層 2の上に形成されている。この実施の形態では、下部電極 層 2の表面に接して設けられている。その膜厚は、例えば 3nmである。下地層 3は、 反強磁性層 4の結晶成長を補助する。例えば、 NiFe、 NiCr、 Ta、 NiFeCrである。 下地層 3は、無くても良い。

[0044] 反強磁性層 4は、下部電極層 2の上に形成されている。この実施の形態では、下部 電極層 2上の下地層 3の表面に接して設けられている。その膜厚は、例えば 15nmで ある。

反強磁性層 4は、磁ィ匕固定層 5の自発磁ィ匕の向きを固定する。例えば、 PtMn、 IrM n、 NiMnである。

[0045] 磁ィ匕固定層 5は、反強磁性層 4の上に形成されている。この実施の形態では、反強 磁性層 4の表面に接して設けられている。その膜厚は、例えば 6nmである。磁化固定 層 5は、反強磁性層 4により、その自発磁ィ匕の向きが固定されている。例えば、 Co、 C oFe、 NiFeである。磁ィ匕固定層 5は、図 1に示すような磁ィ匕固定層 AZ積層フェリ結 合層 Z磁ィ匕固定層 Bでも良ぐ例えば、 CoFeZRuZCoFeである。

[0046] このとき、下部電極層 2が平滑性の高い膜であるため、下地層 3、反強磁性層 4、及 び磁ィ匕固定層 5の表面の凹凸を大幅に抑制することができる。したがって、磁化固定 層 5の非磁性層 6側の凹凸に伴うネールカップリング磁界の発生を大幅に低減又は 抑帘 Uすることができる。

[0047] 非磁性層 6は、磁ィ匕固定層 5の上に形成されている。この実施の形態では、磁ィ匕固 定層 5の表面に接して設けられている。その膜厚は、例えば lnmである。非磁性層 6 は、トンネルバリア層として機能する。例えば、 A1の酸ィ匕膜である。

[0048] 磁ィ匕自由層 7は、非磁性層 6の上に形成されている。この実施の形態では、非磁性 層 6の表面に接して設けられている。その膜厚は、例えば 5nmである。磁ィ匕自由層 7 は、その自発磁ィ匕の向きが、磁ィ匕固定層 5の自発磁ィ匕の向きに対して相対的に変動 する。例えば、 NiFeである。

[0049] 上部電極層 8は、磁ィ匕自由層 7の上に形成されている。この実施の形態では、磁ィ匕 自由層 7の表面に接して設けられている。その膜厚は、例えば 30nmである。上部電 極層 8は、磁気抵抗効果素子 10を他の素子又は配線と接続する。例えば、 Taである

[0050] 次に、本発明の磁気抵抗効果素子の製造方法について説明する。

まず、基板 1の上面側に非晶質、非磁性かつ導電性の膜で下部電極層 2を形成す る。次に、下部電極層 2の表面に下地層 3を形成する。続いて、下部電極層 2の上で あって、下地層 3の表面に反強磁性層 4を形成する。次に、反強磁性層 4の上であつ て、反強磁性層 4の表面に磁ィ匕固定層 5を形成する。続いて、磁化固定層 5の上であ つて、磁ィ匕固定層 5の表面に非磁性層 6を形成する。その後、非磁性層 6の上であつ て、非磁性層 6の表面に磁ィ匕自由層 7を形成する。そして、磁ィ匕自由層 7の表面に上 部電極層 8を形成する。

[0051] 上記の下地層 3を形成する工程から上部電極層 8を形成する工程は、下部電極層 2が非晶質を維持できるように 400°C以下の温度で形成される。 350°C以下の温度 で形成されることがより好ましい。ただし、各層の材質や膜厚などは、図 6において説 明したとおりである。

このようなプロセスにより、磁気抵抗効果素子が製造される。

[0052] (実施例）

図 7及び図 8は、本発明の磁気抵抗効果素子の実施例を示す表である。実施例 1 カゝら実施例 26は、本発明の磁気抵抗効果素子を示している。比較例 1から比較例 4 は、従来の磁気抵抗効果素子を示している。いずれの場合にも、下部電極層を除い た基板、下地層、反強磁性層、磁ィ匕固定層、非磁性層、磁ィ匕自由層、上部電極層は 同じ材料、膜厚のものを用いている (ただし、実施例 23から実施例 26の下地層、反 強磁性層を除く)。すなわち、基板として熱酸ィ匕シリコンを表面に形成したシリコン基 板、下地層として膜厚 3nmの Ta膜、反強磁性層として膜厚 15nmの PtMn膜、磁ィ匕 固定層として膜厚 2. 5nmの CoFe膜 Z膜厚 0. 8nmの Ru膜 Z膜厚 2. 5nmの CoFe 膜からなる三層積層膜、非磁性層として膜厚 lnmの A1膜を成膜後に酸ィ匕工程を経 た Al— O膜、磁ィ匕自由層として膜厚 4nmの NiFe膜、上電極膜として膜厚 50nmの T a膜を積層して用いている。ここで、平均粗さ Raは、 JIS B 601 (ISO 4287)に基 づいて計算される。

[0053] 実施例 1から実施例 26は、上述の下部電極層 2を用いている。そのため、下部電極 層 2表面の平均粗さ（Ra)は、膜厚 20nmにおいて、 0. 09nm〜0. 12nmの範囲に 入っている。特に、実施例 1から実施例 3についてみると、下部電極層 2表面の平均 粗さ 0. lnm〜0. 12nmに対して、磁化固定層 5表面の平均粗さ（Ra)は 0. 15nm 〜0. 17nm≤0. 20nmである。すなわち、本発明の磁気抵抗効果素子を用いれば 、磁ィ匕固定層 5表面の平均粗さを 0. 20nm以下にすることができる。それにより、ネ ールカップリング磁界を 1. 70e〜2. 50eに抑えることができる。

[0054] 一方、比較例 1から比較例 4は、従来の下部電極層を用いている。そのため、下部 電極層の表面の平均粗さ（Ra)は、膜厚 20nmにおいて、 0. 22nm〜0. 32nmの範 囲である。すなわち、実施例 1から実施例 26の場合と比較して、 2倍程度又はそれ以 上の平均粗さを有していることが分かる。特に、比較例 1についてみると、下部電極 層の表面の平均粗さは 0. 25nmに対して、磁化固定層の表面の平均粗さ（Ra)は 0 . 30nmである。この場合、ネールカップリング磁界は、 5. 40e〜6. 70eとなる。 すなわち、実施例 1から実施例 26の場合と比較して、 2倍より大きいネールカップリン グ磁界を有して ヽることが分かる。

[0055] 以上のように、本発明の磁気抵抗効果素子では、従来の場合と比較して、下部電 極層 2の表面での平均粗さを、約 1Z2程度と非常に小さくすることができる。そして、 平均粗さの大きさを 0. lnm前後にまで小さくすることができる。更に、本発明の磁気 抵抗効果素子では、従来の場合と比較して、磁ィ匕固定層 5の表面での平均粗さを、 約 1Z2程度と非常に小さくすることができる。そして、平均粗さの大きさを 0. 3nmより もはる力に小さい 0. 17nm以下にまで小さくすることができる。これらの効果により、 従来の場合と比較して、ネールカップリング磁界を約 1Z2未満にまで低減又は抑制 することが可能となる。

[0056] 本発明により、上記のように磁気抵抗効果素子において、著しくネールカップリング 磁界を小さくすることが可能となる。それにより、特別な対応をしなくても自発磁化の オフセットを考慮せずに磁気抵抗効果素子を用いることが可能となる。また、静磁カツ プリング磁界でネールカップリング磁界を相殺する必要がある場合でも、その相殺さ せるネールカップリング磁界の大きさが小さいので、その調節が容易となり、オフセッ トのばらつきを発生させずに相殺することが可能となる。すなわち、製造バラツキに影 響されずに、自発磁ィ匕のオフセットをより効果的に減少させることができる。

[0057] また、本発明では、 400°Cまでの温度を使用するプロセスで磁気抵抗効果素子を 形成、維持することができるので、その後の配線を形成するプロセスのような半導体 プロセスと整合性良く製造することが可能である。すなわち、自発磁ィ匕のオフセットを より効果的に減少させた磁気抵抗効果素子を半導体プロセスと整合性良く製造する ことが可能となる。

[0058] 本発明の磁気抵抗効果素子の磁ィ匕自由層 7は、積層フェリ構造を有していても良 い。図 9は、本発明の磁気抵抗効果素子の実施の形態の構成の変形例を示す断面 図である。磁気抵抗効果素子 10aは、下部電極層 2、下地層 3、反強磁性層 4、磁ィ匕 固定層 5、非磁性層 6、磁化自由層 7、及び上部電極層 8を具備する。これらのうち、 下部電極層 2、下地層 3、反強磁性層 4、磁化固定層 5、非磁性層 6、及び上部電極 層 8は、図 6の場合と同様である。

[0059] 磁ィ匕自由層 7は、第 1磁性層 11と非磁性層 13と第 2磁性層 12とを備える。第 1磁性 層 11と第 2磁性層 12の材料として、 Ni、 Fe、 Co、 Mn及びこれらのうちの少なくとも 一つを含む化合物から構成されるグループのうちから選択される材料が例示される。 第 1磁性層 11と第 2磁性層 12の膜厚として、 1. 5nm〜10nmが例示される。非磁性 層 13の材料として、 Ru、 Os、 Re、 Ti、 Cr、 Rh、 Cu、 Pt、 Pd及びこれらのうちの少な くとも一つを含む化合物から構成されるグループから選択される材料が例示される。 非磁性膜 13の膜厚として、 0. 4nm〜3nmが例示される。

[0060] このような磁ィ匕自由層 7に積層フェリ構造を有する磁気抵抗効果素子は、通常の M

RAMのほか、トグル型 MRAMに対しても同様に用いることができる。

[0061] この場合にも、図 6、図 7、及び図 8の例において説明した効果と同様の効果を得る ことができる。

[0062] 次に、上記磁気抵抗効果素子を用いた本発明の MRAMについて説明する。

図 10は、本発明の MRAMの実施の形態の構成を示すブロック図である。 MRAM は、メモリセルアレイ 51、複数の書き込みワード線 53、複数の読み出しワード線 52、 複数のビット線 54、 X側セレクタ 46、 X側電流源回路 50、 X側終端回路 47、 Y側セレ クタ 48、 Y側電流終端回路 49、 Y側電流源回路 42、読み出し電流負荷回路 43及び センスアンプ 45を具備する。

[0063] メモリセルアレイ 51は、メモリセル 60が行列に配列されている。 X側セレクタ 46は、 X軸方向に延設された複数の読み出しワード線 52及び複数の書き込みワード線 53 から、読み出し動作時には所望の選択読み出しワード線 52sを、書き込み動作時に は所望の選択書き込みワード線 53sを選択する。 X側電流源回路 50は、書き込み動 作時に、定電流を供給する。 X側電流源終端回路 47は、複数の書き込みワード線 5 3を終端する。 Y側セレクタ 48は、 Y軸方向に延設された複数のビット線 54から、所 望の選択ビット線 54sを選択する。読み出し電流負荷回路 43は、読み出し動作時に 、選択されたメモリセル 60 (選択セル 60s)とリファレンスセル用のメモリセル 60r (リフ アレンスセル）とに所定の電流を供給する。 Y側電流終端回路 49は、複数のビット線 54を終端する。センスアンプ 45は、リファレンスセル 60rにつながるリファレンス用の ビット線 54rの電圧と、選択セル 60sにつながるビット線 54の電圧との差に基づいて、 選択セル 60sのデータを出力する。

[0064] 複数のメモリセル 60は、複数の読み出しワード線 52及び複数の書き込みワード線 53と、複数のビット線 54との交点の各々に対応して設けられている。メモリセル 60は 、メモリセル 60の選択時に同時に ONとなる MOSトランジスタ 56と、磁気抵抗効果素 子 55とを含み、それらが直列に接続されている。磁気抵抗効果素子 55は、データが "1"と" 0"とで実効的な抵抗値が変わる (Rと R+ AR)ので、可変抵抗器で示してい る。

[0065] 本発明の MRAMについても、上記の磁気抵抗効果素子を用いているので、図 6、 図 7、及び図 8の例において説明した効果と同様の効果を得ることができる。

[0066] 本発明において、下部電極層は非晶質であるので、層の表面が平滑になる。それ により、その上に形成される各層の表面を平滑にすることができる。したがって、下部 電極層を非晶質、非磁性かつ導電性のある膜で形成することで、磁気抵抗効果素子 の磁気的効果を妨げず、電極としての機能を果たしつつ、ネールカップリング磁界を 低減、抑制することができる。

[0067] すなわち、本発明により、下部電極層に非晶質構造の材料を用いることで、磁気抵 抗効果素子を平滑ィ匕することができる。その結果、ネールカップリング磁界を低減で きる。これにより磁気抵抗効果素子の自発磁ィ匕のオフセットのバラツキが低減し、 MR AMの書き込みマージンを拡大することができる。更に、下部電極層を半導体プロセ スで実績のある元素構成とすることで、半導体プロセスとの整合性も良好である。

[0068] 本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各 実施例は適宜変形又は変更され得ることは明らかである。

Claims

請求の範囲

[1] 基板の上面側に形成された下部電極層と、

前記下部電極層の上に形成された反強磁性層と、

前記反強磁性層の上に形成された磁化固定層と、

前記磁化固定層の上に形成された非磁性層と、

前記非磁性層の上に形成された磁ィ匕自由層と

を具備し、

前記下部電極層は、非晶質、非磁性かつ導電性の膜で形成されている 磁気抵抗効果素子。

[2] 請求の範囲 1に記載の磁気抵抗効果素子にお!、て、

前記下部電極層は、表面の平均粗さが 0. 15nm以下である

磁気抵抗効果素子。

[3] 請求の範囲 1又は 2に記載の磁気抵抗効果素子において、

前記下部電極層は、式 A—Dで表される系の第 1材料を主成分として含み、 前記 Aは強磁性体材料であり、

前記 Dは高融点金属材料である

磁気抵抗効果素子。

[4] 請求の範囲 3に記載の磁気抵抗効果素子において、

前記 Aは Fe、 Co、及び Niからなる群力 選択される少なくとも一種類以上の元素 であり、

前記 Dは Ta、 Nb、 Zr、 Hf、 W、 Mo、 Cr、 Ti、 Vから選択される少なくとも一種類以 上の元素であり、

前記第 1材料における前記 Aの含有量が 30atom%以上 80atom%以下である 磁気抵抗効果素子。

[5] 請求の範囲 4に記載の磁気抵抗効果素子において、

前記 Aは Co及び Niのうちの少なくとも一方である

磁気抵抗効果素子。

[6] 請求の範囲 4又は 5に記載の磁気抵抗効果素子において、 前記第 1材料は、式 A— D— Mで表され、

前記 Mは 0、 N、 C、及び B力 なる群力 選択される少なくとも一種類以上の元素 であり、

前記第 1材料における前記 Dと前記 Mとの合計の含有量が 30atom%以上 80ato m%以下である

磁気抵抗効果素子。

[7] 請求の範囲 6に記載の磁気抵抗効果素子において、

前記 Mは N、 C、及び Bのうちの少なくとも一つである

磁気抵抗効果素子。

[8] 請求の範囲 1乃至 7のいずれか一項に記載の磁気抵抗効果素子において、

前記第 1材料は、 400°C以下の温度にぉ 、て非晶質である

磁気抵抗効果素子。

[9] 複数のメモリセルを具備し、

前記複数のメモリセルの各々は、

請求の範囲 1乃至 8のいずれか一項に記載の磁気抵抗効果素子と、

前記磁気抵抗効果素子の一端に接続された選択スィッチと

を備える

磁気ランダムアクセスメモリ。

[10] (a)基板の上面側に非晶質、非磁性かつ導電性の膜で下部電極層を形成するェ 程と、

(b)前記下部電極層の上に反強磁性層を形成する工程と、

(c)前記反強磁性層の上に磁ィ匕固定層を形成する工程と、

(d)前記磁化固定層の上に非磁性層を形成する工程と、

(e)前記非磁性層の上に磁ィ匕自由層を形成する工程と

を具備し、

前記 (b)から前記 (e)工程までの工程は、 400°C以下の温度で実施され、 前記下部電極層は、 400°C以下の温度において非晶質である

磁気抵抗効果素子の製造方法。

[11] 請求の範囲 10に記載の磁気抵抗効果素子の製造方法において、 前記下部電極層は、式 A—Dで表される系の第 1材料を主成分として含み、 前記 Aは強磁性体材料であり、

前記 Dは高融点金属材料である

磁気抵抗効果素子の製造方法。

[12] 請求の範囲 11に記載の磁気抵抗効果素子の製造方法にお!、て、

前記 Aは Fe、 Co、及び Niからなる群力 選択される少なくとも一種類以上の元素 であり、

前記 Dは Ta、 Nb、 Zr、 Hf、 W、 Mo、 Cr、 Ti、 Vから選択される少なくとも一種類以 上の元素であり、

前記第 1材料における前記 Aの含有量が 30atom%以上 80atom%以下である 磁気抵抗効果素子の製造方法。

[13] 請求の範囲 12に記載の磁気抵抗効果素子の製造方法において、

前記 Aは Co及び Niのうちの少なくとも一方である

磁気抵抗効果素子の製造方法。

[14] 請求の範囲 12又は 13に記載の磁気抵抗効果素子の製造方法にお!、て、

前記第 1材料は、式 A— D— Mで表され、

前記 Mは 0、 N、 C、及び B力 なる群力 選択される少なくとも一種類以上の元素 であり、

前記第 1材料における前記 Dと前記 Mとの合計の含有量が 30atom%以上 80ato m%以下である

磁気抵抗効果素子の製造方法。

[15] 請求の範囲 14に記載の磁気抵抗効果素子の製造方法において、

前記 Mは N、 C、及び Bのうちの少なくとも一つである

磁気抵抗効果素子の製造方法。

[16] (f)基板上に複数の選択スィッチを形成する工程と、

(g)請求の範囲 10乃至 15のいずれか一項に記載の磁気抵抗効果素子の製造方 法により複数の磁気抵抗効果素子を製造する工程と、 (h)複数の配線を形成する工程と

を具備し、

前記複数の選択スィッチの各々は、前記複数の磁気抵抗効果素子のうちの対応す るものの一端と接続され、

前記複数の配線の各々は、前記複数の磁気抵抗効果素子のうちの対応するもの の他端と接続され、

前記 (g)工程カゝら前記 (h)工程までの工程は、 400°C以下の温度で実施される 磁気ランダムアクセスメモリの製造方法。