WO2007009939A1 - Verfahren zur herstellung von speichermodulen - Google Patents

Verfahren zur herstellung von speichermodulen Download PDF

Info

Publication number
WO2007009939A1
WO2007009939A1 PCT/EP2006/064206 EP2006064206W WO2007009939A1 WO 2007009939 A1 WO2007009939 A1 WO 2007009939A1 EP 2006064206 W EP2006064206 W EP 2006064206W WO 2007009939 A1 WO2007009939 A1 WO 2007009939A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory modules
carrier board
memory
programming
modules
Prior art date
Application number
PCT/EP2006/064206
Other languages
English (en)
French (fr)
Inventor
Stefan Robl
Angelo Vicari
Original Assignee
Endress+Hauser Conducta Gesellschaft Für Mess- Und Regeltechnik Mbh+Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress+Hauser Conducta Gesellschaft Für Mess- Und Regeltechnik Mbh+Co. Kg filed Critical Endress+Hauser Conducta Gesellschaft Für Mess- Und Regeltechnik Mbh+Co. Kg
Priority to EP06777759A priority Critical patent/EP1905040B1/de
Priority to JP2008521948A priority patent/JP4819121B2/ja
Priority to US11/988,873 priority patent/US20090307398A1/en
Priority to DE502006005524T priority patent/DE502006005524D1/de
Priority to AT06777759T priority patent/ATE450862T1/de
Publication of WO2007009939A1 publication Critical patent/WO2007009939A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Definitions

  • the invention relates to a method for the production of memory modules and a carrier board for carrying out the method according to the invention.
  • multiple transmitters which have memory modules for storing parameterization data, log books, etc.
  • These memory modules usually consist of flash memory devices, which are arranged together with other components on boards.
  • the storage capacity of the memory modules used is relatively large, they may be more than 16 MB may.
  • the placement machine must wait until the relevant memory module is programmed. Only then can the board be equipped with the memory module and other components.
  • the object of the invention is to provide a simple method for the production of memory modules, which is effective, fast and reliable and which is suitable for fast manufacturing processes.
  • the main idea of the invention is not to program the memory modules during the assembly process, but to equip a carrier board with several memory modules and to program the memory modules only after the assembly of the separate carrier board. Subsequently, the carrier board is separated into individual memory modules with memory modules already programmed. These described memory modules can be used quickly and easily in a further manufacturing step in the completion of the electronic modules or in the final assembly of the transmitter.
  • a bus system provided on the bus system is used, which allows the control of all attached memory modules.
  • the bus system advantageously comprises an address, data and control bus.
  • bus system still has an address decoder.
  • flash memory devices flash memory devices
  • the memory modules are punched or sawed from the carrier board before they are used.
  • the carrier board required for carrying out the method according to the invention has a bus system which connects individual segments of the board.
  • Fig. 1 shows a carrier board TP with several memory modules SM (50 in total) after the assembly and soldering of the board.
  • not all 50 memory modules or all 50 segments are numbered.
  • the individual segments S 1 are connected to each other via a bus system BS.
  • the bus system BS comprises an address bus AB, a data bus DB and a control bus SB.
  • the bus system BS comprises an address decoder AD, which is connected to the address bus AB.
  • the address decoder allows a selection according to the scheme "1-out-n" - it can be controlled by a large number of bus users (in this case memory modules) with only a small number of address signals.
  • a plug connection SA on the carrier board TP is used.
  • Such segmented carrier boards are often referred to as benefits.
  • the carrier board TP is equipped in a conventional manner with memory modules SB. Only after the soldering process, the memory modules SB are programmed. For this purpose, a corresponding programming device is connected to the carrier board TP via the plug connection SA. Subsequently, individual memory modules SB are described with data. This process is also known as programming.
  • the data can be transmitted to the individual memory modules SM. If problems occur during the programming of individual memory modules SB, these are recognized as defective. The error detection is realized by the programming algorithm necessarily required for the memory modules SB.
  • the individual memory modules SM are then punched or sawed out of the carrier board TP. Then they can be fed individually to a placement machine.
  • the main advantage of the method is that the responsible for the delays in the assembly process programming process can be moved to a later, uncritical time.
  • the placement machines used in production can be used optimally. Instead of waiting for the programming of a memory module, further or other boards can be equipped. Delays due to the programming process no longer occur when mounting a memory module; This maximizes throughput and thus reduces overall production costs.
  • a carrier board TP is necessary, on which a corresponding bus system BS is provided.
  • a bus system BS can be integrated relatively inexpensively in the production of the carrier board TP in this.
  • the bus system After dividing the carrier board TP in the individual memory modules SM, the bus system is unusable.
  • the part of the carrier board with the address decoder AD or the plug connection SA is disposed of as electronic waste.
  • a further advantage of the method according to the invention is that a plurality of carrier boards TP can simultaneously be connected to a programming device. Thus, the number of memory modules SB multiplied, which can be programmed simultaneously.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Inorganic Insulating Materials (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Memory System (AREA)

Abstract

Bei einem Verfahren zur Herstellung von Speichermodulen (SM) wird zuerst eine Trägerplatine (TP) mit Spreicherbausteinen (SB) bestückt. Nach dem Bestückungsvorgang werden einzelne Speicherbausteine (SB) über ein auf den Trägerplatinen (TP) vorgesehenes Bussystem (BS) programmiert. Nach dem Progaramieren wird die Trägerplatine (TP) in einzelne Speichermodule (SM) zerteilt.

Description

Beschreibung Verfahren zur Herstellung von Speichermodulen
[0001] Die Erfindung betrifft ein Verfahren zur Herstellung von Speichermodulen sowie eine Trägerplatine zur Durchführung des erfindungsgemäßen Verfahrens.
[0002] In der Prozessautomatisierungstechnik werden vielfach Messumformer eingesetzt, die Speichermodule zur Speicherung von Parametrierdaten, Log-Bücher, etc. aufweisen. Diese Speichermodule bestehen in der Regel aus Flash-Speicherbausteinen, die zusammen mit weiteren Komponenten auf Platinen angeordnet sind.
[0003] Die Speicherkapazität der eingesetzten Speicherbausteine ist verhältnismäßig groß, sie kann unter Umständen mehr als 16 MB betragen.
[0004] Bei der Fertigung eines Messumformers insbesondere bei der Bestückung der Elektronikmodule müssen diese Speicherbausteine programmiert werden. Aufgrund der hohen Speicherkapazität ist die Programmierung sehr zeitaufwendig. Die Programmierzeit (ca. 1-5 Minuten) für einen Speicherbaustein liegt erheblich höher als die Bestückungszeit für andere Bauteile. Dies bedeutet eine erhebliche Verzögerung bei der Bestückung der Platinen aufgrund der notwendigen Programmierung der Speicherbausteine. Insbesondere beim Einsatz von teuren und damit schnellen Bestückungsautomaten bei der Montage von Elektronikmodulen sind solche Verzögerungen sehr nachteilig.
[0005] Der Bestückungsautomat muss abwarten, bis der betreffende Speicherbaustein programmiert ist. Erst danach kann die Platine mit dem Speicherbaustein und weiteren Bauteilen bestückt werden.
[0006] Heutzutage werden Speicherbausteine über spezielle Programmiergeräte (z.B.
Roadrunner, Fa. Data IO) vor der eigentlichen Bestückung der Platinen programmiert. Es ist möglich, vier Speicherbausteine mit einem solchen System parallel zu programmieren und anschließend dem Aufnahmepunkt eines Bestückungsautomaten zuzuführen.
[0007] Die stets wachsende Speicherkapazität der Speicherbausteine führt sicherlich zu weiteren Verzögerungen aufgrund des Programmiervorgangs. Trotz der heute bekannten parallelen Programmierung von vier Speicherbausteinen kommt es bei der Montage der Elektronikmodule zu Verzögerungen.
[0008] Eine Möglichkeit derartige Verzögerungen prinzipiell zu umgehen besteht darin, Speicherbausteine einzusetzen, die vom Hersteller bereits vorprogrammiert sind. Hierbei können jedoch kurzfristige Änderungen der Daten nicht mehr berücksichtigt werden. Aufgrund der zu erwartenden Änderungshäufigkeit der zu schreibenden Daten ist diese Vorgehensweise nicht sinnvoll. Dies würde zu erheblichen Mehrkosten führen, da ganze Chargen mit Speicherbausteinen unbrauchbar wären und wieder zum Hersteller zurückgeschickt werden müssten. Auch die zeitliche Verzögerung bei notwendigen Änderungen wäre nicht akzeptabel. [0009] Ein weiterer Nachteil, den das oben genannte Verfahren aufweist besteht darin, dass die Speicherbausteine vor der Bestückung der Platinen programmiert werden und nur dabei überprüft werden können. [0010] Die einwandfreie Funktionsweise der vollständigen Speichermodule kann jedoch erst nach dem Lötvorgang, der dem Bestücken folgt, getestet werden. Fehler die beim
Lötvorgang auftreten können, müssen somit in einem zusätzlichen Arbeitsschritt geprüft werden. [0011] Die Aufgabe der Erfindung besteht darin, ein einfaches Verfahren zur Herstellung von Speichermodulen anzugeben, das effektiv, schnell und zuverlässig ist und das für schnelle Fertigungsprozesse geeignet ist.
[0012] Gelöst wird diese Aufgabe durch folgende im Anspruch 1 angegebenen Verfahrensmerkmale. [0013] Verfahren zur Herstellung von Speichermodulen gekennzeichnet durch folgende
Verfahrensschritte :
1. Bestückung einer Trägerplatine, die in mehrere Segmente unterteilt ist, mit Speicherbausteinen, wobei ein Speichermodul jeweils aus einem Segment mit einem Speicherbaustein gebildet werden
2. Programmieren einzelner Speicherbausteine über ein auf der Trägerplatine vorgesehenes Bussystem
[0014] Vorteilhafte Weiterentwicklungen der Erfindung sind in den Unteransprüchen angegeben.
[0015] Die wesentliche Idee der Erfindung besteht darin, die Speicherbausteine nicht mehr während des Bestückungsvorgangs zu programmieren, sondern eine Trägerplatine mit mehreren Speicherbausteinen zu bestücken und die Speicherbausteine erst nach der Bestückung der separaten Trägerplatine zu programmieren. Anschließend wird die Trägerplatine in einzelne Speichermodule mit bereits programmierten Speicherbausteinen getrennt. Diese beschriebenen Speichermodule können schnell und einfach in einem weiteren Fertigungsschritt bei der Komplettierung der Elektronikmodule bzw. bei der Endmontage der Messumformer eingesetzt werden.
[0016] Zur Programmierung einzelner Speichermodule der Trägerplatine wird ein auf der Trägerplatine vorgesehenes Bussystem verwendet, welches die Ansteuerung aller darauf angebrachten Speicherbausteine ermöglicht.
[0017] Zur Programmierung der einzelnen Speichermodule umfasst das Bussystem in vorteilhafter Weise einen Adress-, Daten- und Steuerbus.
[0018] Zusätzlich weist das Bussystem noch einen Adressdekoder auf.
[0019] In einer Weiterentwicklung der Erfindung handelt es sich bei den Speicher- bausteinen um sogenannte Flash-Memory-Speicher (Flash-Speicherbausteine).
[0020] In einer Weiterentwicklung der Erfindung werden die Speichermodule aus der Trägerplatine gestanzt oder gesägt, bevor sie eingesetzt werden.
[0021] Die zur Durchführung des erfindungsgemäßen Verfahrens benötigte Trägerplatine weist ein Bussystem auf, das einzelne Segmente der Platine verbindet.
[0022] Nachfolgend ist die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
[0023] Es zeigt:
[0024] Fig. 1 erfindungsgemäße Trägerplatine mit
[0025] mehreren Speichermodulen.
[0026] Fig. 1 zeigt eine Trägerplatine TP mit mehreren Speichermodulen SM (insgesamt 50) nach dem Bestückungs- und Lötvorgang der Platine. Jedes Speichermodul SM1 ,i= 1-50, gehört zu einem speziellen Segment S1 ,i= 1-50, auf der Trägerplatine TP. Der Übersichtlichkeit halber sind nicht alle 50 Speichermodule bzw. alle 50 Segmente beziffert.
[0027] Die einzelnen Segmente S1 sind über ein Bussystem BS miteinander verbunden. Das Bussystem BS umfasst einen Adressbus AB, einen Datenbus DB sowie einen Steuerbus SB. Weiterhin umfasst das Bussystem BS einen Adressdekoder AD, der mit dem Adressbus AB verbunden ist. Der Adressdekoder ermöglicht eine Selektierung nach dem Schema „1-aus-n" - es können dadurch eine große Anzahl von Busteilnehmern (in diesem Fall Speicherbausteine) mit nur einer geringen Anzahl von Adresssignalen angesteuert werden.
[0028] Zur Verbindung mit einem Programmiergerät dient ein Steckeranschluss SA an der Trägerplatine TP.
[0029] Weitere Komponenten die auf den Speichermodulen angeordnet sind, wie z. B. ESD-Schutzschaltungen sind der Übersichtlichkeit halber nicht eingezeichnet.
[0030] Derartig segmentierte Trägerplatinen werden häufig auch als Nutzen bezeichnet.
[0031] Nachfolgend ist das erfindungsgemäße Verfahren näher erläutert. Die Trägerplatine TP wird in herkömmlicher Weise mit Speicherbausteinen SB bestückt. Erst nach dem Lötvorgang werden die Speicherbausteine SB programmiert. Hierzu wird über den Steckeranschluss SA ein entsprechendes Programmiergerät mit der Trägerplatine TP verbunden. Anschließend werden einzelne Speicherbausteine SB mit Daten beschrieben. Dieser Vorgang wird auch als Programmieren bezeichnet.
[0032] Über das auf der Trägerplatine TP vorgesehene Bussystem BS können die Daten zu den einzelnen Speichermodulen SM übertragen werden. Treten bei der Programmierung einzelner Speicherbausteine SB Probleme auf, so werden diese als defekt erkannt. Die Fehlererkennung wird durch den für die Speicherbausteine SB zwangsläufig erforderlichen Programmieralgorithmus realisiert. Vor der Bestückung der Elektronikkomponenten eines Messumformers werden die einzelnen Speichermodule SM dann aus der Trägerplatine TP ausgestanzt bzw. ausgesägt. Anschließend können sie einzeln einem Bestückungsautomaten zugeführt werden.
[0033]
[0034] Der wesentliche Vorteil des Verfahrens besteht darin, dass der für die Verzögerungen beim Bestückungsvorgang verantwortliche Programmiervorgang auf einen späteren, unkritischen Zeitpunkt, verlagert werden kann. Die bei der Fertigung verwendeten Bestückungsautomaten können so optimal genutzt werden. Statt auf die Programmierung eines Speicherbausteins zu warten, können weitere bzw. andere Platinen bestückt werden. Verzögerungen aufgrund des Programmiervorgangs treten bei der Montage eines Speicherbausteins nicht mehr auf; hierdurch wird der Durchsatz maximiert und damit die Gesamtproduktionskosten gesenkt.
[0035] Zusätzlich ist durch die zeitliche Trennung zwischen Bestückungsvorgang und Programmierung eine Produktion von Speichermodulen „auf Halde" möglich. Die für die Fertigstellung eines Produkts erforderlichen Daten können unmittelbar vor dem Zusammenbau programmiert werden.
[0036]
[0037] Für die Durchführung des erfindungsgemäßen Verfahrens ist eine Trägerplatine TP notwendig, auf der ein entsprechendes Bussystem BS vorgesehen ist. Ein solches Bussystem BS kann relativ kostengünstig bei der Herstellung der Trägerplatine TP in diese integriert werden.
[0038]
[0039] Nach dem Zerteilen der Trägerplatine TP in die einzelnen Speichermodule SM ist das Bussystem unbrauchbar. Der Teil der Trägerplatine mit dem Adressdekoder AD bzw. dem Steckeranschluss SA wird als Elektronikabfall entsorgt.
[0040]
[0041] Ein weiterer Vorteil den das erfindungsgemäße Verfahren bietet, besteht darin, dass mehrere Trägerplatinen TP zugleich an ein Programmiergerät angeschlossen werden können. Somit vervielfacht sich die Anzahl der Speicherbausteine SB, die gleichzeitig programmiert werden können.
[0042]
[0043] Bezugszeichenliste Tabelle 1
Figure imgf000006_0001
Figure imgf000007_0001

Claims

Ansprüche
[0001] 1. Verfahren zur Herstellung von Speichermodulen gekennzeichnet durch folgende Verfahrensschritte: a. Bestückung einer Trägerplatine, die in mehrere Segmente unterteilt ist, mit Speicherbausteinen, wobei ein Speichermodul jeweils aus einem Segment mit einem Speicherbaustein gebildet werden b. Programmieren einzelner Speicherbausteine SB über ein auf der Trägerplatine vorgesehenes Bussystem
[0002] Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Bussystem einen
Adressbus, Datenbus und Steuerbus umfasst.
[0003] Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Bussystem über einen Adressdekoder verfügt.
[0004] Verfahren nach einem der vorhergehenden Ansprüche 1 - 3, dadurch gekennzeichnet, dass die Speicherbausteine Flash-Memory-Speicher sind.
[0005] Verfahren nach einem der vorhergehenden Ansprüche 1 - 4, dadurch gekennzeichnet, dass nach dem Programmieren der Speicherbausteine die Trägerplatine in einzelne Speichermodule getrennt wird.
[0006] Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Speichermodule aus der Trägerplatine gestanzt oder gesägt werden.
[0007] Vorrichtung zur Durchführung des in den Ansprüchen 1 bis 6 angegebenen
Verfahrens.
[0008] Trägerplatine, die in mehrere Segmente unterteilt ist, dadurch gekennzeichnet, dass die Segmente Si, die zur Aufnahme von Speicherbausteinen SB dienen, über einen Datenbus DB miteinander verbunden sind.
PCT/EP2006/064206 2005-07-20 2006-07-13 Verfahren zur herstellung von speichermodulen WO2007009939A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP06777759A EP1905040B1 (de) 2005-07-20 2006-07-13 Verfahren zur herstellung von speichermodulen
JP2008521948A JP4819121B2 (ja) 2005-07-20 2006-07-13 メモリモジュール製造方法
US11/988,873 US20090307398A1 (en) 2005-07-20 2006-07-13 Method for Manufacturing Memory Modules
DE502006005524T DE502006005524D1 (de) 2005-07-20 2006-07-13 Verfahren zur herstellung von speichermodulen
AT06777759T ATE450862T1 (de) 2005-07-20 2006-07-13 Verfahren zur herstellung von speichermodulen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005034494.1 2005-07-20
DE102005034494A DE102005034494A1 (de) 2005-07-20 2005-07-20 Verfahren zur Herstellung von Speichermodulen

Publications (1)

Publication Number Publication Date
WO2007009939A1 true WO2007009939A1 (de) 2007-01-25

Family

ID=36955046

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/064206 WO2007009939A1 (de) 2005-07-20 2006-07-13 Verfahren zur herstellung von speichermodulen

Country Status (6)

Country Link
US (1) US20090307398A1 (de)
EP (1) EP1905040B1 (de)
JP (1) JP4819121B2 (de)
AT (1) ATE450862T1 (de)
DE (2) DE102005034494A1 (de)
WO (1) WO2007009939A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9924234B2 (en) 1998-07-23 2018-03-20 Comcast Ip Holdings I, Llc Data structure and methods for providing an interactive program
AU5006699A (en) 1998-07-23 2000-02-14 Diva Systems Corporation Interactive user interface
US6754905B2 (en) 1998-07-23 2004-06-22 Diva Systems Corporation Data structure and methods for providing an interactive program guide
US7519982B1 (en) 1999-04-15 2009-04-14 Comcast Ip Holdings I, Llc Efficient delivery of interactive program guide using demand-cast
US7096487B1 (en) 1999-10-27 2006-08-22 Sedna Patent Services, Llc Apparatus and method for combining realtime and non-realtime encoded content
US6754271B1 (en) 1999-04-15 2004-06-22 Diva Systems Corporation Temporal slice persistence method and apparatus for delivery of interactive program guide
US6904610B1 (en) 1999-04-15 2005-06-07 Sedna Patent Services, Llc Server-centric customized interactive program guide in an interactive television environment
ATE359669T1 (de) 1999-10-27 2007-05-15 Sedna Patent Services Llc Vielfache videoströme unter verwendung von slice- basierter kodierung
US7490343B1 (en) 2000-11-08 2009-02-10 Sedna Patent Services, Llc Method and apparatus for keeping track of program indexes in an interactive delivery system
US9154813B2 (en) 2011-06-09 2015-10-06 Comcast Cable Communications, Llc Multiple video content in a composite video stream

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157829A (en) * 1990-10-02 1992-10-27 Outboard Marine Corporation Method of burn-in testing of circuitry
US6240635B1 (en) * 1998-11-20 2001-06-05 International Business Machines Corporation Printed circuit board scrap removal and printed circuit board fabrication process
US20020112119A1 (en) * 1998-02-13 2002-08-15 Intel Corporation Dual-port buffer-to-memory interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633175A1 (de) * 1976-07-23 1978-01-26 Staiger Feinmech Verfahren zur durchfuehrung von arbeitsschritten an mehreren schaltkreistraegern und vorrichtung zur durchfuehrung dieses verfahrens
JPS647400A (en) * 1987-06-29 1989-01-11 Hitachi Ltd Ic tester
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
TW333741B (en) * 1997-06-21 1998-06-11 United Microelectronics Corp The pre-burn in DRAM module and module circuit board
US6297653B1 (en) * 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
DE10060438B4 (de) * 2000-12-05 2004-09-09 Infineon Technologies Ag Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
JP2002216494A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 半導体記憶装置およびそれを含む半導体ウェハ
US6606273B1 (en) * 2002-04-11 2003-08-12 Advanced Micro Devices, Inc. Methods and systems for flash memory tunnel oxide reliability testing
JP3497154B2 (ja) * 2002-04-26 2004-02-16 沖電気工業株式会社 強誘電体メモリの製造方法及び強誘電体メモリ
US6798213B2 (en) * 2002-07-30 2004-09-28 Oes, Inc. Circuit analyzer with component testing capability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157829A (en) * 1990-10-02 1992-10-27 Outboard Marine Corporation Method of burn-in testing of circuitry
US20020112119A1 (en) * 1998-02-13 2002-08-15 Intel Corporation Dual-port buffer-to-memory interface
US6240635B1 (en) * 1998-11-20 2001-06-05 International Business Machines Corporation Printed circuit board scrap removal and printed circuit board fabrication process

Also Published As

Publication number Publication date
US20090307398A1 (en) 2009-12-10
EP1905040A1 (de) 2008-04-02
JP2009501985A (ja) 2009-01-22
JP4819121B2 (ja) 2011-11-24
EP1905040B1 (de) 2009-12-02
DE502006005524D1 (de) 2010-01-14
ATE450862T1 (de) 2009-12-15
DE102005034494A1 (de) 2007-01-25

Similar Documents

Publication Publication Date Title
EP1905040B1 (de) Verfahren zur herstellung von speichermodulen
DE10255872B4 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE102005055185B4 (de) Halbleiterspeichermodul
EP3170378B1 (de) Bestücken von leiterplatten
DE10335978B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
WO2016074663A1 (de) Update einer firmware
DE102019216437A1 (de) Mikrofon und Herstellungsverfahren dafür
DE19834620C2 (de) Verfahren zum Aufrüstung der Bestückungsautomaten einer Bestückungslinie für ein Mix unterschiedlicher Leiterplattentypen
DE102006019426B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur
WO2008019767A1 (de) Verfahren zur programmierung eines steuergerätes eines kraftfahrzeugs
DE2153116C3 (de) Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher
DE10213754A1 (de) Sensor-Maschinen-Interface und Verfahren zu dessen Betrieb
DE10345981B4 (de) Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul
DE60018700T2 (de) System für das fernladen von dateien in mehrere rechner an bord eines kraftahrzeugs
DE102016007374B4 (de) Numerische Steuerung und numerisches Steuersystem, in dem die Steuerung über ein Netzwerk verbunden ist
DE10235454B4 (de) Integrierter Speicher und Verfahren zur Funktionsüberprüfung eines integrierten Speichers
DE102004037297A1 (de) Verfahren zum Korrigieren von Layoutfehlern
DE69928459T2 (de) Elektronisches Endverbrauchergerät mit Mittel zum schnellen Speicherzugriff
DE10331543B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens
DE10335708B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE10135285A1 (de) Speichereinrichtung und Verfahren zum Betreiben eines eine Speichereinrichtung enthaltenden Systems
EP3024312A2 (de) Verfahren zum bestücken von leiterplatten
EP2229626B1 (de) Elektronische digitale vorrichtung
DE102020108456A1 (de) Verfahren zur Herstellung einer Elektronikeinheit für ein Feldgerät der Automatisierungstechnik
DE102004041731B3 (de) Speichermodul zum Bereitstellen einer Speicherkapazität

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006777759

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008521948

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2006777759

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11988873

Country of ref document: US