WO2007007672A1 - 信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法 - Google Patents

信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法 Download PDF

Info

Publication number
WO2007007672A1
WO2007007672A1 PCT/JP2006/313581 JP2006313581W WO2007007672A1 WO 2007007672 A1 WO2007007672 A1 WO 2007007672A1 JP 2006313581 W JP2006313581 W JP 2006313581W WO 2007007672 A1 WO2007007672 A1 WO 2007007672A1
Authority
WO
WIPO (PCT)
Prior art keywords
shift amount
signal
integer
frame
amplitude
Prior art date
Application number
PCT/JP2006/313581
Other languages
English (en)
French (fr)
Inventor
Noboru Harada
Takehiro Moriya
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to CN2006800012426A priority Critical patent/CN101061638B/zh
Priority to US11/666,493 priority patent/US8050334B2/en
Priority to EP20060767991 priority patent/EP1901432B1/en
Priority to JP2006543299A priority patent/JP4359312B2/ja
Publication of WO2007007672A1 publication Critical patent/WO2007007672A1/ja

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/0017—Lossless audio signal coding; Perfect reconstruction of coded audio signal by transmission of coding error
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L25/00—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00
    • G10L25/03—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 characterised by the type of extracted parameters
    • G10L25/12—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 characterised by the type of extracted parameters the extracted parameters being prediction coefficients

Definitions

  • the present invention relates to a signal encoding device, a decoding device, a method, a program, a recording medium, and a signal codec method.
  • the present invention relates to an information encoding apparatus, method, program, and recording medium for encoding a plurality of sample values.
  • Non-Patent Document 1 a data sample string in a floating-point format is grouped into a plurality of samples to form a frame. For each frame, the bit shift amount is determined so that the maximum amplitude value in the frame becomes the maximum value in the amplitude range that can be expressed in an integer format with a predetermined number of bits. Using the determined bit shift amount, each sample is separated into an integer signal and an error signal, and each is encoded for each frame.
  • FIG. 1 shows a functional configuration of an encoding process that can be considered based on the disclosed technical contents.
  • the encoding device 800 includes a frame buffer 810, a shift amount calculation unit 820, an integer signal / error signal separation unit 830, an integer signal encoding unit 840, an error signal encoding unit 850, and an integration unit (Multiplexer) 860. .
  • Figure 2 shows the concept of this encoding process.
  • the frame is composed of a plurality of sample value columns, and each sample value is composed of a bit string group including a finite number of significant digits.
  • Figure 2 shows a floating-point representation in which the mantissa is represented by a predetermined number of quantization bits, for example, 23 bits excluding the sign bit. Each row of consecutive bits in the horizontal direction represents one sample.
  • the shaded bits that are the significant digits of the floating-point format corresponding to the predetermined most significant digit of the floating-point format and the digit represented by the mantissa part of the floating-point format are shown. Is the power to enter 0 or 1. All other bits corresponding to non-significant digits are 0. is there.
  • the sample value in the frame is separated into an integer part and an error part (all or part of the remaining signal signal minus the integer part).
  • the part surrounded by the dotted line in Fig. 2 is the integer part.
  • the integer part is determined by shifting all samples in the frame by the same number of bits in the same direction so that the maximum amplitude value in the frame becomes the maximum value that can be expressed in the integer part.
  • the separated integer part and error part are encoded separately and then integrated into encoded data.
  • FIG. 2 can be applied not only to floating point representation but also to integer representation.
  • MSB Most Significant Bit
  • LSB Least Significant Bit
  • MSB Most Significant Bit
  • LSB Least Significant Bit
  • a typical floating point display is IEEE754 32bit floating point. This floating point is
  • E—E in the above equation (1) can take any integer value in the range of ⁇ 127 ⁇ E—E ⁇ 128.
  • the binary representation of the sample value shall be all "l".
  • the sample value is normalized so that the decimal point is positioned between the most significant bit of the sample value expressed in binary and the next lower bit.
  • the MSB bit is expressed as V, and the 23 bits after the decimal point are expressed as M.
  • the number of digits in the integer part when the sample value is expressed in binary is the value obtained by adding 1 to the value of E-E.
  • Standard value is set so that it becomes the value of, and then it is further shifted to the upper Q-1 bit. In the end, the sample value is shifted by Q-1- ⁇ bits.
  • Quantization bit number Q is a predetermined fixed max
  • the number of quantization bits Q of the integer part signal is set to 24 including the sign bit, and all sample values in the frame are shifted by the same number of bits to obtain the integer part signal (hereinafter referred to as “integer signal”).
  • encoding is performed by dividing the signal into error signal (hereinafter referred to as “error signal”).
  • FIG. 3 is a possible processing flow of the encoding apparatus 800 shown in FIG.
  • the frame buffer 810 temporarily accumulates the digital input signal sample values and N samples
  • Shift amount calculation unit 820 uses i F
  • the shift amount S is determined for each frame by the method described (S820).
  • the integer signal error signal separation unit 830 uses the shift amount S to generate N samples j F of the frame input signal.
  • the integer signal encoding unit 840 linearly predictively encodes the integer signal separated by the integer signal / error signal separation unit 830 (S840).
  • the error signal sign unit 850 codes the error signal separated by the integer signal error signal separation unit 830 (S850).
  • the integration unit (Multiplexer) 860 integrates the code indicating the encoded integer signal, the code indicating the error signal, and the shift amount, and outputs the code key data (S860). Since the number of quantization bits Q in the integer part is determined in advance, (Q-1-S) can be obtained from the shift amount S received on the decoding side.
  • FIG. 4 shows an example of a detailed processing flow that can be considered for the processing of the shift amount calculation unit 820 in FIG. 1 (step S820 in FIG. 3).
  • this processing example is a processing example for sample values expressed in IEEE754 32bit floating point. Close to this!
  • the processing flow is shown in Patent Document 1.
  • ⁇ ⁇ is set to ⁇ ((S8205).
  • the shift amount S is set to 0 (S8210). This processing is performed so that the maximum amplitude of the sample in the frame is assigned to the maximum amplitude in the range between the maximum value and the minimum value that can be expressed by the integer part by bit-shifting the sample value. Is equivalent to determining (Q-1-S).
  • FIG. 5 shows a possible modification (step S820 ′) of the processing flow of the shift amount calculation step S820 in FIG.
  • special values such as NaN (Not a Number) and denormalized numbers are used for E-E force S128 and -127.
  • V is different from the processing in Fig. 4 in that
  • Step S8221 is added between step S8202 and step S8203, and it is confirmed that -127 ⁇ E-127 ⁇ 128 (S8221). If S8221 is true, the process proceeds to step S8203; otherwise, the process proceeds to step S8206. Further, step S8220 is added between step S8205 and step S8206. In step S8220, X 'is first multiplied by the product of X and 2 to the power of (Q- 1- ⁇ ⁇ ) (ie, X is shifted by Q- 1- ⁇ ⁇ bits).
  • FIG. 6 shows that the input signal X is an integer signal using the shift amount S obtained in step S830 in FIG.
  • a possible procedure for separating signal Y and error signal Z is shown in detail.
  • the following processing is sequentially performed on each of the N samples ii F X.
  • N samples of frame buffer power are loaded into the internal memory (S8301).
  • the initial value 1 is assigned to i indicating the sample number (S8302). It is determined whether or not the exponent value (E-127) force of input sample X. is within the range greater than -127 and less than 128 (S8303).
  • the i-th sample is a force that is a value power ⁇ or a special number such as a non-normal power or NaN. Therefore, the sampled integer part Y after digit alignment is set to 0, and X is set to the error part Z (S 83 0 9 ).
  • step S8303 If the exponent value is within the above range in step S8303, X ′ is multiplied by 2 to the (Q-1-S) power to obtain X ′ (S8304). If (Q-1-S) is positive, turn X to the left (Q-1
  • the sample with the maximum amplitude in the frame can be expressed by the number of quantization bits Q in the integer part. This corresponds to shifting the position of the decimal point by (Q-1-S) bit shifting all the samples so that the maximum amplitude is not exceeded.
  • Patent Document 1 which is not necessarily limited, several separation methods are shown.
  • FIG. 7 shows a possible functional configuration example of the integer signal encoding unit 840 in FIG.
  • the integer signal encoding unit 840 includes an interval division unit 8401, a linear prediction analysis unit 8402, a linear prediction coefficient encoding unit 8403, a linear prediction coefficient decoding unit 8404, an inverse filter 8407, a sample buffer 8408, A residual signal encoding unit 8409 and an integration unit (Multiplexer) 8410 are included.
  • the interval dividing unit 8401 further subdivides the sequence of digital sampling values in units of frames of the input integer signal into subframes. However, the section division unit 8401 is not required when subframes are not used. Hereinafter, it is expressed as framing including subframes.
  • the linear prediction analysis unit 8402 performs linear prediction analysis on an integer signal (hereinafter referred to as "input integer signal”) input in a frame and outputs a linear prediction coefficient.
  • the order of the linear prediction coefficient is P.
  • the linear prediction coefficient code key unit 8403 encodes the linear prediction coefficient obtained by the linear prediction analysis unit 8402 and outputs a linear prediction coefficient code.
  • the linear prediction coefficient decoding unit 8404 decodes the output from the linear prediction coefficient encoding unit 8403, and outputs a P-th order linear prediction coefficient. In this example, the linear prediction coefficient decoding unit 8404 outputs an output of the linear prediction coefficient coding unit 8403 to obtain a quantized linear prediction coefficient.
  • the linear prediction coefficient decoding unit 8404 may be eliminated, and a linear prediction coefficient code and a corresponding quantized linear prediction coefficient may be obtained from the linear prediction coefficient encoding unit 8403.
  • the inverse filter 8407 transmits a signal transmitted with the linear prediction coefficient code, immediately before being stored in the P-order quantized linear prediction coefficient output from the linear prediction coefficient decoding unit 8404 and the sample buffer 8408. Restore using the sample value of the current frame and the sample value of the current frame. Furthermore, the signal transmitted with the linear prediction coefficient code restored from the input integer signal is subtracted, and a residual signal is output. Also, at least the last P sample of the sample value of the current frame is held in the sample buffer 8408. Residual signal encoding section 8409 encodes the residual signal output from inverse filter 8407 and outputs a residual code.
  • the integration unit (Multiple xer) 8410 integrates the linear prediction coefficient code output from the linear prediction coefficient encoding unit 8403 and the residual code output from the residual signal encoding unit 8409, and outputs the result as an integer signal code.
  • the linear prediction analysis unit 8402 may also use the last P sample of the immediately preceding frame for the linear prediction analysis. In this case, as indicated by a dotted line in FIG. 7, the value of the last P sample of the immediately preceding frame is received from the sampling buffer 8408.
  • FIG. 8 shows a possible functional configuration of a decoding device corresponding to the coding device 800 of FIG.
  • FIG. 9 shows a processing flow of the decryption apparatus 900.
  • the decryption apparatus 900 includes a demultiplexer (Demul (tiplexer) 910, integer signal decoding unit 920, error signal decoding unit 930, and integer / error signal combination processing unit 940.
  • the integer 'error signal combination processing unit 940 includes an inverse shift processing unit 950 and an error component addition processing unit 960.
  • the demultiplexer 910 stores and divides the code data (S910).
  • the integer signal decoding unit 920 decodes the integer signal (S920).
  • the error signal decoding unit 930 decodes the error signal (S930).
  • the inverse shift processing unit 950 of the integer 'error signal combining processing unit 940 performs a reverse shift (the shift at the time of sign ⁇ in the reverse direction) according to the shift amount output from the division unit of the decoded integer signal. (S950).
  • the error component addition processing unit 960 of the integer 'error signal combining processing unit 940 combines the inversely shifted integer signal and the error signal (S960).
  • FIG. 10 shows a possible functional configuration example of the integer signal decoding unit 920 in FIG.
  • the integer signal decoding unit 920 includes a demultiplexer 9201, a linear prediction coefficient decoding unit 9202, a residual signal decoding unit 9203, a sample buffer 9206, and a synthesis filter 9207.
  • the encoded data is received and stored by a demultiplexer 9201, and is divided into a linear prediction coefficient code and a residual code.
  • the linear prediction coefficient decoding unit 9202 decodes the linear prediction coefficient code and outputs a linear prediction coefficient.
  • Residual signal decoding section 9203 decodes the residual code and outputs a residual signal.
  • the synthesis filter 9207 synthesizes a signal using the linear prediction coefficient output from the linear prediction coefficient decoding unit 9202 and the sample value of the immediately preceding frame held in the sample buffer 9206 and the sample value of the current frame. Furthermore, the restored signal is added to the residual signal to obtain an integer signal.
  • Non-patent literature 1 Dai Yang, and Takehiro Monya, Lossless Compression for Audio Data in the IEEE Floating-Point Format, AES Convention Paper 5987, AES 115th Co nvention, New York, NY, USA, 2003 OCTOBER 10-13.
  • Non-Patent Document 2 Tilman Liebchen and Yuriy A. Reznik, "MPEG— 4 ALS: an Emerging Standard for Lossless Audio Coding, Proceedings of the Data Compression Conferen ce (DCC'04), ppl068-0314 / 04, 2004.
  • Patent Document 1 International Publication No. 2004Z114527 Pamphlet
  • mapping is performed so that the maximum amplitude value within a frame becomes the maximum value in the range of amplitude that can be expressed by the bit shift, and separated into an integer part and an error part, respectively.
  • This is encoded.
  • the maximum amplitude differs between consecutive frames, the shift amount differs between adjacent frames, and the signal assigned to the integer part may become discontinuous between frames.
  • the error due to a decrease in the compression rate when applying the compression code that uses inter-frame prediction to the integer part, or the statistical nature of the error part changes from frame to frame.
  • Non-Patent Document 2 when the number of quantized bits of the input signal is the same as the number of bits that can be processed by the integer signal encoding unit, the encoding is performed without shifting if normal. However, if the bits of all the samples in the frame are consecutive on the 0 digit power LSB side, shifting the number of consecutive digits and signing will improve the compression rate if considered in units of frames. Can be made. Specifically, even in lossless encoding of an integer format signal, it is determined whether or not the LSB side has the power of all 0 bits for every frame in which a plurality of input integer format sample value sequences are combined.
  • the one shifted by the number of digits is encoded as the signal to be encoded in each frame, and the information on the number of digits is also encoded. May have a good compression ratio.
  • the shift amount is different between two consecutive frames, the signal to be encoded is discontinuous between frames.
  • linear prediction or the like is used for compression of the encoding target signal, the encoding target signal is shifted when shifted. Since there is discontinuity between S frames, there is a problem that inter-frame prediction cannot be performed correctly and the compression efficiency deteriorates.
  • An object of the present invention is to provide a coding apparatus and a coding method that enable linear predictive coding so that discontinuity does not occur between frames even if the amplitude of a digital signal is adjusted for each frame.
  • a decoding apparatus, a decoding method, and a codec method Means for solving the problem
  • the amplitude adjustment amount of the immediately preceding frame is held in the adjustment amount buffer of the integer signal encoding unit.
  • at least the last sample value of the immediately preceding frame which is at least the same number as the order P used in the linear prediction analysis, is stored in the sample buffer of the integer signal code key. Then, based on the amplitude adjustment amount of the current frame determined by the amplitude adjustment amount determination unit and the amplitude adjustment amount of the previous frame, at least the last frame of the immediately preceding frame held in the sample buffer of the integer signal code unit P sample values are corrected by the inter-frame correction processing unit.
  • the inter-frame prediction of linear predictive coding is performed in consideration of the amplitude adjustment amount of the immediately preceding frame and the amplitude adjustment amount of the target frame, the inter-frame prediction is improved. Since the residual signal can be reduced with accuracy, the residual signal can be encoded with a small code amount. Further, since it can be combined with other methods for reducing the code amount, the code amount can be further reduced.
  • FIG. 1 is a diagram showing a functional configuration of an encoding device conceivable from patent documents.
  • FIG. 2 is a diagram showing a concept of sign key processing in FIG.
  • FIG. 3 is a diagram showing a processing flow of the sign key device of FIG.
  • FIG. 4 is a diagram showing a detailed processing flow of processing of a shift amount calculation unit.
  • FIG. 5 is a diagram showing a modification of the processing flow of the shift amount calculation unit.
  • FIG. 7 is a diagram showing a functional configuration example of an integer signal encoding unit considered in FIG. 1.
  • FIG. 8 is a diagram showing a functional configuration of a decryption device considered from Patent Document 1.
  • FIG. 9 is a diagram showing a processing flow of the decryption device in FIG. 8.
  • FIG. 9 is a diagram showing a functional configuration example of the integer signal decoding unit considered in FIG. [11] A diagram showing an example of a functional configuration of the sign key device of the first embodiment.
  • FIG. 13 shows a processing flow of the integer signal encoding unit 240.
  • FIG. 14 is a diagram showing a functional configuration of the decoding device according to the first embodiment.
  • FIG. 16 shows a processing flow of the integer signal decoding unit 620.
  • FIG. 17 is a diagram showing a functional configuration of the sign key device of the second embodiment.
  • FIG. 18 shows a processing flow of the encoding device 300.
  • FIG. 20 is a diagram showing a processing flow of the integer signal encoding unit 340.
  • FIG. 21 is a diagram showing a functional configuration of the decryption device of the second embodiment.
  • FIG. 22 shows a processing flow of the decoding device 610.
  • ⁇ 23 A diagram showing a functional configuration example of the integer signal decoding unit of the second embodiment.
  • FIG. 24 is a diagram showing a processing flow of the integer signal decoding unit 625.
  • FIG. 25 is a diagram showing a functional configuration of the sign key device of the third embodiment.
  • ⁇ 26 A diagram showing the concept of sign key processing for determining the shift amount of the third embodiment of the present invention.
  • FIG. 27 shows a processing flow of the encoding device 400.
  • FIG. 28 is a diagram showing a processing flow of a shift amount calculation unit 420.
  • FIG. 29 is a diagram illustrating a functional configuration example of a decryption device according to a third embodiment.
  • FIG. 30 is a diagram showing a processing flow of the decryption device 700.
  • FIG. 31 is a diagram illustrating a functional configuration example of a sign key device according to a fourth embodiment.
  • FIG. 32 is a diagram showing a processing flow of a shift amount calculation unit 210.
  • FIG. 33 is a diagram showing a detailed processing flow of processing (step S230) of the lower digit check unit 230 of the shift amount calculation unit 210.
  • FIG. 34 is a diagram showing a detailed processing flow of processing (step S230 ′) of the lower digit check unit 230 of the shift amount calculation unit 210.
  • FIG. 35 is a diagram showing a detailed processing flow of processing (step S230 ") of the lower digit check unit 230 of the shift amount calculation unit 210.
  • FIG. 36 is a diagram showing a detailed processing flow of processing (step S230 ′′ ′) of the lower digit check unit 230 of the shift amount calculation unit 210.
  • FIG. 37 is a diagram showing a detailed processing flow of processing (step S230 "") of the lower digit check unit 230 of the shift amount calculation unit 210.
  • FIG. 38 is a diagram illustrating a functional configuration example of an encoding device according to Modification 5 of the fourth embodiment.
  • FIG. 39 is a diagram illustrating a functional configuration example of a sign key device according to a fifth embodiment.
  • FIG. 40 is a diagram showing a processing flow (step S110) of the shift amount determination unit 110.
  • FIG. 41 is a diagram showing a detailed processing flow example of processing (step S130) of the shift amount selecting unit 130.
  • FIG. 42 is a diagram showing a detailed processing flow example of processing (step S130 ′) of the shift amount selecting unit 130.
  • FIG. 43 is a diagram showing a detailed processing flow example of processing (step S130 ") of the shift amount selecting unit 130.
  • FIG. 44 A diagram showing a detailed processing flow example of the processing (step S130 ′′ ′) of the shift amount selecting unit 130.
  • ⁇ 45 A diagram showing a functional configuration example of the encoding device of the fourth modification of the fifth embodiment.
  • FIG. 46 is a diagram showing a functional configuration example of the sign key device of the sixth embodiment.
  • ⁇ 47 A diagram showing a functional configuration example of an encoding device according to a modification of the sixth embodiment.
  • FIG. 11 shows a functional configuration of the encoding apparatus of the present invention.
  • the encoding apparatus 200 includes a frame buffer 810, a shift amount calculation unit 820, an integer signal error signal separation unit 830, an integer signal encoding unit 240, an error signal encoding unit 850, and an integration unit (Multiplexer) 860.
  • the integer signal encoding unit 240 uses the shift amount as one of the inputs in order to perform a linear prediction code that considers the shift amount.
  • FIG. 12 shows a functional configuration example of integer signal encoding section 240 that performs linear predictive encoding in FIG.
  • the integer signal encoding unit 240 includes an interval division unit 8401, a linear prediction analysis unit 8402, a linear prediction coefficient encoding unit 8403, a linear prediction coefficient decoding unit 8404, an interframe correction processing unit 2405, a shift amount buffer 2406, and an inverse filter 8407. , A sample buffer 2408, a residual signal encoding unit 8409, and an integration unit (Multiplexer) 8410. The difference from the integer signal encoding unit 840 in FIG.
  • an inter-frame correction processing unit 2405 and a shift amount buffer 2406 are added to correct a difference in shift amount between frames, and a sample buffer 2408 is a sample.
  • the value can be shifted.
  • the linear prediction analysis unit 8402 may use the last P sample of the immediately preceding frame for the linear prediction analysis. In this case, as indicated by a dotted line in FIG. 12, the value of the last P sample of the immediately preceding frame is received from the sample buffer 2408 in accordance with the shift amount described later to the shift amount of the current frame.
  • FIG. 13 shows a process flow of the integer signal encoding unit 240.
  • the shift amount buffer 2406 and the sample buffer 2408 are set to the initial state (the state in which there is no previous frame information).
  • the interval division unit 8401 further subdivides the digital sample value Y sequence for each frame of the input integer signal Y into subframes (S8401). However, as described with reference to FIG. 7, the section division unit 8401 is not necessary when subframes are not used. In the following, it will be expressed as framing, including subframes.
  • the linear prediction analysis unit 8402 performs a linear prediction analysis on the framed input integer signal Y and outputs P linear prediction coefficients (a, ..., a).
  • i 1 P is applied (S8402).
  • the order of the linear prediction coefficient is P.
  • the linear prediction coefficient encoding unit 8403 encodes the linear prediction coefficient obtained by the linear prediction analysis unit 8402, and outputs a linear prediction coefficient code (S8403).
  • Linear prediction coefficient decoding unit 840 4 decodes the output of the linear prediction coefficient sign part 8403 force and outputs the P-order quantized linear prediction coefficient (a
  • the output is decoded by a linear prediction coefficient decoding unit 8404 to obtain a quantized linear prediction coefficient.
  • the linear prediction coefficient decoding unit 8404 may be eliminated, and a linear prediction coefficient code and a corresponding quantized linear prediction coefficient may be obtained from the linear prediction coefficient encoding unit 8403.
  • the inter-frame correction processing unit 2405 obtains the shift amount S of the current frame from the shift amount calculation unit 820 or j.
  • the inter-frame correction processing unit 2405 records the shift amount S of the current frame in the shift amount buffer 2406, and reads the shift amount S of the previous frame from the shift amount buffer 2406 by j H (S2406).
  • the inter-frame correction processing unit 2405 calculates a shift amount difference S-S, and j H
  • the last P samples of the previous frame sample buffer 2408 holds, S -S jn only shifts to the right or left (to correct) (S24052) is or o right shift or left shift, the shift amount calculating method
  • the force of defining right shift as positive direction is determined by defining left shift as positive direction.
  • the value of P samples ( ⁇ ,.,., ⁇ ) is the sample value of the same shift amount as the current frame ( ⁇ '
  • the current frame is either the first frame or a random access frame (RA frame).
  • the inverse filter 8407 holds at least the last ⁇ sample of the sample value of the current frame in the sample buffer 2408. Also, the last eight sample values of the immediately preceding frame are read from the sample buffer 2408 (S2408).
  • the inverse filter 8407 converts the signal transmitted with the linear prediction coefficient code into the P-th order quantized linear prediction coefficient output from the linear prediction coefficient decoding unit 8404 (a and the previous frame read from the sample buffer 2408). Calculate using the last P sample values and the sample value of the current frame. Specifically, since the predicted value Y ⁇ of the i-th sample of the current frame of the signal is obtained from the previous P sample values, in the range l? I? P, Therefore, it is necessary to perform linear prediction using P-i + 1 sample values of the previous frame. That is, the quantized linear prediction coefficient (a V .., a 1 of the current frame, the sample value of the previous frame ( ⁇ ', ..., ⁇ '
  • the inverse filter 8407 further subtracts the signal transmitted with the restored linear prediction coefficient code from the input integer signal, and outputs a residual signal r (S8407). Therefore, the residual signal r is given by
  • the residual signal encoding unit 8409 encodes the residual signal output from the inverse filter 8407 and outputs a residual code (S8409).
  • the integration unit (Multiplexer) 8410 integrates the linear prediction coefficient code output from the linear prediction coefficient code encoding unit 8403 and the residual code output from the residual signal encoding unit 8409, and outputs the result as an integer signal code ( S8410).
  • FIG. 14 shows a functional configuration of the decoding apparatus of the present invention.
  • Decoding device 600 includes an integer error signal combining processing unit having a demultiplexer 910, an integer signal decoding unit 620, an error signal decoding unit 930, an inverse shift processing unit 950, and an error component addition processing unit 960. Composed of 940 .
  • a difference from the decoding device 900 shown in FIG. 8 is that the integer signal decoding unit 620 performs linear prediction decoding considering the shift amount.
  • the processing flow of the decrypting apparatus 600 is obtained by changing step S920 of the processing flow in FIG. 9 to step S620 shown in FIG.
  • FIG. 15 shows a functional configuration example of the integer signal decoding unit 620 that performs the linear prediction decoding of the present invention
  • FIG. 16 shows the linear prediction decoding process flow of the integer signal decoding unit 620.
  • the integer signal decoding unit 620 includes a demultiplexer 9201, a linear prediction coefficient decoding unit 9202, a residual signal decoding unit 9203, an interframe correction processing unit 6204, a shift amount buffer 6205, a sample buffer 6206, and a synthesis filter. 9207.
  • the difference from the integer signal decoding unit 920 in FIG. 10 is that an interframe correction processing unit 6204 and a shift amount buffer 6205 are added, and that the sample buffer 6206 can change the shift amount of the sample value.
  • shift amount buffer 6205 and sample buffer 6206 are initialized in a state where there is no previous frame information.
  • Demultiplexer 9201 receives and accumulates the encoded data, and separates it into a linear prediction coefficient code and a residual code (S9201).
  • O Linear prediction coefficient decoding unit 9202 receives a linear prediction coefficient code.
  • the residual signal decoding unit 9203 converts the residual code
  • the interframe correction processing unit 6204 receives the shift amount S of the current frame from the demultiplexer 9201 (S62041).
  • the interframe correction processing unit 6204 stores the shift amount S of the current frame in the shift amount buffer 6205 and reads the shift amount S of the previous frame from the shift amount buffer 6205 (S6205).
  • the inter-frame correction processing unit 6204 calculates the difference S-S of the shift amount, and calculates the sample buffer 6206.
  • the synthesis filter 9207 holds at least the last sample of the sample value of the current frame in the sample buffer 6206. Also, the last eight sample values of the immediately preceding frame are read from the sample buffer 6206 (S6206).
  • the synthesis filter 9207 is a quantized linear prediction coefficient (a
  • FIG. 17 shows the functional configuration of the encoding apparatus of the second embodiment.
  • the encoding apparatus 300 includes a frame buffer 810, a common multiplier determining unit 320, a division processing unit 331, a multiplication unit 332, and an error calculation unit 333, a residue separation processing unit 330, an integer signal encoding unit 340, and an error signal encoding.
  • Unit 850 and integration unit (Multiplexer) 860 The difference from the encoding device 800 in FIG. 1 is that a common multiplier determining unit 320 and an error calculating unit 333 have a residue separation processing unit 330, an integer signal encoding unit 340. It is.
  • FIG. 18 shows a processing flow of the encoding device 300.
  • the common multiplier determining unit 320 determines the greatest common divisor of the input signal X as a common multiplier A for each frame (S320).
  • the common multiplier A is the multiplier m and the shift amount as shown in the following equation.
  • the shift amount S is obtained by the method for obtaining the shift amount S shown in FIGS. 4 and 5, and the multiplier m is set so that the amplitude of the integer part is equal to or less than the maximum value. Should be sought.
  • An input signal X and a common multiplier A are input to the division processing unit 331 of the remainder separation processing unit 330.
  • the division processing unit 331 obtains the integer signal Y by the following equation (S331).
  • the integer signal encoding unit 340 linearly predicts and encodes the integer signal separated by the residue separation processing unit 330 in consideration of the common multiplier A (S 340) .o
  • the error signal coding unit 850 is a residue separation processing unit.
  • the error signal separated in 330 is encoded (S850).
  • the multiplexor 860 is the encoded integer signal, error signal, and signal.
  • the encoded amount is output (S860).
  • FIG. 19 shows a functional configuration example of the integer signal encoding unit 340 of the second embodiment.
  • the difference between the integer signal encoding unit 340 and the integer signal encoding unit 240 of the first embodiment shown in FIG. 12 is that there is a common multiplier notifier 3406 and an interframe correction processing unit 3405 that corrects samples using the common multiplier. is there.
  • FIG. 20 shows a processing flow of the integer signal encoding unit 340.
  • the difference between step S340 and step S240 shown in FIG. 13 is in steps S34051, S3406, and S34052.
  • interframe correction processing section 3405 receives common multiplier A determined by common multiplier determining section 320 (FIG. 17).
  • step S3406 the interframe correction processing unit 3405 stores the common multiplier A of the current frame in the common multiplier buffer 3406 and reads the common multiplier A of the immediately preceding frame from the common multiplier buffer 3406.
  • step S34052 interframe correction n
  • the processing unit 3405 calculates the ratio A / A of the common multiplier, and stores it directly in the sample buffer 2408.
  • the integer signal encoding unit 340 performs the linear prediction encoding based on the integer signal of the previous frame and the integer signal of the current frame.
  • the front frame whose amplitude is adjusted by the remainder separation processing unit 330 using the common multiplier ⁇
  • the integer signal in the current frame is corrected so that it is amplitude-adjusted using the common multiplier A in the current frame, and then used for linear predictive coding of the integer signal in which the amplitude is adjusted in the current frame.
  • FIG. 21 shows a functional configuration of the decoding apparatus according to the second embodiment.
  • the difference between the decoding device 610 and the decoding device 600 shown in FIG. 14 is that a demultiplexer 615 that outputs a common multiplier instead of a shift amount, an integer that decodes an integer signal using the common multiplier.
  • the signal decoding unit 625 includes an integer error signal combination processing unit 640 including a multiplication processing unit 650 that performs multiplication instead of reverse shift.
  • FIG. 22 shows the processing flow of the decryption device 610.
  • the demultiplexer 6 15 accumulates the encoded data and separates the respective codes (S615).
  • the integer signal decoding unit 625 decodes the integer signal (S625).
  • the error signal decoding unit 930 decodes the error signal (S930).
  • the integer processing unit 650 of the error signal combining processing unit 640 performs decoding.
  • the integer signal Y multiplied by the common multiplier Aj output from the dividing unit 615 (S650).
  • the error component addition processing unit 960 of the integer 'error signal combining processing unit 640 combines the integer signal Y multiplied by the common multiplier and the error signal Z to generate an output X (S960).
  • FIG. 23 shows a functional configuration example of the integer signal decoding unit 625 of the second embodiment.
  • FIG. 24 shows a processing flow (step S625) of the integer signal decoding unit 625.
  • the difference between the integer signal decoding unit 625 and the integer signal decoding unit 620 shown in FIG. 15 resides in an interframe correction processing unit 6254 and a common multiplier buffer 6255.
  • the difference between step S625 and step S620 shown in FIG. 16 is in steps S62541, S6255, and S62542.
  • the interframe correction processing unit 6 254 receives the common multiplier A of the current frame as a demultiplexer 615 (FIG. 21).
  • step S6255 the interframe correction processing unit 6254 stores the common multiplier A of the current frame in the common multiplier buffer 6255, and reads the common multiplier A of the immediately preceding frame from the common multiplier buffer 6255.
  • step S62542 the inter-frame correction processing unit 6254
  • Multiplier ratio A / A is calculated and the maximum of the previous frame held by the sample buffer 6206 is calculated.
  • the code prediction can be efficiently performed and the code amount can be reduced. can do.
  • the embodiment of the encoding device shown in FIG. 25 is a case where a signal of an expression format in which a digital input signal is expressed only by an integer part is encoded.
  • a signal of an expression format in which a digital input signal is expressed only by an integer part is encoded.
  • the broken line 2- By shifting all the samples to the right so that their “0” digits are pushed to the lower side as shown in the range of 1, the linear prediction residual signal of the integer signal sign key is compared to the case of no shift.
  • the functional configuration of the encoding device 400 is not provided with the error signal encoding unit 850 in FIG. 11. As shown in FIG. 25, the frame buffer 810, the shift amount calculation unit 420, the integer signal shift processing unit 430 , The integer signal encoding unit 240 and the integration unit 460.
  • FIG. 27 shows the processing flow of the encoding device 400.
  • the shift amount calculation unit 420 accumulates in the buffer 810 (S810) and obtains the number of consecutive digits of all ⁇ 0 ⁇ at the lowest side of all integer signal samples X read from the frame buffer 810 as the shift amount S ′ (S420). ).
  • FIG. 28 shows a detailed processing flow of step S420.
  • the initial value of parameter k for counting the number of digits is set to 1 (S421).
  • F i force also reads the k-th digit bit (S422). N bits read contain ⁇ ⁇ 1 "
  • Integer signal shift processing section 430 shifts all integer signal samples X to the lower side of S 'bits, and provides the shifted integer signal samples X' to integer signal encoding section 240 (S430).
  • the configuration and processing of the integer signal encoding unit 240 are the same as the configuration of the integer signal encoding unit 240 shown in FIG. 12 and the processing flow shown in FIG. 13, and will be described with reference to FIGS. However, signal Y and shift amount S in Figs. 12 and 13 are replaced with ⁇ 'and S', respectively.
  • the shifted integer signal sample X ′ is supplied to the linear prediction analysis unit 8402 via the interval division unit 8401 and also to the inverse filter 8407.
  • the linear prediction analysis unit 8402 performs linear prediction analysis on the given integer signal X ′ to obtain linear prediction coefficients (a, ..., a) (S8402).
  • the number encoding unit 8403 encodes the linear prediction coefficient (S8403).
  • the linear prediction coefficient decoding unit 84 04 decodes the code of the linear prediction coefficient to obtain quantized linear prediction coefficients (,).
  • the linear prediction coefficient decoding unit 8404 may not be provided, and the linear prediction coefficient quantized when the linear prediction coefficient encoding unit 8403 encodes the linear prediction coefficient may be used.
  • the shift amount S ' is given to the inter-frame correction processing unit 2405 (S24051).
  • the shift amount S' is held in the shift amount buffer 2406 and the previous frame shift amount S 'is read, and the difference S' -S 'is obtained as a correction amount (S2406).
  • J H is shifted by the correction amount s'-s' for the last p samples of the frame.
  • the inverse filter 8407 includes a decoded residual signal r, a quantized linear prediction coefficient),
  • the sampled signal is stored in the sample buffer 2408 !, and the residual signal r at the current sample point i is calculated according to Equation (3) using the past integer signal sample. (S2408, S8407) o However, Y in equation (3) shall be replaced with X '.
  • the obtained residual signal r is encoded by the residual signal encoding unit 8409 (S8409), integrated with the linear prediction coefficient code by the integrating unit 8410 (S8410), and output as code data.
  • FIG. 29 shows a functional configuration example of a decoding key device 700 corresponding to the coding key device 400 of FIG.
  • FIG. 30 shows a processing flow of the decryption device 700.
  • the demultiplexer 910 accumulates the encoded data and separates the information of the integer signal code (linear prediction coefficient code and residual code) and the shift amount S ′ (S910).
  • the integer signal decoding unit 620 decodes the code of the integer signal (S620).
  • the inverse shift processing unit 950 performs an inverse shift (shifting in the reverse direction of the shift at the time of signing) according to the shift amount S ′ output from the division unit power of the decoded integer signal (S950).
  • step S620 The configuration and processing (step S620) of the integer signal decoding unit 620 differ only in that the integer signal is X 'and the shift amount is S'. Since this is the same as the process flow in Fig. 16, it will be explained briefly using these figures.
  • the shift amount S ′ is given to the inter-frame correction processing unit 6204 (S62041).
  • the inter-frame correction processing unit 6204 obtains the difference S′ ⁇ S ′ between the shift amount S ′ of the current frame and the shift amount S ′ of the previous frame held in the shift amount buffer 6205 as a correction amount (S6205), and performs a sample buffer.
  • ni H the difference S′ ⁇ S ′ between the shift amount S ′ of the current frame and the shift amount S ′ of the previous frame held in the shift amount buffer 6205 as a correction amount (S6205), and performs a sample buffer.
  • Synthesis filter 9207 is the decoded residual signal r, linear prediction coefficients (a ', ..., a'), corrected integer signal samples from the previous frame, samples i 1 P
  • the integer signal X ′ of the current sample point i is calculated according to the equation (4) using the past decoded integer signal sample of the current sample point held in the noffer 6206 (S6206, S9207). However, Y in Eq. (4) is replaced with X '.
  • FIG. 25 described above shows an example of the encoding apparatus when the input signal is an integer signal.
  • the sign code key unit 240 may be used for the sign key of the integer signal Y. Therefore, in the encoding device 200 in that case, the integer value 'error signal separation unit 830 shifts the sample value X by the shift amount S (Q-1-S bit shift) and obtains it. For the integer signal Y., the integer signal sign key section 240 further shifts the bit by the number of digits S ′.
  • the code key data output from the integer signal code key unit 240 includes information representing the shift amount S ′ as a code.
  • the decoding device 700 shown in FIG. 29 may be used for the integer signal decoding unit 620 that decodes the integer signal Y in the decoding device 600 shown in FIG. .
  • the integer signal decoding unit 620 reverse-shifts the decoded integer signal by S ′ bits to restore the integer signal Y.
  • the reverse shift processing unit 950 Y is reverse shifted by S bits, and the error component addition processing unit 960 adds the error signal Z to restore the original digital signal X.
  • the encoder device shown in FIG. 25 is used as the integer encoding unit 340 in the encoder device 300 in FIG. 17, or the decoding device shown in FIG. 29 is used in the encoder device in FIG. It may be used as the number signal decoding unit 625.
  • the shift amount calculation unit calculates the shift amount candidate so that the sample value having the maximum amplitude value in the frame can be expressed by the integer unit, and the integer determined according to the shift amount candidate.
  • the frame shift amount is determined by correcting the shift amount candidate power according to a predetermined standard using the frequency of 0 or 1 of the bit group in the predetermined range below the part. And the method shown in the first embodiment are combined.
  • FIG. 31 shows a functional configuration example of the encoding apparatus according to the present embodiment.
  • the encoding device 200 ′ includes a frame buffer 810, a shift amount calculation unit 210 having a lower digit check unit 230, an integer signal “error signal separation unit 830, an integer signal encoding unit 240, an error signal encoding unit 850, and an integration unit. (Multiplexer) 860.
  • the difference from the encoding device 200 of the first embodiment in FIG. 11 is in the shift amount calculation unit 210 having the lower digit check unit 230.
  • step S210 the shift amount calculation unit 210 maps the maximum amplitude of the sample value in the frame to the maximum amplitude that can be expressed by the number of quantization bits in the integer part to obtain a shift amount candidate ⁇ E (S120).
  • the processing content of step S120 is substantially the same as step S820 (FIG. 4) or step S820 ′ (FIG. 5). The difference is that step S 820 (S820 ′) in which the result is treated as a decision value of the shift amount, the result of step S120 is only treated as a candidate for the shift amount.
  • the lower digit check unit 230 of the shift amount calculation unit 210 is configured such that 1 is less than or equal to a predetermined ratio in order of the lowest digit power including the lowest part of the integer part determined according to the shift amount candidate ⁇ .
  • ⁇ E is updated by adding the number of consecutive digits k equal to or less than the calculated number to the shift amount candidate ⁇ E (S230).
  • the predetermined ratio or number may be 0 (all bits are 0).
  • the shift amount calculation unit 210 sets the updated shift amount candidate ⁇ as the shift amount S (S240).
  • FIG. 33 shows a detailed processing flow of the processing (step S230) of the lower digit check unit 230 of the shift amount calculation unit 210. Show.
  • the lower digit check unit 230 sets the initial value of the digit number parameter k to 1, and takes in the sample value of the number of samples N constituting the frame (S2301). Shift amount candidate ⁇ ⁇
  • step S2303 the number m of 1 in all the bits of the kth digit including the least significant digit of the integer part when the integer part and the error part are separated is acquired (S2302). It is checked whether the number m of 1 is less than a predetermined threshold (or less than a predetermined ratio) (S2303). If step S2303 is true, 1 is added to the shift amount candidate ⁇ , 1 is added to k (S2304), and the process returns to step S2302. The If step S2303 is not true !, end step S230.
  • step S230 ends, the process proceeds to step S240 as shown in FIG.
  • ⁇ ⁇ is set to the shift amount S.
  • a range in which 'T is less than a predetermined ratio (or less than a predetermined number) digits from the least significant digit of the integer part determined according to the shift amount candidate obtained in step S120 is k digits ( If k is an integer greater than or equal to 1), the shift amount S can be corrected to the number obtained by adding k to the shift amount candidates obtained in step S120.
  • the threshold is set to 0, the shift amount candidate ⁇ E is increased by k when all bits of the k-digit bit plane are 0.
  • the amount of codes can be reduced, and the compression rate can be improved.
  • the ratio (or number) of the force 0 confirmed that the ratio (or number) of the number of ⁇ 1 "is equal to or less than the threshold value.
  • a method for improving the code efficiency in a frame (a method for correcting the shift amount based on the frequency of 0 or 1 on the lower side of the integer part with respect to a predetermined reference) and inter-frame prediction are used.
  • a method for increasing the efficiency of the sign key (first embodiment). Therefore, it is possible to achieve both a method for increasing the efficiency of encoding within a frame and a method for increasing the efficiency of encoding by inter-frame prediction.
  • FIG. 34 shows a first modification of the processing of the lower digit check unit 230 in the fourth embodiment of FIG.
  • the lower digit check unit 230 of the shift amount calculation unit 210 compares the number (or ratio) of ⁇ 1 ”in each digit in order from the lowest order.
  • the shift amount S is a number obtained by adding k to the shift amount candidates.
  • the processing flow (step S230 ′) shown in FIG. 34 is executed instead of step S230 shown in FIG.
  • the lower digit check unit 230 takes in N sample values (S2301). k is an initial value of 1
  • step S230 ′ ends, the process proceeds to step S240 as shown in FIG. 32, and the shift amount S is set to the shift amount candidate ⁇ E.
  • FIG. 35 shows a second modification of the processing of the lower digit check unit 230 in FIG.
  • the lower digit check unit 230 of the shift amount calculation unit 210 increases the shift amount one by one from the shift amount determined according to the shift amount candidate, the sign y according to the shift amount is performed.
  • the previous shift amount is set as the shift amount S of the frame.
  • the processing flow (step S230 ") shown in FIG. 35 is executed instead of step S230 shown in FIG.
  • the lower digit check unit 230 takes in N sample values (S2301). Let D be infinite
  • D may be the maximum value that can be taken as the code amount.
  • the code amount D when the integer part and the error part are separated by ⁇ is calculated (S2322). Check if D ⁇ D (S2323). If step S2323 is true, D is set to D (S2324), and min min min
  • step S2304 1 is added to the amount candidate ⁇ ⁇ (S2304), and the process returns to step S2322. If step S2323 is not true, 1 is subtracted from the shift amount candidate ⁇ ((S2325), and step S230 "is completed. When step S230" is completed, the process proceeds to step S240 as shown in FIG. Candidate ⁇ ⁇ is set to shift amount S.
  • FIG. 36 shows a third modification of the processing of the low-order digit check unit 230 in the encoding device shown in FIG.
  • the lower digit check unit 230 of the shift amount calculation unit 210 has a range of k digits including the lowest digit of the integer part determined according to the shift amount candidates (k is an integer of 1 or more). Calculate the ratio of the number of " ⁇ " in all bits of k while increasing k by 1 from 1 When k increases from the ratio of the previous shift amount, k is obtained, and the shift amount S is obtained by adding k-1 to the shift amount candidates.
  • step S230 3 ′ the processing flow shown in FIG. 36 is executed.
  • the low-order digit check unit 230 takes in N sample values (S2301). 1 for R, initial for k
  • step S2333 the shift amount candidate ⁇ ⁇ is checked for k-2 (S2335), and step S230 "'is completed.
  • step S240 is performed as shown in FIG. To shift amount candidate ⁇ ⁇ to shift amount S.
  • FIG. 37 shows a fourth modification of the process of the low-order digit check unit 230 in the coding apparatus of FIG.
  • the shift amount may be obtained using the ratio of the number of forces “0” obtained by using the ratio of the number of ⁇ 1 ”.
  • the processing flow (step S230 "") shown in FIG. 37 is executed.
  • the lower digit check unit 230 takes in N sample values (S2301). 0 for R, 1 for k
  • step S2333 ' If step S2333 'is true, let R be R and add 1 to k (S max
  • step S2334 ′ the process returns to step S2332 ′. If step S2333 ′ is not true, k ⁇ 2 is added to the shift amount candidate ⁇ ((S2335), and step S230 “” is ended. When step S230 “” ends, the process proceeds to step S240 as shown in FIG. 32, and the shift amount candidate ⁇ ⁇ is set to the shift amount S.
  • the decoding apparatus 600 shown in FIG. 14 can be used as the decoding apparatus corresponding to the above-described encoding apparatus 200 ′ of FIG.
  • a sign key device 400 ′ shown in FIG. 38 is a modification of the fourth embodiment and its first to fourth modifications, and is a case where the digital input signal is expressed in an integer part only. Error part is As shown in FIG. 38, the functional configuration of the encoding device 400 ′ is the same as that shown in FIG. 38 except that the encoding device 200 ′ and the error signal code part 850 are removed, and the integer signal “error signal separation unit 830 is an integer. The signal shift processing unit 430 is replaced. Further, in this modified example, similarly to the case in FIG. 31, the shift amount calculation unit 210 causes the shift amount candidate so that the sample value with the maximum amplitude value in the frame becomes the maximum amplitude that can be expressed by the integer part.
  • the code device performs a code method that allows irreversible encoding.
  • the decoding key device 700 shown in FIG. 29 can be used as a decoding key device corresponding to the coding key device shown in FIG. 38.
  • the current shift amount is the same as the previous shift amount and the first embodiment shown in FIG. It is a combination.
  • FIG. 39 shows a functional configuration example of the encoding apparatus of the present embodiment.
  • the encoding device 100 includes a frame amount buffer 810, a shift amount candidate calculating unit 120, a shift amount selecting unit 130, and a frame shift amount holding buffer 140, a shift amount determining unit 110, an integer signal error signal separating unit 830, It consists of an integer signal encoding unit 240, an error signal encoding unit 850, and a multiplex unit 860.
  • the processing flow of the encoding device 100 is the processing flow of FIG.
  • FIG. 40 shows a processing flow (step S110) of the shift amount determination unit 110.
  • the shift amount candidate calculation unit 120 maps the maximum amplitude of the sample value in the frame to the maximum amplitude that can be expressed by the number of quantization bits in the integer part to obtain the shift amount candidate ⁇ E (S120).
  • the shift amount selection unit 130 determines whether the current frame is the first frame or a random access frame (RA frame: don't use predictions from past frames! /, Frames) (S140). In the case of the first frame force random access frame, the shift amount selecting unit 130 sets the shift amount candidate ⁇ E as the shift amount S of the current frame (S150). When neither the first frame nor the random access frame is received, the shift amount selecting unit 130 shifts S, ..., S (n is 1 or more) from the frame shift amount holding buffer 140 one or more frames past. Adjustment
  • the shift amount S of the current frame is determined using the shift amount of the past frame and the shift amount candidate ⁇ ((S130).
  • the shift amount selecting unit 130 reads the shift amount S of the immediately preceding frame from the frame shift amount holding buffer 140 and the shift amount candidate ⁇ ⁇ from the shift amount candidate calculating unit 120 (S1
  • ⁇ is a predetermined threshold value. If both steps S1302 and S1303 are true, the shift amount S of the immediately preceding frame is set as the shift amount S of the current frame (S1304). Also,
  • the shift amount candidate ⁇ is set as the shift amount S of the current frame (S1305).
  • the shift amount is changed only when the force becomes larger or smaller than S -5 n
  • the decoding key device 600 shown in FIG. 14 can be used.
  • the shift amount selecting unit 130 of the shift amount determining unit 110 determines a threshold value ⁇ in advance, and the shift amount of the previous frame and the current frame shift amount candidate are If the difference is within the threshold, the shift amount of the current frame is made the same as the previous frame.
  • the shift amount selection unit 130 of the shift amount determination unit 110 performs data encoding after the shift amount of each value from the value of the shift amount of the previous frame to the value of the candidate shift amount of the current frame. The amount is calculated, and the shift amount with the smallest data amount is set as the shift amount of the current frame.
  • FIG. 42 shows a processing flow (step S 130 ′) of the shift amount selecting unit 130 instead of step S 130.
  • the shift amount selection unit 130 reads the shift amount S of the immediately preceding frame from the frame shift amount holding buffer 140 and the shift amount candidate ⁇ ⁇ from the shift amount candidate calculation unit 120 (S1301).
  • step S1302 If step S1302 is true, D is infinite and the shift j-1 min
  • the initial value of the shift amount parameter s is set as the shift amount S of the immediately preceding frame (S1311). However, nothing
  • the limit may be a maximum value that can be taken as a code amount.
  • the shift amount is S
  • the code amount of the integer signal and the code amount of the error signal are obtained, and the code amount D of the codeh data when they are integrated is obtained (S1312). It is confirmed whether D is larger than D (S1313). D is greater than D s min s min s
  • D is stored as D
  • s is stored as s (S1314), and the process proceeds to step S1315.
  • step S1315 is true, s-1 is substituted for s (S1316). If step S1315 is not true, the shift amount S is set to s (S1317). If step S1302 is not true,
  • the shift amount S is set as a shift amount candidate ⁇ E (S1305).
  • the shift amount selecting unit 130 of the shift amount determining unit 110 records the shift amounts of the past N frames (N is an integer of 2 or more). Shift amount candidate power Of the past N frame shift amounts, the shift amount is larger than the nth (where n is an integer greater than or equal to 1 and less than N) smaller than the shift amount of the previous frame. If it is smaller, the shift amount of the previous frame is taken as the shift amount of the current frame.
  • the candidate shift amount is less than or equal to the hth (h is an integer less than or equal to 1 and less than N) shift amount of the previous N frames, or the previous frame. If the shift amount is greater than or equal to the shift amount of the current frame, the shift amount candidate is set as the shift amount of the current frame.
  • FIG. 43 shows a processing flow (step S 130 ′′) of the shift amount selecting unit 130 instead of step S 130.
  • the shift amount selecting unit 130 starts the shift amount S of the previous frame from the frame shift amount holding buffer 140.
  • N is an integer of 2 or more.
  • the threshold ⁇ is set to the hth smallest shift amount among the N past shift amounts (S1322).
  • the processing after step S1302 is the same as FIG. 41 of the fifth embodiment.
  • the past shift value force that does not determine the threshold value in advance is also obtained. Therefore, the threshold value can be changed in consideration of the characteristics of the input signal.
  • the shift amount selection unit 130 of the shift amount determination unit 110 uses the shift amount of the immediately preceding frame as the shift amount of the current frame when the shift amount candidate is smaller than the shift amount of the immediately preceding frame.
  • Candidate for shift amount If the shift amount is equal to or greater than the shift amount of the previous frame, the shift amount candidate is set as the shift amount of the current frame.
  • step S130 shows the processing flow of the shift amount selection unit 130 instead of step S130 (step S130 is shown.
  • step S1303 is deleted. Therefore, in the present embodiment, The amount of shift can increase, but it can never decrease, but the process is the simplest.
  • the modification of the encoding device shown in FIG. 45 is a modification of the fifth embodiment and its modifications 1 to 3, in which the digital input signal is represented in an integer form only.
  • the functional configuration of the encoding device is not provided with the error signal encoding unit as shown in FIG.
  • this modification when the difference in shift amount from the immediately preceding frame is within a predetermined range, the current shift amount is the same as the immediately preceding shift amount, and the method of the third embodiment. It is also a combination.
  • the difference between the encoding device 100 ′ (FIG. 45) and the encoding device 400 (FIG. 25) is different from the encoding device 100 (FIG. 39) and the encoding device 200 (FIG. 11) described in the fifth embodiment. Is exactly the same as). That is, only the shift amount determination unit 110 is different from the third embodiment. Also, specific shift amount determination unit 1
  • the functional configuration and the processing flow of 10 are the fifth embodiment and its first to third modifications, and FIG. 40 is the same as described with reference to FIG.
  • the decoding apparatus 700 in FIG. 29 can be used.
  • the shift amount calculation unit calculates the shift amount candidate so that the amplitude value in the frame is the maximum amplitude that can represent the sample value with the integer part, and Determined by correcting the frame shift amount from the shift amount candidate according to a predetermined criterion using the frequency of 0 or 1 in the predetermined range of bits in the lower part of the integer part determined according to the shift amount candidate.
  • the fifth embodiment if the difference in shift amount from the previous frame is within a predetermined range, the current shift amount is the same as the previous shift amount, and the first embodiment In combination with the method described in (5).
  • the encoding apparatus 500 of the present embodiment includes a frame buffer 810, a shift amount candidate calculation unit 210 ′, a shift amount selection unit 130, and a frame shift amount holding buffer 140. It comprises a decision unit 110 ′, an integer signal / error signal separation unit 830, an integer signal encoding unit 240, an error signal encoding unit 850, and an integration unit (Multiplexer) 860.
  • the difference between the encoding device 500 and the encoding device 100 of FIG. 39 is a shift amount candidate calculation unit 210 ′.
  • step S110 ' In the processing flow (step S110 ') of the shift amount determination unit 110', step S120 of the processing flow of the shift amount determination unit 110 shown in Fig. 40 is replaced with the processing flow of step S210 shown in Fig. 32. Is. Also, the processing flow of the encoding device 500 is the processing flow of FIG. 3, in which step S820 is replaced with step S110 ′ described above, and step S840 is replaced with step S240 (FIG. 13). Further, step S130 in step S110 ′ can be replaced with steps S130 ′, S130 ′′ and S130 ′′ ′ shown in FIGS. 42 to 44, as in the modification of the fifth embodiment. Furthermore, step S230 in step S210 (Fig. 32) is replaced with steps S230 ', S230 ", S230"' and S230 "” shown in Fig. 37 in the same manner as the modification of the fourth embodiment. be able to.
  • the code amount can be further reduced by combining with another method that can reduce the code amount as in the present embodiment.
  • the decoding key device 600 of FIG. 14 can be used as a decoding key device corresponding to the coding key device of FIG. 46.
  • This modification is a modification of the sixth embodiment, and is a case where the digital input signal is expressed in only the integer part.
  • the functional configuration of the encoding device is as shown in FIG.
  • this modification uses the frequency of ⁇ 0 "or ⁇ 1" in a predetermined range of bits in the lower part of the integer part determined according to the shift amount candidates, and determines the frame shift amount according to a predetermined criterion. If the difference in shift amount from the previous frame is within a predetermined range, the current shift amount is the same as the previous shift amount, It is also a combination with the method of the embodiment.
  • the difference between the encoding device 500 ′ (FIG. 47) and the encoding device 100 ′ (FIG. 45) is the difference between the encoding device 500 (FIG. 46) and the encoding device 100 (FIG. 46) described in the sixth embodiment.
  • This is exactly the same as Fig. 39). That is, only the shift amount candidate calculation unit 210 ′ is different from the fifth embodiment. Further, the specific functional configuration and processing flow of the shift amount determination unit 110 ′ are as described in the sixth embodiment.
  • the above embodiment can be carried out by causing a computer to read a program that executes each step of the above method.
  • the program is recorded on a computer-readable recording medium, and the recording medium is used for reading the computer, or the program recorded on the server or the like is read into the computer through an electric communication line or the like. There is a method to make it.
  • the important thing in the code according to the present invention is that when the amplitude of the digital signal is adjusted for each frame and the power linear prediction code is performed.
  • the amplitude adjustment amount is corrected so as to be the same as the amplitude adjustment amount of the current frame.
  • the amplitude adjustment amount is set so that the amount of amplitude adjustment given to the decoded sample of the current frame is the same as the amount of amplitude adjustment given to the decoded sample of the previous frame. It is to be used after correcting.
  • the amplitude adjustment for each frame adjustment by bit shift with respect to the integer signal may be performed, or adjustment by dividing the integer signal by the common multiplier may be used.
  • FIGs. 48 and 49 conceptually show the main configuration of the encoding apparatus and decoding apparatus of the present invention described above.
  • the amplitude adjustment amount determination unit 11 A desired amplitude adjustment amount for the input digital signal is determined for each frame, and the amplitude adjustment unit 12 adjusts the amplitude of the input digital signal.
  • the linear predictive encoding unit 13B of the integer signal encoding unit 13 performs linear predictive encoding on the amplitude-adjusted digital signal.
  • the linear prediction code ⁇ since the linear prediction analysis is performed based on the information of a predetermined number of samples in the past, the sample information of the previous frame is also used as necessary.
  • the adjustment amount correction unit 13A of the integer signal sign key unit 13 determines the amplitude adjustment of the current frame based on the amplitude adjustment amount of the previous frame and the amplitude adjustment amount of the current frame from the amplitude adjustment amount of the previous frame. The amplitude adjustment amount is corrected so as to match the amount.
  • Information representing the integer signal code and the amplitude adjustment amount obtained by the linear predictive coding is integrated by the integration unit 14 and output as code data.
  • the integer signal encoding unit 13 corresponds to the integer signal encoding unit 240 in FIGS. 11, 12, 25, 31, 38, 39, 45, 46, and 47 and the integer signal encoding unit 340 in FIG.
  • the integer signal code includes, for example, the linear prediction coefficient code and the residual code described with reference to FIGS.
  • the code data input by the dividing unit 21 is separated into the amplitude adjustment amount and the integer signal code, and the integer signal code is converted into the integer signal decoding unit 22.
  • the linear predictive decoding unit 22B Decoded by the linear predictive decoding unit 22B.
  • the adjustment amount correction unit 22A of the integer signal decoding unit 22 performs decoding of the previous frame based on the amplitude adjustment amount of the previous frame and the amplitude adjustment amount of the current frame.
  • the amplitude adjustment amount is corrected so that it matches the amplitude adjustment amount of the decoded sample of the current frame.
  • the sample decoded by the integer signal decoding unit 22 is subjected to an amplitude reverse adjustment unit 23 to perform the reverse adjustment to the amplitude adjustment given by the amplitude adjustment unit 12 of the code unit, and reproduce a digital signal.
  • the integer signal decoding unit 22 corresponds to the integer signal decoding unit 620 in FIGS. 14 and 15 and the integer signal decoding unit 625 in FIG.

Abstract

　本発明では、直前のフレームのシフト量Sj-1を、整数信号符号化部のシフト量バッファに保持しておく。また、少なくとも線形予測分析に用いる次数Ｐと同数の直前のフレームの最後のサンプル値を、整数信号符号化部のサンプルバッファに保持しておく。そして、シフト量決定部が定めた現フレームのシフト量Sｊと前フレームのシフト量Sj-1から、整数信号符号化部の前記サンプルバッファに保持した直前のフレームの最後のＰ個のサンプル値を、フレーム間補正処理部でSj-Sj-1だけ補正する。

Description

明 細 書
信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信 号のコーデック方法 技術分野
[0001] 本発明は、複数のサンプル値を情報符号化する情報符号化装置、方法、プロダラ ム、及び記録媒体に関する。
背景技術
[0002] 近年、音響信号データや画像情報データを通信路により伝送する場合や情報記録 媒体に記録する場合に、情報圧縮符号化技術が用いられている。また編集加工が 容易な浮動小数点形式のデータの可逆圧縮も重要で、例えば非特許文献 1または 特許文献 1の符号化方法がある。これらの符号化方法では、浮動小数点形式のデー タサンプル列を、複数サンプルごとにまとめてフレームを構成させる。そして、フレー ムごとに、フレーム内の最大の振幅の値が所定のビット数の整数形式で表現できる振 幅の範囲の最大値となるようにビットシフト量を決定する。決定したビットシフト量を用 いて各サンプルを整数信号と誤差信号に分離し、それぞれをフレームごとに符号ィ匕 する。
[0003] 特許文献 1には図を示してないが、開示されている技術内容に基づいて考えられる 符号化処理の機能構成を図 1に示す。符号化装置 800は、フレームバッファ 810、シフ ト量算出部 820、整数信号 ·誤差信号分離部 830、整数信号符号化部 840、誤差信号 符号化部 850、統合部（Multiplexer) 860から構成される。
この符号化処理の概念を図 2に示す。フレームは、複数のサンプル値カゝら構成され ていて、各サンプル値は有限の有効桁を含むビット列カゝら構成されている。図 2は仮 数部を予め決めた量子化ビット数、例えばここでは符号ビットを除く 23ビットで表現し た浮動小数点表現の場合を示している。水平方向に連続したビットの各列が 1サンプ ルを表す。図 2では、浮動小数点形式の予め決められた最上位桁と、浮動小数点形 式の仮数部で表現される桁と、に対応する浮動小数点形式の有効桁である網掛けさ れた各ビットには 0または 1が入る力 有効桁以外に対応する他のビットはすべて 0で ある。フレーム単位で符号ィ匕する際には、フレーム内のサンプル値を整数部と誤差 部 (入力信号力 整数部を引いた残りの全部または一部）に分離する。図 2の点線で 囲んだ部分が整数部である。整数部は、フレーム内で最大の振幅の値が整数部で 表現可能な最大値となるようにフレーム内のすべてのサンプルを同じビット数だけ同 じ方向にシフトすることで決められる。分離された整数部と誤差部は、それぞれ別々 に符号化された後、統合されて符号化データとなる。
[0004] なお、図 2に示す概念は、浮動小数点表現の場合だけでなぐ整数表現の場合な どにも適用できる。どのような表現であれ、当該振幅を表現する最大のビット（MSB : Most Significant Bit)から有限個離れた最小のビット（LSB: Least Significant Bit)ま でのビット列のみが 0または 1が存在しうるビットであり、他のビットはすべて 0ならば、 同じ方法が適用できる。たとえば、 32ビットや 64ビットの整数表現の場合に、サンプ ルごとに特定の 24ビットだけに 0か 1のビットがあり、他のビットは 0という場合でもよい
[0005] 代表的な浮動小数点表示としては、 IEEE754 32bit浮動小数点がある。この浮動小 数点は、
[数 1]
(- l)s x l.M x 2E_E。 （1) と表現される。ここで、 Sは符号部、 Mは仮数部、 Eは指数部である。また、 IEEE754で は、符号部 Sは 1ビット、仮数部 Mは 23ビット、指数部 Eは 8ビットであり、これらの合計 32ビットの浮動小数点形式で任意の値を表現し、 E =27-1 = 127と決められている。
0
従って、上記式（1) 中の E— Eは- 127≤E— E≤ 128の範囲の任意の整数値をとるこ
0 0
とができる。ただし、 E-E =-127の場合はサンプル値の 2進表現は all"0"であり、 E-E =
0 0
128の場合はサンプル値の 2進表現は all"l"であるものとする。つまり、この浮動小数 点形式では、サンプル値は、 2進表現されたサンプル値の最上位の 1となるビットと次 の下位ビットとの間に小数点の位置がくるように正規ィ匕され、 1となる MSBビットを除 V、た小数点以下の 23ビットを Mで表して 、る。またそのサンプル値を 2進表現した場 合の整数部の桁数は E-Eの値に 1を加算した値である。
0
[0006] そこで、フレーム内の最大振幅のサンプルを、ビットシフトにより量子化ビット数が Q の整数部で表現できる最大の値にするには、最大振幅サンプルの指数値を Δ Ε =E
max
-Eとすると、サンプル値を Δ E ビットだけ下位にシフトすることにより最上位が 1の位
0 max
の値となるように規格ィ匕し、次に更に Q-1ビット上位にシフトすればよい。結局、サン プル値を Q-1- Δ Ε ビットシフトしたことになる。量子化ビット数 Qは予め決めた固定 max
値なので、便宜上 Δ Ε =Sをそのフレーム jのビットシフト量と呼ぶことにする。以下 max j
の説明では、整数部の信号の量子化ビット数 Qを符号ビットも含めて 24とし、フレー ム内のすべてのサンプル値を同じビット数だけシフトし、整数部の信号（以下、「整数 信号」と呼ぶ)と誤差部の信号 (以下、「誤差信号」と呼ぶ）に分けて符号化を行なう場 合について説明する。
[0007] 図 3は、図 1に示した符号化装置 800の考えられる処理フローである。フレームバッ ファ 810は、ディジタルの入力信号サンプル値を一時的に蓄積し、 N個のサンプル
F
値 X 0=1, ..., N )でフレームを構成する（S810)。シフト量算出部 820は、図 2を用いて i F
説明した方法によって、フレーム単位にシフト量 Sを決定する (S820)。整数信号'誤 差信号分離部 830は、シフト量 Sを用いて、当該フレーム入力信号の N個のサンプル j F
それぞれを整数部と誤差部に分離する (S830)。整数信号符号化部 840は、整数信号 •誤差信号分離部 830で分離された整数信号を線形予測符号化する (S840)。誤差信 号符号ィ匕部 850は、整数信号'誤差信号分離部 830で分離された誤差信号を符号ィ匕 する（S850)。統合部 (Multiplexer) 860は、符号化された整数信号を示す符号と誤差 信号を示す符号とシフト量を統合し、符号ィ匕データを出力する (S860)。なお、整数部 の量子化ビット数 Qは予め決められているので、復号側において受信したシフト量 S から (Q-1-S )を求めることができる。
[0008] 図 4は図 1におけるシフト量算出部 820の処理（図 3におけるステップ S820)の考えら れる詳細な処理フロー例を示す。ただし、この処理例は、 IEEE754 32bit浮動小数点 で表現されたサンプル値の場合の処理例である。これに近！、処理フローは特許文献 1に示されている。シフト量算出部 820では、まず、フレーム入力信号中の全サンプル (N個）を読み込む (S8201)。次に変数 iに初期値 1を設定し、 Δ E に- 127 (=E )を
F max 0 設定する（S8202)。現フレームの i番目のサンプルの指数部 E-E即ち E -127を計算し i 0 i
て変数 Δ Eに代入する（S8203)。 Δ E > Δ E であるかどうかを判定し（S8204)、真で
1 1 max あれば Δ Εを Δ Ε に設定する（S8205)。
l max
[0009] 次に i<Nかを確認する（S8206)。 i<Nであれば、 iに i+1を代入し（S8207)、ステツ
F F
プ S8203に戻る。 i<Nでなければ、 Δ Ε >_127であるかどうかをチェックする（S820
F max
8)。 Δ Ε >-127の場合には、 Δ Ε をシフト量 Sとして求め（S8209)、処理を終了す max max ]
る。 Δ Ε ≤-127の場合には、当該フレーム中のサンプルは全て 0であったということ max
なのでシフト量 Sを 0に設定する（S8210)。この処理は、フレーム内のサンプルの最大 振幅が、サンプル値をビットシフトすることにより整数部で表現可能な最大値と最小値 の範囲で最大の振幅に割り当てられるようにビットシフト量 S、具体的には（Q-1-S )を 決定することに相当する。
[0010] また、図 5に図 3におけるシフト量算出ステップ S820の処理フローの考えられる変形 例（ステップ S820')を示す。 IEEE754 32bit浮動小数点表現されたサンプルでは、 E-E 力 S128や、 -127の場合には、 NaN (Not a Number)や非正規化数などの特殊な値とな
0
つている。最大振幅を判定する際に、フレーム内のサンプルのうち、 -127< E— E < 1
0
28の範囲内の数値のみを用いてシフト量を算出する点が図 4と異なる。また、 i番目の サンプルを分析する際に、これまでに得られた Δ E を用いて i番目のサンプルの小
max
数点の位置を移動させ、桁調整後の値が所定の量子化ビット数 Qで表現可能な値の 範囲内にあるかどうかを判定する。このとき、桁調整の結果、所定の量子化ビット数 Q で表現可能な値の範囲を超えてしまう場合には、 Δ Ε を 1増力！]させ、範囲を超えな
max
V、ようにする点が図 4の処理と異なる。
[0011] 具体的な処理フローの違いは以下のとおりである。ステップ S8202とステップ S8203と の間にステップ S8221を追加し、 -127< E-127く 128かを確認する（S8221)。 S8221が 真の場合にはステップ S8203に進み、真でない場合にはステップ S8206へ進む。また 、ステップ S8205とステップ S8206との間にステップ S8220を追加する。ステップ S8220で は、まず X'に、 Xと 2の（Q- 1- Δ Ε )乗との積（即ち、 Xを Q- 1- Δ Ε ビットだけシフト
max max
した値）を代入する（S8222)。 X' >2Q—し1または X' <-2Q— 1を確認する（S8223)。ステツ プ S8223が真の場合には、 Δ Ε に 1を加える（S8224)。ステップ S8223が真でない場
max
合には、ステップ S8206へ進む。
[0012] 図 6に、図 3におけるステップ S830で求めたシフト量 Sを用いて入力信号 Xを整数信 号 Yと誤差信号 Zに分離するための考えられる手順を詳細に示す。 N個の各サンプ i i F ル Xに対して逐次以下の処理を行う。内部のメモリに、フレームバッファ力も N個のサ i F ンプルを取り込む（S8301)。サンプルの番号を示す iに初期値 1を代入する（S8302)。 入力サンプル X.の指数値（E -127)力 -127より大きぐかつ 128未満の範囲に含まれ ているか否かを判定する（S8303)。ステップ S8303で指数値が前記の範囲外であると 判定された場合には、 i番目のサンプルは値力 ^である力 非正規ィ匕数もしくは NaNな どの特殊な数である。従って、桁合わせ後のサンプル整数部 Yは 0とし、 Xを誤差部 Z とする（S8309)。
[0013] ステップ S8303で指数値が前記の範囲内であった場合には、 Xに 2の（Q-1-S )乗を 掛け合わせて X'を得る（S8304)。これは、（Q-1-S )が正の場合は Xを左方向に（Q-1
-S )ビットシフトし、負の場合は下位方向に（Q-1-S )ビットシフトすることを意味する。 もしくは、サンプル Xの指数部 E力も E' =E + (Q- 1- S )によって、 X'の指数値 (Ε' - 127) 中の E'を求める。この処理は、フレーム内の全てのサンプルに共通の 2の（Q-1-S ) 乗を掛け合わせることにより、フレーム内の振幅最大のサンプルが、整数部の量子化 ビット数 Qで表現可能な最大振幅を越えな 、ように、すべてのサンプルを (Q-1-S )ビ ットシフトして小数点の位置を桁合わせすることに相当する。
[0014] 得られた X'の指数値（Ε' -127)が、 -127より大きぐかつ 128未満の範囲に含まれて いる力否かをチェックする（S8305)。指数部が前記の範囲外の場合には、整数部 Yは 0とする（S8309)。指数値が前記の範囲内の場合には、 X'が正かを確認する（S8306) 。 X'が正の場合には、 X'の小数点以下を切り捨てたものを整数部 Yとする（S8307)。 X'が負の場合には、 X'の小数点以下を切り上げたものを整数部 Yとする（S8308)。 Y 力 SOでない場合には、 X'の小数点以下の部分を誤差部 Zとする（S8307, S8308)。 iが Nより小さいかを確認する（S8310)。 i^Nより小さい場合は、 iに i+1を代入する（S831
F F
D o i^N以上の場合は、終了する。整数信号と誤差信号の分離は、上記の手順に
F
限る必要はなぐ特許文献 1にはいくつかの分離方法が示されている。
[0015] 図 7に、図 1における整数信号符号化部 840の考えられる機能構成例を示す。整数 信号符号化部 840は、区間分割部 8401、線形予測分析部 8402、線形予測係数符号 化部 8403、線形予測係数復号化部 8404、逆フィルタ 8407、サンプルバッファ 8408、 残差信号符号化部 8409、統合部 (Multiplexer) 8410から構成される。区間分割部 840 1は、入力された整数信号のフレーム単位のディジタルのサンプリング値の列をさらに 細力べ分割し、サブフレーム化する。ただし、サブフレーム化しない場合には、区間分 割部 8401は不要である。以下では、サブフレームィ匕も含めてフレーム化と表現する。
[0016] 線形予測分析部 8402は、フレーム化して入力された整数信号 (以下、「入力整数信 号」という。 )について線形予測分析を行い、線形予測係数を出力する。ここで、線形 予測係数の次数を Pとする。線形予測係数符号ィ匕部 8403は、線形予測分析部 8402 により得られた線形予測係数を符号化し、線形予測係数符号を出力する。線形予測 係数復号化部 8404は、線形予測係数符号化部 8403からの出力を復号化し、 P次の 線形予測係数を出力する。本例では、線形予測係数符号ィ匕部 8403力 の出力を線 形予測係数復号化部 8404で復号化して、量子化済線形予測係数を得る構成として いる。しかし、線形予測係数復号化部 8404を無くし、線形予測係数符号化部 8403か ら線形予測係数符号とそれに対応する量子化済線形予測係数を得る構成としてもよ い。
[0017] 逆フィルタ 8407は、線形予測係数符号で伝達される信号を、線形予測係数復号ィ匕 部 8404から出力された P次の量子化済線形予測係数及びサンプルバッファ 8408に 保存されている直前のフレームのサンプル値と現フレームのサンプル値を用いて復 元する。さらに、入力整数信号から復元した線形予測係数符号で伝達される信号を 減算し、残差信号を出力する。また、現フレームのサンプル値の少なくとも最後の Pサ ンプルは、サンプルバッファ 8408に保持される。残差信号符号化部 8409は、逆フィル タ 8407から出力された残差信号を符号化し、残差符号を出力する。統合部 (Multiple xer) 8410は、線形予測係数符号化部 8403が出力した線形予測係数符号と残差信号 符号ィ匕部 8409が出力した残差符号とを統合して整数信号符号として出力する。なお 、線形予測分析部 8402でも、線形予測分析に直前のフレームの最後の Pサンプルを 用いてもよい。この場合には、図 7中に点線で示しているように、サンプリングバッファ 8408から直前のフレームの最後の Pサンプルの値を受け取る。
[0018] 図 8に図 1の符号ィ匕装置 800に対応する復号ィ匕装置の考えられる機能構成を示す。
また、図 9に復号ィ匕装置 900の処理フローを示す。復号化装置 900は、分割部（Demul tiplexer) 910,整数信号復号化部 920、誤差信号復号化部 930、整数 ·誤差信号結合 処理部 940から構成される。整数'誤差信号結合処理部 940は逆シフト処理部 950と誤 差成分加算処理部 960とから構成されている。分割部（Demultiplexer) 910は、符号ィ匕 データを蓄積し、分割する (S910)。整数信号復号化部 920は、整数信号を復号化す る (S920)。誤差信号復号化部 930は、誤差信号を復号化する (S930)。整数'誤差信 号結合処理部 940の逆シフト処理部 950は、復号化された整数信号を分割部から出 力されたシフト量に従って、逆シフト (符号ィ匕時のシフトを逆向きのシフト）を行う（S950 )。整数'誤差信号結合処理部 940の誤差成分加算処理部 960は、逆シフトされた整 数信号と誤差信号を結合する (S960)。
[0019] 図 10に図 8における整数信号復号ィ匕部 920の考えられる機能構成例を示す。整数 信号復号化部 920は、分割部（Demultiplexer) 9201、線形予測係数復号化部 9202、 残差信号復号化部 9203、サンプルバッファ 9206、合成フィルタ 9207から構成される。 符号化されたデータは、分割部（Demultiplexer) 9201で受信、蓄積され、線形予測係 数符号と残差符号とに分割される。線形予測係数復号化部 9202は、線形予測係数 符号を復号化し、線形予測係数を出力する。残差信号復号化部 9203は、残差符号 を復号化し、残差信号を出力する。合成フィルタ 9207は、線形予測係数復号化部 92 02が出力した線形予測係数及びサンプルバッファ 9206に保持された直前フレームの サンプル値と現フレームのサンプル値を用いて、信号を合成する。さらに、復元され た信号を残差信号と加算し、整数信号を得る。
[0020] また、整数形式の入力信号を可逆符号化する符号化方法については、例えば、非 特許文献 2にあるように、線形予測を行って、線形予測係数と線形予測残差をそれぞ れ可逆符号化する方法がある。非特許文献 2の符号化方法では、入力された整数形 式のデータサンプル値列を、複数まとめたフレームごとに、線形予測係数を求め、線 形予測係数を符号化し、前記符号化の過程で量子化された線形予測係数を用いて 逆フィルタ (分析フィルタとも言う）を構成し、線形予測残差信号を求め、線形予測残 差信号を符号化する。
非特 S干文献 1 : Dai Yang, and Takehiro Monya, Lossless Compression for Audio Da ta in the IEEE Floating-Point Format, AES Convention Paper 5987, AES 115th Co nvention, New York, NY, USA, 2003 OCTOBER 10-13.
非特許文献 2 : Tilman Liebchen and Yuriy A. Reznik, "MPEG— 4 ALS: an Emerging S tandard for Lossless Audio Coding, Proceedings of the Data Compression Conferen ce (DCC'04) , ppl068-0314/04, 2004.
特許文献 1：国際公開第 2004Z114527号パンフレット
発明の開示
発明が解決しょうとする課題
[0021] 図 2を用いて非特許文献 1から考えられる方法の問題点を説明する。非特許文献 1 の方法では、フレーム内で最大の振幅の値がビットシフトにより整数部で表現できる 振幅の範囲の最大値となるようにマッピングを行い、整数部と誤差部に分離してそれ ぞれを符号化する。しかし、連続するフレームで最大振幅が異なる場合には隣接フレ ーム間でシフト量が異なり、整数部に割り当てられた信号がフレーム間で不連続にな ることがある。そのような場合には、整数部にフレーム間予測を用いた圧縮符号ィ匕を 適用する際の圧縮率の低下や、誤差部の統計的な性質がフレームごとに変化するこ とに起因した誤差部の圧縮効率の低下の恐れがある。従って、最大振幅を基準とし て整数部と誤差部とに分離することが最適な圧縮効率を得ることにならないという問 題があった。
[0022] 特に、非特許文献 2の方法では、入力信号の量子化ビット数と整数信号符号化部 の処理可能なビット数が同じ場合、通常であればシフトしないで符号ィ匕する。しかし、 フレーム内の全てのサンプルのビットが 0の桁力LSB側に連続してある場合は、その 連続桁数分だけシフトして符号ィ匕した方が、フレーム単位で考えれば圧縮率を向上 させることができる。具体的には、整数形式信号の可逆符号化でも、入力された整数 形式のサンプル値列を、複数まとめたフレームごとに、 LSB側に全てのビットが 0の桁 がある力否かを判定し、 LSB側に全てのビットが 0の桁がある場合はその桁数分だけ シフトしたものを、各フレームの符号化対象信号として符号化し、それに力卩ぇ桁数の 情報も符号ィ匕する方が圧縮率が良い場合がある。その際、連続する 2フレームでシフ ト量が異なる場合には、符号ィ匕対象信号はフレーム間で不連続となる。これにより、 符号化対象信号の圧縮に線形予測等を用いる場合は、シフトすると符号化対象信号 力 Sフレーム間で不連続となるため、フレーム間予測が正しく行えず、圧縮効率が悪く なるという問題がある。
[0023] この発明の目的は、ディジタル信号をフレームごとに振幅調整を行なってもフレー ム間で不連続が生じないようにして線形予測符号ィ匕を可能にする符号ィ匕装置、符号 化方法、復号化装置、復号化方法、及びコーデック方法を提供することである。 課題を解決するための手段
[0024] 本発明では、直前のフレームの振幅調整量を、整数信号符号化部の調整量バッフ ァに保持しておく。また、少なくとも線形予測分析に用いる次数 Pと少なくとも同数の 直前のフレームの最後のサンプル値を、整数信号符号ィ匕部のサンプルバッファに保 持しておく。そして、振幅調整量決定部が定めた現フレームの振幅調整量と前フレー ムの振幅調整量に基づ ヽて、整数信号符号ィ匕部の前記サンプルバッファに保持した 直前のフレームの最後の少なくとも P個のサンプル値を、フレーム間補正処理部で補 正する。
発明の効果
[0025] 本発明によれば、直前のフレームの振幅調整量と符号ィ匕対象のフレームの振幅調 整量とを考慮して線形予測符号化のフレーム間予測を行うので、フレーム間予測を 高精度で行うことができ、残差信号が小さくなるため、残差信号を少ない符号量で符 号ィ匕することができる。また、符号量を少なくする他の方法と組み合わせることもでき るので、符号量をさらに少なくすることができる。
[0026] 特に、入力信号の量子化ビット数と整数信号符号ィ匕部の処理可能なビット数が同じ 場合であって、 LSB側に全てのビットが 0の桁があるときは、その桁数分だけシフトし て符号ィ匕した方力 フレーム単位で考えれば圧縮率を向上させることができる。しか も、本発明を組み合わせれば、不連続となってしまったフレーム間の符号ィ匕対象信 号を、連続にした上でフレーム間予測 (線形予測）を行うことができる。従って、フレー ム内の符号化の効率を高める方法と、フレーム間予測による符号ィ匕の効率を高める 方法とを両立させることができる。
図面の簡単な説明
[0027] [図 1]特許文献から考えられる符号化装置の機能構成を示す図。 [図 2]図 1での符号ィ匕処理の概念を示す図。
圆 3]図 1の符号ィ匕装置の処理フローを示す図。
[図 4]シフト量算出部の処理の詳細な処理フローを示す図。
[図 5]シフト量算出部の処理フローの変形例を示す図。
圆 6]シフト量 Sを用いて入力信号 Xを整数信号 Yと誤差信号 Zに分離する手順を す図。
[図 7]図 1にお ヽて考えられる整数信号符号化部の機能構成例を示す図。
[図 8]特許文献 1から考えられる復号化装置の機能構成を示す図。
[図 9]図 8の復号ィ匕装置の処理フローを示す図。
圆 10]図 8において考えられる整数信号復号ィ匕部の機能構成例を示す図。 圆 11]第 1実施例の符号ィ匕装置の機能構成例を示す図。
圆 12]第 1実施例の整数信号符号ィ匕部の機能構成例を示す図。
[図 13]整数信号符号化部 240の処理フローを示す図。
圆 14]第 1実施例の復号ィ匕装置の機能構成を示す図。
圆 15]第 1実施例の整数信号復号ィ匕部の機能構成例を示す図。
[図 16]整数信号復号化部 620の処理フローを示す図。
圆 17]第 2実施例の符号ィ匕装置の機能構成を示す図。
[図 18]符号化装置 300の処理フローを示す図。
圆 19]第 2実施例の整数信号符号ィ匕部の機能構成例を示す図。
[図 20]整数信号符号化部 340の処理フローを示す図。
圆 21]第 2実施例の復号ィ匕装置の機能構成を示す図。
[図 22]復号化装置 610の処理フローを示す図。
圆 23]第 2実施例の整数信号復号ィ匕部の機能構成例を示す図。
[図 24]整数信号復号化部 625の処理フローを示す図。
圆 25]第 3実施例の符号ィ匕装置の機能構成を示す図。
圆 26]本発明の第 3実施例のシフト量を決める符号ィ匕処理の概念を示す図。
[図 27]符号化装置 400の処理フローを示す図。
[図 28]シフト量算出部 420の処理フローを示す図。 [図 29]第 3実施例の復号ィ匕装置の機能構成例を示す図。
[図 30]復号ィヒ装置 700の処理フローを示す図。
[図 31]第 4実施例の符号ィ匕装置の機能構成例を示す図。
[図 32]シフト量算出部 210の処理フローを示す図。
[図 33]シフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230)の詳細な処 理フローを示す図。
[図 34]シフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230')の詳細な処 理フローを示す図。
[図 35]シフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230")の詳細な処 理フローを示す図。
[図 36]シフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230"')の詳細な 処理フローを示す図。
[図 37]シフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230"")の詳細な 処理フローを示す図。
[図 38]第 4実施例の変形例 5の符号化装置の機能構成例を示す図。
[図 39]第 5実施例の符号ィ匕装置の機能構成例を示す図。
[図 40]シフト量決定部 110の処理フロー（ステップ S110)を示す図。
[図 41]シフト量選定部 130の処理 (ステップ S130)の詳細な処理フロー例を示す図。
[図 42]シフト量選定部 130の処理 (ステップ S130')の詳細な処理フロー例を示す図。
[図 43]シフト量選定部 130の処理 (ステップ S130")の詳細な処理フロー例を示す図。
[図 44]シフト量選定部 130の処理 (ステップ S130"')の詳細な処理フロー例を示す図。 圆 45]第 5実施例の変形例 4の符号化装置の機能構成例を示す図。
圆 46]第 6実施例の符号ィ匕装置の機能構成例を示す図。
圆 47]第 6実施例の変形例の符号化装置の機能構成例を示す図。
圆 48]この発明の符号ィ匕装置の概念的構成図。
圆 49]この発明の復号ィ匕装置の概念的構成図。
発明を実施するための最良の形態
以下では、説明の重複を避けるため同じ機能を有する構成部や同じ処理を行う処 理ステップには同一の番号を付与し、説明を省略する。
[第 1実施例]
本発明の符号化装置の機能構成を図 11に示す。符号化装置 200は、フレームバッ ファ 810、シフト量算出部 820、整数信号'誤差信号分離部 830、整数信号符号化部 24 0、誤差信号符号化部 850、統合部 (Multiplexer) 860から構成される。図 1に示した符 号化装置との違いは、整数信号符号化部 240にある。整数信号符号化部 240は、シフ ト量を考慮した線形予測符号ィ匕を行うため、シフト量を入力の 1つとしている。
[0029] 図 12に、図 11における線形予測符号化を行なう整数信号符号化部 240の機能構 成例を示す。整数信号符号化部 240は、区間分割部 8401、線形予測分析部 8402、 線形予測係数符号化部 8403、線形予測係数復号化部 8404、フレーム間補正処理部 2405、シフト量バッファ 2406、逆フィルタ 8407、サンプルバッファ 2408、残差信号符号 化部 8409、統合部（Multiplexer) 8410から構成される。図 7の整数信号符号化部 840 との違いは、フレーム間のシフト量の違いを補正するために、フレーム間補正処理部 2405、シフト量バッファ 2406が追加されたことと、サンプルバッファ 2408はサンプル値 をシフトできるようにしたことである。なお、線形予測分析部 8402でも、線形予測分析 に直前のフレームの最後の Pサンプルを用いてもよい。この場合には、図 12中に点 線で示して 、るように、サンプルバッファ 2408から後述するシフト量を現フレームのシ フト量にあわせた直前のフレームの最後の Pサンプルの値を受け取る。
[0030] 図 13に、整数信号符号化部 240の処理フローを示す。予め、シフト量バッファ 2406 とサンプルバッファ 2408を初期ィ匕（直前のフレーム情報がない状態）にしておく。区間 分割部 8401は、入力された整数信号 Yのフレームごとのディジタルのサンプル値 Yの 列をさらに細力べ分割し、サブフレーム化する（S8401)。ただし、図 7での説明同様、 サブフレーム化しない場合には、区間分割部 8401は不要である。以下でも、サブフレ 一ム化も含めてフレーム化と表現する。線形予測分析部 8402は、フレーム化された 入力整数信号 Yについて線形予測分析を行い、 P個の線形予測係数 (a ,...,a )を出
i 1 P 力する（S8402)。ここで、線形予測係数の次数を Pとする。
[0031] 線形予測係数符号化部 8403は、線形予測分析部 8402により得られた線形予測係 数を符号化し、線形予測係数符号を出力する (S8403)。線形予測係数復号化部 840 4は、線形予測係数符号ィ匕部 8403力 の出力を復号ィ匕し、 P次の量子化済線形予測 係数 (a
1 V..,a )を出力する（S8404)。本例では、線形予測係数符号ィ匕部 8403力 の P
出力を線形予測係数復号化部 8404で復号化して、量子化済線形予測係数を得る構 成としている。しかし、線形予測係数復号化部 8404を無くし、線形予測係数符号化部 8403から線形予測係数符号とそれに対応する量子化済線形予測係数を得る構成と してちよい。
[0032] フレーム間補正処理部 2405は、現在のフレームのシフト量 Sをシフト量算出部 820か j
ら受け取る（S24051)。フレーム間補正処理部 2405は、シフト量バッファ 2406に現フレ ームのシフト量 Sを記録し、シフト量バッファ 2406から直前のフレームのシフト量 S を j H 読み出す (S2406)。フレーム間補正処理部 2405は、シフト量の違い S -S を計算し、 j H
サンプルバッファ 2408が保持する直前のフレームの最後の P個のサンプルを、 S -S j n だけ右または左にシフトする（補正する） (S24052) o右シフトか左シフトかは、シフト量 算出方法で右シフトを正の方向と定義するの力左シフトを正の方向と定義するのかで 決まる。
[0033] この補正により、直前のフレームのシフト量 S が現フレームのシフト量 Sと異なる場
H i 合でも、現フレームの最初のサンプルの線形予測に用いる直前のフレームの最後の
P個のサンプルの値（Υ ,.,.,Υ )は、現フレームと同じシフト量のサンプル値（Υ'
- 1 - ρ - 1
Y' )となる。なお、現フレームが、先頭フレームかランダムアクセスフレーム（RAフレ
— ρ
ーム：過去のフレームからの予測を用いないフレーム）の場合には直前のフレームの シフト量もサンプル値も存在しない。対応方法としては、初期化で直前のフレームの 最後の Ρ個のサンプルの値 (Υ ,...,Υ )として 0を代入しておく方法や、先頭フレーム
- 1 - Ρ
力ランダムアクセスフレームの場合にはシフト量の変更処理を行わない方法などがあ る。ただし、これらに限る必要はない。
[0034] 逆フィルタ 8407は、現フレームのサンプル値の少なくとも最後の Ρサンプルを、サン プルバッファ 2408に保持する。また、直前のフレームの最後の Ρ個のサンプル値をサ ンプルバッファ 2408から読み出す (S2408)。逆フィルタ 8407は、線形予測係数符号で 伝達される信号を、線形予測係数復号化部 8404から出力された P次の量子化済線 形予測係数（a 及びサンプルバッファ 2408から読み出した直前のフレームの 最後の P個のサンプル値と現フレームのサンプル値を用いて計算する。具体的には 、信号の現フレームの i番目のサンプルの予測値 Y〃は直前の P個のサンプル値から 求めるので、 l?i?Pの範囲では、現フレームのト 1個のサンプル値と、直前のフレーム の P-i+1個のサンプル値を使用して線形予測を行なう必要がある。即ち、現在のフレ ームの量子化済線形予測係数（a V..,a 1、直前のフレームのサンプル値 (Υ' , ...,Υ'
1 Ρ - 1
)と現フレームのサンプル値 (Υ ,... ,Υ )を用いて、次のように計算される。
- Ρ 1 i-1
[数 2] P)
Figure imgf000016_0001
(2) 逆フィルタ 8407は、さらに、入力整数信号 から復元した線形予測係数符号で伝達さ れる信号を減算し、残差信号 rを出力する（S8407)。従って、残差信号 rは、次式のよ うになる。
[数 3] ρ-ί+ϊ i-1 、
Υ: - ∑ ak+i-l ' ^ -k +∑ k " (1≤ i < P) k=l k=l
ri = P
-∑ak - Yi-k (P < i) k=l
(3)
残差信号符号化部 8409は、逆フィルタ 8407から出力された残差信号を符号化し、 残差符号を出力する（S8409)。統合部 (Multiplexer) 8410は、線形予測係数符号ィ匕 部 8403が出力した線形予測係数符号と残差信号符号化部 8409が出力した残差符 号とを統合して整数信号符号として出力する (S8410)。
図 14に、本発明の復号化装置の機能構成を示す。復号化装置 600は、分割部 (De multiplexer) 910、整数信号復号化部 620、誤差信号復号化部 930、逆シフト処理部 95 0と誤差成分加算処理部 960を有する整数'誤差信号結合処理部 940から構成される 。図 8に示した復号ィ匕装置 900との違いは、整数信号復号ィ匕部 620がシフト量も考慮 して線形予測復号ィ匕を行なうことである。復号化装置 600の処理フローは、図 9の処 理フローのステップ S920を、図 16に示すステップ S620に変更したものである。
[0036] 図 15は図 14における本発明の線形予測復号ィ匕を行なう整数信号復号ィ匕部 620の 機能構成例を示す。また、図 16に整数信号復号ィ匕部 620の線形予測復号ィ匕処理フ ローを示す。整数信号復号化部 620は、分割部（Demultiplexer) 9201、線形予測係数 復号化部 9202、残差信号復号化部 9203、フレーム間補正処理部 6204、シフト量バッ ファ 6205、サンプルバッファ 6206、合成フィルタ 9207から構成される。図 10の整数信 号復号化部 920との違いは、フレーム間補正処理部 6204とシフト量バッファ 6205が追 加された点と、サンプルバッファ 6206がサンプル値のシフト量を変更できる点である。
[0037] 整数信号復号化部 620では、予め、シフト量バッファ 6205とサンプルバッファ 6206を 初期化（直前のフレーム情報がない状態）にしておく。分割部（Demultiplexer) 9201が 、符号化されたデータを受信、蓄積し、線形予測係数符号と残差符号とに分離する（ S9201) o線形予測係数復号ィ匕部 9202は、線形予測係数符号を復号化し、 P個の線 形予測係数 (a' ,...,a' )を出力する (S9202)。残差信号復号化部 9203は、残差符号を
1 P
復号化し、残差信号 rを出力する（S9203)。一方、フレーム間補正処理部 6204は、現 フレームのシフト量 Sを分割部（Demultiplexer) 9201から受信する（S62041)。フレーム 間補正処理部 6204は、現フレームのシフト量 Sをシフト量バッファ 6205に保存するとと もに、シフト量バッファ 6205から直前のフレームのシフト量 S を読み出す（S6205)。フ
H
レーム間補正処理部 6204は、シフト量の違い S-S を計算し、サンプルバッファ 6206
j H
に保持されている直前のフレームの最後の P個のサンプル値 (Y ,...,Y )を、 S - S だ
- 1 -Ρ j Γΐ けシフトする（補正する） (S62042) o右シフトか左シフトかは、対応する符号化装置で のシフト方向に対応するものとする。
[0038] この補正により、直前のフレームのシフト量 S が現フレームのシフト量 Sと異なる場
H i
合でも、現フレームの最初のサンプルの線形予測に用いる前フレームの最後の P個 のサンプルの値（Υ ,.,.,Υ )は、現フレームと同じシフト量のサンプル値（Υ' ,.,.,Υ' )
- 1 - ρ - 1 - Ρ となる。なお、現フレームが、先頭フレーム力ランダムアクセスフレームの場合には直 前のフレームのシフト量もサンプル値も存在しない。対応方法としては、初期化で直 前のフレームの最後の P個のサンプルの値 (Y ,.,.,Υ )として 0を代入しておく方法や
- 1 - Ρ
、先頭フレーム力ランダムアクセスフレームの場合にはシフト量の変更処理を行わな い方法などがある。ただし、これらに限る必要はない。
[0039] 合成フィルタ 9207は、現フレームのサンプル値の少なくとも最後の Ρサンプルを、サ ンプルバッファ 6206に保持する。また、直前のフレームの最後の Ρ個のサンプル値を サンプルバッファ 6206から読み出す（S6206)。合成フィルタ 9207は、線形予測係数復 号化部 9202が出力した量子化済線形予測係数 (a
1 V..,a I ,サンプルバッファ 9206 P
に保持され、フレーム間補正処理部 6204によって補正された直前フレームのサンプ ル値 (Υ' ,.-.,Υ' )及び現フレームのサンプル値 (Υ ,.,.,Υ )と、残差信号 rとを用いて
- 1 -P 1 i-1 i
、次式のように整数信号 Yを線形予測合成する（S9207)。
[数 4]
Figure imgf000018_0001
(4)
このように、直前のフレームのシフト量と符号化対象のフレームのシフト量とを考慮し て線形予測符号ィ匕のフレーム間予測を行うので、効率的な符号ィ匕を行うことができ、 符号量を少なくすることができる。
[0040] [第 2実施例]
図 17に第 2実施例の符号化装置の機能構成を示す。前述の第 1実施例ではビット シフトによりサンプルの振幅調整を行なった力 この実施例では、フレーム内のサン プル値 Xをそれらの最大公約数により割り算することによりサンプルの振幅ビット数を 削減し、前述のビットシフトのような振幅調整を実現している。符号化装置 300は、フレ ームバッファ 810、共通乗数決定部 320、除算処理部 331と乗算部 332と誤差算出部 33 3とを有する剰余分離処理部 330、整数信号符号化部 340、誤差信号符号化部 850、 統合部（Multiplexer) 860から構成される。図 1の符号化装置 800との違いは共通乗数 決定部 320、誤差算出部 333とを有する剰余分離処理部 330、整数信号符号化部 340 である。
[0041] 図 18に符号化装置 300の処理フローを示す。フレームバッファ 810は、ディジタルの 入力信号 Xを一時的に蓄積し、 N個のサンプル値 X (i=l,... ,Ν )でフレームを構成す
i F i F
る（S810)。共通乗数決定部 320は、フレームごとに入力信号 Xの最大公約数を共通 乗数 Aとして決定する（S320)。ここで、共通乗数 Aは、次式のように乗数 mとシフト量
Sに分解することができる。ただし、乗数 mは、 m = 1.Mと表現でき、 1.0≤m < 2.0であ る。
[数 5]
s.
1.Μ; χ 2^ (5) m = 1.0の場合は、 Αはシフト量 Sと等価であり、シフトのみが行われる。共通乗数 Aは
] j ] ]
、このように分解することができるので、図 4と図 5に示したシフト量 Sを求める方法によ りシフト量 Sを求め、整数部の振幅が最大となる値以下となるように乗数 mを求めれば よい。
[0042] 剰余分離処理部 330の除算処理部 331には、入力信号 Xと共通乗数 Aとが入力され る。除算処理部 331は、次式によって整数信号 Yを求める（S331)。
[数 6]
≥0の^ \
Figure imgf000019_0001
Χ,<0の齢、
Υ; X; x 2Q— 1一 (7)
Figure imgf000019_0002
乗算部 332は、除算処理部 331の出力に共通乗数 Aを掛け (S332)、誤差算出部 333 で、誤差信号 Z =X -Y ΧΑを求める (S333)。整数信号符号化部 340は、剰余分離 処理部 330で分離された整数信号を、共通乗数 Aを考慮して線形予測符号化する (S 340) o誤差信号符号化部 850は、剰余分離処理部 330で分離された誤差信号を符号 化する（S850)。統合部 (Multiplexer) 860は、符号化された整数信号と誤差信号とシ フト量を統合し、符号化データを出力する（S860)。
[0043] 図 19に第 2実施例の整数信号符号化部 340の機能構成例を示す。整数信号符号 化部 340と図 12に示した第 1実施例の整数信号符号化部 240との違いは、共通乗数 ノ ッファ 3406と共通乗数を用いてサンプルを補正するフレーム間補正処理部 3405に ある。図 20に、整数信号符号化部 340の処理フローを示す。ステップ S340と図 13に 示したステップ S240との違いは、ステップ S34051、 S3406、 S34052にある。ステップ S34 051では、フレーム間補正処理部 3405は、共通乗数決定部 320 (図 17)で定めた共通 乗数 Aを受け取る。ステップ S3406では、フレーム間補正処理部 3405は、現フレーム の共通乗数 Aを共通乗数バッファ 3406に保存するとともに、直前のフレームの共通乗 数 A を共通乗数バッファ 3406から読み出す。ステップ S34052では、フレーム間補正 n
処理部 3405は、共通乗数の比 A /Aを計算し、サンプルバッファ 2408が保持する直
n i
前のフレームの最後の P個のサンプル値 (Υ ,.,.,Υ ) ^Α /Αを乗算 (補正）して、補
-1 - p 卜 1 j
正後のサンプル値 (Υ' ,.-.,Υ' )を保持させる。その他の処理フローは図 13と同じで
- 1 - Ρ
ある。
[0044] このように、この第 2実施例においても、整数信号符号化部 340は、前フレームの整 数信号と現フレームの整数信号とに基づいて線形予測符号化を行なう場合の処理 において、剰余分離処理部 330により共通乗数 Α を用いて振幅調整された前フレー
n
ムの整数信号を、現フレームの共通乗数 Aを用いて振幅調整されたものとなるよう補 正を行なってから現フレームの振幅調整された整数信号の線形予測符号化に用い ている。
[0045] 図 21に、第 2実施例の復号化装置の機能構成を示す。復号化装置 610と図 14に示 した復号ィ匕装置 600との違いは、シフト量ではなく共通乗数を出力する分割部（Demu ltiplexer) 615,共通乗数を用いて整数信号を復号ィ匕する整数信号復号ィ匕部 625、逆 シフトの代わりに乗算処理をする乗算処理部 650を備える整数'誤差信号結合処理 部 640にある。図 22に復号化装置 610の処理フローを示す。分割部（Demultiplexer) 6 15は、符号化データを蓄積し、それぞれの符号を分離する (S615)。整数信号復号化 部 625は、整数信号を復号化する（S625)。誤差信号復号化部 930は、誤差信号 を 復号化する（S930)。整数'誤差信号結合処理部 640の乗算処理部 650は、復号化さ れた整数信号 Y;に、分割部 615から出力された共通乗数 Ajを掛ける (S650)。整数'誤 差信号結合処理部 640の誤差成分加算処理部 960は、共通乗数が乗算された整数 信号 Yと誤差信号 Zを結合し、出力 Xを生成する（S960)。
[0046] 図 23に第 2実施例の整数信号復号ィ匕部 625の機能構成例を示す。また、図 24に 整数信号復号ィ匕部 625の処理フロー (ステップ S625)を示す。整数信号復号化部 625 と図 15に示した整数信号復号ィ匕部 620との違いは、フレーム間補正処理部 6254、共 通乗数バッファ 6255にある。ステップ S625と図 16に示すステップ S620との違いは、ス テツプ S62541、 S6255、 S62542にある。ステップ S62541では、フレーム間補正処理部 6 254は、現フレームの共通乗数 Aを分割部（Demultiplexer) 615 (図 21)力 受け取る。
j
ステップ S6255では、フレーム間補正処理部 6254は、現フレームの共通乗数 Aを共通 乗数バッファ 6255に保存するとともに、共通乗数バッファ 6255から直前のフレームの 共通乗数 A を読み出す。ステップ S62542では、フレーム間補正処理部 6254は、共
n
通乗数の比 A /Aを計算し、サンプルバッファ 6206が保持する直前のフレームの最
H i
後の P個のサンプル値 (Υ ,.,.,Υ ) ^Α /Αを乗算 (補正）して、補正後のサンプル値
- 1 hi j
(Υ' 1 ,.,.,Υ' )を保持させる。その他の処理フローは図 16と同じである。
このように、直前のフレームのシフト量と符号化対象のフレームのシフト量とを考慮し て線形予測符号ィ匕のフレーム間予測を行うので、効率的に符号ィ匕でき、符号量を少 なくすることができる。
[0047] [第 3実施例]
図 25に示す符号ィ匕装置の実施例は、ディジタル入力信号が整数部のみで表現さ れた表現形式の信号を符号化する場合である。特にこの実施例では、例えば図 26 の破線 1-1の範囲で示すようにフレーム内の全サンプルの最下位側が全て〃 0〃となる ような桁が 1桁以上連続する場合に、破線 2-1の範囲で示すようにそれらの" 0〃の桁が 下位側に押し出されるように全サンプルを右シフトすることにより、シフトしない場合に 比べて整数信号符号ィ匕部における線形予測残差信号の振幅を減少させることがで き、結果として残差信号の圧縮効率がよくなり残差符合の量が減少する。これにより、 シフト桁情報を符号として余分に保持したとしても、全体として符号量が小さくなるよう にしている。 [0048] 符号ィ匕装置 400の機能構成は図 11における誤差信号符号ィ匕部 850は設けられず、 図 25に示すように、フレームバッファ 810、シフト量算出部 420、整数信号シフト処理 部 430、整数信号符号化部 240、統合部 460から構成されている。図 27に、符号化装 置 400の処理フローを示す。 1フレーム分の入力整数信号 X (i=l,...,N )がフレームバ
i F
ッファ 810に蓄積され（S810)、シフト量算出部 420はフレームバッファ 810から読み出し た全整数信号サンプル Xの最下位側で all〃0〃となる連続桁数をシフト量 S'として求め る（S420)。
[0049] 図 28はステップ S420の詳細な処理フローを示す。桁数を計数するパラメータ kの初 期値を 1とする（S421)。フレームバッファ 810中の N個の整数信号サンプル Xの LSB
F i 力も k番目の桁のビットを読み取る（S422)。読み取った N個のビット中に〃 1"が含まれ
F
て 、る力チェックする（S423)。 "1"が含まれて!/、なければ kを 1だけ増やして（S424)ス テツプ S422に戻り、再びステップ S422, S423を実行する。読み取った N個のビット中
F
に" Γが含まれて 、た場合は- (k-1)をシフト量 S'として求める（S425)。 S'は負となる ので、整数信号サンプル Xを下位方向にシフトすることになる。
[0050] 整数信号シフト処理部 430は全整数信号サンプル Xを S'ビット下位側にシフトして、 シフトされた整数信号サンプル X'を整数信号符号化部 240に与える (S430)。整数信 号符号化部 240の構成とその処理は図 12に示した整数信号符号化部 240の構成と 図 13に示したその処理フローと同様なので図 12、 13を参照して説明する。ただし、 図 12、 13における信号 Y、シフト量 Sはそれぞれ Χ', S'に置き換えるものとする。シフ トされた整数信号サンプル X'が区間分割部 8401を介して線形予測分析部 8402に与 えられると共に逆フィルタ 8407にも与えられる。線形予測分析部 8402は与えられた整 数信号 X'を線形予測分析して線形予測係数 (a ,...,a )を求め（S8402)、線形予測係
i 1 P
数符号化部 8403は線形予測係数を符号化する (S8403)。線形予測係数復号化部 84 04は線形予測係数の符号を復号化して量子化線形予測係数 ( ，… ）を求める。
1 P
前述のように線形予測係数復号化部 8404を設けず、線形予測係数符号化部 8403で 線形予測係数を符号ィ匕する際に量子化された線形予測係数を使用してもよい。
[0051] 一方、シフト量 S'はフレーム間補正処理部 2405に与えられ（S24051)、シフト量バッ ファ 2406に保持すると共に保持されている前フレームのシフト量 S' を読み出し、差 S' - S' が補正量として求められる（S2406)。サンプルバッファ 2408に保持されて!、る前 j n
フレームの最後の p個のサンプルに対しこの補正量 s'-s' だけビットシフトすることに j H
より現フレームのサンプルに対するシフト量 S'と一致させる（S24052)。
[0052] 逆フィルタ 8407は復号された残差信号 r、量子化線形予測係数 )、前フレ
i 1 P
ームの補正された整数信号サンプル、サンプルバッファ 2408に保持されて!、る現サ ンプル点はり過去の整数信号サンプルを使って式 (3) に従って現サンプル点 iの残 差信号 rを計算する（S2408, S8407) oただし、式 (3) における Yは X'におきかえるも のとする。得られた残差信号 rは残差信号符号化部 8409により符号化され (S8409)、 統合部 8410により線形予測係数符号と統合されて (S8410)符号ィ匕データとして出力 される。
[0053] 図 29に、図 25の符号ィ匕装置 400に対応する復号ィ匕装置 700の機能構成例を示す。
復号化装置 700と図 14に示した復号化装置 600との違いは、誤差信号復号化部 930 と誤差成分加算処理部 960がないことである。図 30に、復号化装置 700の処理フロー を示す。分割部（Demultiplexer) 910は、符号化データを蓄積し、整数信号の符号 (線 形予測係数符号と残差符号)とシフト量 S'の情報を分離する (S910)。整数信号復号 化部 620は、整数信号の符号を復号化する（S620)。逆シフト処理部 950は、復号化さ れた整数信号を分割部力 出力されたシフト量 S'に従って、逆シフト (符号ィ匕時のシ フトを逆向きのシフト）を行う（S950)。
[0054] 整数信号復号ィ匕部 620の構成とその処理 (ステップ S620)は整数信号が X'となり、シ フト量が S'となる点が異なるだけで図 15の整数信号復号ィ匕部 620と図 16の処理フロ 一と同様なのでこれらの図を使って簡単に説明をする。整数信号の符号は分割部 92 01で線形予測係数符号と残差符号に分離され (S9201)、それぞれ線形予測係数復 号化部 9202、残差信号復号化部 9203で線形予測係数 (a' ,...,a' )と残差信号 r (i=l,.
1 P i
• ·，Ν )に復号化され（S9202, S9203)、合成フィルタ 9207に与えられる。
F
[0055] 一方、シフト量 S'はフレーム間補正処理部 6204に与えられる（S62041)。フレーム間 補正処理部 6204は現フレームのシフト量 S'とシフト量バッファ 6205に保持されている 前フレームのシフト量 S' との差 S' -S' を補正量として求め（S6205)、サンプルバッフ n i H
ァ 6206に保持されて ヽる前フレームの最後の P個の復号された整数信号サンプル (X ' 1 ,.,.,χ'— ρ )に対し補正量だけビットシフトを行なうことにより、現フレームの整数信号サ ンプルのシフト量 S'と一致させる（S62042)。合成フィルタ 9207は復号された残差信号 r、線形予測係数 (a' ,...,a' )、前フレームの補正された整数信号サンプル、サンプル i 1 P
ノ ッファ 6206に保持されている現サンプル点はり過去の復号された整数信号サンプ ルを使って式 (4) に従って現サンプル点 iの整数信号 X'を計算する（S6206, S9207) 。ただし、式 (4) における Yは X'におきかえるものとする。
[0056] 上述の図 25は入力信号が整数信号の場合の符号化装置の実施例として示したが 、整数信号を符号ィ匕するのであるから、当然図 11の符号ィ匕装置 200における整数信 号符号ィ匕部 240として整数信号 Yの符号ィ匕に使用してもよい。従って、その場合の符 号化装置 200では、整数信号'誤差信号分離部 830においてシフト量 Sによりサンプ ル値 Xのシフト（Q-1-Sビットのシフト）が行なわれ、それによつて得られた整数信号 Y. に対し、整数信号符号ィ匕部 240において、桁数 S'だけ更にビットシフトされることにな る。整数信号符号ィ匕部 240から出力される符号ィ匕データには上記シフト量 S'を表す 情報が符号として含まれる。
[0057] 同様に図 29に示した復号ィ匕装置 700は、図 14に示した復号ィ匕装置 600における整 数信号 Yを復号ィ匕する整数信号復号ィ匕部 620に使用してもよい。この場合には、整 数信号復号ィ匕部 620において、復号された整数信号は S'ビットだけ逆シフトされ整数 信号 Yが復元される。次に逆シフト処理部 950において、 Yが Sビットだけ逆シフトされ 、さらに誤差成分加算処理部 960にお ヽて誤差信号 Zが加算されて元のディジタル 信号 Xが復元される。
また同様に図 25に示した符号ィ匕装置を図 17の符号ィ匕装置 300における整数符号 化部 340として用いたり、図 29に示した復号ィ匕装置を図 21の符号ィ匕装置における整 数信号復号ィ匕部 625として用いたりしてもょ 、。
[0058] [第 4実施例]
本実施例では、シフト量算出部で、フレーム内の振幅値が最大のサンプル値を整 数部で表現できる最大の振幅となるようにシフト量候補を算出し、前記シフト量候補 に従って定めた整数部の下位の予め定めた範囲のビット群の 0または 1の頻度を用 いて、予め定めた基準に従って、フレームのシフト量をシフト量候補力 補正して決 定する方法と、第 1実施例で示した方法とを組み合わせる。
[0059] 本実施例の符号化装置の機能構成例を図 31に示す。符号化装置 200'は、フレー ムバッファ 810、下位桁チェック部 230を有するシフト量算出部 210、整数信号'誤差信 号分離部 830、整数信号符号化部 240、誤差信号符号化部 850、統合部 (Multiplexer ) 860から構成される。図 11の第 1実施例の符号化装置 200との違いは、下位桁チエツ ク部 230を有するシフト量算出部 210にある。
[0060] 符号化装置 200'の処理フローは、図 3の処理フローにおけるステップ S820を図 32 に示すステップ S210に置き換え、ステップ S840を図 13に示したステップ S240に置き換 えたものである。図 32に、シフト量算出部 210 (ステップ S210)の処理フローを示す。ス テツプ S210では、シフト量算出部 210で、フレーム内のサンプル値の最大振幅を整数 部の量子化ビット数で表現可能な最大振幅にマッピングしてシフト量候補 Δ Eを求め る（S120)。ステップ S120の処理内容は、実質的にステップ S820 (図 4)またはステップ S820' (図 5)と同じである。違いは、結果がシフト量の決定値として扱われるステップ S 820 (S820')に対して、ステップ S120の結果は、シフト量の候補として扱われるだけで ある。
[0061] シフト量算出部 210の下位桁チェック部 230は、シフト量候補 Δ Εに従って定めた整 数部の最下位を含む最下位の桁力 順に、 1が予め定めた割合以下、または予め決 めた数以下の連続する桁数 kを前記シフト量候補 Δ Eに加算することにより Δ Eを更 新する（S230)。ここで、予め定めた割合または数は、 0 (すべてのビットが 0)であって もよい。シフト量算出部 210は、更新されたシフト量候補 Δ Εをシフト量 Sとする（S240) 図 33にシフト量算出部 210の下位桁チェック部 230の処理 (ステップ S230)の詳細な 処理フローを示す。下位桁チェック部 230は、桁数パラメータ kの初期値を 1とし、フレ ームを構成するサンプル数 Nのサンプル値を取り込む（S2301)。シフト量候補 Δ Εに
F
よって整数部と誤差部とに分離した場合の整数部の最下位力 最下位桁を含む k番 目の桁の全ビット中の 1の数 mを取得する（S2302)。 1の数 mが、予め定めた閾値以 下 (または予め決めた割合以下)かを確認する（S2303)。ステップ S2303が真の場合 には、シフト量候補 Δ Εに 1を加え、 kに 1を加算し（S2304)、ステップ S2302に戻る。ス テツプ S2303が真でな!、場合は、ステップ S230を終了する。
[0062] ステップ S230が終了すると、図 32に示したようにステップ S240へ進み、シフト量候補
Δ Εがシフト量 Sに設定される。このように処理することで、ステップ S120で求めたシフ ト量候補に従って定めた整数部の最下位桁から 'Tが予め定めた割合以下 (または 所定数以下）の桁が k桁連続した範囲（ビットプレーンと呼び、 kは 1以上の整数）が検 出された場合は、シフト量 Sをステップ S120で求めたシフト量候補に kをカ卩えた数に補 正できる。また、閾値を 0とした場合には、 k桁のビットプレーンのすべてのビットが 0で あった場合にシフト量候補 Δ Eを k増やすことになる。
[0063] このようにシフト量 Sを補正決定することで、シフトにより下位側の〃 1"が少な 、ビット
j
プレーンを誤差部に含めた方が符号量を少なくすることができ、圧縮率を向上するこ とがでさる。
なお、本実施例では、〃1"の数の割合 (または数）が閾値以下であることを確認した 力 0の割合 (または数）が閾値以上であることを確認してもよい。
このようにフレーム内の符号ィ匕効率を向上させる方法 (予め決めた基準に対する整 数部の下位側の 0または 1の頻度に基づいて、シフト量を補正する方法）と、フレーム 間予測を用いて符号ィ匕の効率を高める方法 (第 1実施例）とを組み合わせることがで きる。従って、フレーム内の符号化の効率を高める方法と、フレーム間予測による符 号ィ匕の効率を高める方法とを両立させることができる。
[0064] [変形例 1]
図 34は図 31の第 4実施例における下位桁チェック部 230の処理の第 1変形例を示 す。上述の第 4実施例では、シフト量算出部 210の下位桁チェック部 230で、最下位か ら順に各桁中の〃 1"の数 (または比率)を閾値と比較した。本変形実施例では、シフト 量候補に従って定めた整数部の最下位桁力 第 k桁の範囲 (kは 1以上の整数)の全 ビット中の〃 1"の数が予め定めた割合 (または数)以下の場合には、前記シフト量候補 に kをカ卩えた数をシフト量 Sとする。本変形例では、図 33に示したステップ S230の代わ りに、図 34に示す処理フロー（ステップ S230')を実行する。
[0065] 下位桁チェック部 230は、 N個のサンプル値を取り込む（S2301)。 kに初期値 1を代
F
入する (S2311)。シフト量候補 Δ Εによって整数部と誤差部とに分離した場合の整数 部の最下位桁カゝら最下位桁を含む k番目の桁までの〃 1〃となるビットの数 mを取得す る（S2312)。 m/ (k-N )が、予め定めた閾値以下かを確認する（S2313)。ステップ S231
F
3が真の場合には、 kに 1をカ卩ぇ（S2314)、ステップ S2312に戻る。ステップ S2313が真 でない場合は、シフト量候補 Δ Εに k- 1をカ卩ぇ (S2315)、ステップ S230'を終了する。ス テツプ S230'が終了すると、図 32に示したようにステップ S240へ進み、シフト量 Sがシ フト量候補 Δ Eに設定される。
なお、本変形例では、〃1"の数の比率が閾値以下であることを確認した力 "0 "の比 率が閾値以上であることを確認してもよ 、。
[0066] [変形例 2]
図 35は、図 31における下位桁チェック部 230の処理の第 2変形例を示す。本変形 例では、シフト量算出部 210の下位桁チェック部 230で、シフト量候補に従って定めた シフト量から 1つずつシフト量を増やしながら、当該シフト量に従った符号ィ匕を行った 場合の符号量を計算し、前のシフト量での符号量よりも符号量が増えた場合には、 1 つ前のシフト量を当該フレームのシフト量 Sとする。本変形例では、図 33に示したステ ップ S230の代わりに、図 35に示す処理フロー（ステップ S230")を実行する。
[0067] 下位桁チェック部 230は、 N個のサンプル値を取り込む（S2301)。 D を無限大とす
F min
る（S2321)。実際には、 D を符号量として取りうる最大値とすればよい。シフト量候補
min
Δ Εによって整数部と誤差部とに分離した場合の符号量 Dを計算する (S2322)。D≤ D かを確認する（S2323)。ステップ S2323が真の場合には、 D を Dとし（S2324)、シ min min
フト量候補 Δ Εに 1を加え（S2304)、ステップ S2322に戻る。ステップ S2323が真でない 場合は、シフト量候補 Δ Εから 1を引き（S2325)、ステップ S230 "を終了する。ステップ S 230 "が終了すると、図 32に示したようにステップ S240へ進み、シフト量候補 Δ Εがシ フト量 Sに設定される。
[0068] [変形例 3]
図 36は、図 31の符号ィ匕装置における下位桁チェック部 230の処理の第 3変形例を 示す。本変形例では、シフト量算出部 210の下位桁チェック部 230で、シフト量候補に 従って定めた整数部の最下位桁を含む最下位カゝら k桁の範囲 (kは 1以上の整数)の 全ビット中の" Γの数の比率を、 kを 1から 1つずつ増やしながら計算し、前記 1の比率 が前のシフト量での比率よりも増えた場合の kを求め、前記シフト量候補に k-1を加え た数をシフト量 Sとする。本変形例では、図 33に示したステップ S230の代わりに、図 3 6に示す処理フロー (ステップ S230〃'）を実行する。
[0069] 下位桁チェック部 230は、 N個のサンプル値を取り込む（S2301)。 R に 1、 kに初期
F min
値 1を代入する (S2331)。シフト量候補 Δ Εによって整数部と誤差部とに分離した場 合の整数部の最下位桁から k番目までの全ビット中の〃 1"の数の比率 Rを求める（S23 32)。 R≤R かを確認する（S2333)。ステップ S2333が真の場合には、 R を Rとし、 k
min min
に 1を加え（S2334)、ステップ S2332に戻る。ステップ S2333が真でない場合は、シフト 量候補 Δ Εに k- 2をカ卩ぇ（S2335)、ステップ S230 "'を終了する。ステップ S230 "'が終了 すると、図 32に示したようにステップ S240へ進み、シフト量候補 Δ Εがシフト量 Sに設
j 定される。
[0070] [変形例 4]
図 37は、図 31の符号ィ匕装置における下位桁チェック部 230の処理の第 4変形例を 示す。上述の変形例 3では、〃1"の数の比率を用いてシフト量を求めた力 "0 "の数の 比率を用いてシフト量を求めてもよい。本変形例では、図 33に示したステップ S230の 代わりに、図 37に示す処理フロー (ステップ S230"")を実行する。
[0071] 下位桁チェック部 230は、 N個のサンプル値を取り込む（S2301)。 R に 0、 kに 1を
F max
代入する (S2331')。シフト量候補 Δ Εによって整数部と誤差部とに分離した場合の整 数部の最下位桁から k番目までの全ビット中の 0の比率 Rを求める（S2332')。 R≥R
max かを確認する（S2333')。ステップ S2333'が真の場合には、 R を Rとし、 kに 1を加え（S max
2334')、ステップ S2332'に戻る。ステップ S2333'が真でない場合は、シフト量候補 Δ Ε に k- 2を加え（S2335)、ステップ S230 ""を終了する。ステップ S230 ""が終了すると、図 32に示したようにステップ S240へ進み、シフト量候補 Δ Εがシフト量 Sに設定される。 上述の図 31の符号ィ匕装置 200'に対応する復号ィ匕装置としては図 14に示した復号 化装置 600を使用することができる。
[0072] [変形例 5]
図 38に示す符号ィ匕装置 400'は、第 4実施例及びその変形例 1〜4の変形であって 、ディジタル入力信号が整数部のみで表現される表現形式の場合である。誤差部が ないため、符号化装置 400'の機能構成は図 38に示すように図 31の符号化装置 200' カゝら誤差信号符号ィ匕部 850を取り除き、かつ整数信号'誤差信号分離部 830を整数 信号シフト処理部 430で置き換えた構成となっている。また、本変形例は、図 31にお ける場合と同様に、シフト量算出部 210で、フレーム内の振幅値が最大のサンプル値 を整数部で表現できる最大の振幅となるようにシフト量候補を算出し、更に、前記シ フト量候補に従って定めた整数部の最下位力 前述のように" 0"または〃 1"の頻度の 予め定めた基準に従って決まる、連続した桁数の範囲 (ビットプレーン)を補正シフト 量としてシフト量候補を補正する。誤差信号符号ィ匕部が設けられてないため、例えば "1"の頻度が所定値以下で含まれるビットプレーンがシフトにより切り取られた場合は 、そのビットプレーンの" Γの情報は失われてしまうので、この実施例による符号ィ匕装 置は非可逆符号化も許容した符号ィ匕を行なうことになる。
[0073] シフト量算出部 210の機能構成と処理フローとしては、図 31におけるシフト量算出 部 210の構成と図 32、 33の処理フローあるいは図 34〜37の変形例 1〜4を適用する ことができる。
図 38に示した符号ィ匕装置に対応する復号ィ匕装置としては、図 29に示した復号ィ匕 装置 700を使用することができる。
[0074] [第 5実施例]
本実施例は、直前のフレームとのシフト量の違いが、予め定めた範囲内の場合に は、現シフト量を直前のシフト量と同じとする方法と、図 11で示した第 1実施例との組 み合わせである。
[0075] 図 39に本実施例の符号化装置の機能構成例を示す。符号化装置 100は、フレーム ノ ッファ 810、シフト量候補算出部 120とシフト量選定部 130とフレームシフト量保持バ ッファ 140から構成されるシフト量決定部 110、整数信号'誤差信号分離部 830、整数 信号符号化部 240、誤差信号符号化部 850、統合部 (Multiplexer) 860から構成される 。図 11の符号化装置 200との違いは、シフト量決定部 110にある。
[0076] 符号化装置 100の処理フローは、図 3の処理フローで、ステップ S820をステップ S110
(図 40)に、ステップ S840をステップ S240 (図 13)に置き換えたものとなる。図 40にシ フト量決定部 110の処理フロー（ステップ S110)を示す。ステップ S110では、まず、シフ ト量候補算出部 120で、フレーム内のサンプル値の最大振幅を整数部の量子化ビット 数で表現可能な最大振幅にマッピングしてシフト量候補 Δ Eを求める（S120)。シフト 量選定部 130は、現フレームが先頭フレームまたはランダムアクセスフレーム (RAフレ ーム：過去のフレームからの予測を用いな!/、フレーム）であるか否かを判断する（S140 )。先頭フレーム力ランダムアクセスフレームの場合には、シフト量選定部 130は、シフ ト量候補 Δ Eを現フレームのシフト量 Sとする（S150)。先頭フレームでもランダムァク セスフレームでもない場合には、シフト量選定部 130は、フレームシフト量保持バッフ ァ 140から 1または複数フレーム過去のフレームのシフト量 S ,...,S (nは 1以上の整
hi rn
数）を読み出し、過去のフレームのシフト量とシフト量候補 Δ Εを用いて現フレームの シフト量 Sを決定する（S130)。
[0077] 図 41に、 n=lの場合のシフト量選定部 130の処理 (ステップ S130)の詳細な処理フロ 一例を示す。シフト量選定部 130は、フレームシフト量保持バッファ 140から直前のフ レームのシフト量 S を、シフト量候補算出部 120からシフト量候補 Δ Εを読み込む (S1
H
301)。 S > Δ Εを確認する（S1302)。真の場合には S く Δ Ε+ αを確認する（S1303) n H
。ここで、 αは予め定めておく閾値である。ステップ S1302と S1303とがともに真の場合 には、直前のフレームのシフト量 S を現フレームのシフト量 Sとする（S1304)。また、ス
H j
テツプ S1302と S1303のどちらかが真でない場合には、シフト量候補 Δ Εを現フレーム のシフト量 Sとする（S1305)。
[0078] aはシフト量の揺らぎが一定以上になった場合にのみシフト量を変化させるように するための閾値で、たとえば予め 5に設定しておく。《= 5の場合には、当該フレーム の最大振幅を分析して得られたシフト量侯補 Δ Ε力 前のフレームのシフト量 S より
H
も大きくなる力、もしくは S -5よりも小さい値となった場合にのみシフト量を変化させる n
ことに相当する。
このようにフレームのシフト量 Sを決定することで、頻繁なシフト量の変化がなくなり、 フレーム間予測を用いて圧縮符号ィ匕する場合の圧縮率を向上することができる。 図 39の符号ィ匕装置 100に対応する復号ィ匕装置としては、図 14に示した復号ィ匕装 置 600を使用することができる。
[0079] [変形例 1] 第 5実施例では、シフト量決定部 110のシフト量選定部 130は、図 41に示したように 、閾値 αを予め決めておき、直前のフレームのシフト量と現フレームのシフト量候補と の差が閾値以内であれば現フレームのシフト量を直前のフレームと同じにした。本変 形例では、シフト量決定部 110のシフト量選定部 130は、直前のフレームのシフト量の 値から現フレームのシフト量候補の値までの各値のシフト量での符号化後のデータ 量を計算して、最もデータ量が少な 、シフト量を現フレームのシフト量とする。
[0080] 図 42にステップ S130の代わりとなるシフト量選定部 130の処理フロー（ステップ S130' )を示す。シフト量選定部 130は、フレームシフト量保持バッファ 140から直前のフレー ムのシフト量 S を、シフト量候補算出部 120からシフト量候補 Δ Εを読み込む (S1301)
H
。 S > Δ Εを確認する（S1302)。ステップ S1302が真の場合には、 D を無限大、シフ j-1 min
ト量パラメータ sの初期値を直前のフレームのシフト量 S とする（S1311)。ただし、無
H
限大とは、符号量として取りうる最大の値とすればよい。シフト量を Sとした場合の整数 信号の符号量と誤差信号の符号量とを求め、統合した場合の符号ィヒデータの符号 量 Dを求める（S1312)。 D が Dよりも大きいかを確認する（S1313)。 D が Dよりも大 s min s min s
きい場合は、 Dを D とし、そのときの sを s として記憶し（S1314)、ステップ S1315に進
s min min
む。 D 力 ¾以下の場合にはステップ S1315に進み、 s> Δ Εであることを確認する（SI min s
315)。ステップ S1315が真の場合は、 sに s-1を代入する（S1316)。ステップ S1315が真 でない場合は、シフト量 Sを s とする（S1317)。ステップ S1302が真でない場合には、
] min
シフト量 Sをシフト量候補 Δ Eとする（S1305)。
このように処理すると、処理の時間は力かる力 確実に符号量の少ないシフト量を 選定することができる。
[0081] [変形例 2]
本変形例では、シフト量決定部 110のシフト量選定部 130は、過去の N個（Nは 2以 上の整数）のフレームのシフト量を記録しておく。シフト量候補力 過去の N個のフレ ームのシフト量の中で、 n番目（nは、 1以上 N未満の整数）に小さいシフト量よりも大き く、かつ直前のフレームのシフト量よりも小さい場合には、直前のフレームのシフト量 を現フレームのシフト量とする。シフト量候補が、過去の N個のフレームのシフト量の 中で、 h番目（hは、 1以上 N未満の整数）に小さいシフト量以下、または直前のフレー ムのシフト量以上の場合には、シフト量候補を現フレームのシフト量とする。
[0082] 図 43にステップ S130の代わりとなるシフト量選定部 130の処理フロー（ステップ S130 ")を示す。シフト量選定部 130は、フレームシフト量保持バッファ 140から過去のフレー ムのシフト量 S (n=l,...,N)を、シフト量候補算出部 120からシフト量候補 Δ Εを読み
rn
込む（S1321)。ただし、 Nは 2以上の整数である。閾値 αを N個の過去のシフト量の 中で、 h番目に小さいシフト量とする（S1322)。ステップ S1302以降の処理は、第 5実 施例の図 41と同じである。
本実施例では、閾値を予め決めておくのではなぐ過去のシフト値力も求めている。 従って、入力信号の特徴を考慮して閾値を変更することができる。
[0083] [変形例 3]
本変形例では、シフト量決定部 110のシフト量選定部 130は、シフト量候補が、直前 のフレームのシフト量より小さ 、場合には、直前のフレームのシフト量を現フレームの シフト量とする。シフト量候補力 直前のフレームのシフト量以上の場合には、シフト 量候補を現フレームのシフト量とする。
図 44にステップ S130の代わりとなるシフト量選定部 130の処理フロー（ステップ S130 を示す。図 41のフローとの違いは、ステップ S1303が削除された点である。従って 、本実施例の場合、シフト量は増加することはある力 減少することはない。ただし、 処理の内容は最も簡単である。
[0084] [変形例 4]
図 45に示す符号化装置の変形例は、第 5実施例及びその変形例 1〜3の変形であ つて、ディジタル入力信号が整数部のみで表現される表現形式の場合である。この 場合には、符号ィ匕装置の機能構成は図 45のように誤差信号符号ィ匕部は設けられて ない。また、本変形例は、直前のフレームとのシフト量の違いが、予め定めた範囲内 の場合には、現シフト量を直前のシフト量と同じとする方法と、第 3実施例の方法との 組み合わせでもある。
[0085] 符号化装置 100' (図 45)と符号化装置 400 (図 25)との違いは、第 5実施例で説明し た符号化装置 100 (図 39)と符号化装置 200 (図 11)との違 、とまったく同じである。つ まり、シフト量決定部 110のみが、第 3実施例と異なる。また具体的なシフト量決定部 1 10の機能構成と処理フローは、第 5実施例及びその変形例 1から変形例 3で、図 40 力も図 44を用いて説明したとおりである。この符号化装置に対応する復号化装置とし ては、図 29の復号ィ匕装置 700を使用することができる。
[0086] [第 6実施例]
図 46に示す符号化装置の実施例は、シフト量算出部で、フレーム内の振幅値が最 大のサンプル値を整数部で表現できる最大の振幅となるようにシフト量候補を算出し 、前記シフト量候補に従って定めた整数部の下位の予め定めた範囲のビット群の 0ま たは 1の頻度を用いて、予め定めた基準に従って、フレームのシフト量をシフト量候 補から補正して決定する方法と、第 5実施例（直前のフレームとのシフト量の違 、が、 予め定めた範囲内の場合には、現シフト量を直前のシフト量と同じとする方法と、第 1 実施例との組み合わせ)で示した方法との組み合わせである。
[0087] 図 46に示すように本実施例の符号化装置 500は、フレームバッファ 810、シフト量候 補算出部 210'とシフト量選定部 130とフレームシフト量保持バッファ 140から構成される シフト量決定部 110'、整数信号 ·誤差信号分離部 830、整数信号符号化部 240、誤差 信号符号化部 850、統合部 (Multiplexer) 860から構成される。符号化装置 500と図 39 の符号ィ匕装置 100との違いは、シフト量候補算出部 210'である。
[0088] シフト量決定部 110'の処理フロー (ステップ S110')は、図 40に示したシフト量決定部 110の処理フローのステップ S120を、図 32に示すステップ S210の処理フローに置き換 えたものである。また、符号化装置 500の処理フローは、図 3の処理フローで、ステツ プ S820を上述のステップ S110'に、ステップ S840をステップ S240 (図 13)に置き換えた ものとなる。また、ステップ S110'中のステップ S130は、第 5実施例の変形例と同様に、 図 42から図 44に示したステップ S130'、 S130"、 S130"'に置き換えることができる。さら に、ステップ S210 (図 32)中のステップ S230は、第 4実施例の変形例と同様に、図 34 力も図 37に示したステップ S230'、 S230"、 S230"'、 S230 ""に置き換えることができる。
[0089] 本実施例のように符号量を少なくできる他の方法と組み合わせることで、さらに符号 量を少なくすることができる。図 46の符号ィ匕装置に対応する復号ィ匕装置としては、図 14の復号ィ匕装置 600を使用することができる。
[0090] [変形例] 本変形例は、第 6実施例の変形であって、ディジタル入力信号が整数部のみで表 現される表現形式の場合である。この場合には、誤差部がないため、符号化装置の 機能構成は図 47のようになる。また、本変形例は、シフト量候補に従って定めた整数 部の下位の予め定めた範囲のビット群の〃0 "または〃 1"の頻度を用いて、予め定めた 基準に従って、フレームのシフト量をシフト量候補力 補正して決定する方法と、直前 のフレームとのシフト量の違いが、予め定めた範囲内の場合には、現シフト量を直前 のシフト量と同じとする方法と、第 3実施例の方法との組み合わせでもある。
[0091] 符号化装置 500' (図 47)と符号化装置 100' (図 45)との違いは、第 6実施例で説明 した符号ィ匕装置 500 (図 46)と符号ィ匕装置 100 (図 39)との違いとまったく同じである。 つまり、シフト量候補算出部 210'のみが、第 5実施例と異なる。また具体的なシフト量 決定部 110'の機能構成と処理フローは、第 6実施例で説明したとおりである。
なお、上記の実施例はコンピュータに、上記方法の各ステップを実行させるプログ ラムを読み込ませ、実施することもできる。また、コンピュータに読み込ませる方法とし ては、プログラムをコンピュータ読み取り可能な記録媒体に記録しておき、記録媒体 力 コンピュータに読み込ませる方法、サーバ等に記録されたプログラムを電気通信 回線等を通じてコンピュータに読み込ませる方法などがある。
[0092] 以上の実施例の説明から理解されるように、この発明による符号ィ匕で重要なことは 、フレームごとにディジタル信号の振幅調整を行なって力 線形予測符号ィ匕を行なう 場合に、線形予測符号ィ匕に必要な前フレームのサンプルに対しては、現フレームの 振幅調整量と同じになるような振幅調整量の補正を行なって使用することである。同 様に、復号ィ匕を行なう場合は、線形予測復号ィ匕に必要な前フレームの復号サンプル に対し、現フレームの復号サンプルに与えられている振幅調整量と同じになるように 振幅調整量の補正を行なって使用することである。フレームごとの振幅調整としては 、整数信号に対するビットシフトによる調整でもよいし、整数信号を共通乗数で割り算 する調整でもよい。
[0093] 図 48及び 49は以上に説明したこの発明の符号化装置と復号化装置の主要な構成 を概念的に示すものである。
図 48に示すように、この発明の符号ィ匕装置によれば、振幅調整量決定部 11でフレ ームごとに入力ディジタル信号に対する望ましい振幅調整量を決め、振幅調整部 12 により入力ディジタル信号に対し、振幅の調整を行なう。整数信号符号化部 13の線 形予測符号化部 13Bは、振幅調整されたディジタル信号に対し線形予測符号化を 行なう。線形予測符号ィ匕においては、過去の所定数のサンプルの情報に基づいて 線形予測分析を行なうため、必要に応じて前フレームのサンプル情報も使用する。こ の発明では、整数信号符号ィ匕部 13の調整量補正部 13Aは前フレームの振幅調整 量と現フレームの振幅調整量から、前フレームの振幅調整されたサンプルに対し、現 フレームの振幅調整量と一致するように振幅調整量の補正を行なう。線形予測符号 化により得られた整数信号符号及び振幅調整量を表す情報は統合部 14で統合され 、符号データとして出力される。整数信号符号化部 13は図 11、 12, 25, 31, 38, 3 9, 45, 46, 47における整数信号符号化部 240及び図 17における整数信号符号ィ匕 部 340に対応する。整数信号符号は、例えば図 12及び 13で説明した線形予測係数 符号と残差符号を含んでいる。
同様に、復号ィ匕においては、図 49に示すように、分割部 21で入力された符号デー タが振幅調整量と整数信号符号に分離され、整数信号符号は整数信号復号化部 2 2の線形予測復号化部 22Bにより復号化される。この際、符号化の場合と同様に、整 数信号復号ィ匕部 22の調整量補正部 22Aにより、前フレームの振幅調整量と現フレ ームの振幅調整量に基づいて、前フレームの復号化サンプルに対し、現フレームの 復号化サンプルの振幅調整量と一致するように振幅調整量の補正を行なう。整数信 号復号ィ匕部 22によって復号化されたサンプルは振幅逆調整部 23により、符号ィ匕装 置の振幅調整部 12で与えた振幅調整と逆の調整を行い、ディジタル信号を再生す る。整数信号復号ィ匕部 22は図 14、 15における整数信号復号ィ匕部 620、及び図 21に おける整数信号復号化部 625に対応する。

Claims

請求の範囲
[1] ディジタル信号のサンプルの振幅を調整する振幅調整量を複数のサンプル値から なるフレームごとに決める振幅調整量決定部と、
前記振幅調整量決定部で定めた振幅調整量に従って、前記ディジタル信号の振 幅を調整し、整数信号を出力する振幅調整部と、
上記整数信号を線形予測符号化して整数信号符号を生成する整数信号符号化部 と、
少なくとも上記整数信号符号と上記振幅調整量を表す情報とを含む符号化データ を出力する統合部、
とを含み、上記整数信号符号化部は、
直前のフレームの振幅調整量を保持する調整量バッファと、
線形予測分析に用いる次数 Pと少なくとも同数の直前のフレームの最後のサンプル 値を保持するサンプルバッファと、
前記振幅調整量決定部が定めた現フレームの振幅調整量と前フレームの振幅調 整量に基づいて、前記サンプルバッファに保持した直前のフレームの最後の少なくと も P個のサンプル値の振幅調整量を補正するフレーム間補正処理部、
とを含む符号化装置。
[2] 請求項 1記載の符号化装置において、前記振幅調整部は前記振幅調整量に従つ て、前記ディジタル信号を前記整数信号と誤差信号に分割して出力し、前記符号ィ匕 装置は更に、前記誤差信号を符号化して誤差信号符号を出力する誤差信号符号化 部を含み、前記統合部は前記整数信号符号と前記誤差信号符号と前記振幅調整量 を表す符号とを含む符号化データを出力する。
[3] 請求項 1記載の符号化装置は更に、
フレームごとに共通乗数を求める共通乗数決定部と、
入力された浮動小数点形式の信号を前記共通乗数で除算して得られる暫定整数 信号と、前記入力された浮動小数点形式の信号と前記暫定整数信号との差である誤 差信号と、を出力する剰余分離処理部と、
前記誤差信号を符号化して誤差信号符号を出力する誤差信号符号化部、 とを含み、
前記振幅調整量決定部、前記振幅調整部、前記整数信号符号化部は、前記暫定 整数信号を前記ディジタル信号として動作し、
前記統合部は、前記整数信号符号と前記振幅調整量を表す情報と前記共通乗数 を表す情報と前記誤差信号符号を含む符号化データを出力する。
[4] 請求項 1、 2または 3のいずれかに記載の符号化装置において、前記振幅調整量 はシフト量であり、前記振幅調整部は、前記シフト量により前記ディジタル信号をシフ トして前記整数信号を生成し、前記フレーム間補正処理部は前記少なくとも P個のサ ンプル値に対し、現フレームと前フレームのシフト量の差だけ補正を与える。
[5] 請求項 1または 2記載の符号化装置において、前記振幅調整量は共通乗数であり 、前記振幅調整部は、前記共通乗数により前記ディジタル信号を割り算して前記整 数信号を生成し、前記フレーム間補正処理部は前記少なくとも P個のサンプル値に 対し、現フレームと前フレームの共通乗数の比により補正を行なう。
[6] 請求項 4記載の符号化装置において、前記振幅調整量決定部は、各フレーム内の 振幅値が最大のサンプル値を、シフト量の変更のみによって整数部の最大値、最小 値として表現可能な範囲内に収まる振幅となるようにシフト量を決定する。
[7] 請求項 4記載の符号化装置において、前記振幅調整量決定部は、各フレーム内の 振幅値が最大のサンプル値を、シフト量の変更のみによって整数部の最大値、最小 値の範囲内で表現可能な最大の振幅となるようにシフト量候補を算出し、
前記シフト量候補に従って定めた整数部の最下位の桁力 0または 1の頻度が予 め定めた基準を満たしている連続桁数で前記シフト量候補を補正して前記シフト量 を決定する下位桁チェック部を含んで 、る。
[8] 請求項 7記載の符号化装置にぉ 、て、前記振幅調整量決定部は、前記シフト量候 補に従って定めた整数部の最下位桁を含む最下位力も k桁の範囲、 kは 1以上の整 数、のすベてのビットが 0の場合には、前記シフト量候補に kをカ卩えた数を前記シフト 量とする。
[9] 請求項 4記載の符号化装置にお 、て、前記振幅調整量決定部は、
現フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって整数 部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候補を 算出するシフト量候補算出部と、
少なくとも 1つの過去のフレームのシフト量を記録するフレームシフト量保持バッファ とを含み、前記シフト量候補と前記フレームシフト量保持バッファに記録されたシフト 量を用いて、予め定めた基準に従って、現フレームのシフト量を決定する。
[10] 請求項 4記載の符号化装置において、前記振幅調整量決定部は、
現フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって整数 部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候補を 算出するシフト量候補算出部と、
少なくとも 1つの過去のフレームのシフト量を記録するフレームシフト量保持バッファ とを含み、前記シフト量候補、前記フレームシフト量保持バッファに記録されたシフト 量、及び前記シフト量候補に従って定めた整数部の最下位の桁力 0または 1の頻 度が予め定めた基準を満たしている連続桁数に従って、現フレームの前記シフト量 を決定する。
[11] 請求項 4記載の符号化装置において、前記振幅調整量決定部は、
フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって整数部 の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候補を算 出し、
前記シフト量候補に従って定めた整数部の最下位の桁力 0または 1の頻度が予 め定めた基準を満している連続桁数で前記シフト量候補を補正して前記シフト量を 決定するシフト量候補算出部と、
少なくとも 1つの過去のフレームのシフト量を記録するフレームシフト量保持バッファ 候補に従って定めた整数部の最下位桁を含む最下位力も k桁の範囲、 kは 1以上の 整数、のすベてのビットが 0の場合には、前記シフト量候補に kをカ卩えた数をシフト量 候補に変更する。
[13] 請求項 4記載の符号化装置において、前記振幅調整量決定部は、各フレーム内の 振幅値が最大のサンプル値を、シフト量の変更のみによって整数部の最大値、最小 値の範囲内で表現可能な最大の振幅となるようにシフト量を決定し、前記整数信号 符号ィ匕部は、前記整数信号の最下位桁を含む最下位カゝら k桁の範囲、 kは 1以上の 整数、のすベてのビットが 0であるかを判定し、そうであれば kビットシフト補正量を出 力するシフト量算出部と、前記 kビットシフト補正量が与えられ、前記整数信号を下位 側に kビット補正シフトする整数信号シフト処理部を含み、前記 kビット補正シフトされ た整数信号を線形予測符号化して前記整数信号符号と、 kビットの補正シフトを表す 情報を前記統合部に与える。
[14] フレームごとの符号化データに含まれる整数信号符号を線形予測復号化して整数 信号を出力する整数信号復号化部と、
前記整数信号に対し、前記符号化データに含まれる振幅調整量により振幅調整を 行い振幅逆調整された整数信号を出力する振幅逆調整部、
とを含み、前記整数信号復号化部は、
直前のフレームの振幅調整量を保持する調整量バッファと、
線形予測分析に用いる次数 Pと少なくとも同数の直前のフレームの最後のサンプル 値を保持するサンプルバッファと、
現フレームの振幅調整量と前フレームの振幅調整量に基づ 、て、前記サンプルバ ッファに保持した直前のフレームの最後の少なくとも P個のサンプル値の振幅調整量 を補正するフレーム間補正処理部、
とを含む復号化装置。
[15] 請求項 14記載の復号ィ匕装置は更に、前記符号ィ匕データに含まれる誤差符号を復 号化して誤差信号を生成する誤差信号復号化部と、前記振幅逆調整された整数信 号と前記誤差信号を加算してディジタルデータを出力する誤差成分加算処理部を含 む。 [16] 請求項 14記載の復号化装置は更に、
前記符号化データに含まれる誤差符号を復号化して誤差信号を生成する誤差信 号復号化部と、
前記符号化データに含まれる共通乗数を表す情報に基づく共通乗数を前記整数 信号に乗算したものと、前記誤差信号とを加算した浮動小数点形式の信号を生成す る結合処理部とを含む。
[17] 請求項 14, 15または 16のいずれかに記載の復号ィ匕装置において、前記振幅調整 量はシフト量であり、前記振幅逆調整部は、前記シフト量により前記整数信号復号化 部の出力をシフトして前記振幅逆調整された整数信号を生成し、前記フレーム間補 正処理部は前記少なくとも P個のサンプル値に対し、現フレームと前フレームのシフト 量の差だけ補正を与える。
[18] 請求項 14または 15記載の復号化装置において、前記振幅調整量は共通乗数で あり、前記振幅逆調整部は、前記共通乗数により前記整数信号復号化部の出力に 上記共通乗数を乗算して前記振幅逆調整された整数信号を生成し、前記フレーム 間補正処理部は、前記少なくとも P個のサンプル値に対し、現フレームと前フレーム の共通乗数の比により補正を行なう。
[19] (a)ディジタル信号のサンプルの振幅を調整する振幅調整量を複数のサンプル値 力もなるフレームごとに決めるステップと、
(b)前記振幅調整量に従って、前記ディジタル信号の振幅を調整し、整数信号を 出力するステップと、
(c)上記整数信号を線形予測符号化して整数信号符号を生成するステップと、
(d)少なくとも上記整数信号符号と上記振幅調整量を表す情報とを含む符号デー タを出力するステップ、
とを含み、上記ステップ (c)は、
(c-1)直前のフレームの振幅調整量を保持するステップと、
(c-2)線形予測分析に用いる次数 Pと少なくとも同数の直前のフレームの最後のサ ンプル値を保持するステップと、
(c-3)前記ステップ (a) で決められた現フレームの振幅調整量と前フレームの振幅 調整量に基づいて、前記保持した直前のフレームの最後の少なくとも P個のサンプル 値の振幅調整量を補正するステップ、
とを含む符号化方法。
[20] 請求項 19記載の符号化方法において、前記ステップ (b) は前記振幅調整量に従 つて、前記ディジタル信号を前記整数信号と誤差信号に分割して出力するステップ を含み、前記符号化方法は更に、 (e)前記誤差信号を符号化して誤差信号符号を 出力するステップを含み、前記ステップ (d) は前記整数信号符号と前記誤差信号符 号と前記振幅調整量を表す符号とを含む符号化データを出力する。
[21] 請求項 19記載の符号化方法は更に、
(f) フレームごとに共通乗数を求めるステップと、
(g)入力された浮動小数点形式の信号を前記共通乗数で除算して得られる暫定 整数信号と、前記入力された浮動小数点形式の信号と前記暫定整数信号との差で ある誤差信号と、を出力するステップと、
(h)前記誤差信号を符号ィ匕して誤差信号符号を出力するステップ、
とを含み、
前記振幅調整量決定ステップ ( 、（b)及び (c)は、前記暫定整数信号を前記ディ ジタル信号として動作し、
前記ステップ (d) は、前記整数信号符号と前記振幅調整量を表す情報と前記共通 乗数を表す情報と前記誤差信号符号を含む符号ィ匕データを出力する。
[22] 請求項 19, 20または 21のいずれかに記載の符号ィ匕方法において、前記振幅調整 量はシフト量であり、前記ステップ (b) は、前記シフト量により前記ディジタノレ信号を シフトして前記整数信号を生成するステップであり、前記ステップ (c-3) は前記少なく とも P個のサンプル値に対し、現フレームと前フレームのシフト量の差だけ補正を与え るステップである。
[23] 請求項 19または 20記載の符号化方法において、前記振幅調整量は共通乗数で あり、前記ステップ (b) は、前記共通乗数により前記ディジタル信号を割り算して前記 整数信号を生成するステップであり、前記ステップ (c-3) は前記少なくとも P個のサン プル値に対し、現フレームと前フレームの共通乗数の比により補正を行なうステップ である。
[24] 請求項 22記載の符号化方法において、前記ステップ (a) は、各フレーム内の振幅 値が最大のサンプル値を、シフト量の変更のみによって整数部の最大値、最小値と して表現可能な範囲内に収まる振幅となるようにシフト量を決定するステップである。
[25] 請求項 22記載の符号化方法において、前記ステップ (a) は、
(a-1)各フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって 整数部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候 補を算出するステップと、
(a-2)前記シフト量候補に従って定めた整数部の最下位の桁力 0または 1の頻度 が予め定めた基準を満たしている連続桁数で前記シフト量候補を補正して前記シフ ト量を決定するステップ、
とを含んでいる。
[26] 請求項 22記載の符号化方法において、前記ステップ (a) は、前記シフト量候補に 従って定めた整数部の最下位桁を含む最下位カゝら k桁の範囲、 kは 1以上の整数、 のすベてのビットが 0の場合には、前記シフト量候補に kをカ卩えた数を前記シフト量と するステップである。
[27] 請求項 22記載の符号化方法において、前記ステップ (a) は、
(a-1)現フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって 整数部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候 補を算出するステップと、
(a-2)少なくとも 1つの過去のフレームのシフト量を保持するステップと、 (a-3)前記シフト量候補と前記保持されたシフト量を用いて、予め定めた基準に従 つて、現フレームのシフト量を決定するステップ、
とを含む。
[28] 請求項 22記載の符号化方法において、前記ステップ (a) は、
(a-1)現フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって 整数部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候 補を算出するステップと、 (a-2)少なくとも 1つの過去のフレームのシフト量を保持するステップと、
(a-3)前記シフト量候補、前記保持されたシフト量、及び前記シフト量候補に従つ て定めた整数部の最下位の桁力も 0または 1の頻度が予め定めた基準を満たしてい る連続桁数に従って、現フレームの前記シフト量を決定するステップ、
とを含む。
[29] 請求項 22記載の符号化方法において、前記ステップ (a) は、
(a-1) フレーム内の振幅値が最大のサンプル値を、シフト量の変更のみによって整 数部の最大値、最小値の範囲内で表現可能な最大の振幅となるようにシフト量候補 を算出するステップと、
(a-2)前記シフト量候補に従って定めた整数部の最下位の桁力 0または 1の頻度 が予め定めた基準を満している連続桁数で前記シフト量候補を補正して前記シフト 量を決定するステップと、
(a-3)少なくとも 1つの過去のフレームのシフト量を保持するステップと、 (a-4)前記シフト量候補と前記保持されたシフト量を用いて、予め定めた基準に従 つて、現フレームのシフト量を決定するステップ、
とを含む。
[30] (a)フレームごとの符号化データに含まれる整数信号符号を線形予測復号化して 整数信号を出力するステップと、
(b)前記整数信号に対し、前記符号化データに含まれる振幅調整量により振幅調 整を行 ヽ振幅逆調整された整数信号を出力するステップ、
とを含み、前記ステップ (a) は、
(a-1)直前のフレームの振幅調整量を保持するステップと、
(a-2)線形予測分析に用いる次数 Pと少なくとも同数の直前のフレームの最後のサ ンプル値を保持するステップと、
(a-3)現フレームの振幅調整量と前フレームの振幅調整量に基づいて、前記サン プルバッファに保持した直前のフレームの最後の少なくとも P個のサンプル値の振幅 調整量を補正するステップ、
とを含む復号化方法。 [31] 請求項 30記載の復号化方法は更に、
(c)前記符号化データに含まれる誤差符号を復号化して誤差信号を生成するステ ップと、
(d)前記振幅逆調整された整数信号と前記誤差信号を加算してディジタルデータ を出力するステップ、
とを含む。
[32] 請求項 30記載の復号化方法は更に、
(c)前記符号化データに含まれる誤差符号を復号化して誤差信号を生成するステ ップと、
(d)前記符号化データに含まれる共通乗数を表す情報に基づく共通乗数を前記ス テツプ (b)で出力された整数信号に乗算したものと、前記ステップ (c)で生成された 誤差信号とを加算した浮動小数点形式の信号を生成するステップとを含む。
[33] 請求項 30, 31または 32のいずれかに記載の復号ィ匕方法において、前記振幅調整 量はシフト量であり、前記ステップ (b) は、前記シフト量により前記整数信号をシフトし て前記振幅逆調整された整数信号を生成するステップであり、前記ステップ (b-3) は 、前記 P個のサンプル値に対し、現フレームと前フレームのシフト量の差だけ補正を 与えるステップである。
[34] 請求項 30または 31記載の復号化方法において、前記振幅調整量は共通乗数で あり、前記ステップ (b) は、前記共通乗数により前記整数信号復号化部の出力に上 記共通乗数を乗算して前記振幅逆調整された整数信号を生成するステップであり、 前記ステップ（a-3) は、前記 P個のサンプル値に対し、現フレームと前フレームの共 通乗数の比により補正を行なうステップである。
[35] 信号符号化処理にお!ヽて、
ディジタル信号を複数のサンプル値力 なるフレームごとに分割するフレームバッフ ァステツプと、
フレームごとに前記ディジタル信号の整数部として符号ィ匕する信号の振幅の範囲を 決めるシフト量を決定するシフト量決定ステップと、
前記シフト量に従って、前記ディジタル信号を整数信号と誤差信号に分割する分 割ステップと、
前記シフト量決定ステップが定めた現フレームのシフト量 Sと前フレームのシフト量 S
j j から、前記整数信号の直前のフレームの最後の少なくとも P個のサンプル値を s-s
-1 j H ビットだけ補正するフレーム間補正処理ステップと、
直前のフレームの前記少なくとも P個の補正されたサンプル値と現フレームのサン プル値に基いて前記整数信号を線形予測符号化して整数信号符号を生成する整数 信号符号化ステップと、
誤差信号を符号化して誤差信号符号を生成する誤差信号符号化ステップと、 前記整数信号符号と前記誤差信号符号と前記シフト量を表す情報を含む符号ィ匕 データを出力する統合ステップとを含み、
信号復号化処理において、
前記符号化データに含まれる整数信号符号を線形予測復号化して整数信号を出 力する線形予測復号化ステップと、
前記符号化データに含まれる誤差信号符号を復号化して誤差信号を生成する誤 差信号復号化ステップと、
現フレームのシフト量 Sと前フレームのシフト量 S から、再生された整数信号の直前
j H
のフレームの最後の少なくとも p個のサンプル値を s-s ビットだけ逆補正するフレー
j H
ム間逆補正処理ステップと、
前フレームの逆補正された前記少なくとも p個のサンプル値と現フレームのサンプ ル値と前記線形予測情報とに基づ!/、て線形予測合成を行!、整数信号を再生する線 形予測合成ステップと、
前記整数信号を前記シフト量により逆シフトする逆シフト処理ステップと、
逆シフトされた前記整数信号と前記誤差信号とを結合してディジタル信号出力する 結合ステップ、
とを含んで 、る信号コーデック方法。
信号符号化処理において、
整数部のみ力もなるディジタル信号をフレームごとに分割するフレームノッファステ ップと、 フレームごとに符号ィ匕する信号の振幅の範囲を決めるシフト量を決定するシフト量 決定ステップと、
前記シフト量に従って、前記ディジタル信号をシフトするシフトステップと、 前記シフト量決定ステップが定めた現フレームのシフト量 Sと前フレームのシフト量 S
j j から、直前のフレームの最後の少なくとも P個のサンプル値を s-s ビットだけ補正
- 1 j H
するフレーム間補正処理ステップと、
直前のフレームの前記少なくとも P個の補正されたサンプル値と現フレームのサン プル値に基づいて前記整数信号を線形予測符号化して整数信号符号を生成する整 数信号符号化ステップと、
前記整数信号符号と前記シフト量を表す情報を含む符号化データを出力する統合 ステップとを含み、
信号復号化処理において、
前記符号化データに含まれる整数信号符号を予測線形復号化して整数信号を出 力する線形予測復号化ステップと、
前記符号ィ匕データに含まれる現フレームのシフト量 Sと前フレームのシフト量 S 力
j H
、再生された整数信号の直前のフレームの最後の少なくとも P個のサンプル値を s-s ビットだけ逆補正するフレーム間逆補正処理ステップと、
1
前フレームの逆補正された前記少なくとも P個のサンプル値と現フレームのサンプ ル値と前記線形予測情報に基づ!、て線形予測合成を行!、整数信号を再生する線形 予測合成ステップと、
前記整数信号を前記シフト量により逆シフトし、ディジタル信号として出力する逆シ フト処理ステップ、
とを含む信号コーデック方法。
[37] 請求項 1から 18のいずれかに記載の装置をコンピュータにより実現するプログラム
[38] 請求項 37記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
PCT/JP2006/313581 2005-07-07 2006-07-07 信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法 WO2007007672A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2006800012426A CN101061638B (zh) 2005-07-07 2006-07-07 信号编码器、信号解码器、信号编码方法、信号解码方法和信号编解码方法
US11/666,493 US8050334B2 (en) 2005-07-07 2006-07-07 Signal encoder, signal decoder, signal encoding method, signal decoding method, program, recording medium and signal codec method
EP20060767991 EP1901432B1 (en) 2005-07-07 2006-07-07 Signal encoder, signal decoder, signal encoding method, signal decoding method, program, recording medium and signal codec method
JP2006543299A JP4359312B2 (ja) 2005-07-07 2006-07-07 信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-198676 2005-07-07
JP2005198676 2005-07-07

Publications (1)

Publication Number Publication Date
WO2007007672A1 true WO2007007672A1 (ja) 2007-01-18

Family

ID=37637065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313581 WO2007007672A1 (ja) 2005-07-07 2006-07-07 信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法

Country Status (5)

Country Link
US (1) US8050334B2 (ja)
EP (2) EP1901432B1 (ja)
JP (1) JP4359312B2 (ja)
CN (1) CN101061638B (ja)
WO (1) WO2007007672A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010104011A1 (ja) * 2009-03-10 2010-09-16 日本電信電話株式会社 符号化方法、復号方法、符号化装置、復号装置、プログラム及び記録媒体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7392195B2 (en) * 2004-03-25 2008-06-24 Dts, Inc. Lossless multi-channel audio codec
JP4827661B2 (ja) * 2006-08-30 2011-11-30 富士通株式会社 信号処理方法及び装置
CN101471905B (zh) * 2007-12-27 2011-09-14 清华大学 一种基于全极点模型的多径信道估计方法
DE102008031400B3 (de) * 2008-07-02 2009-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Codieren und Decodieren einer Mehrzahl von Fließkommawerten
JP5619326B2 (ja) * 2012-06-21 2014-11-05 三菱電機株式会社 符号化装置、復号装置、符号化方法、符号化プログラム、復号方法および復号プログラム
EP2980795A1 (en) 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Audio encoding and decoding using a frequency domain processor, a time domain processor and a cross processor for initialization of the time domain processor
EP2980794A1 (en) 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Audio encoder and decoder using a frequency domain processor and a time domain processor
CN111341330B (zh) * 2020-02-10 2023-07-25 科大讯飞股份有限公司 音频编解码方法、存取方法及其相关设备及存储装置
CN113630124B (zh) * 2021-08-10 2023-08-08 优刻得科技股份有限公司 时序性整数数据的处理方法、系统、设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098066A1 (ja) * 2003-04-28 2004-11-11 Nippon Telegraph And Telephone Corporation 浮動小数点形式ディジタル信号可逆符号化方法、及び復号化方法と、その各装置、その各プログラム
WO2004114527A1 (ja) 2003-06-20 2004-12-29 Nippon Telegraph And Telephone Corporation 浮動小数点形式ディジタル信号可逆符号化方法、及び復号化方法と、その各装置、その各プログラム
JP2005018606A (ja) * 2003-06-27 2005-01-20 Nippon Telegr & Teleph Corp <Ntt> 浮動小数点形式信号系列の線形予測分析方法、その装置、プログラムおよびその記録媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765127A (en) * 1992-03-18 1998-06-09 Sony Corp High efficiency encoding method
CN1138389C (zh) * 2000-05-18 2004-02-11 华为技术有限公司 一种帧同步和均衡系数校正的方法
DE60141961D1 (de) * 2001-09-10 2010-06-10 Texas Instruments Inc Verfahren und Vorrichtung zur Bewegungsvektorenabschätzung
US7668712B2 (en) * 2004-03-31 2010-02-23 Microsoft Corporation Audio encoding and decoding with intra frames and adaptive forward error correction
JP4523885B2 (ja) * 2005-06-30 2010-08-11 日本電信電話株式会社 信号の符号化装置、方法、プログラムおよび記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098066A1 (ja) * 2003-04-28 2004-11-11 Nippon Telegraph And Telephone Corporation 浮動小数点形式ディジタル信号可逆符号化方法、及び復号化方法と、その各装置、その各プログラム
WO2004114527A1 (ja) 2003-06-20 2004-12-29 Nippon Telegraph And Telephone Corporation 浮動小数点形式ディジタル信号可逆符号化方法、及び復号化方法と、その各装置、その各プログラム
JP2005018606A (ja) * 2003-06-27 2005-01-20 Nippon Telegr & Teleph Corp <Ntt> 浮動小数点形式信号系列の線形予測分析方法、その装置、プログラムおよびその記録媒体

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DAI YANG ET AL.: "A LOSSLESS AUDIO COMPRESSION SCHEME WITH RANDOM ACCESS PROPERTY", ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, 2004. PROCEEDINGS. (ICASSP '04). IEEE INTERNATIONAL CONFERENCE, vol. 3, May 2004 (2004-05-01), pages III-1016 - III-1019, XP010718365 *
DAI YANG; TAKEHIRO MORIYA: "Lossless Compression for Audio Data in the IEEE Floating-Point Format", AES CONVENTION PAPER 5987, AES 115TH CONVENTION, 10 October 2003 (2003-10-10)
GHIDO F.: "An Efficient Algorithm for Lossless Compression of IEEE Float Audio", DATA COMPRESSION CONFERENCE, 2004. PROCEEDINGS. DCC 2004, March 2004 (2004-03-01), pages 429 - 438, XP010692570 *
HARADA N. ET AL.: "ISO/IEC MPEG-4 Audio Lossless Codings (ALS) ni Okeru IEEE754 Fudo Shosuten Shingo no Kagyaku Fugoka", THE TRANSACTIONS OF THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, vol. J89-B, no. 2, 1 February 2006 (2006-02-01), pages 204 - 213, XP003007670 *
See also references of EP1901432A4
TILMAN LIEBCHEN; YURIY A. REZNIK: "MPEG-4 ALS: An Emerging Standard for Lossless Audio Coding", PROCEEDINGS OF THE DATA COMPRESSION CONFERENCE (DCC '04), 2004, pages 106804 - 0314

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010104011A1 (ja) * 2009-03-10 2010-09-16 日本電信電話株式会社 符号化方法、復号方法、符号化装置、復号装置、プログラム及び記録媒体
CN102341844A (zh) * 2009-03-10 2012-02-01 日本电信电话株式会社 编码方法、解码方法、编码装置、解码装置、程序及记录介质
CN102341844B (zh) * 2009-03-10 2013-10-16 日本电信电话株式会社 编码方法、解码方法、编码装置、解码装置
US8665945B2 (en) 2009-03-10 2014-03-04 Nippon Telegraph And Telephone Corporation Encoding method, decoding method, encoding device, decoding device, program, and recording medium

Also Published As

Publication number Publication date
EP1901432B1 (en) 2011-11-09
US8050334B2 (en) 2011-11-01
EP2343700A1 (en) 2011-07-13
US20080089438A1 (en) 2008-04-17
EP1901432A4 (en) 2010-04-07
EP2343700B1 (en) 2017-08-30
JP4359312B2 (ja) 2009-11-04
EP1901432A1 (en) 2008-03-19
CN101061638B (zh) 2010-05-19
CN101061638A (zh) 2007-10-24
JPWO2007007672A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4359312B2 (ja) 信号の符号化装置、復号化装置、方法、プログラム、記録媒体、及び信号のコーデック方法
EP1638209B1 (en) Lossless coding method for digital signal in floating-point, decoding method, apparatus therefor, and programs therefor
US7408481B2 (en) Information encoding method, decoding method, common multiplier estimating method, and apparatus, program, and recording medium using these methods
EP1764923B1 (en) Multi-channel signal encoding method, decoding method, device thereof, program, and recording medium thereof
KR100561869B1 (ko) 무손실 오디오 부호화/복호화 방법 및 장치
JP5337235B2 (ja) 符号化方法、復号方法、符号化装置、復号装置、プログラム及び記録媒体
JP4049791B2 (ja) 浮動小数点形式ディジタル信号可逆符号化方法、及び復号化方法と、その各装置、その各プログラム
US8577687B2 (en) Hierarchical coding of digital audio signals
WO2006075605A1 (ja) 長期予測符号化方法、長期予測復号化方法、これら装置、そのプログラム及び記録媒体
JP5303074B2 (ja) 符号化方法、復号方法、それらの装置、プログラム及び記録媒体
JP4834179B2 (ja) 符号化方法、その装置、プログラム及び記録媒体
WO2011162723A1 (en) Entropy encoder arrangement and entropy decoder arrangement
JP4918103B2 (ja) 符号化方法、復号方法、それらの装置、プログラム及び記録媒体
JP4523885B2 (ja) 信号の符号化装置、方法、プログラムおよび記録媒体
JP4351684B2 (ja) ディジタル信号復号化方法、装置、プログラム及び記録媒体
JP4705685B2 (ja) 信号の符号化装置、復号化装置、方法、プログラム、および記録媒体
JP4348324B2 (ja) 信号の符号化装置、方法、プログラム、および記録媒体
JP2007006337A (ja) 信号の符号化装置、方法、プログラム、記録媒体、および信号のコーデック方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006543299

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006767991

Country of ref document: EP

Ref document number: 11666493

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680001242.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE