WO2006132002A1 - 自動制御装置 - Google Patents

自動制御装置 Download PDF

Info

Publication number
WO2006132002A1
WO2006132002A1 PCT/JP2005/020856 JP2005020856W WO2006132002A1 WO 2006132002 A1 WO2006132002 A1 WO 2006132002A1 JP 2005020856 W JP2005020856 W JP 2005020856W WO 2006132002 A1 WO2006132002 A1 WO 2006132002A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
analog
digital
offset
processing unit
Prior art date
Application number
PCT/JP2005/020856
Other languages
English (en)
French (fr)
Inventor
Yoshihiko Fukumoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2006132002A1 publication Critical patent/WO2006132002A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Definitions

  • the present invention controls the gain and offset voltage of digital circuits to an optimum value for a receiver such as a television, radio or digital modulation signal, an optical disk apparatus for reproducing data from a storage medium, etc.
  • the present invention relates to an automatic control device.
  • a gain control amplifier for amplifying and controlling an analog input signal in a gain-controllable manner is provided, and a signal having a constant level is always output even if the level of the analog input signal fluctuates. It is known that automatic control of the gain of the gain control amplifier is known.
  • the configuration of a conventional automatic control device will be described with reference to FIG.
  • the analog signal input to the input terminal 40 is amplified by the gain control amplifier 41 so as to be gain-controllable, and then input to the AZD (analog Z digital) converter. Ru.
  • an analog signal is AZD converted into a digital signal, and the converted digital signal is output from an output terminal 43, and is input into a gain control unit 44.
  • the gain control unit 44 detects the signal level of the analog input signal based on the input digital signal, and compares the signal level with a preset reference level. Then, a gain control signal for matching the detection level with the reference level is input to the gain control amplifier 41 via the DZA (digital Z analog) conversion 45.
  • DZA digital Z analog
  • the signal level output from the AZD modulation to the output terminal 43 is controlled to be always a desired signal level constant (for example, Patent Document 1).
  • an offset for detecting a DC offset of the analog input signal and canceling the DC offset is obtained.
  • Control signal is applied to the analog input signal through the DZA converter to ensure that the analog input signal always has a desired constant reference voltage relative to the analog reference voltage of the AZD converter. It is done.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-152029 (Page 2, FIG. 6)
  • the digital control signal is converted to an analog control signal via a DZA converter, and then an analog signal is output.
  • DZA converter and external parts for it were needed.
  • the present invention has been made in view of the above problems, and an object of the present invention is to suppress noise to an analog signal processing unit of a digital control signal while minimizing the circuit size. It is to do.
  • an analog signal processing unit for processing an input analog signal
  • an AZD converter for converting an analog output signal output from the analog signal processing unit into a digital signal
  • Digital control signal generation means for processing a digital output signal output from the AZD converter to generate a control signal for controlling the analog signal processing unit; code conversion means for converting a code of the control signal; , And V. instruction signal conversion means for generating an instruction signal for switching the characteristic based on the characteristic information of the analog signal processing unit indicated by the control signal subjected to the code conversion.
  • the automatic control device is characterized in that the characteristic is switched stepwise and controlled so as to be within a predetermined proper range based on an instruction signal.
  • the code conversion means may be configured to convert the control signal into a gray code.
  • analog signal processing unit and the instruction signal conversion unit are an analog power supply unit
  • digital control signal generation unit and the code conversion unit are a digital power supply unit
  • the power supply system of the analog system power supply unit and the digital system power supply unit is configured to be separated.
  • the characteristics of the analog signal processing unit are switched stepwise as it is as a direct digital signal. Since it is done, DZA change ⁇ becomes unnecessary. Further, since the code of the digital control signal is converted to binary code power, digital noise generated when the control value transitions can be suppressed.
  • the level of digital noise generated when the control value of the digital control signal transits can be made constant regardless of the control value.
  • FIG. 1 is a block diagram showing a configuration of an automatic control apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing the configuration of an automatic gain control and DC offset removal device in Embodiment 2.
  • FIG. 3 is a circuit diagram showing a configuration of a gray code converter in Embodiment 2.
  • FIG. 4 is a correspondence table showing inputs and outputs in the Gray code converter of Embodiment 2.
  • FIG. 5 is a block diagram showing a conventional automatic gain control device.
  • FIG. 1 is a block diagram showing the configuration of an automatic control apparatus according to Embodiment 1 of the present invention.
  • the analog input signal input to the input terminal 10 is input to the analog signal processing unit 11.
  • the analog signal processing unit 11 also receives an instruction signal output from an instruction signal conversion unit 16 described later.
  • the analog input signal is processed based on the instruction signal to be a predetermined desired signal level, and the processed analog output signal is A
  • the input analog output signal is converted to a digital signal, and the converted digital output signal is output from the output terminal 13 and is input to the digital control signal generator 14.
  • the digital control signal generator 14 generates a digital control signal for controlling the analog signal processor 11, and this signal is input to the code converter 15.
  • the code conversion unit 15 converts the input digital signal into a desired code and inputs the code to the indication signal conversion unit 16.
  • the instruction signal conversion unit 16 generates an instruction signal for changing stepwise the characteristics of the analog signal processing unit 11 indicated by the code-converted digital control signal.
  • the indication signal is input to the analog signal processing unit 11 to be feedback-controlled.
  • the automatic control apparatus it is possible to directly convert the digital control signal into an analog control signal via the DZA converter, instead of directly converting the digital signal into an analog signal processing unit 11 Because the DZA converter is not required, it is possible to realize feedback control while minimizing the circuit size. Can.
  • the code of the digital control signal is also converted into binary coding power, digital noise generated when the control value transitions can be suppressed.
  • FIG. 2 is a block diagram showing the configuration of an automatic control apparatus according to Embodiment 2 of the present invention.
  • reference numeral 21 denotes an analog signal processing unit, which includes an offset voltage adder / subtractor 211 and a gain control amplifier 212.
  • the analog input signal input to the input terminal 20 is input to the offset voltage adder / subtractor 211 of the analog signal processing unit 21, and is a direct current according to the offset instruction signal output from the offset instruction decoder 261 described later. An offset voltage is applied.
  • the signal is amplified with a gain according to a gain instruction signal output from a gain instruction decoder 262 described later, and is output as an analog output signal in AZD.
  • the input analog output signal is converted into a digital signal, and the digital output signal is output from the output terminal 23, and is input to the offset control unit 241 and the gain control unit 242, respectively.
  • the offset control unit 241 generates a digital offset control signal for controlling the offset of the analog signal processing unit 21, and this signal is input to the gray code conversion unit 251.
  • the Gray code conversion unit 251 converts the input digital offset control signal into a duty code and inputs it to the offset designation decoder 261.
  • the offset instruction decoder 261 generates an offset instruction signal for changing stepwise the DC offset voltage characteristic of the offset voltage adder-subtractor 211 indicated by the gray offset digital offset control signal, and this instruction signal is The offset voltage adder / subtractor 211 in the analog signal processing unit 21 is input.
  • a digital gain control signal for controlling the gain of the analog signal processing unit 21 is generated, and this signal is input to the gray code modulation 252.
  • the input digital gain control signal is converted to a gray code and input to a gain indication decoder 262.
  • the gain indication decoder 262 generates a gain indication signal for stepwise changing the gain characteristic of the gain control amplifier 212 indicated by the gray code converted digital gain control signal, and this gain indication signal is an analog signal. It is input to the gain control amplifier 212 in the processing unit 21.
  • the analog input signal input to the analog signal processing unit 21 is subjected to offset adjustment and amplification, and then AZD modulation 2
  • the gain control section 242 converts a part of the output digital output signal into an error between the preset expected output level and the actual output level, and the level error signal Is a digital gain control signal for controlling the gain of the analog signal processing unit 21.
  • the polarity of the level error signal at this time is considered. Becomes positive. Therefore, the digital gain control signal is increased, and the gain of the analog signal processing unit 21 is increased.
  • the gain can be controlled to cancel the change in the input signal level
  • the output signal level remains constant regardless of the input signal level. Will be kept.
  • the magnitude of the digital gain control signal with respect to the input signal level is larger when the input signal level is low, and smaller when the input signal level is high. It turns out that it becomes.
  • an operation relating to direct current offset removal will be described.
  • the analog input signal input to the analog signal processing unit 21 is subjected to offset adjustment and amplification, converted into a digital signal by the AZD converter 22, and output from the output terminal 23 as a digital output signal.
  • the offset control unit 241 converts a part of the output digital output signal into an error between a preset desired reference level and an actual output offset level, and the offset error signal is It serves as a digital offset control signal that controls the DC offset of the analog signal processing unit 21.
  • the analog signal processing unit 21 and the AZD converter 22 is superimposed in the negative direction, the actual output offset level is desired, and compared with the reference level. If it becomes lower, the polarity of the offset error signal at this time becomes positive. Therefore, the digital offset control signal becomes large, and the offset is added to the analog signal processing unit 21 in the positive direction.
  • the offset addition value is controlled so as to cancel the generated DC offset of the analog input signal, the analog signal processing unit, and the AZD converter force. Therefore, the offset level of the output signal is kept constant regardless of the direct current offset generated in the analog circuit.
  • the magnitude of the digital offset control signal with respect to the DC offset generated in the analog circuit becomes larger when the DC offset is superimposed in the negative direction, and the digital offset control signal becomes larger. It can be seen that the digital offset control signal becomes smaller when is superimposed in the positive direction.
  • the digital gain control signal output from the gain control unit 242 and the digital offset control signal output from the offset control unit 241 indicate the level error and the offset error, respectively. It is a digital signal of a complement code. That is, the gray code variation 251, 252 is
  • a digital signal of a 2's complement code is converted to a gray code.
  • FIG. 3 is a circuit diagram showing a configuration of the gray code converter
  • FIG. 4 is a correspondence table showing inputs and outputs in the gray code converter.
  • the gray code converter is formed by three ExOR gates 31, 32, 33 (Exclusive OR Gate).
  • bit BC3 which is the MSB (Most Significant Bit) of the 4-bit 2's complement code
  • bits BC3 and BC2 of the 2's complement code are input to the ExOR gate 31, and the exclusive OR thereof is made the bit GC2 in the gray code.
  • bits BC2 and BC1 of the 2's complement code are input to the ExOR gate 32, and the exclusive OR thereof is made the bit GC1 in the gray code.
  • bits BC1 and BC0 of the 2's complement code are input to the ExOR gate 33, and the exclusive OR thereof is made the bit GC0 in the gray code.
  • the value of the two's complement code changes by 1 from the relationship between the two's complement code and the gray code corresponding to each value of “one 8” to “+7”. Sometimes we find that the bits change according to the value. In addition, when the value of the gray code changes by 1, it is possible that only one bit changes at any time.
  • the automatic gain control and DC offset removing device configured as described above, feedback control is performed to reduce the level error and the offset error, and digital gain control signal values for signal level fluctuation and DC offset fluctuation are obtained.
  • the loop gain of the closed loop control system is set so that the change of the digital offset control signal value becomes 1 or less.
  • the digital offset control signal is converted to a gray code, only one bit always changes even when the control signal value changes, so that the level of digital noise generated at the time of the transition is made constant. be able to.
  • the analog signal processing unit 21, the offset instruction decoder 261, and the gain instruction decoder 262 are analog systems. It is more preferable to separate the power supply system in the analog 'digital mixed semiconductor integrated circuit as the power supply unit, the offset control unit 241, the gain control unit 242, and the gray code converters 251 and 252 as the digital power supply unit. , The effect is obtained.
  • noise is introduced from the digital power supply to the analog power supply at the connection of the gain and offset control signals, so that the control signal has a gray code and the digital signal is Power supply unit Noise can be suppressed by passing signals to the analog power supply unit.
  • the present invention it is possible to suppress the noise to the analog signal processing unit of the digital control signal while minimizing the circuit scale! It is extremely useful and industrially applicable. For example, it is useful as a television, a radio, or a one-chip receiver such as a digital modulation signal.
  • the present invention can also be applied to applications such as an optical disk apparatus that reproduces storage medium power data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　アナログ入力信号をＡ／Ｄ変換し、変換後のディジタル制御信号を所望の符号に変換し、符号変換されたディジタル制御信号が示すアナログ信号処理部１１の特性を段階的に変化させるための指示信号を生成してアナログ信号処理部１１に入力する。このアナログ信号処理部１１では、指示信号に基づいてアナログ入力信号を処理することでフィードバック制御を行う。

Description

明 細 書
自動制御装置
技術分野
[0001] 本発明は、テレビ、ラジオ又はディジタル変調信号等の受信機、記憶媒体からデー タを再生する光ディスク装置等にぉ 、て、ディジタル回路力 アナログ回路の利得や オフセット電圧を最適値に制御するための自動制御装置に関するものである。
背景技術
[0002] 自動制御装置の代表的な例として、アナログ入力信号を利得制御可能に増幅して 出力するゲインコントロールアンプを備え、アナログ入力信号のレベルが変動しても 常に一定レベルの信号を出力するように該ゲインコントロールアンプの利得を自動的 に制御するようにしたものが知られて 、る。
[0003] 以下、従来の自動制御装置の構成について、図 5を用いて説明する。図 5に示すよ うに、従来の自動制御装置では、入力端子 40に入力されたアナログ信号は、ゲイン コントロールアンプ 41で利得制御可能に増幅された後、 AZD (アナログ Zディジタ ル)変 に入力される。
[0004] 前記 AZD変換器 42では、アナログ信号がディジタル信号に AZD変換され、変換 されたディジタル信号が出力端子 43から出力される一方、利得制御部 44に入力さ れる。
[0005] 前記利得制御部 44では、入力されたディジタル信号に基づ!/ヽてアナログ入力信号 の信号レベルが検出され、その信号レベルと予め設定された基準レベルとが比較さ れる。そして、検出レベルを基準レベルと一致させるための利得制御信号が DZA( ディジタル Zアナログ)変翻 45を介してゲインコントロールアンプ 41に入力される。
[0006] これにより、入力端子 40に入力したアナログ信号のレベルが変動しても、 AZD変 から出力端子 43へ出力する信号レベル力 常に一定の望ましい信号レベル となるように制御していた (例えば、特許文献 1参照)。
[0007] その他にも、アナログ信号を AZD変換器でディジタル信号に変換した後、アナ口 グ入力信号の直流オフセットを検出し、直流オフセットをキャンセルするためのオフセ ット制御信号を DZA変換器を介してアナログ入力信号に加えることにより、 AZD変 換器のアナログ基準電圧に対して、アナログ入力信号が常に一定の望ましい基準電 圧となるようにしたものが知られている。
[0008] このように、近年の半導体技術の進歩により、アナログ回路の高性能化や高周波化 が進む一方、ディジタル回路の高集積ィ匕が進んでおり、受信機等の全ての機能を 1 チップに集積したアナログ 'ディジタル混載半導体集積回路の実現が望まれている。 特許文献 1 :特開 2000— 152029号公報 (第 2頁、図 6)
発明の開示
発明が解決しょうとする課題
[0009] し力しながら、例えば、前記従来例に示した自動制御装置を 1チップに集積する場 合には、ディジタル制御信号を DZA変換器を介してアナログ制御信号にした後、ァ ナログ信号処理部で制御するようにして ヽるため、 DZA変換器及びそのための外 付部品が必要であった。
[0010] また、 DZA変換器を無くして、アナログ信号処理部をディジタル制御信号で直接 制御しょうとすると、バイナリ符号で表されるディジタル制御信号では、制御値が遷移 した際に同時に変化するディジタルデータのビット数力 その制御値によって不均一 であるため、発生するディジタルノイズが異なりアナログ信号処理部への悪影響を及 ぼすという問題があった。
[0011] 本発明は、カゝかる点に鑑みてなされたものであり、その目的とするところは、回路規 模を最小限に抑えながら、ディジタル制御信号のアナログ信号処理部へのノイズを 抑制することにある。
課題を解決するための手段
[0012] すなわち、本発明は、入力されたアナログ信号を処理するアナログ信号処理部と、 前記アナログ信号処理部から出力されるアナログ出力信号をディジタル信号に変 換する AZD変 と、
前記 AZD変 から出力されるディジタル出力信号を処理して、前記アナログ信 号処理部を制御するための制御信号を生成するディジタル制御信号発生手段と、 前記制御信号の符号を変換する符号変換手段と、 前記符号変換された制御信号が示す前記アナログ信号処理部の特性情報に基づ V、て、その特性を切り替えるための指示信号を生成する指示信号変換手段とを備え 前記アナログ信号処理部は、前記指示信号に基づいて、その特性が段階的に切り 替えられて所定の適正範囲となるように制御されることを特徴とする自動制御装置で ある。
[0013] また、本発明では、前記符号変換手段は、前記制御信号をグレイ符号に変換する ように構成されて 、てもよ 、。
[0014] また、本発明では、前記アナログ信号処理部及び前記指示信号変換手段をアナ口 グ系電源部とする一方、前記ディジタル制御信号発生手段及び前記符号変換手段 をディジタル系電源部とし、
前記アナログ系電源部と前記ディジタル系電源部との電源系統を分離するように構 成してちょい。
発明の効果
[0015] 以上のように、本発明によれば、ディジタル制御信号を DZA変換器を介してアナ ログ制御信号にするのではなぐ直接ディジタル信号のままアナログ信号処理部の特 性を段階的に切り替えるようにしたから、 DZA変^^が不要となる。また、ディジタル 制御信号の符号をバイナリ符号力 変換するようにしたから、制御値が遷移した際に 発生するディジタルノイズを抑えることができる。
[0016] また、グレイ符号を用いることにより、ディジタル制御信号の制御値が遷移した際に 発生するディジタルノイズのレベルを、制御値によらず一定にすることができる。
[0017] さらに、ディジタル電源部とアナログ電源部とを分離することにより、ディジタル制御 信号の制御値が遷移した際に発生するディジタルノイズがアナログ信号処理部へ影 響しやす ヽ、ディジタル電源部カゝらアナログ電源部までの間の制御信号のノイズを抑 えることができる。
図面の簡単な説明
[0018] [図 1]図 1は、本発明の実施形態 1に係る自動制御装置の構成を示すブロック図であ る。 [図 2]図 2は、本実施形態 2における自動利得制御及び直流オフセット除去装置の構 成を示すブロック図である。
[図 3]図 3は、本実施形態 2におけるグレイコード変換器の構成を示す回路図である。
[図 4]図 4は、本実施形態 2のグレイコード変換器における入出力を示す対応表であ る。
[図 5]図 5は、従来の自動利得制御装置を示すブロック図である。
符号の説明
10 入力 i 子
11 アナログ信号処理部
12 AZD変
13 出力端子
14 ディジタル制御信号発生部
15 符号変換部
16 指示信号変換部
20 入力端子
21 アナログ信号処理部
211 オフセット電圧加減算器
212 ゲインコントロールアンプ
22 AZD変
23 出力端子
241 オフセット制御部
242 利得制御部
251 グレイコード変^^
252 グレイコード変^^
261 オフセット指示デコーダ
262 利得指示デコーダ
31 ExORゲート
32 ExORゲート 33 ExORゲート
発明を実施するための最良の形態
[0020] 以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施 形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制 限することを意図するものでは全くな 、。
[0021] <実施形態 1 >
図 1は、本発明の実施形態 1に係る自動制御装置の構成を示すブロック図である。 図 1に示すように、入力端子 10に入力されたアナログ入力信号は、アナログ信号処 理部 11に入力される。また、このアナログ信号処理部 11には、前記アナログ入力信 号の他にも、後述する指示信号変換部 16から出力された指示信号が入力される。
[0022] 前記アナログ信号処理部 11では、アナログ入力信号が指示信号に基づ 、て、一定 の望ま 、信号レベルとなるように処理され、この処理されたアナログ出力信号が A
ZD変翻12に入力される。
[0023] 前記 AZD変換器 12では、入力されたアナログ出力信号がディジタル信号に変換 され、変換後のディジタル出力信号が出力端子 13から出力される一方、ディジタル 制御信号発生部 14に入力される。
[0024] 前記ディジタル制御信号発生部 14では、アナログ信号処理部 11を制御するため のディジタル制御信号が生成され、この信号が符号変換部 15に入力される。
[0025] 前記符号変換部 15では、入力されたディジタル信号が所望の符号に変換され、指 示信号変換部 16に入力される。
[0026] 前記指示信号変換部 16では、符号変換されたディジタル制御信号が示すアナログ 信号処理部 11の特性を段階的に変化させるための指示信号が生成される。この指 示信号が前記アナログ信号処理部 11に入力されることで、フィードバック制御される ようになっている。
[0027] 以上のように、本実施形態 1に係る自動制御装置によれば、ディジタル制御信号を DZA変換器を介してアナログ制御信号にするのではなぐ直接ディジタル信号のま まアナログ信号処理部 11の特性を段階的に切り替えるようにしたから、 DZA変換器 が不要となり、回路規模を最小限に抑えつつフィードバック制御を実現することがで きる。
[0028] また、ディジタル制御信号の符号をバイナリ符号力も変換するようにしたから、制御 値が遷移した際に発生するディジタルノイズを抑えることができる。
[0029] <実施形態 2>
図 2は、本発明の実施形態 2に係る自動制御装置の構成を示すブロック図である。 図 2において、 21はアナログ信号処理部であり、オフセット電圧加減算器 211とゲイ ンコントロールアンプ 212とを備えている。
[0030] 入力端子 20に入力されたアナログ入力信号は、前記アナログ信号処理部 21のォ フセット電圧加減算器 211に入力され、後述するオフセット指示デコーダ 261から出 力されるオフセット指示信号に応じた直流オフセット電圧が加えられる。
[0031] さらに、続く前記ゲインコントロールアンプ 212において、後述する利得指示デコー ダ 262から出力される利得指示信号に応じた利得で増幅され、アナログ出力信号と して AZD変 に出力される。
[0032] 前記 AZD変 では、入力されたアナログ出力信号がディジタル変換され、デ イジタル出力信号が出力端子 23から出力される一方、オフセット制御部 241及び利 得制御部 242にそれぞれ入力される。
[0033] 前記オフセット制御部 241では、前記アナログ信号処理部 21のオフセットを制御す るディジタルオフセット制御信号が生成され、この信号がグレイコード変換部 251に 入力される。
[0034] 前記グレイコード変換部 251では、入力されたディジタルオフセット制御信号がダレ ィ符号に変換され、オフセット指示デコーダ 261に入力される。
[0035] 前記オフセット指示デコーダ 261では、グレイ符号変換されたディジタルオフセット 制御信号が示すオフセット電圧加減算器 211の直流オフセット電圧特性を段階的に 変化させるためのオフセット指示信号が生成され、この指示信号がアナログ信号処理 部 21内のオフセット電圧加減算器 211に入力される。
[0036] 一方、前記利得制御部 242では、前記アナログ信号処理部 21の利得を制御する ディジタル利得制御信号が生成され、この信号がグレイコード変 252に入力され る。 [0037] 前記グレイコード変換器 252では、入力されたディジタル利得制御信号がグレイ符 号に変換され、利得指示デコーダ 262に入力される。
[0038] 前記利得指示デコーダ 262では、グレイ符号変換されたディジタル利得制御信号 が示すゲインコントロールアンプ 212の利得特性を段階的に変化させるための利得 指示信号が生成され、この利得指示信号がアナログ信号処理部 21内のゲインコント ロールアンプ 212に入力される。
[0039] 次に、自動利得制御に関する動作について説明する。アナログ信号処理部 21に 入力されたアナログ入力信号は、オフセット調整及び増幅された後、 AZD変 2
2でディジタル信号に変換され、ディジタル出力信号として出力端子 23から出力され る。
[0040] このとき、出力されたディジタル出力信号の一部は、利得制御部 242によって、予 め設定された本来得るべき出力レベルと実際の出力レベルとの誤差に変換され、そ のレベル誤差信号がアナログ信号処理部 21の利得を制御するためのディジタル利 得制御信号となる。
[0041] ここで、アナログ入力信号の入力信号レベルが低くなつたために、実際の出カレべ ルが本来得るべき出力レベルに比べて低くなつた場合について考えると、このときの レベル誤差信号の極性は正になる。そのため、ディジタル利得制御信号が大きくなり 、アナログ信号処理部 21の利得が上がる。
[0042] 逆に、アナログ入力信号の入力信号レベルが高くなつたために、実際の出カレべ ルが本来得るべき出力レベルに比べて高くなつた場合について考えると、このときの レベル誤差信号の極性は負になる。そのため、ディジタル利得制御信号が小さくなり
、アナログ信号処理部 21の利得が下がる。
[0043] このように、本実施形態 2に係る自動制御装置によれば、入力信号レベルの変化を 打ち消すように利得を制御することができるため、入力信号レベルによらず出力信号 レベルが一定に保たれる。
[0044] 以上のような動作において、入力信号レベルに対するディジタル利得制御信号の 大きさは、入力信号レベルが低いときにはディジタル利得制御信号が大きくなり、入 力信号レベルが高いときにはディジタル利得制御信号が小さくなることが分かる。 [0045] 次に、直流オフセット除去に関する動作について説明する。アナログ信号処理部 2 1に入力されたアナログ入力信号は、オフセット調整及び増幅された後、 AZD変換 器 22でディジタル信号に変換され、ディジタル出力信号として出力端子 23から出力 される。
[0046] このとき、出力されたディジタル出力信号の一部は、オフセット制御部 241によって 、予め設定された望まし ヽ基準レベルと実際の出力オフセットレベルとの誤差に変換 され、そのオフセット誤差信号がアナログ信号処理部 21の直流オフセットを制御する ディジタルオフセット制御信号となる。
[0047] ここで、アナログ入力信号、アナログ信号処理部 21、及び AZD変換器 22から発 生した直流オフセットがマイナス方向に重畳されたために、実際の出力オフセットレ ベルが望まし 、基準レベルに比べて低くなつた場合にっ 、て考えると、このときのォ フセット誤差信号の極性は正になる。そのため、ディジタルオフセット制御信号が大き くなり、アナログ信号処理部 21にプラス方向にオフセットが加算される。
[0048] 逆に、直流オフセットがプラス方向に重畳されたために、実際の出力オフセットレべ ルが望まし 、基準レベルに比べて高くなつた場合にっ 、て考えると、このときのオフ セット誤差信号の極性は負になる。そのため、ディジタルオフセット制御信号が小さく なり、アナログ信号処理部 21にマイナス方向にオフセットが加算される。
[0049] このように、本実施形態 2に係る自動制御装置によれば、アナログ入力信号、アナ ログ信号処理部、及び AZD変換器力 発生した直流オフセットを打ち消すようにォ フセット加算値が制御されるため、アナログ回路で発生する直流オフセットによらず出 力信号のオフセットレベルが一定に保たれる。
[0050] 以上のような動作において、アナログ回路で発生する直流オフセットに対するディ ジタルオフセット制御信号の大きさは、直流オフセットがマイナス方向に重畳されたと きにはディジタルオフセット制御信号が大きくなり、直流オフセットがプラス方向に重 畳されたときにはディジタルオフセット制御信号が小さくなることが分かる。
[0051] 次に、グレイコード変翻 251, 252の動作について説明する。利得制御部 242の 出力であるディジタル利得制御信号、及びオフセット制御部 241の出力であるディジ タルオフセット制御信号は、それぞれレベル誤差とオフセット誤差を示しており、 2の 補数符号のディジタル信号である。すなわち、グレイコード変翻 251, 252は、この
2の補数符号のディジタル信号をグレイ符号に変換するものである。
[0052] 図 3は、グレイコード変換器の構成を示す回路図であり、図 4は、グレイコード変換 器における入出力を示す対応表である。図 3に示すように、 4ビットの 2の補数符号を グレイ符号に変換する場合、グレイコード変換器は 3つの ExORゲート 31, 32, 33 (E xclusive OR Gate)で形成される。
[0053] すなわち、 4ビットの 2の補数符号の MSB (Most Significant Bit)であるビット BC3は
、そのままグレイ符号における MSBであるビット GC3とされる。
[0054] また、 2の補数符号のビット BC3、 BC2は ExORゲート 31に入力され、その排他的 論理和がグレイ符号におけるビット GC2とされる。
[0055] さらに、 2の補数符号のビット BC2、 BC1は ExORゲート 32に入力され、その排他 的論理和がグレイ符号におけるビット GC1とされる。
[0056] そして、 2の補数符号のビット BC1、 BC0は ExORゲート 33に入力され、その排他 的論理和がグレイ符号におけるビット GC0とされる。
[0057] 図 4の対応表に示すように、 "一 8"〜"+ 7"の各値に対応する 2の補数符号とグレイ 符号との関係から、 2の補数符号の値が 1変化するときに、ビットは値に応じて変化す ることが分かる。また、グレイ符号の値が 1変化するときに、ビットは常に 1つのみ変化 することが分力ゝる。
[0058] このように構成された自動利得制御及び直流オフセット除去装置では、レベル誤差 及びオフセット誤差を小さくする方向にフィードバック制御が行われ、信号レベル変 動や直流オフセット変動に対するディジタル利得制御信号値及びディジタルオフセッ ト制御信号値の変化が 1以下になるように、閉ループ制御系のループゲインが設定さ れる。
[0059] したがって、ディジタルオフセット制御信号をグレイ符号に変換したことにより、制御 信号値が遷移してもビットは常に 1つのみ変化するので、遷移した際に発生するディ ジタルノイズのレベルを一定にすることができる。
[0060] さらに、図 2に示す自動利得制御及び直流オフセット除去装置において、アナログ 信号処理部 21、オフセット指示デコーダ 261、利得指示デコーダ 262をアナログ系 電源部とし、オフセット制御部 241、利得制御部 242、グレイコード変換器 251, 252 をディジタル系電源部として、アナログ 'ディジタル混載半導体集積回路における電 源系統を分離するようにすれば、より好まし 、効果が得られる。
[0061] すなわち、電源系統を分離したことで、ディジタルノイズのアナログ信号処理部 21 への廻り込みを抑えることができる。
[0062] さらに、利得やオフセットの制御信号の接続部にぉ 、て、ディジタル系電源部から アナログ系電源部へのノイズの廻り込みが発生するため、制御信号がグレイ符号の 部分で、ディジタル系電源部力 アナログ系電源部への信号受け渡しをすることによ り、ノイズを抑えることができる。
[0063] なお、本実施形態 2では、自動利得制御及び直流オフセット除去装置として、利得 制御とオフセット除去を同時に制御するものを例として説明したが、この形態に限定 するものではなぐそれぞれ単独で用いることもできる。
産業上の利用可能性
[0064] 以上説明したように、本発明は、回路規模を最小限に抑えながら、ディジタル制御 信号のアナログ信号処理部へのノイズを抑制できると!、う実用性の高!、効果が得ら れることから、きわめて有用で産業上の利用可能性は高い。例えば、テレビ、ラジオ、 又はディジタル変調信号等の 1チップ受信機等として有用である。また記憶媒体力 データを再生する光ディスク装置等の用途にも応用できる。

Claims

請求の範囲
[1] 入力されたアナログ信号を処理するアナログ信号処理部と、
前記アナログ信号処理部から出力されるアナログ出力信号をディジタル信号に変 換する AZD変 と、
前記 AZD変 から出力されるディジタル出力信号を処理して、前記アナログ信 号処理部を制御するための制御信号を生成するディジタル制御信号発生手段と、 前記制御信号の符号を変換する符号変換手段と、
前記符号変換された制御信号が示す前記アナログ信号処理部の特性情報に基づ V、て、その特性を切り替えるための指示信号を生成する指示信号変換手段とを備え 前記アナログ信号処理部は、前記指示信号に基づいて、その特性が段階的に切り 替えられて所定の適正範囲となるように制御されることを特徴とする自動制御装置。
[2] 請求項 1に記載された自動制御装置にお!、て、
前記符号変換手段は、前記制御信号をグレイ符号に変換するように構成されて 、 ることを特徴とする自動制御装置。
[3] 請求項 1に記載された自動制御装置にお!、て、
前記アナログ信号処理部及び前記指示信号変換手段をアナログ系電源部とする 一方、
前記ディジタル制御信号発生手段及び前記符号変換手段をディジタル系電源部と し、
前記アナログ系電源部と前記ディジタル系電源部との電源系統を分離するように構 成したことを特徴とする自動制御装置。
PCT/JP2005/020856 2005-06-09 2005-11-14 自動制御装置 WO2006132002A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169821 2005-06-09
JP2005-169821 2005-06-09

Publications (1)

Publication Number Publication Date
WO2006132002A1 true WO2006132002A1 (ja) 2006-12-14

Family

ID=37498212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020856 WO2006132002A1 (ja) 2005-06-09 2005-11-14 自動制御装置

Country Status (1)

Country Link
WO (1) WO2006132002A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02190027A (ja) * 1989-01-19 1990-07-26 Sanyo Electric Co Ltd 自動利得制御型ａ／ｄ変換装置
JPH03211916A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 復調器
JPH04196818A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd アナログ・ディジタル混在ｉｃ
JP2002217733A (ja) * 2001-01-24 2002-08-02 Fujitsu Kiden Ltd Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02190027A (ja) * 1989-01-19 1990-07-26 Sanyo Electric Co Ltd 自動利得制御型ａ／ｄ変換装置
JPH03211916A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 復調器
JPH04196818A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd アナログ・ディジタル混在ｉｃ
JP2002217733A (ja) * 2001-01-24 2002-08-02 Fujitsu Kiden Ltd Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法

Similar Documents

Publication Publication Date Title
US7262724B2 (en) System and method for adjusting dynamic range of analog-to-digital converter
US7505824B2 (en) Audio signal processing apparatus and audio signal processing method
JP2009005347A (ja) デルタシグマ変調器
US20110285562A1 (en) Continuous-time delta-sigma ADC with compact structure
JP2006108892A (ja) 利得制御機能付きデルタシグマ変調回路
US11342892B2 (en) Amplifier and signal processing circuit
US7102426B2 (en) Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier
JP4634182B2 (ja) 並行パスのサンプリングを用いたアナログ・エラーの判定
US20070229332A1 (en) Circuits and methods for using error correction in power amplification and signal conversion
EP4323838A1 (en) Cross-over distortionless pulse-width modulated (pwm)/linear motor control system
JP4432530B2 (ja) デジタル信号処理アンプ
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
WO2006132002A1 (ja) 自動制御装置
JP4818900B2 (ja) ディジタルアンプおよびスイッチング回数制御方法
US11205999B2 (en) Amplifier with signal dependent mode operation
JP4148077B2 (ja) Ｄ級信号増幅回路
US5406218A (en) Phase demodulator receiving inputs from phase detector and binary phase detector
US7443235B2 (en) Audio system and processing method of storing and reproducing digital pulse width modulation signal
JP2008278117A (ja) デジタル／アナログ変換器のオフセットキャンセル回路
US20090261902A1 (en) Asynchronous Error Correction Circuit for Switching Amplifier
JP4455395B2 (ja) ミューティング判定回路およびミューティング回路
JP2008252816A (ja) 周波数変換器、およびこの周波数変換器を用いた無線受信機
JP2009225391A (ja) 音声再生システム
KR100293923B1 (ko) 전송장치수신부의직류오프셋제어회로
JP2007096958A (ja) Ａｇｃ回路およびそれを備えた高周波受信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05806100

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP