WO2006114535A8 - Procédé de fabrication d'un dispositif électronique multicouches dépourvu de résistances d'interface parasites - Google Patents

Procédé de fabrication d'un dispositif électronique multicouches dépourvu de résistances d'interface parasites

Info

Publication number
WO2006114535A8
WO2006114535A8 PCT/FR2006/000987 FR2006000987W WO2006114535A8 WO 2006114535 A8 WO2006114535 A8 WO 2006114535A8 FR 2006000987 W FR2006000987 W FR 2006000987W WO 2006114535 A8 WO2006114535 A8 WO 2006114535A8
Authority
WO
WIPO (PCT)
Prior art keywords
producing
electronic device
free
layers
multilayer electronic
Prior art date
Application number
PCT/FR2006/000987
Other languages
English (en)
Other versions
WO2006114535A1 (fr
Inventor
Tayeb Mohammed-Brahim
Oliver Bonnaud
Claude Simon
Nathalie Coulon
Amar Saboundji
Khalid Kandoussi
Original Assignee
Univ Rennes
Tayeb Mohammed-Brahim
Oliver Bonnaud
Claude Simon
Nathalie Coulon
Amar Saboundji
Khalid Kandoussi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Rennes, Tayeb Mohammed-Brahim, Oliver Bonnaud, Claude Simon, Nathalie Coulon, Amar Saboundji, Khalid Kandoussi filed Critical Univ Rennes
Publication of WO2006114535A1 publication Critical patent/WO2006114535A1/fr
Publication of WO2006114535A8 publication Critical patent/WO2006114535A8/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

La présente invention concerne un procédé de fabrication d'un dispositif électronique ED incluant au moins une première et une deuxième couche Cl et C2 superposées respectivement réalisées en un premier et un deuxième matériau semiconducteur. Selon l'invention, lesdites première et deuxième couches Cl et C2 sont déposées sans discontinuité l'une sur l'autre au cours d'une même étape de dépôt VDS. L'invention permet, en prévoyant une continuité entre les dépôts des première et deuxième couches Cl et C2, de prévenir la formation d'une frontière physique entre lesdites couches, de sorte qu'aucune résistance d'interface parasite n'existera entre ces couches.
PCT/FR2006/000987 2005-04-28 2006-04-28 Procédé de fabrication d'un dispositif électronique multicouches dépourvu de résistances d'interface parasites WO2006114535A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR05/04313 2005-04-28
FR0504313A FR2885260B1 (fr) 2005-04-28 2005-04-28 Procede de fabrication d'un dispositf electronique multicouches depourvu de resistances d'interface parasites

Publications (2)

Publication Number Publication Date
WO2006114535A1 WO2006114535A1 (fr) 2006-11-02
WO2006114535A8 true WO2006114535A8 (fr) 2007-01-25

Family

ID=35429203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2006/000987 WO2006114535A1 (fr) 2005-04-28 2006-04-28 Procédé de fabrication d'un dispositif électronique multicouches dépourvu de résistances d'interface parasites

Country Status (2)

Country Link
FR (1) FR2885260B1 (fr)
WO (1) WO2006114535A1 (fr)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512056A (en) * 1967-04-25 1970-05-12 Westinghouse Electric Corp Double epitaxial layer high power,high speed transistor
JPS60143627A (ja) * 1983-12-29 1985-07-29 Matsushita Electric Ind Co Ltd 光電変換膜の製造方法
JP2566914B2 (ja) * 1985-12-28 1996-12-25 キヤノン株式会社 薄膜半導体素子及びその形成法
US4868014A (en) * 1986-01-14 1989-09-19 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法

Also Published As

Publication number Publication date
WO2006114535A1 (fr) 2006-11-02
FR2885260B1 (fr) 2007-08-24
FR2885260A1 (fr) 2006-11-03

Similar Documents

Publication Publication Date Title
WO2006029388A3 (fr) Procede et appareil de fabrication de dielectriques a faible constante dielectrique
KR101669382B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP1965395A4 (fr) Bobine multicouches et procédé de fabrication de celle-ci
EP1337136A3 (fr) Elément de liaison entre des films de câblage, son procédé de fabrication, et procédé de fabrication d'un substrat de câblage multicouche
WO2004001837A3 (fr) Procedes de formation de structures electroniques comprenant des couches de derivation conductrices et structures associees
WO2005091795A3 (fr) Procede de fabrication d'un dispositif semi-conducteur, et dispositif semi-conducteur fabrique conformement a ce procede
WO2009007303A3 (fr) Composant multicouche électrique
WO2009075073A1 (fr) Dispositif de mémoire non volatile et son procédé de fabrication
CN104576053A (zh) 层叠陶瓷电容器
TW200616046A (en) Layered resistance variable memory device and method of fabrication
EP1739747A3 (fr) Puce semi-conductrice et procédé pour sa fabrication
WO2006037933A3 (fr) Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees
WO2006060520A3 (fr) Electrodeposition selective limitee par la membrane d'une surface conductrice
WO2006059261A3 (fr) Methode de formation d'une structure d'interconnexions sur une matrice de circuit integre
TW200717887A (en) Thermoelectric device and method for fabricating the same and chip and electronic device
TW200723402A (en) Semiconductor device and fabrication method thereof
WO2012066178A3 (fr) Procédés et systèmes pour la fabrication de dispositifs de cmos de mems dans des conceptions de petite taille
WO2009069252A1 (fr) Dispositif de stockage non volatile et son procédé de fabrication
WO2007109487A3 (fr) Dispositif semiconducteur contenant du fluor dans le diélectrique de grille
TW200520644A (en) Multilayer ceramic electronic component and its manufacturing method
WO2008045672A3 (fr) Procédé pour fabriquer des plaques conductrices pour un condensateur mim de haute qualité
TW200741961A (en) Semiconductor devices and fabrication method thereof
WO2009060556A1 (fr) Structure de câblage et procédé pour former cette structure
WO2006098820A3 (fr) Procede permettant de former un dispositif semi-conducteur pourvu d'un empilement de barrieres de diffusion et structure correspondante
WO2011022180A3 (fr) Trous d'interconnexion et couches de pistes conductrices dans des substrats semi-conducteurs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase in:

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

NENP Non-entry into the national phase in:

Ref country code: RU

WWW Wipo information: withdrawn in national office

Country of ref document: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06764586

Country of ref document: EP

Kind code of ref document: A1