WO2006112114A1

WO2006112114A1 - データ暗号化装置及びデータ暗号化方法

Info

Publication number: WO2006112114A1
Application number: PCT/JP2006/302364
Authority: WO
Inventors: Kaoru Yokota; Masao Nonaka
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-03-31
Filing date: 2006-02-10
Publication date: 2006-10-26
Also published as: JP4823904B2; JPWO2006112114A1; US20080285743A1; CN101147182B; EP1865481A1; US8094811B2; CN101147182A

Abstract

　電力解析攻撃を阻止でき、かつ、暗号処理の速度低下及びメモリ量増加を、従来よりも削減可能なデータ暗号化装置は、平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成するデータ暗号化装置であって、ラウンドごとにコア乱数を１個生成し、前記コア乱数を所定の個数だけ連結して、第１乱数を生成する乱数生成部（４１０ａ）と、前記平文と前記第１乱数とのデータ融合を行い、中間データを生成する排他的論理和部（４１０ｂ）と、ラウンドごとに前記中間データに対して、前記第１乱数と第２乱数と前記鍵に基づいて、データ撹乱処理を行うデータ撹乱部（４１０ｆ、４１０ｋ）とを備える。

Description

明細書

データ暗号化装置及びデータ暗号化方法

技術分野

[0001] 本発明は、データ暗号化装置に関し、特に、暗号処理を実行する際の電力消費量を計測することにより暗号モジュールに埋め込まれている暗号鍵を解析する攻撃方法に対して安全なデータ暗号ィ匕装置に関する。

背景技術

[0002] 近年、ハードウェアあるいはソフトウェアで実装された暗号モジュールが暗号処理を行う際の副情報を手が力りにして、暗号鍵の解析を行う解読法が各種考案されている。例えば、タイミング攻撃と呼ばれる解読方法では、暗号モジュールが暗号処理に要する時間が、暗号処理に用いている暗号鍵の値により、わずかではあるが異なることを利用して、暗号鍵の解析を行う。即ち、タイミング攻撃においては、暗号処理を行う際の処理時間という副情報を利用して、暗号鍵の解読を行っている。このような解読法の中でも、暗号処理を行う際の電力消費量を副情報として解読を行う解読方法として、 Simple Power Analysis Λ ' Differential Power Analysis とヽっ 7こ各種の方法が考案されている。これらの解読法は、近年、高性能な計測機器が安価で手に入るようになった背景もあって、 IC (Integrated Circuit)カードのような暗号が実装された実際の製品に対しても解析が可能であることが報告されている。また、暗号処理を行う際に、暗号モジュール力発生する電磁波強度を副情報として解読する方法など数々の解読方法が考案されている。以下の記述では、暗号処理時における暗号モジュールの電力消費量を手がかりにして、暗号鍵を解析する解読方法を総称して、「電力解析攻撃」と呼ぶことにする。以下では、電力解析攻撃を例にして説明を行うが、副情報を用いたその他の解読方法に対しても同様にして説明することができる。即ち、本発明は、電力解析攻撃のみならず、暗号処理中に暗号モジュール力発生する副情報を利用して鍵の推定を行う解読方法であれば適用可能である。

[0003] 電力解析攻撃の概要について説明する。ここでは、 AES (Advanced Encryptio n Standard)暗号 (AES暗号の詳細は、非特許文献 1を参照）に電力解析攻撃を適用した例を元に説明する。図 1は、 AES暗号の処理概要を説明するブロック図である。 AESB音号は、暗号鍵サイズが 128bit、 192bit、 256bitの 3種類をサポートしているが、以下では、暗号鍵サイズは 128bitであるとして説明を行う。また、 AES暗号では、 128bitの暗号鍵を元に、 1281) 11個のラゥンド鍵1^0、1^1、 · ' ·、Κ10と呼ばれる鍵を生成するが、ここでは、既にラウンド鍵が生成されているものとして説明する。図 1でもラウンド鍵生成処理については、図示していない。

[0004] (AES暗号の処理概略）

AES暗号の暗号処理概要を説明する。

[0005] AES暗号の暗号化処理は、 128bitの平文 Ρに対して、ラウンド鍵 KOとのビットごとの排他的論理和演算 10a、テーブル変換処理 (S) 10b、線形変換 (LI) 10cを行う。次に、前記と同様の一連の処理を、ラウンド鍵 K1を用いて行う（l la〜l lc)。更に、同様の一連の処理をラウンド鍵 Κ2、 Κ3、 · · ·、 Κ9を順次用いて行う。但し、ラウンド鍵 Κ9を用いた一連の処理については、線形変換 L1の代わりに、線形変換 L2を行う (19c) ₀そして、最後に、ラウンド鍵 K10とのビットごとの排他的論理和演算を行い（1 9d)、その結果の値を暗号文 Cとする。

[0006] (テーブル変換 S ( 10b) )

テーブル変換 10bの処理について説明する。なお、テーブル変換 l lb、 12b、 · · · 、 19bも、これと同一の処理である。

[0007] 図 2は、テーブル変換 10bの処理を示すブロック図である。入力される 128bitのデータは、上位から 8bitずつに分割され、 8bit X 16個のデータとなる。そして、各 8bit データに対して、変換テーブル Tabによるテーブル変換処理が行われる（100a〜10 Op)。ここで、変換テーブル Tabは、入力 8bitと出力 8bitとの対応関係を示すテープルであり、具体的には、 8bit X 256要素の配列 Tab [256]によって表され、入力 8bit が Xのとき、テーブル変換による出力値 Yは、 Y=Tab[X]として得られる。

[0008] 具体的には、 AES暗号に用いられる変換テーブルは、 Tab [256] = {63h、 7Ch、 77h、 7Bh、 · · ·、 BBh、 16h}となるテーブルである。ここで、 63hの" h"は、 "63"が 1 6進数表記であることを示している。このとき、入力 03hに対するテーブル変換の出力は、 Tab[2] = 77hであり、入力 FEMlO進数で 254)に対するテーブル変換の出力は、 Tab[254] =BBhとなる。このようにして、各 8bitデータに対するテーブル変換処理が行われる。そして、各出力結果を先ほど分割した際と同じ順序で連結して 128 bitとし、 128bitの出力データ Yとする。

[0009] (線形変換 LI (10c) )

線形変換 LI (10c)の処理について説明する。なお、線形変換 l lc、 12c、 · · ·、 18 cの処理も、これと同様の処理である。

[0010] 線形変換 L1は、 ShiftRowと呼ばれるバイト転置と、 MixColumnと呼ばれる行列変換とをこの順序で行う。まず、入力データを、上位から 8bitずつに分割して、 A0、 Α1、 · · ·、 A14、 A15とする。バイト転置 ShiftRowは、 A0〜A15に対して並び換えを行って 128bitデータを作成する。具体的には、上位から A0、 A5、 A10、 A15、 A 4、 A9、 A14、 A3、 A8、 A13、 A2、 A7、 A12、 Al、 A6、 Al lの順にデータを連結して 128bitデータとする。

[0011] 次に、上記 ShiftRowの結果に対して、 MixColumn処理を行う。具体的には、 Shi ftRowの結果を再び、上位から 8bitずつ分割して、 Β0、 Β1、 · · ·、 B14、 B15とする。次に、 X0 = B0、 X1 = B4、 X2 = B8、 X3 = B12として、下記数 1に従って行歹 U演算を行い、 Y0、 Yl、 Υ2、 Υ3を計算して、 C0=Y0、 C4=Y1、 C8=Y2、 C12=Y 3とする。

[0012] [数 1] f

Y0 " 02h 03h 01 h 01 h 、 fxol

Y1 01 h 02h 03h 01 h X1

X

Y2 01 h 01 h 02h 03h X2

Y3 01 h 02h X3

J 03h 01 h ソソここで、行列演算に用いる加算と乗算は拡大体 GF (2"8)上の演算として行う。また、 "2'8"は" 2の 8乗，，を表す。更に、 X0 = B1、 X1 = B5、 X2 = B9、 X3 = B13として、上記行列演算（数 1で示される演算）を行い、 Y0、 Yl、 Υ2、 Υ3を計算して、 Cl = Y0、 C5=Y1、 C9=Y2、 C13=Y3とする。同様に、 X0 = B2、 X1 = B6、 X2 = B1 0、 X3 = B14として、行列演算（数 1)を行い、 YO、 Yl、 Υ2、 Υ3を計算して、 C2=Y 0、 C6=Y1、 C10=Y2、 C14=Y3とする。そして、 XO = B3、 X1 = B7、 X2 = B11 、 X3 = B15として、行歹 [J演算を行ヽ、 YO、 Yl、 Υ2、 Υ3を計算して、 C3=YO、 C7 =Y1、 C11 =Y2、 C15=Y3とする。上記のようにして得られた CO、 Cl、 C2、 · · ·、 C14、 C15を、上位からこの順序で連結した 128bitデータ力 MixColumn処理の出力データ、即ち、線形変換 L1の出力データとなる。

[0014] (線形変換 L2 (19c) )

線形変換 L2 (19c)は、線形変換 L1から、 MixColumn処理を省略したものである。即ち、 L2への入力データに対して、 ShiftRow処理のみを行った結果を L2の出力データとする。

[0015] (暗号装置 110の構成）

AES暗号を暗号装置として実装した場合の一構成例について説明する。

[0016] 図 3は、 AES暗号を暗号装置として実装した場合の一構成例を示すブロック図である。

[0017] 暗号装置 110は、平文 Pを暗号化し暗号文 Cを出力する装置であり、レジスタ 110a と、暗号鍵記憶部 110bと、ラウンド鍵生成部 110cと、ラウンド鍵記憶部 l lOdと、排他的論理和部 110eと、テーブル保管部 110fと、テーブル変換部 110gと、第 1線形変換部 110hと、第 2線形変換部 110iとを含む。

[0018] レジスタ 110aは、暗号処理の中間データを記憶する記憶装置である。暗号鍵記憶部 110bは暗号鍵を記憶している記憶装置である。ラウンド鍵生成部 110cは、暗号処理時に、暗号鍵記憶部 110bから暗号鍵を読み出し、ラウンド鍵 K0〜K10を生成し、ラウンド鍵記憶部 l lOdに記憶する処理部である。排他的論理和部 110eは、ラウンド鍵記憶部 l lOdから必要なラウンド鍵を読み出して、排他的論理和演算を行う処理部である。テーブル保管部 110fは、上述した 8bit X 256個のデータ力もなる変換テーブルを配列 Tab [256]として記憶してヽる記憶装置である。テーブル変換部 11 Ogは、テーブル保管部 110はり配列 Tab[256]を読み出し、テーブル変換処理を実行する処理部である。第 1線形変換部 110hおよび第 2線形変換部 110iは、それぞれ上述した線形変換 LIおよび線形変換 L2の処理を実行する処理部である。

[0019] 次に、暗号装置 110の動作について説明する。平文 Pが暗号装置 110に入力されると、ー且、レジスタ 110aに記憶される。次に、排他的論理和部 l lOeがレジスタ 110 aに記憶されているデータを読み出して、ラウンド鍵との排他的論理和演算を行い、演算結果をレジスタ 110aに上書き記憶する。次に、テーブル変換部 110gが、レジスタ 110aに記憶されているデータを読み出して、テーブル変換処理を行い、変換結果をレジスタ 110aに上書き記憶する。そして、第 1線形変換部 110hが、レジスタ 110a に記憶されているデータを読み出して、線形変換 L1の処理を行い、変換結果をレジスタ 110aに上書き記憶する。

[0020] 以下、先ほど述べた AES暗号の処理手順に従って、上記の処理を繰り返し行う。

但し、最後の繰り返しにおける線形変換処理は、第 1線形変換部 110hの代わりに、第 2線形変換部 110iによる線形変換 L2の処理を行い、更に、排他的論理和部 110 eがラウンド K10との排他的論理和演算を行って、演算結果をレジスタ 110aに上書き記憶する。そして、暗号装置 110は、レジスタ 110aに記憶されているデータを暗号文 Cとして出力する。

[0021] (暗号装置 110に対する電力解析攻撃）

暗号装置 110に対する、電力解析攻撃の概要について説明する。暗号装置 110では、 AES暗号の処理が行われている途中のデータ（中間データ）は、レジスタ 110a に一時記憶されている。即ち、図 1において、ある処理ブロック力も他の処理ブロックに渡されるデータは、全てレジスタ 110aにー且記憶されてから、他の処理ブロックによる処理が行われる。

[0022] 電力解析攻撃では、上記のように暗号処理の中間データがレジスタに一時記憶されることに着目する。データをレジスタに記憶する際の電力消費量は、記憶するデータの内容に依存することがわ力つている。例えば、記憶するデータに" 1"が立つビットの数が多いほど、記憶時に消費する電力は大きい。また、レジスタへの上書き処理の際に、レジスタに格納して、るデータビットの反転が発生するビット (例えば、ビッド '1 "が記憶されて、る状態でビッド '0"が上書きされるビット）が多、ほど、記憶時に消費する電力は大きい。これらのことを利用して、レジスタに記憶する際の電力消費量を測定して、レジスタ内のデータを推測する。そして、推測したデータ値から、暗号処理に使われている暗号鍵を特定する。例えば、図 3の排他的論理和部 l lOeがレジスタ 11 Oaに記憶する際の電力消費量を解析することにより、図 1の排他的論理和 1 Oaの処理が行われた後のデータを解析することができたとする。このときのデータを Dとし、平文 Pの値も解析者が知っているとすると、ラウンド鍵 KOは、

KO = D ( + ) P

によって求められる。ここで、 "（ + ) "は"ビットごとの排他的論理和"を表す。 AES暗号の場合、ラウンド鍵 KOは、暗号鍵と同一であることが知られているから、上記の解析により、暗号鍵が求められたことになる。

[0023] 以上のように、暗号処理中の電力消費量から、レジスタに一時記憶される暗号処理の中間値が推測され、そこから、暗号鍵が推測されることがわかる。

[0024] (電力解析攻撃に対する対策方法）

電力解析攻撃に対する対策方法として、マスキング法と呼ばれる方法が開示されている（例えば、特許文献 1参照)。図 3に示す暗号装置 110では、暗号処理の中間値をそのままレジスタ 110aに一時記憶しているため、その値が解析される点に問題があった。マスキング法では、暗号処理の中間値をレジスタに格納する前に、乱数によつてランダム化するところに特徴がある。これにより、電力解析によってレジスタのデータが推測されても、その値は、乱数によってランダム化されているので、実際の暗号処理の中間値はわ力もない。従って、ラウンド鍵の値は特定できない。

[0025] 図 4及び図 5は、 AES暗号に対するマスキング法を適用した場合の処理手順を説明するブロック図である。暗号処理を行う前に、 128bitの乱数 R0〜R10を生成する。そして、生成した乱数を用いた排他的論理和演算 20a、 20c、 20e、 21b、 · · ·、 29 b、 29d、 29hを、才リジナノレの AESB音号処理に図 4に示すように、追カロする。このとき、排他的論理和演算 21b、 · · ·、 29bは、乱数に対して線形変換 L1を施した結果との排他的論理和演算であり、排他的論理和演算 29hは、乱数に対して線形変換 L2を施した結果との排他的論理和演算である。このとき、排他的論理和演算 20aによって、暗号処理の中間値 Tは、乱数 R0の影響を受けてランダム化される。しかし、その後に、排他的論理和演算 20cによって、乱数 R0との排他的論理和演算を再び行うことで、その影響は相殺される。同様に、乱数 Rl、 R2、 · · ·、 RIOによるランダム化の影響は相殺されるようになっているため、最終的に得られる暗号文 Cは、図 1で示したォリジナルの AES暗号処理によって得られるものと、同一のものとなる。

[0026] また、実際に暗号装置として実装する際には、図 4ではなぐ図 5の構成として、暗号処理が実装される。図 4と図 5との違いは、図 4における「乱数との排他的論理和演算→テーブル変換→乱数との排他的論理和演算」と!、う一連の処理を、「ランダム化された変換テーブルによるテーブル変換」に置き換えた点である。以下、この点について説明する。

[0027] 図 6は、図 5におけるランダム化テーブル変換 30cの内部構成を説明するためのブロック図である。なお、他のランダム化テーブル変換 3 lb、 32b、 · · ·、 39bについても、使われる乱数が異なるだけで、ランダム化テーブル変換 30cと同様である。 128bit の入力データ Xは、上位から 8bitずつ分割して、 x0、 xl、 · · ·、 xl5とする。また、乱数 R0及び R1は、上位から 8bitずつ分割して、それぞれ、 R0a、 ROb, · · · , R0p、及び Rla、 Rlb、 · · ·、 Ripとする。まず、 x0、 xl、 · · ·、 xl5は、それぞれ、 ROa, ROb, · · · , ROpとの排他的論理和演算を行う。次に、前記結果 (各 8bit)に対して、それぞれ、 AES暗号の変換テーブル Tabを用いたテーブル変換を行う。そして、各テープル変換結果に対して、それぞれ Rla、 Rlb、 · · ·、 Ripとの排他的論理和演算を行い、その結果を、それぞれ y0、 yl、 · · ·、 yl5とする。 y0、 yl、 · · ·、 yl5を、上位からこの順序で連結した 128bitデータを、 Yとして出力する。

[0028] ここで、舌 L数 R0 (即ち、 R0a〜R0p)と舌 L数 R1 (即ち、 Rla〜Rlp)が決まれば、 χθ と yOとの対応関係、 xlと yOとの対応関係、 · · ·、 xl5と yl5との対応関係は、各々 8bi t X 256個のデータからなる変換テーブルとして表すことができる。即ち、図 6の処理は、図 7で示すような、 16種類の変換テーブル TabOa、 TabOb、 · · ·、 TabOpによる、テープノレ変換処理 303a、 303b, · · ·、 303p力らなる処理となる。

[0029] 以上をまとめると、マスキング法解読に対する対策を行った AES暗号の処理手順は、図 5に示すようになる。即ち、以下のようになる。

[0030] (1) 128bit X 11個の乱数 RO、 Rl、 · · ·、 RIOを生成する。

(2)乱数 ROと R1を元に、ランダム化テーブル変換 SmO (30c)を構成する。具体的には、図 7に示すように、 8bit X 256個のデータからなる変換テーブルを 16種類作成する。同様に乱数 R1と R2、 R2と R3、 · · ·、 R9と RIOを元に、ランダム化テーブル変換 Sml〜Sm9を構成する。具体的な構成方法は SmOと同様である。

(3)図 5に従って、暗号処理を行う。オリジナルの AES暗号処理と異なる点は、乱数 ROとの排他的論理和演算 30aと乱数 R10に対する線形変換 L2 (39e)、及び前記線形変換の結果との排他的論理和演算 39fの追加と、テーブル変換処理 30c、 31b 、 · · ·、 39b力オリジナルの変換テーブル Tabの代わりに、乱数 RO〜R10を元に作成したランダム化変換テーブルを用いる点である。

非特干文献 1： Federal Information Processing¾tandards Publication 19 7, rspecification for the ADVANCED ENCRYPTION STANDARD ( AES；)」， November 26, 2001

特許文献 1：米国特許第 6295606号明細書

発明の開示

発明が解決しょうとする課題

[0031] し力しながら、前記従来技術においては、電力解析攻撃対策によってもたらされる暗号処理量の増加によって、暗号装置の処理速度が著しく低下するという課題を有している。即ち、生成した乱数を元に生成する必要のあるランダム化変換テーブル (8 bit X 256個の要素を持つテーブル）は、 SmO、 Sml、 · · ·、 Sm9の各々に 16種類含まれる（例えば、 SmOの場合は、 TabOa、 TabOb、 · · ·、 TabOpの 16種類）。即ち、 1回の暗号を行う際には、合計で 16 X 10= 160種類ものランダム化変換テーブルを作成する必要がある。

[0032] また、ランダム化変換テーブルの生成に用いる乱数は、 1回の暗号ィ匕処理ごとに異なるものである必要があり、上記のテーブル作成処理は、 1回の暗号化処理を行うたびに実行する必要がある。従って、この電力解析対策のための追加処理により、暗号処理の処理速度が著しく低下してしまうと、う課題を有して、る。

[0033] また、上記 160種類ものランダム化変換テーブルを記憶するためのメモリが暗号モジュール内に必要となるため、メモリ量も著しく増加してしまうという課題も有している [0034] 本発明は、上述の課題を解決するためになされたものであり、電力解析攻撃を阻止でき、かつ、暗号処理の速度低下及びメモリ量増加を、従来よりも削減可能なデータ暗号ィ匕装置を提供することを目的とする。

課題を解決するための手段

[0035] 前記従来の課題を解決するために、本発明のデータ暗号ィ匕装置は、平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成するデータ暗号化装置であって、ラウンドごとにコア乱数を 1個生成し、前記コア乱数を所定の個数だけ連結して、第 1 乱数を生成する乱数生成部と、前記平文と前記第 1乱数とのデータ融合を行い、中間データを生成する平文データ融合部と、ラウンドごとに前記中間データに対して、前記第 1乱数と第 2乱数と前記鍵に基づいて、データ撹乱処理を行う、データ撹乱部とを備える。

[0036] この構成によると、第 1乱数はコア乱数の繰返しになっている。このため、例えば、コァ乱数の個数が 16個であるとした場合には、データ撹乱処理を行なう場合に、従来 16個必要であったランダム化変換テーブルの個数を 1つにすることができる。よって、暗号処理の速度低下を削減し、かつ暗号処理に必要なメモリ量を削減することができる。例えば、前記データ撹乱部は、ラウンドごとに、平文を前記所定の個数で等分したデータを変換する 1つの変換テーブルを記憶する変換テーブル記憶部と、ラウンドごとに、前記変換テーブルを、前記第 1乱数と前記第 2乱数とに基づいて変形するテーブル変換を行ヽ、 1つの変形変換テーブルを生成する変換テーブル変形部と、前記変形変換テーブルを記憶する変形変換テーブル記憶部と、ラウンドごとに、前記中間データに対して、前記鍵と前記変形変換テーブルに記憶されている前記変形変換テーブルとに基づいて、前記中間データを前記所定の個数で等分した各データに対して、データ変換処理を行うデータ変換部とを備えるような構成にすればよい

[0037] また、データ暗号化装置は、さらに、前記第 1乱数に対して所定の乱数変換を行い、前記第 2乱数を生成する乱数変換部を備えていてもよいし、前記データ撹乱部は、さらに、前記中間データに対して、所定の線形変換を行い、その結果を出力する線形変換部を備え、前記乱数変換部は、前記線形変換の逆変換を前記乱数変換として行ってもよい。

[0038] さらに、前記所定の暗号処理は、 AES (Advanced Encryption Standard)暗号処理であって、前記線形変換部は、 AES暗号処理における InvMixColumn処理と InvS hiftRow処理とからなり、前記乱数変換部は、前記第 1乱数を第 2乱数として出力する構成であってもよい。

[0039] さらにまた、前記コア乱数は、すべてのラウンドにおいて同一の値であってもよい。

[0040] コア乱数をすベてのラウンドにおいて同一とすることにより、データ暗号化装置で使用される変形変換テーブルを 1つにすることができる。このため、暗号処理の速度低下を削減し、かつ暗号処理に必要なメモリ量を削減することができる。

[0041] なお、本発明は、このような特徴的な手段を備えるデータ暗号ィ匕装置として実現することができるだけでなぐデータ暗号ィヒ装置に含まれる特徴的な手段をステップとするデータ暗号ィ匕方法として実現したり、データ暗号ィ匕方法に含まれる特徴的なステツプをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、 CD-ROM (Compact Disc-Read Only Memory)等の記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは言うまでもない。

発明の効果

[0042] 本発明によると、電力解析攻撃を阻止でき、かつ、暗号処理の速度低下及びメモリ量増加を、従来よりも削減可能なデータ暗号ィ匕装置を提供することができる。

[0043] 本発明の暗号装置によれば、暗号処理の中間データ及び変換テーブルをランダム化するための乱数を、ある一定のフォーマットに従い、かつ、各テーブル変換処理の前と後に排他的論理和演算される乱数それぞれが、全て同じ値になるように設定することで、電力解析攻撃のような、暗号処理中に暗号モジュール力発生する副情報を利用した解析方法を阻止しつつ、上記阻止のための対策による暗号処理の速度低下とメモリ量の増加が従来よりも削減されるという効果がある。

図面の簡単な説明

[0044] [図 1]図 1は、 AES暗号の処理手順を示すブロック図である。

[図 2]図 2は、 AES暗号のテーブル変換処理 10bの構成を示すブロック図である。 [図 3]図 3は、 AES暗号の暗号装置 110の構成を示すブロック図である。

[図 4]図 4は、従来技術に係る AES暗号の処理手順を示すブロック図である。

[図 5]図 5は、従来技術に係る AES暗号の処理手順を示すブロック図である。

[図 6]図 6は、従来技術に係るランダム化テーブル変換処理 30cの構成を示すブロック図である。

[図 7]図 7は、従来技術に係るランダム化テーブル変換処理 30cの構成の変形例を示すブロック図である。

[図 8]図 8は、本発明の実施の形態に係る AES暗号処理手順を示すブロック図である

[図 9]図 9は、 AES暗号の処理手順を示したフローチャートである。

[図 10]図 10は、本発明の実施の形態に係る暗号装置 410の構成を示すブロック図である。

[図 11]図 11は、本発明の実施の形態に係る乱数生成部 41 Oaの構成を示すブロック図である。

[図 12]図 12は、本発明の実施の形態に係るランダム化テーブル変換処理の構成を示すブロック図である。

[図 13]図 13は、本発明の実施の形態に係るランダム化テーブル変換処理の第 1の変形例を示すブロック図である。

[図 14]図 14は、本発明の実施の形態に係るランダム化テーブル変換処理の第 2の変形例を示すブロック図である。

[図 15]図 15は、 AES復号の処理手順を説明するブロック図である。

[図 16]図 16は、本発明の実施の形態に係る復号装置 510の構成を示すブロック図である。

符号の説明

410 暗号装置

410a 乱数生成部

410b 排他的論理和部

410c 暗号鍵保管部 410d ラウンド鍵生成部

410e ラウンド鍵記憶部

410f 排他的論理和部

410g レジスタ

410h 第 1線形逆変換部

410i テーブルランダム化部

410j ランダムテーブル記憶部

410k テーブル変換部

4011 テーブル保管部

401m 第 1線形変換部

401n 第 2線形変換部

401o 第 2線形変換部

410p 排他的論理和部

510 復号装置

510a 乱数生成部

510b 排他的論理和部

510c 暗号鍵保管部

510d ラウンド鍵生成部

510e ラウンド鍵記憶部

510f 排他的論理和部

510g レジスタ

510h 第 1線形逆変換部

510i 逆テーブルランダム化部

510j 逆ランダムテーブル記憶部

510k 逆テーブル変換部

5011 逆テーブル保管部

501m 第 1線形逆変換部

501n 第 2線形逆変換部 501o 第 2線形変換部

510ρ 排他的論理和部

発明を実施するための最良の形態

[0046] 以下、本発明の実施の形態について、図面を参照しながら説明する。

[0047] (電力解析攻撃を阻止する AES暗号処理手順の概要）

図 8は、電力解析攻撃を阻止するための AES暗号の処理手順を説明するブロック図である。また、図 9は、 AES暗号の処理手順を示したフローチャートである。以下、図 8および図 9を用いて暗号処理手順を説明する。なお、 128bit X l l個のラウンド鍵 ΚΟ、Κ1、 · ' ·、Κ10は、 128bitの暗号鍵から既に生成されているものとする。

[0048] (1) 128bitの乱数 Rを生成する（S2)。また、乱数 Rに線形変換 L1の逆変換 Lliを施した値 R1を求める（S4)。更に、 R1に線形変換 L2を施した値 R2を求める（S6)。ここで、線形変換 L1及び L2は、前述の Ll、 L2と同じ処理である。

(2) 128bitの平文 Pに対して、前記乱数 Rとの排他的論理和演算を行う（40a、 S8)

(3) 1=0, 1、 · ' ·、 9の順に、以下の処理（（3— 1)〜（3— 5) )を繰り返し行う (ループ Α)。

(3— 1)ラウンド鍵 Kiとの排他的論理和演算を行う（40b、 41a、 42a、 · · ·、 49a、 S 10)。

(3— 2)乱数 Rとの排他的論理和演算を行う（40c、 41bゝ 42bゝ · · ·、 49bゝ S12)。 (3— 3)テーブル変換 Sを行う（40d、 41c、 42c、 · · ·、 49c、 S14)。ここで、テープル変換 Sは、既に述べたテーブル変換 Sと同一である。

(3— 4)舌 L数 R1との他的餘理和演算を行う（40e、 41d、 42d、 · · ·、 49d、 S16)

(3— 5) i=0〜8の場合は（S18で YES)、線形変換 LIを行う（40f、 41e、 42e、 · · -、 48e、 S20)。 i= 9の場合は（S 18で NO)、線形変換 L2を行う（49e、 S22)。

(4)ラウンド鍵 K10との排他的論理和演算を行う（49g、 S24) ₀

(5) R2との排他的論理和演算を行う（49h、 S26)。

[0049] 平文 Pに対して、上記（1)〜（5)の処理を行った結果を、暗号文 Cとして出力する。このとき、（1)、（2)、（3— 2)及び（5)の処理力オリジナルの AES暗号処理から追カロされている処理である。このような処理を追加しても、オリジナルの AES暗号処理で得られる暗号文と同一の暗号文が得られることは、以下のことからわかる。

[0050] (A)排他的論理和演算 40aで平文データ Pとの間で排他的論理和演算が行なわれる乱数 Rの影響は、その後の、排他的論理和演算 40cによって除去される。即ち、ラウンド鍵 KOとの排他的論理和演算 40bによる処理後の値は、 P ( + ) KO ( + ) Rである力排他的論理和演算 40cによる処理後の値は、 P ( + )K0 ( + )R( + )R=P ( + ) KOとなり、 Rの影響は相殺される。

[0051] (B)テーブル変換 40d、 41c、 42c、 · · ·、 48cの後の排他的論理和演算 40e、 41d 、 42d、 · · ·、 48dによって排他的論理和される乱数 R1の影響は、それぞれ、その後のテーブル変換 41c、 42c、 · · ·、 49cの前の排他的論理和演算 41b、 42b、 · · ·、 49 bによって除去される。例えば、排他的論理和演算 40e後の中間値は、 {オリジナル A ES暗号の中間値 } ( + )R1となり、排他的論理和演算 41bの入力値は、 {オリジナル AES暗号の中間値 } ( + ) L1 (R1)となる。ここで、 LI (R1)は、 R1に線形変換 L1を施した結果を示すが、 R1自体が Lli(R)であることから、 LI (Rl) =Rである。即ち、排他的論理和演算 40eの入力値は、 {オリジナル AES暗号の中間値 } ( + )Rとなり、この Rの影響は、排他的論理和演算 41bにおいて、 Rと排他的論理和演算することによって除去される。その他の場合についても同様である。

[0052] (C)テーブル変換 49cの後の排他的論理和演算 49dによって排他的論理和演算が施される乱数 R1の影響は、その後の排他的論理和演算 49hによって除去される。即ち、排他的論理和演算 49d後の暗号処理中間値は、 {オリジナル AES暗号の中間値 } ( + )R1となり、排他的論理和演算 49hに入力される値は、 {オリジナル AES暗号の中間値 } ( + ) L2 (R1)となる。ここで、 L2 (R1) =R2であるから、排他的論理和演算 49hによる R2との排他的論理和によって、上記 L2 (R1)の影響は除去される。

[0053] (電力解析攻撃を阻止する AES暗号装置 410の構成）

図 10は、図 8の AES暗号処理手順を実現する暗号装置 410の構成の一例を示したブロック図である。以下、暗号装置 410による処理手順について、図 9に示したフロ一チャートを参照しながら説明する。 [0054] 暗号鍵保管部 410cは、 128bitの暗号鍵を保管する。ラウンド鍵生成部 410dは、暗号処理時に、暗号鍵保管部 410cに保管する暗号鍵を元に、 AES暗号のラウンド鍵生成手順に従って、 128bit X 11個のラウンド鍵 ΚΟ、 Κ1、 · · ·、 K10を生成する。ラウンド鍵記憶部 410eは、前記ラウンド鍵 ΚΟ、 Κ1、 · · ·、 K10を記憶する。

[0055] 次に、乱数生成部 410aは、乱数 Rを生成する（図 9の S2)。乱数生成部 410aは、図 11に示すように、コア乱数生成部 41 laと乱数拡大部 41 lbからなる。乱数 Rの生成時には、まず、コア乱数生成部 41 laは、 8bitのコア乱数 rを生成し、乱数拡大部 4 l ibに転送する。乱数拡大部 41 lbは、前記乱数 rを 16個連結した値を乱数 Rとし、乱数生成部 410aは、この乱数 Rを出力する。即ち、乱数 Rは、

R=r II r II · · · II r (rの個数は 16個）

となる。ここで" II "は、データの連結を表す。生成された 128bitの乱数 Rは、排他的論理和部 410b、テーブルランダム化部 410i、第 1線形逆変換部 410hに転送する。

[0056] 第 1線形逆変換部 410hは、前記乱数 Rに対して線形変換 L1の逆変換を施して、 R 1を求め（図 9の S4)、テーブルランダム化部 410i及び第 2線形変換部 410οに転送する。第 1線形逆変換部 410hの詳細手順は、以下の通りである。まず、入力データ Rを上位力ら 8bitずつ分害 ijして、 aO、 al、 a2、 · · ·、 al5とする。次に、 xO = aO、 xl = al、 x2 = a2、 x3 = a3とし、

[0057] [数 2]

で表される GF (2 "8)上の行列演算を行い、 b0、 bl、 b2、 b3を求める。これを、 y0 = b0、 yl =bl、 y2=b2、 y3 =b3とする。同様に、 x0 = a4、 xl = a5、 x2 = a6、 x3 = a 7として、前記行歹 IJ演算により、 b0、 bl、 b2、 b3を求めて、 y4=b0、 y5 =bl、 y6 =b 2、 y7=b3とする。更に、 x0 = a8、 xl = a9、 x2 = al0、 x3 = al lとして、 y8=b0、 y 9=bl、 yl0=b2、 yl l =b3を求め、 x0 = al2、 xl = al3、 x2 = al4、 x3 = al5として、 yl2=b0、 yl3=bl、 yl4=b2、 yl5=b3を求める。こうして求めた yO、 yl、… 、 yl5を、上位力も、 yO、 yl3、 ylO、 y7、 y4、 yl、 yl4、 yl l、 y8、 y5、 y2、 yl5、 yl 2、 y9、 y6、 y3の順序で連結した 128bitデータを第 1線形逆変換部 410hの出力とする。ここで、上記行歹 IJ演算式におヽて、 xO=xl =x2=x3=rとしたとき、 yO、 yl、 y2、 y3は、以下のように計算される。但し、乗算、加算は全て GF (2"8)上の演算である。

[0058] yO=yl =y2=y3 = OEh Xr + OBhXr + ODhXr + 09h Xr

= 01h Xr

=r

[0059] 同様にして y4〜y 15も全て rと等しいことが示されるので、第 1線形逆変換部 410h の出力 R1は、 Rl =R=r || r II · · · || rとなることが示された。即ち、第 1線形逆変換部 410hは、実際には何も処理を行わなくてよい。

[0060] 次に、テーブルランダム化部 410iは、乱数 R及び R1を元にテーブル保管部 4101 に保管するオリジナル AES暗号の変換テーブル Tabに対してランダム化を行う。従来技術であれば、図 6に示すとおり、各テーブル変換処理 300a〜300pの前と後には、それぞれ異なる乱数による排他的論理和演算が施されていた。これによつて、図 7に示すようなそれぞれ異なったランダム化変換テーブル 303a〜303pを作成する必要があった。しかし、本実施の形態においては、既に示したとおり、乱数 R及び R1 力^、ずれも Rl =R=r II r II · · · II rである。このことによって、図 12に示すように、各テーブル変換処理 412a〜412pの前と後に、全て同じ乱数 rによる排他的論理和演算が施されることになる。従って、これら一連の処理ほ L数による排他的論理和→テ一ブル変換→乱数による排他的論理和）は図 13に示すとおり、全て同じランダム化変換テーブル mTabに変形することになる。即ち、図 13は、図 14のように 1個のランダム化変換テーブル 416によって実現できる。具体的には、以下のようにしてランダム化変換テーブル mTabを生成する。まず、テーブルランダム化部 410iは、テープル保管部 4101に保管して!/、る、オリジナル AES暗号の変換テーブル Tabの配列データ Tab[0]〜Tab[255]を読み出す。次に、上記配列データと乱数 R及び乱数 R1に含まれるコア乱数 rを用いて以下のような配列データ mTab[0]〜mTab[255]を生成する。

[0061] mTab[i] =Tab[i ( + ) r] ( + ) r

テーブルランダム化部 410iは、上記のようにして生成したランダム化変換テーブル mTabをランダムテーブル記憶部 410jに転送し、記憶する。

[0062] 更に、第 2線形変換部 410οは、乱数 R1に対して線形変換 L2を施して、 R2を求め

、排他的論理和部 410ρに転送する（図 9の S6)。ここで、線形変換 L2は、既に述べたとおり、バイト単位の置換であり、かつ、乱数 R1は既に説明した通り、 Rl =R=r II r II · · · II r (rは 8bit)であることから、 L2 (R1) =R1 =Rである。即ち、実際には、第 2 線形変換部 410οは、何も処理を行わなくてよ!、。

[0063] 以上が、暗号処理を行うための前処理であり、以下では、上記前処理結果を元にして、平文 Ρに対する暗号処理を行う手順を述べる。

[0064] 暗号装置 410に入力される平文 Ρに対して、排他的論理和部 410bは、前記乱数 R との排他的論理和演算を行い、その結果をレジスタ 410gに転送し、一時記憶する（図 9の S8)。

[0065] 次に、排他的論理和部 410fは、レジスタ 410g内のデータを読み出して、ラウンド鍵記憶部 41 Oeに記憶するラウンド鍵 K0との排他的論理和演算を行、、結果をレジスタ 410g〖こ書き込む（図 9の S10)。このとき、書き込む前にレジスタに記憶しているデータは上書きされて消去される。

[0066] 次に、テーブル変換部 410kは、レジスタ 410g内のデータを読み出して、ランダムテーブル記憶部 410jに記憶するランダム化変換テーブル mTabに基づ、てテープル変換処理を行う（図 9の S12〜S16)。具体的には、レジスタ 410gから読み出したデータを Xとすると、テーブル変換処理後のデータ Yは、

Y=mTab[X]

として求められる。変換処理後のデータは、レジスタ 410gに上書きする。上書き前のレジスタ 410g内のデータは消去される。

[0067] 次に、第 1線形変換部 410mは、レジスタ 410gのデータを読み出して、線形変換 L 1を施して、レジスタ 410gに上書きする（図 9の S18で YES、 S20)。

[0068] 上記処理の後、以上の排他的論理和部 410f、テーブル変換部 410k、第 1線形変換部 410mの一連の処理を、ラウンド鍵 Kl、 Κ2、 Κ3、 · · ·、 Κ9を用いて繰り返し行う

(図 9のループ Α)。但し、ラウンド鍵 Κ9を用いて上記一連の処理を行う時に限り、第

1線形変換部 410mによる処理の代わりに、第 2線形変換部 410ηによる線形変換 L2 の処理を行う（図 9の S18で NO、 S22) ₀

[0069] 更に、排他的論理和部 410fは、レジスタ 410g内のデータを読み出して、ラウンド鍵記憶部 410eに記憶するラウンド鍵 K10との排他的論理和演算を行い、結果をレジスタ 410gに書き込む（図 9の S24)。

[0070] そして、排他的論理和部 410pは、レジスタ 410gに記憶するデータを読み出して、乱数 R2との排他的論理和演算を行い、その結果を暗号文 Cとして暗号装置 410から出力する（図 9の S26)。

[0071] (AES復号処理手順の概要）

以上、説明した電力解析攻撃を阻止する AES暗号処理で作成された暗号文 Cを復号する処理手順にっ、て説明する。

[0072] 図 15は、 AES復号の処理手順を説明するブロック図である。図 8に示した暗号処理手順との違いは、暗号文 Cから平文 Pを生成するために、データの流れが逆になつている点である。

[0073] また、テーブル変換 Sの代わりにテーブル変換 Sの逆変換 Siを施し、線形変換 L1 の代わりに線形変換 L1の逆変換 Lliを施し、線形変換 L2の代わりに線形変換 L2の逆変換 L2iを施す点が異なる。ただし、線形変換 L2 (48f)については、そのままである。

[0074] (復号装置 510の構成）

図 16は、暗号装置 410で暗号ィ匕された暗号文 Cを復号して平文 Pを求めるための復号装置 510の構成を示すブロック図である。ここでは、暗号装置 410との差異部分のみ説明する。

[0075] 逆テーブル保管部 5101は、テーブル保管部 4101に保管していた変換テーブル Ta bと逆変換の関係にある、逆変換テーブル ITabを保管する。具体的には、 ITabの配列要素 ITab [0]〜 ab [255]は、以下のように定義される。

[0076] ITab [Tab [i] ] =i (i=0、 1、 · · ·、 255)

逆テーブルランダム化部 5 lOiは、逆変換テーブル ITabから、ランダム化逆変換テ一ブル ImTabを求める方法は、テーブルランダム化部 410iで述べた方法と同じであるから省略する。

[0077] 復号装置 510による復号処理では、最初に、排他的論理和部 5 ΙΟρの処理を行う。

これは、排他的論理和部 410pと同一の処理である。次に、排他的論理和部 410fと同様にして、排他的論理和部 510fが、ラウンド鍵 K10を用いた排他的論理和演算を行う。そして、第 1線形逆変換部 510m、逆テーブル変換部 510k、排他的論理和部 510fの順序からなる一連の処理を、ラウンド鍵 Κ9、 Κ8、 · · ·、 Κ1、 Κ0の順にラウンド鍵を用いて繰り返し行う。このとき、ラウンド鍵 Κ9を用いた場合の一連の処理では、第 1線形逆変換部 510mの代わりに、第 2線形逆変換部 510ηによる処理を行う。このとき、第 1線形逆変換部 510mは、既に述べた線形変換 L1の逆変換処理 Lliを行い、第 2線形逆変換部 510ηは、線形変換 L2の逆変換処理 L2iを行う。上記処理の後、排他的論理和部 510bが、排他的論理和演算を行い、その結果を平文 Pとして出力する。

[0078] 以上のように、本実施の形態では、 8bit X 256個の配列要素力もなるランダム化変換テーブルを 1個だけ作成して記憶しておけばよい。従来技術では、 8bit X 256個の配列要素力もなるランダム化変換テーブルを、 160個も作成する必要があつたので、ランダム化変換テーブルを作成するための処理量は、従来技術と比べると 160 分の 1に削減される。

[0079] なお、本実施の形態では、電力解析攻撃対策の対象とする暗号を、 AES暗号としているが、 AES暗号だけに限らず、ラウンド鍵とのデータ融合、テーブル変換、線形変換という一連の処理力なる繰り返し型の暗号方式であれば同様の方法により適用可能である。そのような暗号方式の例としては、 Camellia暗号や、 Hierocrypt暗号などがある。

[0080] また、本実施の形態にお!、て、二つのデータをデータ融合する方法として、排他的論理和演算を用いている力これは、算術加算であってもよい。 [0081] また、本実施の形態にお!、て、第 1線形逆変換部 410m及び第 2線形変換部 410η は、実際には何も処理をおこなわなくてよいので、これらは省略してもよい。

[0082] なお、本発明を上記実施の形態に基づいて説明してきた力本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる

[0083] (1)上記の各装置は、具体的には、マイクロプロセッサ、 ROM, RAM,ハードディスクユニット、ディスプレイユニット、キーボード、マウスなどから構成されるコンピュータシステムである。前記 RAMまたはハードディスクユニットには、コンピュータプロダラムが記憶されている。前記マイクロプロセッサ力前記コンピュータプログラムにしたがつて動作することにより、各装置は、その機能を達成する。ここでコンピュータプロダラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。

[0084] (2)上記の各装置を構成する構成要素の一部または全部は、 1個のシステム LSI ( Large Scale Integration:大規模集積回路）から構成されているとしてもよい。システム LSIは、複数の構成部を 1個のチップ上に集積して製造された超多機能 LSIであり、具体的には、マイクロプロセッサ、 ROM、 RAMなどを含んで構成されるコンビユータシステムである。前記 RAMには、コンピュータプログラムが記憶されている。前記マイクロプロセッサ力 S、前記コンピュータプログラムにしたがって動作することにより

、システム LSIは、その機能を達成する。

[0085] (3)上記の各装置を構成する構成要素の一部または全部は、各装置に脱着可能な ICカードまたは単体のモジュール力も構成されて、るとしてもよ、。前記 ICカードまたは前記モジュールは、マイクロプロセッサ、 ROM, RAMなどから構成されるコンピュータシステムである。前記 ICカードまたは前記モジュールは、上記の超多機能 L SIを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、前記 ICカードまたは前記モジュールは、その機能を達成する。この ICカードまたはこのモジュールは、耐タンパ性を有するとしてもよ!/、。

[0086] (4)本発明は、上記に示す方法であるとしてもよい。また、これらの方法をコンビュータにより実現するコンピュータプログラムであるとしてもよいし、前記コンピュータプログラム力もなるデジタル信号であるとしてもよい。

[0087] また、本発明は、前記コンピュータプログラムまたは前記デジタル信号をコンビユータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、 CD— R OM、 MO、 DVD, DVD-ROM, DVD -RAM, BD (Blu— ray Disc)、半導体メモリなどに記録したものとしてもよい。また、これらの記録媒体に記録されている前記デジタル信号であるとしてもよ、。

[0088] また、本発明は、前記コンピュータプログラムまたは前記デジタル信号を、電気通信回線、無線または有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしてもよい。

[0089] また、本発明は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムにしたがって動作するとしてもよい。

[0090] また、前記プログラムまたは前記デジタル信号を前記記録媒体に記録して移送することにより、または前記プログラムまたは前記デジタル信号を前記ネットワーク等を経由して移送すること〖こより、独立した他のコンピュータシステムにより実施するとしてもよい。

[0091] (5)上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよ!/、。

産業上の利用可能性

[0092] 本発明にかかる暗号装置は、電力解析攻撃を阻止しつつ、従来技術よりも、暗号処理の処理量を削減するという特徴を有するので、本発明は、高速処理あるいは低コストでの実現が求められる暗号装置等に適用できる。

Claims

請求の範囲

[1] 平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成するデータ暗号化装置であって、

ラウンドごとにコア乱数を 1個生成し、前記コア乱数を所定の個数だけ連結して、第 1乱数を生成する乱数生成部と、

前記平文と前記第 1乱数とのデータ融合を行い、中間データを生成する平文データ融合部と、

ラウンドごとに前記中間データに対して、前記第 1乱数と第 2乱数と前記鍵に基づいて、データ撹乱処理を行う、データ撹乱部とを備えるデータ暗号化装置。

[2] 前記データ撹乱部は、

ラウンドごとに、平文を前記所定の個数で等分したデータを変換する 1つの変換テ一ブルを記憶する変換テーブル記憶部と、

ラウンドごとに、前記変換テーブルを、前記第 1乱数と前記第 2乱数とに基づいて変形するテーブル変換を行ヽ、 1つの変形変換テーブルを生成する変換テーブル変形部と、

前記変形変換テーブルを記憶する変形変換テーブル記憶部と、

ラウンドごとに、前記中間データに対して、前記鍵と前記変形変換テーブルに記憶されている前記変形変換テーブルとに基づいて、前記中間データを前記所定の個数で等分した各データに対して、データ変換処理を行うデータ変換部とを備える請求項 1に記載のデータ暗号化装置。

[3] さらに、前記第 1乱数に対して所定の乱数変換を行い、前記第 2乱数を生成する乱数変換部を備える

請求項 2に記載のデータ暗号化装置。

[4] 前記データ撹乱部は、さらに、前記中間データに対して、所定の線形変換を行い、その結果を出力する線形変換部を備え、

前記乱数変換部は、前記線形変換の逆変換を前記乱数変換として行う請求項 3に記載のデータ暗号化装置。

[5] 前記所定の暗号処理は、 AES (Advanced Encryption Standard)暗号処理であって前記線形変換部は、 AES暗号処理における InvMixColumn処理と InvShiftRo w処理とからなり、

前記乱数変換部は、前記第 1乱数を第 2乱数として出力する

請求項 4に記載のデータ暗号化装置。

[6] 前記コア乱数は、すべてのラウンドにおいて同一の値である

請求項 5に記載のデータ暗号化装置。

[7] 平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成する集積回路であつて、

ラウンドごとに前記中間データに対して、前記第 1乱数と第 2乱数と前記鍵に基づいて、データ撹乱処理を行うデータ撹乱部とを備える集積回路。

[8] 平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成するデータ暗号化方法であって、

ラウンドごとにコア乱数を 1個生成し、前記コア乱数を所定の個数だけ連結して、第 1乱数を生成し、

前記平文と前記第 1乱数とのデータ融合を行い、中間データを生成し、ラウンドごとに前記中間データに対して、前記第 1乱数と第 2乱数と前記鍵に基づいて、データ撹乱処理を行うデータ暗号化方法。

[9] 平文に対して鍵に基づく所定の暗号処理を行い、暗号文を生成するプログラムであって、

ラウンドごとにコア乱数を 1個生成し、前記コア乱数を所定の個数だけ連結して、第 1乱数を生成するステップと、

前記平文と前記第 1乱数とのデータ融合を行い、中間データを生成するステップとラウンドごとに前記中間データに対して、前記第 1乱数と第 2乱数と前記鍵に基づいて、データ撹乱処理を行うステップとをコンピュータに実行させるプログラム。