CN102880836B - 安全装置 - Google Patents

安全装置 Download PDF

Info

Publication number
CN102880836B
CN102880836B CN201210229682.4A CN201210229682A CN102880836B CN 102880836 B CN102880836 B CN 102880836B CN 201210229682 A CN201210229682 A CN 201210229682A CN 102880836 B CN102880836 B CN 102880836B
Authority
CN
China
Prior art keywords
random number
data
authentication code
descrambling key
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210229682.4A
Other languages
English (en)
Other versions
CN102880836A (zh
Inventor
山下晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN102880836A publication Critical patent/CN102880836A/zh
Application granted granted Critical
Publication of CN102880836B publication Critical patent/CN102880836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及一种安全装置，其连接到主机装置，该主机装置包括进行加扰运算的处理器和存储单元，所述安全装置包括：存储单元，其中存储第一认证码；随机数产生单元；加密单元；以及进行加扰运算的控制器，其中控制器通过对随机数和第一认证码进行加扰运算，产生第一加扰密钥，并将第一加扰密钥发送到主机装置，以及控制器从主机装置接收通过根据随机数对加密目标数据进行加扰运算产生的加扰数据，通过对加扰数据和随机数进行加扰运算产生加密目标数据，产生加密数据，并将加密数据发送到主机装置。

Description

安全装置
技术领域
这里讨论的实施例涉及安全装置。
背景持术
近来由于内建存储器(外部存储装置)中存储的数据以及电路板线路上流动的数据的失窃所致的信息泄漏在增加，因此对增加安全功能的需求在增加。为了满足这种需求，一种可能措施是向内建单元的当前系统增加具有数据加密功能的安全芯片(安全装置)。然后，可通过安全芯片将诸如来自电路板上的主机芯片(主机装置)的微处理器这样的存储器中存储的数据以及通过电路板流动的数据加密，因此可以防止信息泄漏。
另一方面，在安全芯片将通过主机芯片处理的数据加密的情况下，经由线路将加密目标数据从主机芯片传送到安全芯片。换言之，未加密数据在主机芯片与安全芯片之间的线路上流动。因此，关于信息泄露的新顾虑是主机芯片与安全芯片之间流动的未加密数据的失窃。
例如，已经使用SSL/TLS和流密码方法来加密数据。在SSL/TLS的情况下，服务器向客户端发送公钥，而客户端基于接收的公钥(例如RSA、DH)将随机数加密，并将加密的随机数发送给服务器。服务器利用与公钥成对的密钥将加密的随机数解密，获得随机数。因此双方共享随机数，并基于共享的随机数，根据公共加密算法(例如AES、DES)产生公共密钥，以及在发送/接收数据之前基于公共密钥将数据加密。
在流密码方法的情况下，发送侧(例如客户端)和接收侧(例如服务器)共享计数器序列和公共密钥，并分别利用块密码(例如AES、DES)分别产生公共流密码密钥序列(随机数序列)。发送侧通过对发送目标数据以及流密码密钥串进行异或运算(XOR/EOR)产生加扰数据，并将结果发送给接收侧，而接收侧通过对接收的加扰数据以及流密码密钥串进行异或运算(XOR/EOR)将原始数据解密。
日本专利申请特开No.2007-336506以及No.H10-222468公开了加密技术的示例。
发明内容
但是，为了使用传统加密技术，服务器(接收侧)和客户端(发送侧)两者都必须有加密器件(例如RSA、AES)。例如，在SSL/TLS的情况下产生随机数(将成为公共密钥源)和公共密钥时，以及在流加密方法的情况下产生流密码密钥序列时，服务器和客户端两者都必须有加密器件。
这意味着根据传统加密技术，为了在主机芯片与安全芯片之间将数据加密，必须在主机芯片上也安装加密器件。因此不能实现初始目的，也就是简单地通过在当前主机芯片上安装安全芯片，在主机芯片中实现数据加密。此外，加密处理的负载高，并且在主机芯片上安装加密器件增加了整个系统的负载。
根据实施例，一种连接到主机装置的安全装置，该主机装置包括处理器和存储单元，该处理器进行加扰运算，该存储单元中存储第一认证码，所述安全装置包括以下部件：存储单元，其中存储第一认证码；随机数产生单元，产生随机数；加密单元，将数据加密或解密；以及控制器，进行加扰运算，其中所述控制器通过对随机数产生单元产生的随机数和第一认证码进行加扰运算，产生第一加扰密钥，并将第一加扰密钥发送到主机装置，以及控制器从主机装置接收通过根据从第一加扰密钥获得的随机数对加密目标数据进行加扰运算产生的加扰数据，通过对加扰数据和随机数进行加扰运算产生加密目标数据，通过加密单元将加密目标数据加密而产生加密数据，并将加密数据发送到主机装置。
附图说明
图1是描述根据本实施例的安装在系统中的半导体装置100的示例的示意图。
图2是描述根据本实施例的主机芯片10和安全芯片20的构造的示例的示意图。
图3是描述根据第一实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
图4是描述根据第一实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
图5是描述在将加密数据从主机芯片10发送到安全芯片20，并通过安全芯片20的加密单元24将加密数据解密的情况下，数据的加扰的示意图。
图6是描述在将加密数据从主机芯片10发送到安全芯片20，并通过安全芯片20的加密单元24将加密数据解密的情况下，数据的加扰的示意图。
图7是描述根据第二实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
图8是描述根据第二实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
图9是描述根据第三实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
图10是描述根据第三实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。
具体实施方式
下面根据附图描述实施例。但是要注意，技术范围不限于下述实施例，而是覆盖权利要求及其等同物中所述的内容。
图1是描述根据本实施例的安装在系统中的半导体装置100的示例的示意图。图1中的半导体装置100包括主机芯片10、安全芯片20、其他单元30、外部存储器40和通信单元50，并且这些组件经由总线连接。安全芯片20经由总线或串行线与主机芯片10相连接，并且，例如使用RSA或AES对从主机芯片10传送的数据进行加密处理或解密处理。
例如，通过主机芯片10处理的数据被传送到安全芯片20，转换为加密数据，然后被传送到外部存储器40、通信单元50以及其他单元30。经由通信单元50从外部设备接收的加密数据以及存储在外部存储器40中的加密数据被传送到安全芯片20，解密为原始数据，然后被传送到主机芯片10并处理。
图2是描述根据本实施例的主机芯片10和安全芯片20的构造的示例的示意图。根据本实施例的主机芯片10例如包括处理器11、认证码A1、认证码A2以及用于处理器11所进行的处理的存储器12。安全芯片20例如包括控制器21、存储器22、认证码A1、认证码A2、随机数产生单元23以及加密单元24。安全芯片20的随机数产生单元23产生真随机数或伪随机数，且安全芯片20的加密单元24对数据进行高度加密处理和解密处理。
图2中主机芯片10的处理器11以及安全芯片20的控制器21具有运算功能，例如算术运算和逻辑运算。主机芯片10和安全芯片20共享认证码A1和认证码A2。认证码A1和认证码A2是大约16位的数字值，且可从外部设备输入。
下面先描述第一实施例的处理。认证码A2不用于第一实施例和第二实施例，仅用于第三实施例。
[第一实施例]
图3和图4是描述根据第一实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。图3和图4描述在将未加密数据从主机芯片10发送到安全芯片20的情况下数据的加扰。具体而言，未加密数据被加扰，从主机芯片10发送到安全芯片20，安全芯片20在加扰状态下恢复数据，并获得未加密数据。安全芯片20将未加密数据加密，进一步将数据加扰，并将加扰的密码数据发送到主机芯片10。在本实施例中，主机芯片10和安全芯片20保持相同的认证码A1。
下面先描述对数据的加扰运算。根据本实施例，将异或(下面称为XOR)运算用于加扰运算。XOR运算被包括在主机芯片10的处理器11和安全芯片20的控制器21的基本处理功能中。在基于XOR运算的加扰运算中，根据要成为密钥的数值将目标数据的数值加扰。具体而言，通过确定与数值X(数值X是密钥)的XOR将目标数值A加扰，并产生数值B作为结果。通过确定数值B与数值X的XOR恢复数值A。换言之，通过产生的加扰数据(数值B)与密钥(数值X)的XOR运算将通过数据(数值A)与密钥(数值X)的XOR运算产生的加扰数据(数值B)恢复为原始数据(数值A)。
在基于XOR运算加扰的情况下，需要密钥来从加扰数据恢复原始数据。因为第三方不知道密钥，所以第三方不能基于加扰数据恢复原始数据。加扰运算不限于XOR运算。只要能够恢复原始数据，就可以通过其他运算，例如算术运算，或者通过XOR运算与算术运算的组合，进行加扰运算。
再参照图3，主机芯片10首先发出初始化命令，通知安全芯片20启动处理(a)。当接收初始化命令时，安全芯片20利用随机数产生单元23产生随机数R1(b)。然后安全芯片20的随机数产生单元23通过对随机数R1和认证码A1进行XOR运算产生加扰密钥S1(c)。然后安全芯片20将产生的加扰密钥S1连同初始化处理结果一起发送到主机芯片10(d)。
当接收加扰密钥S1时，主机芯片10通过根据事先保持的认证码A1对加扰密钥S1进行XOR运算，获得随机数R1(e)。因此主机芯片10和安全芯片20共享随机数R1以及认证码A1。主机芯片10通过对加密目标数据D1和共享的随机数R1进行XOR运算，产生加扰数据X1(f)，并将加扰数据X1连同加密指令一起发送到安全芯片20(g)。
当接收加密指令和加扰数据X1时，安全芯片20通过根据随机数R1对加扰数据X1进行XOR运算，获得数据D1(h)。然后安全芯片20的加密单元24通过对数据D1进行加密处理，产生加密数据E1(i)。然后安全芯片20通过对加密数据E1和随机数R1进行XOR运算，产生加扰的密码数据Y1(j)。
然后如图4所示，安全芯片20产生随机数R2(k)，随机数R2是用于下一加扰的新随机数。然后安全芯片20通过对产生的随机数R2和随机数R1进行XOR运算，产生加扰密钥S2(1)。然后安全芯片20将加扰密钥S2连同图3的处理j中产生的加扰的密码数据Y1一起发送到主机芯片10(m)。
当接收加扰的密码数据Y1和加扰密钥S2时，主机芯片10通过根据随机数R1对加扰的密码数据Y1进行XOR运算，获得加密数据E1(n)。主机芯片10还通过根据随机数R1对接收的加扰密钥S2进行XOR运算，获得随机数R2(o)。因此主机芯片10可获得与加密目标数据D1对应的加密数据E1，并且新随机数R2被主机芯片10和安全芯片20共享。
如果下一加密目标数据D2仍然存在，则主机芯片10通过对加密目标数据D2和新随机数R2进行XOR运算，产生加扰数据X2(p)，并将加扰数据X2发送到安全芯片20(q)。安全芯片20通过根据随机数R2对接收的加扰数据X2进行XOR运算，获得加密目标数据D2(r)。就像先前的加密目标数据D1一样，加密单元24将数据D2转换为加密数据E2。然后通过对加密数据E2和随机数R2进行XOR运算，产生加扰密码数据Y2。然后安全芯片20产生随机数R3(未示出)，并将随机数R3连同加扰密码数据Y2一起发送到主机芯片10，随机数R3是用于加扰的新随机数。
因此，通过在发送/接收数据之前根据主机芯片10和安全芯片20共享的随机数将数据加扰，安全芯片20防止了要发送/接收的数据的泄漏。每次进行预定次数的发送/接收会话时，改变随机数，并根据先前会话的随机数(在第一会话的情况下是认证码A1)将数据加扰，并发送到主机芯片10，主机芯片10根据该随机数恢复加扰数据，从而共享该数据。
图3和图4中的示例是从主机芯片10向安全芯片20发送加密目标数据(未加密数据)的情况。下面描述从主机芯片10向安全芯片20发送解密目标数据(加密数据)的情况。
图5和图6是描述在将加密数据从主机芯片10发送到安全芯片20，并通过安全芯片20的加密单元24将加密数据解密的情况下，数据的加扰的示意图。就像图3和图4一样，主机芯片10和安全芯片20保持相同的认证码A1。
在图5中，主机芯片10和安全芯片20共享图3所示的随机数R1，主机芯片10通过对加密数据E1和随机数R1进行XOR运算，产生加扰密码数据Y1(f)，并连同解密指令一起将加扰密码数据Y1发送到安全芯片20(g)。安全芯片20通过根据随机数R1对接收的加扰密码数据Y1进行XOR运算，获得加密数据E1(h)。然后安全芯片20的加密单元24通过将加密数据E1解密，产生数据D1。
然后在数据D1的加扰处理之前，安全芯片20产生新随机数R2(j)。安全芯片20通过对新产生的随机数R2(而不是随机数R1(如同图3的情况))和数据D1进行XOR运算，产生加扰数据X1(k)。与加密数据(本示例中为E1)相比，当从加扰状态恢复数据时，未加密数据(本示例中为D1)的泄漏风险更高。因此安全芯片根据随机数R2(新产生且首次使用)而不是随机数R1(之前已经用于加扰)将未加密数据加扰。这使得更加难以恢复未加密数据。但是本实施例不限于本示例，安全芯片20可根据随机数R1而不是处理k中的随机数R2将未加密数据D1加扰。
如图6所示，安全芯片20通过对随机数1和随机数2进行XOR运算，产生加扰密钥S2(l)，并将加扰密钥S2连同加扰数据X1一起发送到主机芯片10(m)。主机芯片10通过根据随机数R1进行XOR运算，获得随机数R2(o)。然后主机芯片10通过根据随机数R2对加扰数据X1进行XOR运算，获得数据D1(n)。因此通过主机芯片10获得数据D1(数据D1是加密数据E1的解密数据)，并通过主机芯片10和安全芯片20共享随机数R2。如果待解密的下一加密数据E2仍然存在，则主机芯片10通过对加密数据E2和随机数R2进行XOR运算，产生加扰密码数据Y2(p)。后续处理与图5和图6中的处理g到处理n相同。
因此，为了将数据加密，根据本实施例的安全芯片(安全装置)20通过对随机数产生单元23产生的随机数和认证码进行加扰运算，产生加扰密钥，并将加扰密钥发送到主机芯片(主机装置)10。安全芯片20从主机芯片10接收通过根据从加扰密钥获得的随机数对加密目标数据进行加扰运算产生的加扰数据。安全芯片20通过对加扰数据和随机数进行加扰运算，产生加密目标数据，通过利用加密单元24将加密目标数据加密，产生加密数据，并将加密数据发送到主机芯片10。
另一方面，为了将数据解密，根据本实施例的安全芯片20通过对随机数产生单元23产生的随机数和认证码进行加扰运算，产生加扰密钥，并将加扰密钥发送到主机芯片10。安全芯片20还通过利用加密单元24将加密数据解密，产生解密数据，通过对解密数据和随机数进行加扰运算，产生加扰数据，并将加扰数据发送到主机芯片10。然后安全芯片20通过使得主机芯片10的处理器11根据从加扰密钥获得的随机数对加扰数据进行加扰运算，从加扰数据获得解密数据。
在主机芯片10中，通过首次根据认证码以及对于第二或随后发送/接收会话的每次会话根据先前会话的随机数，对加扰密钥进行加扰运算，获得随机数。在第二或随后发送/接收会话的每次会话中，安全芯片20通过对当前发送/接收会话的随机数和先前发送/接收会话的随机数进行加扰运算，产生加扰密钥，并将加扰密钥发送到主机芯片10。主机芯片10通过根据先前发送/接收会话的随机数对所发送的加扰密钥进行加扰运算，获得当前发送/接收会话的随机数。
因此，根据本实施例的安全芯片20可通过在发送/接收之前将与主机芯片10交换的数据加扰，防止数据的泄漏，而主机芯片10不需要进行高度加密处理的加密单元24。因为安全芯片20不使用将数据加扰的高度加密处理，所以能降低系统的负载，并且能防止由于加扰所致通信速度的下降。
根据主机芯片10与安全芯片20之间共享的随机数将数据加扰。因此即使第三方认识到加扰数据是根据随机数加扰，也不能将加扰数据恢复，因为第三方不知道随机数的数值。该随机数由安全芯片20根据先前随机数(或者认证码，如果是第一次会话)加扰并发送到主机芯片10，并且主机芯片10通过根据先前随机数(或者认证码，如果是第一次会话)恢复加扰的随机数来共享随机数。因此即使第三方获得加扰密钥，也不能从加扰密钥恢复随机数的数值，除非先前随机数(或者认证码，如果是第一次会话)被检测到。因此，根据本实施例的安全芯片20使得难以基于加扰数据来恢复数据，即使第三方认识到数据的加扰过程也是如此。
根据本实施例的安全芯片20，只要安全芯片20具有用于产生随机数的随机数产生单元23就足矣，并且主机芯片10不需要有随机数产生单元23。换言之，根据本实施例的主机芯片10除了事先提供的运算功能之外，在存储器12中有认证码就足矣，并且不需要有加密单元24和随机数产生单元23。因此只要将本实施例的安全芯片20安装在具有主机芯片10的传统系统的电路板上，就可将主机芯片10与安全芯片20之间的数据加扰，并能防止数据泄漏。
在本实施例中，每次进行预定次数的发送/接收会话时，改变用于将数据加扰的随机数。因此即使第三方分析随机数，在进行预定次数的会话之后，用于将数据加扰的随机数也被改变。因此，本实施例的安全芯片20使得难以连续分析加扰数据，因此可将数据泄漏范围最小化。在本实施例中，每次进行发送/接收会话时改变随机数，但是改变随机数的频率不限于此。改变随机数的频率可以是每进行了多次发送/接收会话时，或者是每次进行发送或接收处理时。
在本实施例中，加密数据E1和E2也变为加扰目标。但是，在加密数据的情况下，即使从加扰状态下恢复数据，数据内容的泄漏风险也低，这是因为数据是加密的。因此，加密数据不必总是加扰目标，并且至少如果恢复了数据则其风险高的加密数据可以是加扰目标。
根据本实施例的安全芯片20每次进行预定次数的发送/接收会话时改变随机数，但是不改变认证码。在安全芯片20和主机芯片10中，例如，临时产生和使用的随机数被存储在诸如RAM的存储器中，而认证码被存储在诸如非易失性存储器的存储器中。在非易失性存储器的情况下，如果电源不稳定，或者如果写入次数有限制，那么在更新数据时可能出现错误和数据损坏。
但是在根据本实施例的安全芯片20中不改变认证码，因此不必担心在改变认证码时需要的非易失性存储器的更新过程中认证码的损坏或丢失。即使RAM等等中存储的随机数由于电源不稳定而丢失，安全芯片20也可以响应于新的初始化命令，根据认证码和新产生的随机数重启数据的加扰处理(图3和图5中的a)。
[第二实施例]
在与主机芯片共享新产生的随机数的加扰处理中，根据第二实施例的安全芯片20不是根据先前会话的随机数而是根据认证码将随机数加扰。下面参照附图描述该处理。
图7和图8是描述根据第二实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。就像图3和图4一样，图7和图8描述在将未加密数据从主机芯片10发送到安全芯片20的情况下数据的加扰。就像第一实施例一样，主机芯片10和安全芯片20保持相同的认证码A1。
图7中的处理与根据第一实施例的图3中的处理相同。主机芯片10和安全芯片20共享随机数R1，并且主机芯片10通过将加密目标数据D1加扰，产生加扰数据X1，并将加扰数据X1发送到安全芯片20(g)。安全芯片20从加扰数据X1获得加密目标数据D1，并将数据D1加密。根据随机数R1将加密数据E1加扰(j)。
然后如图8所示，安全芯片20产生随机数R2(随机数R2是用于下一加扰的新随机数)，并将随机数R2加扰(l)。在本实施例中，安全芯片20通过根据认证码A1而不是随机数R1对产生的随机数R2进行XOR运算，产生加扰密钥S2。加扰密钥S2连同加扰密码数据Y1一起被发送到主机芯片10(m)。
然后主机芯片10通过根据随机数R1对加扰密码数据Y1进行XOR运算，获得加密数据E1(n)，并通过根据认证码A1而不是随机数R1对加扰密钥S2进行XOR运算，获得随机数R2(o)。因此主机芯片10获得加密目标数据D1的加密数据E1，并且在主机芯片10与安全芯片20之间共享随机数R2。后续处理与图4中的处理p至处理r相同。
图7和图8中的示例是将加密目标数据从主机芯片10发送到安全芯片20的情况，但是将解密目标数据从主机芯片10发送到安全芯片20的情况也相同。在这种情况下，也根据认证码A1将通过安全芯片20产生的新随机数加扰，并将新随机数发送到主机芯片10，主机芯片10通过根据认证码A1恢复加扰的随机数，共享新随机数。根据随机数将通过安全芯片20解密的数据加扰，并将其发送到主机芯片10，主机芯片10通过根据随机数进行加扰运算，恢复加扰数据。
因此，为了将数据加密，根据本实施例的安全芯片20通过对随机数产生单元23产生的随机数和认证码进行加扰运算，产生加扰密钥，并将加扰密钥发送到主机芯片10。安全芯片20从主机芯片10接收通过根据从加扰密钥获得的随机数对加密目标数据进行加扰运算产生的加扰数据。安全芯片20通过对加扰数据和随机数进行加扰运算，产生加密目标数据，通过利用加密单元24将加密目标数据加密，产生加密数据，并将加密数据发送到主机芯片10。
另一方面，为了将数据解密，根据本实施例的安全芯片20通过对随机数产生单元23产生的随机数和认证码进行加扰运算，产生加扰密钥，并将加扰密钥发送到主机芯片10。安全芯片20还通过利用加密单元24将加密数据解密，产生解密数据，通过对解密数据和随机数进行加扰运算，产生加扰数据，并将加扰数据发送到主机芯片10。然后安全芯片20通过使得主机芯片10的处理器11根据从加扰密钥获得的随机数对加扰数据进行加扰运算，从加扰数据获得解密数据。
在主机芯片10中，通过根据认证码对加扰密钥进行加扰运算，获得随机数。
因此，根据本实施例的安全芯片20可通过在发送/接收之前将与主机芯片10交换的数据加扰，防止数据的泄漏，而主机芯片10不需要加密单元24。因为安全芯片20不使用将数据加扰的高度加密处理，所以能降低系统的负载，并且能防止由于加扰所致通信速度的下降。
根据主机芯片10与安全芯片20之间共享的随机数将数据加扰。因此即使第三方认识到加扰数据是根据随机数加扰，也不能将加扰数据恢复，因为第三方不知道随机数的数值。该随机数由安全芯片20根据认证码A1加扰并发送到主机芯片10，并且主机芯片10通过根据认证码A1恢复加扰的随机数来共享随机数。因此即使第三方获得加扰密钥，也不能从加扰密钥恢复随机数的数值，除非认证码A1被检测到。因此，根据本实施例的安全芯片20使得难以基于加扰数据来恢复数据，即使第三方认识到加扰过程也是如此。
根据本实施例的安全芯片20，只要安全芯片20具有用于产生随机数的随机数产生单元23就足矣，并且主机芯片10不需要有随机数产生单元23。因此可将主机芯片10与安全芯片20之间的数据加扰，并且只要将本实施例的安全芯片20安装在具有主机芯片10的传统系统的电路板上，就能防止数据泄漏。
此外，每次进行预定次数的发送/接收会话时，改变用于将数据加扰的随机数。因此，本实施例的安全芯片20使得难以连续分析加扰数据，因此可将数据泄漏范围最小化。
[第三实施例]
根据第三实施例的安全芯片20有两个认证码(下面称为“第一认证码”和“第二认证码”)。第一认证码用于加扰，以与主机芯片共享新产生的随机数，就像第二实施例一样。第二认证码用于产生第二加扰密钥，第二加扰密钥用于将数据加扰。下面参照附图描述该处理。
图9和图10是描述根据第三实施例的主机芯片10与安全芯片20之间的处理的示例的示意图。就像第一实施例的图3和图4一样，图9和图10描述将未加密数据从主机芯片10发送到安全芯片20的情况下数据的加扰。在本实施例中，主机芯片10和安全芯片20事先共享第一认证码A1和第二认证码A2。
在图9中，当接收初始化命令时(a)，安全芯片20产生随机数R1(b)。然后通过对随机数R1和第一认证码A1进行XOR运算，产生第一加扰密钥S11(c)。然后安全芯片20将产生的第一加扰密钥S11连同初始化处理的结果一起发送到主机芯片10(d)。至此的处理与第一实施例以及第二实施例相同。
然后本实施例的安全芯片20通过对产生的随机数R1和第二认证码A2进行XOR运算，产生第二加扰密钥S21(d)。另一方面，主机芯片10通过根据事先保持的第一认证码A1对第一加扰密钥S11进行XOR运算，获得随机数R1(f)，就像第一实施例和第二实施例一样。然后本实施例的主机芯片10通过对获得的随机数R1和第二认证码A2进行XOR运算，产生第二加扰密钥S21(g)。因此主机芯片10和安全芯片20不仅共享第一认证码A1和第二认证码A2，而且共享随机数R1和第二加扰密钥S21。
然后本实施例的主机芯片10通过对加密目标数据D1和第二加扰密钥S21进行XOR运算，产生加扰数据X1(h)，并将加扰数据X1连同加密指令一起发送到安全芯片20(i)。当接收加扰数据X1时，安全芯片20根据产生的第二加扰密钥S21对加扰数据X1进行XOR运算，并获得加密目标数据D1(j)。然后通过安全芯片20的加密单元24将数据D1加密，并产生加密数据E1(k)。然后安全芯片20通过对加密数据E1和第二加扰密钥S21进行XOR运算，产生加扰密码数据Y1(l)。
然后如图10所示，安全芯片20产生新随机数R2(m)，并通过对随机数R2和第一认证码A1进行XOR运算，产生新的第一加扰密钥S12(n)。然后安全芯片20将第一加扰密钥S12连同图9的处理1中产生的加扰密码数据Y1一起发送到主机芯片10(o)。然后安全芯片20通过对随机数R2和第二认证码A2进行XOR运算，产生第二加扰密钥S22(p)。
接收加扰密码数据Y1和第一加扰密钥S12的主机芯片10通过根据与安全芯片20共享的第二加扰密钥S21对加扰密码数据Y1进行XOR运算，获得加密数据E1(q)。主机芯片10还通过根据第一认证码A1对接收的第一加扰密钥S12进行XOR运算，获得随机数R2(r)。因此主机芯片10获得与加密目标数据D1对应的加密数据E1，并且主机芯片10和安全芯片20共享随机数R2。
如果下一加密目标数据D2仍然存在，则主机芯片10通过对随机数R2和第二认证码A2进行XOR运算，产生第二加扰密钥S2(s)。然后主机芯片10通过对加密目标数据D2和加扰密钥S22进行XOR运算，产生加扰数据X2(未示出)，并将加扰数据X2发送到安全芯片20(未示出)。安全芯片20通过根据处理p中产生的第二加扰密钥S22对接收的加扰数据X2进行XOR运算，获得加密目标数据D2。后续处理与图9和图10中的处理k至处理q相同。
图9和图10中的示例是将加密目标数据从主机芯片10发送到安全芯片20的情况，但是将解密目标数据从主机芯片10发送到安全芯片20的情况也相同。在这种情况下，也根据认证码A1将通过安全芯片20产生的新随机数加扰，并将新随机数发送到主机芯片10，主机芯片10通过根据认证码A1恢复随机数，共享新随机数。根据第二加扰密钥将通过安全芯片解密的数据加扰，并将其发送到主机芯片10，第二加扰密钥通过根据第二认证码A2将随机数加扰获得。主机芯片10通过根据第二加扰密钥对加扰数据进行加扰运算，获得解密数据。
因此，为了将数据加密，根据本实施例的安全芯片20通过对随机数产生单元23产生的随机数和第一认证码进行加扰运算，产生第一加扰密钥，并将第一加扰密钥发送到主机芯片10。安全芯片20还通过对随机数和第二认证码进行加扰运算，产生第二加扰密钥。安全芯片20从第一芯片10接收根据第二加扰密钥对加密目标数据进行加扰运算产生的加扰数据，第二加扰密钥通过对从第一加扰密钥获得的随机数和第二认证码进行加扰运算而产生。安全芯片20通过对加扰数据和第二加扰密钥进行加扰运算，获得加密目标数据，通过利用加密单元24将加密目标数据加密，产生加密数据，并将加密数据发送到主机芯片10。
另一方面，为了将数据解密，根据本实施例的安全芯片20通过对随机数产生单元23产生的随机数和第一认证码进行加扰运算，产生第一加扰密钥，并将第一加扰密钥发送到主机芯片10。安全芯片20还通过对随机数和第二认证码进行加扰运算，产生第二加扰密钥。安全芯片20通过利用加密单元将加密数据解密，产生解密数据，通过对解密数据和第二加扰密钥进行加扰运算，产生加扰数据，并将加扰数据发送到主机芯片10。然后安全芯片20通过使得主机芯片10的处理器11根据第二加扰密钥对加扰数据进行加扰运算，从加扰数据获得解密数据，第二加扰密钥通过对从第一加扰密钥获得的随机数和第二认证码进行加扰运算而产生。
在主机芯片10中，通过根据第一认证码对第一加扰密钥进行加扰运算，获得随机数。
因此，根据本实施例的安全芯片20可通过在发送/接收之前将与主机芯片10交换的数据加扰，防止数据的泄漏，而主机芯片10不需要加密单元24。因为安全芯片20不使用将数据加扰的高度加密处理，所以能降低系统的负载，并且能防止由于加扰所致通信速度的下降。
根据第二加扰密钥将数据加扰，第二加扰密钥通过根据第二认证码将主机芯片10与安全芯片20之间共享的随机数加扰而产生。因此第三方不能恢复加扰数据，除非除了随机数之外还知道第二认证码。换言之，即使将随机数恢复，不知道第二认证码的第三方也不能恢复加扰数据。这使得第三方更加难以恢复加扰数据。因此根据本实施例的安全芯片20能够更有效地防止主机芯片10与安全芯片20之间的数据泄漏。
根据本实施例的安全芯片20，只要安全芯片20具有用于产生随机数的随机数产生单元23就足矣，并且主机芯片10不需要有随机数产生单元23。因此只要将本实施例的安全芯片20安装在具有主机芯片10的传统系统的电路板上，就可将主机芯片10与安全芯片20之间的数据加扰，并能防止数据泄漏。
此外，每次进行预定次数的发送/接收会话时，改变要成为用于将数据加扰的第二加扰密钥的源的随机数。因此，本实施例的安全芯片20使得难以连续分析加扰数据，因此可将数据泄漏范围最小化。
如上所述，本实施例的安全芯片20有两个认证码，并根据加扰密钥将数据加扰，所述加扰密钥基于利用第一认证码共享的随机数和第二认证码。因此，本实施例的安全芯片20可以在不对主机芯片10的硬件做任何改变的情况下，以高度安全性实现数据加扰，同时降低整个系统的负载。结果，安全芯片20可以更有效地防止数据泄漏。
根据本实施例，通过根据第一认证码对要共享的随机数进行加扰运算，产生第一加扰密钥。但是，可以通过基于先前发送/接收会话的随机数而不是第一认证码，对要共享的随机数进行加扰运算，来产生第一加扰密钥。
在这种情况下，在第二或随后发送/接收会话的每次会话中，安全芯片20通过对当前发送/接收会话的随机数和先前发送/接收会话的随机数进行加扰运算，产生第一加扰密钥，并且主机芯片10通过根据先前发送/接收会话的随机数对第一加扰密钥进行加扰运算，获得当前发送/接收会话的随机数。因此即使第三方检测到第一认证码，不知道先前发送/接收会话的随机数的第三方也不能从第一加扰密钥恢复当前发送/接收会话的随机数。
上面描述了主机芯片10与安全芯片20之间的数据加扰。但是根据本实施例的数据加扰不限于主机芯片10与安全芯片20之间的数据加扰，而是也可以适用于两个其他方(例如服务器和客户端)之间通信中的数据加扰。
这里引用的所有示例和条件性语言都是为了教导的目的，以帮助读者理解实施例以及发明人为促进现有技术而贡献的概念，并且应当解释为并非对这些特别引用的示例和条件的限制，说明书中这些示例的组织也不涉及说明实施例的优劣。虽然详细描述了实施例，但是应当理解，在不脱离本发明精神和范围的情况下，可对其作出各种改变、替代和变化。

Claims (15)

1.一种连接到主机装置的安全装置，所述主机装置包括处理器和第一存储单元而没有将数据加密或解密的加密单元和产生随机数的随机数产生单元，所述处理器进行加扰运算，所述第一存储单元中存储第一认证码，
所述安全装置包括：
第二存储单元，在所述第二存储单元中存储所述第一认证码；
随机数产生单元，该随机数产生单元产生所述随机数；
加密单元，该加密单元对数据进行高度加密处理和解密处理；以及
控制器，该控制器进行加扰运算，其中
所述控制器通过对所述随机数产生单元产生的随机数和所述第二存储单元中的所述第一认证码进行加扰运算，产生第一加扰密钥，并将所述第一加扰密钥发送到所述主机装置，以及
所述控制器从所述主机装置接收通过根据从所述第一加扰密钥获得的随机数对加密目标数据进行加扰运算产生的加扰数据，通过对所述加扰数据和所述随机数进行加扰运算产生所述加密目标数据，通过所述加密单元将所述加密目标数据加密而产生加密数据，并将所述加密数据发送到所述主机装置。
2.根据权利要求1的安全装置，其中
所述主机装置使用所述处理器，通过基于所述第一认证码进行加扰运算，从所述第一加扰密钥获得所述随机数。
3.根据权利要求1的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和先前发送/接收会话的随机数进行加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用先前发送/接收会话的随机数进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
4.根据权利要求1的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和所述第一认证码进行加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用所述第一认证码进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
5.根据权利要求1的安全装置，其中
所述加扰运算包括异或运算。
6.一种连接到主机装置的安全装置，所述主机装置包括处理器和第一存储单元而没有将数据加密或解密的加密单元和产生随机数的随机数产生单元，所述处理器进行加扰运算，所述第一存储单元中存储第一认证码和第二认证码，
所述安全装置包括：
第二存储单元，在所述第二存储单元中存储所述第一认证码和所述第二认证码；
随机数产生单元，该随机数产生单元产生所述随机数；
加密单元，该加密单元对数据进行高度加密处理和解密处理；以及
控制器，该控制器进行加扰运算，其中
所述控制器通过对所述随机数产生单元产生的随机数和所述第二存储单元中的所述第一认证码进行加扰运算，产生第一加扰密钥，并将所述第一加扰密钥发送到所述主机装置，通过对所述随机数和所述第二存储单元中的所述第二认证码进行加扰运算，产生第二加扰密钥，以及
所述控制器从所述主机装置接收通过根据对从所述第一加扰密钥获得的随机数和所述第一存储单元中的所述第二认证码进行加扰运算产生的第二加扰密钥对加密目标数据进行加扰运算产生的加扰数据，通过对所述加扰数据和所述第二加扰密钥进行加扰运算产生所述加密目标数据，通过所述加密单元将所述加密目标数据加密而产生加密数据，并将所述加密数据发送到所述主机装置。
7.根据权利要求6的安全装置，其中
所述主机装置使用所述处理器，通过基于所述第一认证码进行加扰运算，从所述第一加扰密钥获得所述随机数。
8.根据权利要求6的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和先前发送/接收会话的随机数进行加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用先前发送/接收会话的随机数进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
9.根据权利要求6的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和所述第一认证码进行加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用所述第一认证码进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
10.根据权利要求6的安全装置，其中
所述加扰运算包括异或运算。
11.一种连接到主机装置的安全装置，所述主机装置包括处理器和第一存储单元而没有将数据加密或解密的加密单元和产生随机数的随机数产生单元，所述处理器进行加扰运算，所述第一存储单元中存储第一认证码和第二认证码，
所述安全装置包括：
第二存储单元，在所述第二存储单元中存储所述第一认证码和所述第二认证码；
随机数产生单元，该随机数产生单元产生所述随机数；
加密单元，该加密单元对数据进行高度加密处理和解密处理；以及
控制器，该控制器进行加扰运算，其中
所述控制器通过对所述随机数产生单元产生的随机数和所述第二存储单元中的所述第一认证码进行加扰运算，产生第一加扰密钥，并将所述第一加扰密钥发送到所述主机装置，通过对所述随机数和所述第二存储单元中的所述第二认证码进行加扰运算，产生第二加扰密钥，以及
所述控制器通过所述加密单元将加密数据解密，产生解密数据，通过对所述解密数据和所述第二加扰密钥进行加扰运算，产生加扰数据，并将所述加扰数据发送到所述主机装置，以及
所述控制器使得所述主机装置的所述处理器根据所述第二加扰密钥对所述加扰数据进行加扰运算，并从所述加扰数据获得所述解密数据，所述第二加扰密钥是通过对从所述第一加扰密钥获得的随机数和所述第一存储单元中的所述第二认证码进行加扰运算产生的。
12.根据权利要求11的安全装置，其中
所述主机装置使用所述处理器，通过基于所述第一认证码进行加扰运算，从所述第一加扰密钥获得所述随机数。
13.根据权利要求11的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和先前发送/接收会话的随机数进行所述加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用先前发送/接收会话的随机数进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
14.根据权利要求11的安全装置，其中
在所述加扰数据的每次发送/接收会话中改变所述随机数，以及
在第二或随后发送/接收会话的每次会话中，
所述控制器通过对当前发送/接收会话的随机数和所述第一认证码进行加扰运算，产生所述第一加扰密钥，以及
所述主机装置使用所述处理器，通过利用所述第一认证码进行加扰运算，从所述第一加扰密钥获得当前发送/接收会话的随机数。
15.根据权利要求11的安全装置，其中
所述加扰运算包括异或运算。
CN201210229682.4A 2011-07-15 2012-06-29 安全装置 Active CN102880836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-156722 2011-07-15
JP2011156722A JP5779434B2 (ja) 2011-07-15 2011-07-15 セキュリティ装置及びセキュリティシステム

Publications (2)

Publication Number Publication Date
CN102880836A CN102880836A (zh) 2013-01-16
CN102880836B true CN102880836B (zh) 2016-02-10

Family

ID=47425792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210229682.4A Active CN102880836B (zh) 2011-07-15 2012-06-29 安全装置

Country Status (4)

Country Link
US (1) US9152805B2 (zh)
JP (1) JP5779434B2 (zh)
CN (1) CN102880836B (zh)
DE (1) DE102012209249B4 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5779434B2 (ja) * 2011-07-15 2015-09-16 株式会社ソシオネクスト セキュリティ装置及びセキュリティシステム
JP5746446B2 (ja) * 2012-02-21 2015-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ネットワーク付属のステートレス・セキュリティ・オフロード・デバイスを用いるネットワーク・ノード
WO2014165152A1 (en) * 2013-03-12 2014-10-09 Burnett J Stephen Electronic message aggregation and sharing system and apparatus
CN104243148A (zh) * 2013-06-24 2014-12-24 中科英华湖州工程技术研究中心有限公司 加密方法和加密装置
US9542261B2 (en) 2013-07-01 2017-01-10 Ixia Methods, systems, and computer readable media for multi-packet cyclic redundancy check engine
DE102013108713B8 (de) * 2013-08-12 2016-10-13 WebID Solutions GmbH Verfahren zum Verifizieren der ldentität eines Nutzers
US9684580B2 (en) * 2013-11-05 2017-06-20 Ixia Methods, systems, and computer readable media for efficient scrambling of data for line rate transmission in high speed communications networks
KR101519777B1 (ko) * 2014-01-29 2015-05-12 현대자동차주식회사 차량 네트워크 내의 제어기간의 데이터 송신 방법 및 수신 방법
KR101451639B1 (ko) * 2014-02-18 2014-10-16 주식회사 시큐브 일회용 랜덤키를 이용한 본인 확인 및 도용 방지 시스템 및 방법
US11888844B2 (en) 2014-02-18 2024-01-30 Secuve Co., Ltd. Electrical circuit testing device and method
US9641321B1 (en) * 2014-11-05 2017-05-02 Dark Signal Research, Llc Method and apparatus for the virtualization of cryptographic resources
US10019605B2 (en) * 2015-03-30 2018-07-10 Square, Inc. Systems, methods and apparatus for secure peripheral communication
US20160321458A1 (en) * 2015-05-01 2016-11-03 Marvell World Trade Ltd. Systems and methods for secured data transfer via inter-chip hopping buses
US20170212055A1 (en) * 2016-01-21 2017-07-27 Osmo Systems, Inc. Method for optical measurements of multiple photochemical sensors
CN105718816B (zh) * 2016-01-25 2019-01-18 四川虹慧云商科技有限公司 二维码支撑系统提高数据安全性的方法
CN106022169A (zh) * 2016-06-30 2016-10-12 北京三未信安科技发展有限公司 一种基于zynq小型密码机的加密保护方法及实现该方法的装置
CN107766725B (zh) * 2016-08-19 2021-03-30 国民技术股份有限公司 抗模板攻击的数据传输方法及系统
CN107516047A (zh) * 2017-08-08 2017-12-26 杭州中天微系统有限公司 一种存储数据加解密装置及方法
CN110677250B (zh) 2018-07-02 2022-09-02 阿里巴巴集团控股有限公司 密钥和证书分发方法、身份信息处理方法、设备、介质
CN110795774B (zh) 2018-08-02 2023-04-11 阿里巴巴集团控股有限公司 基于可信高速加密卡的度量方法、设备和系统
CN110795742B (zh) 2018-08-02 2023-05-02 阿里巴巴集团控股有限公司 高速密码运算的度量处理方法、装置、存储介质及处理器
US10969991B2 (en) * 2018-08-15 2021-04-06 Macronix International Co., Ltd. Multi-chip package, controlling method of multi-chip package and security chip
CN110874478B (zh) 2018-08-29 2023-05-02 阿里巴巴集团控股有限公司 密钥处理方法及装置、存储介质和处理器
CN109697173B (zh) * 2018-12-11 2023-05-23 中国航空工业集团公司西安航空计算技术研究所 一种面向信息安全的嵌入式计算机SiP模块设计方法及电路
JP2020108070A (ja) 2018-12-28 2020-07-09 株式会社東芝 通信制御装置および通信制御システム
US11227046B2 (en) 2019-12-24 2022-01-18 Stmicroelectronics International N.V. Dynamic randomization of password challenge
US11281795B2 (en) 2019-12-24 2022-03-22 Stmicroelectronics International N.V. Hierarchical random scrambling of secure data storage resulting in randomness across chips and on power on resets of individual chips
US11316658B2 (en) 2020-07-20 2022-04-26 Bank Of America Corporation System and method for securing a database by scrambling data
CN114953787A (zh) * 2021-11-12 2022-08-30 珠海艾派克微电子有限公司 一种芯片、装置及数据传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112114A1 (ja) * 2005-03-31 2006-10-26 Matsushita Electric Industrial Co., Ltd. データ暗号化装置及びデータ暗号化方法
CN101022455A (zh) * 2006-12-26 2007-08-22 北京大学 一种Web通信加密方法
CN101174942A (zh) * 2006-10-31 2008-05-07 华为技术有限公司 一种实现密钥保护的方法及系统
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541993A (en) * 1994-05-10 1996-07-30 Fan; Eric Structure and method for secure image transmission
JPH08335040A (ja) 1995-06-02 1996-12-17 Fujitsu Ltd 暗号化処理方式
JPH09270784A (ja) * 1996-03-29 1997-10-14 Hitachi Software Eng Co Ltd 暗号化／復号化／ディジタル署名生成／検証装置
KR100473536B1 (ko) * 1996-05-22 2005-05-16 마츠시타 덴끼 산교 가부시키가이샤 기기간통신의안전성을확보하는암호화장치및통신시스템
JP3629099B2 (ja) 1996-06-28 2005-03-16 株式会社東芝 半導体記憶装置
JP3925975B2 (ja) * 1997-02-13 2007-06-06 大日本印刷株式会社 ネットワークシステムにおけるｉｃカード処理方法
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems
JP4083925B2 (ja) * 1999-06-24 2008-04-30 株式会社日立製作所 情報処理装置、カード部材および情報処理システム
US7430670B1 (en) * 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
JP2001209583A (ja) * 2000-01-26 2001-08-03 Sony Corp データ記録再生器およびセーブデータ処理方法、並びにプログラム提供媒体
US7308575B2 (en) * 2000-03-30 2007-12-11 Arris Group, Inc. Data scrambling system for a shared transmission media
JP4154836B2 (ja) * 2000-07-06 2008-09-24 富士電機リテイルシステムズ株式会社 情報記録カードを用いた取引装置
DE10137152A1 (de) * 2001-07-30 2003-02-27 Scm Microsystems Gmbh Verfahren zur Übertragung vertraulicher Daten
JP2003248629A (ja) * 2002-02-26 2003-09-05 Fujitsu Ltd 識別情報を有するリムーバブルディスク装置
JP4763972B2 (ja) * 2004-03-31 2011-08-31 富士通エフ・アイ・ピー株式会社 暗号化情報伝送方法、コンピュータプログラム及び通信システム
US20080209231A1 (en) * 2004-10-12 2008-08-28 Information And Communications University Research And Industrial Cooperation Group Contents Encryption Method, System and Method for Providing Contents Through Network Using the Encryption Method
JP4551802B2 (ja) * 2005-03-29 2010-09-29 株式会社東芝 プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法
GB2427317B (en) * 2005-06-16 2010-05-19 Hewlett Packard Development Co Quantum key distribution apparatus & method
GB0514492D0 (en) * 2005-07-14 2005-08-17 Ntnu Technology Transfer As Secure media streaming
JP4954628B2 (ja) 2006-05-16 2012-06-20 修 亀田 真性乱数発生素子あるいは擬似乱数発生素子を用いた認証用デバイス、認証装置及び認証方法
JP2008003976A (ja) * 2006-06-26 2008-01-10 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
JP4462244B2 (ja) 2006-07-13 2010-05-12 ソニー株式会社 コンテンツデータの処理装置および処理方法、並びにその方法を実行するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な媒体
US7934993B2 (en) * 2006-10-16 2011-05-03 Igt Secure progressive controller
JP4906800B2 (ja) * 2008-07-02 2012-03-28 三菱電機株式会社 通信装置及び暗号通信システム及び通信方法及び通信プログラム
US20120185699A1 (en) * 2011-01-14 2012-07-19 International Business Machines Corporation Space-efficient encryption with multi-block binding
JP5779434B2 (ja) * 2011-07-15 2015-09-16 株式会社ソシオネクスト セキュリティ装置及びセキュリティシステム
US9075736B2 (en) * 2013-01-07 2015-07-07 Qualcomm Incorporated Additional error protection for wireless transmission

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112114A1 (ja) * 2005-03-31 2006-10-26 Matsushita Electric Industrial Co., Ltd. データ暗号化装置及びデータ暗号化方法
CN101174942A (zh) * 2006-10-31 2008-05-07 华为技术有限公司 一种实现密钥保护的方法及系统
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片
CN101022455A (zh) * 2006-12-26 2007-08-22 北京大学 一种Web通信加密方法

Also Published As

Publication number Publication date
JP2013025374A (ja) 2013-02-04
JP5779434B2 (ja) 2015-09-16
DE102012209249B4 (de) 2020-02-06
CN102880836A (zh) 2013-01-16
US20130016832A1 (en) 2013-01-17
DE102012209249A1 (de) 2013-01-17
US9152805B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN102880836B (zh) 安全装置
JP6138333B2 (ja) 鍵回復攻撃を妨害する対抗手段としての送信機および受信機のペアリングのためのマスタ鍵暗号化関数
CN101478548B (zh) 数据传输的加密和完整性校验方法
US9648026B2 (en) Cryptographic method for securely exchanging messages and device and system for implementing this method
US20170063853A1 (en) Data cipher and decipher based on device and data authentication
KR101608815B1 (ko) 폐쇄형 네트워크에서 암복호화 서비스 제공 시스템 및 방법
CN105071935A (zh) 一种数据处理方法、异构系统和集成系统
CN103678174A (zh) 数据安全方法、存储装置和数据安全系统
CN113890731B (zh) 一种密钥管理方法、装置、电子设备及存储介质
US7779272B2 (en) Hardware cryptographic engine and encryption method
CN101867471A (zh) 基于无理数的des认证加密算法
JPH09312643A (ja) 鍵共有方法及び暗号通信方法
JPH10171717A (ja) Ｉｃカードおよびそれを用いた暗号通信システム
KR101602803B1 (ko) 편광을 이용한 암호화 및 복호화방법
CN101883096B (zh) 电子签名工具之间安全传递数据的方法、装置及系统
US8130945B2 (en) Encrypted cryptography system
US20100014670A1 (en) One-Way Hash Extension for Encrypted Communication
CN112149166A (zh) 非常规密码保护方法及银行智能机器
CN110636502A (zh) 一种无线加密通信方法和系统
CN111624934B (zh) 一种plc应用程序数据保护系统和方法
JPH0491531A (ja) Ｉｃカードを使用した機密データ転送方法
CN112699393B (zh) 一种并行总线数据传输方法和装置
CN113556355B (zh) 配电网智能设备的密钥处理系统及方法
KR100273231B1 (ko) 엔사이퍼및디사이퍼장치
CN105262743A (zh) 数据存储方法及安全装置、网络存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150527

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150527

Address after: Kanagawa

Applicant after: Co., Ltd. Suo Si future

Address before: Kanagawa

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant