WO2006092825A1

WO2006092825A1 - 信号処理装置および信号処理システム

Info

Publication number: WO2006092825A1
Application number: PCT/JP2005/003270
Authority: WO
Inventors: Satoshi Mikami; Kyoji Sato; Toshifumi Fujimoto; Takahiro Ooba; Junya Mikami; Takatoshi Nakamura
Original assignee: Fujitsu Limited
Priority date: 2005-02-28
Filing date: 2005-02-28
Publication date: 2006-09-08

Abstract

　本発明は、信号入出力を担う複数のポートを有し入力信号に処理を施して出力する複数のプロセッサ１１０～１１７を有するデジタル信号処理装置１０に関し、プロセッサ間で効率的な通信を行なうことを目的とし、送信元のプロセッサからの出力信号に記録されたルート決定情報に従って信号伝送経路を設定し該信号伝送経路に従って該出力信号を伝送する信号伝送部１２を備え、複数のプロセッサ１１０～１１７それぞれが、隣接するプロセッサのポートに直接に接続されたポートと信号伝送部１２に接続されたポートとの双方を有する。

Description

明細書

信号処理装置および信号処理システム

技術分野

[0001] 本発明は、複数のプロセッサを有する信号処理装置に関する。

背景技術

[0002] 近年、例えば移動型無線技術を用いた無線システム機器等に様々な分野の機器で信号処理が複雑化し、信号処理を促進するために複数のプロセッサを用いたマルチプロセッサ構成の信号処理装置が搭載されるよう

、る。複数のプロセッサで分担して同時並列的に信号処理を行なうことにより信号処理が促進される。

[0003] しかしながら、複数のプロセッサで処理を行なう場合、プロセス間通信が処理の効率ィ匕を妨げる場合があり、プロセッサの数が増えるほどプロセッサ間で如何にして効率のよ!、通信を行なうかが問題となる。

[0004] 従来、上記のようなマルチプロセッサ構成におけるプロセッサ間の通信技術としては、例えば特許文献 1に記載されたリング接続方式や特許文献 2に記載された分散共有メモリ方式等、様々な方式が知られて!/、る (特許文献 1一 10参照)。

[0005] 特許文献 1に記載されたリング接続方式は、複数のプロセッサを順次円環状に接続して自分が分担している処理が終了するとその処理後の信号を次のプロセッサに順次渡していぐという方式を基本とするものであり、この特許文献 1には、上記の基本構成に加え、何個か先のプロセッサに直接に信号を渡す経路を形成し、プロセッサ間通信の効率ィ匕を図る技術が開示されている。

[0006] ここで、プロセッサどうしの間の通信技術としては、一般に、例えば特許文献 11に記載された技術や、高速な Ser Des (Serializer~DeSerializer)技術を用いることができる。ここで Serializer (シリアライザ）は多数の低速パラレル信号を集めて 1本の高速シリアル信号にする回路技術、 Deserializer (デシリアライザ）は、高速シリアル信号を受信してクロックとデータを復元しそのデータを多数の低速パラレル信号に復元する技術である。

[0007] 上記の特許文献 1に開示されたリング接続方式の場合、各プロセッサの入出力ポートの数に限界があり、任意のプロセッサ力も別の任意のプロセッサに直接に信号を渡すことはできず、プロセッサ間通信の効率ィ匕にも限界がある。

[0008] また、特許文献 2に開示された分散共有メモリ方式の場合、複数のプロセッサが共通のバスを介して通信を行なう構成となっており、バス配線の場合、高速な通信を行なうには接続上の限界があり、またバスの特性上、 1つのバスに接続できるプロセッサの数がおのずと制限され、システムの拡張性に乏しい。また並列に接続するバスの場合、アドレス ·データ等の配線が必要本数分、等長配線が必要となり、プリント基板の制約も含めて通信速度を上げることができな、。

[0009] 他の特許文献 3— 10に開示された方式も、例えば共用バスを用いる方式であったり、あるいはプロセッサ間で直接の通信を行なうことができな、方式であったりなど、プロセッサ間で効率的な通信を行なうという点で問題がある。

特許文献 1：特開平 9 44464号公報

特許文献 2：特開平 8— 63442号公報

特許文献 3 :特開昭 62- 262172号公報

特許文献 4：特開昭 63-198150号公報

特許文献 5 :特開平 10— 21208号公報

特許文献 6：特開平 1-49350号公報

特許文献 7：特開平 6— 75786号公報

特許文献 8：特開昭 61—208561号公報

特許文献 9：特開平 9— 54762号公報

特許文献 10：特開平 5- 204876号公報

特許文献 11 :特表 2001— 522166号公報

発明の開示

発明が解決しょうとする課題

[0010] 本発明は、上記事情に鑑み、プロセッサ間で効率的な通信を行なうことのできるマルチプロセッサ構成のデジタル信号処理装置およびデジタル信号処理システムを提供することを目的とする。

課題を解決するための手段 [0011] 上記目的を達成する本発明の信号処理装置は、

信号入出力を担う複数のポートを有し入力信号に処理を施して出力する複数のプ口セッサと、送信元のプロセッサからの出力信号に記録されたルート決定情報に従って信号伝送経路を設定し該信号伝送経路に従ってその出力信号を伝送する信号伝送部とを備え、

上記複数のプロセッサそれぞれが有する複数のポートが、隣接するプロセッサのポートに直接に接続されたポートと、信号伝送部に接続されたポートとからなることを特徴とする。

[0012] 本発明の信号処理装置は、複数のプロセッサそれぞれが、隣接するプロセッサのポートに直接に接続されたポートと信号伝送部に接続されたポートとの双方を有するものであり、プロセッサ間での直接の通信と信号伝送部を経由する通信との双方が可能であり、このため、多様な通信経路の中力その時の状況に合った経路での伝送が可能であり、プロセッサ間通信の効率ィ匕が図られる。

[0013] ここで、上記本発明の信号処理装置にお!、て、上記信号伝送部が、この信号処理装置外部との間での信号の入出力を担う外部ポートを備えものであることが好ましい

[0014] 上記の外部ポートを備えることによって信号処理装置どうしを接続することができ、拡張性に優れたシステムとなる。

[0015] また、上記本発明の信号処理装置にお!、て、上記信号伝送部は、送信元のプロセッサ力の出力信号のヘッダに記録されたルート決定情報に従って信号伝送経路を設定するものであることが好まし、。

[0016] ヘッダにルート決定情報を記録しておくことによって、先ずヘッダが送信されてきた時点で信号伝送ルートを決定し引続き送信されて来た信号をその決定した信号伝送ルートに従って伝送することができる。

[0017] また、上記目的を達成する本発明の信号処理システムは、

信号入出力を担う複数のポートを有し入力信号に処理を施して出力する複数のプ口セッサと、送信元のプロセッサ力の出力信号に記録されたルート決定情報に従つて信号伝送経路を設定し信号伝送経路に従って出力信号を伝送する信号伝送部であって、外部との間で信号の入出力を担う外部ポートを有する信号伝送部とを具備し、上記複数のプロセッサそれぞれが有する複数のポートが、隣接するプロセッサのポートに直接に接続されたポートと、上記信号伝送部に接続されたポートとからなる信号処理装置を複数備え、

これら複数のデジタル信号処理装置の外部ポートどうしが接続されてなることを特徴とする。

[0018] 本発明の信号処理システムは、上記の外部ポートを有し、外部ポートどうしが接続された本発明の信号処理装置からなるものであり、複数の信号処理装置に跨る信号伝送も効率的に行なわれる。

発明の効果

[0019] 以上説明したとおり、本発明によれば、プロセッサ間で効率的に信号通信を行なうことができる。

図面の簡単な説明

[0020] [図 1]本発明の一実施形態としての信号処理装置の概念図である。

[図 2]本発明の一実施形態としての信号処理システムの概念図である。

[図 3]図 1に示す信号処理装置の内部構成図である。

[図 4]各プロセッサからの出力信号のヘッダの構成を示す図である。

[図 5]セレクタによる出力信号選択のためのセレクト信号を生成するセレクト信号生成回路を示す回路ブロック図である。

[図 6]8つのプロセッサの全てが信号伝送が可能な状態にある場合の信号伝送ルートの一例を示す図である。

[図 7]8つのプロセッサ中に他の処理を実行中であって転送処理を行なうことができないプロセッサが存在する場合の信号伝送ルートの一例を示す図である。

[図 8]外部のポートどうしが接続された 2つのグループ（2つの信号処理装置）に跨る信号伝送ルートの一例を示す図である。

[図 9]複数ポートを用いる信号伝送ルートの一例を示す図である。

[図 10]プリント基板上に搭載された本実施形態の信号処理装置と IZF部を示す模式図である。

[図 11]複数のプロセッサをノヽ-カム構造に接続した、本発明の信号処理装置および信号処理システムの一例を示す図である。

発明を実施するための最良の形態

[0021] 以下、本発明の実施の形態について説明する。

[0022] 図 1は、本発明の一実施形態としての信号処理装置の概念図である。

[0023] この図 1に示す信号処理装置 10には、 8つのプロセッサ 110— 117が備えられており、各プロセッサ 110— 117は、それぞれ信号を入出力するポートを 4つずつ備えてヽる（図 1に ίま、プロセッサ 110につ!/ヽてポー卜 110a, 110b, 110c, 110d力 ^示されており、プロセッサ 115につ!/、てポート 115a, 115b, 115c, 115d力 ^示されて!/ヽる。）。各プロセッサ 110— 117は、そのプロセッサが持つ 4つのポートのうちのいずれかのポートから入力された信号に、あら力じめ決められた処理を施して、それら 4つのポートのうちのいずれかのポートから出力する機能を有する。

[0024] また、この図 1に示す信号処理装置 10には、 8つのプロセッサ 110— 117を取り巻くように信号伝送部 12が設けられている。この信号伝送部 12は、 8つのプロセッサ 110 一 117の!、ずれかのプロセッサからの出力信号のヘッダに記録されたルート決定情報に基づいてその出力信号の伝送経路を決定してその決定した伝送経路に従ってその出力信号を伝送する機能を有する。この信号伝送部は、 8つのプロセッサそれぞれのポートが接続されており、さらに、この信号処理装置外部との間で信号を受け渡す外部ポート (後述する）を備えて、る。

[0025] 8つのプロセッサ 110— 117は、それぞれ 4つのポートを有し、それら 4つのポートのうちの一部のポートは信号伝送部 12に接続され他のポートは隣接するプロセッサのポートに接続されている。例えば、プロセッサ 110については、 2つのポート 110a, 1 10dは信号伝送部 12に接続され、ポート 110bは、隣接するプロセッサ 111のポートに接続され、ポート 110cは、隣接するプロセッサ 117のポートに接続されており、例えばプロセッサ 115は、 1つのポート 115cが信号伝送部 12に接続され、それ以外の 3つのポート 115a, 115b, 115dは、それぞれ、隣接するプロセッサ 112, 114, 116 それぞれのポートに接続されている。 [0026] ここで、各プロセッサ 110— 117の各ポートは、前述した SerDes技術を採用した通信を行なうものである。あるいは、これらの各ポートには、前掲の特許文献 11に記載された技術やその他の通信技術を採用してもよい。

[0027] 図 1に示す構成の信号処理装置 10によれば、あるプロセッサ力別のプロセッサに信号を送信する場合、プロセッサどうしの中継により送信することもでき、信号伝送部 12を経由して伝送することもでき、その時点における各プロセッサの処理の空き状態等に応じて適切な経路で送信することができ、効率的な信号伝送が行なわれる。

[0028] 図 2は、本発明の一実施形態としての信号処理システムの概念図である。

[0029] この図 2には、図 1に示す信号処理装置 10と同一構成の 3つの信号処理装置 10A , 10B, 10Cが示されており、それらのうちの 2つの信号処理装置 10A, 10Bは、それぞれの外部ポート 121A, 121Bどうしが接続され、また 2つの信号処理装置 10B, 10Cは、それぞれの外部ポート 121B, 121Cどうしが接続されている。

[0030] このような接続により、各信号処理装置 10A, 10B, 10Cの内部のプロセッサ間のみでなぐ信号処理装置 10A, 10B, 10Cの信号伝送部 12A, 12B, 12Cおよび外部ポート 121A, 121B, 121C, 121Dを介して、複数の信号処理装置に跨るプロセッサ間で通信を行なうことができる。このように、図 1に示す構成の信号処理装置 10 は、その信号処理装置 1つを単位として増設することができ、システムの拡張性に優れたものとなっている。

[0031] 図 3は、図 1に示す信号処理装置の内部構成図である。

[0032] この図 3に示す信号処理装置 10には、図 1にも示したように、中央に 8つのプロセッサ 110— 117が配置されており、その周囲に信号伝送部 12が設けられて、る。

[0033] この信号伝送部 12には、プロセッサ 110— 117のポートと接続されたノード 221— 2 32が設けられており、いずれかのプロセッサ 110— 117からの出力信号はノード 221 一 232のいずれかを経由して信号伝送部 12に入力され、ノード 221— 232のいずれかを経由していずれかのプロセッサ 110— 117に入力される。

[0034] また、この信号伝送部 12には、外部との間で信号通信を行なう 4つの外部ポート 12 1一 124が設けられている。

[0035] また、この信号伝送部 12には、各ノード 221— 232および各外部ポート 121— 124 に向けて信号を出力するセレクタ 241— 256が設けられており、各セレクタ 241— 25 6のそれぞれには、各ノードからの信号 (A)および外部ポートからの入力信号 (B)が入力されそれらの信号のうちの、ずれかの信号が選択されて!/、ずれかのプロセッサ 110— 117への入力信号あるいは外部ポートからの出力信号 Cとして出力される。各セレクタ 241— 256は、後述するようにして、プロセッサからの出力信号のヘッダに書き込まれているルート決定情報に従ってそのセレクタ 241— 256からの出力信号を選択し、あるいはそのセレクタからは、ずれの信号も遮断するように構成されて、る。

[0036] 図 4は、各プロセッサ力もの出力信号のヘッダの構成を示す図である。

[0037] また、下記の表 1は、図 4中に記載された記号の内容を示すテーブルである。

[0038] [表 1]

[0039] 各プロセッサ力もの出力信号には、図 4に示す、 1ワードあたり 32ビットであって 4ヮードで構成されたヘッダが付されている。ここでは、このヘッダに記載された情報のうち、特に、 ROUTE (データ転送ルート）と GROUP-ID (転送グループ ID)とに従つて、図 1一図 3の信号伝送部 12内の信号伝送のルートが決定される。本実施形態では、これら ROUTEと GROUP— IDとの複合が本発明に！/、うルート決定情報としての役割りを担っている。ここでは GROUP— IDは、図 2に示すように複数の信号処理装置が連結されているときの各信号処理装置を特定する IDである。

[0040] 図 5は、セレクタによる出力信号選択のためのセレクト信号を生成するセレクト信号生成回路を示す回路ブロック図である。 [0041] ここでは、図 5に示す複数のノード 221— 232のうちの任意の 1つである nodelから信号伝送部 12に入力された信号をそれら複数のノード 221— 232のうちの他の任意の 1つである node2に伝送する場合を例に挙げて説明する。

[0042] 図 3に示す信号処理装置 10を構成する信号伝送部 12には、各ノード 221— 232 および各外部ポート 121— 124のそれぞれに対応して、図 5に示すようなシフトレジスタ、デコーダ、エンコーダ、セレクタ（SEL)が設けられている。ここでは、それらのうち、 nodelにつ!/ヽてのシフトレジスタ 271とデコーダ 272、および node2につ!/ヽてのェンコーダ 273とセレクタ 260が示されて!/、る。

[0043] nodelから信号伝送部に入力された信号は、シフトレジスタ 271を経由して nodel 以外の全てのノードおよび外部ポートに伝送され、 nodel以外の全てのノードおよび外部ポートのセレクタに入力される。図 5に示すように、 node2のセレクタ 260には、 n ode2以外の各ノード（nodel, node 3,…… , nodel2)および各外部ポート（グループ 1,グループ 2,…… ,グループ 4)からの信号が入力されるように配線されていることが示されている。

[0044] また、 nodelのシフトレジスタ 271に nodelからの信号のヘッダ（図 4参照）が格納されたタイミングで、そのヘッダ中のルート決定情報、すなわち、 ROUTEと GROUP— IDがデコーダ 272に入力される。このデコーダ 272には、機械的なスィッチ等により設定されている、そのデコーダ 272が所属するグループ (そのデコーダ 272が搭載されている信号処理装置）の IDも入力されており、デコーダ 273では、今回 nodelを経由して入力されてきた信号の送信先のノードあるいは外部ポートを指定するセレクト信号が生成される。各ノードあるいは各外部ポートに対応して備えられたデコーダは、自分のノードあるいは外部ポート以外のノードおよび外部ポートのエンコーダに向けてセレクト信号が伝えられるように配線されている。図 5に示す、 nodelに対応するデコーダ 272は、自分のノード（nodel)以外の各ノード（node2— nodel2)および各外部ポート (グループ 1一 4)にセレクト信号を伝えるべく配線されており、図 5に示す、 node2に対応するエンコーダ 273は、自分のノード（node2)以外の各ノード（no de 1 , node3— node 12)および各外部ポート（グループ 1一 4)力ものセレクト信号を受け取るべく配線されて、る。 [0045] ここでは、 nodelからの信号を node2に伝送することを例として説明しており、ここでは、デコーダ 272は、 node2のエンコーダ 273に向けて node2が選択されたことをあらわす制御信号 (例えば論理 ' 1 'の信号)を出力するとともに、 node2以外の各ノードおよび各外部ポートのエンコーダに向けてそのノードあるいは外部ポートを選択しな、ことをあらわす (例えば論理' 0'の信号)を出力する。

[0046] node2に対応して備えられたエンコーダ 273は、 node2以外の各ノードおよび各外部ポートのデコーダからのセレクト信号を受けて、セレクタ 260に向けて、今回、どのノードあるいはどの外部ポートから伝送されてきた信号を node2に向けて出力するか、あるいは今回はどのノードあるいはどの外部ポートから伝送されてきた信号も出力せずにセレクタ 260で遮断する力を表わす制御信号を出力し、セレクタ 260は、その制御信号に従って、、ずれかのノードあるいは、ずれかの外部ポートからの信号を出力し、あるいは、いずれのノードおよびいずれの外部ポートからの信号も遮断する。ここでは、 nodelからの信号を node2に伝送することを例として説明しており、したがって、今回は、この node2に対応して備えられたセレクタ 260は、 nodelのシフトレジスタ 271からの信号を出力するように切り換えられる。

[0047] このようにして、 nodelから信号伝送部に入力された信号は、セレクタ 260に伝えられ、そのセレクタ 260から出力されて node2の先にあるプロセッサに入力される。

[0048] 尚、例えば nodelからの信号のヘッダに記載された GROUP— IDが自分以外のグループの IDを示しているときは、そのヘッダ中の ROUTEの情報は、信号伝送先のグループにおける信号伝送先のノードを示しており、グループ IDに従って外部ポート力出力され、信号伝送先のグループの外部ポートから入力された後、その信号伝送先の外部ポートに備えられた、図 5に示す回路構成と同様の回路構成により、その信号伝送先のグループ内での信号伝送先のノードが決定される。

[0049] 以下では、図 1一図 5に示す信号処理装置における多様な信号伝送例を説明する

[0050] 図 6は、 8つのプロセッサの全てが信号伝送が可能な状態にある場合の信号伝送ルートの一例を示す図である。

[0051] ここでは、全てのプロセッサ 110— 117が信号伝送可能であることから、どのルートであっても選択可能であるが、送信元となるプロセッサ 110は、信号処理内容から経路を決定する。ここでは、図中、ルート R1又はルート R2を決定し、プロセッサ 110からプロセッサ 114まで、 Vヽくつかのプロセッサを経由して信号が転送される。

[0052] 図 7は、 8つのプロセッサ中に他の処理を実行中であって転送処理を行なうことができないプロセッサが存在する場合の信号伝送ルートの一例を示す図である。

[0053] ここでは、プロセッサ 110からプロセッサ 114に信号を送信するにあたり、途中の 2 つのプロセッサ 113, 116が転送処理不能の状態にあることから、送信元のプロセッサ 110は、信号伝送部 12を経由した信号位置ルート R3又は R4を決定してそのルートに従って信号伝送が行なわれる。

[0054] 本実施形態では、処理内容に応じてプロセッサ内の信号伝送ルートに変更可能であり、隣接して、な、プロセッサ間であっても信号伝送部 12を経由して高速な信号伝送が可能であり、このため信号処理の負荷を軽減できるとともに最適な信号伝送が可能である。

[0055] 図 8は、外部ポートどうしが接続された 2つのグループ（2つの信号処理装置）に跨る信号伝送ルートの一例を示す図である。

[0056] ここでは、グループ 1のプロセッサ 110Aからグループ 2のプロセッサ 114Bへの信号伝送ルートが示されている。本実施形態によれば、グループ 1, 2に跨る信号伝送の場合もグループ 1, 2の信号伝送部 12A, 12Bを経由して高速な信号伝送が可能である。

[0057] したがって本実施形態の信号処理装置は、システムの拡張性に優れている。

[0058] 図 9は、複数ポートを用いる信号伝送ルートの一例を示す図である。

[0059] ここでは、プロセッサ 110からそのプロセッサ 110に隣接するプロセッサ 111に信号を伝送するにあたり、プロセッサ 110からプロセッサ 111に直接に伝送するルート R1 と、信号伝送部 12を経由するルート R2との 2つのルートが同時に選ばれている。このように複数ポートでの信号の同時伝送を行なうことにより、信号伝送の帯域を広げ、より高速な信号伝送が可能となる。

[0060] 図 10は、プリント基板上に搭載された本実施形態の信号処理装置と外部 IZF部を示す模式図である。 [0061] ここで、外部 IZF部は、信号処理装置と外部との間での信号の送受信を中継する役割を有する回路である。

[0062] 本実施形態の信号処理装置は、例えばこの図 10に示すような構成により、外部との間で信号の送受信を行なうことも可能である。

[0063] 外部力外部 IZF部を経由して入力する情報としては、例えば、信号処理前の信号や、信号処理の内容を指示する処理設定情報があり、外部に出力される情報としては、信号処理後の信号や、その信号処理に伴って付加された付加情報や、信号処理装置の状況を知らせるアラーム情報等がある。

[0064] 図 11は、複数のプロセッサをノヽ-カム構造に接続した、本発明の信号処理装置および信号処理システムの一例を示す図である。

[0065] ハ-カム構造に接続された複数のプロセッサは、ここに示す 2層の信号伝送部 12A

, 12Bの何れかに接続されており、さらに、 2層の信号伝送部 12A, 12Bが互いに接続されている。

[0066] この図 11に示すように、プロセッサ間の接続形態は、例えば図 1に示すような格子状の形態に限られるものではなく、図 11に示すノ、二カム構造ある!、は他の接続形態を採用してもよい。

Claims

請求の範囲

[1] 信号入出力を担う複数のポートを有し入力信号に処理を施して出力する複数のプ口セッサと、送信元のプロセッサからの出力信号に記録されたルート決定情報に従って信号伝送経路を設定し該信号伝送経路に従って該出力信号を伝送する信号伝送部とを備え、

前記複数のプロセッサそれぞれが有する複数のポートが、隣接するプロセッサのポートに直接に接続されたポートと、前記信号伝送部に接続されたポートとからなることを特徴とする信号処理装置。

[2] 前記信号伝送部が、該信号処理装置外部との間での信号の入出力を担う外部ポートを備えたことを特徴とする請求項 1記載の信号処理装置。

[3] 前記信号伝送部は、送信元のプロセッサからの出力信号のヘッダに記録されたルート決定情報に従って信号伝送経路を設定するものであることを特徴とする請求項 1 記載の信号処理装置。

[4] 信号入出力を担う複数のポートを有し入力信号に処理を施して出力する複数のプ口セッサと、送信元のプロセッサ力の出力信号に記録されたルート決定情報に従つて信号伝送経路を設定し該信号伝送経路に従って該出力信号を伝送する信号伝送部であって、外部との間で信号の入出力を担う外部ポートを有する信号伝送部とを具備し、前記複数のプロセッサそれぞれが有する複数のポートが、隣接するプロセッサのポートに直接に接続されたポートと、前記信号伝送部に接続されたポートとからなる信号処理装置を複数備え、

これら複数のデジタル信号処理装置の外部ポートどうしが接続されてなることを特徴とする信号処理システム。