JP2004056590A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2004056590A JP2004056590A JP2002212916A JP2002212916A JP2004056590A JP 2004056590 A JP2004056590 A JP 2004056590A JP 2002212916 A JP2002212916 A JP 2002212916A JP 2002212916 A JP2002212916 A JP 2002212916A JP 2004056590 A JP2004056590 A JP 2004056590A
- Authority
- JP
- Japan
- Prior art keywords
- image forming
- forming apparatus
- path
- packet switch
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】パケットスイッチを用い、任意の処理モジュール間のデータ転送に独立した経路を用意して、データ転送の同時並列化を実現し、システム全体の画像処理能力を飛躍的に高める画像形成装置を提供すること。
【解決手段】複数の処理モジュールと、複数のメモリから構成される画像形成装置において、複数のポートを備えたパケットスイッチ9が設けられ、任意のポート間にデータ転送のための独立した経路を有し、各ポートに前記処理モジュール3,4とメモリ7,8を接続した。
【選択図】 図1
【解決手段】複数の処理モジュールと、複数のメモリから構成される画像形成装置において、複数のポートを備えたパケットスイッチ9が設けられ、任意のポート間にデータ転送のための独立した経路を有し、各ポートに前記処理モジュール3,4とメモリ7,8を接続した。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、有用な機器内バスインターフェース技術、データ転送技術を応用する画像形成装置に関する。
【0002】
【従来の技術】
特開2001−16382号公報では、画像機器の内部インターフェースとして、高速シリアルインターフェースを使用することにより、自由度の高いシステムを提供している。
【0003】
【発明が解決しようとする課題】
図5は従来のバス技術に基づく画像形成装置をごく単純化した構成で示すブロック図である。画像を取り込むスキャナ等の入力モジュール1と、画像を出力する出力プロッタ等の出力モジュール2と入力から出力への各種の画像処理を行なう処理モジュール3,4が、共通バス6を介して1つの主メモリ5に接続されている。
【0004】
各処理モジュール3,4は共通バス6を介してデータ転送を行なうため、1つの処理モジュールが主メモリ5を使用していると、他の処理モジュールはその間中、主メモリ5にアクセスできず、待たされることになる。バスが空くまでの期間も処理できるようにするには、モジュール側にもある程度のバッファメモリを用意しておけば良いが、高速化に伴いバッファメモリの容量も増大してしまう。また、すべての処理を共通バス6で賄うため、非常に高速なデータ転送処理能力が求められるようになる。
【0005】
画像機器の高速化、高画質化に伴い、機器内部のデータ転送技術においてもより高速性、リアルタイム性が求められている。従来は内部データ転送にはPCI等のバス技術が用いられてきたが、これは多数のモジュールが共通のバスを時分割で使用するというものである。各種の処理を同時にパイプライン式に行なう必要の有る画像機器においては、高速化に伴いバッファメモリが増大し、リアルタイム性の確保も難しくなり、従来のバス技術では限界になりつつある。
【0006】
本発明の目的は、パケットスイッチを用い、任意の処理モジュール間のデータ転送に独立した経路を用意して、データ転送の同時並列化を実現し、システム全体の画像処理能力を飛躍的に高める画像形成装置を提供することにある。
【0007】
【課題を解決するための手段】
前記の課題を解決するために、請求項1記載の発明では、複数の処理モジュールと、複数のメモリから構成される画像形成装置において、複数のポートを備えたパケットスイッチが設けられ、任意のポート間にデータ転送のための独立した経路を有し、各ポートに前記処理モジュールとメモリを接続した画像形成装置を最も主要な特徴とする。
【0008】
請求項2記載の発明では、前記パケットスイッチの代わりに、このパケットスイッチを複数個設け、任意のパケットスイッチ間を独立した経路で結んでパケットスイッチ網を形成し、このパケットスイッチ網の任意のポートに各種の処理モジュールとメモリを接続した請求項1記載の画像形成装置を主要な特徴とする。
【0009】
請求項3記載の発明では、各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリを備えた請求項1または2記載の画像形成装置を主要な特徴とする。
【0010】
請求項4記載の発明では、各処理モジュールや各メモリとパケットスイッチ間の経路、パケットスイッチ内の各ポート間の経路、およびパケットスイッチ網内のパケットスイッチ間の各経路に関して、往路と復路で共用して時分割でデータ転送するか、往路と復路で異なる経路を用意して全二重でデータ転送する請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0011】
請求項5記載の発明では、前記画像形成装置内の各経路に要求されるデータ転送能力に応じて、各経路の信号線の本数を複数にし、データの転送速度を増加し、往路と復路で転送能力を非対称にする請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0012】
請求項6記載の発明では、前記画像形成装置内の各経路の基本となる物理媒体として、1本の導線を使用する代りに、差動信号を載せた2本の導線を使用するか、または光信号を載せた光ファイバを使用する請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0013】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図1は、本発明による画像形成装置の第1の実施の形態を示すブロック図である。画像機器のアーキテクチャとして、バスの代りにパケットスイッチを用い、パケットスイッチの各ポートに各種の処理モジュールやメモリを接続して機器を構成している。
【0014】
ここで用いるパケットスイッチ(PS)9には、任意のポート間にデータ転送のための独立した経路を用意しておく。その際、使う必要のない経路については省略しても良いことはもちろんである。このため、異なる経路上での同時データ転送が可能である。
【0015】
例えば、図1において、パケットスイッチ9と各モジュール間が双方向リンクであるとして、入力モジュール1からメモリ7にデータ転送をしながら、同時にメモリ7から処理モジュール3にデータ転送し、同様にメモリ8、処理モジュール4を介して出力モジュール2まで、同時にパイプライン式にデータ転送を行なうことができる。
【0016】
各経路は独立してデータ転送を行なうため、バス形式ではどうしても発生する空き待ちのための遅延と、そのために必要なバッファメモリが不要になり、リアルタイム処理が可能になり、処理速度も大幅に向上できる。
【0017】
また、個々の経路自体は共通バスに比べて低い転送能力で十分実現でき、電気的に実現し易くなる。さらに、パケットスイッチ9内の経路の接続状態を処理内容に沿って変更することで、様々な処理を簡単に実現できる。
【0018】
図2は、本発明による画像形成装置において用いるパケットスイッチの構成例を示す回路図である。この図は4ポートを有するパケットスイッチに関連して説明する。各ポート11,12,13,14には、それぞれ入力ポートと出力ポートが有り、ポート11から入ったパケットはパケット内の転送先の情報を元に切換えスイッチ15を介して残るポート12,13,14の何れかに送られる。
【0019】
ポート13が選択されたとすると、パケットはポート13のセレクタ18に入力される。このセレクタ18にはポート12,14からのパケットも入力可能であるが、処理内容を決定すれば各使用経路も一意に決まるため、ポート13のセレクタ18にはポート11からのパケットのみをポート13から出力するようにセレクタを設定すれば良い。ポート13以外の各ポート11,12,14にもセレクタ16,17,19がそれぞれ配置されている。
【0020】
このとき、同時にポート13からポート14、ポート12からポート11、ポート14からポート12への経路も同時に設定できるので、すなわち最大4つの経路を同時に設定できるので、全体のデータ転送速度が大幅に向上する。また、切り替えスイッチ15をどれか1つの出力ポート選択に使うのではなく、複数の出力ポートを同時に選択できるようにすれば、複数のモジュールに同時に同じデータを送れる。
【0021】
図3は、本発明による画像形成装置の第2の実施の形態を示すブロック図である。この第2の実施の形態では、第1の実施の形態のパケットスイッチ9の代わりに、そのパケットスイッチ9を複数個用意して任意のパケットスイッチ間を独立した経路で結んだパケットスイッチ網20に拡張したものである。その際に不必要な経路については省略して構わない。
【0022】
モジュール間をすべて直接接続する何十ポートもある巨大なスイッチを開発するのは内部経路数が天文学的になるため実現不可能であるが、図3のような階層化したパケットスイッチ網20を機器内部のデータ転送に用いることで、比較的小規模で非常に柔軟な機器を構成できる。
【0023】
図3において、パケットスイッチ網20はパケットスイッチPS1,PS2,PS3,PS4,PS5,PS6およびPS7からなっている。パケットスイッチPS1には入力1−1、入力1−2およびメモリ7が接続されている。パケットスイッチPS2には処理Aモジュール3−1および処理Bモジュール4−3が接続されている。
【0024】
パケットスイッチPS3には処理Bモジュール4−2が接続され、パケットスイッチPS5には処理Bモジュール4−3および処理Cモジュール21−1が接続されている。パケットスイッチPS6には処理Bモジュール4−4および処理Cモジュール21−2が接続されている。パケットスイッチPS7には出力2−1、出力2−2およびメモリ8が接続されている。
【0025】
同一データを扱う処理モジュールをできるだけ近くのパケットスイッチに接続しておけば、遠方のモジュールへのデータ転送はさほど発生しないと考えられるので、パケットスイッチ網レベルでの経路数はさらに削減できる。
【0026】
なお、図3においては4つの処理Bモジュール(4−1,4−2,4−3,4−4)が有り、それぞれに2つのポートが接続されている。これにより処理時間のかかるモジュールについては、このように複数の同一機能モジュールを用意して負荷分散し、ポートも増やして転送能力を増大することで、他の処理と同等の時間で処理が終わるように調整することができる。そのため、全体の処理能力が高められる。
【0027】
図4は各種モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファメモリを追加する構成を示す概略図である。この構成は各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリ22を追加するというものである。
【0028】
各処理モジュール間でデータ授受がリアルタイムで行われる場合は、パケットスイッチへの入力データをそのまま出力に垂れ流しても動作するが、処理モジュール間で処理時間に差がある場合やある程度のまとまったデータ単位で処理を行なう必要がある場合は、途中にメモリをおく必要が有る。
【0029】
しかし、このメモリとしてすべての処理モジュールが共通の主メモリをアクセスするようにすると、メモリのインターフェーススピードが結局ボトルネックとなってしまい、パケットスイッチを導入した効果が薄れてしまう。一方、負荷分散のためにメモリを幾つか用意するとなると、部品やピン数が増えてコストが増大する。
【0030】
そこで、図4に示すように各種処理モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファ(23,24,25,26)、バッファメモリ22を追加することで、大部分の処理モジュールは主メモリにアクセスする必要が無くなり、処理モジュール間で直接データ転送ができるようになる。
【0031】
また、バッファメモリは容量が小さいため、各処理モジュールLSIやスイッチLSIおよびこれらを含んだLSI内部に組込むことができるので、メモリを新たに外付けすること無く、効率の良い処理が可能となる。
【0032】
各処理モジュールや各メモリとパケットスイッチ間の経路、パケットスイッチ内の各ポート間の経路、およびパケットスイッチ間の各経路の2重化方法について説明する。データ転送能力がさほど必要ない場合は、図4の右側のように、往路と復路で経路を共用して時分割でデータ転送することで経路数やLSIのピン数を削減できる。一方、非常に高速なデータ転送が要求される場合は、図4の左側のように往路と復路で異なる経路を用意して全二重でデータ転送する。
【0033】
画像形成装置内の各経路に関して、要求されるデータ転送能力に応じて各経路の信号線の本数を複数にしたり、データの転送速度を増大したり、往路と復路で転送能力を非対称にしたりする。復路に流すデータが無い場合には、復路を省略し、往路だけにしても構わない。このようにすることで、各経路の転送能力を自由に調整でき、過不足の無い最適な画像形成装置を構成できる。
【0034】
本発明による画像形成装置において、各経路の基本となる物理媒体は、媒体として、1本の導線を用いるのが通常である。しかし、高速で、ある程度の距離を伝送する場合は、2本の導線を用いて差動信号を載せたり、光ファイバを用いて光信号として伝送したりすることによって伝送距離を延長し、また、振幅を小さくすることによって電磁ノイズを低減することができる。
【0035】
【発明の効果】
以上説明したように、請求項1によれば、任意のポート間にデータ転送のための独立した経路を備えたパケットスイッチを内部バスの代りに用いているので、異なる経路上での同時データ転送が可能で、バス形式ではどうしても発生する空き待ちのための遅延と、そのために必要なバッファメモリが不要になり、リアルタイム処理が可能になり、かつ処理速度も大幅に向上できる。
また、個々の経路自体は共通バスに比べて低い転送能力で十分実現でき、電気的に実現し易くなる。また、パケットスイッチ内の経路の接続状態を処理内容に沿って変更することで、様々な処理を簡単に実現できる。さらに、スイッチ内で複数の出力ポートを同時に選択できるようにすれば、複数のモジュールに同時に同じデータを送れる。
【0036】
請求項2によれば、請求項1のパケットスイッチの代わりに、そのパケットスイッチを複数個用意して任意のパケットスイッチ間を独立した経路で結んだパケットスイッチ網を用いたため、処理モジュール間をすべて直接接続する巨大なスイッチを用意するのに比較して、小規模で非常に柔軟な機器を構成できる。例えば、複数の同一機能モジュールを用意して負荷分散するなどして、全体の処理能力を高めることができる。
【0037】
請求項3によれば、各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリをLSI内に追加することで、主メモリを時分割で使用したり、容量の大きなメモリを幾つも用意する必要が無くなり、低コストで処理性能の高い画像形成装置を実現できる。
【0038】
請求項4によれば、請求項1〜3の画像形成装置内の各経路の2重化方法として、往路と復路で経路を共用して時分割でデータ転送する方法と、往路と復路で異なる経路を用意してデータ転送する方法により、コストと性能に応じて経路を構成できる。
【0039】
請求項5によれば、請求項1〜3の画像形成装置内の各経路に関して、要求されるデータ転送能力に応じて各経路の信号線の本数を複数にしたり、データの転送速度を増大したり、往路と復路で転送能力を非対称にしたりすることにより、各経路の転送能力を自由に調整でき、過不足の無い最適な画像形成装置を構成できる。
【0040】
請求項6によれば、請求項1〜3の画像形成装置において、各経路の基本となる物理媒体として、1本の導線の代りに、2本の導線または光ファイバを用いているため、ある程度の距離を高速でデータ伝送できる。また、電磁ノイズを低減できる。
【図面の簡単な説明】
【図1】本発明による画像形成装置の第1の実施の形態を示すブロック図である。
【図2】本発明による画像形成装置において用いるパケットスイッチの構成例を示す回路図である。
【図3】本発明による画像形成装置の第2の実施の形態を示すブロック図である。
【図4】各種モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファメモリを追加する構成を示す概略図である。
【図5】従来のバス技術に基づく画像形成装置をごく単純化した構成で示すブロック図である。
【符号の説明】
1 入力モジュール
2 出力モジュール
3 処理モジュール
4 処理モジュール
7 メモリ
8 メモリ
9 パケットスイッチ
20 パケットスイッチ網
22 バッファメモリ
【発明の属する技術分野】
本発明は、有用な機器内バスインターフェース技術、データ転送技術を応用する画像形成装置に関する。
【0002】
【従来の技術】
特開2001−16382号公報では、画像機器の内部インターフェースとして、高速シリアルインターフェースを使用することにより、自由度の高いシステムを提供している。
【0003】
【発明が解決しようとする課題】
図5は従来のバス技術に基づく画像形成装置をごく単純化した構成で示すブロック図である。画像を取り込むスキャナ等の入力モジュール1と、画像を出力する出力プロッタ等の出力モジュール2と入力から出力への各種の画像処理を行なう処理モジュール3,4が、共通バス6を介して1つの主メモリ5に接続されている。
【0004】
各処理モジュール3,4は共通バス6を介してデータ転送を行なうため、1つの処理モジュールが主メモリ5を使用していると、他の処理モジュールはその間中、主メモリ5にアクセスできず、待たされることになる。バスが空くまでの期間も処理できるようにするには、モジュール側にもある程度のバッファメモリを用意しておけば良いが、高速化に伴いバッファメモリの容量も増大してしまう。また、すべての処理を共通バス6で賄うため、非常に高速なデータ転送処理能力が求められるようになる。
【0005】
画像機器の高速化、高画質化に伴い、機器内部のデータ転送技術においてもより高速性、リアルタイム性が求められている。従来は内部データ転送にはPCI等のバス技術が用いられてきたが、これは多数のモジュールが共通のバスを時分割で使用するというものである。各種の処理を同時にパイプライン式に行なう必要の有る画像機器においては、高速化に伴いバッファメモリが増大し、リアルタイム性の確保も難しくなり、従来のバス技術では限界になりつつある。
【0006】
本発明の目的は、パケットスイッチを用い、任意の処理モジュール間のデータ転送に独立した経路を用意して、データ転送の同時並列化を実現し、システム全体の画像処理能力を飛躍的に高める画像形成装置を提供することにある。
【0007】
【課題を解決するための手段】
前記の課題を解決するために、請求項1記載の発明では、複数の処理モジュールと、複数のメモリから構成される画像形成装置において、複数のポートを備えたパケットスイッチが設けられ、任意のポート間にデータ転送のための独立した経路を有し、各ポートに前記処理モジュールとメモリを接続した画像形成装置を最も主要な特徴とする。
【0008】
請求項2記載の発明では、前記パケットスイッチの代わりに、このパケットスイッチを複数個設け、任意のパケットスイッチ間を独立した経路で結んでパケットスイッチ網を形成し、このパケットスイッチ網の任意のポートに各種の処理モジュールとメモリを接続した請求項1記載の画像形成装置を主要な特徴とする。
【0009】
請求項3記載の発明では、各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリを備えた請求項1または2記載の画像形成装置を主要な特徴とする。
【0010】
請求項4記載の発明では、各処理モジュールや各メモリとパケットスイッチ間の経路、パケットスイッチ内の各ポート間の経路、およびパケットスイッチ網内のパケットスイッチ間の各経路に関して、往路と復路で共用して時分割でデータ転送するか、往路と復路で異なる経路を用意して全二重でデータ転送する請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0011】
請求項5記載の発明では、前記画像形成装置内の各経路に要求されるデータ転送能力に応じて、各経路の信号線の本数を複数にし、データの転送速度を増加し、往路と復路で転送能力を非対称にする請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0012】
請求項6記載の発明では、前記画像形成装置内の各経路の基本となる物理媒体として、1本の導線を使用する代りに、差動信号を載せた2本の導線を使用するか、または光信号を載せた光ファイバを使用する請求項1〜3のいずれか記載の画像形成装置を主要な特徴とする。
【0013】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図1は、本発明による画像形成装置の第1の実施の形態を示すブロック図である。画像機器のアーキテクチャとして、バスの代りにパケットスイッチを用い、パケットスイッチの各ポートに各種の処理モジュールやメモリを接続して機器を構成している。
【0014】
ここで用いるパケットスイッチ(PS)9には、任意のポート間にデータ転送のための独立した経路を用意しておく。その際、使う必要のない経路については省略しても良いことはもちろんである。このため、異なる経路上での同時データ転送が可能である。
【0015】
例えば、図1において、パケットスイッチ9と各モジュール間が双方向リンクであるとして、入力モジュール1からメモリ7にデータ転送をしながら、同時にメモリ7から処理モジュール3にデータ転送し、同様にメモリ8、処理モジュール4を介して出力モジュール2まで、同時にパイプライン式にデータ転送を行なうことができる。
【0016】
各経路は独立してデータ転送を行なうため、バス形式ではどうしても発生する空き待ちのための遅延と、そのために必要なバッファメモリが不要になり、リアルタイム処理が可能になり、処理速度も大幅に向上できる。
【0017】
また、個々の経路自体は共通バスに比べて低い転送能力で十分実現でき、電気的に実現し易くなる。さらに、パケットスイッチ9内の経路の接続状態を処理内容に沿って変更することで、様々な処理を簡単に実現できる。
【0018】
図2は、本発明による画像形成装置において用いるパケットスイッチの構成例を示す回路図である。この図は4ポートを有するパケットスイッチに関連して説明する。各ポート11,12,13,14には、それぞれ入力ポートと出力ポートが有り、ポート11から入ったパケットはパケット内の転送先の情報を元に切換えスイッチ15を介して残るポート12,13,14の何れかに送られる。
【0019】
ポート13が選択されたとすると、パケットはポート13のセレクタ18に入力される。このセレクタ18にはポート12,14からのパケットも入力可能であるが、処理内容を決定すれば各使用経路も一意に決まるため、ポート13のセレクタ18にはポート11からのパケットのみをポート13から出力するようにセレクタを設定すれば良い。ポート13以外の各ポート11,12,14にもセレクタ16,17,19がそれぞれ配置されている。
【0020】
このとき、同時にポート13からポート14、ポート12からポート11、ポート14からポート12への経路も同時に設定できるので、すなわち最大4つの経路を同時に設定できるので、全体のデータ転送速度が大幅に向上する。また、切り替えスイッチ15をどれか1つの出力ポート選択に使うのではなく、複数の出力ポートを同時に選択できるようにすれば、複数のモジュールに同時に同じデータを送れる。
【0021】
図3は、本発明による画像形成装置の第2の実施の形態を示すブロック図である。この第2の実施の形態では、第1の実施の形態のパケットスイッチ9の代わりに、そのパケットスイッチ9を複数個用意して任意のパケットスイッチ間を独立した経路で結んだパケットスイッチ網20に拡張したものである。その際に不必要な経路については省略して構わない。
【0022】
モジュール間をすべて直接接続する何十ポートもある巨大なスイッチを開発するのは内部経路数が天文学的になるため実現不可能であるが、図3のような階層化したパケットスイッチ網20を機器内部のデータ転送に用いることで、比較的小規模で非常に柔軟な機器を構成できる。
【0023】
図3において、パケットスイッチ網20はパケットスイッチPS1,PS2,PS3,PS4,PS5,PS6およびPS7からなっている。パケットスイッチPS1には入力1−1、入力1−2およびメモリ7が接続されている。パケットスイッチPS2には処理Aモジュール3−1および処理Bモジュール4−3が接続されている。
【0024】
パケットスイッチPS3には処理Bモジュール4−2が接続され、パケットスイッチPS5には処理Bモジュール4−3および処理Cモジュール21−1が接続されている。パケットスイッチPS6には処理Bモジュール4−4および処理Cモジュール21−2が接続されている。パケットスイッチPS7には出力2−1、出力2−2およびメモリ8が接続されている。
【0025】
同一データを扱う処理モジュールをできるだけ近くのパケットスイッチに接続しておけば、遠方のモジュールへのデータ転送はさほど発生しないと考えられるので、パケットスイッチ網レベルでの経路数はさらに削減できる。
【0026】
なお、図3においては4つの処理Bモジュール(4−1,4−2,4−3,4−4)が有り、それぞれに2つのポートが接続されている。これにより処理時間のかかるモジュールについては、このように複数の同一機能モジュールを用意して負荷分散し、ポートも増やして転送能力を増大することで、他の処理と同等の時間で処理が終わるように調整することができる。そのため、全体の処理能力が高められる。
【0027】
図4は各種モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファメモリを追加する構成を示す概略図である。この構成は各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリ22を追加するというものである。
【0028】
各処理モジュール間でデータ授受がリアルタイムで行われる場合は、パケットスイッチへの入力データをそのまま出力に垂れ流しても動作するが、処理モジュール間で処理時間に差がある場合やある程度のまとまったデータ単位で処理を行なう必要がある場合は、途中にメモリをおく必要が有る。
【0029】
しかし、このメモリとしてすべての処理モジュールが共通の主メモリをアクセスするようにすると、メモリのインターフェーススピードが結局ボトルネックとなってしまい、パケットスイッチを導入した効果が薄れてしまう。一方、負荷分散のためにメモリを幾つか用意するとなると、部品やピン数が増えてコストが増大する。
【0030】
そこで、図4に示すように各種処理モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファ(23,24,25,26)、バッファメモリ22を追加することで、大部分の処理モジュールは主メモリにアクセスする必要が無くなり、処理モジュール間で直接データ転送ができるようになる。
【0031】
また、バッファメモリは容量が小さいため、各処理モジュールLSIやスイッチLSIおよびこれらを含んだLSI内部に組込むことができるので、メモリを新たに外付けすること無く、効率の良い処理が可能となる。
【0032】
各処理モジュールや各メモリとパケットスイッチ間の経路、パケットスイッチ内の各ポート間の経路、およびパケットスイッチ間の各経路の2重化方法について説明する。データ転送能力がさほど必要ない場合は、図4の右側のように、往路と復路で経路を共用して時分割でデータ転送することで経路数やLSIのピン数を削減できる。一方、非常に高速なデータ転送が要求される場合は、図4の左側のように往路と復路で異なる経路を用意して全二重でデータ転送する。
【0033】
画像形成装置内の各経路に関して、要求されるデータ転送能力に応じて各経路の信号線の本数を複数にしたり、データの転送速度を増大したり、往路と復路で転送能力を非対称にしたりする。復路に流すデータが無い場合には、復路を省略し、往路だけにしても構わない。このようにすることで、各経路の転送能力を自由に調整でき、過不足の無い最適な画像形成装置を構成できる。
【0034】
本発明による画像形成装置において、各経路の基本となる物理媒体は、媒体として、1本の導線を用いるのが通常である。しかし、高速で、ある程度の距離を伝送する場合は、2本の導線を用いて差動信号を載せたり、光ファイバを用いて光信号として伝送したりすることによって伝送距離を延長し、また、振幅を小さくすることによって電磁ノイズを低減することができる。
【0035】
【発明の効果】
以上説明したように、請求項1によれば、任意のポート間にデータ転送のための独立した経路を備えたパケットスイッチを内部バスの代りに用いているので、異なる経路上での同時データ転送が可能で、バス形式ではどうしても発生する空き待ちのための遅延と、そのために必要なバッファメモリが不要になり、リアルタイム処理が可能になり、かつ処理速度も大幅に向上できる。
また、個々の経路自体は共通バスに比べて低い転送能力で十分実現でき、電気的に実現し易くなる。また、パケットスイッチ内の経路の接続状態を処理内容に沿って変更することで、様々な処理を簡単に実現できる。さらに、スイッチ内で複数の出力ポートを同時に選択できるようにすれば、複数のモジュールに同時に同じデータを送れる。
【0036】
請求項2によれば、請求項1のパケットスイッチの代わりに、そのパケットスイッチを複数個用意して任意のパケットスイッチ間を独立した経路で結んだパケットスイッチ網を用いたため、処理モジュール間をすべて直接接続する巨大なスイッチを用意するのに比較して、小規模で非常に柔軟な機器を構成できる。例えば、複数の同一機能モジュールを用意して負荷分散するなどして、全体の処理能力を高めることができる。
【0037】
請求項3によれば、各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリをLSI内に追加することで、主メモリを時分割で使用したり、容量の大きなメモリを幾つも用意する必要が無くなり、低コストで処理性能の高い画像形成装置を実現できる。
【0038】
請求項4によれば、請求項1〜3の画像形成装置内の各経路の2重化方法として、往路と復路で経路を共用して時分割でデータ転送する方法と、往路と復路で異なる経路を用意してデータ転送する方法により、コストと性能に応じて経路を構成できる。
【0039】
請求項5によれば、請求項1〜3の画像形成装置内の各経路に関して、要求されるデータ転送能力に応じて各経路の信号線の本数を複数にしたり、データの転送速度を増大したり、往路と復路で転送能力を非対称にしたりすることにより、各経路の転送能力を自由に調整でき、過不足の無い最適な画像形成装置を構成できる。
【0040】
請求項6によれば、請求項1〜3の画像形成装置において、各経路の基本となる物理媒体として、1本の導線の代りに、2本の導線または光ファイバを用いているため、ある程度の距離を高速でデータ伝送できる。また、電磁ノイズを低減できる。
【図面の簡単な説明】
【図1】本発明による画像形成装置の第1の実施の形態を示すブロック図である。
【図2】本発明による画像形成装置において用いるパケットスイッチの構成例を示す回路図である。
【図3】本発明による画像形成装置の第2の実施の形態を示すブロック図である。
【図4】各種モジュールの入出力ポートやパケットスイッチの入出力ポートに必要に応じてバッファメモリを追加する構成を示す概略図である。
【図5】従来のバス技術に基づく画像形成装置をごく単純化した構成で示すブロック図である。
【符号の説明】
1 入力モジュール
2 出力モジュール
3 処理モジュール
4 処理モジュール
7 メモリ
8 メモリ
9 パケットスイッチ
20 パケットスイッチ網
22 バッファメモリ
Claims (6)
- 複数の処理モジュールと、複数のメモリから構成される画像形成装置において、複数のポートを備えたパケットスイッチが設けられ、任意のポート間にデータ転送のための独立した経路を有し、各ポートに前記処理モジュールとメモリを接続したことを特徴とする画像形成装置。
- 前記パケットスイッチの代わりに、このパケットスイッチを複数個設け、任意のパケットスイッチ間を独立した経路で結んでパケットスイッチ網を形成し、このパケットスイッチ網の任意のポートに各種の処理モジュールとメモリを接続したことを特徴とする請求項1記載の画像形成装置。
- 各処理モジュールおよび/または各パケットスイッチの入力および/または出力のポート毎に画像データに比較してごく小容量のバッファメモリを備えたことを特徴とする請求項1または2記載の画像形成装置。
- 各処理モジュールや各メモリとパケットスイッチ間の経路、パケットスイッチ内の各ポート間の経路、およびパケットスイッチ網内のパケットスイッチ間の各経路に関して、往路と復路で共用して時分割でデータ転送するか、往路と復路で異なる経路を用意して全二重でデータ転送することを特徴とする請求項1〜3のいずれか記載の画像形成装置。
- 前記画像形成装置内の各経路に要求されるデータ転送能力に応じて、各経路の信号線の本数を複数にし、データの転送速度を増加し、往路と復路で転送能力を非対称にすることを特徴とする請求項1〜3のいずれか記載の画像形成装置。
- 前記画像形成装置内の各経路の基本となる物理媒体として、1本の導線を使用する代りに、差動信号を載せた2本の導線を使用するか、または光信号を載せた光ファイバを使用することを特徴とする請求項1〜3のいずれか記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002212916A JP2004056590A (ja) | 2002-07-22 | 2002-07-22 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002212916A JP2004056590A (ja) | 2002-07-22 | 2002-07-22 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004056590A true JP2004056590A (ja) | 2004-02-19 |
Family
ID=31935706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002212916A Pending JP2004056590A (ja) | 2002-07-22 | 2002-07-22 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004056590A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332372A (ja) * | 2004-04-23 | 2005-12-02 | Ricoh Co Ltd | 画像処理装置及び画像形成装置 |
JP2006094400A (ja) * | 2004-09-27 | 2006-04-06 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
JP2009211959A (ja) * | 2008-03-05 | 2009-09-17 | Hitachi High-Technologies Corp | 画像前処理装置 |
JP2009282773A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Ltd | データ転送システム |
US7755791B2 (en) | 2005-04-11 | 2010-07-13 | Ricoh Company, Ltd. | Image processing apparatus and image forming apparatus |
-
2002
- 2002-07-22 JP JP2002212916A patent/JP2004056590A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332372A (ja) * | 2004-04-23 | 2005-12-02 | Ricoh Co Ltd | 画像処理装置及び画像形成装置 |
JP2006094400A (ja) * | 2004-09-27 | 2006-04-06 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
US7755791B2 (en) | 2005-04-11 | 2010-07-13 | Ricoh Company, Ltd. | Image processing apparatus and image forming apparatus |
JP2009211959A (ja) * | 2008-03-05 | 2009-09-17 | Hitachi High-Technologies Corp | 画像前処理装置 |
JP2009282773A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Ltd | データ転送システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9742630B2 (en) | Configurable router for a network on chip (NoC) | |
US8819616B2 (en) | Asymmetric mesh NoC topologies | |
US7889725B2 (en) | Computer cluster | |
US7801033B2 (en) | System of virtual data channels in an integrated circuit | |
WO2014059024A1 (en) | Heterogeneous channel capacities in an interconnect | |
JP4818920B2 (ja) | 複数のプログラム可能なプロセッサを有する集積データ処理回路 | |
US20190266088A1 (en) | Backbone network-on-chip (noc) for field-programmable gate array (fpga) | |
KR20070059899A (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
GB2251356A (en) | Adaptive message routing for multi dimensional networks | |
CN102333250B (zh) | 实现光片上网络共享路径传输的低阻塞通信方法及路由器 | |
WO2022094771A1 (zh) | 网络芯片和网络设备 | |
US10007625B2 (en) | Resource allocation by virtual channel management and bus multiplexing | |
Moraes et al. | A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. | |
CN108400880A (zh) | 片上网络、数据传输方法和第一交换节点 | |
KR100569750B1 (ko) | 재구성가능 프로세서를 위한 방법 및 장치 | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
US20070038782A1 (en) | System of virtual data channels across clock boundaries in an integrated circuit | |
JP2004056590A (ja) | 画像形成装置 | |
US7218638B2 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
US7272151B2 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
KR102497804B1 (ko) | 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법 | |
CN114445260A (zh) | 基于fpga的分布式gpu通信的方法及装置 | |
Hsu et al. | Design of a dual-mode noc router integrated with network interface for amba-based ips | |
JP7052929B2 (ja) | 情報処理装置及び通信切替方法 | |
CN117827726B (zh) | 非透明桥传输的实现方法、装置、电子设备和存储介质 |