JP2008181424A - 多重バスインタフェースモジュールおよび多重バスシステム - Google Patents
多重バスインタフェースモジュールおよび多重バスシステム Download PDFInfo
- Publication number
- JP2008181424A JP2008181424A JP2007015509A JP2007015509A JP2008181424A JP 2008181424 A JP2008181424 A JP 2008181424A JP 2007015509 A JP2007015509 A JP 2007015509A JP 2007015509 A JP2007015509 A JP 2007015509A JP 2008181424 A JP2008181424 A JP 2008181424A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- interface module
- signal
- link
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】本発明の多重バスインタフェースモジュールRB_HB2は、互いに直列に接続される、複数の中間内部インタフェースモジュールFMn3を備え、個々のFMn3が、上流のRB_HB2からの入力リンクまたは機能ブロックFB1からの入力リンクを、FB1の反対側への出力リンクまたは下流のRB_HB2への出力リンクに接続し、かつ、FB1の反対側からの入力リンクまたは上流のRB_HB2からの入力リンクを、FB1側の出力リンクに接続することができる。よって、個々のFMn3がデータ伝送経路を決定することになり、バスアービタを必要としない多重バスシステムを実現できる。
【選択図】図1
Description
上記各中間内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンク、または上記機能ブロックの反対側への出力リンクに接続し、かつ、
上流の多重バスインタフェースモジュールからの入力リンクを、上記機能ブロック側への出力リンク、または下流の多重バスインタフェースモジュールへの出力リンク、または上記機能ブロックの反対側への出力リンクに接続し、かつ、
上記機能ブロックの反対側からの入力リンクを、上記機能ブロック側への出力リンクに接続することを特徴とする。
上記中間内部インタフェースモジュールは、
上流の多重バスインタフェースモジュールからの入力リンクから入力された上記データが、本多重バスインタフェースモジュールに接続されている上記機能ブロック宛てのデータであるとき、
上流の多重バスインタフェースモジュールからの入力リンクを、上記機能ブロック側の出力リンクに接続することを特徴とする。
上記中間内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクから入力されたデータ、および、上流の多重バスインタフェースモジュールからの入力リンクから入力されたデータのうち、いずれの優先度が高いのかを判定し、
判定した結果、優先度の高いデータを入力した入力リンクを、下流の多重バスインタフェースモジュールへの出力リンクに接続することが好ましい。
上記複数の中間内部インタフェースモジュールのうち、もう一方の一端にある中間内部インタフェースモジュールは、終端内部インタフェースモジュールとして機能し、
上記終端内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンクに接続し、かつ、
上流の多重バスインタフェースモジュールからの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンク、または、上記機能ブロック側の出力リンクに接続することを特徴とする。
上述したいずれかの多重バスインタフェースモジュールを備えており、上記機能ブロック間のデータ通信を所定の数の多重バスを介して行う多重バスシステムであって、
上記各多重バスインタフェースモジュールが、いずれも、上記多重バスの数以上の数の上記中間内部インタフェースモジュールを備えていることを特徴としている。
図1〜3は、本発明に係る多重バスインタフェースモジュールを用いた、多重バスシステムの構成を示すブロック図および説明図である。
次に、図2は、RB_HB2に接続する、FB1のブロック図である。FB1は、RB_HB2とのコネクタモジュールであるRB_CN6と、機能モジュールFB1のコアであり、演算や記憶等の機能を有するFB_CORE5とを備える。
次に、図3は、本発明の多重バスインタフェースモジュールを用いた、多重バスシステムの模式図である。同図に示すように、各FB1は対応するRB_HB2のそれぞれに接続し、RB_HB2は、上流および下流のRB_HB2と、リングバス5を介して接続している。
次に、図4を参照して、本発明に係るFMn3およびFMg4の詳細な構成を説明する。
次に、図5〜図7を用いて、本発明における、FB1間におけるデータ通信の流れの概略を述べる。
図6は、FB間における、リングバスを含む伝送経路の結線を示す説明図である。
次に、図7を参照して、リンクが確立した後の、データ信号の伝送について説明する。
次に、図8,図9を参照して、FMn3内部およびFMg4内部における、入力された上記要求信号、要求応答信号、およびデータ信号の伝送経路について説明する。なお、以下では要求信号、要求応答信号、およびデータ信号を特に区別しない場合は、伝送信号と称する。
まず、図8を参照して、FMg4の動作アルゴリズムについて説明する。FMg4のWI40に入力された伝送信号に対しては、該伝送信号は該FMg4を含むRB_HB2に対応するFB1宛の伝送信号(以下、自己モジュール宛の信号と記載)であるかを、該FMg4が判別する。ここで、WI40に入力された上記伝送信号が自己モジュール宛の信号であった場合、該FMg4は、WI40とRO43との間に伝送経路を確立し、入力された伝送信号をRO43より出力する。
次に、図9を参照して、FMn3の動作アルゴリズムについて説明する。FMn3のWI30に入力された伝送信号に対しては、該伝送信号は該FMn3を含むRB_HB2に対応するFB1宛の伝送信号(以下、自己モジュール宛の信号と記載)かを、該FMn3が判別する。ここで、上記伝送信号が自己モジュール宛の信号であった場合、該FMn3は、WI30とRO33との間に伝送経路を確立し、入力された伝送信号をRO33に接続されるFB1またはFB1側のFMn3へ出力する。
次に、図10〜図13を参照して、機能モジュールFB1間における、書き込みの要求信号の伝送から、リンクが確立し、データ信号を伝送するまでの、RB_HB2の動作を説明する。
次に、図14〜図18を参照して、機能モジュールFB間における、読み出し要求信号の伝送から、リンクが確立し、データ信号を伝送するまでの、RB_HB2の動作を説明する。
以上で述べた、機能モジュールFB間における、データの書き込み、および読み出しのシーケンスを図にすると、図19(a)、(b)となる。
図19(b)は、データの読み出し時の、読み出し要求元のFBと、読み出し要求先のFBとの、伝送信号の受け渡しを示すシーケンス図である。
次に、図20〜図23を参照して、本発明の実施の形態における、FB間のデータを伝送する伝送信号のデータ構造を説明する。
以下に、図21(a)を参照して、書き込み要求時における、要求信号のデータ構造の一例を述べる。
以下に、図22を参照して、読み出し要求時における、要求信号のデータ構造の一例を述べる。
次に、図23を参照して、バースト伝送されるデータ信号のデータ構造について説明する。同時に示すように、データ信号のデータ構造については、該伝送信号が要求信号かデータ信号なのかを示すREQフラグと、バースト伝送されるデータであるかを示すVALフラグと、リンク切断などが発生したことを、データの出力先に伝えるためのERRフラグとを有している。同図において、REQフラグには、データ信号であることを示す、0の情報を記録しており、VALフラグには、バースト伝送されるデータであることを示す、1の情報を記録しており、ERRフラグには、リンク切断などが発生していないことを示す、0の情報を記録している。さらに、DATAには、FB固有の情報データを記録している。ここで、DATAのビット長は、使用するシステムアーキテクチャに合わせて決定され、同図における例では、DATAのビット長を64bitとしている。そのため、要求先のFBに書き込まれる情報データが、64bitを越えるデータであった場合は、複数回のバースト伝送によって、上記情報データを伝送することになる。
1a 機能モジュールFB(機能ブロック)
1b 機能モジュールFB(機能ブロック)
1c 機能モジュールFB(機能ブロック)
2 多重バスインタフェースモジュールRB_HB(多重バスインタフェースモジュール)
2a 多重バスインタフェースモジュールRB_HB(多重バスインタフェースモジュール)
2b 多重バスインタフェースモジュールRB_HB(多重バスインタフェースモジュール)
2c 多重バスインタフェースモジュールRB_HB(多重バスインタフェースモジュール)
3 中間内部インタフェースモジュールFMn(中間内部インタフェースモジュール)
4 終端内部インタフェースモジュールFMg(終端内部インタフェースモジュール)
5 リングバス
5a 上流側リングバス
5b 下流側リングバス
101 バス
102 バス
103 モジュール
103a モジュール
103b モジュール
103c モジュール
103d モジュール
103e モジュール
103f モジュール
104 機能ブロック
105 バスインタフェースモジュール
106 バスインタフェースモジュール
107 バスアービタ
121 バスインタフェースモジュール
122 機能ブロック
123 バスアービタ
124 リングバス
124a リングバス
124b リングバス
126a モジュール
126b モジュール
126c モジュール
126d モジュール
126e モジュール
126f モジュール
Claims (5)
- 個別に機能ブロックに接続され、かつ、上流および下流の多重バスインタフェースモジュールとそれぞれ接続されており、上記機能ブロック間のデータ通信を中継する多重バスインタフェースモジュールであって、
互いに直列に接続されている複数の中間内部インタフェースモジュールをさらに備えており、
上記複数の中間内部インタフェースモジュールのうち、いずれか一端にあるものは、上記機能ブロックに接続されており、
上記各中間内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンク、または上記機能ブロックの反対側への出力リンクに接続し、かつ、
上流の多重バスインタフェースモジュールからの入力リンクを、上記機能ブロック側への出力リンク、または下流の多重バスインタフェースモジュールへの出力リンク、または上記機能ブロックの反対側への出力リンクに接続し、かつ、
上記機能ブロックの反対側からの入力リンクを、上記機能ブロック側への出力リンクに接続することを特徴とする多重バスインタフェースモジュール。 - 上記中間内部インタフェースモジュールは、
上流の多重バスインタフェースモジュールからの入力リンクから入力された上記データが、本多重バスインタフェースモジュールに接続されている上記機能ブロック宛てのデータであるとき、
上流の多重バスインタフェースモジュールからの入力リンクを、上記機能ブロック側の出力リンクに接続することを特徴とする、請求項1に記載の多重バスインタフェースモジュール。 - 上記中間内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクから入力されたデータ、および、上流の多重バスインタフェースモジュールからの入力リンクから入力されたデータのうち、いずれの優先度が高いのかを判定し、
判定した結果、優先度の高いデータを入力した入力リンクを、下流の多重バスインタフェースモジュールへの出力リンクに接続することを特徴とする、請求項1に記載の多重バスインタフェースモジュール。 - 上記複数の中間内部インタフェースモジュールのうち、もう一方の一端にある中間内部インタフェースモジュールは、終端内部インタフェースモジュールとして機能し、
上記終端内部インタフェースモジュールは、
上記機能ブロック側からの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンクに接続し、かつ、
上流の多重バスインタフェースモジュールからの入力リンクを、下流の多重バスインタフェースモジュールへの出力リンク、または、上記機能ブロック側の出力リンクに接続することを特徴とする、請求項1に記載の多重バスインタフェースモジュール。 - 請求項1〜4のいずれか1項に記載の多重バスインタフェースモジュールを備えており、上記機能ブロック間のデータ通信を所定の数の多重バスを介して行う多重バスシステムであって、
上記各多重バスインタフェースモジュールが、いずれも、上記多重バスの数以上の数の上記中間内部インタフェースモジュールを備えていることを特徴とする多重バスシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015509A JP4823929B2 (ja) | 2007-01-25 | 2007-01-25 | 多重バスインタフェースモジュールおよび多重バスシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015509A JP4823929B2 (ja) | 2007-01-25 | 2007-01-25 | 多重バスインタフェースモジュールおよび多重バスシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008181424A true JP2008181424A (ja) | 2008-08-07 |
JP4823929B2 JP4823929B2 (ja) | 2011-11-24 |
Family
ID=39725267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015509A Expired - Fee Related JP4823929B2 (ja) | 2007-01-25 | 2007-01-25 | 多重バスインタフェースモジュールおよび多重バスシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4823929B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016139300A (ja) * | 2015-01-28 | 2016-08-04 | Necプラットフォームズ株式会社 | 通信処理装置、通信処理方法、及び、情報処理システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04113444A (ja) * | 1990-09-04 | 1992-04-14 | Oki Electric Ind Co Ltd | 双方向リングバス装置 |
JP2000194682A (ja) * | 1998-12-25 | 2000-07-14 | Fuji Xerox Co Ltd | 信号通信装置、多重バス制御装置、および多重バス制御用lsi |
JP2001222517A (ja) * | 2000-02-11 | 2001-08-17 | Seitai Cho | 方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステム |
JP2004086798A (ja) * | 2002-08-29 | 2004-03-18 | New Japan Radio Co Ltd | マルチプロセッサシステム |
-
2007
- 2007-01-25 JP JP2007015509A patent/JP4823929B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04113444A (ja) * | 1990-09-04 | 1992-04-14 | Oki Electric Ind Co Ltd | 双方向リングバス装置 |
JP2000194682A (ja) * | 1998-12-25 | 2000-07-14 | Fuji Xerox Co Ltd | 信号通信装置、多重バス制御装置、および多重バス制御用lsi |
JP2001222517A (ja) * | 2000-02-11 | 2001-08-17 | Seitai Cho | 方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステム |
JP2004086798A (ja) * | 2002-08-29 | 2004-03-18 | New Japan Radio Co Ltd | マルチプロセッサシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016139300A (ja) * | 2015-01-28 | 2016-08-04 | Necプラットフォームズ株式会社 | 通信処理装置、通信処理方法、及び、情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP4823929B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944791B2 (ja) | 編組リング型ネットワーク上の自己チェックペア | |
US8218965B1 (en) | Optical failover routing | |
US7987224B2 (en) | Audio signal processor and network system | |
JP2007511991A (ja) | Tdmaネットワーク内における小グループの集約 | |
JP2009284406A (ja) | 通信装置および経路切替方法 | |
CN105191234A (zh) | 在网状通信网络中分配资源的方法、计算机程序、信息存储装置和节点设备 | |
US20190190744A1 (en) | Information transmission network and corresponding network node | |
US6009490A (en) | System having plurality of nodes with respective memories and an arbiter for performing arbitration of connection line use for transfer of data between nodes | |
US12001375B2 (en) | Interconnect system | |
CN101238676A (zh) | 通过冗余通道传送消息的方法 | |
JP4823929B2 (ja) | 多重バスインタフェースモジュールおよび多重バスシステム | |
CN103023608B (zh) | 对通信控制器用的时隙表进行编码的系统和方法 | |
JP4088246B2 (ja) | リングネットワークのマスタ設定方法及び装置 | |
JP2007251826A (ja) | 車載データベースシステム | |
JP4709037B2 (ja) | 車載データベースシステム | |
EP1302050A1 (en) | Communication control method and device | |
EP3939221A1 (en) | Transmitter and receiver, serializer and deserializer and methods for transmitting and receiving, serializing and deserializing | |
EP0600581A2 (en) | Multiprocessor system transferring abnormality detection signal generated in networking apparatus back to processor in parallel with data transfer route | |
JP6373630B2 (ja) | 中継制御システムおよび通信中継方法 | |
JP2007067612A (ja) | 中継器及び光通信システム | |
JP2006109258A (ja) | 通信方法及び通信装置 | |
JPWO2020129219A1 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
US20140347974A1 (en) | Data transmission network and programmable network node | |
JP2010002995A (ja) | 多重バスインターフェースモジュールおよび多重バスシステム | |
JP2001119345A (ja) | Ponシステムにおける冗長方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |