JP3661932B2 - 並列計算機システムおよびクロスバスイッチ - Google Patents
並列計算機システムおよびクロスバスイッチ Download PDFInfo
- Publication number
- JP3661932B2 JP3661932B2 JP2001030614A JP2001030614A JP3661932B2 JP 3661932 B2 JP3661932 B2 JP 3661932B2 JP 2001030614 A JP2001030614 A JP 2001030614A JP 2001030614 A JP2001030614 A JP 2001030614A JP 3661932 B2 JP3661932 B2 JP 3661932B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control signal
- paths
- path
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、並列計算機システムに関し、更に詳しくは、複数の演算ノードを接続するためのクロスバスイッチおよびこのクロスバスイッチを適用した並列計算機システムに関する。
【0002】
【従来の技術】
膨大な計算処理を高速に実行するために、複数の計算機をネットワークで接続したクラスタ構成、あるいは、一つの計算機を複数のCPUで構成したSMP(Symmetric Parallel) 構成の並列計算機システムが知られている。
例えば、特開平2-228760号公報には、複数の計算機を専用のクロスバスイッチで接続することによって高性能化したクラスタ構成の並列計算機が提案されている。SMP構成の並列計算機システムでも、CPUの接続台数が増加すると、それぞれ複数のCPUを含む複数の演算ノードをネットワークで接続したシステム構成が採用される。例えば、特開平9-293060号公報には、専用のクロスバを用いることによって32台〜64台以上のCPUを接続したSMP構成の並列計算機システムが提案されている。
【0003】
演算ノード間の接続に専用のクロスバスイッチを用いたシステムでは、例えば、ノード間通信が頻繁に発生したり、ノード間通信に大きなスループットを必要とするアプリケーションを実行する場合、各ノードとクロスバとの間のスループットがシステム全体の性能に大きく影響する。このため、クロスバを用いた並列計算機システムでは、対象となるアプリケーションの目標性能に応じたスループットが得られるようにクロスバLSIを設計する必要がある。
【0004】
然るに、クロスバのスループットは、LSIの動作周波数とデータ幅とを増やすことによって改善できるが、LSI製造技術上の制約から、各LSIの動作周波数と搭載できる外部接続ピンの数には限度がある。このために、実際の応用においては、例えば、1つのクロスバを複数のLSIに分割し、各演算ノードの送受信データをこれらの複数のLSIに分割することによって、個々のクロスバLSIの送受信データ幅が少なくて済むようにした構成が採用される。
例えば、演算ノード間で8バイト並列の高速データ転送を行う場合に、ノード間に介在するクロスバを1つのLSIで構成しようとすると、各入、出力ポートに少なくとも64ビット幅のデータピンが必要となる。この場合、クロスバを4つのLSIに分割すれば、各LSIでは、1ポート当たりの送受信データ幅が2バイト(16ビット)で済むため、既存のLSI技術でも実現可能となる。また、クロスバを多段接続すれば、各ノードとクロスバとの間の送受信データ幅を縮小することなく、接続ノード数を増加することが可能となる。
【0005】
【発明が解決しようとする課題】
並列計算機システムのアプリケーションの中には、クロスバに大きなスループットを必要としないものや、クロスバのスループットは低くても、できるだけ多数の演算ノードを接続した方が高い性能が得られるものもある。このようにノード間の通信速度が低くてもよいアプリケーションを対象とした並列計算機システムでは、高価な高速クロスバは不要であり、スループット性能に応じた低コストのクロスバがあればよい。
【0006】
本発明の目的は、同一構造のLSIを適用して異なるデータ幅の演算ノード間通信を実現できる並列計算機システムを提供することにある。
本発明の他の目的は、多様なスループットのデータ転送に適合できるクロスバスイッチを提供することにある。
本発明の他の目的は、演算ノードが必要とするスループットに応じて接続ノード数を可変にした並列計算機システムおよびノード間接続方式を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明では、複数の演算ノードをクロスバスイッチで接続した並列計算機システムにおいて、各演算ノードとクロスバスイッチとの間の接続パス幅を演算ノードが必要とするスループットに応じて可変にしたことを特徴とする。
更に詳述すると、本発明は、複数の演算ノードをクロスバスイッチで接続した並列計算機システムにおいて、上記クロスバスイッチが、入力用および出力用としてそれぞれ複数対の制御信号パスとデータパスを収容できるように配置された複数の入、出力ポートを備えており、各演算ノードに上記制御信号パスとデータパスを1対ずつ割り当てたノード接続形態では、上記クロスバスイッチが、各制御信号パス上の制御情報に基づいて、該制御信号パスと対をなす各データパス上の送信データを個別にルーティングし、各演算ノードに上記制御信号パスとデータパスを1組ずつ割り当てたノード接続形態では、上記クロスバスイッチが、各組を代表する1つの制御信号パス上の制御情報に基づいて、各組の複数のデータパス上の送信データを一括してルーティングするようにしたことを特徴とする。
【0008】
本発明のクロスバスイッチは、m対の制御信号パスとデータパス(但し、m>1の整数)を1組として、入力用と出力用にそれぞれ複数組分の制御信号パスとデータパスを収容できるように配置された複数の入、出力ポートと、入力用の各制御信号パスから受信した制御情報応じて、該制御信号パスと対をなす1つのデータパス上の送信データを個別に転送制御する第1の転送モードと、各組を代表する1つの制御信号パスから受信した制御情報応じて、1組複数本のデータパス上の送信データを一括して転送制御する第2の転送モードとを切替えるための手段を有し、各演算ノードの送信部と受信部に上記制御信号パスとデータパスを1対ずつ割り当てたノード接続形態と、各演算ノードの送信部と受信部に上記制御信号パスとデータパスを1組ずつ割り当てたノード接続形態とを可能としたことを特徴とする。
尚、上記クロスバスイッチが第2の転送モードで動作する時は、上記各組を代表する制御信号パス以外の他の制御信号パスを省略した形で、クロスバスイッチと演算ノードとが接続される。
【0009】
本発明の好ましい実施例では、上記クロスバスイッチに接続される各演算ノードは、例えば、上記クロスバスイッチに接続された複数のデータパスで並列的にデータを送受信する高速転送モードと、上記クロスバスイッチに接続された1つのデータパスで複数ブロックに分割されたデータを時系列的に送受信する低速転送モードとを切替え可能な送受信部を備える。
【0010】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して詳細に説明する。
図1は、2つの演算ノード(ノード1とノード2)とクロスバスイッチ(以下、単にクロスバと言う)3とからなる本発明による並列計算機システムの基本的なシステム構成を示す。ここに示したシステム構成では、ノード1、ノード2とクロスバ3が、各ノードの送受信データ幅をフルに利用できる接続関係となっている。
【0011】
図において、TX1とRX1は、ノード1の送信部と受信部を示し、 TX2とRX2は、ノード2の送信部と受信部を示す。クロスバ3は、制御信号パスC1〜C4用の入力ポートと、データパスD1〜D4用の入力ポートと、制御信号パスC11〜C14用の出力ポートと、データパスD11〜D14用の出力ポートとを備えており、データパスD1〜D4、 D11〜D14は、それぞれ同一のデータ幅をもっている。
【0012】
ノード1の送信部TX1は、制御信号パスC1とデータパスD1、D2を介してクロスバ3に接続され、Nバイト(またはビット)送信データの上位1/2をデータパスD1に、下位1/2をデータパスD2に並列的に送出する。ノード2の送信部TX2は、制御信号パスC3とデータパスD3、D4を介してクロスバ3に接続され、ノード1の送信部TX1と同様、送信データの上位1/2をデータパスD3に、下位1/2をデータパスD4に送出する。この場合、制御信号パスC2、C4は未使用となり、データパスD1、D2への送信データは、制御信号パスC1上の制御情報によってルーティングされ、データパスD3、D4への送信データは、制御信号パスC3上の制御情報によってルーティングされる。
【0013】
ノード1の受信部TR1は、制御信号パスC11とデータパスD11、D12を介してクロスバ3に接続され、他ノードからの送信データの上位1/2をデータパスD11から、下位1/2をデータパスD12から並列的に受信し、これらのデータと対応する制御情報を制御信号パスC11から受信する。これと同様に、ノード2の受信部TR2は、制御信号パスC13とデータパスD13、D14を介してクロスバ3に接続され、他ノードからの送信データの上位1/2をデータパスD13、下位1/2をデータパスD14から並列的に受信し、制御情報を制御信号パスC13から受信する。
【0014】
図2は、図1と同一構造のクロスバ3によって4つの演算ノード(ノード1〜ノード4)を相互接続した本発明による並列計算機システムのもう1つのシステム構成を示す。
図2に示したシステム構成では、上記各ノードの送信部TX1〜TX4が、それぞれ1対の制御信号パスとデータパス(C1とD1、 C2とD2、C3とD3、C4とD4)によってクロスバ3に接続され、上記各ノードの受信部RX1〜RX4が、それぞれ1対の制御信号パスとデータパス(C11とD11、 C12とD12、C13とD13、C14とD14)によってクロスバ3に接続されている。
【0015】
上記システム構成において、クロスバ3は、データパスD1〜D4からの受信データを各データパスと対をなす制御信号パスC1〜C4上の制御情報に従ってルーティングする。この場合、各ノードは、クロスバ3に送信するデータ幅が、図1の各ノードがもつデータ幅の半分となっているため、ノード間のデータ転送速度は遅くなっている。従って、図2に示したシステム構成は、図1に示したように高スループットにも適合できるクロスバ3を用いて、高速データ転送を必要としない演算ノードを多数個接続するのに適した構成と言える。
【0016】
図3と図4は、上記クロスバ3への接続に適したデータ転送速度を可変にした演算ノードの1実施例を示す。
図3は、図1におけるノード1の送信部TX1の構成を示す。
図において、10は、CPUやメモリ、I/O装置など、演算ノードの主要部を構成するノード内部ユニットを示す。ノード内部ユニットで発生した他ノード宛の送信データ(例えば、アドレストランザクションやデータトランザクション等)は、 Nバイト(またはビット)単位で内部パス102に出力され、それに付随する制御情報が、パス101に出力される。
【0017】
送信バッファコントローラ12は、パス101に現れた制御情報に応じて、上記制御情報と送信データを送信バッファ11に書き込み、これらをFIFO形式で読み出す。送信バッファ11から読み出された制御情報は、パス103に出力され、送信データは、その上位1/2がパス104に、下位1/2がパス105に分離して出力される。
パス103に読み出された制御情報は、出力ラッチ14に入力され、パス104に読み出された上位1/2の送信データは、セレクタ13を介して出力ラッチ14に入力される。パス105に読み出された下位1/2の送信データは、セレクタ13と出力ラッチ14に並列的に入力される。
【0018】
上記セレクタ13は、送信バッファコントローラ12によって制御され、ノード1が、図1に示したように、出力データパスD1とD2をフルに利用する高速転送(フルスループット)モードで運用された場合、セレクタ13は、常にパス104を選択するように制御される。ノード1が、図2に示したように、データパスD1のみを利用する低速転送(低スループット)モードで運用された場合は、セレクタ13は、送信サイクル毎に入力パスを切替え、パス104とパス105からの入力データを交互にパス106に出力するように制御される。
【0019】
ノード1が高速転送モードに設定されていた場合、送信バッファコントローラ12は、各送信サイクルで1つのトランザクションが処理されるように送信バッファ11の読み出しポインタを更新する。従って、高速転送モードでは、送信サイクル毎に、送信バッファ11からNバイト幅の新たな送信データと、これに付随する新たな制御情報とが読み出され、これらが出力ラッチ14を介して制御信号パスC1とデータパスD1、D2に出力される。
【0020】
ノード1が低速転送モードに設定されていた場合、送信バッファコントローラ12は、2サイクルに一回の低い送信レートで、送信バッファ11に制御情報と送信データを書き込み、送信サイクル毎にセレクタ13を切替えながら、2サイクル続けて同一の制御情報と送信データを読み出すように、送信バッファ11の読み出しポインタを更新する。これによって、最初の送信サイクルでは、パス103に読み出された制御情報と、パス104に読み出された上位1/2の送信データ部分が、出力ラッチ14を介して制御信号パスC1とデータパスD1に出力され、次の送信サイクルでは、パス103に読み出された同一の制御情報と、パス105に読み出された下位1/2の送信データ部分が、出力ラッチ14を介して制御信号パスC1とデータパスD1に出力される。尚、ノード1が低速転送モードで運用された場合は、図3に示したデータパスD2は、クロスバ3には未接続となるため、パス105を介して出力ラッチ14入力された下位1/2のデータは無用となる。
【0021】
図4は、ノード1の受信部TR1の構成を示す。
ノード1の受信部TR1は、クロスバ3から出力された制御情報とデータを一時的に格納するための受信バッファ21と、上記受信バッファ21へのデータの書き込みと読み出しを制御する受信バッファコントローラ22と、該受信バッファコントローラ22によって制御されるセレクタ23とを備える。
【0022】
ノード1が高速転送モードに設定された場合、セレクタ23は、常にデータパスD12の入力データをパス120に出力するように制御される。従って、クロスバ3から制御信号パスC11に出力された制御情報と、データパスD11に出力されたNバイト(ビット)送信データの上位1/2と、データパスD12に出力された送信データの下位1/2とが、それぞれ並列的に受信バッファ21に入力される。受信バッファコントローラ22は、これらの制御情報と送信データを各送信サイクル毎に受信バッファに書き込み、FIFO形式で読み出して、ノード内部ユニット10に転送する。
【0023】
ノード1が低速転送モードで運用された場合は、データパスD12は未使用となり、Nバイト送信データの上位1/2に相当するデータブロックと下位1/2に相当するデータブロックとがデータパスD11に交互に現れる。従って、低速転送モードのノード1では、受信バッファコントローラ22が、各送信サイクル毎にセレクタ23の入力パスを交互に切替え、例えば、最初のサイクルでは、制御信号パスC11から入力された制御情報と、データパスD11から入力された送信データの上位1/2を受信バッファ21の1つのエントリ領域に書き込み、次のサイクルでは、上記エントリ領域にパス120から入力された送信データの下位1/2を追加し、2サイクルに一回の割合で、1エントリ分の制御情報と送信データを読み出すように、読み出しアドレスポインタとバッファ入力を制御する。
以上、ノード1の送信部TX1と受信部RX1について説明したが、他のノードも同様の構成とすることができる。
【0024】
図5は、クロスバ3の詳細構成の1例を示す。
本発明のクロスバ3は、高速転送(フルスループット)モードで収容可能なノード数に相当した複数個のクロスバ受信制御部30Rと、複数個のクロスバ送信制御部40Tと、これらを接続する内部パス301〜304とからなる。ここでは、図1に合わせて、2つのクロスバ受信制御部30R1、20R2と、2つのクロスバ送信制御部40T1、40T2を備えたクロスバ3について説明する。
【0025】
クロスバ受信制御部30R1は、制御信号パスC1とデータパスD1とを収容するための入力ポートPc1、Pd1に接続された第1の受信バッファ31と、該受信バッファ31へのデータの書き込みと読み出しを制御する第1の受信バッファコントローラ32と、制御信号パスC2とデータパスD2とを収容するための入力ポートPc2、Pd2に接続された第2の受信バッファ33と、該受信バッファ33へのデータの書き込みと読み出しを制御する第2の受信バッファコントローラ32と、上記第2の受信バッファ33に対して、上記第1、第2の受信バッファコントローラを選択的に作用させるためのセレクタ35とを含む。
【0026】
第1の受信バッファコントローラ32は、制御信号パスC1から入力された制御情報に応答して、上記制御信号パスC1からの入力制御情報とデータパスD1から入力された送信データとを受信バッファ31に書き込むための制御信号S32を発生する。これと同様に、第2の受信バッファコントローラ34も、制御信号パスC2から入力された制御情報に応答して、上記制御信号パスC2からの入力制御情報とデータパスD2から入力された送信データとを受信バッファ33に書き込むための制御信号S34を発生する。
【0027】
クロスバ3に接続された各ノードが高速転送モードで運用されている場合は、図1に示したように、制御信号パスC2は使用されず、制御信号パスC1がデータパスD1とD2に共用される。この場合、制御信号パスC2に接続された第2の受信バッファコントローラ34から出力される制御信号S34は無効となり、セレクタ35は、第1の受信バッファコントローラ32から出力された制御信号S32を第2の受信バッファ33に与えるように設定される。すなわち、高速転送モードのノードを収容したクロスバでは、第1の受信バッファコントローラ32で、第1、第2の受信バッファ31、32への書き込みと読み出しを同時に制御する。
【0028】
クロスバ3に接続された各ノードが低速転送モードで運用された場合は、図2に示したように、制御信号パスC2にデータパスD2の送信データに付随した制御情報が出力されている。この場合は、セレクタ35が、第2の受信バッファコントローラ34から出力された制御信号S34を第2の受信バッファ33に与えるように設定される。すなわち、低速転送モードのノードを収容したクロスバでは、第1、第2の受信バッファコントローラを互いに独立して機能させることによって、第1、第2の受信バッファ31、32へのデータの書き込みと読み出しが別々に制御される。
上記第1の受信バッファ31に格納された制御情報とデータは、第1内部パス301に読み出され、第2の受信バッファ33に格納された制御情報とデータは、第2内部パス302に読み出される。
【0029】
クロスバ受信制御部30R2も、上記クロスバ受信制御部30R1と同様、制御信号パスC3とデータパスD3を収容するための入力ポートPc3、Pd3に接続された第1の受信バッファと、制御信号パスC4とデータパスD4を収容するための入力ポートPc4、Pd4に接続された第2の受信バッファとを有し、上記第1の受信バッファに格納された制御情報とデータは、第3内部パス303に読み出され、第2の受信バッファに格納された制御情報とデータは、第4内部パス304に読み出される。
【0030】
クロスバ送信制御部40T1は、上記第1〜第4内部パス301〜304に接続された第1、第2のセレクタ41、43と、上記第1セレクタ41を制御するための第1のアービタ42と、上記第2セレクタ43を制御するための第2のアービタ44と、上記第2セレクタ43に上記第1、第2のアービタを選択的に作用させるためのセレクタ45とを含む。上記第1のセレクタ41の出力は、制御信号パスC11とデータパスD11を収容するための出力ポートPc11、Pd11に接続され、上記第2のセレクタ43の出力は、制御信号パスC12とデータパスD12を収容するための出力ポートPc12、Pd12に接続されている。
【0031】
クロスバ3に接続された各ノードが高速転送モードで運用されている場合は、第2アービタ44からの制御信号S44は無効になる。この場合、セレクタ45が、第1アービタ42から出力された制御信号S42を第2セレクタ43に与えるように設定され、データパスD11、D12へのデータ転送が第1アービタ42で同時に制御される。
クロスバ3に接続された各ノードが低速転送モードで運用されている場合は、セレクタ45は、第2アービタ44から出力された制御信号S44を第2セレクタ43に与えるように設定され、データパスD11、D12へのデータ転送が第1、第2アービタで別々に制御される。
【0032】
上記各アービタには、第1〜第4内部パス301〜304から分岐された各制御情報が入力されている。第1アービタ42は、これらの制御情報に基づいて、第1セレクタ41が、第1〜第4内部パス301〜304の中からデータパスD11に転送すべきデータをもつ内部パス30jを選択するように、セレクタ制御信号S42を発生する。各ノードが高速転送モードで運用されている時は、上記制御信号S42によって、第2セレクタ43が、上記内部パス30jと対をなす内部パス30j+1を選択する。各ノードが低速転送モードで運用されている時、第2アービタ44も上記第1アービタ42と同様に動作し、第2セレクタ43が、第1〜第4内部パス301〜304の中からデータパスD12に転送すべきデータをもつパスを選択するように、セレクタ制御信号S44を発生する。
【0033】
第1アービタ42は、上記セレクタ制御信号S42の発生に伴って、選択された内部パス30jへのデータの送信元となる受信バッファコントローラに対して、次のデータ送信を許可する制御信号AB1を発生する。第2アービタ44も同様に、内部パスの選択の都度、送信元に制御信号AB2を発生する。
クロスバ送信制御部40T2も、上記クロスバ送信制御部40T1と同様、第1、第2のアービタを有し、それぞれデータパスD13、D14へのデータ転送を制御すると共に、送信元への制御信号AB3、AB4を発生する。クロスバ受信制御部30R1、30R2の各受信バッファコントローラは、制御信号AB1〜AB4で許可されるのを待って、受信バッファから次のデータを内部パスに読み出す。
【0034】
上記実施例では、説明を簡単にするために、高速転送モードで2つのノードを収容可能な小規模なクロスバスイッチについて説明したが、クロスバスイッチを構成する受信制御部30Rと送信制御部30Tの個数を増加することによって、収容ノード数の大きい並列計算機システムを構築できる。
また、上記実施例では、高速転送モードにおいて、各ノードからの送信データを2つのデータパスで並列的に受信し、低速転送モードにおいて、各データパスを個別に利用することによって、収容ノード数を高速転送モード時の2倍にできるクロスバスイッチを示したが、高速転送モードで並列的に使用するデータパスの本数を増加すれば、同一構造のクロスバスイッチを適用した更に多様の並列計算機システムの構築が可能となる。
【0035】
例えば、図5に示した各クロスバ受信制御部30Rに、受信バッファと受信バッファコントローラを4組用意し、高速転送モードでは、第1のコントローラ32で同時の4つの受信バッファを制御し、低速転送モードでは、4つの受信バッファを個別に制御し、中間速度の転送モードでは、第1のコントローラで第1、第2の受信バッファを制御し、第2のコントローラで第3、第4の受信バッファを制御するようにすれば、同一のクロスバスイッチを適用して、3段階のデータ転送速度と3段階のシステム規模を選択可能な、より柔軟性のある並列計算機システムの構築が可能となる。
尚、図3、図4では、ノード内部で所定のデータ幅を有し、高速、低速の2つのデータ転送モードに選択的に適用できる演算ノードの構成を例示したが、例えば、低速転送モードを必要とせず、図1に示した高速転送モードのみで固定的に運用されるノードの送受信部は、セレクタ13、23を持たない構成としてもよい。
【0036】
【発明の効果】
以上の説明から明らかなように、本発明によれば、同一構造のクロスバをノード間データ転送速度の異なる多様の並列計算機システムに適用できるため、量産効果によってクロスバLSIのコストが下がり、システム価格を低減することが可能となる。
また、クロスバに接続される各ノードの送受信部を予め複数種類の送受信データ幅に選択的に適合できる構成にしておけば、並列計算機システムの適用対象となるアプリケーションに応じて、クロスバとの間の転送データ幅を変更し、クロスバの収容ノード数をデータ転送速度に応じて容易に増減することが可能となる。
【図面の簡単な説明】
【図1】本発明による並列計算機システムの基本的な構成を示す図。
【図2】本発明による並列計算機システムの他の構成例を示す図。
【図3】本発明の並列計算機システムにおける演算ノード送信部の1実施例を示す図。
【図4】本発明の並列計算機システムにおける演算ノード受信部の1実施例を示す図。
【図5】本発明の並列計算機システムにおけるクロスバの1実施例を示す図。
【符号の説明】
TX1〜TX4:ノード送信部、RX1〜RX4:ノード受信部、
3:クロスバ、10:ノード内部ユニット、11:送信バッファ、
12:送信バッファコントローラ、13:セレクタ、14:出力ラッチ、
21:受信バッファ、22:受信バッファコントローラ、23:セレクタ、
30R:クロスバ受信制御部、40T:クロスバ送信制御部、
31、33:受信バッファ、32、34:受信バッファコントローラ、
41、43:セレクタ、42、44:アービタ、
Pc1〜Pc14:制御パス接続ポート、
Pd1〜Pd14:データパス接続ノード。
Claims (6)
- 複数の演算ノードをクロスバスイッチで接続した並列計算機システムにおいて、
上記クロスバスイッチが、入力用および出力用としてそれぞれ複数対の制御信号パスとデータパスを収容できるように配置された複数の入、出力ポートを備えており、
上記制御信号パスとデータパスを各演算ノードに1対ずつ割り当てたノード接続形態では、上記クロスバスイッチが、各制御信号パス上の制御情報に基づいて、該制御信号パスと対をなす各データパス上の送信データを個別にルーティングし、
複数対の制御信号パスとデータパスを1組にして、上記制御信号パスとデータパスを各演算ノードに1組ずつ割り当てたノード接続形態では、上記クロスバスイッチが、上記何れかの制御信号パス上の制御情報に基づいて、各組の複数のデータパス上の送信データを一括してルーティングするようにしたことを特徴とする並列計算機システム。 - 各演算ノードが、前記クロスバスイッチに接続された複数のデータパスで並列的にデータを送受信する高速転送モードと、前記クロスバスイッチに接続された1つのデータパスで複数ブロックに分割されたデータを時系列的に送受信する低速転送モードと選択可能な送受信部を備えたことを特徴とする請求項1に記載の並列計算機システム。
- 複数の演算ノードをクロスバスイッチで接続した並列計算機システムにおいて、上記クロスバスイッチが、
m対の制御信号パスとデータパス(但し、m>1の整数)を1組として、入力用と出力用にそれぞれ複数組分の制御信号パスとデータパスを収容できるように配置された複数の入、出力ポートと、
入力用の各制御信号パスから受信した制御情報に応じて、該制御信号パスと対をなす1つのデータパス上の送信データを個別に転送制御する第1の転送モードと、各組を代表する入力用の1つの制御信号パスから受信した制御情報に応じて、1組複数本のデータパス上の送信データを一括して転送制御する第2の転送モードとを切替えるための手段とを有し、
上記クロスバスイッチが上記第2の転送モードで動作する時は、上記各組を代表する制御信号パスによって上記クロスバスイッチと演算ノードとが接続されることを特徴とする並列計算機システム。 - 前記第2の転送モードで動作する時は、前記各演算ノードが、入、出力用のm本のデータパスで並列的にデータを送受信し、該データに付随する制御情報を前記各組を代表する制御信号パスで送受信することを特徴とする請求項3に記載の並列計算機システム。
- 複数のノードに接続され、ノード間で制御信号とデータを転送するためのクロスバスイッチであって、
m対の制御信号パスとデータパス(但し、m>1の整数)を1組として、入力用と出力用にそれぞれ複数組分の制御信号パスとデータパスを収容できるように配置された複数の入、出力ポートと、
入力用の各制御信号パスから受信した制御情報に応じて、該制御信号パスと対をなす1つのデータパス上の送信データを個別に転送制御する第1の転送モードと、各組を代表する入力用の1つの制御信号パスから受信した制御情報に応じて、1組複数本のデータパス上の送信データを一括して転送制御する第2の転送モードとを切替えるための手段とを有し、
各演算ノードの送信部と受信部に上記制御信号パスとデータパスを1対ずつ割り当てた第1のノード接続形態と、各演算ノードの送信部と受信部に上記制御信号パスとデータパスを1組ずつ割り当てた第2のノード接続形態とを可能としたことを特徴とするクロスバスイッチ。 - 請求項5に記載のクロスバスイッチにおいて、
前記各組に対応して設けられた複数の受信制御部および送信制御部と、上記受信制御部と送信制御部との間を接続するための複数の内部パスを有し、
上記各受信制御部が、それぞれ1対の入力用の制御信号パスとデータパスから受信された制御情報とデータとを一時的に格納するm個の受信バッファと、それぞれ上記制御情報とデータの上記受信バッファへの書き込みと読み出しを制御するm個の受信バッファコントローラと、前記第1の転送モードでは、上記各受信バッファコントローラが発生する制御出力をそれに付随する受信バッファに個別に作用させ、前記第2の転送モードでは、上記受信バッファコントローラのうちの1つが発生する制御出力を上記m個の受信バッファに作用させるための制御信号選択手段とを有し、
上記各内部パスが、前記受信制御部の受信バッファ毎に設けられ、
上記各送信制御部が、それぞれ上記複数の内部パスの1つを選択的に前記出力ポートの1つに接続するm個のセレクタと、上記各セレクタに付随して設けられたm個のアービタと、前記第1の転送モードでは、上記各アービタが発生する制御出力をそれに付随するセレクタに個別に作用させ、前記第2の転送モードでは、上記アービタのうちの1つが発生する制御出力を上記m個のセレクタに作用させるための制御信号選択手段とを有し、
上記各アービタが、それぞれ上記複数の内部パスから抽出された制御情報に基づいて、セレクタ制御出力を発生することを特徴とする請求項5に記載のクロスバスイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001030614A JP3661932B2 (ja) | 2001-02-07 | 2001-02-07 | 並列計算機システムおよびクロスバスイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001030614A JP3661932B2 (ja) | 2001-02-07 | 2001-02-07 | 並列計算機システムおよびクロスバスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002229963A JP2002229963A (ja) | 2002-08-16 |
JP3661932B2 true JP3661932B2 (ja) | 2005-06-22 |
Family
ID=18894806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001030614A Expired - Fee Related JP3661932B2 (ja) | 2001-02-07 | 2001-02-07 | 並列計算機システムおよびクロスバスイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3661932B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8824317B2 (en) | 2008-12-04 | 2014-09-02 | Nec Corporation | Parallel calculation system, and method and program thereof |
JP2014211767A (ja) * | 2013-04-18 | 2014-11-13 | 富士通株式会社 | 情報処理システム、制御装置及び情報処理システムの制御方法 |
CN114968902B (zh) * | 2022-07-28 | 2022-10-25 | 沐曦科技(成都)有限公司 | 一种多处理器互联系统 |
-
2001
- 2001-02-07 JP JP2001030614A patent/JP3661932B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002229963A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100250437B1 (ko) | 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치 | |
US6327244B1 (en) | Packet handler | |
EP0271492A1 (en) | A data processing device | |
US5630162A (en) | Array processor dotted communication network based on H-DOTs | |
CN101477512B (zh) | 一种处理器系统及其访存方法 | |
JPH0589066A (ja) | 多次元並列処理システム | |
JPH0392048A (ja) | パケット伝送用交換器 | |
US8589614B2 (en) | Network system with crossbar switch and bypass route directly coupling crossbar interfaces | |
US5754792A (en) | Switch circuit comprised of logically split switches for parallel transfer of messages and a parallel processor system using the same | |
JP3661932B2 (ja) | 並列計算機システムおよびクロスバスイッチ | |
US6567909B2 (en) | Parallel processor system | |
US7218638B2 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
EP0304285B1 (en) | Network control system | |
JP2001256204A (ja) | 多次元クロスバーネットワークおよび並列計算機システム | |
US7272151B2 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
JPH05274279A (ja) | 並列処理装置及び方法 | |
Kim | High-radix interconnection networks | |
JP2875448B2 (ja) | データ転送装置及びマルチプロセッサシステム | |
JPH06266684A (ja) | プロセッサ間ルーティング方式 | |
US5513364A (en) | Data transfer device and multiprocessor system | |
KR960027840A (ko) | 테라비트급 용량의 패킷 교환 장치 및 방법 | |
US5822316A (en) | ATM switch address generating circuit | |
JPS63257052A (ja) | マルチプロセツサシステム | |
CN113544658A (zh) | 置换环形网络互联的计算架构 | |
Yener et al. | Topological design of loss-free switch-based LANs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |