JP4594047B2

JP4594047B2 - デバイス

Info

Publication number: JP4594047B2
Application number: JP2004340731A
Authority: JP
Inventors: 聖児武信
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2004-11-25
Filing date: 2004-11-25
Publication date: 2010-12-08
Anticipated expiration: 2024-11-25
Also published as: US20060112207A1; JP2006154943A; US7519848B2

Description

本発明は、データが通過するバスに接続されてそのバスからのデータの受信とそのバスへのデータの送信とを行なうデバイスに関する。

従来より、上述のようなデバイスとして、いわゆるポイント・トゥ・ポイント（ｐｏｉｎｔｔｏｐｏｉｎｔ）接続型のバス構造を有するデバイスが知られている（例えば、非特許文献１参照）。このデバイスでは、データが通過するバス上に複数のマスタと複数のスレーブが接続されており、複数のマスタがバス権を主張した場合、アービタによる調整が行なわれて、優先順位の最も高いマスタがバス権を取得する。バス権を取得したマスタは、特定のスレーブに対してデータ転送を行なう。データ転送が終了すると、そのマスタはバス権を放棄し、優先順位が次に高いマスタがバス権を取得する。

図４は、従来の、ポイント・トゥ・ポイント接続型のバス構造を有するデバイスの制御部を拡大して示す図である。

図４には、ポイント・トゥ・ポイント接続型のバス構造を有するデバイスの制御部１００が示されている。この制御部１００には、マルチプレクサ（Ｍｕｘ）１１１，１１２と、アービタ１１３と、アドレスデコーダ１１４と、データバス１１５，１１６とが備えられている。また、この制御部１００には、図示しない４つのマスタに対応するマスタポート１０１＿１ａ，１０１＿２ａ，１０１＿３ａ，１０１＿４ａと、やはり図示しない４つのスレーブに対応するスレーブポート１０２＿１ａ，１０２＿２ａ，１０２＿３ａ，１０２＿４ａが備えられている。

ここでは、４つのマスタのうちのマスタポート１０１＿１ａに対応するマスタがバス権を取得しているものとする。このマスタから、例えばスレーブポート１０２＿３ａに対応するスレーブにデータを書き込む場合、マルチプレクサ１１１では、アービタ１１３からの上記マスタを示す信号によりマスタポート１０１＿１ａからの書込データＷＤＡＴＡが選択される。選択された書込データＷＤＡＴＡは、データバス１１５上に転送され、さらにスレーブポート１０２＿３ａに対応するスレーブに転送される。このようにして、ある１つのマスタから、ある１つのスレーブへのデータの書込みが行なわれる。

一方、上記マスタポート１０１＿１ａに対応するマスタが、スレーブポート１０２＿３ａに対応するスレーブからデータを読み出す場合、マルチプレクサ１１２では、アドレスデコーダ１１４からの上記スレーブを示す信号によりスレーブポート１０２＿３ａからの読出データＲＤＡＴＡが選択される。選択された読出データＲＤＡＴＡは、データバス１１６上に転送され、さらにマスタポート１０１＿１ａに対応するマスタに転送される。このようにして、ある１つのマスタに、ある１つのスレーブからのデータが読み出される。

また、１つのバスに複数のマスタと複数のスレーブがリング状に接続されてなるリング接続型のバス構造を有するデバイスも知られている（例えば、特許文献１参照）。このデバイスでは、複数のマスタと複数のスレーブ間で同時に複数の転送を行なうことができる。また、前述したバス権の取得や放棄というようなバス権の受け渡しはなく、マスタは転送可能な瞬間にスレーブとのデータ転送を開始することができる。
"ＤｅｓｉｇｎＷａｖｅＭａｇａｚｉｎｅ２００３年１２月号"ｐ．４９、図３特開平１１−１６７５６０号公報

上述したポイント・トゥ・ポイント接続型のバス構造を有するデバイスでは、バス上でデータ転送を行なうことができるマスタは１つしか存在しないため、バス競合が多発する場合、データ転送の効率が著しく低下するという問題がある。また、データ転送に必要な時間以外に、あるマスタから他のマスタにバス権を受け渡すための時間（タイムラグ）が必要とされる。従って、データ転送にあたり、無駄な時間を有するという問題がある。

一方、上述したリング接続型のバス構造を有するデバイスでは、バス上にデータが連続的に存在する場合、そのデータを中継するだけの役割を担うマスタがデータ転送を行なおうとしても、データ転送を開始することができないか、あるいは連続して転送されているデータを中断する必要がある。また、マスタ，スレーブの数が増えるとリングが大きくなるため、データ転送の時間が長くなるという問題が発生する。

本発明は、上記事情に鑑み、データ転送の効率が高められるとともにデータ転送の時間の短縮化が図られたデバイスを提供することを目的とする。

上記目的を達成する本発明のデバイスは、データが通過するバスに接続されてそのバスからのデータの受信とそのバスへのデータの送信とを行なうデバイスにおいて、
リング接続型バスからのデータ受信を担う第１の受信ポートと、
上記第１の受信ポートと第１の経路によって接続され、リング接続型バスへのデータ送信を担う第１の送信ポートと、
上記第１の経路を経ることなくマスタ／スレーブ型バスからのデータ受信を担う第２の受信ポートと、
上記第１の経路を経ることなくマスタ／スレーブ型バスへの自分自身で生成したデータの送信を担う第２の送信ポートとを備え、
上記第１の受信ポートから受信したデータの上記第１の経路を経た上記第１の送信ポートからのデータ送信を中断することなく、上記自分自身で作成したデータの上記第２の送信ポートからのデータ送信、および、上記第２の受信ポートからのデータ受信を行うことを特徴とする。

本発明のデバイスは、リング接続型バスからのデータ受信を担う第１の受信ポートと、リング接続型バスへのデータ送信を担う第１の送信ポートを備えたリング型構造を有するものであるため、従来の、１つのマスタでデータ転送を行なうポイント・トゥ・ポイント接続型のバス構造を有するデバイスと比較し、複数のマスタで同時にリング接続型バス上でデータ転送を行なうことができる。また、バス権を受け渡すための時間も不要である。従って、データ転送の効率が高められる。また、本発明のデバイスは、マスタ／スレーブ型バスからのデータ受信を担う第２の受信ポートと、マスタ／スレーブ型バスへのデータ送信を担う第２の送信ポートを備えたマスタ／スレーブ型構造を有するものであるため、従来のリング接続型のバス構造を有するデバイスと比較し、リング接続型バス上にデータが連続的に存在する場合であっても、そのデータを中継するための役割を担うマスタは、連続して転送されているデータを中断することなく、マスタ／スレーブ型バスを使用して自分自身のデータ転送を開始することができる。また、マスタ，スレーブの数が増えるとデータ転送の時間が長くなるというようなこともなく、データ転送の時間の短縮化が図られる。このように、本発明のデバイスは、大容量のデータ転送をリング型構造で効率よく行なうことができるとともに、バス上にデータが連続的に存在する場合であってもマスタ／スレーブ型構造でデータ転送を行なうことにより全体のデータ転送時間を短く抑えることができる。

ここで、上記デバイスは、上記第１の受信ポートに受信したデータと上記第２の受信ポートに受信したデータとを自在に選択してリードバッファに入力する第１のセレクタを備えたことが好ましい。
また、上記第１の受信ポートから受信したデータと上記自分自身で作成したデータとを自在に選択して上記第１の送信ポートに渡す第２のセレクタを備えたことことが好ましい。

このようにすると、データ転送をさらに効率よく行なうことができる。

本発明のデバイスによれば、データ転送の効率が高められるとともにデータ転送の時間の短縮化が図られる。

以下、図面を参照して本発明の実施の形態を説明する。

図１は、本発明の第１実施形態のデバイスの構成を示す図である。

図１に示すデバイス１には、マスタ１＿１，１＿２，１＿３，１＿４と、スレーブ２＿１，２＿２，２＿３，２＿４と、制御部１０とが備えられている。これらマスタ１＿１，１＿２，１＿３，１＿４とスレーブ２＿１，２＿２，２＿３，２＿４は、互いにリング接続型バス２０で接続されている。

制御部１０には、マスタ１＿１，１＿２，１＿３，１＿４に対応するマスタポート１＿１ａ，１＿２ａ，１＿３ａ，１＿４ａと、スレーブ２＿１，２＿２，２＿３，２＿４に対応するスレーブポート２＿１ａ，２＿２ａ，２＿３ａ，２＿４ａが備えられている。マスタ１＿１，１＿２，１＿３，１＿４は、ダイレクトバス３０（本発明にいうマスタ／スレーブ型バスの一例に相当）でマスタポート１＿１ａ，１＿２ａ，１＿３ａ，１＿４ａに接続されている。また、スレーブ２＿１，２＿２，２＿３，２＿４は、ダイレクトバス３０でスレーブポート２＿１ａ，２＿２ａ，２＿３ａ，２＿４ａに接続されている。これらマスタポート１＿１ａ，１＿２ａ，１＿３ａ，１＿４ａおよびスレーブ２＿１，２＿２，２＿３，２＿４は、それぞれ、本発明にいう第２の受信ポートおよび第２の送信ポート双方の役割を担うものである。

図２は、図１に示すマスタの概略構成を示す図である。

図２には、図１に示すマスタ１＿１の概略構成が示されている。尚、図１に示すマスタ１＿２，１＿３，１＿４の概略構成も、このマスタ１＿１の概略構成と同じである。

図２に示すマスタ１＿１には、ノードＡにおいてリング接続型バス２０からのデータＲＤａｔａの受信を担うデータ入力端子Ｄ（本発明にいう第１の受信ポートの一例に相当）、およびノードＢにおいてリング接続型バス２０へのデータ送信を担うデータ出力端子Ｑ（本発明にいう第１の送信ポートの一例に相当）を有するフリップフロップ１＿１１が備えられている。

また、マスタ１＿１には、入力端子ＩＮ１，ＩＮ２を有するセレクタ１＿１２が備えられている。セレクタ１＿１２の入力端子ＩＮ１には、本発明にいう第２の送信ポートの役割を担うマスタポート１＿１ａからのデータＲＤａｔａが、ダイレクトバス３０およびノードＣを経由して入力される。また、セレクタ１＿１２の入力端子ＩＮ２には、リング接続型バス２０からのデータＲＤａｔａが入力される。

さらに、マスタ１＿１には、内部回路からのデータＷＤａｔａが書き込まれるフリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎが備えられている。フリップフロップ１＿２ｎのデータ出力端子Ｑから出力されるデータは、ノードＤおよびダイレクトバス３０を経由して本発明にいう第２の受信ポートの役割をも担うマスタポート１＿１ａに入力される。

ここで、図１に示すデバイス１において、例えばマスタ１＿２がスレーブ２＿４に向けてリング接続型バス２０上でデータ転送を行なう場合、マスタ１＿２からのデータがスレーブ２＿１を経由して、図２に示すマスタ１＿１に備えられたフリップフロップ１＿１１のデータ入力端子Ｄに入力される。フリップフロップ１＿１１では、入力されたデータＲＤａｔａを出力端子Ｑからリング接続型バス２０へと出力する。出力されたデータＲＤａｔａは、マスタ１＿４を経由してスレーブ２＿４に入力される。尚、マスタ１＿２がスレーブ２＿４に向けてリング接続型バス２０上でデータ転送を行なっている最中に、例えばマスタ１＿３がスレーブ２＿３に向けてリング接続型バス２０上でデータ転送を行なうこともできる。このように、第１実施形態のデバイス１では、従来の、１つのマスタでデータ転送を行なうポイント・トゥ・ポイント接続型のバス構造を有するデバイスと比較し、複数のマスタで同時にデータ転送を行なうことができる。また、バス権を受け渡すための時間も不要である。従って、データ転送の効率が高められる。

ここで、第１実施形態のデバイス１において、マスタ１＿２がスレーブ２＿４に向けてリング接続型バス２０上でデータ転送が連続して行なわれる場合であっても、そのデータを中継するための役割を担うマスタ１＿１は、連続して転送されているデータを中断することなく、中継時間の合間に、以下に説明するようにして例えばスレーブ２＿１とのデータ転送を行なうことができる。

マスタ１＿１からスレーブ２＿１にデータを書き込む場合は、内部回路からのデータＷＤａｔａがフリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎに書き込まれ、フリップフロップ１＿２ｎのデータ出力端子Ｑからダイレクトバス３０上に転送され、さらに制御部１０のマスタポート１＿１ａ，スレーブポート２＿１ａを経由してスレーブ２＿１に転送される。このようにして、マスタ１＿１から、スレーブ２＿１へのデータの書込みが行なわれる。

一方、マスタ１＿１が、スレーブ２＿１からデータを読み出す場合は、スレーブ２＿１からのデータが、ダイレクトバス３０→スレーブポート２＿１ａ→マスタポート１＿１ａ→ダイレクトバス３０の経路でマスタ１＿１を構成するセレクタ１＿１２の入力端子ＩＮ２に入力される。セレクタ１＿１２では、スレーブ２＿１を示す制御信号によりダイレクトバス３０からのデータＲＤａＴａが選択され、図示しないリードバッファに入力される。このようにして、マスタ１＿１でスレーブ２＿１からのデータが読み取られる。このように、リング接続型バス２０上にデータが連続的に存在した場合であっても、そのデータを中継するための役割を担うマスタ１＿１は、連続して転送されているデータを中断することなく、スレーブ２＿１とのデータ転送を行なうことができる。従って、データ転送の時間の短縮化が図られる。

また、第１実施形態のデバイス１では、各マスタ１＿１，１−２，１＿３，１＿４が書込みバッファであるフリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎを備えているため、リング接続型バス２０上にデータ転送の余裕がない場合であっても、自身の書込みバッファをリング上に加えることで、書込みバッファ分の連続転送を実現することができる。さらに、データ転送が困難である場合にリング上のデータを一旦書込みバッファに溜め込んでいる最中に自身のデータをリング接続型バス２０上に送り込むといった制御が可能になる。

図３は、本発明の第２実施形態のデバイスに備えられたマスタの概略構成を示す図である。

尚、本発明の第２実施形態のデバイスは、図１に示すデバイス１と比較し、マスタ１＿１，１＿２，１＿３，１＿４が図３に示すマスタ１１＿１に置き換えられている点を除いて同じであるため、図示省略する。以下、図３に示すマスタ１１＿１の構成について説明する。

図３に示すマスタ１１＿１は、図２に示すマスタ１＿１と比較し、セレクタ１＿３１が追加された点が異なっている。セレクタ１＿３１の入力端子ＩＮ１１には、リング接続型バス２０からのデータＲＤａｔａが、フリップフロップ１＿１１を経由して入力される。また、セレクタ１＿３１の入力端子ＩＮ１２には、フリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎに書き込まれた書込みデータＷＤａｔａ（本発明にいう自分自身で作成したデータに相当）が入力される。セレクタ１＿３１は、リング接続型バス２０からのデータＲＤａｔａと、フリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎに書き込まれた書込みデータＷＤａｔａとを、制御信号に応じて選択して、セレクタ１＿３１のデータ出力端子ＯＵＴ（本発明にいう第１の送信ポートの他の一例に相当）から出力し、ノードＢを経由してリング接続型バス２０に向けて転送する。

第２実施形態のデバイスでは、マスタ１１＿１がセレクタ１＿１３を備えているため、リング接続型バス２０上にデータ転送の余裕がある場合は、セレクタ１＿３１の入力端子ＩＮ１１に入力されているデータＲＤａｔａをリング接続型バス２０に転送する。一方、リング接続型バス２０上にデータ転送の余裕がない場合は、セレクタ１＿１２の入力端子ＩＮ２に入力されているデータＲＤａｔａをリードバッファに一旦取り込んで、フリップフロップ１＿２１，１＿２２，１＿２３，…，１＿２ｎに書込みデータＷＤａｔａとして書き込んでおき、リング接続型バス２０上にデータ転送の余裕ができた時点で、セレクタ１＿３１の入力端子ＩＮ１２を経由してリング接続型バス２０に転送する。このようにすることにより、データ転送をさらに効率よく行なうことができる。

本発明の第１実施形態のデバイスの構成を示す図である。図１に示すマスタの概略構成を示す図である。本発明の第２実施形態のデバイスに備えられたマスタの概略構成を示す図である。従来の、ポイント・トゥ・ポイント接続型のバス構造を有するデバイスの制御部を拡大して示す図である。

符号の説明

１デバイス
１＿１，１＿２，１＿３，１＿４，１１＿１マスタ
１＿１ａ，１＿２ａ，１＿３ａ，１＿４ａマスタポート
１＿１１，１＿２１，１＿２２，１＿２３，…，１＿２ｎフリップフロップ
１＿１２，１＿３１セレクタ
２＿１，２＿２，２＿３，２＿４スレーブ
２＿１ａ，２＿２ａ，２＿３ａ，２＿４ａスレーブポート
１０制御部
２０リング接続型バス
３０ダイレクトバス

Claims

データが通過するバスに接続されて該バスからのデータの受信と該バスへのデータの送信とを行なうデバイスにおいて、
リング接続型バスからのデータ受信を担う第１の受信ポートと、
前記第１の受信ポートと第１の経路によって接続され、リング接続型バスへのデータ送信を担う第１の送信ポートと、
前記第１の経路を経ることなくマスタ／スレーブ型バスからのデータ受信を担う第２の受信ポートと、
前記第１の経路を経ることなくマスタ／スレーブ型バスへの自分自身で生成したデータの送信を担う第２の送信ポートとを備え、
前記第１の受信ポートから受信したデータの前記第１の経路を経た前記第１の送信ポートからのデータ送信を中断することなく、前記自分自身で作成したデータの前記第２の送信ポートからのデータ送信、および、前記第２の受信ポートからのデータ受信を行うことを特徴とするデバイス。
前記第１の受信ポートに受信したデータと前記第２の受信ポートに受信したデータとを自在に選択してリードバッファに入力する第１のセレクタを備えたことを特徴とする請求項１記載のデバイス。
前記第１の受信ポートから受信したデータと前記自分自身で作成したデータとを自在に選択して前記第１の送信ポートに渡す第２のセレクタを備えたことを特徴とする請求項１または２記載のデバイス。