WO2006043547A1

WO2006043547A1 - 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法

Info

Publication number: WO2006043547A1
Application number: PCT/JP2005/019116
Authority: WO
Inventors: Junpei Ito; Hiroshi Kawano; Hirokazu Inotani; Shigeru Hashimoto
Original assignee: Pioneer Corporation
Priority date: 2004-10-19
Filing date: 2005-10-18
Publication date: 2006-04-27
Also published as: JPWO2006043547A1

Abstract

　再生装置２００は、通信設定変更手段２５３にて、ＤＤＣ通信の通信設定をメモリ２４０の設定記憶領域に適宜記憶させる。プルアップ接続制御手段２５１は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を調整させる制御をする。通信設定変更手段２５３は、機器認証処理手段２５２からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるＤＤＣ通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。プルアップ接続制御手段２５１は、この変更された通信設定に基づいて、波形電位調整手段２１０にＤＤＣ通信時におけるＳＤＡの信号波形の電位を調整させる制御をする。

Description

明細書

通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法技術分野

[0001] 本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に関する。

背景技術

[0002] 従来、再生装置で再生するテレビ番糸且や映画などのコンテンツを出力装置で出力させる再生システムが知られている。そして、このような再生システムにおいて、著作権保護技術である HDCP (High- Bandwidth Digital Content Protection)を利用して、 CSS (Content Scramble System)や CPRM (Content Protection for Recordable Med ia)あるいは CPPM (Content Protection for Prerecorded Media)などにより出力が許可されたコンテンツを適宜出力させる例えば図 1に示すような構成が知られている。そして、この図 1に示す再生システム 600は、ケーブル 700と、出力装置 800と、再生装置 900と、などを備えている。

[0003] ケーブル 700は、 DVI (Digital Visual Interface)規格および HDMI (High- Definitio n Multimedia Interface)規格に対応した機器の出力装置 800と、 HDMI規格に対応した機器の再生装置 900と、を I²C (Inter- Integrated Circuit)通信により各種情報の送受信が可能な状態に接続する。そして、ケーブル 700は、シリアルクロック（以下、 SCLと称す)やシリアルデータ（以下、 SDAと称す)の送受信に利用される DDC (Dis play Data Channel)ライン 710と、再生装置 900で暗号化されたあるいは暗号化されてヽな、コンテンツの音声データや画像データ（以下、コンテンツデータと称す)などの送受信に利用される TMDS (Transition Minimized Differential Signaling：商標登録)ライン 720と、などを備えている。ここで、 SDAとして送受信されるデータとしては、 HDCPに基づく各装置 800, 900の Authentication処理（以下、 HDCP認証処理と称す）に利用される KSV (Key Selection Vector)データ、この KSVデータに基づく所定の演算結果に関する HDCP演算データ、出力装置 800の型式や各種設定値などに関する EDID (Extend Display Identification Data)、出力装置 800からのァクノリツジなどが例示できる。

[0004] 出力装置 800は、上述したように DVI規格および HDMI規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置 800は、再生装置 900から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置 800は、コネクタ 810と、送受調整手段 820は、 EEPROM (Electrically Er asable Programmable Read Only Memory) 830と、 DVlZHDMIレシーバ 840と、制御部 850と、図示しない、音声出力部と、表示部と、などを備えている。

[0005] コネクタ 810には、ケーブル 700の図示しないコネクタが着脱可能に接続される。このコネクタ 810は、ケーブル 700の DDCライン 710が接続される DDC入出力部 811 と、 TMDSラィン720が接続されるTMDS入出カ部812と、などを備えている。

[0006] 送受調整手段 820は、 SCLや SDAの送受信時における信号成分を適宜調整する。そして、送受調整手段 820は、 MOSFET (Oxide- Semiconductor Field- Effect Tra nsistor) 821と、例えば 100 Ωの抵抗 822と、所定の抵抗値のプルアップ抵抗 823と、例えば 4. 7k Ωのプルアップ抵抗 824と、を備えている。ここで、プルアップ抵抗 82 3の抵抗値は、 DVI規格に対応する 2. 2k Qや HDMI規格に対応する 47k Qなどである。 MOSFET821のドレイン、ソースおよび抵抗 822の直列回路は、 DDC入出力部 811および DVIZHDMIレシーバ 840の間に接続されている。また、 MOSFET8 21および DDC入出力部 811の接続点と 5Vの基準電源 Vccとの間には、プルアップ抵抗 823が接続されている。さらに、 MOSFET821および抵抗 822の接続点と 3. 3 Vの基準電源 Vcとの間には、プルアップ抵抗 824が接続されている。そして、基準電源 Vcおよびプルアップ抵抗 824の間には、 MOSFET821のゲートが接続されて!、る。

[0007] EEPROM830は、例えば 100 Ωの抵抗 831を介して MOSFET821およびプルアップ抵抗 823の接続点に接続されている。この EEPROM830は、 EDIDを適宜読み出し可能に記憶している。

[0008] DVIZHDMIレシーバ 840は、 TMDS入出力部 812と、制御部 850と、音声出力部と、表示部と、などに接続されている。この DVIZHDMIレシーノ 840は、制御部 850の制御により、再生装置 900から入力される KSVデータに基づ!/、て HDCP演算データを生成する。そして、 HDCP演算データや出力装置 800の KSVデータなどを再生装置 900へ出力する。また、再生装置 900から出力される暗号ィ匕されたコンテンッデータを適宜復号ィ匕して、コンテンツの音声を音声出力部から出力させたり、画像を表示部で表示させる。

[0009] 制御部 850は、 DVIZHDMIレシーバ 840の動作を適宜制御する。具体的には、制御部 850は、出力装置 800がケーブル 700を介して再生装置 900に接続されたことを検出すると、 DVIZHDMIレシーバ 840の動作を適宜制御して、 KSVデータ、 HDCP演算データなどを再生装置 900へ出力させる。

[0010] 再生装置 900は、上述したように HDMI規格に対応して!/、る。この再生装置 900は、 HDCP認証処理を適宜実施して、例えばこの再生装置 900が有するコンテンツデータを出力装置 800で適宜出力させる処理をする。そして、再生装置 900は、コネクタ 910と、ゲートスィッチ手段 920と、波形電位調整手段 930と、電流調整手段 940と、コンテンツデータ処理部 950と、 HDMIトランスミッタ 960と、メモリ 970と、 CPU (Ce ntral Processing Unit) 980と、などを備えている。

[0011] コネクタ 910には、ケーブル 700の図示しないコネクタが着脱可能に接続される。このコネクタ 910は、 DDCライン 710に接続される DDC入出力部 911と、 TMDSライン 720に接続される TMDS入出力部 912と、などを備えている。

[0012] ゲートスィッチ手段 920は、 DDC入出力部 911および CPU980の図示しない通信ポートに接続されている。また、ゲートスィッチ手段 920は、 CPU980の図示しないスイッチポートにも接続されている。このゲートスィッチ手段 920は、 CPU980のスイツチポートから制御信号が入力されると、 CPU980および DDC入出力部 911を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、 CPU9 80および DDC入出力部 911を接続しない。なお、以下において、 CPU980および出力装置 800間の各種データの通信を DDC通信と、 CPU980およびコンテンツデータ処理部 950や HDMIトランスミッタ 960間の各種データの通信を内部通信と適宜称して説明する。

[0013] 波形電位調整手段 930は、 DDC通信時の HDMI規格に対応する機器からの SC Lや SDAの信号波形に対応する電位を CPU980で認識可能な状態に調整する。そして、波形電位調整手段 930は、例えば 1. 8k Ωのプルアップ抵抗 931を備えている。ここで、プルアップ抵抗 931の抵抗値は、 HDMI規格に準拠する 1. 5〜2. OkQのいずれの値であってもよい。このプルアップ抵抗 931は、 DDC入出力部 911およびゲートスィッチ手段 920の接続点と 5Vの基準電源 Vccとの間に接続されている。

[0014] 電流調整手段 940は、内部通信時や DDC通信時に流れる電流を調整する。そして、電流調整手段 940は、例えば 2k Ωのプルアップ抵抗 941を備えている。ここで、プルアップ抵抗 941の抵抗値は、内部通信の実施状態を良好にする!/ヽずれの値であってもよい。このプルアップ抵抗 941は、ゲートスィッチ手段 920および CPU980 の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に接続されている。

[0015] コンテンツデータ処理部 950は、ゲートスィッチ手段 920および CPU980の通信ポートの接続点と、 HDMIトランスミッタ 960と、などに接続されている。このコンテンツデータ処理部 950は、 CPU980の制御〖こより、コンテンツデータを EDIDに基づく出力装置 800の各種設定値などに対応した状態に処理して HDMIトランスミッタ 960へ送信する。そして、コンテンツデータ処理部 950は、記憶手段 951と、 MPEG (Movin g Picture Experts Group)映像 Z音声や DTS (Digital Theater Systems)音声等のデコーダ 952と、 I (Interlace) /P (Progressive)映像変換および画質調整部（以下、 iZ P変換画質調整部と称す） 953と、ビデオコンバータ 954と、画素スケーラ 955と、などを備えている。記憶手段 951は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ 952は、コンテンツデータを音声データおよび画像データに分離して、音声データを HDMIトランスミッタ 960へ、画像データを IZP変換画質調整部 953 へ、それぞれ送信する。 IZP変換画質調整部 953は、デコーダ 952からの画像データの IZP変換処理や画質調整処理を適宜実施する。ビデオコンバータ 954は、画像データをデジタル力もアナログに適宜変換する。画素スケーラ 955は、 EDIDから取得した出力装置 800の各種設定情報や、ユーザーが選択した設定などに基づいて画像データのスケーラ処理を適宜実施して、 HDMIトランスミッタ 960へ送信する。なお、記憶手段 951としては、 DVDDisc、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置 900は、 STB (Set-top Box;セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよ、。 [0016] HDMIトランスミッタ 960は、ゲートスィッチ手段 920および CPU980の通信ポートの接続点と、 TMDS入出力部 912と、に接続されている。この HDMIトランスミッタ 96 0は、出力装置 800がケーブル 700を介して接続されたことを認識すると、再生装置 900の KSVデータを CPU980へ送信する。また、 HDMIトランスミッタ 960は、 CPU 980にて取得した出力装置 800の KSVデータに基づいて、 HDCP演算データを生成して CPU980へ送信する。さらに、 HDMIトランスミッタ 960は、コンテンツデータ処理部 950で処理されたコンテンツデータを暗号ィ匕して出力装置 800へ出力する。

[0017] メモリ 970は、 CPU980に接続され出力装置 800の EDIDを適宜読み出し可能に記憶する。また、メモリ 970は、再生装置 900全体を動作制御する OS (Operating Sys tern)上に展開される各種プログラムなどを記憶して、る。

[0018] CPU980は、出力装置 800や HDMIトランスミッタ 960からの HDCP演算データ、あるいは出力装置 800の EDIDを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、 CPU980は、通信対象切換手段 981と、機器認証処理手段 982と、出力制御手段 983と、などを備えている。

[0019] 通信対象切換手段 981は、機器認証処理手段 982にて DDC通信が実施される旨を、例えばコネクタ 910の DDC入出力部 911に DDCライン 710が接続されたことを検出する、わゆるホットプラグディテクトにて認識すると、制御信号をゲートスィッチ手段 920へ出力する。また、機器認証処理手段 982などにて内部通信が実施される旨を認識すると、制御信号をゲートスィッチ手段 920へ出力しな、。

[0020] 機器認証処理手段 982は、通信対象切換手段 981により DDC通信が可能な状態に設定されたことを認識すると、 HDMI規格の推奨速度である例えば 100kHzの SC Lの速度（以下、 SCL速度と称す)で出力装置 800との DDC通信を適宜実施する。また、機器認証処理手段 982は、通信対象切換手段 981により DDC通信が可能な状態に設定されたことを認識すると、出力装置 800の電源がオフの状態であっても出力装置 800に 5Vの電源を供給する。そして、 EEPROM830から EDIDを取得して、この EDIDをメモリ 970に適宜読み出し可能に記憶させる。また、機器認証処理手段 982は、内部通信が可能な状態に設定されたことを認識すると、 DDC通信時よりも速い例えば 400kHzの SCL速度でコンテンツデータ処理部 950や HDMIトランスミッタ 960などとの内部通信を実施する。さらに、機器認証処理手段 982は、各通信で取得した出力装置 800および HDMIトランスミッタ 960の HDCP演算データに基づいて出力装置 800および再生装置 900を認証する。そして、出力装置 800および再生装置 900を認証できた場合にその旨の認証信号を出力制御手段 983へ送信し、認証できな、場合にその旨の不認証信号を出力制御手段 983へ送信する。

[0021] 出力制御手段 983は、機器認証処理手段 982から認証信号を取得すると、 CSSや CPRMあるいは CPPMなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段 982から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。

発明の開示

発明が解決しょうとする課題

[0022] し力しながら、上述した図 1に示すような DVI規格の出力装置 800では、電気的仕様が HDMI規格とは異なる場合がある。例えば、プルアップ抵抗 823の抵抗値が H DMI規格に準拠する 47k Ωでな、場合やプルアップ抵抗 824の抵抗値の大小によつて、 I²C規格による送受信を良好に実施できなくなるような抵抗部材 860や抵抗 82 2, 831が DDC入出力部 811および DVIZHDMIレシーバ 840や EEPROM830 間に直列に存在する場合がある。このため、再生装置 900および出力装置 800間の DDC通信が正常に実施されないおそれがあるという問題点が一例として挙げられる

[0023] 本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法を提供することである。

課題を解決するための手段

[0024] 本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したことを特徴とする。

[0025] 本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする

[0026] 本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。

[0027] 本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。

[0028] 本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。

[0029] 本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能力否かを判断し、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。

[0030] 本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能力否かを判断し、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をすることを特徴とする。

図面の簡単な説明

[0031] [図 1]従来の再生システムの概略構成を示すブロック図である。

[図 2]本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である

[図 3]前記実施の形態における DDC通信設定テーブルの概略構成を示す模式図である。

[図 4]前記実施の形態における DDC通信処理を示すフローチャートである。

[図 5]本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である

[図 6]本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。

[図 7]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。

[図 8]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。

[図 9]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。

符号の説明

[0032] 21B 通信速度設定情報としての SCL速度情報

21C 信号波形調整情報としての制御信号出力情報

210, 410, 510, 520, 530 信号波形調整手段としての波形電位調整手段 211A, 212A, 511, 521A, 521B, 521C, 521D プルアップ抵抗

211B, 212B, 522, 531 接続状態切換手段

220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部 230 通信処理装置を構成するデータ処理手段としての HDMIトランスミッタ 240 記憶手段としてのメモリ

250 演算手段としての CPU 251 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段

252 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段

253 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段

411 A 第 1のプルアップ抵抗

412A 第 2のプルアップ抵抗

412B 信号波形調整制御手段としても機能する接続状態切換手段

800 通信対象装置としての出力装置

F 失敗フラグ

Vc, Vcc 基準電源

発明を実施するための最良の形態

[0033] 以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を有する再生装置を備えた再生システムを例示して説明する。なお、以下において、従来の再生システム 600と同一の構成要件については、同一の符号を付しその説明を省略または簡略ィ匕する。また、従来の再生システム 600と略同一の構成要件については、同一名称を付しその説明を簡略ィ匕する。なお、 I²C通信はある特定の回路条件 (製品内部での通信に使う場合）においては、通信使用を満足できるように設計手法が規定されているが、通信条件が不特定である外部機器との通信に対しては保証の限りではなぐ本実施の形態ではこれを補うように通信可能にする

[0034] 〔再生システムの構成〕

図 2において、 100は再生システムである。この再生システム 100は、著作権保護技術の HDCPを利用して、 CSSや CPRMなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム 100は、ケーブル 700 と、通信対象装置としての出力装置 800と、再生装置 200と、などを備えている。なお、出力装置 800としては、図 1に示す従来の再生システム 600における構成を用い、説明を省略する。

[0035] 再生装置 200は、 HDMI規格に対応している。この再生装置 200は、出力装置 80 0との間でデータとしての SDAの通信を適宜実施する。そして、この SDAに基づいて HDCP認証処理を適宜実施して、この再生装置 200が有するコンテンツデータを出力装置 800で適宜出力させる処理をする。そして、再生装置 200は、コネクタ 910 と、信号波形調整手段としての波形電位調整手段 210と、データ処理手段としてのコンテンッデータ処理部 220と、データ処理手段としての HDMIトランスミッタ 230と、記憶手段としてのメモリ 240と、演算手段としての CPU250と、などを備えている。

[0036] 波形電位調整手段 210は、 DDC通信時の SCLや SDAの信号波形に対応する電位を調整する。そして、この波形電位調整手段 210は、 HDMI波形調整手段 211と、 DVI波形調整手段 212と、を備えている。

[0037] HDMI波形調整手段 211は、 DDC通信時の HDMI規格に対応する機器からの S DAなどの信号波形を CPU980で認識可能な状態に調整する。そして、 HDMI波形調整手段 211は、例えば 1. 8k Ωのプルアップ抵抗 211 Aと、接続状態切換手段 21 1Bと、を備えている。ここで、プルアップ抵抗 211 Aの抵抗値は、 HDMI規格に準拠する 1. 5〜2. Ok Ωのいずれの値であってもよい。プルアップ抵抗 211Aおよび接続状態切換手段 211Bの直列回路は、 DDC入出力部 911および CPU250の図示しない DDC通信ポートの接続点（以下、 DDC専用接続点と称す）と 5Vの基準電源 Vc cとの間に接続されている。ここで、 DDC専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段 211Bは、 CPU250 の図示しない HDMIポートに接続されている。そして、接続状態切換手段 211Bは、 HDMIポートから制御信号が入力されると、プルアップ抵抗 211 Aを基準電源 Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗 211Aを基準電源 Vcc に接続しない。なお、以下において、プルアップ抵抗 211Aが基準電源 Vccに接続された状態を HDMI波形調整手段 211がオンされた状態と、接続されて!ヽな、状態を HDMI波形調整手段 211がオフされた状態と、適宜称して説明する。 [0038] DVI波形調整手段 212は、 DDC通信時の HDMI規格に対応しない機器、例えば HDMI規格に対応しているが通信状態が良好でない状態の機器や、 DVI規格に対応する機器からの SDAなどの信号波形を、 CPU980で認識可能な状態に調整する。そして、 DVI波形調整手段 212は、例えば 4. 7k Ωのプルアップ抵抗 212Aと、接続状態切換手段 212Bと、を備えている。ここで、プルアップ抵抗 212Aの抵抗値は、 HDMI規格に準拠しな!、、ずれの値であってもよ!/、。プルアップ抵抗 212Aおよび接続状態切換手段 212Bの直列回路は、 DDC入出力部 911および CPU250の DD C通信ポートの接続点と 5Vの基準電源 Vccとの間に、プルアップ抵抗 211Aおよび接続状態切換手段 211Bの直列回路と並列に接続されている。また、接続状態切換手段 212Bは、 CPU250の図示しない DVIポートに接続されている。そして、接続状態切換手段 212Bは、 CDVIポートから制御信号が入力されると、プルアップ抵抗 21 2Aを基準電源 Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗 2 12 Aを基準電源 Vccに接続しない。なお、以下において、プルアップ抵抗 212Aが基準電源 Vccに接続された状態を DVI波形調整手段 212がオンされた状態と、接続されていない状態を DVI波形調整手段 212がオフされた状態と、適宜称して説明する。

[0039] コンテンツデータ処理部 220は、 CPU250の図示しない内部通信ポートと、 HDMI トランスミッタ 230と、などに接続されている。このコンテンツデータ処理部 220は、内部通信による CPU250の制御により、コンテンツデータを出力装置 800の各種設定値などに対応した状態に処理して HDMIトランスミッタ 230へ送信する。そして、コンテンッデータ処理部 220は、記憶手段 221と、デコーダ 222と、 IZP変換画質調整部 223と、ビデオコンバータ 224と、画素スケーラ 225と、などを備えている。ここで、記憶手段 221としては、 HD (Hard Disk)などの磁気ディスク、 DVD (Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。

[0040] HDMIトランスミッタ 230は、 CPU250の内部通信ポートと、 TMDS入出力部 912 と、に接続されている。この HDMIトランスミッタ 230は、再生装置 200や出力装置 80 0の KSVデータ、出力装置 800の KSVデータに基づく HDCP演算データの送受信を内部通信により適宜実施する。さらに、 HDMIトランスミッタ 230は、コンテンツデータ処理部 220で処理されたコンテンツデータを暗号ィ匕して出力装置 800へ出力する

[0041] ここで、コンテンツデータ処理部 220や HDMIトランスミッタ 230および内部通信ポートの接続点 (以下、内部専用接続点と称す)は、 DDC専用接続点力独立して設けられている。また、この DDC専用接続点の CPU250の入カスレッシュホルドは、 5 Vトレラントである。すなわち、 CPU250の入カスレッシュホルドは、ある程度の後述する中間電位をローレベルと認識する構成、例えば 0〜1. 5V程度の電位をローレベルと検出するようなシュミット回路のような不感帯を有する構成である。ここで、内部専用接続点が、本発明の通信手段およびデータ処理手段の接続点として機能する。

[0042] メモリ 240は、 CPU250で取得されたり生成された各種情報を適宜読み出し可能に記憶する。そして、メモリ 240は、図示しない、 EDID記憶領域と、設定テーブル記憶領域と、設定記憶領域と、フラグ記憶領域と、などを備えている。なお、ここでは、メモリ 240が上述した 4つの領域を備えた構成について例示した力これに限らず例えば上述した領域を備えなヽ構成や、さらに他の領域を備えた構成などとしてもょ、。

[0043] EDID記憶領域は、 CPU250で出力装置 800から取得された EDIDを適宜読み出し可能に記憶する。

[0044] 設定テーブル記憶領域は、例えば図 3に示すような DDC通信設定テーブル 20を適宜読み出し可能に記憶する。この DDC通信設定テーブル 20は、 CPU250にて実施される DDC通信時の通信設定に関する 2N (Nは自然数)個の DDC通信設定情報 21が 1つのデータ構造として関連付けられて構成されている。

[0045] DDC通信設定情報 21は、 1つの通信設定に関する情報である。そして、 DDC通信設定情報 21は、通信設定名称情報 21Aと、通信速度設定情報としての SCL速度情報 21Bと、信号波形調整情報としての制御信号出力情報 21Cと、力 S1つのデータ構造として関連付けられて構成されてヽる。

[0046] 通信設定名称情報 21Aは、通信設定の名称である例えば「設定 i (iは N以下の自然数) Jなどを示す情報である。

[0047] SCL速度情報 21Bは、設定 iの DDC通信時における SCL速度を示す情報である。ここで、設定（2J—1) Ciは N以下の自然数)および設定（2J)の SCL速度は、同じ速度とされている。また、設定（2J)の SCL速度は、設定（2H) (Hiお未満の自然数)の SCL速度よりも速い速度とされている。さらに、設定 1および設定 2の SCL速度すなわち最も速い SCL速度は、 I²C通信での標準速度である 100kHzとされている。また、設定（2N— 1)および設定（2N)の SCL速度すなわち最も遅い SCL速度は、 50kH zとされている。なお、ここでは、 SCL速度を 50kHz〜100kHzの間で設定する構成につ、て例示する力これに限らず 50kHz以下や 100kHz以上に設定する構成としてもよい。

[0048] 制御信号出力情報 21Cは、設定 iの DDC通信時に HDMIポートおよび DVIポートのうちのいずれか一方力も制御信号を出力する旨が記載された情報である。ここで、設定（2J—1)に対応する制御信号出力情報 21Cは、 HDMIポートから制御信号を出力する旨、すなわち HDMI波形調整手段 211のみをオンする旨が記載された情報である。また、設定 (2J)に対応する制御信号出力情報 21Cは、 DVIポートから制御信号を出力する旨、すなわち DVI波形調整手段 212のみをオンする旨が記載された情報である。

[0049] なお、 DDC通信設定情報 21の各情報 21A〜21Cの構成としては、上述した構成に限られず適宜他の構成としてもよい。すなわち、例えば最も速い SCL速度を 100k Hz以上の例えば 400kHzとする構成や、最も遅い SCL速度を 50kHz以下の例えば 30kHzとする構成などとしてもよい。また、設定 1の SCL速度を、 400kHzや 50kHz など 100kHz以外の速度とする構成としてもよい。

[0050] 設定記憶領域は、 CPU250により DDC通信の通信設定として設定される設定 iに対応する DDC通信設定情報 21を適宜読み出し可能に記憶する。この設定記憶領域には、 DDC通信設定テーブル 20に組み込まれた DDC通信設定情報 21のうちのいずれか 1つが記憶される。

[0051] フラグ記憶領域は、失敗フラグ Fを適宜読み出し可能に記憶する。この失敗フラグ F は、設定記憶領域の DDC通信設定情報 21に基づく 1回目の DDC通信が失敗したか否かを示す。例えば、失敗フラグ Fは、「0」であれば 1回目の DDC通信が失敗していないことを示し、「1」であれば 1回目の DDC通信が失敗していることを示す。なお、ここでは、失敗フラグ Fをフラグ記憶領域に記憶させる構成について例示するが、これに限らず失敗フラグ Fを記憶させずに例えば失敗回数を計数するカウンタを CPU 250に設ける構成としてもよ、。

[0052] また、メモリ 240は、再生装置 200全体を動作制御する OS上に展開される各種プログラムなどを記憶している。このメモリ 240としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えば CMOS (Complementary Met a卜 Oxide Semiconductor)メモリやフラッシュメモリある、は EEPROM (Electrically Er asable Programmable Read Only Memory)などを用いるのが一般的である。なお、メモリ 240としては、 HD、 DVD,光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもょ、。

[0053] CPU250は、従来の再生装置 900の CPU980と同様にコンテンツデータを出力させる制御をする。そして、 CPU250は、信号波形調整制御手段としてのプルアップ接続制御手段 251と、通信速度制御手段としても機能する通信手段としての機器認証処理手段 252と、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段 253と、出力制御手段 254と、などを備えている。なお、プルアップ接続制御手段 251、機器認証処理手段 252、および、通信設定変更手段 253にて、本発明の通信状態制御装置および通信制御装置が構成されている。また、コンテンツデータ処理部 220、 HDMIトランスミッタ 230、プルアップ接続制御手段 251、機器認証処理手段 252、および、通信設定変更手段 253にて、本発明の通信処理装置が構成されている。なお、本発明の通信状態制御装置としては、プルアップ接続制御手段 251を設けな、構成としてもよ!、。

[0054] プルアップ接続制御手段 251は、各波形調整手段 211, 212の接続状態切換手段 211B, 212Bを制御する。具体的には、プルアップ接続制御手段 251は、メモリ 2 40の設定記憶領域に記憶された DDC通信設定情報 21から制御信号出力情報 21 Cを適宜取得する。そして、この制御信号出力情報 21Cに基づいて、制御信号を接続状態切換手段 21 IB, 212Bのうちのいずれか一方へ出力する。なお、ここでは、制御信号出力情報 21Cに基づいて制御信号を出力する構成について例示するが、これに限らず例えば通信が失敗したことを認識するごとに設定 1、設定 2、設定 3などで通信が成功するまで制御信号を順次切り換えて出力する構成としてもよい。

[0055] 機器認証処理手段 252は、 HDCP認証処理を適宜実施する。具体的には、機器認証処理手段 252は、メモリ 240の設定記憶領域に記憶された DDC通信設定情報 21から SCL速度情報 21Bを適宜取得する。そして、この SCL速度情報 21Bの速度で KSVデータ、 HDCP演算データ、 EDIDなどの DDC通信を実施する。さらに、機器認証処理手段 252は、 SDAの DDC通信が成功したことを認識した場合、その旨の通信成功信号を通信設定変更手段 253へ出力する。また、 DDC通信の失敗を認識した場合、その旨の通信失敗信号を出力する。ここで、 SDAの DDC通信が失敗する原因としては、例えば出力装置 800からのァクノリッジなどの SDAの信号波形のローレベルの電位が中間電位となり、ァクノリッジなどを正しく認識できなくなることが例示できる。さらに、 SCLや SDAの信号波形の立ち上がり具合や立ち下がり具合により、 SCLや SDAの通信タイミング力 ²C通信の何らかの規格違反や誤検出のタイミングとなることなどが例示できる。また、例えばセットアップ、ホールドタイムや通信ストップ条件などが例示できる。

[0056] そして、機器認証処理手段 252は、例えば 400kHzの SCL速度で KSVデータや HDCP演算データの内部通信を適宜実施する。さらに、機器認証処理手段 252は、出力装置 800および再生装置 200を認証できた力否かに基づ、て、認証信号または不認証信号を出力制御手段 254へ送信する。

[0057] 通信設定変更手段 253は、 DDC通信の通信設定を適宜変更する。具体的には、通信設定変更手段 253は、機器認証処理手段 252にて再生装置 200および出力装置 800の接続が認識された場合、メモリ 240の設定テーブル記憶領域に記憶された DDC通信設定テーブル 20から設定 1の DDC通信設定情報 21を取得して、 DDC通信の通信設定を設定 1に設定する。そして、通信設定変更手段 253は、この設定 1の DDC通信設定情報 21をメモリ 240の設定記憶領域に記憶させる処理、すなわち設定 1を設定記憶領域に記憶させる処理を実施する。

[0058] また、通信設定変更手段 253は、機器認証処理手段 252から通信成功信号を取得すると、設定記憶領域の通信設定に基づく DDC通信が成功したと認識する。そして、この成功した通信設定に対応する DDC通信設定情報 21を設定記憶領域に再び記憶させる処理、すなわち成功した通信設定を設定記憶領域に記憶させる処理を実施する。また、通信設定変更手段 253は、失敗フラグ Fを「0」に設定する。

[0059] さらに、通信設定変更手段 253は、機器認証処理手段 252から通信失敗信号を取得すると、設定記憶領域の通信設定に基づく DDC通信が失敗したと認識するとともに、失敗フラグ Fの設定を認識する。そして、失敗フラグ Fが「0」に設定されていることを認識すると、例えば各装置 800, 200の接続確定直後における通信不安定時のェラーやケーブル 700の品質などにより、 1回目の DDC通信が偶然失敗した可能性があると判断する。そして、 1回失敗した通信設定に対応する DDC通信設定情報 21を設定記憶領域に再び記憶させる処理、すなわち 1回失敗した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、通信設定変更手段 253は、失敗フラグ F を「1」に設定する。また、通信設定変更手段 253は、失敗フラグ F力 S「l」に設定されて、ることを認識すると、 DDC通信が 2回連続失敗したため設定記憶領域に記憶された通信設定による DDC通信が不可能であると判断する。そして、通信設定を変更する処理を実施する。具体的には、通信設定変更手段 253は、例えば連続失敗した通信設定が設定 iの場合、 DDC通信設定テーブル 20から設定 (i+ 1)の DDC通信設定情報 21を取得する。そして、通信設定変更手段 253は、この設定 (i+ 1)の DD C通信設定情報 21を設定記憶領域に再び記憶させる処理、すなわち変更した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、失敗フラグ Fを「0」に設定する。なお、ここでは、 2回連続失敗した際に DDC通信が不可能であると判断する構成について例示するが、これに限らず 3回連続失敗や 5回連続失敗した際に DDC 通信が不可能であると判断する構成としてもよい。また、連続失敗だけでなぐ DDC 通信が複数回 (任意の回数)失敗したと認識した場合でも、 DDC通信が不可能であると判断するような構成でも良い。

[0060] また、通信設定変更手段 253は、例えばケーブル 700が引き抜かれ例えばホットプラグディテクトで出力装置 800との接続が解除されたことを認識すると、設定記憶領域の DDC通信設定情報 21を削除する処理、すなわち通信設定をクリアする処理を実施する。 [0061] 出力制御手段 254は、機器認証処理手段 252から認証信号を取得すると、 CSSや CPRMなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。

[0062] 〔再生システムの動作〕

次に、再生システム 100の動作として、 DDC通信処理について図面に基づいて説明する。図 4は、 DDC通信処理を示すフローチャートである。

[0063] まず、利用者は、ケーブル 700を介して再生装置 200および出力装置 800を接続する。そして、再生装置 200の CPU250は、図 4に示すように、機器認証処理手段 2 52で出力装置 800との接続を認識すると (ステップ S101)、通信設定変更手段 253 にて、 DDC通信の通信設定を設定 1にする (ステップ S102)。そして、この設定 1を設定記憶領域に記憶させる (ステップ S 103)。

[0064] この後、 CPU250は、設定記憶領域に記憶された通信設定に基づいて、 DDC通信処理を実施する（ステップ S104)。具体的には、 CPU250は、プルアップ接続制御手段 251にて、設定記憶領域の通信設定に基づ!/、て接続状態切換手段 211B, 212Bのうちのいずれか一方に制御信号を出力して、各波形調整手段 211, 212のうちのいずれか一方をオンにする。さら〖こ、 CPU250は、機器認証処理手段 252にて、設定記憶領域の通信設定に基づ、た SCL速度で DDC通信処理を実施する。そして、機器認証処理手段 252は、 DDC通信が成功したことを認識した場合に通信成功信号を通信設定変更手段 253へ出力し、失敗したことを認識した場合に通信失敗信号を出力する。そして、通信設定変更手段 253は、機器認証処理手段 252から通信成功信号を取得したか否力、すなわち DDC通信が成功した力否かを判断する（ステップ S 105)。

[0065] このステップ S105において、通信設定変更手段 253は、 DDC通信が成功したと判断した場合、失敗フラグ Fを「0」に設定するとともに (ステップ S106)、この成功した通信設定を設定記憶領域に記憶させる (ステップ S 107)。そして、機器認証処理手段 252は、 DDC通信の遮断要求を認識したカゝ否かを判断する (ステップ S108)。ここで、 DDC通信の遮断要求の認識としては、例えばケーブル 700が引き抜かれることによる出力装置 800との接続解除の認識や、再生装置 200の電源オフの設定入力の認識などが例示できる。このステップ S108において、遮断要求を認識したと判断した場合、 DDC通信処理を終了する。一方、ステップ S108において、 CPU250は、機器認証処理手段 252で遮断要求を認識して、な、と判断した場合、ステップ S10 4の処理を実施する。

[0066] また、ステップ S105において、通信設定変更手段 253は、 DDC通信が失敗したと判断した場合、失敗フラグ F力 S「l」に設定されている力否力、すなわち DDC通信が連続失敗したか否かを判断する（ステップ S109)。このステップ S109において、 DD C通信が連続失敗して、な、、すなわち失敗フラグ Fの設定が「0」であり 1回目の失敗であると判断した場合、失敗フラグ Fを「1」に設定する (ステップ S110)。そして、通信設定変更手段 253は、この 1回失敗した通信設定を設定記憶領域に記憶させ (ステツプ S 111)、ステップ S 108の処理を実施する。

[0067] 一方、ステップ S109において、通信設定変更手段 253は、 DDC通信が連続失敗したと判断した場合、この連続失敗した DDC通信が設定（2N)の DDC通信か否かを判断する（ステップ S112)。すなわち、 DDC通信設定テーブル 20の全ての DDC 通信設定情報 21に基づく DDC通信が連続失敗した力否か判断する。このステップ S112において、連続失敗した DDC通信が設定（2N)の DDC通信であると判断した場合、ステップ S 102の処理を実施する。一方、ステップ S112において、通信設定変更手段 253は、連続失敗した DDC通信が設定（2N)の DDC通信ではないと判断した場合、通信設定を変更する (ステップ S 113)。例えば、連続失敗した通信設定が設定 1の場合に通信設定を設定 2に変更し、連続失敗した通信設定が設定 8の場合に設定 9に変更する。この後、通信設定変更手段 253は、失敗フラグ Fを「0」に設定する (ステップ S114)。そして、通信設定変更手段 253は、変更した通信設定を設定記憶領域に記憶させ (ステップ S 115)、ステップ S 108の処理を実施する。

[0068] ここで、電気的な作用につ!/、て説明する。再生装置 200の HDMI波形調整手段 2 11がオンされた状態にぉ、て、プルアップ抵抗 211 Aおよび DDC専用接続点の接続点での電流値 il、電位 Vinlは、それぞれ以下の数 1、数 2に示す式で求められる。ただし以下の計算式は、本発明の趣旨を分力り易く説明するため簡略ィ匕してあり、実際の回路での厳密な接続点での電流 ilの値や電位 Vinlとは若干異なる値となっている。

[0069] (数 1)

il = (V211 - Vout) / (R211A+ R700 + R860)

Vout：出力装置 800から出力される信号波形の電位 (中間電位が起こる場合の出力は 0V)

V211 : HDMI波形調整手段 211が接続された基準電源 Vccの電圧値（5V) R211A:プルアップ抵抗 211 Aの抵抗値

R700：ケーブル 700の抵抗値

R860：抵抗部材 860の抵抗値

なお、簡易的に説明するため、この場合の抵抗 R822、 831は 0 Ωとしている。

[0070] (数 2)

Vinl = (R700+R860) X il

[0071] そして、例えば R700の値を 20 Ω、 R860の値を 300 Ω、再生装置側の R211Aを 1.

8k Qとして、 Voutが 0Vとなったとき、すなわち出力装置 800から出力される信号波形の電位がローレベルとなったときの電位 Vinlは、数 1および数 2より約 0. 75Vとなる。

[0072] また、再生装置 200の DVI波形調整手段 212がオンされた状態において、ブルアップ抵抗 212Aおよび DDC専用接続点の接続点での電流値 i2、電位 Vin2は、それぞれ以下の数 3、数 4に示す式で求められる。

[0073] (数 3)

i2= (V212- Vout) / (R212 A + R700 + R860)

V212 : DVI波形調整手段 212が接続された基準電源 Vccの電圧値 R212A:プルアップ抵抗 212 Aの抵抗値

[0074] (数 4)

Vin2= (R700+R860) X i2

[0075] そして、例えば R700の値を 20 Ω、 R860の値を 300 Ωとして、出力装置 800から出力される信号波形の電位がローレベルとなったときの電位 Vin2は、数 3および数 4より約 0. 32Vとなる。

[0076] このことにより、出力装置 800から出力される信号波形の電位がローレベルとなった場合、 DVI波形調整手段 212がオンされた状態に対応する電位 Vin2は、 HDMI波形調整手段 211がオンされた状態に対応する電位 Vinlよりも低くなる。

[0077] 〔再生システムの作用効果〕

上述したように、上記実施の形態では、再生装置 200の CPU250は、通信設定変更手段 253にて、 DDC通信の通信設定をメモリ 240の設定記憶領域に適宜記憶させる。そして、 CPU250は、プルアップ接続制御手段 251にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段 210に DDC通信時における SD Aの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段 251 は、各波形調整手段 211, 212のうちのいずれか一方をオンにする。そして、 DVI波形調整手段 212がオンされると、プルアップ抵抗 212Aよりも抵抗値が小さいブルアップ抵抗 211 Aを備えた HDMI波形調整手段 211がオンされた場合と比べて、 SDA の信号波形に対応するローレベルの中間電位 (以下、信号波形の中間電位と略す）が下がる。さらに、プルアップ抵抗 211 Aもしくはプルアップ抵抗 212Aの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、 CPU250は、機器認証処理手段 252にて、 DDC通信を実施して、この DDC通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段 253へ出力する。そして、通信設定変更手段 253は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定による DDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段 251は、この変更された通信設定に基づいて、波形電位調整手段 210に DDC通信時における SDAの信号波形を調整させる制御をする。

[0078] このため、再生装置 200は、プルアップ接続制御手段 251にて、波形電位調整手段 210でァクノリッジなどの SDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置 200は、例えば DVI規格に対応する出力装置 800との DDC通信を失敗した原因が、信号波形の中間電位により SDAを正しく認識できなヽことにある場合、プルアップ接続制御手段 251の制御で SDAの信号波形を調整することにより SDAを正しく認識できる。ここで、中間電位が発生する原因としては、 CPU250および DVIZHDMIレシーバ 840間に直列に接続された抵抗 822, 831や抵抗部材 860の抵抗値が大きいこと、オンの状態にされた各波形調整手段 211, 212のプルアップ抵抗 211 A, 212Aや各プルアップ抵抗 8 23, 824の抵抗値が小さいこと、ケーブル 700の長さに比例するケーブル 700の抵抗値が大きいことなどが例示できる。また、再生装置 200は、波形電位調整手段 210 で SDAの信号波形のタイミングを変化させることができる。したがって、再生装置 20 0は、 DDC通信を失敗した原因力通信タイミングが I²C規格力も外れ SDAを正しく認識できなヽことにある場合、プルアップ接続制御手段 251の制御で SDAの信号波形のタイミングを変化させることにより SDAを正しく認識できる。ここで、通信タイミング力 ²C規格力外れる原因としては、再生装置 200のプルアップ抵抗 211A, 212Aと出力装置 800のプルアップ抵抗 823, 824との抵抗値の不整合や、ケーブル 700の長さに対応するケーブル 700の抵抗値や容量成分などが例示できる。よって、再生装置 200は、 SDAの通信を良好にできる。

[0079] また、波形電位調整手段 210は、基準電源 Vccにそれぞれ接続されたプルアップ抵抗 211 A, 212Aを備えている。そして、プルアップ接続制御手段 251は、プルアツプ抵抗 211A, 212Aのうちのいずれか一方を基準電源 Vccに接続させて信号波形を調整させる。このため、再生装置 200は、プルアップ抵抗 211A, 212Aのうちのいずれか一方を基準電源 Vccに接続させるだけの簡単な構成で、信号波形を調整でき SDAを正しく認識できる。したがって、再生装置 200は、簡単な構成で SDAの通信を良好にできる。

[0080] さらに、波形電位調整手段 210は、プルアップ抵抗 211A, 212Aを基準電源 Vcc にそれぞれ接続する接続状態切換手段 21 IB, 212Bを備えている。そして、ブルアップ接続制御手段 251は、接続状態切換手段 211B, 212Bを制御してプルアップ抵抗 211A, 212Aのうちのいずれか一方を基準電源 Vccに接続させて信号波形を調整させる。このため、再生装置 200は、接続状態切換手段 211B, 212Bを制御するだけの簡単な構成で、プルアップ抵抗 211A, 212Aを基準電源 Vccに接続させることができる。したがって、再生装置 200は、より簡単な構成で SDAの通信を良好にできる。

[0081] また、波形電位調整手段 210は、プルアップ抵抗 211A, 212Aのそれぞれに対応する接続状態切換手段 21 IB, 212Bを備えている。そして、プルアップ接続制御手段 251は、接続状態切換手段 211B, 212Bに制御信号を出力するか否かにより、接続状態切換手段 21 IB, 212Bを制御する。このため、例えばプルアップ抵抗 211A , 212Aのうちのいずれか 1つを選択的に基準電源 Vccに接続する 1つの接続状態切換手段を設け、この接続状態切換手段にいずれ力 1つを選択する旨の制御信号を出力する構成と比べて、制御信号の構成を簡略にできる。したがって、再生装置 2 00は、さらに簡単な構成で SDAの通信を良好にできる。

[0082] そして、通信設定変更手段 253は、最初の通信設定を HDMIポートから制御信号を出力する状態、すなわち HDMI規格に準拠するプルアップ抵抗 211Aを備えた H DMI波形調整手段 211をオンする状態に設定する。このため、再生装置 200は、この再生装置 200と同様に HDMI規格に対応する外部装置が接続された際の信号波形の調整回数を最小限に抑えることができる。したがって、再生装置 200は、 SDAの通信をより良好にできる。

[0083] さらに、通信設定変更手段 253は、メモリ 240の設定テーブル記憶領域に記憶された DDC通信設定情報 21を設定記憶領域に記憶させる。そして、プルアップ接続制御手段 251は、設定記憶領域の DDC通信設定情報 21の制御信号出力情報 21C に基づいて、各波形調整手段 211, 212のうちのいずれか一方をオンにする。このため、プルアップ接続制御手段 251は、設定記憶領域の制御信号出力情報 21Cを取得するだけの簡単な構成で、信号波形を調整させることができる。したがって、再生装置 200は、 SDAの通信をさらに良好にできる。

[0084] また、再生装置 200の CPU250は、機器認証処理手段 252にて、設定記憶領域に記憶された通信設定に基づ、た SCL速度で DDC通信処理を実施する。そして、 SCL速度が変更されると、 SDAの信号波形の立ち上がり具合や立ち下がり具合も変更される。さらに、信号波形の立ち上がり具合や立ち下がり具合が変更されると、 SC Lおよび SDAの通信タイミングも変更される。この後、通信設定変更手段 253は、機器認証処理手段 252からの通信失敗信号に基づ、て、設定記憶領域に記憶された通信設定による DDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、機器認証処理手段 252は、この変更された通信設定に基づいた SCL速度で DDC通信処理を実施する。

[0085] このため、再生装置 200は、機器認証処理手段 252にて SCL速度を変更することにより、 SCLおよび SDAの通信タイミングを変更できる、したがって、再生装置 200 は、 DDC通信を失敗した原因が SCLや SDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段 252で SCL速度を変更することにより SDAを正しく認識できる。よって、再生装置 200は、 SDAの通信を良好にできる。

[0086] そして、通信設定変更手段 253は、最初の通信設定を HDMI規格で推奨される S CL速度に設定する。このため、再生装置 200は、この再生装置 200と同様に HDMI 規格に対応する外部装置が接続された際の SCL速度の変更回数を最小限に抑えることができる。したがって、再生装置 200は、 SDAの通信をさらに良好にできる。

[0087] また、機器認証処理手段 252は、設定記憶領域の DDC通信設定情報 21の SCL 速度情報 21Bに基づく SCL速度で DDC通信を実施する。このため、機器認証処理手段 252は、設定記憶領域の SCL速度情報 21Bを取得するだけの簡単な構成で、 SCL速度を変更できる。したがって、再生装置 200は、 SDAの通信をさらに良好にできる。

[0088] さらに、通信設定変更手段 253は、設定記憶領域に記憶された通信設定による D DC通信が 2回連続失敗したことを認識すると、この通信設定による DDC通信が不可能であると判断する。このため、通信設定変更手段 253は、例えば出力装置 800との接続確定直後におけるエラーなどにより DDC通信が偶然失敗した場合、この偶然失敗した通信設定による DDC通信を機器認証処理手段 252に再度実施させることができる。したがって、再生装置 200は、 1回の失敗で DDC通信が不可能と判断する構成と比べて、通信設定を変更する回数を減らすことができる。

[0089] また、通信設定変更手段 253は、機器認証処理手段 252からの通信成功信号や通信失敗信号に基づいて、メモリ 240に記憶された失敗フラグ Fを設定する。そして、この失敗フラグ Fの設定に基づ、て、 DDC通信が 2回連続失敗したことを認識する。このため、通信設定変更手段 253は、例えば失敗回数を計数するカウンタと比べて構成が簡単な失敗フラグ Fに基づヽて、 DDC通信が 2回連続失敗したか否かを判断できる。したがって、再生装置 200は、さらに簡単な構成で SDAの通信を良好にできる。

[0090] そして、 CPU250は、 DDC通信が不可能であると判断した場合、プルアップ接続制御手段 251で信号波形を調整させる制御をするとともに、機器認証処理手段 252 で SCL速度を変更する制御をする。このため、 CPU250は、 DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、 SDAを正しく認識できる。したがって、再生装置 200は、 SDAの通信をさらに良好にできる。

[0091] さらに、通信設定変更手段 253は、 DDC通信が不可能であると判断した場合、信号波形を調整させる制御および SCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する。このため、通信設定変更手段 253は、信号波形を調整させる制御および SCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成と比べて、通信設定をより多くのノターンに変更できる。したがって、再生装置 200は、より多くのパターンの DDC通信の失敗原因に対応できる。

[0092] また、 DDC専用接続点と、内部専用接続点と、をそれぞれ独立させて設けて!/、る。

このため、再生装置 200に、従来の再生装置 900のように DDC通信が可能な状態に設定するゲートスィッチ手段 920や、内部通信時や DDC通信時の電流を調整する電流調整手段 940を設ける必要がない。したがって、再生装置 200の構成を簡略にできる。また、 DDC専用接続点に電流調整手段 940のプルアップ抵抗 941に流す分の電流を流す必要がな、ので、信号波形に対応する電位の上昇抑制や信号波形の立ち上がりや立ち下がりの鈍りを軽減できる。さらに、内部通信の際に内部専用接続点を利用するので、この内部通信の通信内容を外部力観測できなくすることができる。また、 DDC専用接続点の CPU250の入カスレッシュホルドの設定により、中間電位の問題点も解消される。 [0093] そして、通信電源電圧値、バス静電容量、接続デバイス数によるトータルの入力電流やリーク電流、通信速度に対応する信号波形の立ち上がり時間や立ち下がり時間、プルアップ抵抗値、 IC (Integrated Circuit)入力シリーズ抵抗値などの各種状態の関係が適切でない場合、信号波形のタイミングや中間電位が規格値力外れてしまい適切に通信ができないおそれがある I²C通信を実施する再生装置 200に、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を適用している。ここで、バス静電容量としては、 HDMIトランスミッタ 230や CPU250あるいは DVI/HD Mlレシーバ 840などの図示しない端子、各装置 200, 800の図示しない基板パターン容量、ケーブル 700の長さに対応する容量などが例示できる。また、 IC入力シリーズ抵抗値としては、抵抗 822, 831や抵抗部材 860の抵抗値が例示できる。

[0094] このため、再生装置 200は、各波形調整手段 211, 212のうちのいずれか一方をォンの状態にしたり、 SCL速度を変更することにより、上述した各種状態を適切な関係にでき、 SDAなどの信号波形のタイミングや中間電位を I²C通信の規格値に収めることができる。すなわち、例えば HDMI規格に準拠しない長さのケーブル 700が接続されたとしても、信号波形のタイミングや中間電位を I²C通信の規格値に収めることができる。したがって、再生装置 200は、 I²C通信を良好にできる。

[0095] 〔実施形態の変形〕

なお、本発明は、上述した各実施の形態に限定されるものではなぐ本発明の目的を達成できる範囲で以下に示される変形をも含むものである。

[0096] すなわち、例えば上記実施の形態の再生装置 200において、図 5に示すように DD C通信時の消費電流を削減する構成を設けてもよい。すなわち、図 5に示す再生装置 300は、コネクタ 910と、ゲートスィッチ手段 920と、波形電位調整手段 210と、電流調整手段 310と、コンテンツデータ処理部 220と、 HDMIトランスミッタ 230と、メモリ 240と、 CPU320と、などを備えてヽる。

[0097] 波形電位調整手段 210は、 HDMI波形調整手段 211と、 DVI波形調整手段 212と、を備えている。 HDMI波形調整手段 211のプルアップ抵抗 211Aおよび接続状態切換手段 211Bの直列回路は、 DDC入出力部 911およびゲートスィッチ手段 920の接続点（以下、 DDC接続点と称す）と 5Vの基準電源 Vccとの間に接続されている。 D VI波形調整手段 212のプルアップ抵抗 212Aおよび接続状態切換手段 212Bの直列回路は、 DDC入出力部 911およびゲートスィッチ手段 920の接続点と 5Vの基準電源 Vccとの間に、プルアップ抵抗 211 Aおよび接続状態切換手段 211Bの直列回路と並列に接続されている。

[0098] 電流調整手段 310は、第 1の調整手段 311と、第 2の調整手段 312と、を備えている。

[0099] 第 1の調整手段 311は、例えば 22k Ωのプルアップ抵抗 311Aを備えている。ここで、プルアップ抵抗 311 Aの抵抗値は、従来の電流調整手段 940のプルアップ抵抗 941よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗 941より大き!/、抵抗値であれば!/、ずれの値であってもよ、。このプルアップ抵抗 31 1Aは、ゲートスィッチ手段 920および CPU320の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に接続されて!、る。

[0100] 第 2の調整手段 312は、例えば 2. 2k Ωのプルアップ抵抗 312Aと、 PNPトランジスタ 312Bと、所定の抵抗値の抵抗 312Cと、所定の抵抗値の抵抗 312Dと、を備えている。プルアップ抵抗 312Aおよび PNPトランジスタ 312Bのコレクタ、ェミッタの直列回路は、ゲートスィッチ手段 920および CPU320の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に、プルアップ抵抗 311 Aと並列に接続されている。ここで、プルアップ抵抗 312Aの抵抗値は、プルアップ抵抗 311 Aとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、プルアツプ抵抗 312Aの抵抗値は、合成抵抗値が従来のプルアップ抵抗 941と同じ 2k Ωとなるように設定されている。また、 PNPトランジスタ 312Bのベースは、抵抗 312Cを介して CPU320のスィッチポートに接続されている。さらに、 PNPトランジスタ 312Bのエミッタおよびベースの間には、抵抗 312Dが接続されている。 PNPトランジスタ 312Bは、ベースに制御信号が入力されると、ェミッタおよびコレクタ間に電流を流さずにプルアップ抵抗 312Aを基準電源 Vcに接続しない。また、ベースに制御信号が入力されないと、ェミッタおよびコレクタ間に電流を流してプルアップ抵抗 312Aを基準電源 V cに接続する。なお、以下において、プルアップ抵抗 312Aが基準電源 Vcに接続された状態を第 2の調整手段 312がオンされた状態と、接続されていない状態を第 2の調整手段 312がオフされた状態と、適宜称して説明する。また、 PNPトランジスタ 312B 、抵抗 312C, 312Dで構成される回路をデジタルトランジスタ (以下、デジトラと称す ) 312Eと適宜称して説明する。

[0101] CPU320は、通信対象切換手段 321と、プルアップ接続制御手段 251と、機器認証処理手段 252と、通信設定変更手段 253と、出力制御手段 254と、などを備えている。通信対象切換手段 321は、ゲートスィッチ手段 920や第 2の調整手段 312を制御する。具体的には、通信対象切換手段 321は、機器認証処理手段 252にて DDC 通信が実施される旨を認識すると、制御信号をゲートスィッチ手段 920およびデジトラ 312Eへ出力する。また、機器認証処理手段 252などにて内部通信が実施される旨を認識すると、制御信号をゲートスィッチ手段 920およびデジトラ 312Eへ出力しない。

[0102] そして、再生装置 300の CPU320は、 DDC通信処理を実施する際、図 4に示すステツプ S101において出力装置 800との接続を認識すると、通信対象切換手段 321 にて、ゲートスィッチ手段 920を制御して DDC通信が可能な状態に設定する。すなわち、通信対象切換手段 321は、制御信号をゲートスィッチ手段 920およびデジトラ 312Eへ出力する。そして、再生装置 300は、ゲートスィッチ手段 920に制御信号が入力されると、 CPU320および DDC入出力部 911が接続され、 DDC通信が可能な状態となる。また、第 2の調整手段 312は、 PNPトランジスタ 312Bのベースに制御信号が入力されるので、オフされた状態となる。この後、 CPU320は、図 4に示すステツプ S 102な!、しステップ S 115の処理を実施する。

[0103] このような図 5に示すような構成にしても、再生装置 300の CPU320は、 DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、 SDAを正しく認識できる。したがって、再生装置 300は、 SDAの通信を良好にできる。また、第 2の調整手段 312は、 DDC通信時にオフされ、内部通信時にオンされる。そして、プルアップ抵抗 311 A, 312Aの合成抵抗値は、オンされる内部通信時に内部通信の実施状態を良好にする 2k Qとなり、第 2の調整手段 312がォフされる DDC通信時に 22k Ωとなる。このため、内部通信を良好にできる。また、 DD C通信時に流れる電流を内部通信時と比べて減らすことができ、信号波形に対応する電位を下げることができる。したがって、信号波形の中間電位を下げることができ、

SDAの通信をより良好にできる。

[0104] また、例えば図 6に示すような構成としてもよい。この図 6に示す再生装置 400は、コネクタ 910と、ゲートスィッチ手段 920と、信号波形調整手段としての波形電位調整手段 410と、電流調整手段 940と、コンテンツデータ処理部 220と、 HDMIトランスミッタ 230と、メモリ 420と、 CPU430と、などを備えてヽる。

[0105] 波形電位調整手段 410は、第 1の波形調整手段 411と、第 2の波形調整手段 412 と、を備えている。

[0106] 第 1の波形調整手段 411は、例えば 2. 2k Ωの第 1のプルアップ抵抗 411 Aを備えている。ここで、第 1のプルアップ抵抗 411 Aの抵抗値は、従来の波形電位調整手段 930のプルアップ抵抗 931より大き!/、抵抗値であれば!/、ずれの値であってもよ、。このプルアップ抵抗 411Aは、 DDC入出力部 911およびゲートスィッチ手段 920の接続点と 5Vの基準電源 Vccとの間に接続されている。

[0107] 第 2の波形調整手段 412は、例えば 10k Ωの第 2のプルアップ抵抗 412Aと、信号波形調整制御手段としても機能する接続状態切換手段 412Bと、を備えている。第 2 のプルアップ抵抗 412Aおよび接続状態切換手段 412Bの直列回路は、 DDC入出力部 911およびゲートスィッチ手段 920の接続点と 5Vの基準電源 Vccとの間に、第 1 のプルアップ抵抗 411 Aと並列に接続されている。ここで、第 2のプルアップ抵抗 412 Aの抵抗値は、第 1のプルアップ抵抗 411Aとの合成抵抗値が HDMI規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第 2のプルアップ抵抗 41 2Aの抵抗値は、合成抵抗値が再生装置 200のプルアップ抵抗 211Aと同じ 1. 8k Ω となるように設定されている。また、接続状態切換手段 412Bは、 DDC入出力部 911 およびゲートスィッチ手段 920の間の第 2のプルアップ抵抗 412Aが接続されている接続点とは異なる接続点 Qに接続されている。さらに、接続状態切換手段 412Bは、接地されている。そして、接続状態切換手段 412Bは、接続点 Qの電位が 1. 5V〜3 . 5Vの間の例えば 1. 5Vとなった場合に、第 2のプルアップ抵抗 412Aを基準電源 V ccに接続する。なお、ここでは、接続点 Qの電位が 1. 5V〜3. 5Vの間の電位となつた場合に第 2のプルアップ抵抗 412Aを基準電源 Vccに接続する構成につ、て例示するが、このような構成に限られない。すなわち、第 2のプルアップ抵抗 412Aを基準電源 Vccに接続する際の接続点 Qの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、 CPU430の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段 412Bにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。

[0108] ここで、プルアップ抵抗 411 Aの抵抗値をより大き!/、値に、プルアップ抵抗 412Aの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が 1. 8k Qとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点 Qの電位が信号波形のローレベルに対応する 1. 5V未満のときに第 2のプルアップ抵抗 412Aを基準電源 Vccに接続して合成抵抗値を HDMI規格に準拠する 1. 8kQ〖こすると、中間電位を下げることができない。また、 3. 5V以上のときに第 2のプルアップ抵抗 412Aを基準電源 Vccに接続せずに合成抵抗値を HDMI規格に準拠しない 2. 2k Ωにすると、 1. 8k Ωの場合と比べてハイレベルの合成抵抗値が HDMIの規格値 1. 5〜2. OkQ 力逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えばプルアップ抵抗 412Aに流れる電流値が 1. 8k Ωのときとは異なる状態となり、所定の閾値に到達する時刻が遅れ DDC通信に影響を及ぼすことがある。これらのこと〖こより、接続点 Qの電位が 1. 5V〜3. 5Vの間の所定の電位になった場合に、第 2のブルアップ抵抗 412Aを基準電源 Vccに接続する構成としている。なお、以下において、第 2のプルアップ抵抗 412Aが基準電源 Vccに接続された状態を第 2の波形調整手段 412がオンされた状態と、接続されていない状態を第 2の波形調整手段 412がオフされた状態と、適宜称して説明する。

[0109] メモリ 420の設定テーブル記憶領域は、通信設定名称情報 21Aと、 SCL速度情報 21Bと、を備えた図示しなヽ DDC通信設定情報を有する DDC通信設定テーブルを記憶する。ここで、この DDC通信設定テーブルは、例えば上記実施の形態の設定（ 2K- 1) (Kは、 1〜Nの自然数)の DDC通信設定情報 21に対応する DDC通信設定情報のみを有している。 CPU430は、通信対象切換手段 431と、機器認証処理手段 252と、通信設定変更手段 253と、出力制御手段 254と、などを備えている。通信対象切換手段 431は、 DDC通信が実施される旨を認識すると制御信号をゲートスィツチ手段 920へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスィツチ手段 920へ出力しない。

[0110] そして、再生装置 400の CPU430は、 DDC通信処理を実施する際、図 4に示すステツプ S101において出力装置 800との接続を認識すると、通信対象切換手段 431 にて、ゲートスィッチ手段 920を制御して DDC通信が可能な状態に設定する。この後、 CPU430iま、ステップ S 102, S 103の処理を実施した後、ステップ S 104にお!/ヽて DDC通信を実施する。ここで、第 2の波形調整手段 412は、 DDC通信時の接続点 Qの電位が 1. 5V未満の場合にオフされ、 1. 5V以上の場合にオンされる。この後、 CPU430は、図 4に示すステップ S105ないしステップ S115の処理を実施する。

[0111] このような図 6に示すような構成にしても、再生装置 400の CPU430は、 DDC通信の失敗原因が SCLや SDAの通信タイミングの影響の場合、 SCL速度を変更することにより SDAを正しく認識できる。したがって、再生装置 400は、 SDAの通信を良好にできる。また、第 2の波形調整手段 412は、接続点 Qの電位が信号波形の立ち上力 Sりや立ち下がりに対応する 1. 5V未満の場合にオフされ、立ち上がりや立ち下がりに対応しない 1. 5V以上の場合にオンされる。そして、各プルアップ抵抗 411A, 41 2Aの合成抵抗値は、第 2の波形調整手段 412がオフされる信号波形の立ち上がりなどに対応するときに HDMI規格に準拠しない 2. 2k Qとなり、オンされる信号波形の立ち上がりなどに対応しないときに HDMI規格に準拠しかつオフされた場合よりも大きい 1. 8k Qとなる。このため、信号波形のローレベルに対応しない部分のブルアップ抵抗 412Aに流す電流値を変えずに、ローレベルに対応する部分のプルアップ抵抗 412Aに流す電流を減らすことができる。そして、このローレベルに対応する部分のプルアップ抵抗 412Aに流す電流を減らすことにより、信号波形の中間電位を下げることができる。したがって、再生装置 400は、 DDC通信の失敗原因が信号波形の中間電位の影響である場合にも、 SDAの通信を良好にできる。なお、ここでは、各プルアップ抵抗 411A, 412Aの合成抵抗値が、第 2の波形調整手段 412がオンされた際に HDMI規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各プルアップ抵抗 411A, 412Aの抵抗値を設定する構成としてもょヽ。

[0112] また、図 2に示す再生装置 200および図 5に示す再生装置 300において、波形電位調整手段 210の代わりに、例えば図 7に示すような信号波形調整手段としての波形電位調整手段 510を備える構成としてもよい。そして、波形電位調整手段 510は、可変抵抗で構成されたプルアップ抵抗 511を備えて、る。このプルアップ抵抗 511 は、 DDC専用接続点や DDC接続点と、 5Vの基準電源 Vccと、の間に接続されている。また、プルアップ抵抗 511は、例えばプルアップ接続制御手段 251の制御により抵抗値が連続的に可変する状態に設けられている。そして、 DDC通信が不可能であることを認識した際に、プルアップ抵抗 511の抵抗値を所定の値に設定する構成としてもよい。このような構成にすれば、信号波形を調整するプルアップ抵抗 511の抵抗値の設定パターンを、再生装置 200, 300と比べて多くできる。したがって、再生装置 200, 300と比べて、より多くのパターンの DDC通信の失敗原因に対応できる。また、 1つのプルアップ抵抗 511を設けるだけでよいので、再生装置 200, 300と比ベて配設するプルアップ抵抗の数を減らすことができる。

[0113] さらに、図 2に示す実施の形態および図 5に示す実施の形態における波形電位調整手段 210の代わりに、例えば図 8に示すような信号波形調整手段としての波形電位調整手段 520を備える構成としてもよい。この波形電位調整手段 520は、 1. 5k Q , 2. OkQ , 2. 5k Q , 3. Ok Q ,…のプルアップ抵抗 521A, 521B, 521C, 521D, …と、接続状態切換手段 522と、を備えている。プルアップ抵抗 521 Aおよび接続状態切換手段 522の直列回路は、 DDC専用接続点や DDC接続点と、 5Vの基準電源 Vccと、の間に接続されている。また、プルアップ抵抗 521B, 521C, 521D,…は、 5Vの基準電源 Vccおよび接続状態切換手段 522の間に、それぞれプルアップ抵抗 521 Aと並列に接続されている。接続状態切換手段 522は、例えばプルアップ接続制御手段 251の制御によりプルアップ抵抗 521A, 521B, 521C, 521D,…のうちのいずれか 1つと、 DDC専用接続点や DDC接続点と、を接続する。そして、 DDC通信が不可能であることを認識した際に、プルアップ抵抗 521A, 521B, 521C, 521 D,…のうちのいずれか 1つを選択的に DDC専用接続点や DDC接続点と接続させる構成としてもよい。このような構成にすれば、信号波形を調整する波形電位調整手段 520の抵抗値の設定パターンを、再生装置 200, 300と比べて多くできる。したがつて、再生装置 200, 300と比べて、より多くのパターンの DDC通信の失敗原因に対応できる。また、 1つの接続状態切換手段 522を設けるだけでよいので、再生装置 20 0, 300と比べて配設する接続状態切換手段の数を減らすことができる。

[0114] そして、図 2に示す実施の形態および図 5に示す実施の形態における波形電位調整手段 210の代わりに、例えば図 9に示すような信号波形調整手段としての波形電位調整手段 530を備える構成としてもよい。この波形電位調整手段 530は、プルアツプ抵抗 211Aと、プルアップ抵抗 212Aと、接続状態切換手段 531と、を備えている。プルアップ抵抗 211Aおよび接続状態切換手段 531の直列回路は、 DDC専用接続点や DDC接続点と、 5Vの基準電源 Vccと、の間に接続されている。また、プルアツプ抵抗 212Aは、 5Vの基準電源 Vccおよび接続状態切換手段 531の間に、ブルアップ抵抗 211 Aと並列に接続されている。接続状態切換手段 531は、例えばブルアップ接続制御手段 251の制御によりプルアップ抵抗 211A, 212Aのうちのいずれ力一方と、 DDC専用接続点や DDC接続点と、を接続する状態に設けられている。そして、 DDC通信が不可能であることを認識した際に、プルアップ抵抗 211A, 212Aのうちのいずれか一方を選択的に DDC専用接続点や DDC接続点と接続させる構成としてもよい。このような構成にすれば、 1つの接続状態切換手段 531を設けるだけでよいので、再生装置 200, 300と比べて配設する接続状態切換手段の数を減らすことがでさる。

[0115] さらに、図 7に示す実施の形態、図 8に示す実施の形態、および、図 9に示す実施の形態における波形電位調整手段 510, 520, 530を図 6に示す波形電位調整手段 410の代わりに設ける構成としてもよ!、。

[0116] また、 HDMI波形調整手段 211のプルアップ抵抗 211 Aの抵抗値を HDMI規格に準拠する値に、 DVI波形調整手段 212のプルアップ抵抗 212Aの抵抗値を HDMI 規格に準拠しない値に、それぞれ設定する構成について例示するが、これに限らず例えば以下のような構成などとしてもよい。すなわち、プルアップ抵抗 211 Aの抵抗値を HDMI規格に準拠する値として、プルアップ抵抗 212Aの値をプルアップ抵抗 2 11 Aとの合成抵抗値が HDMI規格に準拠しな、値となるような値に設定する構成してもよい。さらに、プルアップ抵抗 212Aの抵抗値を HDMI規格に準拠しない値として、プルアップ抵抗 211 Aの値をプルアップ抵抗 212Aとの合成抵抗値が HDMI規格に準拠する値となるような値に設定する構成としてもよい。これらのような構成にすれば、プルアップ抵抗 212Aまたはプルアップ抵抗 211 Aのみに制御信号を適宜出力するだけで、プルアップ抵抗 211A, 212Aの合成抵抗値を HDMI規格に準拠する値または準拠しない値に設定できる。したがって、上記実施の形態のように、 CPU 250と、接続状態切換手段 211Bまたは接続状態切換手段 212Bと、を接続する必要がなくなり、再生装置 200の回路構成を簡略にできる。なお中間電位に有効という観点では、プルアップ抵抗 212Aの抵抗値を、少なくともプルアップ抵抗 211 Aの抵抗値よりも大きい値とすればよい。また、 fc通信の通信タイミングという観点では、プルアップ抵抗 212Aの抵抗値は、プルアップ抵抗 211Aとは異なる、かなる値でもよい。

[0117] そして、例えば機器認証処理手段 252を本発明の通信対象特定情報取得手段として、例えば出力装置 800の EDIDを本発明の通信対象特定情報として、それぞれ機能させ、以下に示すような処理を実施する構成としてもよい。すなわち、通信設定変更手段 253にて、機器認証処理手段 252で取得した例えば EDIDに基づいて、出力装置 800が HDMI規格または DVI規格に対応していることを認識する。そして、この認識した規格に対応する各波形調整手段 211, 212をオンにする状態に、通信設定を設定する構成としてもよい。このような構成にすれば、出力装置 800が対応する規格に基づく状態に信号波形を調整でき、通信設定の変更回数を最小限に抑えることができる。したがって、 SDAの通信をさらに良好にできる。

[0118] また、本発明の信号波形調整手段として、信号波形の電位を調整する波形電位調整手段 210を設けた構成について例示したが、これに限らず信号波形を調整するいずれの構成を適用してもよい。さらに、本発明の波形電位調整手段として、プルアツプ抵抗 211A, 212Aや接続状態切換手段 211B, 212Bを設けた波形電位調整手段 210を設けた構成について例示したが、これに限らず信号波形の電位を調整する V、ずれの構成を適用してもょ、。

[0119] そして、通信設定変更手段 253にて、最初の通信設定を HDMI規格に準拠するプルアップ抵抗 211 Aを備えた HDMI波形調整手段 211をオンする状態や、 HDMI規格で推奨される SCL速度に設定する構成につ、て例示したが、これに限らず最初の通信設定を他の状態に設定する構成としてもよい。このような構成にしても、 DDC通信の失敗原因が信号波形の中間電位の影響や通信タイミングの影響であっても、 S DAを正しく認識でき SDAの通信を良好にできる。

[0120] また、波形電位調整手段 210, 410や電流調整手段 310における回路制御を、 S DAおよび SCLのいずれか一方の送受信時のみに実施する構成としてもよい。特に、 SDAの送受信時のみに実施する構成としてもよい。ここで、通信速度の調整に関しては、 SDAおよび SCLの両方を実施する構成が望ま、。

[0121] さらに、プルアップ接続制御手段 251や機器認証処理手段 252にて、 DDC通信設定テーブル 20の DDC通信設定情報 21に基づ、て各種制御を実施する構成について例示した力これに限らず例えば以下のような構成などとしてもよい。すなわち、例えば通信設定変更手段 253にて、制御信号を出力するポートや SCL速度を所定の条件に基づいて設定する。ここで、制御信号を出力するポートを設定する条件としては、例えば DDC通信が不可能であると判断する毎にポートを変更することや、不可能であると判断された回数が所定回数となった場合にポートを変更することが例示できるがこれらに限られない。また、 SCL速度を設定する条件としては、例えば DDC 通信が不可能であると判断する毎に SCL速度を所定速度だけ上げたり下げたりすることや、不可能であると判断された回数が所定回数となった場合に SCL速度を変更することが例示できるがこれらに限られない。そして、プルアップ接続制御手段 251 や機器認証処理手段 252にて、この設定された各種事項に基づいて各種制御を実施する構成などとしてもよい。このような構成にすれば、メモリ 240に DDC通信設定テーブル 20を記憶させる必要がなくなる。したがって、メモリ 240に記憶させる情報量を減らすことができる。

[0122] また、通信設定変更手段 253にて、設定記憶領域に記憶された通信設定による D DC通信が 2回連続失敗したことを認識した際に、この通信設定による DDC通信が不可能であると判断する構成について例示したが、これに限らず 1回失敗したことを認識した際に不可能であると判断する構成としてもよい。このような構成の場合、 CP U250は、ステップ S 105において DDC通信が成功したと判断した場合、ステップ S1 07の処理を実施する。一方、ステップ S 105において DDC通信が失敗したと判断した場合、ステップ S112と同様の処理をしてこの失敗した DDC通信が設定（2N)の D DC通信力否かを判断する。さらに、ステップ S 113の処理を実施した後にステップ S 115の処理を実施する。このため、ステップ S 106、ステップ S 109ないしステップ S 11 1、ステップ S 114の処理を省略できる。したがって、 DDC通信処理時の処理負荷を低減できる。また、設定記憶領域に記憶された通信設定による DDC通信が 3回以上失敗したことを認識した際に、この DDC通信が不可能であると判断する構成としてもよい。

[0123] さらに、例えば信号波形に対応する電位や電流を認識する信号電気特性認識手段を設ける。そして、通信設定変更手段 253にて、信号電気特性認識手段で認識した電位や電流に基づ!/、て DDC通信が可能カゝ否かを判断する構成としてもょヽ。このような構成にすれば、信号電気特性認識手段で認識した信号波形の電位や電流に基づいて、中間電位や通信タイミングなどを認識できる。したがって、通信設定変更手段 253は、 DDC通信の失敗原因を特定できる。また、特定した失敗原因に基づいて通信設定を設定する構成とすれば、通信設定の変更回数を最小限に抑えることができる。

[0124] そして、通信設定変更手段 253にて、プルアップ接続制御手段 251で信号波形を調整させる制御をするとともに、機器認証処理手段 252で SCL速度を変更する制御をする構成にっ、て例示した力 V、ずれか一方のみの制御を実施させる構成としてもよい。例えば、図 2に示す CPU250の通信設定変更手段 253にて SCL速度を変更する制御のみを実施させる構成とすれば、プルアップ接続制御手段 251を設ける必要がなくなる。さらに、各波形調整手段 211, 212のうちの少なくともいずれか一方を設ける必要がなくなる。また、信号波形を調整させる制御のみを実施させる構成とすれば、機器認証処理手段 252の SCL速度を変更する機能を設ける必要がなくなる。したがって、再生装置 200の構成を簡略にできる。

[0125] また、通信設定変更手段 253にて、 DDC通信が不可能であると判断した場合、信号波形を調整させる制御および SCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、 DDC通信が不可能であると判断した場合に、信号波形を調整させる制御および SCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成としてもよい。このような構成にすれば、通信設定の変更パターンを上記実施の形態の構成と比べて減らすことができ、 DDC通信設定テーブル 20に格納する DDC通信設定情報 21の数を減らすことができる。したがって、メモリ 240に記憶させる情報量を減らすことができる。

[0126] そして、所定の出力装置 800に対する DDC通信処理を実施した際に、 DDC通信が成功した通信設定を出力装置 800の EDIDとともに例えばメモリ 240に記憶させる。さらに、新たな出力装置 800が再生装置 200に接続されたことを認識した際に、この出力装置 800の EDIDに対応する通信設定をメモリ 240から検索する。そして、検索できた際にこの検索した通信設定で DDC通信を実施して、検索できなかった際に図 4に示すような DDC通信処理を実施する構成としてもょ、。このような構成にすれば、出力装置 800の 2回目以降の接続時に図 4に示すような DDC通信処理を実施することなぐ DDC通信を一度で成功させることができる。したがって、再生装置 200 は、 DDC通信をより良好にできる。なお、複数の出力装置 800に対応する通信設定をメモリ 240に記憶させる構成とすれば、再生装置 200は、複数の出力装置 800に対して DDC通信をより良好にできる。

[0127] また、出力装置 800に設けられた送受調整手段 820のプルアップ抵抗 824の抵抗値を調整する構成として、電流調整手段 310と同様の構成を適用してもよい。具体的には、例えば制御部 850にて電流調整手段 310と同様の構成を制御して、再生装置 300と EEPROM830との通信時におけるプルアップ抵抗 824の抵抗値を、再生装置 300と DVIZHDMIレシーバ 840との通信時よりも大きくなる状態に調整する構成としてもよい。このような構成にすれば、 EEPROM830との通信時におけるプルアツプ抵抗 824に流れる電流を、 DVIZHDMIレシーノ 840との通信時よりも減らすことができる。したがって、 EEPROM830との通信時のァクノリッジの中間電位を下げることができる。また、 EDID通信時の信号波形のタイミングを変化させることができる。よって、 DDC通信をより良好にできる。 [0128] そして、出力装置 800に設けられた送受調整手段 820のプルアップ抵抗 823の抵抗値を調整する構成として、波形電位整手段 410と同様の構成を適用してもよい。このような構成にすれば、例えば DVIZHDMIレシーバ 840との通信時と EEPROM8 30との通信時にぉ、て、信号波形のローレベルに対応する部分のプルアップ抵抗 8 23に流す電流を減らすことができる。したがって、 DDC通信をさらに良好にできる。また、波形電位調整手段 210の回路も、出力装置 800に同様に適用できる。例えば DVIZHDMIレシーバー 840 (HDCP)との通信時は、抵抗 211Aを使用し、 EE PROM830 (EDID)との通信時は抵抗 212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗 211Aと 212Aは、互いに異なる値であればいずれの値でもよい。なお、 HDCP、 EDID通信のそれぞれのレジスタ値は決まって、ることから、 DVI/HDMIレシーバー 840と EEPROM8 30の、ずれと通信するかに関するレジスタ値が再生装置 200から送られてきたら、それに応じて出力装置 800側の制御部 850にて上述の抵抗 211Aと 212Aのいずれかを選択するように制御する。

[0129] 本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置 200, 30 0, 400に適用した構成について例示した力これに限らずデータの通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、 DVD、 HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、 D—VHS (Data Video Home System )方式に対応する記録装置や記録再生装置、 AV (Audio Visual)アンプ、 DV (Digital Video)方式や DVDレコーダ方式などのデジタル式の VTR (Videotape Recorder)一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーシヨン装置、ストレージサーバに適用してもよい。また、 I²C通信以外の各種通信を実施する構成に適用してもよい。

[0130] そして、上述した各機能をプログラムとして構築した力例えば回路基板などのハードウエアあるいは 1つの ICなどの素子にて構成するなどしてもよぐいずれの形態としても利用できる。なお、プログラムや別途記録媒体から読み取らせる構成とすることにより、取扱が容易で、利用の拡大が容易に図れる。

[0131] その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。

[0132] 〔実施の形態の効果〕

上述したように、上記実施の形態では、再生装置 200の CPU250は、通信設定変更手段 253にて、 DDC通信の通信設定をメモリ 240の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段 251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段 210に DDC通信時における SDAの信号波形を調整させる制御をする。この後、通信設定変更手段 253は、機器認証処理手段 252 からの通信失敗信号に基づ、て、設定記憶領域に記憶された通信設定による DDC 通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段 251は、この変更された通信設定に基づいて、波形電位調整手段 210に DDC通信時における SDAの信号波形を調整させる制御をする。

[0133] このため、再生装置 200は、プルアップ接続制御手段 251にて、波形電位調整手段 210でァクノリッジなどの SDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置 200は、例えば DVI規格に対応する出力装置 800との DDC通信を失敗した原因が信号波形の中間電位により SDAを正しく認識できなヽことにある場合、プルアップ接続制御手段 251の制御で S DAの信号波形を調整することにより SDAを正しく認識できる。よって、再生装置 200 は、 SDAの通信を良好にできる。

[0134] また、再生装置 200の CPU250は、機器認証処理手段 252にて、設定記憶領域に記憶された通信設定に基づ、た SCL速度で DDC通信処理を実施する。この後、通信設定変更手段 253は、機器認証処理手段 252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定による DDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、機器認証処理手段 252は、この変更された通信設定に基づ!/ヽた SCL速度で DDC通信処理を実施する

[0135] このため、再生装置 200は、機器認証処理手段 252にて SCL速度を変更することにより、 SCLおよび SDAの通信タイミングを変更できる。したがって、再生装置 200 は、 DDC通信を失敗した原因が SCLや SDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段 252で SCL速度を変更することにより SDAを正しく認識できる。よって、再生装置 200は、 SDAの通信を良好にできる。

産業上の利用可能性

[0136] 本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に利用できる。

Claims

請求の範囲

[1] データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、

所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、

を具備したことを特徴とした通信状態制御装置。

[2] 請求項 1に記載の通信状態制御装置であって、

通信の対象となる通信対象装置を特定する通信対象特定情報を取得する通信対象特定情報取得手段を具備し、

前記信号波形調整制御手段は、前記信号波形調整手段に前記信号波形を前記通信対象特定情報で特定される前記通信対象装置に対応する状態に調整させる制御をする

ことを特徴とした通信状態制御装置。

[3] 請求項 1または請求項 2に記載の通信状態制御装置であって、

前記信号波形調整手段は、前記信号波形を調整する処理として前記信号波形に対応する電位を調整する処理を実施する波形電位調整手段である

ことを特徴とした通信状態制御装置。

[4] 請求項 3に記載の通信状態制御装置であって、

前記波形電位調整手段は、前記通信手段および前記通信対象装置の接続点と基準電源との間に接続可能なプルアップ抵抗を備え、

前記信号波形調整制御手段は、前記信号波形を調整させる制御として、所定の抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする

ことを特徴とした通信状態制御装置。

[5] 請求項 4に記載の通信状態制御装置であって、

前記波形電位調整手段は、前記接続点および前記基準電源の!/ヽずれか一方に並列に接続され互いに異なる抵抗値の複数の前記プルアップ抵抗と、前記複数のプルアップ抵抗に直列に接続され前記複数のプルアップ抵抗と前記接続点および前記基準電源の、ずれか他方との接続状態を切り換える接続状態切換手段と、を備え、前記信号波形調整制御手段は、前記接続状態切換手段に前記複数のプルアップ抵抗の少なくとも、ずれか 1つのプルアップ抵抗を前記、ずれか他方に接続させる制御をする

ことを特徴とした通信状態制御装置。

[6] 請求項 5に記載の通信状態制御装置であって、

前記波形電位調整手段は、前記複数のプルアップ抵抗にそれぞれ直列に接続された複数の前記接続状態切換手段を備え、

前記信号波形調整制御手段は、前記複数の接続状態切換手段の少なくとも、ずれカゝ 1つに前記プルアップ抵抗を前記いずれか他方に接続させる制御をすることを特徴とした通信状態制御装置。

[7] 請求項 4に記載の通信状態制御装置であって、

前記プルアップ抵抗は、前記接続点および前記基準電源の間に接続された可変抵抗であり、

前記信号波形調整制御手段は、前記所定の抵抗値のプルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御として、前記プルアップ抵抗の抵抗値を所定の抵抗値に変更する制御をする

ことを特徴とした通信状態制御装置。

[8] 請求項 4に記載の通信状態制御装置であって、

前記信号波形調整手段は、前記接続点および前記基準電源の間に接続され HD Ml規格に準拠しなヽ抵抗値の第 1の前記プルアップ抵抗と、前記接続点および前記基準電源のいずれか一方に前記第 1のプルアップ抵抗と並列に接続され前記第 1 のプルアップ抵抗との合成抵抗値が HDMI規格に準拠する抵抗値となる状態に抵抗値が設定された第 2の前記プルアップ抵抗と、この第 2のプルアップ抵抗と直列に接続され前記第 2のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、前記信号波形調整制御手段は、前記接続状態切換手段に前記接続点の前記信号波形に対応する電位に基づヽて前記第 2のプルアップ抵抗を前記ヽずれか他方に接続させる制御をする

ことを特徴とした通信状態制御装置。

請求項 4な、し請求項 8の、ずれかに記載の通信状態制御装置であって、前記信号波形調整制御手段は、最初の前記通信時に HDMI規格に準拠した抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする

ことを特徴とした通信状態制御装置。

請求項 1な!、し請求項 9の、ずれかに記載の通信状態制御装置であって、前記信号波形調整制御手段は、前記信号波形の調整に関する信号波形調整情報を取得して、この信号波形調整情報に基づ、て前記信号波形を調整させる制御をする

ことを特徴とした通信状態制御装置。

データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、

所定の通信状態での前記通信が可能か否かを判断する判断手段と、

前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、

を具備したことを特徴とした通信状態制御装置。

請求項 11に記載の通信状態制御装置であって、

前記通信速度制御手段は、最初の前記通信時に HDMI規格に準拠した通信速度で前記通信を実施させる制御をする

ことを特徴とした通信状態制御装置。

請求項 11または請求項 12に記載の通信状態制御装置であって、

前記通信速度制御手段は、前記通信速度の設定に関する通信速度設定情報を取得して、この通信速度設定情報に基づく前記通信速度で前記通信を実施させる制御をする

ことを特徴とした通信状態制御装置。

[14] 請求項 1ないし請求項 13のいずれかに記載の通信状態制御装置であって、

前記判断手段は、前記所定の通信状態での前記通信が複数回失敗したことを認識すると前記通信が不可能であると判断する

ことを特徴とした通信状態制御装置。

[15] 請求項 14に記載の通信状態制御装置であって、

前記所定の通信状態での通信が失敗したか否かを示す失敗フラグを記憶手段に記憶させる失敗フラグ記憶制御手段を具備し、

前記判断手段は、前記失敗フラグに基づ!ヽて前記複数回失敗したことを認識することを特徴とした通信状態制御装置。

[16] 請求項 1ないし請求項 15のいずれかに記載の通信状態制御装置であって、

前記通信手段および前記通信対象装置の接続点における前記信号波形に対応する電位および電流の少なくともいずれか一方を認識する信号電気特性認識手段を具備し、

前記判断手段は、前記電位および電流の少なくともいずれか一方に基づいて、前記通信が可能カゝ否かを判断する

ことを特徴とした通信状態制御装置。

[17] 請求項 1ないし請求項 10のいずれかに記載の通信状態制御装置と、

請求項 11な!、し請求項 13の、ずれかに記載の通信状態制御装置と、を具備したことを特徴とした通信制御装置。

[18] 請求項 17に記載の通信制御装置であって、

前記判断手段で前記通信が不可能であると判断された場合、前記信号波形調整制御手段および前記通信速度制御手段のいずれか一方による前記制御を実施させる制御状態切替手段を具備した

ことを特徴とした通信制御装置。

[19] 請求項 1ないし請求項 15のいずれかに記載の通信状態制御装置と、

データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、

を具備し、

前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させた

ことを特徴とした通信処理装置。

[20] 請求項 17または請求項 18に記載の通信制御装置と、

データを処理するデータ処理手段と、

このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、

を具備し、

ことを特徴とした通信処理装置。

[21] 演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、

前記演算手段は、

所定の通信状態での前記通信が可能力否かを判断し、

前記通信が不可能であると判断された場合に、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御、又は、不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御のうち少なくともいずれかを行うことを特徴とする通信状態制御方法。