JPWO2006043547A1 - 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 - Google Patents
通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 Download PDFInfo
- Publication number
- JPWO2006043547A1 JPWO2006043547A1 JP2006543000A JP2006543000A JPWO2006043547A1 JP WO2006043547 A1 JPWO2006043547 A1 JP WO2006043547A1 JP 2006543000 A JP2006543000 A JP 2006543000A JP 2006543000 A JP2006543000 A JP 2006543000A JP WO2006043547 A1 JPWO2006043547 A1 JP WO2006043547A1
- Authority
- JP
- Japan
- Prior art keywords
- communication
- pull
- unit
- resistor
- ddc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
- G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
再生装置200は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。プルアップ接続制御手段251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形に対応する電位を調整させる制御をする。通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形の電位を調整させる制御をする。
Description
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に関する。
従来、再生装置で再生するテレビ番組や映画などのコンテンツを出力装置で出力させる再生システムが知られている。そして、このような再生システムにおいて、著作権保護技術であるHDCP(High-Bandwidth Digital Content Protection)を利用して、CSS(Content Scramble System)やCPRM(Content Protection for Recordable Media)あるいはCPPM(Content Protection for Prerecorded Media)などにより出力が許可されたコンテンツを適宜出力させる例えば図1に示すような構成が知られている。そして、この図1に示す再生システム600は、ケーブル700と、出力装置800と、再生装置900と、などを備えている。
ケーブル700は、DVI(Digital Visual Interface)規格およびHDMI(High-Definition Multimedia Interface)規格に対応した機器の出力装置800と、HDMI規格に対応した機器の再生装置900と、をI2C(Inter-Integrated Circuit)通信により各種情報の送受信が可能な状態に接続する。そして、ケーブル700は、シリアルクロック(以下、SCLと称す)やシリアルデータ(以下、SDAと称す)の送受信に利用されるDDC(Display Data Channel)ライン710と、再生装置900で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ(以下、コンテンツデータと称す)などの送受信に利用されるTMDS(Transition Minimized Differential Signaling:商標登録)ライン720と、などを備えている。ここで、SDAとして送受信されるデータとしては、HDCPに基づく各装置800,900のAuthentication処理(以下、HDCP認証処理と称す)に利用されるKSV(Key Selection Vector)データ、このKSVデータに基づく所定の演算結果に関するHDCP演算データ、出力装置800の型式や各種設定値などに関するEDID(Extend Display Identification Data)、出力装置800からのアクノリッジなどが例示できる。
出力装置800は、上述したようにDVI規格およびHDMI規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置800は、再生装置900から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置800は、コネクタ810と、送受調整手段820は、EEPROM(Electrically Erasable Programmable Read Only Memory)830と、DVI/HDMIレシーバ840と、制御部850と、図示しない、音声出力部と、表示部と、などを備えている。
コネクタ810には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ810は、ケーブル700のDDCライン710が接続されるDDC入出力部811と、TMDSライン720が接続されるTMDS入出力部812と、などを備えている。
送受調整手段820は、SCLやSDAの送受信時における信号成分を適宜調整する。そして、送受調整手段820は、MOSFET(Oxide-Semiconductor Field-Effect Transistor)821と、例えば100Ωの抵抗822と、所定の抵抗値のプルアップ抵抗823と、例えば4.7kΩのプルアップ抵抗824と、を備えている。ここで、プルアップ抵抗823の抵抗値は、DVI規格に対応する2.2kΩやHDMI規格に対応する47kΩなどである。MOSFET821のドレイン、ソースおよび抵抗822の直列回路は、DDC入出力部811およびDVI/HDMIレシーバ840の間に接続されている。また、MOSFET821およびDDC入出力部811の接続点と5Vの基準電源Vccとの間には、プルアップ抵抗823が接続されている。さらに、MOSFET821および抵抗822の接続点と3.3Vの基準電源Vcとの間には、プルアップ抵抗824が接続されている。そして、基準電源Vcおよびプルアップ抵抗824の間には、MOSFET821のゲートが接続されている。
EEPROM830は、例えば100Ωの抵抗831を介してMOSFET821およびプルアップ抵抗823の接続点に接続されている。このEEPROM830は、EDIDを適宜読み出し可能に記憶している。
DVI/HDMIレシーバ840は、TMDS入出力部812と、制御部850と、音声出力部と、表示部と、などに接続されている。このDVI/HDMIレシーバ840は、制御部850の制御により、再生装置900から入力されるKSVデータに基づいてHDCP演算データを生成する。そして、HDCP演算データや出力装置800のKSVデータなどを再生装置900へ出力する。また、再生装置900から出力される暗号化されたコンテンツデータを適宜復号化して、コンテンツの音声を音声出力部から出力させたり、画像を表示部で表示させる。
制御部850は、DVI/HDMIレシーバ840の動作を適宜制御する。具体的には、制御部850は、出力装置800がケーブル700を介して再生装置900に接続されたことを検出すると、DVI/HDMIレシーバ840の動作を適宜制御して、KSVデータ、HDCP演算データなどを再生装置900へ出力させる。
再生装置900は、上述したようにHDMI規格に対応している。この再生装置900は、HDCP認証処理を適宜実施して、例えばこの再生装置900が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置900は、コネクタ910と、ゲートスイッチ手段920と、波形電位調整手段930と、電流調整手段940と、コンテンツデータ処理部950と、HDMIトランスミッタ960と、メモリ970と、CPU(Central Processing Unit)980と、などを備えている。
コネクタ910には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ910は、DDCライン710に接続されるDDC入出力部911と、TMDSライン720に接続されるTMDS入出力部912と、などを備えている。
ゲートスイッチ手段920は、DDC入出力部911およびCPU980の図示しない通信ポートに接続されている。また、ゲートスイッチ手段920は、CPU980の図示しないスイッチポートにも接続されている。このゲートスイッチ手段920は、CPU980のスイッチポートから制御信号が入力されると、CPU980およびDDC入出力部911を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、CPU980およびDDC入出力部911を接続しない。なお、以下において、CPU980および出力装置800間の各種データの通信をDDC通信と、CPU980およびコンテンツデータ処理部950やHDMIトランスミッタ960間の各種データの通信を内部通信と適宜称して説明する。
波形電位調整手段930は、DDC通信時のHDMI規格に対応する機器からのSCLやSDAの信号波形に対応する電位をCPU980で認識可能な状態に調整する。そして、波形電位調整手段930は、例えば1.8kΩのプルアップ抵抗931を備えている。ここで、プルアップ抵抗931の抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。このプルアップ抵抗931は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
電流調整手段940は、内部通信時やDDC通信時に流れる電流を調整する。そして、電流調整手段940は、例えば2kΩのプルアップ抵抗941を備えている。ここで、プルアップ抵抗941の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗941は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
コンテンツデータ処理部950は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、HDMIトランスミッタ960と、などに接続されている。このコンテンツデータ処理部950は、CPU980の制御により、コンテンツデータをEDIDに基づく出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ960へ送信する。そして、コンテンツデータ処理部950は、記憶手段951と、MPEG(Moving Picture Experts Group)映像/音声やDTS(Digital Theater Systems)音声等のデコーダ952と、I(Interlace)/P(Progressive)映像変換および画質調整部(以下、I/P変換画質調整部と称す)953と、ビデオコンバータ954と、画素スケーラ955と、などを備えている。記憶手段951は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ952は、コンテンツデータを音声データおよび画像データに分離して、音声データをHDMIトランスミッタ960へ、画像データをI/P変換画質調整部953へ、それぞれ送信する。I/P変換画質調整部953は、デコーダ952からの画像データのI/P変換処理や画質調整処理を適宜実施する。ビデオコンバータ954は、画像データをデジタルからアナログに適宜変換する。画素スケーラ955は、EDIDから取得した出力装置800の各種設定情報や、ユーザーが選択した設定などに基づいて画像データのスケーラ処理を適宜実施して、HDMIトランスミッタ960へ送信する。なお、記憶手段951としては、DVDDisc、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置900は、STB(Set-top Box; セットトップボックス)のような放送波コンテンツをそのまま扱うものでもよい。
HDMIトランスミッタ960は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ960は、出力装置800がケーブル700を介して接続されたことを認識すると、再生装置900のKSVデータをCPU980へ送信する。また、HDMIトランスミッタ960は、CPU980にて取得した出力装置800のKSVデータに基づいて、HDCP演算データを生成してCPU980へ送信する。さらに、HDMIトランスミッタ960は、コンテンツデータ処理部950で処理されたコンテンツデータを暗号化して出力装置800へ出力する。
メモリ970は、CPU980に接続され出力装置800のEDIDを適宜読み出し可能に記憶する。また、メモリ970は、再生装置900全体を動作制御するOS(Operating System)上に展開される各種プログラムなどを記憶している。
CPU980は、出力装置800やHDMIトランスミッタ960からのHDCP演算データ、あるいは出力装置800のEDIDを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、CPU980は、通信対象切換手段981と、機器認証処理手段982と、出力制御手段983と、などを備えている。
通信対象切換手段981は、機器認証処理手段982にてDDC通信が実施される旨を、例えばコネクタ910のDDC入出力部911にDDCライン710が接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段920へ出力する。また、機器認証処理手段982などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920へ出力しない。
機器認証処理手段982は、通信対象切換手段981によりDDC通信が可能な状態に設定されたことを認識すると、HDMI規格の推奨速度である例えば100kHzのSCLの速度(以下、SCL速度と称す)で出力装置800とのDDC通信を適宜実施する。また、機器認証処理手段982は、通信対象切換手段981によりDDC通信が可能な状態に設定されたことを認識すると、出力装置800の電源がオフの状態であっても出力装置800に5Vの電源を供給する。そして、EEPROM830からEDIDを取得して、このEDIDをメモリ970に適宜読み出し可能に記憶させる。また、機器認証処理手段982は、内部通信が可能な状態に設定されたことを認識すると、DDC通信時よりも速い例えば400kHzのSCL速度でコンテンツデータ処理部950やHDMIトランスミッタ960などとの内部通信を実施する。さらに、機器認証処理手段982は、各通信で取得した出力装置800およびHDMIトランスミッタ960のHDCP演算データに基づいて出力装置800および再生装置900を認証する。そして、出力装置800および再生装置900を認証できた場合にその旨の認証信号を出力制御手段983へ送信し、認証できない場合にその旨の不認証信号を出力制御手段983へ送信する。
出力制御手段983は、機器認証処理手段982から認証信号を取得すると、CSSやCPRMあるいはCPPMなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段982から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
しかしながら、上述した図1に示すようなDVI規格の出力装置800では、電気的仕様がHDMI規格とは異なる場合がある。例えば、プルアップ抵抗823の抵抗値がHDMI規格に準拠する47kΩでない場合やプルアップ抵抗824の抵抗値の大小によって、I2C規格による送受信を良好に実施できなくなるような抵抗部材860や抵抗822,831がDDC入出力部811およびDVI/HDMIレシーバ840やEEPROM830間に直列に存在する場合がある。このため、再生装置900および出力装置800間のDDC通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法を提供することである。
本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したことを特徴とする。
本発明の通信状態制御装置は、データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記通信が可能か否かを判断する判断手段と、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする。
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能か否かを判断し、前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
本発明の通信状態制御方法は、演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記通信が可能か否かを判断し、前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をすることを特徴とする。
21B 通信速度設定情報としてのSCL速度情報
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
251 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
252 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
253 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
411A 第1のプルアップ抵抗
412A 第2のプルアップ抵抗
412B 信号波形調整制御手段としても機能する接続状態切換手段
800 通信対象装置としての出力装置
F 失敗フラグ
Vc,Vcc 基準電源
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
251 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
252 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
253 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
411A 第1のプルアップ抵抗
412A 第2のプルアップ抵抗
412B 信号波形調整制御手段としても機能する接続状態切換手段
800 通信対象装置としての出力装置
F 失敗フラグ
Vc,Vcc 基準電源
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を有する再生装置を備えた再生システムを例示して説明する。なお、以下において、従来の再生システム600と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生システム600と略同一の構成要件については、同一名称を付しその説明を簡略化する。なお、I2C通信はある特定の回路条件(製品内部での通信に使う場合)においては、通信使用を満足できるように設計手法が規定されているが、通信条件が不特定である外部機器との通信に対しては保証の限りではなく、本実施の形態ではこれを補うように通信可能にする
〔再生システムの構成〕
図2において、100は再生システムである。この再生システム100は、著作権保護技術のHDCPを利用して、CSSやCPRMなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム100は、ケーブル700と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
図2において、100は再生システムである。この再生システム100は、著作権保護技術のHDCPを利用して、CSSやCPRMなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム100は、ケーブル700と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
再生装置200は、HDMI規格に対応している。この再生装置200は、出力装置800との間でデータとしてのSDAの通信を適宜実施する。そして、このSDAに基づいてHDCP認証処理を適宜実施して、この再生装置200が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置200は、コネクタ910と、信号波形調整手段としての波形電位調整手段210と、データ処理手段としてのコンテンツデータ処理部220と、データ処理手段としてのHDMIトランスミッタ230と、記憶手段としてのメモリ240と、演算手段としてのCPU250と、などを備えている。
波形電位調整手段210は、DDC通信時のSCLやSDAの信号波形に対応する電位を調整する。そして、この波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。
HDMI波形調整手段211は、DDC通信時のHDMI規格に対応する機器からのSDAなどの信号波形をCPU980で認識可能な状態に調整する。そして、HDMI波形調整手段211は、例えば1.8kΩのプルアップ抵抗211Aと、接続状態切換手段211Bと、を備えている。ここで、プルアップ抵抗211Aの抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびCPU250の図示しないDDC通信ポートの接続点(以下、DDC専用接続点と称す)と5Vの基準電源Vccとの間に接続されている。ここで、DDC専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段211Bは、CPU250の図示しないHDMIポートに接続されている。そして、接続状態切換手段211Bは、HDMIポートから制御信号が入力されると、プルアップ抵抗211Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗211Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗211Aが基準電源Vccに接続された状態をHDMI波形調整手段211がオンされた状態と、接続されていない状態をHDMI波形調整手段211がオフされた状態と、適宜称して説明する。
DVI波形調整手段212は、DDC通信時のHDMI規格に対応しない機器、例えばHDMI規格に対応しているが通信状態が良好でない状態の機器や、DVI規格に対応する機器からのSDAなどの信号波形を、CPU980で認識可能な状態に調整する。そして、DVI波形調整手段212は、例えば4.7kΩのプルアップ抵抗212Aと、接続状態切換手段212Bと、を備えている。ここで、プルアップ抵抗212Aの抵抗値は、HDMI規格に準拠しないいずれの値であってもよい。プルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびCPU250のDDC通信ポートの接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。また、接続状態切換手段212Bは、CPU250の図示しないDVIポートに接続されている。そして、接続状態切換手段212Bは、CDVIポートから制御信号が入力されると、プルアップ抵抗212Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗212Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗212Aが基準電源Vccに接続された状態をDVI波形調整手段212がオンされた状態と、接続されていない状態をDVI波形調整手段212がオフされた状態と、適宜称して説明する。
コンテンツデータ処理部220は、CPU250の図示しない内部通信ポートと、HDMIトランスミッタ230と、などに接続されている。このコンテンツデータ処理部220は、内部通信によるCPU250の制御により、コンテンツデータを出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ230へ送信する。そして、コンテンツデータ処理部220は、記憶手段221と、デコーダ222と、I/P変換画質調整部223と、ビデオコンバータ224と、画素スケーラ225と、などを備えている。ここで、記憶手段221としては、HD(Hard Disk)などの磁気ディスク、DVD(Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
HDMIトランスミッタ230は、CPU250の内部通信ポートと、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ230は、再生装置200や出力装置800のKSVデータ、出力装置800のKSVデータに基づくHDCP演算データの送受信を内部通信により適宜実施する。さらに、HDMIトランスミッタ230は、コンテンツデータ処理部220で処理されたコンテンツデータを暗号化して出力装置800へ出力する。
ここで、コンテンツデータ処理部220やHDMIトランスミッタ230および内部通信ポートの接続点(以下、内部専用接続点と称す)は、DDC専用接続点から独立して設けられている。また、このDDC専用接続点のCPU250の入力スレッシュホルドは、5Vトレラントである。すなわち、CPU250の入力スレッシュホルドは、ある程度の後述する中間電位をローレベルと認識する構成、例えば0〜1.5V程度の電位をローレベルと検出するようなシュミット回路のような不感帯を有する構成である。ここで、内部専用接続点が、本発明の通信手段およびデータ処理手段の接続点として機能する。
メモリ240は、CPU250で取得されたり生成された各種情報を適宜読み出し可能に記憶する。そして、メモリ240は、図示しない、EDID記憶領域と、設定テーブル記憶領域と、設定記憶領域と、フラグ記憶領域と、などを備えている。なお、ここでは、メモリ240が上述した4つの領域を備えた構成について例示したが、これに限らず例えば上述した領域を備えない構成や、さらに他の領域を備えた構成などとしてもよい。
EDID記憶領域は、CPU250で出力装置800から取得されたEDIDを適宜読み出し可能に記憶する。
設定テーブル記憶領域は、例えば図3に示すようなDDC通信設定テーブル20を適宜読み出し可能に記憶する。このDDC通信設定テーブル20は、CPU250にて実施されるDDC通信時の通信設定に関する2N(Nは自然数)個のDDC通信設定情報21が1つのデータ構造として関連付けられて構成されている。
DDC通信設定情報21は、1つの通信設定に関する情報である。そして、DDC通信設定情報21は、通信設定名称情報21Aと、通信速度設定情報としてのSCL速度情報21Bと、信号波形調整情報としての制御信号出力情報21Cと、が1つのデータ構造として関連付けられて構成されている。
通信設定名称情報21Aは、通信設定の名称である例えば「設定i(iはN以下の自然数)」などを示す情報である。
SCL速度情報21Bは、設定iのDDC通信時におけるSCL速度を示す情報である。ここで、設定(2J−1)(JはN以下の自然数)および設定(2J)のSCL速度は、同じ速度とされている。また、設定(2J)のSCL速度は、設定(2H)(HはJ未満の自然数)のSCL速度よりも速い速度とされている。さらに、設定1および設定2のSCL速度すなわち最も速いSCL速度は、I2C通信での標準速度である100kHzとされている。また、設定(2N−1)および設定(2N)のSCL速度すなわち最も遅いSCL速度は、50kHzとされている。なお、ここでは、SCL速度を50kHz〜100kHzの間で設定する構成について例示するが、これに限らず50kHz以下や100kHz以上に設定する構成としてもよい。
制御信号出力情報21Cは、設定iのDDC通信時にHDMIポートおよびDVIポートのうちのいずれか一方から制御信号を出力する旨が記載された情報である。ここで、設定(2J−1)に対応する制御信号出力情報21Cは、HDMIポートから制御信号を出力する旨、すなわちHDMI波形調整手段211のみをオンする旨が記載された情報である。また、設定(2J)に対応する制御信号出力情報21Cは、DVIポートから制御信号を出力する旨、すなわちDVI波形調整手段212のみをオンする旨が記載された情報である。
なお、DDC通信設定情報21の各情報21A〜21Cの構成としては、上述した構成に限られず適宜他の構成としてもよい。すなわち、例えば最も速いSCL速度を100kHz以上の例えば400kHzとする構成や、最も遅いSCL速度を50kHz以下の例えば30kHzとする構成などとしてもよい。また、設定1のSCL速度を、400kHzや50kHzなど100kHz以外の速度とする構成としてもよい。
設定記憶領域は、CPU250によりDDC通信の通信設定として設定される設定iに対応するDDC通信設定情報21を適宜読み出し可能に記憶する。この設定記憶領域には、DDC通信設定テーブル20に組み込まれたDDC通信設定情報21のうちのいずれか1つが記憶される。
フラグ記憶領域は、失敗フラグFを適宜読み出し可能に記憶する。この失敗フラグFは、設定記憶領域のDDC通信設定情報21に基づく1回目のDDC通信が失敗したか否かを示す。例えば、失敗フラグFは、「0」であれば1回目のDDC通信が失敗していないことを示し、「1」であれば1回目のDDC通信が失敗していることを示す。なお、ここでは、失敗フラグFをフラグ記憶領域に記憶させる構成について例示するが、これに限らず失敗フラグFを記憶させずに例えば失敗回数を計数するカウンタをCPU250に設ける構成としてもよい。
また、メモリ240は、再生装置200全体を動作制御するOS上に展開される各種プログラムなどを記憶している。このメモリ240としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばCMOS(Complementary Metal-Oxide Semiconductor)メモリやフラッシュメモリあるいはEEPROM(Electrically Erasable Programmable Read Only Memory)などを用いるのが一般的である。なお、メモリ240としては、HD、DVD、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。
CPU250は、従来の再生装置900のCPU980と同様にコンテンツデータを出力させる制御をする。そして、CPU250は、信号波形調整制御手段としてのプルアップ接続制御手段251と、通信速度制御手段としても機能する通信手段としての機器認証処理手段252と、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段253と、出力制御手段254と、などを備えている。なお、プルアップ接続制御手段251、機器認証処理手段252、および、通信設定変更手段253にて、本発明の通信状態制御装置および通信制御装置が構成されている。また、コンテンツデータ処理部220、HDMIトランスミッタ230、プルアップ接続制御手段251、機器認証処理手段252、および、通信設定変更手段253にて、本発明の通信処理装置が構成されている。なお、本発明の通信状態制御装置としては、プルアップ接続制御手段251を設けない構成としてもよい。
プルアップ接続制御手段251は、各波形調整手段211,212の接続状態切換手段211B,212Bを制御する。具体的には、プルアップ接続制御手段251は、メモリ240の設定記憶領域に記憶されたDDC通信設定情報21から制御信号出力情報21Cを適宜取得する。そして、この制御信号出力情報21Cに基づいて、制御信号を接続状態切換手段211B,212Bのうちのいずれか一方へ出力する。なお、ここでは、制御信号出力情報21Cに基づいて制御信号を出力する構成について例示するが、これに限らず例えば通信が失敗したことを認識するごとに設定1、設定2、設定3などで通信が成功するまで制御信号を順次切り換えて出力する構成としてもよい。
機器認証処理手段252は、HDCP認証処理を適宜実施する。具体的には、機器認証処理手段252は、メモリ240の設定記憶領域に記憶されたDDC通信設定情報21からSCL速度情報21Bを適宜取得する。そして、このSCL速度情報21Bの速度でKSVデータ、HDCP演算データ、EDIDなどのDDC通信を実施する。さらに、機器認証処理手段252は、SDAのDDC通信が成功したことを認識した場合、その旨の通信成功信号を通信設定変更手段253へ出力する。また、DDC通信の失敗を認識した場合、その旨の通信失敗信号を出力する。ここで、SDAのDDC通信が失敗する原因としては、例えば出力装置800からのアクノリッジなどのSDAの信号波形のローレベルの電位が中間電位となり、アクノリッジなどを正しく認識できなくなることが例示できる。さらに、SCLやSDAの信号波形の立ち上がり具合や立ち下がり具合により、SCLやSDAの通信タイミングがI2C通信の何らかの規格違反や誤検出のタイミングとなることなどが例示できる。また、例えばセットアップ、ホールドタイムや通信ストップ条件などが例示できる。
そして、機器認証処理手段252は、例えば400kHzのSCL速度でKSVデータやHDCP演算データの内部通信を適宜実施する。さらに、機器認証処理手段252は、出力装置800および再生装置200を認証できたか否かに基づいて、認証信号または不認証信号を出力制御手段254へ送信する。
通信設定変更手段253は、DDC通信の通信設定を適宜変更する。具体的には、通信設定変更手段253は、機器認証処理手段252にて再生装置200および出力装置800の接続が認識された場合、メモリ240の設定テーブル記憶領域に記憶されたDDC通信設定テーブル20から設定1のDDC通信設定情報21を取得して、DDC通信の通信設定を設定1に設定する。そして、通信設定変更手段253は、この設定1のDDC通信設定情報21をメモリ240の設定記憶領域に記憶させる処理、すなわち設定1を設定記憶領域に記憶させる処理を実施する。
また、通信設定変更手段253は、機器認証処理手段252から通信成功信号を取得すると、設定記憶領域の通信設定に基づくDDC通信が成功したと認識する。そして、この成功した通信設定に対応するDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち成功した通信設定を設定記憶領域に記憶させる処理を実施する。また、通信設定変更手段253は、失敗フラグFを「0」に設定する。
さらに、通信設定変更手段253は、機器認証処理手段252から通信失敗信号を取得すると、設定記憶領域の通信設定に基づくDDC通信が失敗したと認識するとともに、失敗フラグFの設定を認識する。そして、失敗フラグFが「0」に設定されていることを認識すると、例えば各装置800,200の接続確定直後における通信不安定時のエラーやケーブル700の品質などにより、1回目のDDC通信が偶然失敗した可能性があると判断する。そして、1回失敗した通信設定に対応するDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち1回失敗した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、通信設定変更手段253は、失敗フラグFを「1」に設定する。また、通信設定変更手段253は、失敗フラグFが「1」に設定されていることを認識すると、DDC通信が2回連続失敗したため設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断する。そして、通信設定を変更する処理を実施する。具体的には、通信設定変更手段253は、例えば連続失敗した通信設定が設定iの場合、DDC通信設定テーブル20から設定(i+1)のDDC通信設定情報21を取得する。そして、通信設定変更手段253は、この設定(i+1)のDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち変更した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、失敗フラグFを「0」に設定する。なお、ここでは、2回連続失敗した際にDDC通信が不可能であると判断する構成について例示するが、これに限らず3回連続失敗や5回連続失敗した際にDDC通信が不可能であると判断する構成としてもよい。また、連続失敗だけでなく、DDC通信が複数回(任意の回数)失敗したと認識した場合でも、DDC通信が不可能であると判断するような構成でも良い。
また、通信設定変更手段253は、例えばケーブル700が引き抜かれ例えばホットプラグディテクトで出力装置800との接続が解除されたことを認識すると、設定記憶領域のDDC通信設定情報21を削除する処理、すなわち通信設定をクリアする処理を実施する。
出力制御手段254は、機器認証処理手段252から認証信号を取得すると、CSSやCPRMなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
〔再生システムの動作〕
次に、再生システム100の動作として、DDC通信処理について図面に基づいて説明する。図4は、DDC通信処理を示すフローチャートである。
次に、再生システム100の動作として、DDC通信処理について図面に基づいて説明する。図4は、DDC通信処理を示すフローチャートである。
まず、利用者は、ケーブル700を介して再生装置200および出力装置800を接続する。そして、再生装置200のCPU250は、図4に示すように、機器認証処理手段252で出力装置800との接続を認識すると(ステップS101)、通信設定変更手段253にて、DDC通信の通信設定を設定1にする(ステップS102)。そして、この設定1を設定記憶領域に記憶させる(ステップS103)。
この後、CPU250は、設定記憶領域に記憶された通信設定に基づいて、DDC通信処理を実施する(ステップS104)。具体的には、CPU250は、プルアップ接続制御手段251にて、設定記憶領域の通信設定に基づいて接続状態切換手段211B,212Bのうちのいずれか一方に制御信号を出力して、各波形調整手段211,212のうちのいずれか一方をオンにする。さらに、CPU250は、機器認証処理手段252にて、設定記憶領域の通信設定に基づいたSCL速度でDDC通信処理を実施する。そして、機器認証処理手段252は、DDC通信が成功したことを認識した場合に通信成功信号を通信設定変更手段253へ出力し、失敗したことを認識した場合に通信失敗信号を出力する。そして、通信設定変更手段253は、機器認証処理手段252から通信成功信号を取得したか否か、すなわちDDC通信が成功したか否かを判断する(ステップS105)。
このステップS105において、通信設定変更手段253は、DDC通信が成功したと判断した場合、失敗フラグFを「0」に設定するとともに(ステップS106)、この成功した通信設定を設定記憶領域に記憶させる(ステップS107)。そして、機器認証処理手段252は、DDC通信の遮断要求を認識したか否かを判断する(ステップS108)。ここで、DDC通信の遮断要求の認識としては、例えばケーブル700が引き抜かれることによる出力装置800との接続解除の認識や、再生装置200の電源オフの設定入力の認識などが例示できる。このステップS108において、遮断要求を認識したと判断した場合、DDC通信処理を終了する。一方、ステップS108において、CPU250は、機器認証処理手段252で遮断要求を認識していないと判断した場合、ステップS104の処理を実施する。
また、ステップS105において、通信設定変更手段253は、DDC通信が失敗したと判断した場合、失敗フラグFが「1」に設定されているか否か、すなわちDDC通信が連続失敗したか否かを判断する(ステップS109)。このステップS109において、DDC通信が連続失敗していない、すなわち失敗フラグFの設定が「0」であり1回目の失敗であると判断した場合、失敗フラグFを「1」に設定する(ステップS110)。そして、通信設定変更手段253は、この1回失敗した通信設定を設定記憶領域に記憶させ(ステップS111)、ステップS108の処理を実施する。
一方、ステップS109において、通信設定変更手段253は、DDC通信が連続失敗したと判断した場合、この連続失敗したDDC通信が設定(2N)のDDC通信か否かを判断する(ステップS112)。すなわち、DDC通信設定テーブル20の全てのDDC通信設定情報21に基づくDDC通信が連続失敗したか否か判断する。このステップS112において、連続失敗したDDC通信が設定(2N)のDDC通信であると判断した場合、ステップS102の処理を実施する。一方、ステップS112において、通信設定変更手段253は、連続失敗したDDC通信が設定(2N)のDDC通信ではないと判断した場合、通信設定を変更する(ステップS113)。例えば、連続失敗した通信設定が設定1の場合に通信設定を設定2に変更し、連続失敗した通信設定が設定8の場合に設定9に変更する。この後、通信設定変更手段253は、失敗フラグFを「0」に設定する(ステップS114)。そして、通信設定変更手段253は、変更した通信設定を設定記憶領域に記憶させ(ステップS115)、ステップS108の処理を実施する。
ここで、電気的な作用について説明する。再生装置200のHDMI波形調整手段211がオンされた状態において、プルアップ抵抗211AおよびDDC専用接続点の接続点での電流値i1、電位Vin1は、それぞれ以下の数1、数2に示す式で求められる。ただし以下の計算式は、本発明の趣旨を分かり易く説明するため簡略化してあり、実際の回路での厳密な接続点での電流i1の値や電位Vin1とは若干異なる値となっている。
(数1)
i1=(V211−Vout)/(R211A+R700+R860)
Vout:出力装置800から出力される信号波形の電位(中間電位が起こる場合の出力は0V)
V211:HDMI波形調整手段211が接続された基準電源Vccの電圧値(5V)
R211A:プルアップ抵抗211Aの抵抗値
R700:ケーブル700の抵抗値
R860:抵抗部材860の抵抗値
なお、簡易的に説明するため、この場合の抵抗R822、831は0Ωとしている。
i1=(V211−Vout)/(R211A+R700+R860)
Vout:出力装置800から出力される信号波形の電位(中間電位が起こる場合の出力は0V)
V211:HDMI波形調整手段211が接続された基準電源Vccの電圧値(5V)
R211A:プルアップ抵抗211Aの抵抗値
R700:ケーブル700の抵抗値
R860:抵抗部材860の抵抗値
なお、簡易的に説明するため、この場合の抵抗R822、831は0Ωとしている。
(数2)
Vin1=(R700+R860)×i1
Vin1=(R700+R860)×i1
そして、例えばR700の値を20Ω、R860の値を300Ω、再生装置側のR211Aを1.8kΩとして、Voutが0Vとなったとき、すなわち出力装置800から出力される信号波形の電位がローレベルとなったときの電位Vin1は、数1および数2より約0.75Vとなる。
また、再生装置200のDVI波形調整手段212がオンされた状態において、プルアップ抵抗212AおよびDDC専用接続点の接続点での電流値i2、電位Vin2は、それぞれ以下の数3、数4に示す式で求められる。
(数3)
i2=(V212−Vout)/(R212A+R700+R860)
V212:DVI波形調整手段212が接続された基準電源Vccの電圧値
R212A:プルアップ抵抗212Aの抵抗値
i2=(V212−Vout)/(R212A+R700+R860)
V212:DVI波形調整手段212が接続された基準電源Vccの電圧値
R212A:プルアップ抵抗212Aの抵抗値
(数4)
Vin2=(R700+R860)×i2
Vin2=(R700+R860)×i2
そして、例えばR700の値を20Ω、R860の値を300Ωとして、出力装置800から出力される信号波形の電位がローレベルとなったときの電位Vin2は、数3および数4より約0.32Vとなる。
このことにより、出力装置800から出力される信号波形の電位がローレベルとなった場合、DVI波形調整手段212がオンされた状態に対応する電位Vin2は、HDMI波形調整手段211がオンされた状態に対応する電位Vin1よりも低くなる。
〔再生システムの作用効果〕
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、CPU250は、プルアップ接続制御手段251にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段251は、各波形調整手段211,212のうちのいずれか一方をオンにする。そして、DVI波形調整手段212がオンされると、プルアップ抵抗212Aよりも抵抗値が小さいプルアップ抵抗211Aを備えたHDMI波形調整手段211がオンされた場合と比べて、SDAの信号波形に対応するローレベルの中間電位(以下、信号波形の中間電位と略す)が下がる。さらに、プルアップ抵抗211Aもしくはプルアップ抵抗212Aの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、CPU250は、機器認証処理手段252にて、DDC通信を実施して、このDDC通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段253へ出力する。そして、通信設定変更手段253は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、CPU250は、プルアップ接続制御手段251にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段251は、各波形調整手段211,212のうちのいずれか一方をオンにする。そして、DVI波形調整手段212がオンされると、プルアップ抵抗212Aよりも抵抗値が小さいプルアップ抵抗211Aを備えたHDMI波形調整手段211がオンされた場合と比べて、SDAの信号波形に対応するローレベルの中間電位(以下、信号波形の中間電位と略す)が下がる。さらに、プルアップ抵抗211Aもしくはプルアップ抵抗212Aの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、CPU250は、機器認証処理手段252にて、DDC通信を実施して、このDDC通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段253へ出力する。そして、通信設定変更手段253は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
このため、再生装置200は、プルアップ接続制御手段251にて、波形電位調整手段210でアクノリッジなどのSDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置200は、例えばDVI規格に対応する出力装置800とのDDC通信を失敗した原因が、信号波形の中間電位によりSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形を調整することによりSDAを正しく認識できる。ここで、中間電位が発生する原因としては、CPU250およびDVI/HDMIレシーバ840間に直列に接続された抵抗822,831や抵抗部材860の抵抗値が大きいこと、オンの状態にされた各波形調整手段211,212のプルアップ抵抗211A,212Aや各プルアップ抵抗823,824の抵抗値が小さいこと、ケーブル700の長さに比例するケーブル700の抵抗値が大きいことなどが例示できる。また、再生装置200は、波形電位調整手段210でSDAの信号波形のタイミングを変化させることができる。したがって、再生装置200は、DDC通信を失敗した原因が、通信タイミングがI2C規格から外れSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形のタイミングを変化させることによりSDAを正しく認識できる。ここで、通信タイミングがI2C規格から外れる原因としては、再生装置200のプルアップ抵抗211A,212Aと出力装置800のプルアップ抵抗823,824との抵抗値の不整合や、ケーブル700の長さに対応するケーブル700の抵抗値や容量成分などが例示できる。よって、再生装置200は、SDAの通信を良好にできる。
また、波形電位調整手段210は、基準電源Vccにそれぞれ接続されたプルアップ抵抗211A,212Aを備えている。そして、プルアップ接続制御手段251は、プルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させて信号波形を調整させる。このため、再生装置200は、プルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させるだけの簡単な構成で、信号波形を調整できSDAを正しく認識できる。したがって、再生装置200は、簡単な構成でSDAの通信を良好にできる。
さらに、波形電位調整手段210は、プルアップ抵抗211A,212Aを基準電源Vccにそれぞれ接続する接続状態切換手段211B,212Bを備えている。そして、プルアップ接続制御手段251は、接続状態切換手段211B,212Bを制御してプルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させて信号波形を調整させる。このため、再生装置200は、接続状態切換手段211B,212Bを制御するだけの簡単な構成で、プルアップ抵抗211A,212Aを基準電源Vccに接続させることができる。したがって、再生装置200は、より簡単な構成でSDAの通信を良好にできる。
また、波形電位調整手段210は、プルアップ抵抗211A,212Aのそれぞれに対応する接続状態切換手段211B,212Bを備えている。そして、プルアップ接続制御手段251は、接続状態切換手段211B,212Bに制御信号を出力するか否かにより、接続状態切換手段211B,212Bを制御する。このため、例えばプルアップ抵抗211A,212Aのうちのいずれか1つを選択的に基準電源Vccに接続する1つの接続状態切換手段を設け、この接続状態切換手段にいずれか1つを選択する旨の制御信号を出力する構成と比べて、制御信号の構成を簡略にできる。したがって、再生装置200は、さらに簡単な構成でSDAの通信を良好にできる。
そして、通信設定変更手段253は、最初の通信設定をHDMIポートから制御信号を出力する状態、すなわちHDMI規格に準拠するプルアップ抵抗211Aを備えたHDMI波形調整手段211をオンする状態に設定する。このため、再生装置200は、この再生装置200と同様にHDMI規格に対応する外部装置が接続された際の信号波形の調整回数を最小限に抑えることができる。したがって、再生装置200は、SDAの通信をより良好にできる。
さらに、通信設定変更手段253は、メモリ240の設定テーブル記憶領域に記憶されたDDC通信設定情報21を設定記憶領域に記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域のDDC通信設定情報21の制御信号出力情報21Cに基づいて、各波形調整手段211,212のうちのいずれか一方をオンにする。このため、プルアップ接続制御手段251は、設定記憶領域の制御信号出力情報21Cを取得するだけの簡単な構成で、信号波形を調整させることができる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
また、再生装置200のCPU250は、機器認証処理手段252にて、設定記憶領域に記憶された通信設定に基づいたSCL速度でDDC通信処理を実施する。そして、SCL速度が変更されると、SDAの信号波形の立ち上がり具合や立ち下がり具合も変更される。さらに、信号波形の立ち上がり具合や立ち下がり具合が変更されると、SCLおよびSDAの通信タイミングも変更される。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、機器認証処理手段252は、この変更された通信設定に基づいたSCL速度でDDC通信処理を実施する。
このため、再生装置200は、機器認証処理手段252にてSCL速度を変更することにより、SCLおよびSDAの通信タイミングを変更できる、したがって、再生装置200は、DDC通信を失敗した原因がSCLやSDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段252でSCL速度を変更することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
そして、通信設定変更手段253は、最初の通信設定をHDMI規格で推奨されるSCL速度に設定する。このため、再生装置200は、この再生装置200と同様にHDMI規格に対応する外部装置が接続された際のSCL速度の変更回数を最小限に抑えることができる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
また、機器認証処理手段252は、設定記憶領域のDDC通信設定情報21のSCL速度情報21Bに基づくSCL速度でDDC通信を実施する。このため、機器認証処理手段252は、設定記憶領域のSCL速度情報21Bを取得するだけの簡単な構成で、SCL速度を変更できる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
さらに、通信設定変更手段253は、設定記憶領域に記憶された通信設定によるDDC通信が2回連続失敗したことを認識すると、この通信設定によるDDC通信が不可能であると判断する。このため、通信設定変更手段253は、例えば出力装置800との接続確定直後におけるエラーなどによりDDC通信が偶然失敗した場合、この偶然失敗した通信設定によるDDC通信を機器認証処理手段252に再度実施させることができる。したがって、再生装置200は、1回の失敗でDDC通信が不可能と判断する構成と比べて、通信設定を変更する回数を減らすことができる。
また、通信設定変更手段253は、機器認証処理手段252からの通信成功信号や通信失敗信号に基づいて、メモリ240に記憶された失敗フラグFを設定する。そして、この失敗フラグFの設定に基づいて、DDC通信が2回連続失敗したことを認識する。このため、通信設定変更手段253は、例えば失敗回数を計数するカウンタと比べて構成が簡単な失敗フラグFに基づいて、DDC通信が2回連続失敗したか否かを判断できる。したがって、再生装置200は、さらに簡単な構成でSDAの通信を良好にできる。
そして、CPU250は、DDC通信が不可能であると判断した場合、プルアップ接続制御手段251で信号波形を調整させる制御をするとともに、機器認証処理手段252でSCL速度を変更する制御をする。このため、CPU250は、DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、SDAを正しく認識できる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
さらに、通信設定変更手段253は、DDC通信が不可能であると判断した場合、信号波形を調整させる制御およびSCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する。このため、通信設定変更手段253は、信号波形を調整させる制御およびSCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成と比べて、通信設定をより多くのパターンに変更できる。したがって、再生装置200は、より多くのパターンのDDC通信の失敗原因に対応できる。
また、DDC専用接続点と、内部専用接続点と、をそれぞれ独立させて設けている。このため、再生装置200に、従来の再生装置900のようにDDC通信が可能な状態に設定するゲートスイッチ手段920や、内部通信時やDDC通信時の電流を調整する電流調整手段940を設ける必要がない。したがって、再生装置200の構成を簡略にできる。また、DDC専用接続点に電流調整手段940のプルアップ抵抗941に流す分の電流を流す必要がないので、信号波形に対応する電位の上昇抑制や信号波形の立ち上がりや立ち下がりの鈍りを軽減できる。さらに、内部通信の際に内部専用接続点を利用するので、この内部通信の通信内容を外部から観測できなくすることができる。また、DDC専用接続点のCPU250の入力スレッシュホルドの設定により、中間電位の問題点も解消される。
そして、通信電源電圧値、バス静電容量、接続デバイス数によるトータルの入力電流やリーク電流、通信速度に対応する信号波形の立ち上がり時間や立ち下がり時間、プルアップ抵抗値、IC(Integrated Circuit)入力シリーズ抵抗値などの各種状態の関係が適切でない場合、信号波形のタイミングや中間電位が規格値から外れてしまい適切に通信ができないおそれがあるI2C通信を実施する再生装置200に、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を適用している。ここで、バス静電容量としては、HDMIトランスミッタ230やCPU250あるいはDVI/HDMIレシーバ840などの図示しない端子、各装置200,800の図示しない基板パターン容量、ケーブル700の長さに対応する容量などが例示できる。また、IC入力シリーズ抵抗値としては、抵抗822,831や抵抗部材860の抵抗値が例示できる。
このため、再生装置200は、各波形調整手段211,212のうちのいずれか一方をオンの状態にしたり、SCL速度を変更することにより、上述した各種状態を適切な関係にでき、SDAなどの信号波形のタイミングや中間電位をI2C通信の規格値に収めることができる。すなわち、例えばHDMI規格に準拠しない長さのケーブル700が接続されたとしても、信号波形のタイミングや中間電位をI2C通信の規格値に収めることができる。したがって、再生装置200は、I2C通信を良好にできる。
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
すなわち、例えば上記実施の形態の再生装置200において、図5に示すようにDDC通信時の消費電流を削減する構成を設けてもよい。すなわち、図5に示す再生装置300は、コネクタ910と、ゲートスイッチ手段920と、波形電位調整手段210と、電流調整手段310と、コンテンツデータ処理部220と、HDMIトランスミッタ230と、メモリ240と、CPU320と、などを備えている。
波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。HDMI波形調整手段211のプルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点(以下、DDC接続点と称す)と5Vの基準電源Vccとの間に接続されている。DVI波形調整手段212のプルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。
電流調整手段310は、第1の調整手段311と、第2の調整手段312と、を備えている。
第1の調整手段311は、例えば22kΩのプルアップ抵抗311Aを備えている。ここで、プルアップ抵抗311Aの抵抗値は、従来の電流調整手段940のプルアップ抵抗941よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗941より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗311Aは、ゲートスイッチ手段920およびCPU320の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
第2の調整手段312は、例えば2.2kΩのプルアップ抵抗312Aと、PNPトランジスタ312Bと、所定の抵抗値の抵抗312Cと、所定の抵抗値の抵抗312Dと、を備えている。プルアップ抵抗312AおよびPNPトランジスタ312Bのコレクタ、エミッタの直列回路は、ゲートスイッチ手段920およびCPU320の通信ポートの接続点と3.3Vの基準電源Vcとの間に、プルアップ抵抗311Aと並列に接続されている。ここで、プルアップ抵抗312Aの抵抗値は、プルアップ抵抗311Aとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、プルアップ抵抗312Aの抵抗値は、合成抵抗値が従来のプルアップ抵抗941と同じ2kΩとなるように設定されている。また、PNPトランジスタ312Bのベースは、抵抗312Cを介してCPU320のスイッチポートに接続されている。さらに、PNPトランジスタ312Bのエミッタおよびベースの間には、抵抗312Dが接続されている。PNPトランジスタ312Bは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずにプルアップ抵抗312Aを基準電源Vcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流してプルアップ抵抗312Aを基準電源Vcに接続する。なお、以下において、プルアップ抵抗312Aが基準電源Vcに接続された状態を第2の調整手段312がオンされた状態と、接続されていない状態を第2の調整手段312がオフされた状態と、適宜称して説明する。また、PNPトランジスタ312B、抵抗312C,312Dで構成される回路をデジタルトランジスタ(以下、デジトラと称す)312Eと適宜称して説明する。
CPU320は、通信対象切換手段321と、プルアップ接続制御手段251と、機器認証処理手段252と、通信設定変更手段253と、出力制御手段254と、などを備えている。通信対象切換手段321は、ゲートスイッチ手段920や第2の調整手段312を制御する。具体的には、通信対象切換手段321は、機器認証処理手段252にてDDC通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力する。また、機器認証処理手段252などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力しない。
そして、再生装置300のCPU320は、DDC通信処理を実施する際、図4に示すステップS101において出力装置800との接続を認識すると、通信対象切換手段321にて、ゲートスイッチ手段920を制御してDDC通信が可能な状態に設定する。すなわち、通信対象切換手段321は、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力する。そして、再生装置300は、ゲートスイッチ手段920に制御信号が入力されると、CPU320およびDDC入出力部911が接続され、DDC通信が可能な状態となる。また、第2の調整手段312は、PNPトランジスタ312Bのベースに制御信号が入力されるので、オフされた状態となる。この後、CPU320は、図4に示すステップS102ないしステップS115の処理を実施する。
このような図5に示すような構成にしても、再生装置300のCPU320は、DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、SDAを正しく認識できる。したがって、再生装置300は、SDAの通信を良好にできる。また、第2の調整手段312は、DDC通信時にオフされ、内部通信時にオンされる。そして、プルアップ抵抗311A,312Aの合成抵抗値は、オンされる内部通信時に内部通信の実施状態を良好にする2kΩとなり、第2の調整手段312がオフされるDDC通信時に22kΩとなる。このため、内部通信を良好にできる。また、DDC通信時に流れる電流を内部通信時と比べて減らすことができ、信号波形に対応する電位を下げることができる。したがって、信号波形の中間電位を下げることができ、SDAの通信をより良好にできる。
また、例えば図6に示すような構成としてもよい。この図6に示す再生装置400は、コネクタ910と、ゲートスイッチ手段920と、信号波形調整手段としての波形電位調整手段410と、電流調整手段940と、コンテンツデータ処理部220と、HDMIトランスミッタ230と、メモリ420と、CPU430と、などを備えている。
波形電位調整手段410は、第1の波形調整手段411と、第2の波形調整手段412と、を備えている。
第1の波形調整手段411は、例えば2.2kΩの第1のプルアップ抵抗411Aを備えている。ここで、第1のプルアップ抵抗411Aの抵抗値は、従来の波形電位調整手段930のプルアップ抵抗931より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗411Aは、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
第2の波形調整手段412は、例えば10kΩの第2のプルアップ抵抗412Aと、信号波形調整制御手段としても機能する接続状態切換手段412Bと、を備えている。第2のプルアップ抵抗412Aおよび接続状態切換手段412Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に、第1のプルアップ抵抗411Aと並列に接続されている。ここで、第2のプルアップ抵抗412Aの抵抗値は、第1のプルアップ抵抗411Aとの合成抵抗値がHDMI規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第2のプルアップ抵抗412Aの抵抗値は、合成抵抗値が再生装置200のプルアップ抵抗211Aと同じ1.8kΩとなるように設定されている。また、接続状態切換手段412Bは、DDC入出力部911およびゲートスイッチ手段920の間の第2のプルアップ抵抗412Aが接続されている接続点とは異なる接続点Qに接続されている。さらに、接続状態切換手段412Bは、接地されている。そして、接続状態切換手段412Bは、接続点Qの電位が1.5V〜3.5Vの間の例えば1.5Vとなった場合に、第2のプルアップ抵抗412Aを基準電源Vccに接続する。なお、ここでは、接続点Qの電位が1.5V〜3.5Vの間の電位となった場合に第2のプルアップ抵抗412Aを基準電源Vccに接続する構成について例示するが、このような構成に限られない。すなわち、第2のプルアップ抵抗412Aを基準電源Vccに接続する際の接続点Qの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、CPU430の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段412Bにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。
ここで、プルアップ抵抗411Aの抵抗値をより大きい値に、プルアップ抵抗412Aの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が1.8kΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Qの電位が信号波形のローレベルに対応する1.5V未満のときに第2のプルアップ抵抗412Aを基準電源Vccに接続して合成抵抗値をHDMI規格に準拠する1.8kΩにすると、中間電位を下げることができない。また、3.5V以上のときに第2のプルアップ抵抗412Aを基準電源Vccに接続せずに合成抵抗値をHDMI規格に準拠しない2.2kΩにすると、1.8kΩの場合と比べてハイレベルの合成抵抗値がHDMIの規格値1.5〜2.0kΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えばプルアップ抵抗412Aに流れる電流値が1.8kΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れDDC通信に影響を及ぼすことがある。これらのことにより、接続点Qの電位が1.5V〜3.5Vの間の所定の電位になった場合に、第2のプルアップ抵抗412Aを基準電源Vccに接続する構成としている。なお、以下において、第2のプルアップ抵抗412Aが基準電源Vccに接続された状態を第2の波形調整手段412がオンされた状態と、接続されていない状態を第2の波形調整手段412がオフされた状態と、適宜称して説明する。
メモリ420の設定テーブル記憶領域は、通信設定名称情報21Aと、SCL速度情報21Bと、を備えた図示しないDDC通信設定情報を有するDDC通信設定テーブルを記憶する。ここで、このDDC通信設定テーブルは、例えば上記実施の形態の設定(2K−1)(Kは、1〜Nの自然数)のDDC通信設定情報21に対応するDDC通信設定情報のみを有している。CPU430は、通信対象切換手段431と、機器認証処理手段252と、通信設定変更手段253と、出力制御手段254と、などを備えている。通信対象切換手段431は、DDC通信が実施される旨を認識すると制御信号をゲートスイッチ手段920へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段920へ出力しない。
そして、再生装置400のCPU430は、DDC通信処理を実施する際、図4に示すステップS101において出力装置800との接続を認識すると、通信対象切換手段431にて、ゲートスイッチ手段920を制御してDDC通信が可能な状態に設定する。この後、CPU430は、ステップS102,S103の処理を実施した後、ステップS104においてDDC通信を実施する。ここで、第2の波形調整手段412は、DDC通信時の接続点Qの電位が1.5V未満の場合にオフされ、1.5V以上の場合にオンされる。この後、CPU430は、図4に示すステップS105ないしステップS115の処理を実施する。
このような図6に示すような構成にしても、再生装置400のCPU430は、DDC通信の失敗原因がSCLやSDAの通信タイミングの影響の場合、SCL速度を変更することによりSDAを正しく認識できる。したがって、再生装置400は、SDAの通信を良好にできる。また、第2の波形調整手段412は、接続点Qの電位が信号波形の立ち上がりや立ち下がりに対応する1.5V未満の場合にオフされ、立ち上がりや立ち下がりに対応しない1.5V以上の場合にオンされる。そして、各プルアップ抵抗411A,412Aの合成抵抗値は、第2の波形調整手段412がオフされる信号波形の立ち上がりなどに対応するときにHDMI規格に準拠しない2.2kΩとなり、オンされる信号波形の立ち上がりなどに対応しないときにHDMI規格に準拠しかつオフされた場合よりも大きい1.8kΩとなる。このため、信号波形のローレベルに対応しない部分のプルアップ抵抗412Aに流す電流値を変えずに、ローレベルに対応する部分のプルアップ抵抗412Aに流す電流を減らすことができる。そして、このローレベルに対応する部分のプルアップ抵抗412Aに流す電流を減らすことにより、信号波形の中間電位を下げることができる。したがって、再生装置400は、DDC通信の失敗原因が信号波形の中間電位の影響である場合にも、SDAの通信を良好にできる。なお、ここでは、各プルアップ抵抗411A,412Aの合成抵抗値が、第2の波形調整手段412がオンされた際にHDMI規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各プルアップ抵抗411A,412Aの抵抗値を設定する構成としてもよい。
また、図2に示す再生装置200および図5に示す再生装置300において、波形電位調整手段210の代わりに、例えば図7に示すような信号波形調整手段としての波形電位調整手段510を備える構成としてもよい。そして、波形電位調整手段510は、可変抵抗で構成されたプルアップ抵抗511を備えている。このプルアップ抵抗511は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗511は、例えばプルアップ接続制御手段251の制御により抵抗値が連続的に可変する状態に設けられている。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗511の抵抗値を所定の値に設定する構成としてもよい。このような構成にすれば、信号波形を調整するプルアップ抵抗511の抵抗値の設定パターンを、再生装置200,300と比べて多くできる。したがって、再生装置200,300と比べて、より多くのパターンのDDC通信の失敗原因に対応できる。また、1つのプルアップ抵抗511を設けるだけでよいので、再生装置200,300と比べて配設するプルアップ抵抗の数を減らすことができる。
さらに、図2に示す実施の形態および図5に示す実施の形態における波形電位調整手段210の代わりに、例えば図8に示すような信号波形調整手段としての波形電位調整手段520を備える構成としてもよい。この波形電位調整手段520は、1.5kΩ,2.0kΩ,2.5kΩ,3.0kΩ,…のプルアップ抵抗521A,521B,521C,521D,…と、接続状態切換手段522と、を備えている。プルアップ抵抗521Aおよび接続状態切換手段522の直列回路は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗521B,521C,521D,…は、5Vの基準電源Vccおよび接続状態切換手段522の間に、それぞれプルアップ抵抗521Aと並列に接続されている。接続状態切換手段522は、例えばプルアップ接続制御手段251の制御によりプルアップ抵抗521A,521B,521C,521D,…のうちのいずれか1つと、DDC専用接続点やDDC接続点と、を接続する。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗521A,521B,521C,521D,…のうちのいずれか1つを選択的にDDC専用接続点やDDC接続点と接続させる構成としてもよい。このような構成にすれば、信号波形を調整する波形電位調整手段520の抵抗値の設定パターンを、再生装置200,300と比べて多くできる。したがって、再生装置200,300と比べて、より多くのパターンのDDC通信の失敗原因に対応できる。また、1つの接続状態切換手段522を設けるだけでよいので、再生装置200,300と比べて配設する接続状態切換手段の数を減らすことができる。
そして、図2に示す実施の形態および図5に示す実施の形態における波形電位調整手段210の代わりに、例えば図9に示すような信号波形調整手段としての波形電位調整手段530を備える構成としてもよい。この波形電位調整手段530は、プルアップ抵抗211Aと、プルアップ抵抗212Aと、接続状態切換手段531と、を備えている。プルアップ抵抗211Aおよび接続状態切換手段531の直列回路は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗212Aは、5Vの基準電源Vccおよび接続状態切換手段531の間に、プルアップ抵抗211Aと並列に接続されている。接続状態切換手段531は、例えばプルアップ接続制御手段251の制御によりプルアップ抵抗211A,212Aのうちのいずれか一方と、DDC専用接続点やDDC接続点と、を接続する状態に設けられている。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗211A,212Aのうちのいずれか一方を選択的にDDC専用接続点やDDC接続点と接続させる構成としてもよい。このような構成にすれば、1つの接続状態切換手段531を設けるだけでよいので、再生装置200,300と比べて配設する接続状態切換手段の数を減らすことができる。
さらに、図7に示す実施の形態、図8に示す実施の形態、および、図9に示す実施の形態における波形電位調整手段510,520,530を図6に示す波形電位調整手段410の代わりに設ける構成としてもよい。
また、HDMI波形調整手段211のプルアップ抵抗211Aの抵抗値をHDMI規格に準拠する値に、DVI波形調整手段212のプルアップ抵抗212Aの抵抗値をHDMI規格に準拠しない値に、それぞれ設定する構成について例示するが、これに限らず例えば以下のような構成などとしてもよい。すなわち、プルアップ抵抗211Aの抵抗値をHDMI規格に準拠する値として、プルアップ抵抗212Aの値をプルアップ抵抗211Aとの合成抵抗値がHDMI規格に準拠しない値となるような値に設定する構成してもよい。さらに、プルアップ抵抗212Aの抵抗値をHDMI規格に準拠しない値として、プルアップ抵抗211Aの値をプルアップ抵抗212Aとの合成抵抗値がHDMI規格に準拠する値となるような値に設定する構成としてもよい。これらのような構成にすれば、プルアップ抵抗212Aまたはプルアップ抵抗211Aのみに制御信号を適宜出力するだけで、プルアップ抵抗211A,212Aの合成抵抗値をHDMI規格に準拠する値または準拠しない値に設定できる。したがって、上記実施の形態のように、CPU250と、接続状態切換手段211Bまたは接続状態切換手段212Bと、を接続する必要がなくなり、再生装置200の回路構成を簡略にできる。なお中間電位に有効という観点では、プルアップ抵抗212Aの抵抗値を、少なくともプルアップ抵抗211Aの抵抗値よりも大きい値とすればよい。また、I2C通信の通信タイミングという観点では、プルアップ抵抗212Aの抵抗値は、プルアップ抵抗211Aとは異なるいかなる値でもよい。
そして、例えば機器認証処理手段252を本発明の通信対象特定情報取得手段として、例えば出力装置800のEDIDを本発明の通信対象特定情報として、それぞれ機能させ、以下に示すような処理を実施する構成としてもよい。すなわち、通信設定変更手段253にて、機器認証処理手段252で取得した例えばEDIDに基づいて、出力装置800がHDMI規格またはDVI規格に対応していることを認識する。そして、この認識した規格に対応する各波形調整手段211,212をオンにする状態に、通信設定を設定する構成としてもよい。このような構成にすれば、出力装置800が対応する規格に基づく状態に信号波形を調整でき、通信設定の変更回数を最小限に抑えることができる。したがって、SDAの通信をさらに良好にできる。
また、本発明の信号波形調整手段として、信号波形の電位を調整する波形電位調整手段210を設けた構成について例示したが、これに限らず信号波形を調整するいずれの構成を適用してもよい。さらに、本発明の波形電位調整手段として、プルアップ抵抗211A,212Aや接続状態切換手段211B,212Bを設けた波形電位調整手段210を設けた構成について例示したが、これに限らず信号波形の電位を調整するいずれの構成を適用してもよい。
そして、通信設定変更手段253にて、最初の通信設定をHDMI規格に準拠するプルアップ抵抗211Aを備えたHDMI波形調整手段211をオンする状態や、HDMI規格で推奨されるSCL速度に設定する構成について例示したが、これに限らず最初の通信設定を他の状態に設定する構成としてもよい。このような構成にしても、DDC通信の失敗原因が信号波形の中間電位の影響や通信タイミングの影響であっても、SDAを正しく認識できSDAの通信を良好にできる。
また、波形電位調整手段210,410や電流調整手段310における回路制御を、SDAおよびSCLのいずれか一方の送受信時のみに実施する構成としてもよい。特に、SDAの送受信時のみに実施する構成としてもよい。ここで、通信速度の調整に関しては、SDAおよびSCLの両方を実施する構成が望ましい。
さらに、プルアップ接続制御手段251や機器認証処理手段252にて、DDC通信設定テーブル20のDDC通信設定情報21に基づいて各種制御を実施する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、例えば通信設定変更手段253にて、制御信号を出力するポートやSCL速度を所定の条件に基づいて設定する。ここで、制御信号を出力するポートを設定する条件としては、例えばDDC通信が不可能であると判断する毎にポートを変更することや、不可能であると判断された回数が所定回数となった場合にポートを変更することが例示できるがこれらに限られない。また、SCL速度を設定する条件としては、例えばDDC通信が不可能であると判断する毎にSCL速度を所定速度だけ上げたり下げたりすることや、不可能であると判断された回数が所定回数となった場合にSCL速度を変更することが例示できるがこれらに限られない。そして、プルアップ接続制御手段251や機器認証処理手段252にて、この設定された各種事項に基づいて各種制御を実施する構成などとしてもよい。このような構成にすれば、メモリ240にDDC通信設定テーブル20を記憶させる必要がなくなる。したがって、メモリ240に記憶させる情報量を減らすことができる。
また、通信設定変更手段253にて、設定記憶領域に記憶された通信設定によるDDC通信が2回連続失敗したことを認識した際に、この通信設定によるDDC通信が不可能であると判断する構成について例示したが、これに限らず1回失敗したことを認識した際に不可能であると判断する構成としてもよい。このような構成の場合、CPU250は、ステップS105においてDDC通信が成功したと判断した場合、ステップS107の処理を実施する。一方、ステップS105においてDDC通信が失敗したと判断した場合、ステップS112と同様の処理をしてこの失敗したDDC通信が設定(2N)のDDC通信か否かを判断する。さらに、ステップS113の処理を実施した後にステップS115の処理を実施する。このため、ステップS106、ステップS109ないしステップS111、ステップS114の処理を省略できる。したがって、DDC通信処理時の処理負荷を低減できる。また、設定記憶領域に記憶された通信設定によるDDC通信が3回以上失敗したことを認識した際に、このDDC通信が不可能であると判断する構成としてもよい。
さらに、例えば信号波形に対応する電位や電流を認識する信号電気特性認識手段を設ける。そして、通信設定変更手段253にて、信号電気特性認識手段で認識した電位や電流に基づいてDDC通信が可能か否かを判断する構成としてもよい。このような構成にすれば、信号電気特性認識手段で認識した信号波形の電位や電流に基づいて、中間電位や通信タイミングなどを認識できる。したがって、通信設定変更手段253は、DDC通信の失敗原因を特定できる。また、特定した失敗原因に基づいて通信設定を設定する構成とすれば、通信設定の変更回数を最小限に抑えることができる。
そして、通信設定変更手段253にて、プルアップ接続制御手段251で信号波形を調整させる制御をするとともに、機器認証処理手段252でSCL速度を変更する制御をする構成について例示したが、いずれか一方のみの制御を実施させる構成としてもよい。例えば、図2に示すCPU250の通信設定変更手段253にてSCL速度を変更する制御のみを実施させる構成とすれば、プルアップ接続制御手段251を設ける必要がなくなる。さらに、各波形調整手段211,212のうちの少なくともいずれか一方を設ける必要がなくなる。また、信号波形を調整させる制御のみを実施させる構成とすれば、機器認証処理手段252のSCL速度を変更する機能を設ける必要がなくなる。したがって、再生装置200の構成を簡略にできる。
また、通信設定変更手段253にて、DDC通信が不可能であると判断した場合、信号波形を調整させる制御およびSCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、DDC通信が不可能であると判断した場合に、信号波形を調整させる制御およびSCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成としてもよい。このような構成にすれば、通信設定の変更パターンを上記実施の形態の構成と比べて減らすことができ、DDC通信設定テーブル20に格納するDDC通信設定情報21の数を減らすことができる。したがって、メモリ240に記憶させる情報量を減らすことができる。
そして、所定の出力装置800に対するDDC通信処理を実施した際に、DDC通信が成功した通信設定を出力装置800のEDIDとともに例えばメモリ240に記憶させる。さらに、新たな出力装置800が再生装置200に接続されたことを認識した際に、この出力装置800のEDIDに対応する通信設定をメモリ240から検索する。そして、検索できた際にこの検索した通信設定でDDC通信を実施して、検索できなかった際に図4に示すようなDDC通信処理を実施する構成としてもよい。このような構成にすれば、出力装置800の2回目以降の接続時に図4に示すようなDDC通信処理を実施することなく、DDC通信を一度で成功させることができる。したがって、再生装置200は、DDC通信をより良好にできる。なお、複数の出力装置800に対応する通信設定をメモリ240に記憶させる構成とすれば、再生装置200は、複数の出力装置800に対してDDC通信をより良好にできる。
また、出力装置800に設けられた送受調整手段820のプルアップ抵抗824の抵抗値を調整する構成として、電流調整手段310と同様の構成を適用してもよい。具体的には、例えば制御部850にて電流調整手段310と同様の構成を制御して、再生装置300とEEPROM830との通信時におけるプルアップ抵抗824の抵抗値を、再生装置300とDVI/HDMIレシーバ840との通信時よりも大きくなる状態に調整する構成としてもよい。このような構成にすれば、EEPROM830との通信時におけるプルアップ抵抗824に流れる電流を、DVI/HDMIレシーバ840との通信時よりも減らすことができる。したがって、EEPROM830との通信時のアクノリッジの中間電位を下げることができる。また、EDID通信時の信号波形のタイミングを変化させることができる。よって、DDC通信をより良好にできる。
そして、出力装置800に設けられた送受調整手段820のプルアップ抵抗823の抵抗値を調整する構成として、波形電位整手段410と同様の構成を適用してもよい。このような構成にすれば、例えばDVI/HDMIレシーバ840との通信時とEEPROM830との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗823に流す電流を減らすことができる。したがって、DDC通信をさらに良好にできる。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)との通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)との通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置200,300,400に適用した構成について例示したが、これに限らずデータの通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、DVD、HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、D−VHS(Data Video Home System)方式に対応する記録装置や記録再生装置、AV(Audio Visual)アンプ、DV(Digital Video)方式やDVDレコーダ方式などのデジタル式のVTR(Videotape Recorder)一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。また、I2C通信以外の各種通信を実施する構成に適用してもよい。
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハードウェアあるいは1つのICなどの素子にて構成するなどしてもよく、いずれの形態としても利用できる。なお、プログラムや別途記録媒体から読み取らせる構成とすることにより、取扱が容易で、利用の拡大が容易に図れる。
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
このため、再生装置200は、プルアップ接続制御手段251にて、波形電位調整手段210でアクノリッジなどのSDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置200は、例えばDVI規格に対応する出力装置800とのDDC通信を失敗した原因が信号波形の中間電位によりSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形を調整することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
また、再生装置200のCPU250は、機器認証処理手段252にて、設定記憶領域に記憶された通信設定に基づいたSCL速度でDDC通信処理を実施する。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、機器認証処理手段252は、この変更された通信設定に基づいたSCL速度でDDC通信処理を実施する。
このため、再生装置200は、機器認証処理手段252にてSCL速度を変更することにより、SCLおよびSDAの通信タイミングを変更できる。したがって、再生装置200は、DDC通信を失敗した原因がSCLやSDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段252でSCL速度を変更することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に利用できる。
【0002】
ジなどが例示できる。
[0004]
出力装置800は、上述したようにDVI規格およびHDMI規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置800は、再生装置900から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置800は、コネクタ810と、送受調整手段820と、EEPROM(Electrically Erasable Programmable Read Only Memory)830と、DVI/HDMIレシーバ840と、制御部850と、図示しない、音声出力部と、表示部と、などを備えている。
[0005]
コネクタ810には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ810は、ケーブル700のDDCライン710が接続されるDDC入出力部811と、TMDSライン720が接続されるTMDS入出力部812と、などを備えている。
[0006]
送受調整手段820は、SCLやSDAの送受信時における信号成分を適宜調整する。そして、送受調整手段820は、MOSFET(Oxide−Semiconductor Field−Effect Transistor)821と、例えば100Ωの抵抗822と、所定の抵抗値のプルアップ抵抗823と、例えば4.7kΩのプルアップ抵抗824と、を備えている。ここで、プルアップ抵抗823の抵抗値は、DVI規格に対応する2.2kΩやHDMI規格に対応する47kΩなどである。MOSFET821のドレイン、ソースおよび抵抗822の直列回路は、DDC入出力部811およびDVI/HDMIレシーバ840の間に接続されている。また、MOSFET821およびDDC入出力部811の接続点と5Vの基準電源Vccとの間には、プルアップ抵抗823が接続されている。さらに、MOSFET821および抵抗822の接続点と3.3Vの基準電源Vcとの間には、プルアップ抵抗824が接続されている。そして、基準電源Vcおよびプルアップ抵抗824の間には、MOSFET821のゲートが接続されている。
[0007]
EEPROM830は、例えば100Ωの抵抗831を介してMOSFET821およびプルアップ抵抗823の接続点に接続されている。このEEPROM830は、EDIDを適宜読み出し可能に記憶している。
[0008]
DVI/HDMIレシーバ840は、TMDS入出力部812と、制御部850と、音声出力部と、表示部と、などに接続されている。このDVI/HDMIレシーバ840は、制御部850の制御により、再生装置900から入力されるKSVデータに基づいてHDCP演算
ジなどが例示できる。
[0004]
出力装置800は、上述したようにDVI規格およびHDMI規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置800は、再生装置900から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置800は、コネクタ810と、送受調整手段820と、EEPROM(Electrically Erasable Programmable Read Only Memory)830と、DVI/HDMIレシーバ840と、制御部850と、図示しない、音声出力部と、表示部と、などを備えている。
[0005]
コネクタ810には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ810は、ケーブル700のDDCライン710が接続されるDDC入出力部811と、TMDSライン720が接続されるTMDS入出力部812と、などを備えている。
[0006]
送受調整手段820は、SCLやSDAの送受信時における信号成分を適宜調整する。そして、送受調整手段820は、MOSFET(Oxide−Semiconductor Field−Effect Transistor)821と、例えば100Ωの抵抗822と、所定の抵抗値のプルアップ抵抗823と、例えば4.7kΩのプルアップ抵抗824と、を備えている。ここで、プルアップ抵抗823の抵抗値は、DVI規格に対応する2.2kΩやHDMI規格に対応する47kΩなどである。MOSFET821のドレイン、ソースおよび抵抗822の直列回路は、DDC入出力部811およびDVI/HDMIレシーバ840の間に接続されている。また、MOSFET821およびDDC入出力部811の接続点と5Vの基準電源Vccとの間には、プルアップ抵抗823が接続されている。さらに、MOSFET821および抵抗822の接続点と3.3Vの基準電源Vcとの間には、プルアップ抵抗824が接続されている。そして、基準電源Vcおよびプルアップ抵抗824の間には、MOSFET821のゲートが接続されている。
[0007]
EEPROM830は、例えば100Ωの抵抗831を介してMOSFET821およびプルアップ抵抗823の接続点に接続されている。このEEPROM830は、EDIDを適宜読み出し可能に記憶している。
[0008]
DVI/HDMIレシーバ840は、TMDS入出力部812と、制御部850と、音声出力部と、表示部と、などに接続されている。このDVI/HDMIレシーバ840は、制御部850の制御により、再生装置900から入力されるKSVデータに基づいてHDCP演算
【0004】
して、波形電位調整手段930は、例えば1.8kΩのプルアップ抵抗931を備えている。ここで、プルアップ抵抗931の抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。このプルアップ抵抗931は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
[0014]
電流調整手段940は、内部通信時やDDC通信時に流れる電流を調整する。そして、電流調整手段940は、例えば2kΩのプルアップ抵抗941を備えている。ここで、プルアップ抵抗941の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗941は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
[0015]
コンテンツデータ処理部950は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、HDMIトランスミッタ960と、などに接続されている。このコンテンツデータ処理部950は、CPU980の制御により、コンテンツデータをEDIDに基づく出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ960へ送信する。そして、コンテンツデータ処理部950は、記憶手段951と、MPEG(Moving Picture Experts Group)映像/音声やDTS(Digital Theater Systems)音声等のデコーダ952と、I(Interlace)/P(Progressive)映像変換および画質調整部(以下、I/P変換画質調整部と称す)953と、ビデオコンバータ954と、などを備えている。記憶手段951は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ952は、コンテンツデータを音声データおよび画像データに分離して、音声データをHDMIトランスミッタ960へ、画像データをI/P変換画質調整部953へ、それぞれ送信する。I/P変換画質調整部953は、デコーダ952からの画像データのI/P変換処理や画質調整処理を適宜実施する。ビデオコンバータ954は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段951としては、DVD_Disc、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置900は、STB(Set−top Box;セットトップボックス)のような放送波コンテンツをそのまま扱うものでもよい。
して、波形電位調整手段930は、例えば1.8kΩのプルアップ抵抗931を備えている。ここで、プルアップ抵抗931の抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。このプルアップ抵抗931は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
[0014]
電流調整手段940は、内部通信時やDDC通信時に流れる電流を調整する。そして、電流調整手段940は、例えば2kΩのプルアップ抵抗941を備えている。ここで、プルアップ抵抗941の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗941は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
[0015]
コンテンツデータ処理部950は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、HDMIトランスミッタ960と、などに接続されている。このコンテンツデータ処理部950は、CPU980の制御により、コンテンツデータをEDIDに基づく出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ960へ送信する。そして、コンテンツデータ処理部950は、記憶手段951と、MPEG(Moving Picture Experts Group)映像/音声やDTS(Digital Theater Systems)音声等のデコーダ952と、I(Interlace)/P(Progressive)映像変換および画質調整部(以下、I/P変換画質調整部と称す)953と、ビデオコンバータ954と、などを備えている。記憶手段951は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ952は、コンテンツデータを音声データおよび画像データに分離して、音声データをHDMIトランスミッタ960へ、画像データをI/P変換画質調整部953へ、それぞれ送信する。I/P変換画質調整部953は、デコーダ952からの画像データのI/P変換処理や画質調整処理を適宜実施する。ビデオコンバータ954は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段951としては、DVD_Disc、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置900は、STB(Set−top Box;セットトップボックス)のような放送波コンテンツをそのまま扱うものでもよい。
【0006】
ッタ960などとの内部通信を実施する。さらに、機器認証処理手段982は、各通信で取得した出力装置800およびHDMIトランスミッタ960のHDCP演算データに基づいて出力装置800および再生装置900を認証する。そして、出力装置800および再生装置900を認証できた場合にその旨の認証信号を出力制御手段983へ送信し、認証できない場合にその旨の不認証信号を出力制御手段983へ送信する。
[0021]
出力制御手段983は、機器認証処理手段982から認証信号を取得すると、CSSやCPRMあるいはCPPMなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段982から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【発明の開示】
【発明が解決しようとする課題】
[0022]
しかしながら、上述した図1に示すようなDVI規格の出力装置800では、電気的仕様がHDMI規格とは異なる場合がある。例えば、プルアップ抵抗823の抵抗値がHDMI規格に準拠する47kΩでない場合やプルアップ抵抗824の抵抗値の大小によって、I2C規格による送受信を良好に実施できなくなるような抵抗部材860や抵抗822,831がDDC入出力部811およびDVI/HDMIレシーバ840やEEPROM830間に直列に存在する場合がある。このため、再生装置900および出力装置800間のDDC通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
[0023]
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法、そのプログラムを提供することである。
【課題を解決するための手段】
[0024]
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したこと
ッタ960などとの内部通信を実施する。さらに、機器認証処理手段982は、各通信で取得した出力装置800およびHDMIトランスミッタ960のHDCP演算データに基づいて出力装置800および再生装置900を認証する。そして、出力装置800および再生装置900を認証できた場合にその旨の認証信号を出力制御手段983へ送信し、認証できない場合にその旨の不認証信号を出力制御手段983へ送信する。
[0021]
出力制御手段983は、機器認証処理手段982から認証信号を取得すると、CSSやCPRMあるいはCPPMなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段982から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【発明の開示】
【発明が解決しようとする課題】
[0022]
しかしながら、上述した図1に示すようなDVI規格の出力装置800では、電気的仕様がHDMI規格とは異なる場合がある。例えば、プルアップ抵抗823の抵抗値がHDMI規格に準拠する47kΩでない場合やプルアップ抵抗824の抵抗値の大小によって、I2C規格による送受信を良好に実施できなくなるような抵抗部材860や抵抗822,831がDDC入出力部811およびDVI/HDMIレシーバ840やEEPROM830間に直列に存在する場合がある。このため、再生装置900および出力装置800間のDDC通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
[0023]
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法、そのプログラムを提供することである。
【課題を解決するための手段】
[0024]
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、を具備したこと
【0007】
を特徴とする。
[0025]
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速度で前記通信手段に前記I2C通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする。
[0026]
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
[0027]
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
[0028]
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
[0029]
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
[0030]
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速
を特徴とする。
[0025]
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速度で前記通信手段に前記I2C通信を実施させる制御をする通信速度制御手段と、を具備したことを特徴とする。
[0026]
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
[0027]
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
[0028]
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
[0029]
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
[0030]
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速
【0008】
度で前記通信手段に前記I2C通信を実施させる制御をすることを特徴とする。
【図面の簡単な説明】
[0031]
[図1]従来の再生システムの概略構成を示すブロック図である。
[図2]本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である。
[図3]前記実施の形態におけるDDC通信設定テーブルの概略構成を示す模式図である。
[図4]前記実施の形態におけるDDC通信処理を示すフローチャートである。
[図5]本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。
[図6]本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
[図7]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
[図8]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
[図9]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
【符号の説明】
[0032]
21B 通信速度設定情報としてのSCL速度情報
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
度で前記通信手段に前記I2C通信を実施させる制御をすることを特徴とする。
【図面の簡単な説明】
[0031]
[図1]従来の再生システムの概略構成を示すブロック図である。
[図2]本発明の一実施の形態に係る再生システムの概略構成を示すブロック図である。
[図3]前記実施の形態におけるDDC通信設定テーブルの概略構成を示す模式図である。
[図4]前記実施の形態におけるDDC通信処理を示すフローチャートである。
[図5]本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。
[図6]本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
[図7]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
[図8]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
[図9]本発明のさらに他の実施の形態に係る波形電位調整手段の概略構成を示す回路図である。
【符号の説明】
[0032]
21B 通信速度設定情報としてのSCL速度情報
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
【0010】
と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
[0035]
再生装置200は、HDMI規格に対応している。この再生装置200は、出力装置800との間でデータとしてのSDAの通信を適宜実施する。そして、このSDAに基づいてHDCP認証処理を適宜実施して、この再生装置200が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置200は、コネクタ910と、信号波形調整手段としての波形電位調整手段210と、データ処理手段としてのコンテンツデータ処理部220と、データ処理手段としてのHDMIトランスミッタ230と、記憶手段としてのメモリ240と、演算手段としてのCPU250と、などを備えている。
[0036]
波形電位調整手段210は、DDC通信時のSCLやSDAの信号波形に対応する電位を調整する。そして、この波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。
[0037]
HDMI波形調整手段211は、DDC通信時のHDMI規格に対応する機器からのSDAなどの信号波形をCPU250で認識可能な状態に調整する。そして、HDMI波形調整手段211は、例えば1.8kΩのプルアップ抵抗211Aと、接続状態切換手段211Bと、を備えている。ここで、プルアップ抵抗211Aの抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびCPU250の図示しないDDC通信ポートの接続点(以下、DDC専用接続点と称す)と5Vの基準電源Vccとの間に接続されている。ここで、DDC専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段211Bは、CPU250の図示しないHDMIポートに接続されている。そして、接続状態切換手段211Bは、HDMIポートから制御信号が入力されると、プルアップ抵抗211Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗211Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗211Aが基準電源Vccに接続された状態をHDMI波形調整手段211がオンされた状態と、接続されていない状態をHDMI波形調整手段211がオフされた状態と、適宜称して説明する。
と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
[0035]
再生装置200は、HDMI規格に対応している。この再生装置200は、出力装置800との間でデータとしてのSDAの通信を適宜実施する。そして、このSDAに基づいてHDCP認証処理を適宜実施して、この再生装置200が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置200は、コネクタ910と、信号波形調整手段としての波形電位調整手段210と、データ処理手段としてのコンテンツデータ処理部220と、データ処理手段としてのHDMIトランスミッタ230と、記憶手段としてのメモリ240と、演算手段としてのCPU250と、などを備えている。
[0036]
波形電位調整手段210は、DDC通信時のSCLやSDAの信号波形に対応する電位を調整する。そして、この波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。
[0037]
HDMI波形調整手段211は、DDC通信時のHDMI規格に対応する機器からのSDAなどの信号波形をCPU250で認識可能な状態に調整する。そして、HDMI波形調整手段211は、例えば1.8kΩのプルアップ抵抗211Aと、接続状態切換手段211Bと、を備えている。ここで、プルアップ抵抗211Aの抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびCPU250の図示しないDDC通信ポートの接続点(以下、DDC専用接続点と称す)と5Vの基準電源Vccとの間に接続されている。ここで、DDC専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段211Bは、CPU250の図示しないHDMIポートに接続されている。そして、接続状態切換手段211Bは、HDMIポートから制御信号が入力されると、プルアップ抵抗211Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗211Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗211Aが基準電源Vccに接続された状態をHDMI波形調整手段211がオンされた状態と、接続されていない状態をHDMI波形調整手段211がオフされた状態と、適宜称して説明する。
【0011】
[0038]
DVI波形調整手段212は、DDC通信時のHDMI規格に対応しない機器、例えばHDMI規格に対応しているが通信状態が良好でない状態の機器や、DVI規格に対応する機器からのSDAなどの信号波形を、CPU250で認識可能な状態に調整する。そして、DVI波形調整手段212は、例えば4.7kΩのプルアップ抵抗212Aと、接続状態切換手段212Bと、を備えている。ここで、プルアップ抵抗212Aの抵抗値は、HDMI規格に準拠しないいずれの値であってもよい。プルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびCPU250のDDC通信ポートの接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。また、接続状態切換手段212Bは、CPU250の図示しないDVIポートに接続されている。そして、接続状態切換手段212Bは、CDVIポートから制御信号が入力されると、プルアップ抵抗212Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗212Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗212Aが基準電源Vccに接続された状態をDVI波形調整手段212がオンされた状態と、接続されていない状態をDVI波形調整手段212がオフされた状態と、適宜称して説明する。
[0039]
コンテンツデータ処理部220は、CPU250の図示しない内部通信ポートと、HDMIトランスミッタ230と、などに接続されている。このコンテンツデータ処理部220は、内部通信によるCPU250の制御により、コンテンツデータを出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ230へ送信する。そして、コンテンツデータ処理部220は、記憶手段221と、デコーダ222と、I/P変換画質調整部223と、ビデオコンバータ224と、などを備えている。ここで、記憶手段221としては、HD(Hard Disk)などの磁気ディスク、DVD(Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
[0040]
HDMIトランスミッタ230は、CPU250の内部通信ポートと、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ230は、再生装置200や出力装置800のKSVデータ、出力装置800のKSVデータに基づくHDCP演算データの送受信
[0038]
DVI波形調整手段212は、DDC通信時のHDMI規格に対応しない機器、例えばHDMI規格に対応しているが通信状態が良好でない状態の機器や、DVI規格に対応する機器からのSDAなどの信号波形を、CPU250で認識可能な状態に調整する。そして、DVI波形調整手段212は、例えば4.7kΩのプルアップ抵抗212Aと、接続状態切換手段212Bと、を備えている。ここで、プルアップ抵抗212Aの抵抗値は、HDMI規格に準拠しないいずれの値であってもよい。プルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびCPU250のDDC通信ポートの接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。また、接続状態切換手段212Bは、CPU250の図示しないDVIポートに接続されている。そして、接続状態切換手段212Bは、CDVIポートから制御信号が入力されると、プルアップ抵抗212Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗212Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗212Aが基準電源Vccに接続された状態をDVI波形調整手段212がオンされた状態と、接続されていない状態をDVI波形調整手段212がオフされた状態と、適宜称して説明する。
[0039]
コンテンツデータ処理部220は、CPU250の図示しない内部通信ポートと、HDMIトランスミッタ230と、などに接続されている。このコンテンツデータ処理部220は、内部通信によるCPU250の制御により、コンテンツデータを出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ230へ送信する。そして、コンテンツデータ処理部220は、記憶手段221と、デコーダ222と、I/P変換画質調整部223と、ビデオコンバータ224と、などを備えている。ここで、記憶手段221としては、HD(Hard Disk)などの磁気ディスク、DVD(Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
[0040]
HDMIトランスミッタ230は、CPU250の内部通信ポートと、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ230は、再生装置200や出力装置800のKSVデータ、出力装置800のKSVデータに基づくHDCP演算データの送受信
【0037】
[0128]
そして、出力装置800に設けられた送受調整手段820のプルアップ抵抗823の抵抗値を調整する構成として、波形電位整手段410と同様の構成を適用してもよい。このような構成にすれば、例えばDVI/HDMIレシーバ840との通信時とEEPROM830との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗823に流す電流を減らすことができる。したがって、DDC通信をさらに良好にできる。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)と通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
[0129]
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置200,300,400に適用した構成について例示したが、これに限らずデータのI2C通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、DVD、HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、D−VHS(Data Video Home System)方式に対応する記録装置や記録再生装置、AV(Audio Visual)アンプ、DV(Digital Video)方式やDVDレコーダ方式などのデジタル式のVTR(Videotape Recorder)一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
[0130]
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハー
[0128]
そして、出力装置800に設けられた送受調整手段820のプルアップ抵抗823の抵抗値を調整する構成として、波形電位整手段410と同様の構成を適用してもよい。このような構成にすれば、例えばDVI/HDMIレシーバ840との通信時とEEPROM830との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗823に流す電流を減らすことができる。したがって、DDC通信をさらに良好にできる。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)と通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
[0129]
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置200,300,400に適用した構成について例示したが、これに限らずデータのI2C通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、DVD、HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、D−VHS(Data Video Home System)方式に対応する記録装置や記録再生装置、AV(Audio Visual)アンプ、DV(Digital Video)方式やDVDレコーダ方式などのデジタル式のVTR(Videotape Recorder)一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
[0130]
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハー
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に関する。
従来、再生装置で再生するテレビ番組や映画などのコンテンツを出力装置で出力させる再生システムが知られている。そして、このような再生システムにおいて、著作権保護技術であるHDCP(High-Bandwidth Digital Content Protection)を利用して、CSS(Content Scramble System)やCPRM(Content Protection for Recordable Media)あるいはCPPM(Content Protection for Prerecorded Media)などにより出力が許可されたコンテンツを適宜出力させる例えば図1に示すような構成が知られている。そして、この図1に示す再生システム600は、ケーブル700と、出力装置800と、再生装置900と、などを備えている。
ケーブル700は、DVI(Digital Visual Interface)規格およびHDMI(High-Definition Multimedia Interface)規格に対応した機器の出力装置800と、HDMI規格に対応した機器の再生装置900と、をI2C(Inter-Integrated Circuit)通信により各種情報の送受信が可能な状態に接続する。そして、ケーブル700は、シリアルクロック(以下、SCLと称す)やシリアルデータ(以下、SDAと称す)の送受信に利用されるDDC(Display Data Channel)ライン710と、再生装置900で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ(以下、コンテンツデータと称す)などの送受信に利用されるTMDS(Transition Minimized Differential Signaling:商標登録)ライン720と、などを備えている。ここで、SDAとして送受信されるデータとしては、HDCPに基づく各装置800,900のAuthentication処理(以下、HDCP認証処理と称す)に利用されるKSV(Key Selection Vector)データ、このKSVデータに基づく所定の演算結果に関するHDCP演算データ、出力装置800の型式や各種設定値などに関するEDID(Extend Display Identification Data)、出力装置800からのアクノリッジなどが例示できる。
出力装置800は、上述したようにDVI規格およびHDMI規格に対応した例えばプロジェクタやテレビあるいはパーソナルコンピュータなどである。この出力装置800は、再生装置900から出力されるコンテンツデータを取得して適宜出力する。そして、出力装置800は、コネクタ810と、送受調整手段820と、EEPROM(Electrically Erasable Programmable Read Only Memory)830と、DVI/HDMIレシーバ840と、制御部850と、図示しない、音声出力部と、表示部と、などを備えている。
コネクタ810には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ810は、ケーブル700のDDCライン710が接続されるDDC入出力部811と、TMDSライン720が接続されるTMDS入出力部812と、などを備えている。
送受調整手段820は、SCLやSDAの送受信時における信号成分を適宜調整する。そして、送受調整手段820は、MOSFET(Oxide-Semiconductor Field-Effect Transistor)821と、例えば100Ωの抵抗822と、所定の抵抗値のプルアップ抵抗823と、例えば4.7kΩのプルアップ抵抗824と、を備えている。ここで、プルアップ抵抗823の抵抗値は、DVI規格に対応する2.2kΩやHDMI規格に対応する47kΩなどである。MOSFET821のドレイン、ソースおよび抵抗822の直列回路は、DDC入出力部811およびDVI/HDMIレシーバ840の間に接続されている。また、MOSFET821およびDDC入出力部811の接続点と5Vの基準電源Vccとの間には、プルアップ抵抗823が接続されている。さらに、MOSFET821および抵抗822の接続点と3.3Vの基準電源Vcとの間には、プルアップ抵抗824が接続されている。そして、基準電源Vcおよびプルアップ抵抗824の間には、MOSFET821のゲートが接続されている。
EEPROM830は、例えば100Ωの抵抗831を介してMOSFET821およびプルアップ抵抗823の接続点に接続されている。このEEPROM830は、EDIDを適宜読み出し可能に記憶している。
DVI/HDMIレシーバ840は、TMDS入出力部812と、制御部850と、音声出力部と、表示部と、などに接続されている。このDVI/HDMIレシーバ840は、制御部850の制御により、再生装置900から入力されるKSVデータに基づいてHDCP演算データを生成する。そして、HDCP演算データや出力装置800のKSVデータなどを再生装置900へ出力する。また、再生装置900から出力される暗号化されたコンテンツデータを適宜復号化して、コンテンツの音声を音声出力部から出力させたり、画像を表示部で表示させる。
制御部850は、DVI/HDMIレシーバ840の動作を適宜制御する。具体的には、制御部850は、出力装置800がケーブル700を介して再生装置900に接続されたことを検出すると、DVI/HDMIレシーバ840の動作を適宜制御して、KSVデータ、HDCP演算データなどを再生装置900へ出力させる。
再生装置900は、上述したようにHDMI規格に対応している。この再生装置900は、HDCP認証処理を適宜実施して、例えばこの再生装置900が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置900は、コネクタ910と、ゲートスイッチ手段920と、波形電位調整手段930と、電流調整手段940と、コンテンツデータ処理部950と、HDMIトランスミッタ960と、メモリ970と、CPU(Central Processing Unit)980と、などを備えている。
コネクタ910には、ケーブル700の図示しないコネクタが着脱可能に接続される。このコネクタ910は、DDCライン710に接続されるDDC入出力部911と、TMDSライン720に接続されるTMDS入出力部912と、などを備えている。
ゲートスイッチ手段920は、DDC入出力部911およびCPU980の図示しない通信ポートに接続されている。また、ゲートスイッチ手段920は、CPU980の図示しないスイッチポートにも接続されている。このゲートスイッチ手段920は、CPU980のスイッチポートから制御信号が入力されると、CPU980およびDDC入出力部911を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、CPU980およびDDC入出力部911を接続しない。なお、以下において、CPU980および出力装置800間の各種データの通信をDDC通信と、CPU980およびコンテンツデータ処理部950やHDMIトランスミッタ960間の各種データの通信を内部通信と適宜称して説明する。
波形電位調整手段930は、DDC通信時のHDMI規格に対応する機器からのSCLやSDAの信号波形に対応する電位をCPU980で認識可能な状態に調整する。そして、波形電位調整手段930は、例えば1.8kΩのプルアップ抵抗931を備えている。ここで、プルアップ抵抗931の抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。このプルアップ抵抗931は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
電流調整手段940は、内部通信時やDDC通信時に流れる電流を調整する。そして、電流調整手段940は、例えば2kΩのプルアップ抵抗941を備えている。ここで、プルアップ抵抗941の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗941は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
コンテンツデータ処理部950は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、HDMIトランスミッタ960と、などに接続されている。このコンテンツデータ処理部950は、CPU980の制御により、コンテンツデータをEDIDに基づく出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ960へ送信する。そして、コンテンツデータ処理部950は、記憶手段951と、MPEG(Moving Picture Experts Group)映像/音声やDTS(Digital Theater Systems)音声等のデコーダ952と、I(Interlace)/P(Progressive)映像変換および画質調整部(以下、I/P変換画質調整部と称す)953と、ビデオコンバータ954と、などを備えている。記憶手段951は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ952は、コンテンツデータを音声データおよび画像データに分離して、音声データをHDMIトランスミッタ960へ、画像データをI/P変換画質調整部953へ、それぞれ送信する。I/P変換画質調整部953は、デコーダ952からの画像データのI/P変換処理や画質調整処理を適宜実施する。ビデオコンバータ954は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段951としては、DVD_Disc、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置900は、STB(Set-top Box; セットトップボックス)のような放送波コンテンツをそのまま扱うものでもよい。
HDMIトランスミッタ960は、ゲートスイッチ手段920およびCPU980の通信ポートの接続点と、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ960は、出力装置800がケーブル700を介して接続されたことを認識すると、再生装置900のKSVデータをCPU980へ送信する。また、HDMIトランスミッタ960は、CPU980にて取得した出力装置800のKSVデータに基づいて、HDCP演算データを生成してCPU980へ送信する。さらに、HDMIトランスミッタ960は、コンテンツデータ処理部950で処理されたコンテンツデータを暗号化して出力装置800へ出力する。
メモリ970は、CPU980に接続され出力装置800のEDIDを適宜読み出し可能に記憶する。また、メモリ970は、再生装置900全体を動作制御するOS(Operating System)上に展開される各種プログラムなどを記憶している。
CPU980は、出力装置800やHDMIトランスミッタ960からのHDCP演算データ、あるいは出力装置800のEDIDを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、CPU980は、通信対象切換手段981と、機器認証処理手段982と、出力制御手段983と、などを備えている。
通信対象切換手段981は、機器認証処理手段982にてDDC通信が実施される旨を、例えばコネクタ910のDDC入出力部911にDDCライン710が接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段920へ出力する。また、機器認証処理手段982などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920へ出力しない。
機器認証処理手段982は、通信対象切換手段981によりDDC通信が可能な状態に設定されたことを認識すると、HDMI規格の推奨速度である例えば100kHzのSCLの速度(以下、SCL速度と称す)で出力装置800とのDDC通信を適宜実施する。また、機器認証処理手段982は、通信対象切換手段981によりDDC通信が可能な状態に設定されたことを認識すると、出力装置800の電源がオフの状態であっても出力装置800に5Vの電源を供給する。そして、EEPROM830からEDIDを取得して、このEDIDをメモリ970に適宜読み出し可能に記憶させる。また、機器認証処理手段982は、内部通信が可能な状態に設定されたことを認識すると、DDC通信時よりも速い例えば400kHzのSCL速度でコンテンツデータ処理部950やHDMIトランスミッタ960などとの内部通信を実施する。さらに、機器認証処理手段982は、各通信で取得した出力装置800およびHDMIトランスミッタ960のHDCP演算データに基づいて出力装置800および再生装置900を認証する。そして、出力装置800および再生装置900を認証できた場合にその旨の認証信号を出力制御手段983へ送信し、認証できない場合にその旨の不認証信号を出力制御手段983へ送信する。
出力制御手段983は、機器認証処理手段982から認証信号を取得すると、CSSやCPRMあるいはCPPMなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段982から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
しかしながら、上述した図1に示すようなDVI規格の出力装置800では、電気的仕様がHDMI規格とは異なる場合がある。例えば、プルアップ抵抗823の抵抗値がHDMI規格に準拠する47kΩでない場合やプルアップ抵抗824の抵抗値の大小によって、I2C規格による送受信を良好に実施できなくなるような抵抗部材860や抵抗822,831がDDC入出力部811およびDVI/HDMIレシーバ840やEEPROM830間に直列に存在する場合がある。このため、再生装置900および出力装置800間のDDC通信が正常に実施されないおそれがあるという問題点が一例として挙げられる。
本発明の目的は、このような点に鑑みて、データの通信を良好に実施可能な通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法、そのプログラムを提供することである。
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、I 2 C通信の対象となる通信対象装置を特定する通信対象特定情報を取得する通信対象特定情報取得手段とを具備し、前記信号波形調整制御手段は、前記信号波形調整手段に前記信号波形を前記通信対象特定情報で特定される前記通信対象装置に対応する状態に調整させる制御をし、前記信号波形調整手段は、前記信号波形を調整する処理として前記信号波形に対応する電位を調整する処理を実施する波形電位調整手段であり、前記波形電位調整手段は、前記通信手段および前記通信対象装置の接続点と基準電源との間に接続可能なプルアップ抵抗を備え、前記信号波形調整制御手段は、前記信号波形を調整させる制御として、所定の抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をし、前記信号波形調整手段は、前記接続点および前記基準電源の間に接続されHDMI規格に準拠しない抵抗値の第1の前記プルアップ抵抗と、前記接続点および前記基準電源のいずれか一方に前記第1のプルアップ抵抗と並列に接続され前記第1のプルアップ抵抗との合成抵抗値がHDMI規格に準拠する抵抗値となる状態に抵抗値が設定された第2の前記プルアップ抵抗と、この第2のプルアップ抵抗と直列に接続され前記第2のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、前記信号波形調整制御手段は、前記接続状態切換手段に前記接続点の前記信号波形に対応する電位に基づいて前記第2のプルアップ抵抗を前記いずれか他方に接続させる制御をすることを特徴とする。
本発明の通信状態制御装置は、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、所定の通信状態での前記I2C通信が可能か否かを判断する判断手段と、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速度で前記通信手段に前記I2C通信を実施させる制御をする通信速度制御手段と、を具備し、前記通信速度制御手段は、最初の前記I 2 C通信時にHDMI規格に準拠した通信速度で前記I 2 C通信を実施させる制御をすることを特徴とする。
本発明の通信制御装置は、前述した本発明の通信状態制御装置を具備したことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信状態制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信処理装置は、前述した本発明の通信制御装置と、データを処理するデータ処理手段と、このデータ処理手段および前記通信対象装置とのデータのI2C通信を実施する前記通信手段と、を具備し、前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させたことを特徴とする。
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をすることを特徴とする。
本発明の通信状態制御方法は、演算手段により、データのI2C通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、前記演算手段は、所定の通信状態での前記I2C通信が可能か否かを判断し、前記I2C通信が不可能であると判断された場合、この不可能であると判断されたI2C通信時の通信速度とは異なる通信速度で前記通信手段に前記I2C通信を実施させる制御をすることを特徴とする。
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を有する再生装置を備えた再生システムを例示して説明する。なお、以下において、従来の再生システム600と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生システム600と略同一の構成要件については、同一名称を付しその説明を簡略化する。なお、I2C通信はある特定の回路条件(製品内部での通信に使う場合)においては、通信使用を満足できるように設計手法が規定されているが、通信条件が不特定である外部機器との通信に対しては保証の限りではなく、本実施の形態ではこれを補うように通信可能にする
〔再生システムの構成〕
図2において、100は再生システムである。この再生システム100は、著作権保護技術のHDCPを利用して、CSSやCPRMなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム100は、ケーブル700と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
図2において、100は再生システムである。この再生システム100は、著作権保護技術のHDCPを利用して、CSSやCPRMなどにより出力が許可されたテレビ番組や映画などのコンテンツを適宜出力させる。そして、再生システム100は、ケーブル700と、通信対象装置としての出力装置800と、再生装置200と、などを備えている。なお、出力装置800としては、図1に示す従来の再生システム600における構成を用い、説明を省略する。
再生装置200は、HDMI規格に対応している。この再生装置200は、出力装置800との間でデータとしてのSDAの通信を適宜実施する。そして、このSDAに基づいてHDCP認証処理を適宜実施して、この再生装置200が有するコンテンツデータを出力装置800で適宜出力させる処理をする。そして、再生装置200は、コネクタ910と、信号波形調整手段としての波形電位調整手段210と、データ処理手段としてのコンテンツデータ処理部220と、データ処理手段としてのHDMIトランスミッタ230と、記憶手段としてのメモリ240と、演算手段としてのCPU250と、などを備えている。
波形電位調整手段210は、DDC通信時のSCLやSDAの信号波形に対応する電位を調整する。そして、この波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。
HDMI波形調整手段211は、DDC通信時のHDMI規格に対応する機器からのSDAなどの信号波形をCPU250で認識可能な状態に調整する。そして、HDMI波形調整手段211は、例えば1.8kΩのプルアップ抵抗211Aと、接続状態切換手段211Bと、を備えている。ここで、プルアップ抵抗211Aの抵抗値は、HDMI規格に準拠する1.5〜2.0kΩのいずれの値であってもよい。プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびCPU250の図示しないDDC通信ポートの接続点(以下、DDC専用接続点と称す)と5Vの基準電源Vccとの間に接続されている。ここで、DDC専用接続点が本発明の通信手段および通信対象装置の接続点として機能する。また、接続状態切換手段211Bは、CPU250の図示しないHDMIポートに接続されている。そして、接続状態切換手段211Bは、HDMIポートから制御信号が入力されると、プルアップ抵抗211Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗211Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗211Aが基準電源Vccに接続された状態をHDMI波形調整手段211がオンされた状態と、接続されていない状態をHDMI波形調整手段211がオフされた状態と、適宜称して説明する。
DVI波形調整手段212は、DDC通信時のHDMI規格に対応しない機器、例えばHDMI規格に対応しているが通信状態が良好でない状態の機器や、DVI規格に対応する機器からのSDAなどの信号波形を、CPU250で認識可能な状態に調整する。そして、DVI波形調整手段212は、例えば4.7kΩのプルアップ抵抗212Aと、接続状態切換手段212Bと、を備えている。ここで、プルアップ抵抗212Aの抵抗値は、HDMI規格に準拠しないいずれの値であってもよい。プルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびCPU250のDDC通信ポートの接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。また、接続状態切換手段212Bは、CPU250の図示しないDVIポートに接続されている。そして、接続状態切換手段212Bは、CDVIポートから制御信号が入力されると、プルアップ抵抗212Aを基準電源Vccに接続する。また、制御信号が入力されないと、プルアップ抵抗212Aを基準電源Vccに接続しない。なお、以下において、プルアップ抵抗212Aが基準電源Vccに接続された状態をDVI波形調整手段212がオンされた状態と、接続されていない状態をDVI波形調整手段212がオフされた状態と、適宜称して説明する。
コンテンツデータ処理部220は、CPU250の図示しない内部通信ポートと、HDMIトランスミッタ230と、などに接続されている。このコンテンツデータ処理部220は、内部通信によるCPU250の制御により、コンテンツデータを出力装置800の各種設定値などに対応した状態に処理してHDMIトランスミッタ230へ送信する。そして、コンテンツデータ処理部220は、記憶手段221と、デコーダ222と、I/P変換画質調整部223と、ビデオコンバータ224と、などを備えている。ここで、記憶手段221としては、HD(Hard Disk)などの磁気ディスク、DVD(Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
HDMIトランスミッタ230は、CPU250の内部通信ポートと、TMDS入出力部912と、に接続されている。このHDMIトランスミッタ230は、再生装置200や出力装置800のKSVデータ、出力装置800のKSVデータに基づくHDCP演算データの送受信を内部通信により適宜実施する。さらに、HDMIトランスミッタ230は、コンテンツデータ処理部220で処理されたコンテンツデータを暗号化して出力装置800へ出力する。
ここで、コンテンツデータ処理部220やHDMIトランスミッタ230および内部通信ポートの接続点(以下、内部専用接続点と称す)は、DDC専用接続点から独立して設けられている。また、このDDC専用接続点のCPU250の入力スレッシュホルドは、5Vトレラントである。すなわち、CPU250の入力スレッシュホルドは、ある程度の後述する中間電位をローレベルと認識する構成、例えば0〜1.5V程度の電位をローレベルと検出するようなシュミット回路のような不感帯を有する構成である。ここで、内部専用接続点が、本発明の通信手段およびデータ処理手段の接続点として機能する。
メモリ240は、CPU250で取得されたり生成された各種情報を適宜読み出し可能に記憶する。そして、メモリ240は、図示しない、EDID記憶領域と、設定テーブル記憶領域と、設定記憶領域と、フラグ記憶領域と、などを備えている。なお、ここでは、メモリ240が上述した4つの領域を備えた構成について例示したが、これに限らず例えば上述した領域を備えない構成や、さらに他の領域を備えた構成などとしてもよい。
EDID記憶領域は、CPU250で出力装置800から取得されたEDIDを適宜読み出し可能に記憶する。
設定テーブル記憶領域は、例えば図3に示すようなDDC通信設定テーブル20を適宜読み出し可能に記憶する。このDDC通信設定テーブル20は、CPU250にて実施されるDDC通信時の通信設定に関する2N(Nは自然数)個のDDC通信設定情報21が1つのデータ構造として関連付けられて構成されている。
DDC通信設定情報21は、1つの通信設定に関する情報である。そして、DDC通信設定情報21は、通信設定名称情報21Aと、通信速度設定情報としてのSCL速度情報21Bと、信号波形調整情報としての制御信号出力情報21Cと、が1つのデータ構造として関連付けられて構成されている。
通信設定名称情報21Aは、通信設定の名称である例えば「設定i(iはN以下の自然数)」などを示す情報である。
SCL速度情報21Bは、設定iのDDC通信時におけるSCL速度を示す情報である。ここで、設定(2J−1)(JはN以下の自然数)および設定(2J)のSCL速度は、同じ速度とされている。また、設定(2J)のSCL速度は、設定(2H)(HはJ未満の自然数)のSCL速度よりも速い速度とされている。さらに、設定1および設定2のSCL速度すなわち最も速いSCL速度は、I2C通信での標準速度である100kHzとされている。また、設定(2N−1)および設定(2N)のSCL速度すなわち最も遅いSCL速度は、50kHzとされている。なお、ここでは、SCL速度を50kHz〜100kHzの間で設定する構成について例示するが、これに限らず50kHz以下や100kHz以上に設定する構成としてもよい。
制御信号出力情報21Cは、設定iのDDC通信時にHDMIポートおよびDVIポートのうちのいずれか一方から制御信号を出力する旨が記載された情報である。ここで、設定(2J−1)に対応する制御信号出力情報21Cは、HDMIポートから制御信号を出力する旨、すなわちHDMI波形調整手段211のみをオンする旨が記載された情報である。また、設定(2J)に対応する制御信号出力情報21Cは、DVIポートから制御信号を出力する旨、すなわちDVI波形調整手段212のみをオンする旨が記載された情報である。
なお、DDC通信設定情報21の各情報21A〜21Cの構成としては、上述した構成に限られず適宜他の構成としてもよい。すなわち、例えば最も速いSCL速度を100kHz以上の例えば400kHzとする構成や、最も遅いSCL速度を50kHz以下の例えば30kHzとする構成などとしてもよい。また、設定1のSCL速度を、400kHzや50kHzなど100kHz以外の速度とする構成としてもよい。
設定記憶領域は、CPU250によりDDC通信の通信設定として設定される設定iに対応するDDC通信設定情報21を適宜読み出し可能に記憶する。この設定記憶領域には、DDC通信設定テーブル20に組み込まれたDDC通信設定情報21のうちのいずれか1つが記憶される。
フラグ記憶領域は、失敗フラグFを適宜読み出し可能に記憶する。この失敗フラグFは、設定記憶領域のDDC通信設定情報21に基づく1回目のDDC通信が失敗したか否かを示す。例えば、失敗フラグFは、「0」であれば1回目のDDC通信が失敗していないことを示し、「1」であれば1回目のDDC通信が失敗していることを示す。なお、ここでは、失敗フラグFをフラグ記憶領域に記憶させる構成について例示するが、これに限らず失敗フラグFを記憶させずに例えば失敗回数を計数するカウンタをCPU250に設ける構成としてもよい。
また、メモリ240は、再生装置200全体を動作制御するOS上に展開される各種プログラムなどを記憶している。このメモリ240としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばCMOS(Complementary Metal-Oxide Semiconductor)メモリやフラッシュメモリあるいはEEPROM(Electrically Erasable Programmable Read Only Memory)などを用いるのが一般的である。なお、メモリ240としては、HD、DVD、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。
CPU250は、従来の再生装置900のCPU980と同様にコンテンツデータを出力させる制御をする。そして、CPU250は、信号波形調整制御手段としてのプルアップ接続制御手段251と、通信速度制御手段としても機能する通信手段としての機器認証処理手段252と、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段253と、出力制御手段254と、などを備えている。なお、プルアップ接続制御手段251、機器認証処理手段252、および、通信設定変更手段253にて、本発明の通信状態制御装置および通信制御装置が構成されている。また、コンテンツデータ処理部220、HDMIトランスミッタ230、プルアップ接続制御手段251、機器認証処理手段252、および、通信設定変更手段253にて、本発明の通信処理装置が構成されている。なお、本発明の通信状態制御装置としては、プルアップ接続制御手段251を設けない構成としてもよい。
プルアップ接続制御手段251は、各波形調整手段211,212の接続状態切換手段211B,212Bを制御する。具体的には、プルアップ接続制御手段251は、メモリ240の設定記憶領域に記憶されたDDC通信設定情報21から制御信号出力情報21Cを適宜取得する。そして、この制御信号出力情報21Cに基づいて、制御信号を接続状態切換手段211B,212Bのうちのいずれか一方へ出力する。なお、ここでは、制御信号出力情報21Cに基づいて制御信号を出力する構成について例示するが、これに限らず例えば通信が失敗したことを認識するごとに設定1、設定2、設定3などで通信が成功するまで制御信号を順次切り換えて出力する構成としてもよい。
機器認証処理手段252は、HDCP認証処理を適宜実施する。具体的には、機器認証処理手段252は、メモリ240の設定記憶領域に記憶されたDDC通信設定情報21からSCL速度情報21Bを適宜取得する。そして、このSCL速度情報21Bの速度でKSVデータ、HDCP演算データ、EDIDなどのDDC通信を実施する。さらに、機器認証処理手段252は、SDAのDDC通信が成功したことを認識した場合、その旨の通信成功信号を通信設定変更手段253へ出力する。また、DDC通信の失敗を認識した場合、その旨の通信失敗信号を出力する。ここで、SDAのDDC通信が失敗する原因としては、例えば出力装置800からのアクノリッジなどのSDAの信号波形のローレベルの電位が中間電位となり、アクノリッジなどを正しく認識できなくなることが例示できる。さらに、SCLやSDAの信号波形の立ち上がり具合や立ち下がり具合により、SCLやSDAの通信タイミングがI2C通信の何らかの規格違反や誤検出のタイミングとなることなどが例示できる。また、例えばセットアップ、ホールドタイムや通信ストップ条件などが例示できる。
そして、機器認証処理手段252は、例えば400kHzのSCL速度でKSVデータやHDCP演算データの内部通信を適宜実施する。さらに、機器認証処理手段252は、出力装置800および再生装置200を認証できたか否かに基づいて、認証信号または不認証信号を出力制御手段254へ送信する。
通信設定変更手段253は、DDC通信の通信設定を適宜変更する。具体的には、通信設定変更手段253は、機器認証処理手段252にて再生装置200および出力装置800の接続が認識された場合、メモリ240の設定テーブル記憶領域に記憶されたDDC通信設定テーブル20から設定1のDDC通信設定情報21を取得して、DDC通信の通信設定を設定1に設定する。そして、通信設定変更手段253は、この設定1のDDC通信設定情報21をメモリ240の設定記憶領域に記憶させる処理、すなわち設定1を設定記憶領域に記憶させる処理を実施する。
また、通信設定変更手段253は、機器認証処理手段252から通信成功信号を取得すると、設定記憶領域の通信設定に基づくDDC通信が成功したと認識する。そして、この成功した通信設定に対応するDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち成功した通信設定を設定記憶領域に記憶させる処理を実施する。また、通信設定変更手段253は、失敗フラグFを「0」に設定する。
さらに、通信設定変更手段253は、機器認証処理手段252から通信失敗信号を取得すると、設定記憶領域の通信設定に基づくDDC通信が失敗したと認識するとともに、失敗フラグFの設定を認識する。そして、失敗フラグFが「0」に設定されていることを認識すると、例えば各装置800,200の接続確定直後における通信不安定時のエラーやケーブル700の品質などにより、1回目のDDC通信が偶然失敗した可能性があると判断する。そして、1回失敗した通信設定に対応するDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち1回失敗した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、通信設定変更手段253は、失敗フラグFを「1」に設定する。また、通信設定変更手段253は、失敗フラグFが「1」に設定されていることを認識すると、DDC通信が2回連続失敗したため設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断する。そして、通信設定を変更する処理を実施する。具体的には、通信設定変更手段253は、例えば連続失敗した通信設定が設定iの場合、DDC通信設定テーブル20から設定(i+1)のDDC通信設定情報21を取得する。そして、通信設定変更手段253は、この設定(i+1)のDDC通信設定情報21を設定記憶領域に再び記憶させる処理、すなわち変更した通信設定を設定記憶領域に記憶させる処理を実施する。さらに、失敗フラグFを「0」に設定する。なお、ここでは、2回連続失敗した際にDDC通信が不可能であると判断する構成について例示するが、これに限らず3回連続失敗や5回連続失敗した際にDDC通信が不可能であると判断する構成としてもよい。また、連続失敗だけでなく、DDC通信が複数回(任意の回数)失敗したと認識した場合でも、DDC通信が不可能であると判断するような構成でも良い。
また、通信設定変更手段253は、例えばケーブル700が引き抜かれ例えばホットプラグディテクトで出力装置800との接続が解除されたことを認識すると、設定記憶領域のDDC通信設定情報21を削除する処理、すなわち通信設定をクリアする処理を実施する。
出力制御手段254は、機器認証処理手段252から認証信号を取得すると、CSSやCPRMなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
〔再生システムの動作〕
次に、再生システム100の動作として、DDC通信処理について図面に基づいて説明する。図4は、DDC通信処理を示すフローチャートである。
次に、再生システム100の動作として、DDC通信処理について図面に基づいて説明する。図4は、DDC通信処理を示すフローチャートである。
まず、利用者は、ケーブル700を介して再生装置200および出力装置800を接続する。そして、再生装置200のCPU250は、図4に示すように、機器認証処理手段252で出力装置800との接続を認識すると(ステップS101)、通信設定変更手段253にて、DDC通信の通信設定を設定1にする(ステップS102)。そして、この設定1を設定記憶領域に記憶させる(ステップS103)。
この後、CPU250は、設定記憶領域に記憶された通信設定に基づいて、DDC通信処理を実施する(ステップS104)。具体的には、CPU250は、プルアップ接続制御手段251にて、設定記憶領域の通信設定に基づいて接続状態切換手段211B,212Bのうちのいずれか一方に制御信号を出力して、各波形調整手段211,212のうちのいずれか一方をオンにする。さらに、CPU250は、機器認証処理手段252にて、設定記憶領域の通信設定に基づいたSCL速度でDDC通信処理を実施する。そして、機器認証処理手段252は、DDC通信が成功したことを認識した場合に通信成功信号を通信設定変更手段253へ出力し、失敗したことを認識した場合に通信失敗信号を出力する。そして、通信設定変更手段253は、機器認証処理手段252から通信成功信号を取得したか否か、すなわちDDC通信が成功したか否かを判断する(ステップS105)。
このステップS105において、通信設定変更手段253は、DDC通信が成功したと判断した場合、失敗フラグFを「0」に設定するとともに(ステップS106)、この成功した通信設定を設定記憶領域に記憶させる(ステップS107)。そして、機器認証処理手段252は、DDC通信の遮断要求を認識したか否かを判断する(ステップS108)。ここで、DDC通信の遮断要求の認識としては、例えばケーブル700が引き抜かれることによる出力装置800との接続解除の認識や、再生装置200の電源オフの設定入力の認識などが例示できる。このステップS108において、遮断要求を認識したと判断した場合、DDC通信処理を終了する。一方、ステップS108において、CPU250は、機器認証処理手段252で遮断要求を認識していないと判断した場合、ステップS104の処理を実施する。
また、ステップS105において、通信設定変更手段253は、DDC通信が失敗したと判断した場合、失敗フラグFが「1」に設定されているか否か、すなわちDDC通信が連続失敗したか否かを判断する(ステップS109)。このステップS109において、DDC通信が連続失敗していない、すなわち失敗フラグFの設定が「0」であり1回目の失敗であると判断した場合、失敗フラグFを「1」に設定する(ステップS110)。そして、通信設定変更手段253は、この1回失敗した通信設定を設定記憶領域に記憶させ(ステップS111)、ステップS108の処理を実施する。
一方、ステップS109において、通信設定変更手段253は、DDC通信が連続失敗したと判断した場合、この連続失敗したDDC通信が設定(2N)のDDC通信か否かを判断する(ステップS112)。すなわち、DDC通信設定テーブル20の全てのDDC通信設定情報21に基づくDDC通信が連続失敗したか否か判断する。このステップS112において、連続失敗したDDC通信が設定(2N)のDDC通信であると判断した場合、ステップS102の処理を実施する。一方、ステップS112において、通信設定変更手段253は、連続失敗したDDC通信が設定(2N)のDDC通信ではないと判断した場合、通信設定を変更する(ステップS113)。例えば、連続失敗した通信設定が設定1の場合に通信設定を設定2に変更し、連続失敗した通信設定が設定8の場合に設定9に変更する。この後、通信設定変更手段253は、失敗フラグFを「0」に設定する(ステップS114)。そして、通信設定変更手段253は、変更した通信設定を設定記憶領域に記憶させ(ステップS115)、ステップS108の処理を実施する。
ここで、電気的な作用について説明する。再生装置200のHDMI波形調整手段211がオンされた状態において、プルアップ抵抗211AおよびDDC専用接続点の接続点での電流値i1、電位Vin1は、それぞれ以下の数1、数2に示す式で求められる。ただし以下の計算式は、本発明の趣旨を分かり易く説明するため簡略化してあり、実際の回路での厳密な接続点での電流i1の値や電位Vin1とは若干異なる値となっている。
(数1)
i1=(V211−Vout)/(R211A+R700+R860)
Vout:出力装置800から出力される信号波形の電位(中間電位が起こる場合の出力は0V)
V211:HDMI波形調整手段211が接続された基準電源Vccの電圧値(5V)
R211A:プルアップ抵抗211Aの抵抗値
R700:ケーブル700の抵抗値
R860:抵抗部材860の抵抗値
なお、簡易的に説明するため、この場合の抵抗R822、831は0Ωとしている。
i1=(V211−Vout)/(R211A+R700+R860)
Vout:出力装置800から出力される信号波形の電位(中間電位が起こる場合の出力は0V)
V211:HDMI波形調整手段211が接続された基準電源Vccの電圧値(5V)
R211A:プルアップ抵抗211Aの抵抗値
R700:ケーブル700の抵抗値
R860:抵抗部材860の抵抗値
なお、簡易的に説明するため、この場合の抵抗R822、831は0Ωとしている。
(数2)
Vin1=(R700+R860)×i1
Vin1=(R700+R860)×i1
そして、例えばR700の値を20Ω、R860の値を300Ω、再生装置側のR211Aを1.8kΩとして、Voutが0Vとなったとき、すなわち出力装置800から出力される信号波形の電位がローレベルとなったときの電位Vin1は、数1および数2より約0.75Vとなる。
また、再生装置200のDVI波形調整手段212がオンされた状態において、プルアップ抵抗212AおよびDDC専用接続点の接続点での電流値i2、電位Vin2は、それぞれ以下の数3、数4に示す式で求められる。
(数3)
i2=(V212−Vout)/(R212A+R700+R860)
V212:DVI波形調整手段212が接続された基準電源Vccの電圧値
R212A:プルアップ抵抗212Aの抵抗値
i2=(V212−Vout)/(R212A+R700+R860)
V212:DVI波形調整手段212が接続された基準電源Vccの電圧値
R212A:プルアップ抵抗212Aの抵抗値
(数4)
Vin2=(R700+R860)×i2
Vin2=(R700+R860)×i2
そして、例えばR700の値を20Ω、R860の値を300Ωとして、出力装置800から出力される信号波形の電位がローレベルとなったときの電位Vin2は、数3および数4より約0.32Vとなる。
このことにより、出力装置800から出力される信号波形の電位がローレベルとなった場合、DVI波形調整手段212がオンされた状態に対応する電位Vin2は、HDMI波形調整手段211がオンされた状態に対応する電位Vin1よりも低くなる。
〔再生システムの作用効果〕
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、CPU250は、プルアップ接続制御手段251にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段251は、各波形調整手段211,212のうちのいずれか一方をオンにする。そして、DVI波形調整手段212がオンされると、プルアップ抵抗212Aよりも抵抗値が小さいプルアップ抵抗211Aを備えたHDMI波形調整手段211がオンされた場合と比べて、SDAの信号波形に対応するローレベルの中間電位(以下、信号波形の中間電位と略す)が下がる。さらに、プルアップ抵抗211Aもしくはプルアップ抵抗212Aの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、CPU250は、機器認証処理手段252にて、DDC通信を実施して、このDDC通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段253へ出力する。そして、通信設定変更手段253は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、CPU250は、プルアップ接続制御手段251にて、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。具体的には、プルアップ接続制御手段251は、各波形調整手段211,212のうちのいずれか一方をオンにする。そして、DVI波形調整手段212がオンされると、プルアップ抵抗212Aよりも抵抗値が小さいプルアップ抵抗211Aを備えたHDMI波形調整手段211がオンされた場合と比べて、SDAの信号波形に対応するローレベルの中間電位(以下、信号波形の中間電位と略す)が下がる。さらに、プルアップ抵抗211Aもしくはプルアップ抵抗212Aの抵抗値の大小によって、信号波形の立ち上がりや立ち下がりが緩やかになったり、急峻になったりすることにより信号波形のタイミングが変化する。この後、CPU250は、機器認証処理手段252にて、DDC通信を実施して、このDDC通信が成功したか否かに基づいて通信成功信号または通信失敗信号を通信設定変更手段253へ出力する。そして、通信設定変更手段253は、通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
このため、再生装置200は、プルアップ接続制御手段251にて、波形電位調整手段210でアクノリッジなどのSDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置200は、例えばDVI規格に対応する出力装置800とのDDC通信を失敗した原因が、信号波形の中間電位によりSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形を調整することによりSDAを正しく認識できる。ここで、中間電位が発生する原因としては、CPU250およびDVI/HDMIレシーバ840間に直列に接続された抵抗822,831や抵抗部材860の抵抗値が大きいこと、オンの状態にされた各波形調整手段211,212のプルアップ抵抗211A,212Aや各プルアップ抵抗823,824の抵抗値が小さいこと、ケーブル700の長さに比例するケーブル700の抵抗値が大きいことなどが例示できる。また、再生装置200は、波形電位調整手段210でSDAの信号波形のタイミングを変化させることができる。したがって、再生装置200は、DDC通信を失敗した原因が、通信タイミングがI2C規格から外れSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形のタイミングを変化させることによりSDAを正しく認識できる。ここで、通信タイミングがI2C規格から外れる原因としては、再生装置200のプルアップ抵抗211A,212Aと出力装置800のプルアップ抵抗823,824との抵抗値の不整合や、ケーブル700の長さに対応するケーブル700の抵抗値や容量成分などが例示できる。よって、再生装置200は、SDAの通信を良好にできる。
また、波形電位調整手段210は、基準電源Vccにそれぞれ接続されたプルアップ抵抗211A,212Aを備えている。そして、プルアップ接続制御手段251は、プルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させて信号波形を調整させる。このため、再生装置200は、プルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させるだけの簡単な構成で、信号波形を調整できSDAを正しく認識できる。したがって、再生装置200は、簡単な構成でSDAの通信を良好にできる。
さらに、波形電位調整手段210は、プルアップ抵抗211A,212Aを基準電源Vccにそれぞれ接続する接続状態切換手段211B,212Bを備えている。そして、プルアップ接続制御手段251は、接続状態切換手段211B,212Bを制御してプルアップ抵抗211A,212Aのうちのいずれか一方を基準電源Vccに接続させて信号波形を調整させる。このため、再生装置200は、接続状態切換手段211B,212Bを制御するだけの簡単な構成で、プルアップ抵抗211A,212Aを基準電源Vccに接続させることができる。したがって、再生装置200は、より簡単な構成でSDAの通信を良好にできる。
また、波形電位調整手段210は、プルアップ抵抗211A,212Aのそれぞれに対応する接続状態切換手段211B,212Bを備えている。そして、プルアップ接続制御手段251は、接続状態切換手段211B,212Bに制御信号を出力するか否かにより、接続状態切換手段211B,212Bを制御する。このため、例えばプルアップ抵抗211A,212Aのうちのいずれか1つを選択的に基準電源Vccに接続する1つの接続状態切換手段を設け、この接続状態切換手段にいずれか1つを選択する旨の制御信号を出力する構成と比べて、制御信号の構成を簡略にできる。したがって、再生装置200は、さらに簡単な構成でSDAの通信を良好にできる。
そして、通信設定変更手段253は、最初の通信設定をHDMIポートから制御信号を出力する状態、すなわちHDMI規格に準拠するプルアップ抵抗211Aを備えたHDMI波形調整手段211をオンする状態に設定する。このため、再生装置200は、この再生装置200と同様にHDMI規格に対応する外部装置が接続された際の信号波形の調整回数を最小限に抑えることができる。したがって、再生装置200は、SDAの通信をより良好にできる。
さらに、通信設定変更手段253は、メモリ240の設定テーブル記憶領域に記憶されたDDC通信設定情報21を設定記憶領域に記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域のDDC通信設定情報21の制御信号出力情報21Cに基づいて、各波形調整手段211,212のうちのいずれか一方をオンにする。このため、プルアップ接続制御手段251は、設定記憶領域の制御信号出力情報21Cを取得するだけの簡単な構成で、信号波形を調整させることができる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
また、再生装置200のCPU250は、機器認証処理手段252にて、設定記憶領域に記憶された通信設定に基づいたSCL速度でDDC通信処理を実施する。そして、SCL速度が変更されると、SDAの信号波形の立ち上がり具合や立ち下がり具合も変更される。さらに、信号波形の立ち上がり具合や立ち下がり具合が変更されると、SCLおよびSDAの通信タイミングも変更される。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。この後、機器認証処理手段252は、この変更された通信設定に基づいたSCL速度でDDC通信処理を実施する。
このため、再生装置200は、機器認証処理手段252にてSCL速度を変更することにより、SCLおよびSDAの通信タイミングを変更できる、したがって、再生装置200は、DDC通信を失敗した原因がSCLやSDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段252でSCL速度を変更することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
そして、通信設定変更手段253は、最初の通信設定をHDMI規格で推奨されるSCL速度に設定する。このため、再生装置200は、この再生装置200と同様にHDMI規格に対応する外部装置が接続された際のSCL速度の変更回数を最小限に抑えることができる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
また、機器認証処理手段252は、設定記憶領域のDDC通信設定情報21のSCL速度情報21Bに基づくSCL速度でDDC通信を実施する。このため、機器認証処理手段252は、設定記憶領域のSCL速度情報21Bを取得するだけの簡単な構成で、SCL速度を変更できる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
さらに、通信設定変更手段253は、設定記憶領域に記憶された通信設定によるDDC通信が2回連続失敗したことを認識すると、この通信設定によるDDC通信が不可能であると判断する。このため、通信設定変更手段253は、例えば出力装置800との接続確定直後におけるエラーなどによりDDC通信が偶然失敗した場合、この偶然失敗した通信設定によるDDC通信を機器認証処理手段252に再度実施させることができる。したがって、再生装置200は、1回の失敗でDDC通信が不可能と判断する構成と比べて、通信設定を変更する回数を減らすことができる。
また、通信設定変更手段253は、機器認証処理手段252からの通信成功信号や通信失敗信号に基づいて、メモリ240に記憶された失敗フラグFを設定する。そして、この失敗フラグFの設定に基づいて、DDC通信が2回連続失敗したことを認識する。このため、通信設定変更手段253は、例えば失敗回数を計数するカウンタと比べて構成が簡単な失敗フラグFに基づいて、DDC通信が2回連続失敗したか否かを判断できる。したがって、再生装置200は、さらに簡単な構成でSDAの通信を良好にできる。
そして、CPU250は、DDC通信が不可能であると判断した場合、プルアップ接続制御手段251で信号波形を調整させる制御をするとともに、機器認証処理手段252でSCL速度を変更する制御をする。このため、CPU250は、DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、SDAを正しく認識できる。したがって、再生装置200は、SDAの通信をさらに良好にできる。
さらに、通信設定変更手段253は、DDC通信が不可能であると判断した場合、信号波形を調整させる制御およびSCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する。このため、通信設定変更手段253は、信号波形を調整させる制御およびSCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成と比べて、通信設定をより多くのパターンに変更できる。したがって、再生装置200は、より多くのパターンのDDC通信の失敗原因に対応できる。
また、DDC専用接続点と、内部専用接続点と、をそれぞれ独立させて設けている。このため、再生装置200に、従来の再生装置900のようにDDC通信が可能な状態に設定するゲートスイッチ手段920や、内部通信時やDDC通信時の電流を調整する電流調整手段940を設ける必要がない。したがって、再生装置200の構成を簡略にできる。また、DDC専用接続点に電流調整手段940のプルアップ抵抗941に流す分の電流を流す必要がないので、信号波形に対応する電位の上昇抑制や信号波形の立ち上がりや立ち下がりの鈍りを軽減できる。さらに、内部通信の際に内部専用接続点を利用するので、この内部通信の通信内容を外部から観測できなくすることができる。また、DDC専用接続点のCPU250の入力スレッシュホルドの設定により、中間電位の問題点も解消される。
そして、通信電源電圧値、バス静電容量、接続デバイス数によるトータルの入力電流やリーク電流、通信速度に対応する信号波形の立ち上がり時間や立ち下がり時間、プルアップ抵抗値、IC(Integrated Circuit)入力シリーズ抵抗値などの各種状態の関係が適切でない場合、信号波形のタイミングや中間電位が規格値から外れてしまい適切に通信ができないおそれがあるI2C通信を実施する再生装置200に、本発明の通信状態制御装置、通信制御装置、および、通信処理装置を適用している。ここで、バス静電容量としては、HDMIトランスミッタ230やCPU250あるいはDVI/HDMIレシーバ840などの図示しない端子、各装置200,800の図示しない基板パターン容量、ケーブル700の長さに対応する容量などが例示できる。また、IC入力シリーズ抵抗値としては、抵抗822,831や抵抗部材860の抵抗値が例示できる。
このため、再生装置200は、各波形調整手段211,212のうちのいずれか一方をオンの状態にしたり、SCL速度を変更することにより、上述した各種状態を適切な関係にでき、SDAなどの信号波形のタイミングや中間電位をI2C通信の規格値に収めることができる。すなわち、例えばHDMI規格に準拠しない長さのケーブル700が接続されたとしても、信号波形のタイミングや中間電位をI2C通信の規格値に収めることができる。したがって、再生装置200は、I2C通信を良好にできる。
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
すなわち、例えば上記実施の形態の再生装置200において、図5に示すようにDDC通信時の消費電流を削減する構成を設けてもよい。すなわち、図5に示す再生装置300は、コネクタ910と、ゲートスイッチ手段920と、波形電位調整手段210と、電流調整手段310と、コンテンツデータ処理部220と、HDMIトランスミッタ230と、メモリ240と、CPU320と、などを備えている。
波形電位調整手段210は、HDMI波形調整手段211と、DVI波形調整手段212と、を備えている。HDMI波形調整手段211のプルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点(以下、DDC接続点と称す)と5Vの基準電源Vccとの間に接続されている。DVI波形調整手段212のプルアップ抵抗212Aおよび接続状態切換手段212Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に、プルアップ抵抗211Aおよび接続状態切換手段211Bの直列回路と並列に接続されている。
電流調整手段310は、第1の調整手段311と、第2の調整手段312と、を備えている。
第1の調整手段311は、例えば22kΩのプルアップ抵抗311Aを備えている。ここで、プルアップ抵抗311Aの抵抗値は、従来の電流調整手段940のプルアップ抵抗941よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗941より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗311Aは、ゲートスイッチ手段920およびCPU320の通信ポートの接続点と3.3Vの基準電源Vcとの間に接続されている。
第2の調整手段312は、例えば2.2kΩのプルアップ抵抗312Aと、PNPトランジスタ312Bと、所定の抵抗値の抵抗312Cと、所定の抵抗値の抵抗312Dと、を備えている。プルアップ抵抗312AおよびPNPトランジスタ312Bのコレクタ、エミッタの直列回路は、ゲートスイッチ手段920およびCPU320の通信ポートの接続点と3.3Vの基準電源Vcとの間に、プルアップ抵抗311Aと並列に接続されている。ここで、プルアップ抵抗312Aの抵抗値は、プルアップ抵抗311Aとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、プルアップ抵抗312Aの抵抗値は、合成抵抗値が従来のプルアップ抵抗941と同じ2kΩとなるように設定されている。また、PNPトランジスタ312Bのベースは、抵抗312Cを介してCPU320のスイッチポートに接続されている。さらに、PNPトランジスタ312Bのエミッタおよびベースの間には、抵抗312Dが接続されている。PNPトランジスタ312Bは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずにプルアップ抵抗312Aを基準電源Vcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流してプルアップ抵抗312Aを基準電源Vcに接続する。なお、以下において、プルアップ抵抗312Aが基準電源Vcに接続された状態を第2の調整手段312がオンされた状態と、接続されていない状態を第2の調整手段312がオフされた状態と、適宜称して説明する。また、PNPトランジスタ312B、抵抗312C,312Dで構成される回路をデジタルトランジスタ(以下、デジトラと称す)312Eと適宜称して説明する。
CPU320は、通信対象切換手段321と、プルアップ接続制御手段251と、機器認証処理手段252と、通信設定変更手段253と、出力制御手段254と、などを備えている。通信対象切換手段321は、ゲートスイッチ手段920や第2の調整手段312を制御する。具体的には、通信対象切換手段321は、機器認証処理手段252にてDDC通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力する。また、機器認証処理手段252などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力しない。
そして、再生装置300のCPU320は、DDC通信処理を実施する際、図4に示すステップS101において出力装置800との接続を認識すると、通信対象切換手段321にて、ゲートスイッチ手段920を制御してDDC通信が可能な状態に設定する。すなわち、通信対象切換手段321は、制御信号をゲートスイッチ手段920およびデジトラ312Eへ出力する。そして、再生装置300は、ゲートスイッチ手段920に制御信号が入力されると、CPU320およびDDC入出力部911が接続され、DDC通信が可能な状態となる。また、第2の調整手段312は、PNPトランジスタ312Bのベースに制御信号が入力されるので、オフされた状態となる。この後、CPU320は、図4に示すステップS102ないしステップS115の処理を実施する。
このような図5に示すような構成にしても、再生装置300のCPU320は、DDC通信の失敗原因が信号波形の中間電位の影響、および、通信タイミングの影響のいずれであっても、SDAを正しく認識できる。したがって、再生装置300は、SDAの通信を良好にできる。また、第2の調整手段312は、DDC通信時にオフされ、内部通信時にオンされる。そして、プルアップ抵抗311A,312Aの合成抵抗値は、オンされる内部通信時に内部通信の実施状態を良好にする2kΩとなり、第2の調整手段312がオフされるDDC通信時に22kΩとなる。このため、内部通信を良好にできる。また、DDC通信時に流れる電流を内部通信時と比べて減らすことができ、信号波形に対応する電位を下げることができる。したがって、信号波形の中間電位を下げることができ、SDAの通信をより良好にできる。
また、例えば図6に示すような構成としてもよい。この図6に示す再生装置400は、コネクタ910と、ゲートスイッチ手段920と、信号波形調整手段としての波形電位調整手段410と、電流調整手段940と、コンテンツデータ処理部220と、HDMIトランスミッタ230と、メモリ420と、CPU430と、などを備えている。
波形電位調整手段410は、第1の波形調整手段411と、第2の波形調整手段412と、を備えている。
第1の波形調整手段411は、例えば2.2kΩの第1のプルアップ抵抗411Aを備えている。ここで、第1のプルアップ抵抗411Aの抵抗値は、従来の波形電位調整手段930のプルアップ抵抗931より大きい抵抗値であればいずれの値であってもよい。このプルアップ抵抗411Aは、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に接続されている。
第2の波形調整手段412は、例えば10kΩの第2のプルアップ抵抗412Aと、信号波形調整制御手段としても機能する接続状態切換手段412Bと、を備えている。第2のプルアップ抵抗412Aおよび接続状態切換手段412Bの直列回路は、DDC入出力部911およびゲートスイッチ手段920の接続点と5Vの基準電源Vccとの間に、第1のプルアップ抵抗411Aと並列に接続されている。ここで、第2のプルアップ抵抗412Aの抵抗値は、第1のプルアップ抵抗411Aとの合成抵抗値がHDMI規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第2のプルアップ抵抗412Aの抵抗値は、合成抵抗値が再生装置200のプルアップ抵抗211Aと同じ1.8kΩとなるように設定されている。また、接続状態切換手段412Bは、DDC入出力部911およびゲートスイッチ手段920の間の第2のプルアップ抵抗412Aが接続されている接続点とは異なる接続点Qに接続されている。さらに、接続状態切換手段412Bは、接地されている。そして、接続状態切換手段412Bは、接続点Qの電位が1.5V〜3.5Vの間の例えば1.5Vとなった場合に、第2のプルアップ抵抗412Aを基準電源Vccに接続する。なお、ここでは、接続点Qの電位が1.5V〜3.5Vの間の電位となった場合に第2のプルアップ抵抗412Aを基準電源Vccに接続する構成について例示するが、このような構成に限られない。すなわち、第2のプルアップ抵抗412Aを基準電源Vccに接続する際の接続点Qの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、CPU430の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段412Bにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。
ここで、プルアップ抵抗411Aの抵抗値をより大きい値に、プルアップ抵抗412Aの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が1.8kΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Qの電位が信号波形のローレベルに対応する1.5V未満のときに第2のプルアップ抵抗412Aを基準電源Vccに接続して合成抵抗値をHDMI規格に準拠する1.8kΩにすると、中間電位を下げることができない。また、3.5V以上のときに第2のプルアップ抵抗412Aを基準電源Vccに接続せずに合成抵抗値をHDMI規格に準拠しない2.2kΩにすると、1.8kΩの場合と比べてハイレベルの合成抵抗値がHDMIの規格値1.5〜2.0kΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えばプルアップ抵抗412Aに流れる電流値が1.8kΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れDDC通信に影響を及ぼすことがある。これらのことにより、接続点Qの電位が1.5V〜3.5Vの間の所定の電位になった場合に、第2のプルアップ抵抗412Aを基準電源Vccに接続する構成としている。なお、以下において、第2のプルアップ抵抗412Aが基準電源Vccに接続された状態を第2の波形調整手段412がオンされた状態と、接続されていない状態を第2の波形調整手段412がオフされた状態と、適宜称して説明する。
メモリ420の設定テーブル記憶領域は、通信設定名称情報21Aと、SCL速度情報21Bと、を備えた図示しないDDC通信設定情報を有するDDC通信設定テーブルを記憶する。ここで、このDDC通信設定テーブルは、例えば上記実施の形態の設定(2K−1)(Kは、1〜Nの自然数)のDDC通信設定情報21に対応するDDC通信設定情報のみを有している。CPU430は、通信対象切換手段431と、機器認証処理手段252と、通信設定変更手段253と、出力制御手段254と、などを備えている。通信対象切換手段431は、DDC通信が実施される旨を認識すると制御信号をゲートスイッチ手段920へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段920へ出力しない。
そして、再生装置400のCPU430は、DDC通信処理を実施する際、図4に示すステップS101において出力装置800との接続を認識すると、通信対象切換手段431にて、ゲートスイッチ手段920を制御してDDC通信が可能な状態に設定する。この後、CPU430は、ステップS102,S103の処理を実施した後、ステップS104においてDDC通信を実施する。ここで、第2の波形調整手段412は、DDC通信時の接続点Qの電位が1.5V未満の場合にオフされ、1.5V以上の場合にオンされる。この後、CPU430は、図4に示すステップS105ないしステップS115の処理を実施する。
このような図6に示すような構成にしても、再生装置400のCPU430は、DDC通信の失敗原因がSCLやSDAの通信タイミングの影響の場合、SCL速度を変更することによりSDAを正しく認識できる。したがって、再生装置400は、SDAの通信を良好にできる。また、第2の波形調整手段412は、接続点Qの電位が信号波形の立ち上がりや立ち下がりに対応する1.5V未満の場合にオフされ、立ち上がりや立ち下がりに対応しない1.5V以上の場合にオンされる。そして、各プルアップ抵抗411A,412Aの合成抵抗値は、第2の波形調整手段412がオフされる信号波形の立ち上がりなどに対応するときにHDMI規格に準拠しない2.2kΩとなり、オンされる信号波形の立ち上がりなどに対応しないときにHDMI規格に準拠しかつオフされた場合よりも大きい1.8kΩとなる。このため、信号波形のローレベルに対応しない部分のプルアップ抵抗412Aに流す電流値を変えずに、ローレベルに対応する部分のプルアップ抵抗412Aに流す電流を減らすことができる。そして、このローレベルに対応する部分のプルアップ抵抗412Aに流す電流を減らすことにより、信号波形の中間電位を下げることができる。したがって、再生装置400は、DDC通信の失敗原因が信号波形の中間電位の影響である場合にも、SDAの通信を良好にできる。なお、ここでは、各プルアップ抵抗411A,412Aの合成抵抗値が、第2の波形調整手段412がオンされた際にHDMI規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各プルアップ抵抗411A,412Aの抵抗値を設定する構成としてもよい。
また、図2に示す再生装置200および図5に示す再生装置300において、波形電位調整手段210の代わりに、例えば図7に示すような信号波形調整手段としての波形電位調整手段510を備える構成としてもよい。そして、波形電位調整手段510は、可変抵抗で構成されたプルアップ抵抗511を備えている。このプルアップ抵抗511は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗511は、例えばプルアップ接続制御手段251の制御により抵抗値が連続的に可変する状態に設けられている。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗511の抵抗値を所定の値に設定する構成としてもよい。このような構成にすれば、信号波形を調整するプルアップ抵抗511の抵抗値の設定パターンを、再生装置200,300と比べて多くできる。したがって、再生装置200,300と比べて、より多くのパターンのDDC通信の失敗原因に対応できる。また、1つのプルアップ抵抗511を設けるだけでよいので、再生装置200,300と比べて配設するプルアップ抵抗の数を減らすことができる。
さらに、図2に示す実施の形態および図5に示す実施の形態における波形電位調整手段210の代わりに、例えば図8に示すような信号波形調整手段としての波形電位調整手段520を備える構成としてもよい。この波形電位調整手段520は、1.5kΩ,2.0kΩ,2.5kΩ,3.0kΩ,…のプルアップ抵抗521A,521B,521C,521D,…と、接続状態切換手段522と、を備えている。プルアップ抵抗521Aおよび接続状態切換手段522の直列回路は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗521B,521C,521D,…は、5Vの基準電源Vccおよび接続状態切換手段522の間に、それぞれプルアップ抵抗521Aと並列に接続されている。接続状態切換手段522は、例えばプルアップ接続制御手段251の制御によりプルアップ抵抗521A,521B,521C,521D,…のうちのいずれか1つと、DDC専用接続点やDDC接続点と、を接続する。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗521A,521B,521C,521D,…のうちのいずれか1つを選択的にDDC専用接続点やDDC接続点と接続させる構成としてもよい。このような構成にすれば、信号波形を調整する波形電位調整手段520の抵抗値の設定パターンを、再生装置200,300と比べて多くできる。したがって、再生装置200,300と比べて、より多くのパターンのDDC通信の失敗原因に対応できる。また、1つの接続状態切換手段522を設けるだけでよいので、再生装置200,300と比べて配設する接続状態切換手段の数を減らすことができる。
そして、図2に示す実施の形態および図5に示す実施の形態における波形電位調整手段210の代わりに、例えば図9に示すような信号波形調整手段としての波形電位調整手段530を備える構成としてもよい。この波形電位調整手段530は、プルアップ抵抗211Aと、プルアップ抵抗212Aと、接続状態切換手段531と、を備えている。プルアップ抵抗211Aおよび接続状態切換手段531の直列回路は、DDC専用接続点やDDC接続点と、5Vの基準電源Vccと、の間に接続されている。また、プルアップ抵抗212Aは、5Vの基準電源Vccおよび接続状態切換手段531の間に、プルアップ抵抗211Aと並列に接続されている。接続状態切換手段531は、例えばプルアップ接続制御手段251の制御によりプルアップ抵抗211A,212Aのうちのいずれか一方と、DDC専用接続点やDDC接続点と、を接続する状態に設けられている。そして、DDC通信が不可能であることを認識した際に、プルアップ抵抗211A,212Aのうちのいずれか一方を選択的にDDC専用接続点やDDC接続点と接続させる構成としてもよい。このような構成にすれば、1つの接続状態切換手段531を設けるだけでよいので、再生装置200,300と比べて配設する接続状態切換手段の数を減らすことができる。
さらに、図7に示す実施の形態、図8に示す実施の形態、および、図9に示す実施の形態における波形電位調整手段510,520,530を図6に示す波形電位調整手段410の代わりに設ける構成としてもよい。
また、HDMI波形調整手段211のプルアップ抵抗211Aの抵抗値をHDMI規格に準拠する値に、DVI波形調整手段212のプルアップ抵抗212Aの抵抗値をHDMI規格に準拠しない値に、それぞれ設定する構成について例示するが、これに限らず例えば以下のような構成などとしてもよい。すなわち、プルアップ抵抗211Aの抵抗値をHDMI規格に準拠する値として、プルアップ抵抗212Aの値をプルアップ抵抗211Aとの合成抵抗値がHDMI規格に準拠しない値となるような値に設定する構成してもよい。さらに、プルアップ抵抗212Aの抵抗値をHDMI規格に準拠しない値として、プルアップ抵抗211Aの値をプルアップ抵抗212Aとの合成抵抗値がHDMI規格に準拠する値となるような値に設定する構成としてもよい。これらのような構成にすれば、プルアップ抵抗212Aまたはプルアップ抵抗211Aのみに制御信号を適宜出力するだけで、プルアップ抵抗211A,212Aの合成抵抗値をHDMI規格に準拠する値または準拠しない値に設定できる。したがって、上記実施の形態のように、CPU250と、接続状態切換手段211Bまたは接続状態切換手段212Bと、を接続する必要がなくなり、再生装置200の回路構成を簡略にできる。なお中間電位に有効という観点では、プルアップ抵抗212Aの抵抗値を、少なくともプルアップ抵抗211Aの抵抗値よりも大きい値とすればよい。また、I2C通信の通信タイミングという観点では、プルアップ抵抗212Aの抵抗値は、プルアップ抵抗211Aとは異なるいかなる値でもよい。
そして、例えば機器認証処理手段252を本発明の通信対象特定情報取得手段として、例えば出力装置800のEDIDを本発明の通信対象特定情報として、それぞれ機能させ、以下に示すような処理を実施する構成としてもよい。すなわち、通信設定変更手段253にて、機器認証処理手段252で取得した例えばEDIDに基づいて、出力装置800がHDMI規格またはDVI規格に対応していることを認識する。そして、この認識した規格に対応する各波形調整手段211,212をオンにする状態に、通信設定を設定する構成としてもよい。このような構成にすれば、出力装置800が対応する規格に基づく状態に信号波形を調整でき、通信設定の変更回数を最小限に抑えることができる。したがって、SDAの通信をさらに良好にできる。
また、本発明の信号波形調整手段として、信号波形の電位を調整する波形電位調整手段210を設けた構成について例示したが、これに限らず信号波形を調整するいずれの構成を適用してもよい。さらに、本発明の波形電位調整手段として、プルアップ抵抗211A,212Aや接続状態切換手段211B,212Bを設けた波形電位調整手段210を設けた構成について例示したが、これに限らず信号波形の電位を調整するいずれの構成を適用してもよい。
そして、通信設定変更手段253にて、最初の通信設定をHDMI規格に準拠するプルアップ抵抗211Aを備えたHDMI波形調整手段211をオンする状態や、HDMI規格で推奨されるSCL速度に設定する構成について例示したが、これに限らず最初の通信設定を他の状態に設定する構成としてもよい。このような構成にしても、DDC通信の失敗原因が信号波形の中間電位の影響や通信タイミングの影響であっても、SDAを正しく認識できSDAの通信を良好にできる。
また、波形電位調整手段210,410や電流調整手段310における回路制御を、SDAおよびSCLのいずれか一方の送受信時のみに実施する構成としてもよい。特に、SDAの送受信時のみに実施する構成としてもよい。ここで、通信速度の調整に関しては、SDAおよびSCLの両方を実施する構成が望ましい。
さらに、プルアップ接続制御手段251や機器認証処理手段252にて、DDC通信設定テーブル20のDDC通信設定情報21に基づいて各種制御を実施する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、例えば通信設定変更手段253にて、制御信号を出力するポートやSCL速度を所定の条件に基づいて設定する。ここで、制御信号を出力するポートを設定する条件としては、例えばDDC通信が不可能であると判断する毎にポートを変更することや、不可能であると判断された回数が所定回数となった場合にポートを変更することが例示できるがこれらに限られない。また、SCL速度を設定する条件としては、例えばDDC通信が不可能であると判断する毎にSCL速度を所定速度だけ上げたり下げたりすることや、不可能であると判断された回数が所定回数となった場合にSCL速度を変更することが例示できるがこれらに限られない。そして、プルアップ接続制御手段251や機器認証処理手段252にて、この設定された各種事項に基づいて各種制御を実施する構成などとしてもよい。このような構成にすれば、メモリ240にDDC通信設定テーブル20を記憶させる必要がなくなる。したがって、メモリ240に記憶させる情報量を減らすことができる。
また、通信設定変更手段253にて、設定記憶領域に記憶された通信設定によるDDC通信が2回連続失敗したことを認識した際に、この通信設定によるDDC通信が不可能であると判断する構成について例示したが、これに限らず1回失敗したことを認識した際に不可能であると判断する構成としてもよい。このような構成の場合、CPU250は、ステップS105においてDDC通信が成功したと判断した場合、ステップS107の処理を実施する。一方、ステップS105においてDDC通信が失敗したと判断した場合、ステップS112と同様の処理をしてこの失敗したDDC通信が設定(2N)のDDC通信か否かを判断する。さらに、ステップS113の処理を実施した後にステップS115の処理を実施する。このため、ステップS106、ステップS109ないしステップS111、ステップS114の処理を省略できる。したがって、DDC通信処理時の処理負荷を低減できる。また、設定記憶領域に記憶された通信設定によるDDC通信が3回以上失敗したことを認識した際に、このDDC通信が不可能であると判断する構成としてもよい。
さらに、例えば信号波形に対応する電位や電流を認識する信号電気特性認識手段を設ける。そして、通信設定変更手段253にて、信号電気特性認識手段で認識した電位や電流に基づいてDDC通信が可能か否かを判断する構成としてもよい。このような構成にすれば、信号電気特性認識手段で認識した信号波形の電位や電流に基づいて、中間電位や通信タイミングなどを認識できる。したがって、通信設定変更手段253は、DDC通信の失敗原因を特定できる。また、特定した失敗原因に基づいて通信設定を設定する構成とすれば、通信設定の変更回数を最小限に抑えることができる。
そして、通信設定変更手段253にて、プルアップ接続制御手段251で信号波形を調整させる制御をするとともに、機器認証処理手段252でSCL速度を変更する制御をする構成について例示したが、いずれか一方のみの制御を実施させる構成としてもよい。例えば、図2に示すCPU250の通信設定変更手段253にてSCL速度を変更する制御のみを実施させる構成とすれば、プルアップ接続制御手段251を設ける必要がなくなる。さらに、各波形調整手段211,212のうちの少なくともいずれか一方を設ける必要がなくなる。また、信号波形を調整させる制御のみを実施させる構成とすれば、機器認証処理手段252のSCL速度を変更する機能を設ける必要がなくなる。したがって、再生装置200の構成を簡略にできる。
また、通信設定変更手段253にて、DDC通信が不可能であると判断した場合、信号波形を調整させる制御およびSCL速度を変更させる制御のうちのいずれか一方を実施させる状態に通信設定を変更する構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、DDC通信が不可能であると判断した場合に、信号波形を調整させる制御およびSCL速度を変更させる制御の両方を常に実施させる状態に通信設定を変更する構成としてもよい。このような構成にすれば、通信設定の変更パターンを上記実施の形態の構成と比べて減らすことができ、DDC通信設定テーブル20に格納するDDC通信設定情報21の数を減らすことができる。したがって、メモリ240に記憶させる情報量を減らすことができる。
そして、所定の出力装置800に対するDDC通信処理を実施した際に、DDC通信が成功した通信設定を出力装置800のEDIDとともに例えばメモリ240に記憶させる。さらに、新たな出力装置800が再生装置200に接続されたことを認識した際に、この出力装置800のEDIDに対応する通信設定をメモリ240から検索する。そして、検索できた際にこの検索した通信設定でDDC通信を実施して、検索できなかった際に図4に示すようなDDC通信処理を実施する構成としてもよい。このような構成にすれば、出力装置800の2回目以降の接続時に図4に示すようなDDC通信処理を実施することなく、DDC通信を一度で成功させることができる。したがって、再生装置200は、DDC通信をより良好にできる。なお、複数の出力装置800に対応する通信設定をメモリ240に記憶させる構成とすれば、再生装置200は、複数の出力装置800に対してDDC通信をより良好にできる。
また、出力装置800に設けられた送受調整手段820のプルアップ抵抗824の抵抗値を調整する構成として、電流調整手段310と同様の構成を適用してもよい。具体的には、例えば制御部850にて電流調整手段310と同様の構成を制御して、再生装置300とEEPROM830との通信時におけるプルアップ抵抗824の抵抗値を、再生装置300とDVI/HDMIレシーバ840との通信時よりも大きくなる状態に調整する構成としてもよい。このような構成にすれば、EEPROM830との通信時におけるプルアップ抵抗824に流れる電流を、DVI/HDMIレシーバ840との通信時よりも減らすことができる。したがって、EEPROM830との通信時のアクノリッジの中間電位を下げることができる。また、EDID通信時の信号波形のタイミングを変化させることができる。よって、DDC通信をより良好にできる。
そして、出力装置800に設けられた送受調整手段820のプルアップ抵抗823の抵抗値を調整する構成として、波形電位整手段410と同様の構成を適用してもよい。このような構成にすれば、例えばDVI/HDMIレシーバ840との通信時とEEPROM830との通信時において、信号波形のローレベルに対応する部分のプルアップ抵抗823に流す電流を減らすことができる。したがって、DDC通信をさらに良好にできる。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)との通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
また、波形電位調整手段210の回路も、出力装置800に同様に適用できる。例えばDVI/HDMIレシーバー840(HDCP)との通信時は、抵抗211Aを使用し、EEPROM830(EDID)との通信時は抵抗212Aを使用するように切り換えて、各々の通信に適切な抵抗値を選択する構成としてもよい。この場合、抵抗211Aと212Aは、互いに異なる値であればいずれの値でもよい。なお、HDCP、EDID通信のそれぞれのレジスタ値は決まっていることから、DVI/HDMIレシーバー840とEEPROM830のいずれと通信するかに関するレジスタ値が再生装置200から送られてきたら、それに応じて出力装置800側の制御部850にて上述の抵抗211Aと212Aのいずれかを選択するように制御する。
本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置200,300,400に適用した構成について例示したが、これに限らずデータのI2C通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、DVD、HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、D−VHS(Data Video Home System)方式に対応する記録装置や記録再生装置、AV(Audio Visual)アンプ、DV(Digital Video)方式やDVDレコーダ方式などのデジタル式のVTR(Videotape Recorder)一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
そして、上述した各機能をプログラムとして構築したが、例えば回路基板などのハードウェアあるいは1つのICなどの素子にて構成するなどしてもよく、いずれの形態としても利用できる。なお、プログラムや別途記録媒体から読み取らせる構成とすることにより、取扱が容易で、利用の拡大が容易に図れる。
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
上述したように、上記実施の形態では、再生装置200のCPU250は、通信設定変更手段253にて、DDC通信の通信設定をメモリ240の設定記憶領域に適宜記憶させる。そして、プルアップ接続制御手段251は、設定記憶領域に記憶された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、プルアップ接続制御手段251は、この変更された通信設定に基づいて、波形電位調整手段210にDDC通信時におけるSDAの信号波形を調整させる制御をする。
このため、再生装置200は、プルアップ接続制御手段251にて、波形電位調整手段210でアクノリッジなどのSDAの信号波形を調整させることにより、この信号波形の中間電位を低くすることができる。したがって、再生装置200は、例えばDVI規格に対応する出力装置800とのDDC通信を失敗した原因が信号波形の中間電位によりSDAを正しく認識できないことにある場合、プルアップ接続制御手段251の制御でSDAの信号波形を調整することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
また、再生装置200のCPU250は、機器認証処理手段252にて、設定記憶領域に記憶された通信設定に基づいたSCL速度でDDC通信処理を実施する。この後、通信設定変更手段253は、機器認証処理手段252からの通信失敗信号に基づいて、設定記憶領域に記憶された通信設定によるDDC通信が不可能であると判断した場合、設定記憶領域に記憶された通信設定を変更する。そして、機器認証処理手段252は、この変更された通信設定に基づいたSCL速度でDDC通信処理を実施する。
このため、再生装置200は、機器認証処理手段252にてSCL速度を変更することにより、SCLおよびSDAの通信タイミングを変更できる。したがって、再生装置200は、DDC通信を失敗した原因がSCLやSDAの信号波形の立ち上がり具合や立ち下がり具合に対応する通信タイミングである場合、機器認証処理手段252でSCL速度を変更することによりSDAを正しく認識できる。よって、再生装置200は、SDAの通信を良好にできる。
本発明は、データの通信状態を制御する通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法に利用できる。
21B 通信速度設定情報としてのSCL速度情報
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
251 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
252 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
253 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
411A 第1のプルアップ抵抗
412A 第2のプルアップ抵抗
412B 信号波形調整制御手段としても機能する接続状態切換手段
800 通信対象装置としての出力装置
F 失敗フラグ
Vc,Vcc 基準電源
21C 信号波形調整情報としての制御信号出力情報
210,410,510,520,530 信号波形調整手段としての波形電位調整手段
211A,212A,511,521A,521B,521C,521D プルアップ抵抗
211B,212B,522,531 接続状態切換手段
220 通信処理装置を構成するデータ処理手段としてのコンテンツデータ処理部
230 通信処理装置を構成するデータ処理手段としてのHDMIトランスミッタ
240 記憶手段としてのメモリ
250 演算手段としてのCPU
251 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段としてのプルアップ接続制御手段
252 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、通信速度制御手段としても機能する通信対象特定情報処理手段としても機能しうる通信手段としての機器認証処理手段
253 通信状態制御装置、通信制御装置、および、通信処理装置を構成する、信号波形調整制御手段および通信速度制御手段としても機能する判断手段、失敗フラグ記憶制御手段、および、通信切換手段としての通信設定変更手段
411A 第1のプルアップ抵抗
412A 第2のプルアップ抵抗
412B 信号波形調整制御手段としても機能する接続状態切換手段
800 通信対象装置としての出力装置
F 失敗フラグ
Vc,Vcc 基準電源
Claims (21)
- データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、
所定の通信状態での前記通信が可能か否かを判断する判断手段と、
前記通信が不可能であると判断された場合、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御をする信号波形調整制御手段と、
を具備したことを特徴とした通信状態制御装置。 - 請求項1に記載の通信状態制御装置であって、
通信の対象となる通信対象装置を特定する通信対象特定情報を取得する通信対象特定情報取得手段を具備し、
前記信号波形調整制御手段は、前記信号波形調整手段に前記信号波形を前記通信対象特定情報で特定される前記通信対象装置に対応する状態に調整させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項1または請求項2に記載の通信状態制御装置であって、
前記信号波形調整手段は、前記信号波形を調整する処理として前記信号波形に対応する電位を調整する処理を実施する波形電位調整手段である
ことを特徴とした通信状態制御装置。 - 請求項3に記載の通信状態制御装置であって、
前記波形電位調整手段は、前記通信手段および前記通信対象装置の接続点と基準電源との間に接続可能なプルアップ抵抗を備え、
前記信号波形調整制御手段は、前記信号波形を調整させる制御として、所定の抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項4に記載の通信状態制御装置であって、
前記波形電位調整手段は、前記接続点および前記基準電源のいずれか一方に並列に接続され互いに異なる抵抗値の複数の前記プルアップ抵抗と、前記複数のプルアップ抵抗に直列に接続され前記複数のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、
前記信号波形調整制御手段は、前記接続状態切換手段に前記複数のプルアップ抵抗の少なくともいずれか1つのプルアップ抵抗を前記いずれか他方に接続させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項5に記載の通信状態制御装置であって、
前記波形電位調整手段は、前記複数のプルアップ抵抗にそれぞれ直列に接続された複数の前記接続状態切換手段を備え、
前記信号波形調整制御手段は、前記複数の接続状態切換手段の少なくともいずれか1つに前記プルアップ抵抗を前記いずれか他方に接続させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項4に記載の通信状態制御装置であって、
前記プルアップ抵抗は、前記接続点および前記基準電源の間に接続された可変抵抗であり、
前記信号波形調整制御手段は、前記所定の抵抗値のプルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御として、前記プルアップ抵抗の抵抗値を所定の抵抗値に変更する制御をする
ことを特徴とした通信状態制御装置。 - 請求項4に記載の通信状態制御装置であって、
前記信号波形調整手段は、前記接続点および前記基準電源の間に接続されHDMI規格に準拠しない抵抗値の第1の前記プルアップ抵抗と、前記接続点および前記基準電源のいずれか一方に前記第1のプルアップ抵抗と並列に接続され前記第1のプルアップ抵抗との合成抵抗値がHDMI規格に準拠する抵抗値となる状態に抵抗値が設定された第2の前記プルアップ抵抗と、この第2のプルアップ抵抗と直列に接続され前記第2のプルアップ抵抗と前記接続点および前記基準電源のいずれか他方との接続状態を切り換える接続状態切換手段と、を備え、
前記信号波形調整制御手段は、前記接続状態切換手段に前記接続点の前記信号波形に対応する電位に基づいて前記第2のプルアップ抵抗を前記いずれか他方に接続させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項4ないし請求項8のいずれかに記載の通信状態制御装置であって、
前記信号波形調整制御手段は、最初の前記通信時にHDMI規格に準拠した抵抗値の前記プルアップ抵抗を前記接続点および前記基準電源の間に接続させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項1ないし請求項9のいずれかに記載の通信状態制御装置であって、
前記信号波形調整制御手段は、前記信号波形の調整に関する信号波形調整情報を取得して、この信号波形調整情報に基づいて前記信号波形を調整させる制御をする
ことを特徴とした通信状態制御装置。 - データの通信を実施する通信手段における通信状態を制御する通信状態制御装置であって、
所定の通信状態での前記通信が可能か否かを判断する判断手段と、
前記通信が不可能であると判断された場合、この不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御をする通信速度制御手段と、
を具備したことを特徴とした通信状態制御装置。 - 請求項11に記載の通信状態制御装置であって、
前記通信速度制御手段は、最初の前記通信時にHDMI規格に準拠した通信速度で前記通信を実施させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項11または請求項12に記載の通信状態制御装置であって、
前記通信速度制御手段は、前記通信速度の設定に関する通信速度設定情報を取得して、この通信速度設定情報に基づく前記通信速度で前記通信を実施させる制御をする
ことを特徴とした通信状態制御装置。 - 請求項1ないし請求項13のいずれかに記載の通信状態制御装置であって、
前記判断手段は、前記所定の通信状態での前記通信が複数回失敗したことを認識すると前記通信が不可能であると判断する
ことを特徴とした通信状態制御装置。 - 請求項14に記載の通信状態制御装置であって、
前記所定の通信状態での通信が失敗したか否かを示す失敗フラグを記憶手段に記憶させる失敗フラグ記憶制御手段を具備し、
前記判断手段は、前記失敗フラグに基づいて前記複数回失敗したことを認識する
ことを特徴とした通信状態制御装置。 - 請求項1ないし請求項15のいずれかに記載の通信状態制御装置であって、
前記通信手段および前記通信対象装置の接続点における前記信号波形に対応する電位および電流の少なくともいずれか一方を認識する信号電気特性認識手段を具備し、
前記判断手段は、前記電位および電流の少なくともいずれか一方に基づいて、前記通信が可能か否かを判断する
ことを特徴とした通信状態制御装置。 - 請求項1ないし請求項10のいずれかに記載の通信状態制御装置と、
請求項11ないし請求項13のいずれかに記載の通信状態制御装置と、
を具備したことを特徴とした通信制御装置。 - 請求項17に記載の通信制御装置であって、
前記判断手段で前記通信が不可能であると判断された場合、前記信号波形調整制御手段および前記通信速度制御手段のいずれか一方による前記制御を実施させる制御状態切替手段を具備した
ことを特徴とした通信制御装置。 - 請求項1ないし請求項15のいずれかに記載の通信状態制御装置と、
データを処理するデータ処理手段と、
このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、
を具備し、
前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させた
ことを特徴とした通信処理装置。 - 請求項17または請求項18に記載の通信制御装置と、
データを処理するデータ処理手段と、
このデータ処理手段および前記通信対象装置とのデータの通信を実施する前記通信手段と、
を具備し、
前記通信手段および前記通信対象装置の接続点と、前記通信手段および前記データ処理手段の接続点と、をそれぞれ独立させた
ことを特徴とした通信処理装置。 - 演算手段により、データの通信を実施する通信手段における通信状態を制御する通信状態制御方法であって、
前記演算手段は、
所定の通信状態での前記通信が可能か否かを判断し、
前記通信が不可能であると判断された場合に、前記通信手段で通信される前記データに対応する信号波形を調整する信号波形調整手段に前記信号波形を調整させる制御、又は、不可能であると判断された通信時の通信速度とは異なる通信速度で前記通信手段に前記通信を実施させる制御のうち少なくともいずれかを行う
ことを特徴とする通信状態制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304790 | 2004-10-19 | ||
JP2004304790 | 2004-10-19 | ||
PCT/JP2005/019116 WO2006043547A1 (ja) | 2004-10-19 | 2005-10-18 | 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2006043547A1 true JPWO2006043547A1 (ja) | 2008-08-07 |
Family
ID=36202962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006543000A Pending JPWO2006043547A1 (ja) | 2004-10-19 | 2005-10-18 | 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2006043547A1 (ja) |
WO (1) | WO2006043547A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3952077B1 (ja) | 2006-06-06 | 2007-08-01 | オンキヨー株式会社 | ホットプラグ信号検出装置、ソース機器およびリピータ機器 |
JP4208001B2 (ja) | 2006-08-22 | 2009-01-14 | 船井電機株式会社 | 動画像再生装置及びdvdプレイヤ |
JP2008109219A (ja) * | 2006-10-23 | 2008-05-08 | Funai Electric Co Ltd | テレビジョンおよびedid書換回路 |
KR101697247B1 (ko) | 2011-05-24 | 2017-01-17 | 삼성전자주식회사 | 싱크 기기에 컨텐츠를 제공하는 소스 기기 및 그의 통신 방법 |
JP6476010B2 (ja) * | 2015-02-27 | 2019-02-27 | 株式会社アイ・ディ・ケイ | 接続障害回復モジュール、障害回復機能を備えた機器およびプログラム |
JP6600333B2 (ja) | 2017-05-31 | 2019-10-30 | キヤノン株式会社 | 電子機器およびその制御方法並びにプログラム |
EP4287632A1 (en) | 2021-08-03 | 2023-12-06 | Samsung Electronics Co., Ltd. | Electronic apparatus and image processing method thereof |
KR20230020182A (ko) * | 2021-08-03 | 2023-02-10 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05298208A (ja) * | 1992-04-21 | 1993-11-12 | Seiko Instr Inc | 記録装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06149429A (ja) * | 1992-11-04 | 1994-05-27 | Mitsubishi Electric Corp | プルアップ抵抗切り替え回路 |
JP2003087834A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 構内交換システム |
-
2005
- 2005-10-18 JP JP2006543000A patent/JPWO2006043547A1/ja active Pending
- 2005-10-18 WO PCT/JP2005/019116 patent/WO2006043547A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05298208A (ja) * | 1992-04-21 | 1993-11-12 | Seiko Instr Inc | 記録装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2006043547A1 (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2211545B1 (en) | Reproduction apparatus, display apparatus, reproduction method, and display method | |
US7945708B2 (en) | Apparatus and method of receiving data from audio/video equipment | |
US8973024B2 (en) | Video control apparatus and control method for video control apparatus | |
RU2384961C2 (ru) | Приемник данных, передатчик данных и способ обработки информации и компьютерная программа | |
JPWO2006043547A1 (ja) | 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法 | |
JP5239867B2 (ja) | 電子機器及びケーブル装置 | |
US8238726B2 (en) | Audio-video data synchronization method, video output device, audio output device, and audio-video output system | |
JP6683276B2 (ja) | インターフェース回路および情報処理システム | |
US20110187929A1 (en) | Communication apparatus | |
JP2009071587A (ja) | 映像音声送信装置及び映像音声送信方法 | |
US20080152322A1 (en) | Audio and video reproducing apparatus and audio and video reproducing method | |
US20110242426A1 (en) | Audio/video apparatus and signal control method thereof | |
JPWO2006043546A1 (ja) | 通信状態制御装置、および、通信状態制御方法 | |
JP2009171351A (ja) | データ伝送装置及びデータ伝送回路 | |
JP5535273B2 (ja) | データ受信装置及びデータ送受信方法 | |
US10917603B2 (en) | Interface circuit, transmission system, and transmission direction control method | |
KR100858318B1 (ko) | 디스플레이 특성정보의 복구 기능을 구비한 디스플레이장치 및 그 복구방법 | |
JP6417783B2 (ja) | データ処理装置 | |
JP2009094601A (ja) | 光ディスク再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |