WO2006034704A1 - Halbleiterspeicherbaustein mit einer umlenkschaltung - Google Patents

Halbleiterspeicherbaustein mit einer umlenkschaltung Download PDF

Info

Publication number
WO2006034704A1
WO2006034704A1 PCT/DE2005/001737 DE2005001737W WO2006034704A1 WO 2006034704 A1 WO2006034704 A1 WO 2006034704A1 DE 2005001737 W DE2005001737 W DE 2005001737W WO 2006034704 A1 WO2006034704 A1 WO 2006034704A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
semiconductor memory
addresses
module
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/001737
Other languages
English (en)
French (fr)
Inventor
Peter Ossimitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2006034704A1 publication Critical patent/WO2006034704A1/de
Priority to US11/693,373 priority Critical patent/US8799704B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Definitions

  • the invention relates to a method for error correction of semiconductor memory devices
  • the DE 10 2004 039 831 is thereby the way, redundant Spei ⁇ cherzellen for the affected integrated Halbleiterspei ⁇ cherbaustein having volatile memory such as dynamic RAM (DRAM) - memory, not in this itself, but in particular as a digital signal processor or as Pro ⁇ processor / CPU executed logic chip of a multi-chip module an ⁇ assign.
  • volatile memory such as dynamic RAM (DRAM) - memory
  • DRAM dynamic RAM
  • the non-volatile memory area used can in particular also be designed as an electrically programmable connection for the permanent storage of a datum, which is also referred to as e-fuses.
  • e-fuses There is a Redirection in such a way that when accessing the defective memory cells, a deflection to these e-fuses takes place.
  • a disadvantage here is that such e-fuses are often not available in the multi-chip module used or would have to be additionally provided, which is often not possible.
  • DD 239 061 shows a multi-chip hybrid memory with two memory chips and two programmable logic blocks. These detect defective columns and rows and switch back and forth between a basic memory and a redundancy chip.
  • US 2004/0006404 shows "ID" memories which store information about the manufacture, the test and the performance of a chip.
  • ID information about the manufacture, the test and the performance of a chip.
  • main memory cells and redundancy memory cells are simultaneously activated.
  • the invention relates to a method for error correction of semiconductor memory devices. These are located in an application system, for example a microcomputer or a mobile telephone.
  • an application system which has a multi-chip module.
  • the multi-chip module contains a spare data memory and a semiconductor Memory chip with a volatile memory.
  • the replacement data memory can be constructed from different types of memory such as SRAM, register flip-flops or DRAM.
  • the semiconductor memory module is designed as a chip.
  • the multi-chip module includes a logic device, which is in particular a processor / CPU and / or a digital signal processor, and a deflection circuit.
  • the deflection circuit and the replacement data memory are located outside the semiconductor memory module and are mounted in particular on the logic module.
  • the application system with the semiconductor memory module is operated in such a way that a deflection circuit redirects access to a memory cell into the replacement data memory if a memory cell of the semiconductor memory module is accessed.
  • a deflection circuit redirects access to a memory cell into the replacement data memory if a memory cell of the semiconductor memory module is accessed.
  • the addresses of the marked, faulty memory cells of the semiconductor memory module are read in via an electronic data connection from an external database via the application system into the multi-chip module.
  • the reading of the memory cell addresses and the identification number of the semiconductor memory module into the application system can take place in such a way that these data are read, for example, from a label, a label or a data sheet and manually entered into the application system.
  • the provided external database has a fixed number of memory cell addresses, of which only a part is faulty, this has the advantage that, in principle, a deflection takes place for a defined number of memory cells, without the user of the application system experiencing or becoming must deal with how many and which memory cells are defective.
  • This can additionally be ensured by the fact that the addresses of the memory cells are stored in encrypted form in the provided external database and a decryption of these addresses takes place, for example, by the logic module.
  • an identification number is additionally read from the application system into the multi-chip module. This is necessary if the multi-chip module contains a plurality of semiconductor memory modules with volatile memory in order to allocate the reserved addresses correctly.
  • the addresses of the reserved memory cells can be applied directly to the deflection circuit after booting. Alternatively, it is possible to store the addresses of the reserved memory cells in the local memory unit, which itself is connected to the deflection circuit or is part of it. Then the addresses of the pre-recorded memory cells are applied by the local memory unit to the deflection circuit. This has the advantages that the addresses of the memory cells to be converted are stored in compressed form and particularly fast access is possible. To generate the addresses of the defective memory cells, a semiconductor memory module is first provided at the wafer level or in the multichip package and then tested. For this purpose, the identification number is also read out.
  • the memory cells identified as defective in the test are stored together with the identification number in an external database, or a label or a label on the multi-chip module.
  • An external database is a database outside the multi-chip module. On this z. B. in the assembly of the application system were ⁇ to load the addresses in the application system. It is also possible to provide the external database via a data network during the possible operation of the application system, so that each time the application system is booted, the external database is accessed via a cellular network or Internet in order to retrieve the addresses of defective memory cells.
  • the information about faulty memory cells are permanently stored and not, as in a conventional test method, deleted.
  • the results of all tests carried out during the production process are accessed, in particular on production-accompanying tests of the semiconductor chip or chips, on memory function test of the already sawn semiconductor memory components and / or the semiconductor memory components already present in the package the burn-in tests of the semiconductor memory devices, in which they were ⁇ tested under stress and temperature loads were ⁇ the.
  • the error information is stored by each semiconductor memory module in a file during each measurement process. They are provided in a database under the serial number of the semiconductor device. Alternatively, this information can be forwarded in a machine-readable language, for example by means of a barcode with the module.
  • This data is loaded by the user of the building blocks in the construction of the application system in a memory of this application system.
  • This memory contains, for example, flash memory cells.
  • the data record which belongs to the semiconductor memory component of the application system is found in the database or on the label by means of the identification number.
  • the error addresses are then loaded into the memory of the application system as described above.
  • a further external database is created in which the addresses of the memory cells of the semiconductor memory module identified as defective are taken over, whereby these further terne database is additionally als ⁇ filled with other addresses of operati ⁇ onshillen memory cells of the semiconductor memory module until a defined predefinable number of addresses sen of memory cells is reached.
  • the label on the chip or its packaging can be provided with a machine-readable code, for example a two-dimensional barcode.
  • a machine-readable code for example a two-dimensional barcode.
  • the addresses of the defective memory cells are in one before the application system is provided non-volatile memory, which is located within the fürs ⁇ system, but outside the multi-chip module, stored.
  • non-volatile memory which is located within the fürs ⁇ system, but outside the multi-chip module, stored.
  • the address data is always available within the application system and does not need to be reloaded into the application system each time it is booted.
  • the invention relates to a multi-chip module (MCM) which has the ability to automatically redirect to a functional memory cell in a spare data memory when accessing a pre-marked, defective memory cell.
  • MCM multi-chip module
  • Such an MCM has a first external contact for connection to an address bus for transferring addresses of memory cells to a semiconductor memory device and a second external contact for sending data to the semiconductor memory device and for receiving data therefrom via a data bus.
  • the MCM according to the invention has a deflection circuit which is connected to the first external contact for reading in memory cell addresses and which has a memory area for receiving pre-marked addresses of faulty memory cells of the semiconductor memory component. This deflection circuit is able to divert the data bus into the replacement data memory if a memory cell address of the semiconductor memory module applied to the address bus is reserved and the corresponding memory cell is therefore faulty.
  • the error information that is required for repairing the semiconductor memory module is stored outside the MCM in a memory area. Before operating the MCM with the semiconductor memory device, it is therefore necessary that the error information, in particular the addresses of the memory cells of the semiconductor memory module known to be defective, are stored in the memory in the MCM.
  • the address can also be addressed as an address range with more than one address. Thus, bytes, byte ranges or even individual bits can be replaced. It is also possible to replace entire memory pages at once.
  • the costly and time-consuming repair of defective memory cells of the semiconductor memory module can be dispensed with.
  • the addresses of the memory cells of the semiconductor memory chip which are identified as defective during the production process are noted and stored in a suitable form, so that the deflection circuit of the MCM introduced into the application environment can be selectively applied to the semiconductor memory module or to the semiconductor memory module Jardin Scheme ⁇ memory can access.
  • the faulty memory cells do not impair the function of the application system since, when the defective memory cell is accessed by the deflection circuit, a deflection to intact memory cells of the replacement data memory takes place.
  • a faulty application system is provided in which the individual memory cell errors are only evaluated and corrected when the system is used. The necessary error information is provided externally.
  • the production yield can be increased by the fact that memory modules which are afflicted with individual defective memory cells and do not function under normal conditions. Onsrash and thus not salable, still be used, the faulty memory cells are bypassed by the deflection circuit according to the invention.
  • the deflection circuit comprises a comparator whose first input is connected to the address bus and to whose second input vor ⁇ memorized memory cell addresses of the semiconductor Speicherbau ⁇ stone can be created. This comparator reliably compares the memory cell addresses applied to its inputs to matches or deviations.
  • the deflection circuit has a local memory unit which is connected to the second input of the comparator and in which the memory memory addresses are stored.
  • the error information is present in compressed form and that accordingly the memory module which is not fully functional in the entire address range is thereby repaired by diverting it to a functional memory cell in the case of access to a memory cell pre-marked in the local memory unit Spare data memory is done.
  • Another advantage, which is ensured by the provision of a voltage applied to the Umlenk ⁇ circuit local memory unit, lies in the fast access to the Speicherzellenad ⁇ ressen.
  • the defective memory cell addresses may also be applied directly to the second input of the comparator.
  • the deflection circuit may additionally have a lying on the data bus multiplexer whose control input is connected to the output of the comparator.
  • the multiplexer is designed such that the data bus is then connected to the replacement data memory when the comparator detects a match of the memory cell addresses applied to its inputs and thus the access to a reserved, erroneous memory cell. Otherwise, the data bus is connected to the semiconductor memory chip.
  • Um ⁇ steering circuit designed works very reliable.
  • a decryption unit which has the ability to decrypt pre-recorded encrypted memory cell addresses of the semiconductor memory module, then the error information can be exchanged between the manufacturer of the semiconductor memory components and the user in encrypted form offers the manufacturer the advantage that the user will not be aware of the defective memory cells in detail.
  • the deflection circuit according to the invention can be provided on various semiconductor memory devices, for example on a logic device, in particular on a processor / CPU or on a digital signal processor / DSP. It is also possible to form the deflection circuit on a further semiconductor memory chip.
  • the deflection circuit can be integrated by the user as a macro in at least one of its logic blocks.
  • the deflection circuit can be installed in a separate semiconductor memory module in the MCM.
  • the invention is illustrated in more detail in the figure with reference to awhosbei ⁇ game.
  • the figure shows a block diagram of a multi-chip module 1 with an integrated semiconductor memory device 2 and with a logic device 3, which has an enlarged deflection circuit 7 shown.
  • the logic module 3 and the integrated semiconductor memory component 2 are connected to one another via a bidirectional data bus 4, via an address bus 5 from the logic module 3 to the integrated semiconductor memory module 2 and via a command signal. line 6 from the logic device 3 to the integrated semiconductor memory device 2 connected.
  • the deflection circuit 7 comprises a local memory unit 9 in which pre-marked memory cell addresses are stored, which have been stored on the local memory unit 9 via a data connection, not shown in the figure.
  • the Um ⁇ steering circuit 7 further includes a comparator 8, des ⁇ sen first input to the address bus 5 and the second Ein ⁇ gang is connected to the local memory unit 9.
  • the in ⁇ terne address data input of the address bus 5 in the Umlenkschal ⁇ device 7 is provided with the reference numeral I.
  • the Umlenkschal ⁇ device 7 further comprises a multiplexer 10 which is arranged on the data bus 4 and whose control line is connected to the output of the comparator 8 in connection.
  • the Umlenk ⁇ circuit 7 also has a spare data memory 11, in which functional memory cells are present.
  • the first output of the multiplexer 10 is connected to the replacement data memory 11 and the second output of the multiplexer 10 via the data bus 4 with the integrated semiconductor memory module. 2 linked.
  • the two outputs of the multiplexer 10 are provided with the reference numeral 1/0 and form a data interface.
  • the deflection circuit 7 does not necessarily have to be formed on a logic module 3. Rather, it can also be present on a second semiconductor memory chip.
  • the function of the multi-chip module 1 according to the invention is shown below.
  • the address data of the faulty memory cells are collected, namely during all tests carried out during the production process, namely during the production-accompanying tests of the semiconductor chips at the wafer level, during memory tests at the semiconductor component level memory and logic modules can usually be tested in burn-in tests, in which the semiconductor memory modules are tested for their functionality under extreme stress and temperature loads, and in the subsequent conventional memory tests.
  • this information is stored in a memory of the application system, this memory being located outside of the multi-chip module 1 and not shown in the figure.
  • the identification number of the semiconductor memory module 2 is read out.
  • the data record which is contained in the external database and contains this identification number also has the erroneous addresses of the semiconductor memory module 2. These are then stored in the application system.
  • this information is loaded from this memory of the application system into the local memory unit 9 of the multi-chip module 1.
  • the deflection circuit 7 After storing the current error data on the local memory unit 9, the deflection circuit 7 is ready for operation.
  • a large number of accesses takes place from the logic module 3 to the data stored in the integrated semiconductor memory module 2.
  • the addresses of the memory cells of the integrated semiconductor memory module 2 which are respectively applied to the comparator 8 via the address bus 5 are then compared by the comparator 8 to determine whether a respective matching address is stored in the local memory unit 9.
  • the comparator 8 In an attempted access to the faulty memory cell with the address "3ff" in the semiconductor memory device 2, the comparator 8 knows the match with the memory cell address stored in the local memory unit 9 and controls the multiplexer 10 in such a way that Logikbau ⁇ stone 3 not access to the selected memory cell of the integrated semiconductor memory device 2, but much more an access to a functional memory cell in the spare data memory 11 takes place.
  • the comparator 8 does not detect any harmonizations. In these cases, the multiplexer 10 remains in its standard setting, in which the data bus 4 is connected directly to the integrated semiconductor memory component 2.
  • the process can be divided into the following six steps: 1. Testing the memory module

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Das erfindungsgemäße Verfahren zur Fehlerkorrektur von Halbleiterspeicherbausteinen stellt ein Anwendungssystem mit einem Multi-Chip-Modul (1) bereit, das einen Halbleiterspeicherbaustein (2) mit einem flüchtigen Speicher und eine Umlenkschaltung (7) aufweist. Beim Booten des Anwendungssystems werden Adressen von fehlerhaften Speicherzellen des Halbleiterspeicherbausteins (2) in das Multi-Chip-Modul (1) geladen, sodass die Umlenkschaltung (7) den Zugriff auf eine Speicherzelle in den Ersatzdatenspeicherumlenkt, falls auf eine fehlerhafte Speicherzelle des Halbleiterspeicherbausteins (2) zugegriffen wird.

Description

Halbleiterspeicherbaustein mit einer Umlenkschaltung
Die Erfindung betrifft ein Verfahren zur Fehlerkorrektur von Halbleiterspeicherbausteinen
Aufgrund der physikalischen Gegebenheiten bei der Fertigung von integrierten Halbleiterchips auf Wafer-Ebene und bei den weiteren Fertigungsschritten, bis die Halbleiterspeicherbau¬ steine im Package vorliegen, ist es praktisch unmöglich, zu vermeiden, dass einige der Vielzahl der Speicherzellen der in¬ tegrierten Halbleiterspeicherbausteine bereits während oder nach der Fertigung defekt sind. Um eine korrekte und zuverläs¬ sige Funktion dieser Halbleiterspeicherbausteine in der Anwen- dungs-Systemumgebung, in der diese eingesetzt werden, zu er¬ möglichen, beispielsweise in Mobiltelefonen, Notebooks, PC's etc., werden die defekten Speicherzellen oft durch redundante Speicherzellen ersetzt, die ebenfalls auf dem integrierten Halbleiterspeicherbaustein vorhanden sind.
Die DE 10 2004 039 831 geht dabei den Weg, redundante Spei¬ cherzellen für den betroffenen integrierten Halbleiterspei¬ cherbaustein, der flüchtigen Speicher wie Dynamischen RAM (DRAM) - Speicher aufweist, nicht in diesem selbst, sondern in dem insbesondere als digitalen Signalprozessor oder als Pro¬ zessor/CPU ausgeführten Logikchip eines Multi-Chip-Moduls an¬ zuordnen. Der zum Einsatz kommende nichtflüchtige Speicherbe¬ reich kann insbesondere auch als elektrisch programmierbare Verbindung zum dauerhaften Speichern eines Datums ausgebildet sein, die auch als E-Fuses bezeichnet wird. Dabei erfolgt eine Umleitung derart, dass bei Zugriffen auf die defekten Spei¬ cherzellen eine Umlenkung auf diese E-Fuses erfolgt. Hierbei ist von Nachteil, dass solche E-Fuses in dem verwendeten MuI- ti-Chip-Modul oft nicht zur Verfügung stehen oder zusätzlich vorgesehen werden müssten, was oft nicht möglich ist.
Die DD 239 061 zeigt einen Multichip-Hybridspeicher mit zwei Speicherchips und zwei programmierbaren Logikblöcken. Diese erkennen defekte Spalten und Zeilen und schalten zwischen ei¬ nem Grundspeicher und einem Redundanzchip hin und her.
Die US 2004/0006404 zeigt "ID"-Speicher, die Informationen ü- ber die Herstellung, den Test und die Leistungsfähigkeit eines Chips speichern. In der US 4,473,895 werden gleichzeitig Hauptspeicherzellen und Redundanzspeicherzellen aktiviert.
Es ist daher Aufgabe der vorliegenden Erfindung, einen integ¬ rierten Halbleiterspeicherbaustein bereitzustellen, bei dem defekte Speicherzellen auf einfache und zuverlässige Weise durch funktionstüchtige Speicherzellen ersetzt werden können.
Diese Aufgaben werden durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
Die Erfindung betrifft ein Verfahren zur Fehlerkorrektur von HalbleiterSpeicherbausteinen. Diese befinden sich in einem An¬ wendungssystem, beispielsweise einem Mikrocomputer oder einem Mobiltelefon. Zunächst wird ein AnwendungsSystem bereitge¬ stellt, das ein Multi-Chip-Modul aufweist. Das Multi-Chip- Modul enthält einen Ersatzdatenspeicher und einen Halbleiter- Speicherbaustein mit einem flüchtigen Speicher. Der Ersatzda¬ tenspeicher kann aus unterschiedlichen Speichertypen wie SRAM, Register-Flip-Flops oder DRAM aufgebaut sein. Der Halbleiter¬ speicherbaustein ist als ein Chip ausgeführt.
Zudem enthält das Multi-Chip-Modul einen Logikbaustein, bei dem es sich insbesondere um einen Prozessor/CPU und/oder einen digitalen Signalprozessor handelt, und eine Umlenkschaltung. Die Umlenkschaltung und der Ersatzdatenspeicher befinden sich außerhalb des Halbleiterspeicherbausteins und sind insbesonde¬ re auf dem Logikbaustein angebracht. Nach dem Bereitstellen des AnwendungsSystems wird das Anwendungssystem gebootet, in¬ dem beispielsweise durch das Neuanlegen der Spannungsversor¬ gung oder durch das Betätigen einer Resettaste das Anwendungs¬ system neu gestartet und initialisiert wird. Nach dem Booten werden die Adressen von vorgemerkten, fehleraufweisenden Spei¬ cherzellen des Halbleiterspeicherbausteins von dem Anwendungs¬ system in das Multi-Chip-Modul eingelesen. Die vorgemerkten Adressen können beispielsweise in Flip-Flop-Registern auf dem Logikchip gespeichert werden.
Anschließend wird das Anwendungssystem mit dem Halbleiterspei¬ cherbaustein derart betrieben, dass eine Umlenkschaltung den Zugriff auf eine Speicherzelle in den Ersatzdatenspeicherum- lenkt, falls auf eine vorgemerkte Speicherzelle des Halblei¬ terspeicherbausteins zugegriffen wird. Dadurch brauchen vor¬ teilhafterweise in dem Multi-Chip-Modul keine E-Fuse oder Flash-Speicher vorgesehen zu werden. Für E-Fuses und Flash- Speicher werden gewöhnlicherweise zusätzliche spezielle Ferti¬ gungsschritte benötigt, die die Fertigungstechnologie eines Halbleiterbausteins komplizierter machen und somit verteuern. Zum Programmieren von E-Fuses oder Flash-Speichern werden häu¬ fig besonders hohe oder besonders niedrige Spannungen, bei¬ spielsweise von +12 V oder -12 V benötigt, für die eigene Spannungsversorgungen wie Pumpen vorgesehen werden müssen. Ge¬ mäß der Erfindung brauchen auch diese Spannungsversorgungs- schaltungen nicht in dem Multi-Chip-Modul, in dem der Platz begrenzt ist, vorgesehen werden. Beispielsweise ist in Mobil¬ telefonen häufig ohnehin ein Flash bereits vorhanden, der ge¬ nutzt werden kann.
In einer Ausführungsform der Erfindung werden die Adressen der vorgemerkten, fehleraufweisenden Speicherzellen des Halblei¬ terspeicherbausteins über eine elektronische Datenverbindung von einer externen Datenbank über das Anwendungssystem in das Multi-Chip-Modul eingelesen.
Das Einlesen der Speicherzellenadressen und der Identifikati¬ onsnummer des Halbleiterspeicherbausteins in das Anwendungs¬ system kann in einer einfachen Ausführungsform derart erfol¬ gen, dass diese Daten beispielsweise von einer Beschriftung, einem Etikett oder einem Datenblatt abgelesen und manuell in das Anwendungssystem eingegeben werden.
Wenn die bereitgestellte externe Datenbank eine festgelegte Anzahl von Speicherzellenadressen aufweist, von denen nur ein Teil fehlerhaft ist, bringt dies den Vorteil mit sich, dass grundsätzlich eine Umlenkung für eine definierte Anzahl von Speicherzellen erfolgt, ohne dass der Benutzer des Anwendungs¬ systems erfährt oder sich damit beschäftigen muss, wie viele und welche Speicherzellen defekt sind. Dies kann noch zusätzlich dadurch sichergestellt werden, indem die Adressen der Speicherzellen in der bereitgestellten exter¬ nen Datenbank verschlüsselt abgelegt sind und eine Entschlüs¬ selung dieser Adressen beispielsweise durch den Logikbaustein erfolgt.
Vorzugsweise wird zusätzlich eine Identifikationsnummer von dem Anwendungssystem in das Multi-Chip-Modul eingelesen. Dies ist notwendig, falls das Multi-Chip-Modul mehrere Halbleiter¬ speicherbausteine mit flüchtigem Speicher enthält, um die vor¬ gemerkten Adressen richtig zuzuordnen.
Des weiteren kann noch ein Überprüfungsschritt vorgesehen wer¬ den, in dem festgestellt wird, ob die eingelesene Identifika¬ tionsnummer des Halbleiterspeicherbausteins mit der tatsächli¬ chen Identifikationsnummer des Halbleiterspeicherbausteins in dem Anwendungssystem übereinstimmt. Dadurch können Zuordnungs¬ fehler zuverlässig vermieden werden.
Die Adressen der vorgemerkten Speicherzellen können nach dem Booten direkt an die Umlenkschaltung angelegt werden. Alterna¬ tiv dazu ist es möglich, die Adressen der vorgemerkten Spei¬ cherzellen in der lokalen Speichereinheit abzulegen, die selbst an die Umlenkschaltung angeschlossen ist oder Teil die¬ ser ist. Dann werden die Adressen der vorgemerkten Speicher¬ zellen von der lokalen Speichereinheit an die Umlenkschaltung angelegt. Dies birgt die Vorteile, dass die Adressen der umzu¬ lenkenden Speicherzellen in komprimierter Form abgelegt sind und ein besonders schneller Zugriff möglich ist. Zum Erzeugen der Adressen der fehlerhaften Speicherzellen wird zunächst ein Halbleiterspeicherbaustein auf Waferebene oder in dem Multichip-Package bereitgestellt und anschließend getes¬ tet. Dazu wird auch die Identifikationsnummer ausgelesen. Die bei dem Test als fehlerhaft erkannten Speicherzellen werden zusammen mit der Identifikationsnummer in einer externen Da¬ tenbank, oder einem Etikett oder einer Beschriftung an dem Multi-Chip-Modul abgespeichert. Eine externe Datenbank ist ei¬ ne Datenbank außerhalb des Multi-Chip-Moduls. Auf diese kann z. B. beim Zusammenbau des Anwendungssystems zugegriffen wer¬ den, um die Adressen in das Anwendungssystem zu laden. Es ist auch möglich, die externe Datenbank über ein Datennetz während des möglichen Betriebs des Anwendungssystems bereitzustellen, sodass bei jedem Booten des Anwendungssystems auf die externe Datenbank über ein Mobilfunknetz oder Internet zugegriffen wird, um die Adressen fehlerhafter Speicherzellen abzurufen.
Durch dieses Verfahren ist es1 möglich, die Fehlerinformationen eines Halbleiterspeicherbausteins in kompakter Form zu gene¬ rieren. Vorteilhafterweise werden dabei die Informationen über fehlerhafte Speicherzellen dauerhaft abgespeichert und nicht, wie nach einem herkömmlichen Testverfahren, gelöscht. Dabei werden erfindungsgemäß auf die Ergebnisse sämtlicher während des Herstellungsverfahrens durchgeführter Tests zugegriffen, insbesondere auf produktionsbegleitende Tests des bzw. der Halbleiterchips auf Wafer-Ebene, auf Speicherfunktionstest der bereits zersägten Halbleiterspeicherbausteine und/oder der be¬ reits im Package vorliegenden Halbleiterspeicherb.austeine so¬ wie der Burn-In-Tests der Halbleiterspeicherbausteine, bei de¬ nen diese unter Stress- und Temperaturbelastung getestet wer¬ den. Dabei werden die Ergebnisse eines oder mehrerer dieser Tests zusammengefasst und die Adressen der als fehlerhaft er¬ kannten Speicherzellen komprimiert abgelegt.
Die Fehlerinformationen werden bei jedem Messvorgang von jedem Halbleiterspeicherbaustein in einer Datei abgelegt. Sie werden unter der Seriennummer des Halbleiterbauteils in einer Daten¬ bank bereitgestellt. Alternativ dazu können diese Informatio¬ nen in einer maschinenlesbaren Sprache, beispielsweise mittels eines Barcodes mit dem Modul weitergegeben werden.
Diese Daten werden vom Benutzer der Bausteine beim Aufbau des Anwendungssystems in einen Speicher dieses Anwendungssystems geladen. Dieser Speicher enthält beispielsweise Flash- Speicherzellen.
Dies erfolgt vorzugsweise dadurch, dass anhand einer vom Halb¬ leiterspeicherbaustein ausgelesenen Identifikationsnummer die fehlerhaften Adressen dieses Halbleiterspeicherbausteins von der externen Datenbank ausgelesen oder von dem Etikett oder der Beschriftung abgelesen werden. Dabei wird derjenige Daten¬ satz, der zu dem Halbleiterspeicherbaustein des AnwendungsSys¬ tems gehört, in der Datenbank bzw. auf dem Etikett mittels der Identifikationsnummer gefunden. Die Fehleradressen werden dann wie oben beschrieben in den Speicher des AnwendungsSystems ge¬ laden.
In einer weiteren Ausführungsform dieses Verfahrens, bei der das Abspeichern in einer externen Datenbank erfolgt, wird eine weitere externe Datenbank angelegt, in welcher die Adressen der als fehlerhaft erkannten Speicherzellen des Halbleiter¬ speicherbausteins übernommen werden, wobei diese weitere ex- terne Datenbank zusätzlich mit weiteren Adressen von funkti¬ onsfähigen Speicherzellen des Halbleiterspeicherbausteins auf¬ gefüllt wird, bis eine definierte vorgebbare Anzahl von Adres¬ sen von Speicherzellen erreicht ist. Durch dieses Verfahren wird ein generisches Datenpaket von Speicherzellenadressen er¬ zeugt, das für alle HalbleiterSpeicherbausteine den gleichen Datenumfang aufweist. Dadurch wird sichergestellt, dass sich der Anwender des hergestellten Halbleiterspeicherbausteins nicht im einzelnen erfährt oder damit beschäftigen muss, wel¬ che Speicherzellen genau fehlerhaft sind.
Des weiteren kann es vorteilhaft sein, die in der externen Da¬ tenbank bzw. in den beiden externen Datenbanken abzulegenden Adressen der Speicherzellen zuvor mit einem Verschlüsselungs¬ code zu beaufschlagen, um die Informationen, welche Speicher¬ zellen nun im einzelnen fehlerhaft sind, nicht jedermann zu¬ gänglich zu machen.
Das Etikett am Chip oder dessen Verpackung kann mit einem ma¬ schinenlesbaren Code versehen werden, bspw. einem zweidimensi¬ onalen Barcode. Um eine fehlerfreie Funktion des an sich feh¬ lerbehafteten Halbleiterspeicherbausteins sicherzustellen, ist es erforderlich, dass die so generierten Fehlerinformationen zusammen mit dem entsprechenden Halbleiterspeicherbaustein vorgesehen oder ausgeliefert werden. Dabei handelt es sich quasi um einen Import der Reparaturdaten auf Anwendungs- bzw. Applikationsebene. Diese Daten können auch auf einem transpor¬ tablen Datenträger wie CD oder DVD o. ä. ausgeliefert werden.
Vorzugsweise werden aber vor dem Bereitstellen des Anwendungs¬ systems die Adressen der fehlerhaften Speicherzellen in einem nichtflüchtigen Speicher, der sich innerhalb des Anwendungs¬ systems, allerdings außerhalb des Multi-Chip-Moduls, befindet, abgelegt. Dadurch stehen die Adressdaten stets innerhalb des Anwendungssystems zur Verfügung und brauchen nicht bei jedem Booten jeweils neu in das Anwendungssystem geladen zu werden.
Die Erfindung betrifft ein Multi-Chip-Modul (MCM) , das die Fä¬ higkeit hat, bei einem Zugriff auf eine vorgemerkte, fehler¬ hafte Speicherzelle eine automatische Umlenkung auf eine funk¬ tionstüchtige Speicherzelle in einem Ersatzdatenspeicher vor¬ zunehmen. Ein solches MCM hat einen ersten Außenkontakt zum Anschluss an einen Adressbus zum Übertragen von Adressen von Speicherzellen an einen Halbleiter-Speicherbaustein und einen zweiten Außenkontakt zum Senden von Daten an den Halbleiter-' Speicherbaustein und zum Empfangen von Daten von diesem über einen Datenbus. Des weiteren weist das erfindungsgemäße MCM eine Umlenkschaltung auf, die mit dem ersten Außenkontakt zum Einlesen von Speicherzellenadressen verbunden ist und die über einen Speicherbereich zur Aufnahme von vorgemerkten Adressen von fehlerhaften Speicherzellen des Halbleiter-Speicherbau¬ steins verfügt. Diese Umlenkschaltung ist in der Lage, den Da¬ tenbus in den Ersatzdatenspeicher umzulenken, falls eine an dem Adressbus anliegende Speicherzellenadresse des Halbleiter- Speicherbausteins vorgemerkt und die entsprechende Speicher¬ zelle somit fehlerhaft ist.
Gemäß einem Grundgedanken der vorliegenden Erfindung sind die Fehlerinformationen, die zur Reparatur des Halbleiter-Spei¬ cherbausteins erforderlich sind, in einem Speicherbereich au¬ ßerhalb des MCM ausgelagert. Vor dem Betrieb des MCM mit dem Halbleiter-Speicherbaustein ist es daher erforderlich, dass die Fehlerinformationen, insbesondere die Adressen der als fehlerhaft bekannten Speicherzellen des Halbleiter-Speicher¬ bausteins in den Speicher in dem MCM abgelegt werden.
Die Adresse kann auch als Adressbereich mit mehr als einer einzigen Adresse angesprochen werden. So können Bytes, Byte- Bereiche oder sogar einzelne Bits ersetzt werden. Es können auch ganze Speicherseiten auf einmal ersetzt werden.
Durch einen derartig erfindungsgemäß ausgestalteten MCM kann die kosten- und zeitintensive Reparatur von fehlerhaften Spei¬ cherzellen des Halbleiter-Speicherbausteins, beispielsweise mittels E-Fuses, entfallen. Anstelle dessen werden die Adres¬ sen der während des Herstellungsprozesses als fehlerhaft er¬ kannten Speicherzellen des Halbleiter-Speicherbausteins ge¬ merkt und in geeigneter Form abgelegt, damit die Umlenkschal¬ tung des in die AnwendungsUmgebung eingebrachten MCM wahlweise auf den Halbleiter-Speicherbaustein oder auf den Ersatzdaten¬ speicher zugreifen kann. Die fehlerhaften Speicherzellen be¬ einträchtigen die Funktion des Anwendungssystems nicht, da bei einem Zugriff auf die defekte Speicherzelle durch die Umlenk¬ schaltung eine Umlenkung auf intakte Speicherzellen des Er¬ satzdatenspeichers erfolgt. Erfindungsgemäß wird ein fehlerto¬ lerantes Anwendungssystem bereitgestellt, in dem die individu¬ ellen Speicherzellenfehler erst bei der Anwendung des Systems ausgewertet und korrigiert werden. Die dazu notwendigen Feh¬ lerinformationen werden extern bereitgestellt.
Somit kann die Produktionsausbeute gesteigert werden, indem Speicherbausteine, die mit einzelnen fehlerhaften Speicherzel¬ len behaftet sind und unter normalen Bedingungen nicht funkti- onsfähig und damit auch nicht verkaufsfähig wären, trotzdem zum Einsatz kommen, wobei die fehlerhaften Speicherzellen durch die erfindungsgemäße Umlenkschaltung umgangen werden.
Gemäß einer ersten Ausführungsform der Erfindung umfasst die Umlenkschaltung einen Komparator, dessen erster Eingang mit dem Adressbus verbunden ist und an dessen zweiten Eingang vor¬ gemerkte Speicherzellenadressen des Halbleiter-Speicherbau¬ steins angelegt werden können. Dieser Komparator vergleicht die an seinen Eingängen anliegenden Speicherzellenadressen zu¬ verlässig auf Übereinstimmungen oder auf Abweichungen.
Gemäß einer weiteren Ausführungsform der Erfindung weist die Umlenkschaltung eine mit dem zweiten Eingang des Komparators verbundene lokale Speichereinheit auf, in der die vorgemerkten Speicherzellenadressen abgelegt werden. Dabei ist von Vorteil, dass die Fehlerinformationen in komprimierter Form vorliegen und dass dementsprechend der nicht im gesamten Adressbereich voll funktionsfähige Speicherbaustein dadurch repariert wird, indem bei einem Zugriff auf eine in der lokalen Speicherein¬ heit vorgemerkte Speicherzelle eine Umlenkung auf eine funkti¬ onstüchtige Speicherzelle im Ersatzdatenspeicher erfolgt. Ein weiterer Vorteil, der durch das Vorsehen einer an der Umlenk¬ schaltung anliegenden lokalen Speichereinheit gewährleistet wird, liegt in dem schnellen Zugriff auf die Speicherzellenad¬ ressen.
Anstelle des Vorsehens einer lokalen Speichereinheit können die fehlerhaften Speicherzellenadressen auch direkt an den zweiten Eingang des Komparators angelegt werden. Zur Gewährleistung der ümlenkfunktion kann die Umlenkschaltung zusätzlich über einen auf dem Datenbus liegenden Multiplexer verfügen, dessen Steuereingang mit dem Ausgang des Komparators verbunden ist. Dabei ist der Multiplexer so ausgebildet, dass der Datenbus dann mit dem Ersatzdatenspeicher verbunden wird, wenn der Komparator eine Übereinstimmung der an seinen Eingän¬ gen anliegenden Speicherzellenadressen und somit den Zugriff auf eine vorgemerkte, fehlerhafte Speicherzelle feststellt. Andernfalls wird der Datenbus mit dem Halbleiter- Speicherbaustein verbunden. Eine derartig ausgestaltete Um¬ lenkschaltung funktioniert besonders zuverlässig.
Wenn des weiteren eine Entschlüsselungseinheit vorgesehen ist, welche die Fähigkeit hat, vorgemerkte verschlüsselte Speicher¬ zellenadressen des Halbleiter-Speicherbausteins zu entschlüs¬ seln, so können die Fehlerinformationen zwischen dem Herstel¬ ler der Halbleiterspeicherbausteine und dem Verwender in ver¬ schlüsselter Form ausgetauscht werden, was für den Hersteller den Vorteil bietet, dass dem Anwender die fehlerhaften Spei¬ cherzellen nicht im Einzelnen bekannt werden.
Um sicherheitshalber die Zuordnung der fehlerhaften Speicher¬ zellen zu dem jeweiligen Halbleiter-Speicherbaustein zu über¬ prüfen, kann neben den vorgemerkten Speicherzellenadressen des Halbleiter-Speicherbausteins weiterhin dessen Identifikations¬ nummer abgelegt werden, die durch den Halbleiterspeicherbau¬ stein mit der tatsächlichen Identifikationsnummer des in das Anwendungssystem eingesetzten Halbleiter-Speicherbausteins verglichen werden kann. Dadurch können Zuordnungsfehler sicher vermieden werden. Die erfindungsgemäße Umlenkschaltung kann auf verschiedenen Halbleiterspeicherbausteinen vorgesehen werden, beispielsweise auf einem Logikbaustein, insbesondere auf einem Prozessor/CPU oder auf einem digitalen Signalprozessor/DSP. Es ist ebenfalls möglich, die Umlenkschaltung auf einem weiteren Halbleiter- Speicherbaustein auszubilden.
Insbesondere kann die Umlenkschaltung vom Anwender als Makro in mindestens einem seiner Logikblöcke integriert werden. Al- ternativ dazu kann die Umlenkschaltung in einem eigenen Halb¬ leiterspeicherbaustein im MCM eingebaut sein.
Die Erfindung ist in der Figur anhand eines Ausführungsbei¬ spiels näher veranschaulicht.
Die Figur zeigt ein Blockschaltbild eines Multi-Chip-Moduls 1 mit einem integrierten Halbleiter-Speicherbaustein 2 und mit einem Logikbaustein 3, der über eine vergrößert dargestellte Umlenkschaltung 7 verfügt.
Der integrierte Halbleiter-Speicherbaustein 2 und der bei¬ spielsweise als CPU oder DSP ausgeführte Logikbaustein 3 z. B. mit integriertem DSP und/oder CPU sind als separate integrier¬ te Schaltkreise ausgeführt, die auf einem gemeinsamen Multi¬ Chip-Modul 1 angeordnet sind.
Der Logikbaustein 3 und der integrierte Halbleiter-Speicher¬ baustein 2 sind miteinander über einen bidirektionalen Daten¬ bus 4, über einen Adressbus 5 vom Logikbaustein 3 zum integ¬ rierten Halbleiter-Speicherbaustein 2 und über eine Befehls- leitung 6 vom Logikbaustein 3 zum integrierten Halbleiter- Speicherbaustein 2 verbunden.
Die Umlenkschaltung 7 umfasst eine lokale Speichereinheit 9, in der vorgemerkte Speicherzellenadressen abgelegt sind, die über eine in der Figur nicht gezeigte Datenverbindung auf der lokalen Speichereinheit 9 abgespeichert worden sind. Die Um¬ lenkschaltung 7 beinhaltet weiterhin einen Komparator 8, des¬ sen erster Eingang mit dem Adressbus 5 und dessen zweiter Ein¬ gang mit der lokalen Speichereinheit 9 verbunden ist. Der in¬ terne Adressdateneingang des Adressbus 5 in der Umlenkschal¬ tung 7 ist mit dem Bezugszeichen I versehen. Die Umlenkschal¬ tung 7 weist des weiteren einen Multiplexer 10 auf, der auf dem Datenbus 4 angeordnet ist und dessen Steuerleitung mit dem Ausgang des Komparators 8 in Verbindung steht. Die Umlenk¬ schaltung 7 verfügt ferner über einen Ersatzdatenspeicher 11, in dem funktionsfähige Speicherzellen vorhanden sind. Der ers¬ te Ausgang des Multiplexers 10 ist mit dem Ersatzdatenspeicher 11 und der zweite Ausgang des Multiplexers 10 über den Daten¬ bus 4 mit dem integrierten Halbleiterspeicherbaustein. 2 ver¬ bunden. Die beiden Ausgänge des Multiplexers 10 sind mit dem Bezugszeichen 1/0 versehen und bilden eine Datenschnittstelle.
Die Umlenkschaltung 7 braucht nicht notwendigerweise auf einem Logikbaustein 3 ausgebildet zu sein. Vielmehr kann sie auch auf einem zweiten Halbleiter-Speicherbaustein vorliegen.
Nachfolgend ist die Funktion des erfindungsgemäßen Multi-Chip- Moduls 1 aufgezeigt. Bei der Fertigung des integrierten Halbleiter-Speicherbau¬ steins 2 werden die Adressdaten der fehlerhaften Speicherzel¬ len gesammelt, und zwar bei sämtlichen im Herstellungsprozess durchgeführten Tests, nämlich bei den produktionsbegleitenden Tests der Halbleiterchips auf Wafer-Ebene, bei Speichertests auf Halbleiter-Bausteinebene, mit denen Speicher- und Logik¬ bausteine üblicherweise getestet werden können, bei Burn-In- Tests, bei denen die Halbleiterspeicherbausteine auf ihre Funktionalität unter extremen Stress- und Temperaturbelastun¬ gen getestet werden und bei den nachfolgenden üblichen Spei¬ chertests.
Bei dem vorliegenden integrierten Halbleiter-Speicherbaustein 2 wurde z. B. in einem Speichertest die Speicherzelle mit der Adresse "3ff" als fehlerhaft erkannt. Diese Adresse wird zu¬ sammen mit der Identifikationsnummer des integrierten Halblei¬ terspeicherbausteins 2 abgespeichert.
Beim Zusammenbau des Anwendungssystems werden diese Informati¬ onen in einem Speicher des AnwendungsSystems abgelegt, wobei sich dieser Speicher außerhalb des Multi-Chip-Moduls 1 befin¬ det und in der Figur nicht gezeigt ist. Dabei wird die Identi¬ fikationsnummer des Halbleiterspeicherbausteins 2 ausgelesen. Der in der externen Datenbank befindliche Datensatz, der diese Identifikationsnummer enthält, weist auch die fehlerhaften Ad¬ ressen des Halbleiterspeicherbausteins 2 auf. Diese werden denn in dem AnwendungsSystem abgelegt.
Beim Booten des Anwendungssystems werden diese Informationen von diesem Speicher des AnwendungsSystems in die lokale Spei¬ chereinheit 9 des Multi-Chip-Moduls 1 geladen. Nach dem Abspeichern der aktuellen Fehlerdaten auf der lokalen Speichereinheit 9 ist die Umlenkschaltung 7 betriebsbereit. Bei der normalen Funktion des Multi-Chip-Moduls 1 erfolgt eine Vielzahl von Zugriffen von dem Logikbaustein 3 auf die in dem integrierten Halbleiter-Speicherbaustein 2 abgelegten Daten. Die über den Adressbus 5 jeweils an den Komparator 8 angeleg¬ ten Adressen der Speicherzellen des integrierten Halbleiter- Speicherbausteins 2 werden durch den Komparator 8 daraufhin verglichen, ob eine jeweils übereinstimmende Adresse in der lokalen Speichereinheit 9 abgelegt ist.
Bei einem versuchten Zugriff auf die fehlerhafte Speicherzelle mit der Adresse "3ff" in dem Halbleiter-Speicherbaustein 2 er¬ kennt der Komparator 8 die Übereinstimmung mit der in der lo¬ kalen Speichereinheit 9 abgelegten Speicherzellenadresse und steuert den Multiplexer 10 so an, dass durch den Logikbau¬ stein 3 nicht ein Zugriff auf die ausgewählte Speicherzelle des integrierten Halbleiter-Speicherbausteins 2, sondern viel¬ mehr ein Zugriff auf eine funktionsfähige Speicherzelle im Er¬ satzdatenspeicher 11 erfolgt.
Bei Zugriffen auf Speicherzellen des Halbleiter-Speicherbau¬ stein 2 mit anderen Adressen stellt der Komparator 8 keine Ü- bereinstimmungen fest. In diesen Fällen verbleibt der Multi¬ plexer 10 in seiner Standardeinstellung, in welcher der Daten¬ bus 4 direkt mit dem integrierten Halbleiter-Speicherbau¬ stein 2 verbunden ist.
Das Verfahren lässt sich in die folgenden sechs Schritte glie¬ dern: 1. Testen des Speicherbausteins
2. Speichern der fehlerhaften Adressen z. B. in einer Daten¬ bank
3. Einbau von Speicher und Logikbaustein in die Applikation
4. Einlesen der fehlerhaften Adressen in der Applikationspro- grammierung
5. Inbetriebnahme der Applikation
6. Korrektur der fehlerhaften Speicheradressen während des Be¬ triebs (= Umschalten des MUX von fehlerhaften Speicherad¬ ressen) .
Bezugszeichenliste
1 Multi-Chip-Modul
2 integrierter Halbleiter-Speicherbaustein
3 Logik-Baustein
4 Daten-Bus
5 Adress-Bus
6 Befehlsleitung
7 Umlenkschaltung
8 Komparator
9 lokale Speichereinheit
10 Multiplexer
11 Ersatzdatenspeicher I Adressdateneingang I/O Datenschnittstelle

Claims

Patentansprüche
1. Verfahren zur Fehlerkorrektur von Halbleiterspeicherbau¬ steinen in einem Anwendungssystem mit den folgenden nach¬ einander abfolgenden Schritten a) bis d) : a) Bereitstellen eines Anwendungssystems, das ein Multi¬ Chip-Modul (1) aufweist, wobei das Multi-Chip-Modul (1)
- wenigstens einen Halbleiterspeicherbaustein (2) , der einen flüchtigen Speicher enthält,
- sowie einen Logikbaustein (3) , insbesondere einen Prozessor/CPU oder einen digitalen Signalprozessor,
- sowie eine Umlenkschaltung (7) und einen Ersatzdaten¬ speicher (11) , die insbesondere auf dem Logikbaustein (3) vorliegen, aufweist, b) Booten des AnwendungsSystems, c) Einlesen von Adressen von vorgemerkten, Fehler aufwei¬ senden Speicherzellen des Halbleiterspeicherbausteins (2) von dem Anwendungssystem in das Multi-Chip-Modul
(D, d) Betrieb des Anwendungssystems mit dem Halbleiterspei¬ cherbaustein (2) derart, dass, falls auf eine vorge¬ merkte Speicherzelle des Halbleiterspeicherbausteins
(2) zugegriffen wird, die Umlenkschaltung (7) den Zugriff auf eine Speicherzelle in den Ersatzdatenspei¬ cher (11) umlenkt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Adressen der vorgemerkten, Fehler aufweisenden Spei¬ cherzellen des Halbleiterspeicherbausteins (2) in Schritt c) über eine elektronische Datenverbindung von einer ex¬ ternen Datenbank in das Multi-Chip-Modul (1) eingelesen werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die in Schritt c) bereitgestellte externe Datenbank eine festgelegte Anzahl von Adressen von Speicherzellen auf¬ weist, von denen nur ein Teil fehlerhaft ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass dass im Schritt c) zusätzlich eine Identifikationsnummer des Halbleiterspeicherbausteins (2) in das Multi-Chip- Modul (1) eingelesen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach Schritt c) ein Überprüfungsschritt erfolgt, in dem festgestellt wird, ob die eingelesene Identifikationsnum¬ mer des Halbleiterspeicherbausteins (2) mit der tatsächli¬ chen Identifikationsnummer des Halbleiterspeicherbausteins (2) in dem AnwendungsSystem übereinstimmt.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die Adressen der Speicherzellen des Halbleiterspeicherbau¬ steins (2) in der in Schritt c) bereitgestellten externen Datenbank verschlüsselt abgelegt sind, wobei durch den Lo¬ gikbaustein (3) vor Schritt d) eine Entschlüsselung dieser verschlüsselten Adressen erfolgt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in Schritt d) die Adressen der vorgemerkten Speicherzellen direkt an die Umlenkschaltung (7) angelegt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass in Schritt d) die Adressen der vorgemerkten Speicherzellen in einer lokalen Speichereinheit (9) abgelegt werden, die selbst an der Umlenkschaltung (7) anliegt oder Teil dieser ist, und wobei die Adressen der vorgemerkten Speicherzel¬ len von der lokalen Speichereinheit (9) an die Umlenk¬ schaltung (-7) angelegt werden.
9. Verfahren nach einem der Ansprüche 1 bis 8 mit den folgen¬ den Schritten I bis IV, die vor den Schritten a) bis d) durchgeführt werden:
I) Bereitstellen eines Halbleiterspeicherbausteins auf Wa- ferebene oder eines Multi-Chip-Moduls (1) mit einem HalbleiterSpeicherbaustein (2) mit einem flüchtigen Speicher,
II) Testen des Halbleiterspeicherbausteins auf Waferebene oder des Multi-Chip-Moduls (1) und Erkennen von fehler¬ haften Speicherzellen des Halbleiterspeicherbausteins (2),
III)Auslesen der Identifikationsnummer des Halbleiterspei¬ cherbausteins (2),
IV) Ablegen der Adressen der in Schritt a) als fehlerhaft erkannten Speicherzellen zusammen mit der Identifikati¬ onsnummer des HalbleiterSpeicherbausteins (2), durch Abspeichern in einer externen Datenbank oder durch An¬ bringen eines Etiketts oder einer Beschriftung an dem Multi-Chip-Modul (1) .
10. Verfahren nach Anspruch 9, bei dem vor dem Schritt a) die Adressen der als fehlerhaft erkannten Speicherzellen in einem nichtflüchtigen Spei¬ cher, der Teil des Anwendungssystems ist und der sich gleichzeitig außerhalb des Multi-Chip-Moduls (1) befindet, abgespeichert werden.
11. Verfahren nach Anspruch 10, bei dem beim Zusammenbau des Anwendungssystems die Identi¬ fikationsnummer des Halbleiterspeicherbausteins ausgelesen wird und anhand dieser Identifikationsnummer die in Schritt IV) abgespeicherten Adressen fehlerhafter Spei¬ cherzellen des Halbleiterspeicherbausteins von der exter¬ nen Datenbank oder von dem Etiketts oder von der Beschrif-' tung gelesen und in dem Speicher des AnwendungsSystems ge¬ speichert werden.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass in Schritt II) ein produktionsbegleitender Tests des Halb¬ leiterspeicherbausteins (2) auf Waferebene erfolgt.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass in Schritt II) ein Speicher-Funktionstests des Halbleiter¬ speicherbausteins (2) im Package des Multi-Chip-Moduls (1) erfolgt.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass in Schritt II) ein Burn-In-Test des Halbleiterspeicherbau¬ steins (2) im Package erfolgt.
15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass falls die Adressen der in Schritt II) als fehlerhaft er¬ kannten Speicherzellen zusammen mit der Identifikations¬ nummer des Halbleiterspeicherbausteins (2) in einer exter¬ nen Datenbank abgespeichert werden, nach Schritt IV) und vor Schritt a) der folgende Schritt V) ausgeführt wird:
V) Erzeugen einer weiteren externen Datenbank, in der die Adressen der in Schritt b) als fehlerhaft erkannten Speicherzellen des Halbleiterspeicherbausteins (2) ü- bernommen werden und die zusätzlich mit weiteren Adres¬ sen von funktionsfähigen Speicherzellen des Halbleiter- . Speicherbausteins (2) aufgefüllt wird, bis eine defi¬ nierte Anzahl von Adressen von Speicherzellen erreicht ist.
16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass die in Schritt IV) oder V) in der/einer externen Datenbank abzulegenden Adressen der Speicherzellen zuvor mit einem Verschlüsselungscode verschlüsselt werden.
PCT/DE2005/001737 2004-09-29 2005-09-29 Halbleiterspeicherbaustein mit einer umlenkschaltung Ceased WO2006034704A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/693,373 US8799704B2 (en) 2004-09-29 2007-03-29 Semiconductor memory component having a diverting circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004047813.9 2004-09-29
DE200410047813 DE102004047813A1 (de) 2004-09-29 2004-09-29 Halbleiterbaustein mit einer Umlenkschaltung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/693,373 Continuation US8799704B2 (en) 2004-09-29 2007-03-29 Semiconductor memory component having a diverting circuit

Publications (1)

Publication Number Publication Date
WO2006034704A1 true WO2006034704A1 (de) 2006-04-06

Family

ID=35502710

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001737 Ceased WO2006034704A1 (de) 2004-09-29 2005-09-29 Halbleiterspeicherbaustein mit einer umlenkschaltung

Country Status (3)

Country Link
US (1) US8799704B2 (de)
DE (1) DE102004047813A1 (de)
WO (1) WO2006034704A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147848A (zh) * 2017-06-13 2019-01-04 神讯电脑(昆山)有限公司 芯片烧录装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047813A1 (de) * 2004-09-29 2006-03-30 Infineon Technologies Ag Halbleiterbaustein mit einer Umlenkschaltung
DE102005015319B4 (de) * 2005-04-01 2008-04-10 Infineon Technologies Ag Elektrisches System mit fehlerhaften Speicherbereichen und Verfahren zum Testen von Speicherbereichen
US8913450B2 (en) 2012-11-19 2014-12-16 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
US11151006B2 (en) * 2018-07-02 2021-10-19 Samsung Electronics Co., Ltd. HBM RAS cache architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0957430A1 (de) * 1998-05-13 1999-11-17 Siemens Aktiengesellschaft Anordnung zur Redundanzauswertung bei einem Halbleiterspeicherchip
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
US6141267A (en) * 1999-02-03 2000-10-31 International Business Machines Corporation Defect management engine for semiconductor memories and memory systems

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980002889A1 (fr) * 1979-06-15 1980-12-24 Fujitsu Ltd Dispositif de memoire a semiconducteur
DD239061A1 (de) * 1985-07-03 1986-09-10 Univ Dresden Tech Fehlertoleranter multichip-hybridspeicher
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system
DE69024086T2 (de) * 1989-04-13 1996-06-20 Sundisk Corp EEprom-System mit Blocklöschung
US5434870A (en) * 1992-04-17 1995-07-18 Unisys Corporation Apparatus and method for verifying the authenticity of a circuit board
GB9305801D0 (en) * 1993-03-19 1993-05-05 Deans Alexander R Semiconductor memory system
JPH0863444A (ja) * 1994-08-22 1996-03-08 Mitsubishi Denki Semiconductor Software Kk Ｅｅｐｒｏｍ内蔵マイクロコンピュータ及びｅｅｐｒｏｍ内蔵マイクロコンピュータの製造方法
US5680544A (en) * 1995-09-05 1997-10-21 Digital Equipment Corporation Method for testing an on-chip cache for repair
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5935258A (en) * 1997-03-04 1999-08-10 Micron Electronics, Inc. Apparatus for allowing data transfers with a memory having defective storage locations
JPH117761A (ja) * 1997-06-13 1999-01-12 Toshiba Corp 画像用メモリ
US5920513A (en) * 1997-08-22 1999-07-06 Micron Technology, Inc. Partial replacement of partially defective memory devices
US6330697B1 (en) * 1999-04-20 2001-12-11 International Business Machines Corporation Apparatus and method for performing a defect leakage screen test for memory devices
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
US6363020B1 (en) * 1999-12-06 2002-03-26 Virage Logic Corp. Architecture with multi-instance redundancy implementation
US6732291B1 (en) * 2000-11-20 2004-05-04 International Business Machines Corporation High performance fault tolerant memory system utilizing greater than four-bit data word memory arrays
CN1518696A (zh) * 2001-06-21 2004-08-04 皇家菲利浦电子有限公司 存储器错误处理方法与电路配置
US6745147B2 (en) * 2001-10-04 2004-06-01 International Business Machines Corporation Data processing system, method, and product for automatically tracking insertions of integrated circuit devices
US6968479B2 (en) * 2002-03-06 2005-11-22 Hewlett-Packard Development Company, L.P. Verifying data in a data storage device
US20040059970A1 (en) * 2002-05-23 2004-03-25 Wieberdink Daniel Lloyd Multipurpose architecture and method for testing electronic logic and memory devices
US6952623B2 (en) * 2002-07-02 2005-10-04 Texas Instruments, Inc. Permanent chip ID using FeRAM
JP2004085366A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd マルチチップモジュールおよびそのテスト方法
EP1408516B1 (de) * 2002-10-07 2006-06-21 Infineon Technologies AG Interface zum Durchbrennen von Schmelzsicherungen für ein Speicherchip
US7734966B1 (en) * 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
DE102004039831B4 (de) * 2003-08-25 2016-05-12 Infineon Technologies Ag Multi-Chip-Package
US7305595B2 (en) * 2003-09-11 2007-12-04 International Business Machines Corporation Method, system, and product for isolating memory system defects to a particular memory system component
JP4284154B2 (ja) * 2003-10-30 2009-06-24 株式会社東芝 マルチチップパッケージ型メモリシステム
DE102004047813A1 (de) * 2004-09-29 2006-03-30 Infineon Technologies Ag Halbleiterbaustein mit einer Umlenkschaltung
US7630258B2 (en) * 2004-09-30 2009-12-08 Texas Instruments Incorporated Decoder based set associative repair cache systems and methods
US7359261B1 (en) * 2005-05-23 2008-04-15 Marvell International Ltd. Memory repair system and method
TWI295771B (en) * 2005-08-08 2008-04-11 Rdc Semiconductor Co Ltd Faulty storage area self markup access control method and system
US7940582B2 (en) * 2008-06-06 2011-05-10 Qimonda Ag Integrated circuit that stores defective memory cell addresses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
EP0957430A1 (de) * 1998-05-13 1999-11-17 Siemens Aktiengesellschaft Anordnung zur Redundanzauswertung bei einem Halbleiterspeicherchip
US6141267A (en) * 1999-02-03 2000-10-31 International Business Machines Corporation Defect management engine for semiconductor memories and memory systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147848A (zh) * 2017-06-13 2019-01-04 神讯电脑(昆山)有限公司 芯片烧录装置

Also Published As

Publication number Publication date
US20080016391A1 (en) 2008-01-17
US8799704B2 (en) 2014-08-05
DE102004047813A1 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
US20070168783A1 (en) ROM redundancy in ROM embedded DRAM
US6163489A (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
KR20080028441A (ko) 반도체 메모리를 리페어하기 위한 장치 및 방법
DE102004039831B4 (de) Multi-Chip-Package
US5721741A (en) Memory test system
DE19951048C2 (de) Verfahren zur Identifizierung einer integrierten Schaltung
DE102004028340A1 (de) Verringern von Speicherausfällen in integrierten Schaltungen
WO2006034704A1 (de) Halbleiterspeicherbaustein mit einer umlenkschaltung
EP1254461B1 (de) Testbarer festwertspeicher für datenspeicher-redundanzlogik
US7760564B2 (en) Non-volatile memory structure
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
US6601194B1 (en) Circuit configuration for repairing a semiconductor memory
DE10311373B4 (de) Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
DE10229164A1 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
JPS62250599A (ja) 半導体メモリ装置
US6560149B2 (en) Integrated semiconductor memory device
DE10337854A1 (de) Integrierter Speicher mit einer Testschaltung zum Funktionstest des Speichers
DE19921868C2 (de) Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung
DE10214125C1 (de) Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
DE10002139A1 (de) Datenspeicher
US7512023B2 (en) Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
DE60306290T2 (de) Interface zum Durchbrennen von Schmelzsicherungen für ein Speicherchip
DE10233910B4 (de) Schaltungsanordnung zum Auslesen einer programmierbaren Verbindung
DE10237121A1 (de) Speicherverwaltungsanordnung und ein Verfahren zur Speicherverwaltung eines Arbeitsspeichers
DE102004054874A1 (de) Elektronische Schaltungsanordnung mit externer Speichereinheit zur Speicherung von Reparaturinformationen bei flüchtigen Speichern

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11693373

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11693373

Country of ref document: US