WO2005114498A1 - Ｌｓｉレイアウト装置及びその方法並びにプログラム - Google Patents

Ｌｓｉレイアウト装置及びその方法並びにプログラム Download PDF

Info

Publication number
WO2005114498A1
WO2005114498A1 PCT/JP2005/009359 JP2005009359W WO2005114498A1 WO 2005114498 A1 WO2005114498 A1 WO 2005114498A1 JP 2005009359 W JP2005009359 W JP 2005009359W WO 2005114498 A1 WO2005114498 A1 WO 2005114498A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
layer
circuit
design
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/009359
Other languages
English (en)
French (fr)
Inventor
Yoshihiko Imamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of WO2005114498A1 publication Critical patent/WO2005114498A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Definitions

  • the present invention relates to an LSI layout device used when designing an LSI (large-scale integrated circuit), a layout method thereof, and a layout program.
  • a plurality of elements constituting a circuit function are formed on a substrate such as silicon using the above-mentioned mask.
  • a layout pattern corresponding to a logic-synthesized circuit is prepared in advance as a layout database as circuit layout information. Also, there is described an LSI layout apparatus that creates the above-mentioned layout database and designs a layout pattern using the layout database.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 09-237839
  • Patent Document 2 Japanese Patent Application Laid-Open No. 11-2977836
  • Patent Document 3 JP-A-2000-314954 Disclosure of the invention
  • the above-described layout database includes a set of layers based on a predetermined functional device, that is, a circuit layout pattern in a circuit design.
  • the pattern data of the layer in the layer set A is read into the editing buffer, and then the pattern data of the layer in the layer set B is read, and the data is read into the editing buffer. Therefore, the pattern data of the layer set B is overwritten on the pattern data of the layer set A, and the pattern data of the two layout sets are mixed.
  • the pattern data of the layer set B is included in the layer set A.
  • the layout pattern is displayed on the display device of the mixed layout pattern device in the editing buffer.
  • the editing buffer is a storage unit for temporarily storing pattern data of each layer of the layout database to be edited when editing the layout pattern on the display screen.
  • the conventional LSI layout apparatus when the layers of the layout pattern have the same layer number, the pattern data of each layer of the layer set A and the layer set B is mixed in the editing buffer. As a result, it becomes impossible to distinguish which layer set the layout pattern after mixing belongs in terms of data. Therefore, the conventional LSI layout apparatus has an undo function for canceling the work. On the other hand, the separation for restoring the layout database in the included editing buffer is performed. Can't do it.
  • the present invention has been made in view of such circumstances, and includes a plurality of circuit design layers in a pattern data synthesized by an include process between a plurality of circuit designs.
  • An object of the present invention is to provide an LSI layout device, a layout method thereof, and a layout program capable of identifying pattern data.
  • an LSI layout apparatus of the present invention uses a circuit layout pattern belonging to a different circuit design and displays pattern data of each layer constituting the circuit layout pattern when designing an LSI layout pattern. And edit
  • An LSI layout apparatus wherein pattern data of each layer constituting the circuit layout pattern is displayed on a display screen with a layout database (for example, layout database 11 in one embodiment) stored for each circuit design.
  • An editing buffer for example, an editing buffer 25 in one embodiment for storing the circuit layout pattern to be read, and a circuit layout pattern provided for each circuit design.
  • a design table storing design information including address information of the editing buffer (for example, the design table 24 in one embodiment), and a circuit layout pattern corresponding to the display screen and displayed on the display screen.
  • Display information With reference to the display table (e.g., the display table 22 in one embodiment) in which is stored and the display information, a layer of a predetermined circuit layout pattern is read out from each editing buffer using the design information, and A display unit (for example, a display unit 4 in one embodiment) for displaying pattern data of each layer on the display screen, and when each layer of the circuit layout pattern is stored in the editing buffer, Identification information indicating which circuit design is included is given for each layer. Further, the LSI layout method of the present invention uses a circuit layout pattern belonging to a different circuit design to display and edit pattern data of each layer constituting the circuit layout pattern when designing the LSI layout pattern.
  • a buffer process for example, steps S7 and S8 in one embodiment
  • a buffer process for example, steps S7 and S8 in one embodiment
  • the circuit layout pattern is stored.
  • a design table storing step of storing design information including address information of the writing buffer in a design table (for example, steps S3 to S6 in one embodiment), and displaying the design screen on the display screen corresponding to the display screen.
  • Each layer of the circuit layout pattern is stored in the When the identification information indicating whether included in the circuit design ⁇ deviation, applied to the respective layer units.
  • the computer-executable LSI layout program of the present invention uses a circuit layout pattern belonging to a different circuit design, and when designing an LSI layout pattern, the pattern of each layer constituting the circuit layout pattern.
  • the storage process stores pattern data of layers constituting the circuit layout pattern in a layout database corresponding to each circuit design. (E.g., step SO in one embodiment) and a knocker process for storing the circuit layout pattern read from the layout database in an editing buffer when displayed on a display screen (e.g., step S7 in one embodiment). , S8) Provided for each road design.
  • a design table storing process of storing design information including address information of the editing buffer in which a layout pattern is stored in a design table for example, steps S3 to S6 in one embodiment
  • a display table storage process for storing display information indicating a circuit layout pattern to be displayed on the display screen in a display table for example, steps S9 to S14 in one embodiment
  • a display process of reading a layer of a predetermined circuit layout pattern from each editing buffer based on the design information and displaying the pattern data of each layer on the display screen for example, steps S17 and S18 in one embodiment
  • Having the editing buffer When storing each layer of the road layout pattern, the identification information indicating whether included in any of the circuit design, to impart to the respective layer units.
  • the LSI layout device, the method, and the program of the present invention can be configured such that when any circuit layout pattern is included in another circuit layout pattern, the identification information for each circuit design is changed for each layer. Since each layer of the arbitrary circuit layout pattern has the same layer number, each layer is written to a different editing buffer. Even if it is displayed, since substantially different circuit layout patterns are not synthesized by one editing buffer, the pattern data of each layer can be easily recognized for each circuit design.
  • the LSI layout apparatus, method and program thereof when returning the result of editing to the layout database, refer to the identification information given to each layer and refer to each layer corresponding to each circuit design.
  • the pattern buffer data can also be read out from the editing buffer, and the pattern data for each layer can be written to the corresponding layout database.As in the past, the pattern data of multiple circuit designs are combined and returned to the initial state. It is possible to prevent a destructive editing operation that cannot be performed on the layout database.
  • the LSI layout device of the present invention is provided in correspondence with each of the design tables, and includes a layer number indicating each of the layers and an address of an editing buffer.
  • Buffer header information storing the buffer information (for example, the editing buffer header 21 in one embodiment), and the circuit layout patterns provided on the display table, including the layer number, on the display screen.
  • a display header table (e.g., the display header 23 in one embodiment) in which display information necessary for display is stored, and when displaying each layer on the display screen by using the display information of the display table.
  • the pattern table data of the layer corresponding to the layer number stored in the display header table is also read out via the buffer header table.
  • the LSI layout method of the present invention is provided in correspondence with each of the design tables, and stores a layer buffer information including a layer number indicating each layer and an address of an editing buffer in a buffer header table.
  • a table storing process (for example, steps S5 and S6 in one embodiment) and a process for displaying each circuit layout pattern, which is provided corresponding to the display table and includes the layer number, on a display screen.
  • a display header table storing step of storing display information in a display header table (for example, steps S13 and S14 in one embodiment), and displaying each layer on a display screen based on the display information of the display table. , Stored in the display header table The pattern data of the layer corresponding to the layer number is read from the editing table via the buffer header table.
  • the LSI layout apparatus and method of the present invention can independently manage the layer editing buffer for each circuit layout pattern for each layout database and display screen.
  • the LSI layout device of the present invention has a plurality of the display tables, and a display header table is provided for each of the display tables.
  • the LSI layout device of the present invention can manage each display screen independently when displaying a plurality of display screens (windows) on the display of the device.
  • a layer to be displayed on the display screen regardless of the circuit layout pattern to which each layer to be displayed on each display screen belongs.
  • the identification information is represented by a predetermined character or numeral added to a layer number of each layer.
  • the LSI layout apparatus of the present invention can easily add identification information for identifying a preset circuit design by an OR operation or the like to the original layer number, and Can be easily performed, and the discrimination processing of each layer can be performed by a simple means in the editing buffer.
  • the pattern data of each layer in each circuit pattern read out is stored in the editing buffer, an identification number indicating whether or not each layer unit is included in the shifted circuit design.
  • the pattern data of each layer corresponding to each circuit design is also read out by the editing buffer with reference to the identification information given to each layer. Then, it becomes possible to write the pattern data of each layer into the layout database of the corresponding circuit design.
  • FIG. 1 is a block diagram showing a configuration example of an LSI layout device according to an embodiment of the present invention.
  • FIG. 2 is a conceptual diagram showing a relationship between a design table, an editing buffer header, and an editing buffer in FIG.
  • FIG. 3 is a diagram showing a relationship between the original layer number of each layer of the circuit design A and the circuit design B and a new layer number to which an identifier is added.
  • FIG. 4 is a conceptual diagram showing a relationship between a display table and a display header.
  • FIG. 5 is a conceptual diagram illustrating display processing of each layer in a circuit layout pattern of a circuit design A and a circuit design B.
  • Figure 6 shows the circuit layout patterns of circuit design A and circuit design B.
  • FIG. 9 is a sequence diagram illustrating a layer display process.
  • FIG. 1 is a block diagram showing a configuration example of the embodiment.
  • the LSI layout device includes a main storage unit 1 and an LSI layout unit 6.
  • the main storage unit 1 is provided with a plurality of layout databases 11 corresponding to each circuit design and storing circuit layout information including a circuit layout pattern belonging to each circuit design.
  • the circuit design means, for example, circuit design information that can be manufactured with the same processing dimensions in the manufacturing process, that is, has the same mask design rules (for example, each layout hierarchy (hard layer or software macro) layer (layer) )).
  • the circuit design information is separately designed so as to have a predetermined function in a library of a memory circuit or a logic circuit.
  • the LSI layout unit 6 has an auxiliary storage unit 2, a control unit 3, and a display unit 4.
  • the auxiliary storage unit 2 has storage areas such as an editing buffer header 21, a display header 23, a display table 22, a design table 24, and an editing buffer 25. Each of these storage areas stores management data for managing each circuit layout pattern. This management data uses the circuit layout patterns belonging to a plurality of different circuit designs by the user, and when these are combined to perform the editing operation of the circuit layout pattern of the LSI, the control unit 3 executes the respective circuit layout patterns based on the editing operation. Used when performing pattern editing processing and display processing on the display unit 5.
  • the editing buffer 25 stores pattern data of each layer provided for each layer, corresponding to each circuit layout pattern.
  • the pattern data of each layer in the circuit layout pattern shown in the design table 24 and the pattern data of the layer in each editing buffer 25 are associated by the editing buffer header 21 as shown in FIG. RU
  • the design table 24 includes the design name, initial creator name, last modified name, initial created date, and last modified date of this circuit design, including the above-mentioned editing buffer header address. , And has design information such as the maximum number of layers and the entire memory use area.
  • the editing buffer header address described in the design table 24 indicates the address of the editing buffer header 21 corresponding to each layer in the circuit layout pattern of the circuit design described in the design table 24.
  • the editing buffer header 21 stores layer buffer information corresponding to each layer of the circuit layout pattern read into the editing buffer 25 on a one-to-one basis in an entry unit.
  • the circuit layout pattern is, for example, “poly”, “n-well”, “p-well”, “contact”, “di! F p + J”, “diff n +”, “via-1” , "Via-2", “meta2”, and “meta3”, the above entry is composed of the pattern data of each layer (in the manufacturing process).
  • One-to-one correspondence with mask layers (corresponding to each mask used for photolithography), and the layer number is also linked to the above-mentioned layer name.
  • this entry 1 It has layer buffer information such as a design number indicating whether it belongs to the design, a layer name, a layer number, and a leading address of an editing buffer 25 in which pattern data of a layer corresponding to this entry is stored. .
  • the control unit 3 writes the circuit layout pattern read from the main storage unit 1 into the editing buffer 25 corresponding to each layer in each circuit layout pattern, when the design table 24 and the editing buffer header 21 are written.
  • control unit 3 When writing the layer number in each entry field of the editing buffer header 21, the control unit 3 uses a predetermined numerical value or character identifier as identification information as to which circuit design this layer belongs to. Assigned to the layer number.
  • the layout device conventionally assigns each layer number in the layout pattern, and for the same layer type, In many cases, the same number is used.
  • the circuit design A and the B When editing, the circuit layout pattern of the circuit design A is read first, and thereafter, the circuit layout pattern of the circuit design B is included in the circuit layout pattern.
  • the pattern of the same layer number between the layer number “101” in the circuit layout pattern of the circuit design A and the layer number “101” in the circuit layout pattern of the circuit design B is displayed. Data is mixed.
  • the control unit 3 when writing each layer number in the entry field of the editing buffer header 21, uses a predetermined numerical value or a character as an identifier for this layer number as described above. (OR operation) to generate a new layer identification number, and write this layer identification number into the entry field.
  • a predetermined numerical value or a character to be ORed is an identifier for identifying the circuit design.
  • the predetermined numerical value as the identifier is used in the layout database 11 in the main memory 1. Therefore, when an OR operation is performed using a larger number of digits and a numerical value than the original layer number, a value that does not change each digit of the original layer number facilitates management.
  • a predetermined character as an identifier may be added after the least significant digit of the layer number (“101A”) or added to the most significant digit of the layer number ( ⁇ ) by OR operation. Good.
  • control unit 3 writes the correspondence between the design name or design number of the circuit design and the identifier added to the circuit design in the correspondence table 5 provided in the auxiliary storage unit 2.
  • the display unit 4 generates a display screen (window) for each display table 22, and in each of the display screens, refers to the display header 23 shown in the display table 22, and The pattern data stored in one or more editing buffers 25 described in the header 23 is displayed.
  • the display table 22 is created for each display screen on the display unit 4, and as shown in FIG. 4, is the name of the display screen (for example, the display screen 41 in FIG. 5) including the display header address described above. It has display information such as display name, initial creator of this display screen, initial creation date, last change date, maximum number of layers, and total memory usage area.
  • each layer of the circuit layout pattern shown in the display table 22 and each layer of the display unit in the display unit 4 are associated one-to-one by the display header 23 as shown in FIG. /
  • the display header address described in the display table 22 indicates the address of the display header 23 that manages the layer displayed in the corresponding display screen unit.
  • an entry indicating display information is stored in one-to-one correspondence with each layer displayed on the display screen to be displayed.
  • this entry 1 has, in each entry field, a layer number indicating which of the above-mentioned display header addresses is the only layer, a display color indicating a color when displaying this layer, and a layout.
  • Indicates the rotation angle of It has information such as the rotation of the display!
  • FIG. 5 is a conceptual diagram illustrating the relationship between the editing buffer header 21 and the display header 23 for each display screen when two different display screens are displayed on the display unit 4.
  • FIG. 6 is a sequence diagram showing a flow of screen processing of the LSI layout apparatus.
  • circuit layout patterns of the circuit designs A and B are read from the layout database 11 of the different devices in the main storage unit 1, and the circuit designs A and B are respectively displayed on the two display screens displayed on the display unit 4.
  • the case where the layers are combined and displayed for each display screen will be described as an operation example.
  • Circuit design A is a memory device
  • circuit design B is a logic device.
  • a circuit design required for a desired LSI layout design is externally input to the main storage unit 1 and stored in advance (step SO).
  • the user inputs a read command for performing a process of reading a circuit layout pattern in order to make the wiring of the circuit design A correspond to the wiring of the circuit design B, and to perform a new device design by combining the two.
  • control unit 3 reads out the circuit design A to be edited and the circuit design B for performing the include process on the circuit design A from the respective layout databases 11 in the main storage unit 1 (steps SI, S2).
  • control unit 3 sends the design name, initial creator name, last modified name, initial created date, last modified date, and maximum layer layer of each of the circuit designs A and B from the layout database 11 by the above readout command.
  • the design information including the number and the entire memory use area is read, and the design table 24-1 of the design circuit A and the design table 242 of the design circuit B are generated in the auxiliary storage unit 2 (steps S3 and S4).
  • control unit 3 stores, in the auxiliary storage unit 2, an editing buffer 25-1, which stores the circuit layout pattern of the circuit design A in correspondence with the circuit design A.
  • Editing buffer header 21-1 is generated (step S5), and similarly, circuit layout pattern of circuit design A is stored in correspondence with circuit design B.
  • An editing buffer header 21-2 corresponding to the buffer 25-2 is generated (step S6).
  • control unit 3 writes the generated editing buffer header addresses of the editing buffer headers 21-1 and 21-2 to the design tables 24-1 and 242, respectively.
  • the editing buffer header 21-1 stores the layer buffer information of the circuit design A in an entry for each area corresponding to each layer of the editing buffer 25-1, and stores the circuit layout pattern of the circuit design A. Are associated with the area of the editing buffer 25-1 in which the pattern data of this layer is stored.
  • the layer buffer information of the circuit design B is stored in the entry for each area corresponding to each layer of the editing buffer 25-2, and the circuit layout pattern of the circuit design B is stored. Are associated with the area of the editing buffer 25-2 in which the pattern data of this layer is stored.
  • control section 3 assigns a predetermined numerical value as an identifier to each layer number.
  • control unit 3 when editing each layer in the circuit layout pattern in the layout database 11, the control unit 3 adds a numerical value as an identifier to an inherent layer number at the time of generating the editing buffer header 21. , And are newly managed as layer identification numbers.
  • this layer identification number has no original meaning as a layer number, and the LSI layout apparatus internally has a meaning as a management number for managing pattern data of a layer.
  • a layer number inherent to the circuit design in the layout database 11 is set within a range of 1000 digits, and a numerical value as an identifier to be identified is set within a range of 1000 digits or more.
  • the control unit 3 when generating the editing buffer header 21-2 corresponding to the circuit design B, applies the circuit number to the layer number originally included in the circuit layout pattern of the circuit design B as shown in FIG. As an identifier indicating the design B, a logical OR operation of 60000 is performed and converted into a layer identification number starting from 60101.
  • control unit 3 writes the correspondence between the circuit design A and the identifier 50000 and the correspondence between the circuit design B and the identifier 60000 in the correspondence table 5.
  • the LSI layout apparatus when the LSI layout apparatus performs editing work using a plurality of different circuit designs, it does not manage the original layer number but also identifies another layer that can identify the circuit design. Convert it to a number and store it in a different editing buffer for management.
  • control unit 3 reads the pattern data of each layer in the circuit layout pattern of the circuit design A from the layout database 11 of the circuit design A in the main storage unit 11 without reading it, — Write the data of the read layer to the predetermined area of 1 (step S7).
  • control unit 3 reads the data of each layer of the circuit layout pattern of the circuit design B from the layout database 11 of the circuit design B in the main storage unit 11 and edits the data.
  • the data of the read layer is written in a predetermined area of the editing buffer 25-2 (step S8).
  • the user inputs a display command for displaying the display screen 41 and the display screen 42 on the display unit 4 to the LSI layout device (steps S9 and S10).
  • control unit 3 uses the display command to enter the display screen name, the initial creator name, the last modified person name, the initial created date, the last modified date, and the maximum number of layer layers, which are input by the user. Based on the entire memory usage area, etc., the display table 22-1 of the screen 1 and the display table 22-2 of the screen 2 are generated in the auxiliary storage unit 2 (steps S11 and S12). .
  • control unit 3 generates, in the auxiliary storage unit 2, a display header 23-1 for storing information of a layer to be displayed on the display screen 41, and similarly, a layer to be displayed on the display screen 4-2. Generates a display header 23-2 that stores the information of
  • control unit 3 writes the generated display header addresses of the display headers 23-1 and 23-2 to the display tapes 22-1 and 22-2, respectively.
  • the user selects a layer to be displayed on the display screens 41 and 42 from the layer list in the circuit layouts of the circuit designs A and B displayed on the display unit 4.
  • control unit 3 writes the display information of the layers respectively displayed on the display screen 41 and the display screen 42 input by the user into the area of each entry in the display headers 23-1 and 23-2, respectively. .
  • circuit layout pattern of the circuit design A has layers A1 to A7
  • circuit layout pattern of the circuit design B has layers B1 to B7.
  • the layers A2, A3, A4, A5, A6 and the circuit design B in the circuit design A are edited.
  • Layers B2, B7 in the circuit design A are displayed on the display screen 41, while layers Al, A7, A6, A3 in the circuit design A and layers B1, B3, B6 in the circuit design B are displayed on the display screen 42.
  • the selection screen on display 4 V is displayed. Then, a layer selection process in each circuit layout pattern is performed.
  • control unit 3 creates entries corresponding to the layers A2, A3, A4, A5, A6, B2, and B7 in the display header 23-1, as shown in FIG.
  • the display information of the layer is written in one entry of the field (step S13).
  • control unit 3 creates entries corresponding to the layers Al, A7, A6, A3, Bl, B3, and B6 in the display header 23-2, and displays the layer display information in each entry field. Is written (step S14).
  • the display color, display pattern, display order, display enable, display coordinates, and display rotation in the display information are set by user input.
  • control unit 3 refers to the display table 22-1, and uses each layer identification number described in each entry of the corresponding display header 23-1 to edit the buffer header 21-1. , And 21-2, read out the image data, which is the layout pattern of each layer, from the editing buffers 25-1, 25-2.
  • control unit 3 writes the image data of each layer read from the editing buffers 25-1, 25-2 in the display buffer area corresponding to the display screen 41 of the display unit 4 (step S15). ).
  • control unit 3 refers to the display table 22-2, and based on the corresponding display header 23-2, via the editing buffer headers 21-1 and 21-2, edits the editing buffer.
  • the image data of each layer read from 25-1 and 25-2 is written to the area of the display buffer corresponding to the display screen 41 of the display unit 4 (step S16).
  • the control unit 3 displays the image data of the screen 1 and the screen 2 written in the respective display buffers on the display unit 4 (steps S17, S18).
  • the design circuit A to be edited As described above, there is no distinction between the design circuit A to be edited and the circuit design B included in the design circuit A as pattern data in each and the same layer.
  • the circuit design A and the circuit design can prevent the layers from being mixed and mixed because the editing buffer to be stored is different even for the same layer in the layout pattern. It can be clearly determined to which of B the circuit layout pattern belongs. Then, when a command to end editing is input by the user, the control unit 3 ends editing of each layer of the circuit designs A and B, and returns the editing result to the layout database 11.
  • the control unit 3 reads the layer identification number described in the editing buffer 23-1, refers to the correspondence table 5, and determines the editing buffer 25-1 based on the relationship between the circuit design and the identifier. It is determined that the layer corresponds to the circuit design A, and the layer number identifier is selectively removed. Based on the obtained layer number, each layer of the editing buffer 25-1 is stored. Overwrites the area corresponding to each layer in the layout database 11 of the circuit design A.
  • control unit 3 reads the layer identification number described in the editing buffer 23-2, refers to the correspondence table 5, and determines the editing buffer from the relationship between the circuit design and the identifier. It is determined that the layer stored in 25-2 corresponds to the circuit design B, the layer identification number and other identifiers are selectively removed, and the editing buffer 25 is determined based on the obtained layer number. — Overwrite each layer of 2 with the area corresponding to each layer of layout database 11 of circuit design B.
  • a program for realizing the function of the LSI layout unit in FIG. 1 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read by a computer system and executed. By doing so, LSI layout processing may be performed.
  • the “computer system” includes an OS and hardware such as peripheral devices.
  • the term “computer system” also includes a WWW system with a homepage providing environment (or display environment).
  • the “computer-readable recording medium” refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, a CD-ROM, and a storage device such as a hard disk built in a computer system.
  • a “computer-readable recording medium” refers to a volatile memory (RAM) in a computer system that becomes a server or a client when a program is transmitted through a communication line such as a network such as the Internet or a telephone line. ), The program is held for a certain period of time, and the program is also included.
  • RAM volatile memory
  • the above-mentioned program is transmitted from a computer system in which the program is stored in a storage device or the like to another computer via a transmission medium or by a transmission wave in the transmission medium. It may be transmitted to the system.
  • the “transmission medium” for transmitting a program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line.
  • the program may be for realizing a part of the above-described functions.
  • a program that can realize the functions described above in combination with a program already recorded in a computer system that is, a so-called differential file (differential program) may be used.
  • the present invention when pattern data of each layer in each circuit pattern read out from the circuit pattern is stored in an editing buffer, an identification number indicating which circuit design is included in each layer unit is added. Therefore, when returning the result of editing to the layout database, the pattern data of each layer corresponding to each circuit design is read out from the editing buffer with reference to the identification information given to each layer, and the It becomes possible to write the pattern data into the layout database of the corresponding circuit design.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

　本発明のＬＳＩレイアウト装置は、回路レイアウトパターンのパターンデータを記憶するレイアウトデータベースと、読み込まれたパターンデータを記憶するエディティングバッファと、回路デザイン毎に設けられた、パターンデータの記憶されたエディティングバッファを示すデザイン情報が記憶されたデザインテーブルと、表示する回路レイアウトパターンのディスプレイ情報を記憶するディスプレイテーブルと、デザイン情報から回路レイアウトパターンのレイヤをエディティングバッファから読み出し、この各レイヤのパターンデータを表示する表示部とを有し、各レイヤ単位に識別情報を付与する。

Description

LSIレイアウト装置及びその方法並びにプログラム
技術分野
[0001] 本発明は、 LSI (大規模集積回路)を設計する際に用いられる LSIレイアウト装置及 びそのレイアウト方法並びにレイアウトプログラムに関する。
本願は、 2004年 5月 24日に出願された特願 2004— 153148号に基づき優先権 を主張し、その内容をここに援用する。
背景技術
[0002] 通常、 LSIを製造するとき、 LSIの仕様決定から量産に入るまで、仕様に基づく基 本設計，ハードウェア記述言語における RTL (Register Transfer Level)による回路構 成記述、ハードウ ア記述言語レベルでの論理合成、合成された回路の論理検証、 この合成回路のマスクパターン作成を行うレイアウトパターン設計、作成されたマスク による試作、試作後の量産、量産品のテスティングなどの順に、複数の処理が行われ る。
LSIの製造工程においては、回路機能を構成する複数の素子を、上記マスクを用 いてシリコン等の基板上に形成する。
また、 LSIの設計において、素子構造を形成するレイアウトパターン設計は、比較 的自動化が進んでおり、ほぼ実用レベルに達している。
[0003] 通常、自動設計ツールにおいては、論理合成された回路に対応するレイアウトバタ ーンが、回路レイアウト情報として、予めレイアウトデータベースとして準備されている そして、以下に示す特許文献 1〜3には、上述したレイアウトデータベースを作成し たり、このレイアウトデータベースを用いてレイアウトパターン設計を行う LSIレイアウト 装置が記載されている。
特許文献 1：特開平 09 - 237839号公報
特許文献 2：特開平 11― 297836号公報
特許文献 3：特開 2000— 314954号公報 発明の開示
発明が解決しょうとする課題
[0004] 上述したレイアウトデータベースは、所定の機能デバイス、すなわち回路デザイン における回路レイアウトパターンによるレイヤのセットから構成されている。
ここで、複数の機能デバイスを複数、例えば 2種類を組み合わせて 1つの LSIを構 成しようとする際、両者の接続作業を行うために、 2種のレイアウトデータベース (例え ば、レイヤセット A及びレイヤセット B)に属する、各々のレイヤのパターンデータを、 同時に表示装置に表示する必要がある。
従来の LSIレイアウト装置においては、編集処理において、例えば、レイヤセット A におけるレイヤのパターンデータ力 エディティングバッファに読み込まれ、次に、レ ィャセット Bにおけるレイヤのパターンデータが読み込まれ、エディティングバッファに おいて、レイヤセット Aのパターンデータに対して、レイヤセット Bのパターンデータが 上書きされ、 2つのレイアウトセットのパターンデータが混在したものとなる。
[0005] すなわち、エディティングバッファにおいて、レイヤセット Aに対して、レイヤセット B のパターンデータがインクルードされた状態となる。
これにより、エディティングバッファにおいて混在したレイアウトパターン力 装置の 表示装置に表示されることとなる。
ここで、エディティングバッファとは、表示画面上においてレイアウトパターンの編集 を行う際、編集対象のレイアウトデータベースの各レイヤのパターンデータを一時的 に保持する記憶部である。
[0006] しかしながら、従来の LSIレイアウト装置においては、レイアウトパターンのレイヤが 同一のレイヤ番号を有する場合、エディティングバッファにおいて、レイヤセット Aとレ ィャセット Bとの各レイヤのパターンデータが混在してしまうこととなり、混在後のレイァ ゥトパターンがいずれのレイヤセットに属するかを、データ的に区別できなくなる。 したがって、従来の LSIレイアウト装置においては、作業の取り消しを行うアンドゥ機 能を有している力 一端、インクルードが行われたエディティングバッファでのレイァゥ トデータベースに対して、元に戻すための分離を行うことができない。
[0007] このため、従来の LSIレイアウト装置においては、異なったレイアウトセットを間違つ てインクルードしてしまったり、任意のレイアウトセットに対してインクルードが複数回 実行されたりしたとき、エディティングバッファの内容が次々に更新されてしまい、初 期の状態に戻すことができなくなり、容易に、編集の処理をやり直すことができなくな るという問題があった。
本発明は、このような事情に鑑みてなされたもので、複数の回路デザイン間におけ るインクルード処理により、複数の回路デザインのレイヤが合成されたパターンデータ において、それぞれの回路デザインに属するレイヤのパターンデータの識別ができる LSIレイアウト装置及びそのレイアウト方法並びにレイアウトプログラムを提供すること を目的とする。
課題を解決するための手段
上記目的を達成するために、本発明の LSIレイアウト装置は、異なる回路デザイン に属する回路レイアウトパターンを用い、 LSIのレイアウトパターン設計を行う際、該 回路レイアウトパターンを構成する各レイヤのパターンデータの表示及び編集を行う
LSIレイアウト装置であって、前記回路レイアウトパターンを構成する各レイヤのパタ ーンデータが、回路デザイン毎に記憶されるレイアウトデータベース (例えば、一実施 形態におけるレイアウトデータベース 11)と、表示画面に表示される際、前記レイァゥ トデータベース力 読み込まれる該回路レイアウトパターンを記憶するエディティング ノ ッファ（例えば、一実施形態におけるエディティングバッファ 25)と、前記回路デザ イン毎に設けられ、回路レイアウトパターンが記憶されて 、る前記エディティングバッ ファのアドレス情報を含むデザイン情報が記憶されたデザインテーブル (例えば、一 実施形態におけるデザインテーブル 24)と、前記表示画面に対応し、該表示画面に 表示する回路レイアウトパターンを示すディスプレイ情報が記憶されたディスプレイテ 一ブル (例えば、一実施形態におけるディスプレイテーブル 22)と、前記ディスプレイ 情報を参照して、所定の回路レイアウトパターンのレイヤを各エディティングバッファ から、前記デザイン情報により読み出し、この各レイヤのパターンデータを前記表示 画面に表示する表示部（例えば、一実施形態における表示部 4)とを有し、前記ェデ ィティングバッファに、前記回路レイアウトパターンの各レイヤを格納する際、いずれ の回路デザインに含まれるかを示す識別情報を、該各レイヤ単位に付与する。 [0009] また、本発明の LSIレイアウト方法は、異なる回路デザインに属する回路レイアウト ノ ターンを用い、 LSIのレイアウトパターン設計を行う際、該回路レイアウトパターンを 構成する各レイヤのパターンデータの表示及び編集を行う LSIレイアウト方法であつ て、前記回路レイアウトパターンを構成するレイヤのパターンデータが回路デザイン 毎に対応して、レイアウトデータベースに記憶する記憶過程 (例えば、一実施形態に おけるステップ SO)と、表示画面に表示される際、前記レイアウトデータベース力 読 み込まれる該回路レイアウトパターンをエディティングバッファに記憶するバッファ過 程 (例えば、一実施形態におけるステップ S7, S8)と、前記回路デザイン毎に設けら れ、回路レイアウトパターンが記憶されて 、る前記エディティングバッファのアドレス情 報を含むデザイン情報を、デザインテーブルに記憶するデザインテーブル記憶過程 (例えば、一実施形態におけるステップ S3〜S6)と、前記表示画面に対応し、該表 示画面に表示する回路レイアウトパターンを示すディスプレイ情報を、ディスプレイテ 一ブルに記憶するディスプレイテーブル記憶過程 (例えば、一実施形態におけるス テツプ S9〜S14)と、前記ディスプレイ情報を参照して、所定の回路レイアウトパター ンのレイヤを各エディティングバッファから、前記デザイン情報により読み出し、この各 レイヤのパターンデータを前記表示画面に表示する表示過程 (例えば、一実施形態 におけるステップ S17, 18)とを有し、前記エディティングバッファに、前記回路レイァ ゥトパターンの各レイヤを格納する際、 ヽずれの回路デザインに含まれるかを示す識 別情報を、該各レイヤ単位に付与する。
[0010] さらに、本発明のコンピュータが実行可能な LSIレイアウトプログラムは、異なる回路 デザインに属する回路レイアウトパターンを用い、 LSIのレイアウトパターン設計を行 う際、該回路レイアウトパターンを構成する各レイヤのパターンデータの表示及び編 集を行う LSIレイアウト処理を、コンピュータに実行させるプログラムであって、前記回 路レイアウトパターンを構成するレイヤのパターンデータが回路デザイン毎に対応し て、レイアウトデータベースに記憶する記憶処理 (例えば、一実施形態におけるステ ップ SO)と、表示画面に表示される際、前記レイアウトデータベースから読み込まれる 該回路レイアウトパターンをエディティングバッファに記憶するノッファ処理 (例えば、 一実施形態におけるステップ S7, S8)と、前記回路デザイン毎に設けられ、該回路レ ィアウトパターンが記憶されている前記エディティングバッファのアドレス情報を含む デザイン情報を、デザインテーブルに記憶するデザインテーブル記憶処理 (例えば、 一実施形態におけるステップ S3〜S6)と、前記表示画面に対応し、該表示画面に表 示する回路レイアウトパターンを示すディスプレイ情報を、ディスプレイテーブルに記 憶するディスプレイテーブル記憶処理 (例えば、一実施形態におけるステップ S9〜S 14)と、前記ディスプレイ情報を参照して、所定の回路レイアウトパターンのレイヤを 各エディティングバッファから、前記デザイン情報により読み出し、この各レイヤのバタ ーンデータを前記表示画面に表示する表示処理 (例えば、一実施形態におけるステ ップ S17, 18)とを有し、前記エディティングバッファに、前記回路レイアウトパターン の各レイヤを格納する際、いずれの回路デザインに含まれるかを示す識別情報を、 該各レイヤ単位に付与する。
[0011] 上述した構成により、本発明の LSIレイアウト装置、その方法及びそのプログラムは 、任意の回路レイアウトパターンに対して、他の回路レイアウトパターンをインクルード したとき、回路デザイン毎の識別情報が各レイヤに付与されていることにより、上記任 意の回路レイアウトパターンの各レイヤが同一のレイヤ番号を有していたとしても、そ れぞれ異なったエディティングバッファに書き込まれるため、合成された状態で表示 されたとしても、実質的に異なる回路レイアウトパターンが一つのエディティングバッ ファで合成されているわけではないので、回路デザイン毎に各レイヤのパターンデー タを容易に認識することができる。
これにより、本発明の LSIレイアウト装置、その方法及びそのプログラムは、編集の 結果をレイアウトデータベースに戻す際、各レイヤに付与されている上記識別情報を 参照して、各回路デザインに対応する各レイヤのパターンデータを、エディティング バッファ力も読み出し、各レイヤのパターンデータを対応するレイアウトデータベース に書き込むことが可能となり、従来のように、複数の回路デザインのパターンデータを 合成させてしまい、初期状態に戻すことが出来ないような破壊的な編集操作を、レイ アウトデータベースに対して行うことを防止することができる。
[0012] また、本発明の LSIレイアウト装置は、前記デザインテーブル毎に対応して設けら れ、前記各レイヤを示すレイヤ番号及びエディティングバッファのアドレスを含むレイ ャバッファ情報が記憶されたバッファヘッダテーブル (例えば、一実施形態における エディティングバッファヘッダ 21)と、前記ディスプレイテーブルに対応して設けられ、 前記レイヤ番号を含む、前記各回路レイアウトパターンを表示画面上に表示するた めに必要な表示情報が記憶されたディスプレイヘッダテーブル (例えば、一実施形 態におけるディスプレイヘッダ 23)とを有し、ディスプレイテーブルのディスプレイ情報 により、表示画面上に各レイヤを表示する際、前記ディスプレイヘッダテーブルに記 憶された前記レイヤ番号に対応するレイヤのパターンデータを、前記バッファヘッダ テーブルを介して、前記エディティングテーブル力も読み出す。
[0013] さらに、本発明 LSIレイアウト方法は、前記デザインテーブル毎に対応して設けられ 、前記各レイヤを示すレイヤ番号及びエディティングバッファのアドレスを含むレイヤ バッファ情報をバッファヘッダテーブルへ記憶するバッファヘッダテーブル記憶過程 (例えば、一実施形態におけるステップ S5, S6)と、前記ディスプレイテーブルに対 応して設けられ、前記レイヤ番号を含む、前記各回路レイアウトパターンを表示画面 上に表示するために必要な表示情報を、ディスプレイヘッダテーブルへ記憶するディ スプレイヘッダテーブル記憶過程 (例えば、一実施形態におけるステップ S13, S14 )とを有し、ディスプレイテーブルのディスプレイ情報により、表示画面上に各レイヤを 表示する際、前記ディスプレイヘッダテーブルに記憶された前記レイヤ番号に対応 するレイヤのパターンデータを、前記バッファヘッダテーブルを介して、前記エディテ イングテーブルから読み出す。
上述した構成により、本発明の LSIレイアウト装置及びその方法は、上述した構成 により、回路レイアウトパターン毎にレイヤのエディティングバッファを、各レイアウトデ ータベース及び表示画面単位で独立に管理することが可能となり、各レイヤが属する 回路レイアウトパターンに関係なぐ容易に、表示画面に表示するレイヤを選択するこ とがでさる。
[0014] また、本発明の LSIレイアウト装置は、前記ディスプレイテーブルを複数有し、この ディスプレイテーブル毎に対応してディスプレイヘッダテーブルが設けられる。
上述した構成により、本発明の LSIレイアウト装置は、装置のディスプレイに、複数 の表示画面 (ウィンドウ）を表示する際、各表示画面を独立に管理することが可能とな り、各表示画面に表示する各レイヤの属する回路レイアウトパターンに関係なぐ容 易に、表示画面に表示するレイヤを選択することができる。
[0015] また、本発明の LSIレイアウト装置においては、前記識別情報が各レイヤのレイヤ 番号に付加される所定の文字または数字で表される。
上述した構成により、本発明の LSIレイアウト装置は、予め設定された回路デザイン を識別する識別情報を、元のレイヤ番号に対するオア演算等により、容易に付加す ることが可能となり、識別番号の付与を容易に行うことができ、かつエディティングバッ ファにおいて各レイヤの判別処理を簡易な手段により行うことができる。
発明の効果
[0016] 本発明によれば、レイアウトデータベース力 読み出した各回路パターンにおける 各レイヤのパターンデータを、エディティングバッファに記憶させる際、各レイヤ単位 に 、ずれの回路デザインに含まれるかを示す識別番号を付与するので、編集の結果 をレイアウトデータベースに戻す際、各レイヤに付与されている上記識別情報を参照 して、各回路デザインに対応する各レイヤのパターンデータを、エディティングバッフ ァカも読み出し、各レイヤのパターンデータを対応する回路デザインのレイアウトデー タベースに書き込むことが可能となる。
図面の簡単な説明
[0017] [図 1]図 1は、本発明の一実施形態による LSIレイアウト装置の構成例を示すブロック 図である。
[図 2]図 2は、図 1におけるデザインテーブル，エディティングバッファヘッダ及びェデ ィティングバッファの関係を示す概念図である。
[図 3]図 3は、回路デザイン A及び回路デザイン Bの各レイヤの元のレイヤ番号と、識 別子を付加した新たなレイヤ番号との関係を示す図である。
[図 4]図 4は、ディスプレイテーブルとディスプレイヘッダとの関係を示す概念図である
[図 5]図 5は、回路デザイン Aと回路デザイン Bとの回路レイアウトパターンにおける各 レイヤの表示処理を説明する概念図である。
[図 6]図 6は、回路デザイン Aと回路デザイン Bとの回路レイアウトパターンにおける各 レイヤの表示処理を説明するシーケンス図である。
符号の説明
[0018] 1 主記憶部
2 補助記憶部
3 制御部
4 表示部
5 対応テーブル
6 LSIレイアウト部
4- 1, 4- 2 表示画面
11 レイアウトデー -タ-ベース
21, 21 - 1, 21 - 2 エディティングバッフフ
22, 22- 1, 22- 2 ディスプレイテーブル
23, 23- 1, 23- 2 ディスプレイヘッダ
24, 24- 1, 24- 2 デザインテ -ブル
25, 25- 1, 25- 2 エディティングバッフフ
発明を実施するための最良の形態
[0019] 以下、本発明の一実施形態による LSIレイアウト装置を図面を参照して説明する。
図 1は同実施形態の一構成例を示すブロック図である。
この図において、 LSIレイアウト装置は、主記憶部 1と LSIレイアウト部 6とから構成さ れている。主記憶部 1には、回路デザイン毎に対応し、各回路デザインに属する回路 レイアウトパターンを含む回路レイアウト情報が格納された複数のレイアウトデータべ ース 11が設けられている。
ここで、回路デザインとは、例えば、製造工程において同一の加工寸法で製造可 能な、すなわちマスクデザインルール等が同様な、回路設計情報 (例えば、ハードマ クロやソフト.マクロの各レイアウト階層（レイヤ）におけるレイアウトパターン情報)であ る。その回路設計情報は、メモリ回路やロジック回路のライブラリで所定の機能を有す るように別々に設計される。
[0020] また、 LSIレイアウト部 6は、補助記憶部 2,制御部 3及び表示部 4を有する。 補助記憶部 2には、エディティングバッファヘッダ 21,ディスプレイヘッダ 23,デイス プレイテーブル 22,デザインテーブル 24,及びエディティングバッファ 25等の記憶 領域を有している。これらの記憶領域各々には、各回路レイアウトパターンの管理を する管理データが記憶されている。この管理データは、ユーザが異なる複数の回路 デザインに属する回路レイアウトパターンを用い、これらを組み合わせて、 LSIの回路 レイアウトパターンの編集操作を行うとき、この編集操作に基づき、制御部 3が各回路 レイアウトパターンの編集処理や表示部 5への表示処理を行う場合に用いる。
[0021] エディティングバッファ 25には、各回路レイアウトパターンに対応し、レイヤ毎に設 けられた各レイヤのパターンデータが記憶されている。
ここで、デザインテーブル 24の示す回路レイアウトパターンにおける各レイヤのパタ ーンデータと、各エディティングバッファ 25内のレイヤのパターンデータとは、図 2に 示すように、エディティングバッファヘッダ 21により対応付けられて 、る。
すなわち、デザインテーブル 24は、図 2に示すように、上述したエディティングバッ ファヘッダアドレスを含めて、この回路デザインのデザイン名、初期作成者名、最終 変更者名、初期作成日、最終変更日、最大レイヤ層数、全体のメモリ使用領域など のデザイン情報を有して 、る。
ここで、デザインテーブル 24に記載されて 、るエディティングバッファヘッダアドレス 力 このデザインテーブル 24に記載された回路デザインの回路レイアウトパターンに おける各レイヤに対応するエディティングバッファヘッダ 21のアドレスを示している。 また、エディティングバッファヘッダ 21には、エディティングバッファ 25に読み込ま れた回路レイアウトパターンの各レイヤに対して、 1対 1に対応するレイヤバッファ情 報がエントリー単位に記憶されて 、る。
[0022] ここで、回路レイアウトパターンが例えば、「poly」， 「n- well」， 「p- well」， 「contact」， 「 di!F p+J , 「diff n+」， 「via- 1」， 「via- 2」， 「meta卜 2」及び「meta卜 3」の名称の各レイヤの パターンデータから構成されて 、る場合、上記エントリ一はこれらの各レイヤ (製造ェ 程にぉ 、てフォトリソグラフィに用いられる各マスクに対応するマスクレイヤ）に 1対 1で 対応し、かつレイヤ番号も上記レイヤ名にリンクされて 、る（関連づけられて 、る）。 このエントリ一は、図 2に示すように、エントリーフィールドにおいて、いずれの回路 デザインに属するかを示すデザイン番号，レイヤの名称，レイヤ番号，及びこのェント リーに対応するレイヤのパターンデータが記憶されるエディティングバッファ 25の先 頭アドレス等のレイヤバッファ情報を有して 、る。
[0023] 制御部 3は、主記憶部 1から読み出した回路レイアウトパターンを、エディティングバ ッファ 25へ各回路レイアウトパターンにおけるレイヤ毎に対応して書き込むとき、デザ インテーブル 24及びエディティングバッファヘッダ 21を形成する。
また、制御部 3は、エディティングバッファヘッダ 21の各エントリーフィールドにおい て、レイヤ番号を書き込むとき、このレイヤがいずれの回路デザインに属するかの識 別情報として、所定の数値または文字の識別子を、レイヤ番号に付与する。
ところで、図 3に示す回路デザイン A及び Bのように、回路デザインの回路レイアウト パターンにおいて、レイアウト装置は、従来慣習的に、レイアウトパターンにおける各 レイヤ番号を割り当てており、同様のレイヤの種類に対して同一の数字が用いられる 場合が多い。
[0024] 例えば、レイヤ名「poly」のレイヤ番号は回路デザイン A及び Bともに「101」の同一 のレイヤ番号が用いられて!/、るとき、回路デザイン Aと Bとを用いてレイアウトパターン の編集を行う場合、回路デザイン Aの回路レイアウトパターンを先に読み込み、後に 、この回路レイアウトパターンに対して、回路デザイン Bの回路レイアウトパターンをィ ンクルード処理する。
従ってこのままでは、表示画面においては、回路デザイン Aの回路レイアウトパター ンにおけるレイヤ番号「101」と、回路デザイン Bの回路レイアウトパターンにおけるレ ィャ番号「101」との、同一のレイヤ番号同士のパターンデータが混在した状態となつ てしまう。
[0025] そこで本発明では、制御部 3は、エディティングバッファヘッダ 21におけるエントリー フィールドに各レイヤ番号を書き込む際、このレイヤ番号に対して、上述したように識 別子として、所定の数値または文字を論理和演算 (オア演算)し、新たにレイヤ識別 番号を生成し、このレイヤ識別番号をエントリーフィールドへ書き込む。ここで、論理 和演算される所定の数値または文字が回路デザインを識別する識別子となる。
識別子としての所定の数値は、主記憶部 1におけるレイアウトデータベース 11で用 、られて 、る本来のレイヤ番号より桁数の大き 、数値を用い、オア演算を行った場合 に、本来のレイヤ番号の各桁の数値を変化させないものが管理を容易とする。
また、識別子としての所定の文字も、オア演算により、レイヤ番号の最下位桁の後ろ に付加（「101A」 )し、またはレイヤ番号の最上位桁の上に付カ卩 ( ΓΑΙθυ )しても良 い。
また、制御部 3は、回路デザインのデザイン名またはデザイン番号と、この回路デザ インに付加した識別子との対応関係を、補助記憶部 2に設けられた対応テーブル 5 に書き込む。
[0026] 図 1に戻り、表示部 4は、ディスプレイテーブル 22毎に表示画面（ウィンドウ）を生成 し、この各表示画面において、このディスプレイテーブル 22に示されたディスプレイ ヘッダ 23を参照し、このディスプレイヘッダ 23に記載されて 、る単数または複数のェ ディティングバッファ 25に格納されているパターンデータを表示する。
上記ディスプレイテーブル 22は、表示部 4における表示画面毎に作成され、図 4に 示すように、上述したディスプレイヘッダアドレスを含めて、表示画面の名称 (例えば 、図 5における表示画面 4 1)であるディスプレイ名、この表示画面の初期作成者、 初期作成日、最終変更日、最大レイヤ数、全体のメモリ使用領域などのディスプレイ 情報を有している。ここで、ディスプレイテーブル 22の示す回路レイアウトパターンの 各レイヤと、この表示部 4における表示画面単位におけるレイヤとは、図 4に示すよう に、ディスプレイヘッダ 23により 1対 1に対応付けられて！/、る。
[0027] すなわち、ディスプレイテーブル 22に記載されているディスプレイヘッダアドレスが 、対応する表示画面単位に表示されるレイヤを管理するディスプレイヘッダ 23のアド レスを示している。このディスプレイヘッダ 23には、表示対象の表示画面に表示され る各レイヤに 1対 1に対応して、表示情報を示すエントリーが記憶されて 、る。
このエントリ一は、図 4に示すように、各エントリーフィールドにおいて、上述したディ スプレイヘッダアドレスだけでなぐいずれのレイヤかを示すレイヤ番号，このレイヤを 表示するときの色を示す表示の色、レイアウトパターンの柄を示す表示のパターン、 表示の優先順位を示す表示順、表示を行うか否かを示す表示のイネ一ブル、このレ ィアウトパターンの表示位置を示す表示の座標、及び表示するときの回転角度を示 す表示の回転等の情報を有して!/、る。
[0028] 次に、図 1,図 5及び図 6を参照して、本発明の一実施形態による LSIレイアウト装 置の一動作例を説明する。図 5は、 2つの異なる表示画面を表示部 4に表示する場 合にぉ 、て、各表示画面毎のエディティングバッファヘッダ 21とディスプレイヘッダ 2 3との関連を説明する概念図である。図 6は、上記 LSIレイアウト装置の画面処理の流 れを示すシーケンス図である。
ここで、主記憶部 1における異なったデバイスのレイアウトデータベース 11から、各 々回路デザイン A及び Bの回路レイアウトパターンを読み出し、表示部 4に表示され る 2つの表示画面において、回路デザイン A及び B各々のレイヤを、それぞれの表示 画面毎に合成して表示する場合を、動作例として説明する。また、回路デザイン Aを メモリデバイスとし、回路デザイン Bをロジックデバイスとする。
予め主記憶部 1には、所望の LSIのレイアウト設計に必要な回路デザインが、ユー ザにより外部から入力されて予め格納される (ステップ SO)。
[0029] ユーザが回路デザイン Aの配線を、回路デザイン Bの配線に対応させ、両者を複合 して新たなデバイス設計を行うために、回路レイアウトパターンを読み出す処理を行う 読出命令を入力する。
これにより、制御部 3は、編集対象の回路デザイン Aと、この回路デザイン Aに対し てインクルード処理を行う回路デザイン Bとを、主記憶部 1のそれぞれのレイアウトデ ータベース 11から読み出す (ステップ SI, S2)。
そして、制御部 3は、上記読出命令により、レイアウトデータベース 11から、回路デ ザイン A及び B各々のデザイン名、初期作成者名、最終変更者名、初期作成日、最 終変更日、最大レイヤ層数、全体のメモリ使用領域を含むデザイン情報を読み出し、 デザイン回路 Aのデザインテーブル 24— 1と、デザイン回路 Bのデザインテーブル 24 2とを、補助記憶部 2に生成する (ステップ S3, S4)。
[0030] 次に、制御部 3は、補助記憶部 2にお 、て、回路デザイン Aに対応して、回路デザ イン Aの回路レイアウトパターンを記憶させるエディティングバッファ 25— 1に対応し たエディティングバッファヘッダ 21—1を生成し (ステップ S 5)、同様に、回路デザイン Bに対応して、回路デザイン Aの回路レイアウトパターンを記憶させるエディティング ノ ッファ 25— 2に対応したエディティングバッファヘッダ 21— 2を生成する（ステップ S 6)。
この時点において、制御部 3は、生成したエディティングバッファヘッダ 21—1及び 21 - 2各々のエディティングバッファヘッダアドレスを、デザインテーブル 24— 1, 24 2それぞれへ書き込む。
[0031] エディティングバッファヘッダ 21— 1は、エディティングバッファ 25— 1の各レイヤに 対応した領域毎のエントリーに回路デザイン Aのレイヤバッファ情報が記憶されてお り、回路デザイン Aの回路レイアウトパターンにおける各レイヤ番号と、このレイヤのパ ターンデータが記憶されているエディティングバッファ 25— 1の領域とを関連づけて いる。
同様に、エディティングバッファヘッダ 21— 2は、エディティングバッファ 25— 2の各 レイヤに対応した領域毎のエントリーに回路デザイン Bのレイヤバッファ情報が記憶さ れており、回路デザイン Bの回路レイアウトパターンにおける各レイヤ番号と、このレイ ャのパターンデータが記憶されているエディティングバッファ 25— 2の領域とを関連 づけている。
[0032] ここで、制御部 3は、各レイヤ番号に対して、識別子として所定の数値を付与する。
すなわち、制御部 3は、そのレイアウトデータベース 11内の回路レイアウトパターン における各レイヤを編集する際、エディティングバッファヘッダ 21を生成する時点に おいて、本来持つレイヤ番号に識別子としての数値を加算して、新たにレイヤ識別番 号として管理する。
この結果、このレイヤ識別番号は、レイヤ番号としての本来の意義はなくなり、 LSI レイアウト装置が内部的に、レイヤのパターンデータを管理する管理番号としての意 味を有することになる。
このとき、例えば、レイアウトデータベース 11における回路デザインが本来持つレイ ャ番号を 1000の桁の範囲内で設定しておき、識別する識別子としての数値を 1000 0の桁以上の範囲で設定しておく。
[0033] これにより、回路デザイン Aに対応するエディティングバッファヘッダ 21—1を生成 する際、図 3に示すように、回路デザイン Aの回路レイアウトパターンが元来持つレイ ャ番号に対し、回路デザイン Aを示す識別子として、 50000を論理和演算 (または加 算）し、 50101から始まるレイヤ識別番号に変換している。
同様に、制御部 3は、回路デザイン Bに対応するエディティングバッファヘッダ 21— 2を生成する際、図 3に示すように、回路デザイン Bの回路レイアウトパターンが元来 持つレイヤ番号に対し、回路デザイン Bを示す識別子として、 60000を論理和演算し 、 60101から始まるレイヤ識別番号に変換している。
このとき、制御部 3は、対応テーブル 5に、回路デザイン Aと識別子 50000との対応 関係、及び回路デザイン Bと識別子 60000との対応関係を書き込む。
[0034] 従来技術の場合、同一番号のレイヤが上書きされたものは、同一のエディティング ノ ッファにおいて混合されてしまうため、回路デザイン Aのもの力、回路デザイン Bの ものかの区別はっかなくなる。
そのため、上述したように、本発明では、 LSIレイアウト装置が異なる回路デザイン を複数用いて編集作業を行う場合、もともとのレイヤ番号を管理するのではなぐ一 且、回路デザインを識別できる別のレイヤ識別番号に変換し、異なるエディティング バッファに記憶させて管理するようにする。
これにより、異なる回路デザインにおける同様のレイヤを、同一のレイヤ番号により 管理することがなくなるので、上述したように同一のエディティングバッファに記憶され ず、破壊的な編集がなされることが無くなる。
そして、編集される回路デザイン A及び Bの回路レイアウトパターンが、表示部 4の 表示画面において合成されて表示された後にも、異なる回路レイアウトパターンにお ける各々のレイヤのパターンデータの区別を付けることが可能となる。
[0035] 次に、制御部 3は、主記憶部 11の回路デザイン Aのレイアウトデータベース 11から 、回路デザイン Aの回路レイアウトパターンにおける各レイヤのパターンデータを読み レスに対応させて、エディティングバッファ 25— 1の所定の領域に、読み出したレイヤ のデータを書き込む（ステップ S7)。
同様に、制御部 3は、主記憶部 11の回路デザイン Bのレイアウトデータベース 11か ら、回路デザイン Bの回路レイアウトパターン各々のレイヤのデータを読み出し、ェデ 応させて、エディティングバッファ 25— 2の所定の領域に、読み出したレイヤのデータ を書き込む (ステップ S8)。
[0036] 次に、ユーザが、表示画面 4 1と、表示画面 4 2とを、表示部 4に表示する表示 命令を、 LSIレイアウト装置に入力する (ステップ S9, S10)。
これにより、制御部 3は、上記表示命令により、ユーザが入力する、表示画面の名 称であるディスプレイ名，初期作成者名，最終変更者名，初期作成日，最終変更日 ,最大レイヤ層数，全体のメモリ使用領域等に基づき、また、画面 1のディスプレイテ 一ブル 22— 1と、画面 2のディスプレイテーブル 22— 2とを、補助記憶部 2に生成す る（ステップ S 11, S12)。
[0037] そして、制御部 3は、補助記憶部 2において、表示画面 4 1に表示させるレイヤの 情報を記憶するディスプレイヘッダ 23— 1を生成し、同様に、表示画面 4— 2に表示 させるレイヤの情報を記憶させるディスプレイヘッダ 23— 2を生成する。
また、制御部 3は、生成したディスプレイヘッダ 23— 1及び 23— 2のディスプレイへ ッダアドレスを、ディスプレイテープノレ 22—1, 22— 2各々へ書き込む。
そして、ユーザにより、表示部 4に表示された回路デザイン A及び B各々の回路レイ アウトにおけるレイヤ一覧表から、表示画面 4 1及び表示画面 4 2に表示するレイ ャが選択される。
これにより、制御部 3は、ユーザが入力する表示画面 4 1及び表示画面 4 2に各 々表示するレイヤの表示情報を、それぞれディスプレイヘッダ 23— 1及び 23— 2に おける各エントリーの領域に書き込む。
[0038] ここで、回路デザイン Aの回路レイアウトパターンにはレイヤ A1〜A7があり、回路 デザイン Bの回路レイアウトパターンにはレイヤ B1〜B7があるとする。
そして、ユーザが、回路デザイン Aのメモリデバイスと回路デザイン Bのロジックデバ イスとの各配線層の接続位置を編集するため、回路デザイン Aにおけるレイヤ A2, A 3, A4, A5, A6及び回路デザイン Bにおけるレイヤ B2, B7を表示画面 4 1に表示 し、一方、回路デザイン Aにおけるレイヤ Al, A7, A6, A3及び回路デザイン Bにお けるレイヤ Bl, B3, B6を表示画面 4 2に表示するように、表示部 4の選択画面にお V、て、各回路レイアウトパターンにおけるレイヤの選択処理を行う。
[0039] これにより、制御部 3は、図 5に示すように、ディスプレイヘッダ 23— 1において、レイ ャ A2, A3, A4, A5, A6, B2, B7に対応するエントリーを作成して、各々のエントリ 一フィールドにレイヤの表示情報を書き込む (ステップ S 13)。
また、同様に、制御部 3は、ディスプレイヘッダ 23— 2において、レイヤ Al, A7, A 6, A3, Bl, B3, B6に対応するエントリーを作成して、各々のエントリーフィールドに レイヤの表示情報を書き込む (ステップ S 14)。
ここで、表示情報における表示の色，表示のパターン，表示順，表示のィネーブル ,表示の座標，表示の回転は、ユーザの入力により設定される。
[0040] 次に、制御部 3は、ディスプレイテーブル 22— 1を参照し、対応するディスプレイへ ッダ 23— 1の各エントリーに記載されている各レイヤ識別番号により、エディティング バッファヘッダ 21— 1, 21— 2を介し、上記各レイヤそれぞれのレイアウトパターンで ある画像データをエディティングバッファ 25 - 1, 25- 2から読み出す。
そして、制御部 3は、エディティングバッファ 25— 1, 25— 2から読み出した各レイヤ の画像データを、表示部 4の表示画面 4 1に対応する表示バッファの領域に書き込 む（ステップ S 15)。
[0041] また、同様に、制御部 3は、ディスプレイテーブル 22— 2を参照し、対応するデイス プレイヘッダ 23— 2に基づき、エディティングバッファヘッダ 21— 1, 21— 2を介し、 エディティングバッファ 25— 1, 25— 2から読み出した各レイヤの画像データを表示 部 4の表示画面 4 1に対応する表示バッファの領域に書き込む (ステップ S 16)。 そして、制御部 3は、上記各々の表示バッファに書き込まれた画面 1及び画面 2の 画像データを表示部 4へ表示する (ステップ S 17, S18)。
[0042] 上述したように、編集対象のデザイン回路 Aと、このデザイン回路 Aにインクルード される回路デザイン Bとは、各同一のレイヤにおけるパターンデータとして区別が無 いが、本実施形態のように、レイヤ番号に対して識別子を設けることにより、レイアウト パターンにおいて同一のレイヤであっても、格納されるエディティングバッファが異な るため、レイヤが合成されて混在してしまうことがなぐ回路デザイン A及び Bのいずれ の回路レイアウトパターンに属したものかを明確に判定できる。 [0043] そして、制御部 3は、ユーザの編集終了の命令が入力されると、回路デザイン A及 び Bの各レイヤの編集を終了し、この編集結果をレイアウトデータベース 11へ戻す。 このとき、制御部 3は、エディティングバッファ 23— 1に記載されているレイヤ識別番 号を読み込み、対応テーブル 5を参照して、回路デザインと識別子との関係から、ェ ディティングバッファ 25 - 1に記憶されて 、るレイヤが回路デザイン Aに対応して 、る と判定し、レイヤ番号力 識別子を選択的に除去し、得られたレイヤ番号に基づいて 、エディティングバッファ 25— 1の各レイヤを、回路デザイン Aのレイアウトデータべ一 ス 11の各レイヤに対応する領域に上書きする。
[0044] 同様に、制御部 3は、エディティングバッファ 23— 2に記載されているレイヤ識別番 号を読み込み、対応テーブル 5を参照して、回路デザインと識別子との関係から、ェ ディティングバッファ 25— 2に記憶されているレイヤが回路デザイン Bに対応している と判定し、レイヤ識別番号カゝら識別子を選択的に除去し、得られたレイヤ番号に基づ いて、エディティングバッファ 25— 2の各レイヤを、回路デザイン Bのレイアウトデータ ベース 11の各レイヤに対応する領域に上書きする。
[0045] なお、図 1における LSIレイアウト部の機能を実現するためのプログラムをコンビユー タ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコン ピュータシステムに読み込ませ、実行することにより LSIのレイアウト処理を行ってもよ い。なお、ここでいう「コンピュータシステム」とは、 OSや周辺機器等のハードウェアを 含むものとする。また、「コンピュータシステム」は、ホームページ提供環境 (あるいは 表示環境)を備えた WWWシステムも含むものとする。また、「コンピュータ読み取り可 能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、 ROM、 CD— ROM等 の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことを いう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットヮ ークゃ電話回線等の通信回線を介してプログラムが送信された場合のサーバやクラ イアントとなるコンピュータシステム内部の揮発性メモリ（RAM)のように、一定時間プ ログラムを保持して 、るものも含むものとする。
[0046] また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシス テムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータ システムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インター ネット等のネットワーク (通信網）や電話回線等の通信回線 (通信線)のように情報を 伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一 部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステ ムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差 分ファイル (差分プログラム)であっても良 、。
産業上の利用可能性
本発明は、レイアウトデータベース力 読み出した各回路パターンにおける各レイ ャのパターンデータを、エディティングバッファに記憶させる際、各レイヤ単位にいず れの回路デザインに含まれるかを示す識別番号を付与するので、編集の結果をレイ アウトデータベースに戻す際、各レイヤに付与されている上記識別情報を参照して、 各回路デザインに対応する各レイヤのパターンデータを、エディティングバッファから 読み出し、各レイヤのパターンデータを対応する回路デザインのレイアウトデータべ ースに書き込むことが可能となる。

Claims

請求の範囲
[1] 異なる回路デザインに属する回路レイアウトパターンを用い、 LSIのレイアウトバタ ーン設計を行う際、該回路レイアウトパターンを構成する各レイヤのパターンデータ の表示及び編集を行う LSIレイアウト装置であって、
前記回路レイアウトパターンを構成する各レイヤのパターンデータが、回路デザイン 毎に記憶されるレイアウトデータベースと、
表示画面に表示される際、前記レイアウトデータベース力 読み込まれる該回路レ ィアウトパターンを記憶するエディティングバッファと、
前記回路デザイン毎に設けられ、回路レイアウトパターンが記憶されている前記ェ ディティングバッファのアドレス情報を含むデザイン情報が記憶されたデザインテー ブルと、
前記表示画面に対応し、該表示画面に表示する回路レイアウトパターンを示すディ スプレイ情報が記憶されたディスプレイテーブルと、
前記ディスプレイ情報を参照して、所定の回路レイアウトパターンのレイヤを各ェデ ィティングバッファから、前記デザイン情報により読み出し、この各レイヤのパターンデ ータを前記表示画面に表示する表示部と
を有し、
V、ずれの回路デザインに含まれるかを示す識別情報を、該各レイヤ単位に付与す る LSIレイアウト装置。
[2] 請求項 1に記載の LSIレイアウト装置であって、
前記デザインテーブル毎に対応して設けられ、前記各レイヤを示すレイヤ番号及 びエディティングバッファのアドレスを含むレイヤバッファ情報が記憶されたバッファ ヘッダテープノレと、
前記ディスプレイテーブルに対応して設けられ、前記レイヤ番号を含む、前記各回 路レイアウトパターンを表示画面上に表示するために必要な表示情報が記憶された ディスプレイヘッダテープノレと
を有し、
ディスプレイテーブルのディスプレイ情報により、表示画面上に各レイヤを表示する 際、前記ディスプレイヘッダテーブルに記憶された前記レイヤ番号に対応するレイヤ のパターンデータは、前記バッファヘッダテーブルを介して、前記エディティングテー ブル力 読み出される LSIレイアウト装置。
[3] 請求項 2記載の LSIレイアウト装置であって、前記ディスプレイテーブルを複数有し 、該ディスプレイテーブル毎に対応してディスプレイヘッダテーブルが設けられる LSI レイアウト装置。
[4] 請求項 1から請求項 3のいずれかに記載の LSIレイアウト装置であって、前記識別 情報が各レイヤのレイヤ番号に付加される所定の文字または数字で表される LSIレイ アウト装置。
[5] 異なる回路デザインに属する回路レイアウトパターンを用い、 LSIのレイアウトバタ ーン設計を行う際、該回路レイアウトパターンを構成する各レイヤのパターンデータ の表示及び編集を行う LSIレイアウト方法であって、
前記回路レイアウトパターンを構成するレイヤのパターンデータが回路デザイン毎 に対応して、レイアウトデータベースに記憶する記憶過程と、
表示画面に表示される際、前記レイアウトデータベース力 読み込まれる該回路レ ィアウトパターンをエディティングバッファに記憶するバッファ過程と、
前記回路デザイン毎に設けられ、回路レイアウトパターンが記憶されている前記ェ ディティングバッファのアドレス情報を含むデザイン情報を、デザインテーブルに記憶 するデザインテーブル記憶過程と、
前記表示画面に対応し、該表示画面に表示する回路レイアウトパターンを示すディ スプレイ情報を、ディスプレイテーブルに記憶するディスプレイテーブル記憶過程と、 前記ディスプレイ情報を参照して、所定の回路レイアウトパターンのレイヤを各ェデ ィティングバッファから、前記デザイン情報により読み出し、この各レイヤのパターンデ ータを前記表示画面に表示する表示過程と
を有し、
V、ずれの回路デザインに含まれるかを示す識別情報を、該各レイヤ単位に付与す ることを特徴とする LSIレイアウト方法。
[6] 請求項 5に記載の LSIレイアウト方法であって、 前記デザインテーブル毎に対応して設けられ、前記各レイヤを示すレイヤ番号及 びエディティングバッファのアドレスを含むレイヤバッファ情報をバッファヘッダテープ ルへ記憶するバッファヘッダテーブル記憶過程と、
前記ディスプレイテーブルに対応して設けられ、前記レイヤ番号を含む、前記各回 路レイアウトパターンを表示画面上に表示するために必要な表示情報を、ディスプレ ィヘッダテーブルへ記憶するディスプレイヘッダテーブル記憶過程と
を有し、
ディスプレイテーブルのディスプレイ情報により、表示画面上に各レイヤを表示する 際、前記ディスプレイヘッダテーブルに記憶された前記レイヤ番号に対応するレイヤ のパターンデータを、前記バッファヘッダテーブルを介して、前記エディティングテー ブルから読み出す LSIレイアウト方法。
異なる回路デザインに属する回路レイアウトパターンを用い、 LSIのレイアウトバタ ーン設計を行う際、該回路レイアウトパターンを構成する各レイヤのパターンデータ の表示及び編集を行う LSIレイアウト処理を、コンピュータに実行させるプログラムで あって、
前記回路レイアウトパターンを構成するレイヤのパターンデータが回路デザイン毎 に対応して、レイアウトデータベースに記憶する記憶処理と、
表示画面に表示される際、前記レイアウトデータベース力 読み込まれる該回路レ ィアウトパターンをエディティングバッファに記憶するバッファ処理と、
前記回路デザイン毎に設けられ、回路レイアウトパターンが記憶されている前記ェ ディティングバッファのアドレス情報を含むデザイン情報を、デザインテーブルに記憶 するデザインテーブル記憶処理と、
前記表示画面に対応し、該表示画面に表示する回路レイアウトパターンを示すディ スプレイ情報を、ディスプレイテーブルに記憶するディスプレイテーブル記憶処理と、 前記ディスプレイ情報を参照して、所定の回路レイアウトパターンのレイヤを各ェデ ィティングバッファから、前記デザイン情報により読み出し、この各レイヤのパターンデ ータを前記表示画面に表示する表示処理と
を有し、 V、ずれの回路デザインに含まれるかを示す識別情報を、該各レイヤ単位に付与す ることを特徴とするコンピュータ実行可能な LSIレイアウトプログラム。
PCT/JP2005/009359 2004-05-24 2005-05-23 Ｌｓｉレイアウト装置及びその方法並びにプログラム Ceased WO2005114498A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004153148A JP2005338916A (ja) 2004-05-24 2004-05-24 Ｌｓｉレイアウト装置及びその方法並びにプログラム
JP2004-153148 2004-05-24

Publications (1)

Publication Number Publication Date
WO2005114498A1 true WO2005114498A1 (ja) 2005-12-01

Family

ID=35428559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009359 Ceased WO2005114498A1 (ja) 2004-05-24 2005-05-23 Ｌｓｉレイアウト装置及びその方法並びにプログラム

Country Status (2)

Country Link
JP (1) JP2005338916A (ja)
WO (1) WO2005114498A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101982A (ja) * 1995-10-05 1997-04-15 New Japan Radio Co Ltd 半導体集積回路のｃａｄシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101982A (ja) * 1995-10-05 1997-04-15 New Japan Radio Co Ltd 半導体集積回路のｃａｄシステム

Also Published As

Publication number Publication date
JP2005338916A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US8799849B2 (en) System and method for design, procurement and manufacturing collaboration
US20040107214A1 (en) Customized document portfolio system integrating IP libraries and technology documents
JP2008217651A (ja) 設計支援装置、設計支援方法、およびプログラム
JP4648194B2 (ja) プリント基板設計指示支援方法およびその装置
WO2005114498A1 (ja) Ｌｓｉレイアウト装置及びその方法並びにプログラム
KR20010007684A (ko) 자동 법률서식작성 시스템
CN108304291A (zh) 测试输入信息检索装置和方法
CN1329865C (zh) 客制化活页夹管理系统及方法
JP3145779B2 (ja) Ｌｓｉ設計用データシートの出力装置
JP2002073168A (ja) 状態遷移図管理装置および管理方法、状態遷移図表示装置、並びに、プログラム記録媒体
JP2998674B2 (ja) 設計作業における文書作成支援装置
JP2009098898A (ja) チェック項目表示装置、チェック項目表示方法、プログラムおよび記録媒体
JP5292956B2 (ja) テストデータ生成プログラム
JP7781482B1 (ja) データ入力支援装置、データ入力支援システム、データ入力支援方法、およびプログラム
JP2001297113A (ja) 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3145780B2 (ja) Ｌｓｉ設計装置
JP2006318057A (ja) Ｃａｄモデル情報管理装置
JP2002287964A (ja) 画面入出力仕様設計システムと方法およびプログラム
JP3636749B2 (ja) 情報記録媒体のソフトウエア設計作業支援装置
TWI674545B (zh) 資料管理方法及系統
JPS63153673A (ja) 論理回路構造の自動合成の手順およびデータベース構造
JP4918278B2 (ja) 顧客向けｌｓｉデータ提供システム
JP2007265358A (ja) 情報処理装置、プログラム及び業務アプリケーション導入方法
JP2003242246A (ja) 特許情報管理プログラム、特許情報管理プログラムを記録した記録媒体および特許情報管理装置
WO2023042411A1 (ja) プログラム、方法、情報処理装置、システム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase