WO2005111975A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2005111975A1
WO2005111975A1 PCT/JP2005/008236 JP2005008236W WO2005111975A1 WO 2005111975 A1 WO2005111975 A1 WO 2005111975A1 JP 2005008236 W JP2005008236 W JP 2005008236W WO 2005111975 A1 WO2005111975 A1 WO 2005111975A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
stripe electrodes
stripe
electrodes
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/008236
Other languages
English (en)
French (fr)
Inventor
Haruo Kawakami
Hisato Kato
Keisuke Yamashiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to GB0622507A priority Critical patent/GB2429572B/en
Priority to DE112005001124T priority patent/DE112005001124T5/de
Priority to JP2006513525A priority patent/JPWO2005111975A1/ja
Publication of WO2005111975A1 publication Critical patent/WO2005111975A1/ja
Priority to US11/561,173 priority patent/US20070171156A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the present invention relates to a self-luminous display device of an organic electroluminescence (EL) display panel. More specifically, the present invention relates to a display device in which light-emitting pixels formed in a matrix configuration including a plurality of rows and a plurality of columns are driven by switching elements.
  • EL organic electroluminescence
  • liquid crystal displays have been remarkably spread as flat displays for information devices.
  • the backlight light is controlled onZoff by the liquid crystal light shutter function, and colors are obtained using a color filter.
  • an organic EL display or an organic LED display
  • each pixel emits light individually (that is, self-luminous), so the advantage of a wide viewing angle eliminates the need for a knock light that can be used without effort. Therefore, it has many advantages such as being thinner and being able to be formed on a flexible substrate. For this reason, organic EL displays are expected as next-generation displays.
  • the driving method of the organic EL display panel can be roughly classified into two types.
  • the first driving method is called a noisy matrix type (or a duty driving method or a simple matrix method).
  • a noisy matrix type or a duty driving method or a simple matrix method.
  • a plurality of stripe electrodes are combined in a matrix in rows and columns, and a pixel located at each intersection of a row electrode and a column electrode is caused to emit light by a driving signal applied to the row and column electrodes.
  • Signals for light emission control are normally scanned in a row direction in a time-series manner for each row, and are simultaneously applied to each column of the same row. Normally, no active element is provided for each pixel, and light emission is controlled only during the duty period of each row during the scanning period of the row.
  • the second driving method is a so-called active matrix type in which each pixel has a switching element and can emit light within a row scanning cycle.
  • each pixel is basic in the active matrix type. Since the light emission is always constant, light emission may be performed at 1 OOCdZm 2 when the area ratio of the pixel and various losses are not taken into consideration.
  • the duty ratio for driving each pixel is 1Z100, and only the duty period (selection period) is the light emission time.
  • a is required to be 100 times that of the 10 OOOCdZm 2.
  • the current flowing through the organic EL element may be increased.
  • the efficiency of organic EL light emission decreases as the current increases. Due to this decrease in efficiency, when the active-matrix driving method and the passive-matrix driving method are compared at the same display luminance, the passive-matrix driving method consumes relatively large power. Further, when the current flowing through the organic EL element is increased, there is a disadvantage that the material is deteriorated due to heat generation or the like and the life of the display device is shortened immediately.
  • a thin film transistor (TFT) using polysilicon as a switching element of a pixel is most widely used.
  • the temperature of the process of forming a TFT using polysilicon is at least as high as 250 ° C. or more, which makes it difficult to use a flexible plastic substrate!
  • Patent Document 1 discloses connecting an organic thin-film rectifying element in series with an organic thin-film light emitting unit
  • Patent Document 2 discloses an organic thin-film transistor. It is disclosed that the pixel is driven and controlled by the following.
  • Patent Document 2 According to the figure, since the driving element is made of an organic material, a manufacturing process at a low temperature is possible, so that a flexible plastic substrate can be used. In addition, since inexpensive materials and processes can be selected, the cost can be reduced.
  • Patent Document 1 JP 2001-250680 A
  • Patent document 2 WO0lZl5233
  • the power that can erase the residual charge for example, by preparing a separate discharge line for data initialization, etc.
  • the current is supplied through the organic thin film rectifier, so that the power consumption there increases.
  • power consumption in the organic EL is suppressed by not limiting the light emission period to the duty period, but there is a problem in that power consumption in peripheral elements occurs.
  • the switching signal of the driving TFT 1 is supplied to the gate electrode of the driving TFT 1 via the switching TFT 2. That is, the switching TFT2 is turned on during the duty period, and at that time, the signal supplied from the data signal line Y2 is stored in the capacitor C, so that the driving TFT1 is kept on outside the duty period.
  • the capacitor Since the capacitance of C is sufficient to keep the driving TFT1 ON, power loss occurs between the source and the drain of the driving TFT1, but the residual capacity as in the case of using the organic thin film rectifier described above is generated. No power loss occurs due to the discharge of charges.
  • switching TFTs in this system require high-frequency operation of about 50 kHz. That is, for example, when the pixels of 480 rows are operated at a frame frequency of 120 Hz, the opening and closing operation at a duty period of 1Z120Z480 seconds, that is, 17.4 seconds (57 kHz in frequency) is required.
  • switching cannot be performed at a sufficient speed.
  • Current organic thin-film transistors are mainly of the field-effect type, in which an electric field is applied from a gate electrode to an organic film through an insulating film and conductivity is imparted by accumulating electric charges in the vicinity of the insulating film. This is equivalent to charging a capacitor made of the insulating film. If electric charges are supplied from the source electrode and the drain electrode, the response frequency is determined by the impedance and the capacitance of the capacitor, and the response frequency is considered to be limited.
  • an object of the present invention is to produce a display device such as an organic EL display panel on a flexible substrate at low cost.
  • the present invention further aims at stabilizing the tone reproducibility particularly when an organic thin-film rectifier is used as a switching element.
  • a first set of stripe electrodes formed in parallel with each other, and a plurality of stripe electrodes formed in correspondence with each of the first set of stripe electrodes, and formed in parallel with the first set of stripe electrodes.
  • the connection direction of each of the first rectifier element and the second rectifier element is a forward direction between the second stripe electrode and the third stripe electrode in the pixel. Is a direction coincident with each other, the display device is provided.
  • a plurality of first set of stripe electrodes formed in parallel with each other, and a plurality of stripe electrodes formed in correspondence with each of the first set of stripe electrodes are provided in parallel with the first set of stripe electrodes.
  • a plurality of the plurality of stripe electrodes are formed corresponding to each of the stripe electrodes, and a plurality of the fourth sets parallel to each other and parallel to the third set of stripe electrodes, and a plurality of the plurality of stripes are formed corresponding to each of the third set of stripe electrodes.
  • the fourth set of stripe electrodes is electrically connected to the connected light emitting unit, the fourth set of stripe electrodes corresponding to the pixel, and the other electrode of the light emitting unit, and the first set of stripe electrode forces in the pixel.
  • a transistor element adapted to control a current flowing through the light emitting portion to the pole or vice versa, and electrically connected to a gate electrode of the transistor element and the second set of stripe electrodes corresponding to the pixel.
  • a first rectifying element connected to the first rectifying element, a second rectifying element electrically connected to a gate electrode of the transistor element and the third set of stripe electrodes corresponding to the pixel, and the transistor element.
  • Child gate electrode and the pixel corresponding to the pixel A capacitor electrically connected to the fifth set of stripe electrodes, and a connection direction of each of the first rectifying element and the second rectifying element of each pixel is set to a second direction in the pixel.
  • a display device is provided, in which the forward directions of the third and third stripe electrodes coincide with each other.
  • a method of driving the display device by addressing each pixel by a column electrode formed by the second set of stripe electrodes and a row electrode formed by the third set of stripe electrodes.
  • the row electrode or the column electrode is provided to make at least one of the first rectifying element and the second rectifying element conductive by both of them, and A first step of applying a signal for bringing the transistor element into a conductive state to the gate electrode of the transistor through the first rectifying element and accumulating electric charge in the capacitor section; and Applying a signal to make the rectifying element non-conductive by the row electrode and / or the column electrode, and in the non-duty period of the selected row, A third state that holds a current flowing through the light emitting unit by holding a voltage applied to the gate electrode of the transistor by the electric charge accumulated in the light emitting unit.
  • the second rectifying element is turned on by the row electrode and / or the column electrode in a duty period next to the duty period, and the capacitor is connected via the second rectifying element.
  • a fourth step of discharging charges remaining in the section and a fifth step of applying a signal for bringing the second rectifying element into a non-conductive state by the row electrode and / or the column electrode, or both.
  • a method comprising:
  • electric charge flowing between the source and the drain of the transistor for causing the light emitting portion to emit light is sufficient electric charge for realizing required light emission luminance.
  • the leakage current leaking through the rectifying element is such that the current can be suppressed to a level that can be considered as a non-conductive state in practical use.
  • a signal is a signal that allows the row electrode and the column electrode to appropriately open and close the rectifying element, the transistor element, the power rectifying element applied to the light emitting section and the capacitor section connected thereto, and the transistor element. It is preferable that
  • the fourth and fifth steps and the first and second steps can be performed in a predetermined first window period and a predetermined second window period, respectively.
  • the first and second window periods are time intervals determined in this order during a duty period determined for each selected row.
  • the fourth and fifth steps are the erasure of the previous history by releasing the residual charges, and the first and second steps correspond to the writing of the next signal. Therefore, it is desirable that the steps be performed in the above order.
  • a display device with further improved gradation characteristics comprising, on a substrate, a plurality of pixels at a point where each electrode of an electrode and each electrode of the scan electrode three-dimensionally intersect, wherein each of the plurality of pixels includes at least one pixel.
  • a light emitting unit, at least one transistor element for controlling a current flowing through the light emitting unit, and at least one rectifying element, and a gate electrode of the transistor element is electrically connected to the data electrode via the rectifying element.
  • a display device is provided in which the data electrodes are electrically connected and a constant current circuit is electrically connected to each of the data electrodes.
  • the rectifying element is, for example, an aluminum thin film Z fullerene thin film
  • a material having a laminated structure of a Z copper thin film and a material having a laminated structure of an aluminum electrode, a Z pentacene compound, and a gold electrode are suitable, but many organic electronic materials can be applied without being limited thereto.
  • the organic thin film transistor can be applied to any of a horizontal transistor in which current flows parallel to the substrate and a vertical transistor in which current flows perpendicular to the substrate.
  • the capacitor various metal oxides such as silicon, anoremi, tantalum, titanium, strontium, norium and the like, anodic oxide films of these metals, and mixed oxides of these oxides are used. It is possible.
  • dispersing conductive fine particles in an organic material increases the effective dielectric constant of the dielectric layer, so that a capacitor area with a small area and sufficient capacitance can be formed. It is. In particular, the latter case can be formed by a low-temperature process, and is suitable when a plastic substrate is used.
  • the constant current circuit used in the present invention is a circuit whose current value is kept constant within a certain fluctuation range even if the voltage applied to both ends of the drive terminal fluctuates.
  • a configuration using a field-effect transistor is most preferable from the viewpoints of an applied voltage range, a current value, and responsiveness, for which several circuit configurations are known, such as a configuration using a pentode or a bipolar transistor.
  • the constant current value can be easily controlled by the gate voltage of the field effect transistor.
  • the constant voltage power supply used in the present invention is a power that can be easily obtained by various means. For example, a constant voltage power supply obtained by a combination of a Zener diode and an operational amplifier is generally used.
  • all of the transistor element, the rectifying element, the light emitting element, and the capacitor are made of an organic electronic material thin film having a thickness of about 100 nm and a metal electrode thin film. This has the effect of increasing the area and facilitating the application of the flexible substrate to the display device. Further, multi-tone display can be realized at low cost. Further, the gradation reproducibility when the rectifying element is used as the switching element can be stabilized.
  • FIG. 1 is a view showing an equivalent circuit of a display device using a rectifying element as a conventional switching element.
  • FIG. 2 is an explanatory diagram showing an equivalent circuit of a display device using a thin film transistor element as a conventional switching element.
  • FIG. 3 is an explanatory diagram illustrating an equivalent circuit of a display element according to the present invention.
  • FIG. 4 is an explanatory diagram illustrating a matrix configuration for a display device.
  • FIG. 5 is an explanatory diagram showing a configuration example of a display element in the present invention.
  • FIG. 6 is an explanatory diagram showing a configuration example of a display element in the present invention.
  • FIG. 7 is an explanatory diagram showing an example of a method of applying a voltage to each display element during a duty period and a non-duty period according to the present invention.
  • FIG. 8 is an explanatory diagram showing a characteristic example of a thin film transistor obtained in an example of the present invention.
  • FIG. 8 (a) shows the relationship between the drain voltage and the drain current under the constant gate voltage condition
  • FIG. 8 (b) shows the relationship between the gate voltage and the drain current under the constant drain voltage condition (10 V).
  • FIG. 9 is an explanatory view illustrating another equivalent circuit of the display element according to the present invention.
  • FIG. 10 is an explanatory diagram illustrating current-voltage characteristics of an organic thin-film rectifier.
  • FIG. 11 is an explanatory diagram illustrating an equivalent circuit of a display element according to the present invention.
  • FIG. 12 is an explanatory diagram illustrating a matrix configuration for a display device according to the present invention.
  • FIG. 13 is an explanatory diagram showing an example of a method of applying a voltage to each display element during a duty period and a non-duty period according to the present invention.
  • FIG. 14 is a characteristic diagram showing an example of operation characteristics of the constant current circuit according to the present invention.
  • FIG. 15 is a characteristic diagram showing a relationship between a gradation level and a storage voltage according to an example of the present invention.
  • FIG. 16 is a characteristic diagram showing a relationship between a gradation level and a storage voltage according to an example of the present invention.
  • FIG. 17 is a characteristic diagram showing a relationship between a gradation level and a storage voltage according to an example of the present invention. Explanation of symbols
  • FIG. 3 illustrates a configuration of the first exemplary embodiment of the present invention. Comparing this with FIG. 1, in FIG. 3, supplying the signal current through the rectifying elements 121 and 122 has a common force. Since the current flowing through the rectifier is limited to the purpose of maintaining the gate voltage of the transistor 130, the power loss in the rectifier is small. In addition, since the capacitor 106 only needs to be able to compensate for leakage current at the gate electrode, a small-capacity capacitor is sufficient, and discharge of electric charge in the next frame is also suppressed. The discharged electric charge is discharged to the third stripe electrode (X3 electrode) 103 via the second rectifier. Also, as compared with FIG. 2, the difference is that the gate voltage of the driving TFT is controlled via the rectifying element. In a rectifier element, there is basically no electric capacity composed of an insulating film like a TFT, and the response time is determined by the travel time of the charge in the element, so that a higher-speed operation is possible compared to a TFT It becomes.
  • the present invention performs a dot matrix display of a duty drive system in which each pixel 10 is addressed by a Y2 column electrode 116 as a second set of stripe electrodes and an X3 row electrode 103 as a third set of stripe electrodes. (See Figure 4).
  • the first rectifying element 121 and the second rectifying element 121 are controlled by the X3 row electrode 103 and / or the Y2 column electrode 116 or both.
  • At least one of the rectifying elements 122 is made conductive, and a signal for making the transistor element 130 conductive is applied to the gate electrode of the transistor element 130 via the first rectifying element 121 and stored in the capacitor 106.
  • a signal for turning off the first rectifying element 121 is applied by the X3 row electrode 103 and / or the Y2 column electrode 116 or both.
  • the current accumulated in the capacitor 106 is used to maintain the voltage applied to the gate electrode of the transistor element 130, thereby maintaining the current flowing in the light emitting unit 110. .
  • the second rectifying element 122 is made conductive by the X3 row electrode 103 and / or the Y2 column electrode 116 and both of them, and the key is passed through the second rectifying element 122. The charge remaining in the capacitor 106 is released.
  • a signal for turning off the second rectifier element 122 is applied by the X3 row electrode 103 and / or the Y2 column electrode 116 or both.
  • the first embodiment during the duty period, it is connected to the gate of the transistor element 130 in the pixel included in the duty driven row of the pixel matrix.
  • the charge corresponding to the amount of light emission is accumulated in the capacitor via the first rectifying element 121, and during a time outside one period of the duty, the electric charge is held by the capacitor 106 to the light emitting section 110 via the transistor element 130. Light emission is continued while maintaining the flowing current.
  • a transistor element 130 having good current stability is used as an element that is connected in series to a light emitting unit and controls current. Further, rectifiers 121 and 122 which can operate at high speed are used as elements for controlling the current of the transistor.
  • a ceramic oxide-based material can be used as the capacitor 106.
  • barium strontium titanate a typical ferroelectric substance, is formed to a thickness of several 100 nm by RF magnetron sputtering, and is heat-treated at about 650 ° C to obtain a good capacitor 106. Can be.
  • the dielectric layer can be formed of an organic dielectric in which conductive fine particles are dispersed, as the capacitor 106.
  • each pixel is electrically isolated from the signal lines such as the second stripe electrodes by the rectifying elements 121 and 122, and the transistor element 130 is kept ON by the electric charge stored in the capacitor.
  • the transistor element 130 which is turned on during the duty period and the non-duty period, a current flows through the Y1 column electrode, which is the first stripe electrode, and the X4 row electrode electrode, which is the fourth stripe electrode, to the organic EL light emitting unit 110. Then, light emission is maintained. At this time, the emission intensity is controlled by controlling the opening of the transistor element 130 by the voltage applied to the gate.
  • FIGS. 5 and 6 are plan views showing the structure of the display portion of the display device according to the present embodiment by enlarging one pixel, and these drawings are described in the order of the manufacturing process. In these figures, since the pixels are shown in an enlarged manner, the entire display device in which the pattern is put is not shown.
  • a cap for the gate electrode 132 and the capacitor 106 is provided on one surface of the plastic substrate 101. Pattering electrode 106A is formed by patterning. Thereafter, masking is performed with a photoresist, and an insulating film is formed over part of the gate electrode 132 and the capacitor electrode 106A.
  • FIG. 5a is a plan view at this stage.
  • the insulating film on the gate electrode 132 functions as the gate insulating film 134, and the insulating film on the capacitor electrode 106A functions as the capacitor dielectric layer 136.
  • the gate electrode 132 and the capacitor electrode 106A can be formed of various conductive materials.
  • the insulating film can also be used with various insulating materials. When the anodic oxidation of the gate electrode 132 and the capacitor electrode 106A is used as a means for forming the insulating film, it is desirable that both electrodes are electrically connected in advance.
  • the electrode 122 for 02 is formed.
  • the X3 row electrode 103 and the X4 row electrode 104 are sometimes called a timing signal line, an X electrode, or the like (for example, FIG. 3).
  • the X3 row electrode 103 and the X4 row electrode 104 are patterned into a plurality of striped electrodes parallel to each other.
  • X4 row electrode 104 is electrically connected to capacitor electrode 106A.
  • the electrode 122A for the thin film rectifier TFD2 is electrically connected to the gate electrode 132 (FIG. 5B).
  • the source electrode 131 and the drain electrode 133 of the thin film transistor are formed by patterning. Both electrodes are formed of a deposited film of gold or the like, but a chromium film, an organic film, or the like can be used as a base layer in order to improve adhesion to a gate insulating film.
  • the source electrode 131 is electrically connected to the X4 row electrode 104
  • the drain electrode 133 is electrically connected to the transparent electrode 105, and is configured to form a channel portion 140 at regular intervals on the gate insulating film 134 ( ( Figure 5c).
  • organic electronic material films 135 and 137 are formed so as to cover the channel portion 140 of the thin film transistor, the electrode 121A for the thin film rectifier TFD1, and the electrode 122A for the TFD2.
  • a base treatment such as covering the channel portion 140 of the thin film transistor with an organic monomolecular film or the like may be added. (Figure 5d).
  • a wiring 80 connecting the gate electrode 132 and the capacitor 106, a wiring 82 connecting the gate electrode 132 and the TFD1, and a wiring 84 connecting the TFD2 and the X3 row electrode 103 are formed by a metal deposition film or the like ( Figure 6a).
  • an insulating process is performed by the insulating film 138 covering the X3 row electrode 103 and the X4 row electrode 104 (FIG. 6B).
  • a light emitting section 110 is formed on the transparent electrode 105 by an organic EL element or the like.
  • the upper surface of the light emitting portion 110 becomes an electrode! / ⁇ (Fig. 6c).
  • the Y2 column electrode 116 and the Y1 column electrode 117 are formed of metal.
  • the Y2 column electrode 116 is connected to a portion of the electrode 121A for TFD1 that is not covered with the organic electronic material, and is patterned into a plurality of striped electrodes parallel to each other so as to cross the X3 row electrode 103 and the X4 row electrode 104.
  • the Y1 column electrode 117 is connected to the upper electrode of the light emitting unit 110, and is formed by patterning a plurality of stripe-shaped electrodes parallel to each other so as to cross the X3 row electrode 103 and the X4 row electrode 104.
  • the gate insulating film 134 is provided so that the Y2 column electrode 116 and the Y1 column electrode 117 do not short-circuit with the X3 row electrode 103, the X4 row electrode 104, and the like. With this insulating film, in this pixel, the Y1 column electrode 117 is electrically connected only to the upper electrode of the light emitting section 110, and the Y2 column electrode 116 is connected only to the electrodes on the lower surfaces of the TFDs 1 and 121.
  • the Y2 column electrode 116 and the Y1 column electrode 117 are sometimes called data signal lines, Y electrodes, or the like (for example, FIG. 3).
  • Each electrode, organic EL element, thin-film transistor, thin-film rectifier, capacitor part, etc. are formed of thin films, and the current of the organic EL element or thin-film rectifier flows perpendicular to the film surface. ( Figure 6d)
  • FIG. 7 shows a voltage waveform applied to the Y1 column electrode 117 (FIG. 7a), a voltage waveform applied to the X3 row electrode 103 (FIG. 7b), and a voltage applied to the Y2 column electrode 116 for a certain pixel.
  • Waveform ( Figure 7e) the voltage waveform applied to the X4 row electrode 104 ( Figure 7f), the waveform of the gate voltage V (part A) of the thin-film transistor calculated from them ( Figure 7d), rectifier 1 and capacitor Applied to
  • FIG. 7C is a diagram schematically illustrating an example of a waveform of a voltage (FIG. 7C) between a source and a drain of a transistor and a waveform of a voltage applied to a light emitting portion (FIG. 7G) and a waveform of a light emitting current (FIG. 7H).
  • the reference OV is selected so that the voltage of Y1 becomes Vt!
  • a rectifying element is high, and has a non-linearity in which resistance decreases in a voltage region.
  • a bias voltage of 1 Vt is applied to the Y1 column electrode 117 (FIG. 7a).
  • Vt is the sum of the drain voltage (V) of the transistor and the voltage drop (V) of the organic EL.
  • Vt is the sum of the drain voltage (V) of the transistor and the voltage drop (V) of the organic EL.
  • Vt is the sum of the drain voltage (V) of the transistor and the voltage drop (V) of the organic EL.
  • VLoff is applied when writing the off state as a write signal, and is not applied when writing the on state.
  • a bias voltage (2Vgoff-Vgon) is applied to the Y2 column electrode 116, and a signal of ( ⁇ Vgoff + Vgon) can be superimposed when writing the off state.
  • Vgon is applied to the X3 row electrode 103, and this is set to Vgoff in the first half of the duty periods 702A and 702B (FIG. 7b).
  • the gate voltage V during the non-duty period 704 is equal to the duty for writing the on state.
  • Vgon is set, and in the duty period 702B for writing the off state, Vgoff is set.
  • the gate voltage V is initially set to Vgoff by setting the X3 row electrode 103 to Vgoff. (Fig. 7d).
  • the X3 electrode is set to Vgon and TFD2 is insulated by reverse bias.
  • the gate voltage V is Vgoff in the initialized state, and the potential of the X4 electrode rises.
  • the X4 electrode is kept at 0V.
  • the Y2 electrode The TFD1 remains off regardless of the force set to Vgoff or (2Vgoff-Vgon) for writing to another row, and no interference between lines occurs.
  • the potential difference between the Y1 electrode and the X4 electrode is a force that increases by VA in the latter half of the duty period.
  • the current flowing between the source and the drain of the transistor and the light-emitting portion changes over time as shown in FIG. 7h.
  • a gate electrode 132 and a capacitor electrode 106A made of tantalum were formed on a glass substrate 101 by a normal photo process and sputtering.
  • the width of each electrode was 100 m
  • the thickness was 150 nm
  • the pitch in the row direction was 500 ⁇ m
  • the pitch in the U direction was 800 ⁇ m.
  • a wiring for electrically connecting these electrodes is formed of aluminum, and then masked with a photoresist to form an anodized film on a part of the gate electrode 132 and the capacitor electrode 106A.
  • Anodization was performed in a lwt% ammonium borate solution by treatment at 70 V for 50 minutes to a film thickness of 80 nm. After the anodizing treatment, the aluminum wiring electrically connected was removed by an alkali treatment.
  • Electrode 122A was formed. Although not shown, a partition was provided between the electrodes by a photoresist to prevent a short circuit.
  • the electrode pitch was 500 ⁇ m
  • the width of each electrode was 30 m
  • the film thickness was 100 nm
  • the distance between both electrodes was 410 m.
  • the gate electrode 132 and the capacitor electrode 106A were formed between the X3 row electrode 103 and the X4 row electrode 104.
  • a transparent electrode 105 made of ITO (indium tin oxide) was formed by sputtering, and an electrode 121A for thin film rectifier TFD1 made of aluminum and an electrode 122A for TFD2 were formed by vacuum evaporation.
  • the effective dimensions of the ITO (indium tin oxide) electrode were 300 m x 400 m, and the effective dimensions of the capacitor electrode 106A, the electrode 121A for TFD1 and the electrode 122A for TFD2 were 100m x 100 ⁇ m, respectively.
  • the source electrode 131 and the drain electrode 132 of the thin film transistor were formed of a chromium / gold laminated vapor deposition film.
  • the thickness of the chromium film was 5 nm
  • the thickness of the gold film was 80 nm
  • the channel length was 5 / ⁇
  • the channel width was 100 m.
  • pentacene manufactured by Aldrich
  • the substrate temperature during film formation was 60 ° C.
  • a wiring connecting the gate electrode 132 and the capacitor 106, a wiring connecting the gate electrode 132 and the TFD1, and a wiring connecting the TFD2 and the X3 row electrode 103 were formed by a copper vapor deposition film.
  • an insulating film 138 made of perfluorotetracosane (n—C F) was formed by vacuum evaporation.
  • the X3 row electrode 103 and the X4 row electrode 104 were formed to have a film thickness of 200 nm, and insulation treatment was performed. (Figure 6b)
  • an organic EL layer as a light emitting element was formed on the transparent electrode 105 by using copper phthalocyanine (CuPC) (manufactured by Aldrich) Z naphthylphenol-diamine (NPB) (manufactured by Aldrich) Z aluminum-pumquinoline (Alq3) (Aldrich) Z-calcium electrodes were sequentially formed by vacuum evaporation.
  • the thickness of each layer was 100 nm, 50 nm, 50 nm, and 10 Onm, respectively.
  • stripes parallel to each other are connected so as to be connected to a portion of the electrode 121A for TFD1 that is not coated with the organic electronic material, and to intersect the X3 row electrode 103 and the X4 row electrode 104.
  • a plurality of Y2 column electrodes 116 patterned on the electrode in the shape of a circle were formed by an aluminum deposition film.
  • a plurality of Y1 column electrodes 117 connected to the upper electrode of the light emitting unit 110 are formed of aluminum vapor-deposited films that are notted in parallel stripes so as to intersect the X3 row electrodes 103 and the X4 row electrodes 104. did.
  • the vapor deposition apparatus used for the above-described film formation was to evacuate using a diffusion pump, and the vapor deposition was performed at a degree of vacuum of 4 X 10 -4 Pa (3 X 10 -6 torr).
  • Aluminum, copper, and pentacene were deposited by a resistance heating method at a deposition rate of 10 nmZse C , 10 nmZsec, and 0.4 nmZsec, respectively.
  • Example 2 The same as Example 1 except that the organic electronic material 137 for the rectifying element was a laminate of a pentacene and F4TCNQ co-evaporated film (F4TC NQ concentration 2%) (40 nm) and a pentacene film (40 nm) Thus, a sample of Example 2 was obtained.
  • the organic electronic material 137 for the rectifying element was a laminate of a pentacene and F4TCNQ co-evaporated film (F4TC NQ concentration 2%) (40 nm) and a pentacene film (40 nm)
  • aminoimidazole dicyanate compound 1 as an insulating organic material and aluminum as conductive fine particles were formed by a vacuum evaporation method to form a film having a thickness of 80 nm by a co-evaporation method.
  • a sample of Example 2 was obtained in the same manner as Example 1 except that the dielectric layer was used. The deposition was performed by a resistance heating method, and the deposition rate was 20 nmZsec for aminoimidazoledisocyanate and lOnmZsec for aluminum.
  • a platinum vapor-deposited film was formed as the capacitor electrode 106A with a plane dimension of 100m x 30m and a film thickness of 50 ⁇ m, and barium titanate was formed on the platinum film by RF magnetron sputtering and ordinary photolithography.
  • a sample of Example 4 was obtained in the same manner as in Example 1 except that a strontium oxide was formed to a thickness of 100 nm and then heat-treated in an oxygen atmosphere for 1 hour to form a capacitor dielectric layer 136.
  • FIG. 8 shows a typical characteristic example of the thin film transistor in the sample of the above embodiment. Under the conditions of a gate voltage of 4 V and a drain voltage of 10 V, a drain current of 14 A was obtained. In addition, +3 V was obtained as the gate voltage VB at which the drain current became sufficiently small.
  • the driving was performed at a frame frequency of 60 Hz (a frame period of about 17 ms).
  • the response time is determined by the rectifier resistance and capacitance. Table 1 shows the time constants required for the rectifier element resistance, capacitance capacity, and their power in each embodiment. Sufficient response was possible within the utility period.
  • Vgoff 7V
  • Vx 4V
  • Vt 16V
  • VA 4V
  • VLon 0V and 7V
  • the gate voltages are + 3V and 14V, respectively, and the transistors are OFF, It was able to control well to ON state. About 105 as a current ratio of both states were obtained.
  • a display device such as an organic EL display panel can be manufactured on a flexible substrate at a low cost by using a switching element made of an organic electronic material.
  • a switching element made of an organic electronic material.
  • FIG. 9 shows the configuration of another embodiment 2 of the present invention. Comparing this with FIG. 3, the configuration of the present embodiment shows that the stripe-shaped X5 electrode 108 connecting the terminal of the capacitor connected to the gate electrode of the TFT on the side opposite to the gate electrode side is connected to the TFT. It includes an improvement provided separately from the strip electrode 104 connecting the electrodes. With such a configuration, the stripe electrode 104 does not need to modulate the voltage at the time of data writing, and can stably supply a large current for driving the light emitting element. In addition, since the X5 electrode 108 is separate from the force stripe electrode 104 that requires high-speed modulation during data writing, current is suppressed, and the load on the modulation circuit can be reduced.
  • the above description in the first embodiment with reference to FIG. 3 is the same in the case of the second embodiment.
  • the capacitor can be charged and discharged via the rectifier.
  • a voltage lower than the rising voltage including reverse bias
  • the charged charge passes through the rectifier. Matrix driving without leakage is possible.
  • the gate voltage of the driving TFT that is, the storage voltage of the capacitor 106 is controlled.
  • the specific method of this control is the first method of controlling the storage voltage by changing the voltage difference (write voltage) between the data signal line (Y2 column electrode) and the gate, and the write time occupying in the duty period. This is roughly divided into the second method of controlling the storage voltage by changing the ratio.
  • the variation in the rising voltage of the TFD element may be the variation in gradation as it is.
  • the IV characteristics in the high voltage region are steep, variations in the characteristics and slight variations in the driving voltage lead to large variations in the current value. Therefore, even if the write time for keeping the current value constant is controlled, the accumulated charge, that is, the accumulated voltage may not be controlled.
  • FIG. 11 and FIG. 12 are configuration diagrams showing the configuration of a display device according to still another embodiment 3 of the present invention including a corresponding improvement.
  • the display device according to the third embodiment includes a column electrode formed by a pair of strip-shaped data electrodes (Y2 column electrodes) 116 and a stripe-shaped one formed in parallel with each other in a direction intersecting the data electrodes 116.
  • Each pixel 10 is addressed by a row electrode of a set of scan electrodes (X3 row electrodes) 103 to perform a dot matrix display of a duty drive system.
  • Each of the pixels includes a light emitting unit 110, a transistor element 130, and at least one rectifying element 121.
  • Gate voltage of transistor element 130 The pole is electrically connected to the data electrode 116 via the rectifying element 121, and a constant current circuit 150 is electrically connected to each of the data electrodes 116.
  • the constant current circuit 150 is provided on each data electrode 116 as shown in FIG. Further, a rectifying element 123 and a constant voltage power supply 151 are connected to the data electrode 116.
  • the cathode terminal of the rectifying element 121 and the cathode terminal of the rectifying element 123 are connected to the Y3 column electrode.
  • FIG. 13 is a timing chart showing the potential of each electrode after adding to FIG. 13A shows a voltage waveform Vs applied to the Y2 column electrode 116 (part C), FIG. 13B shows a control voltage waveform Vg of the constant current circuit 150, and FIG. 13C shows a voltage Vc applied from the constant voltage power supply.
  • FIG. 13D shows the gate voltage waveform V of the portion A.
  • the resulting voltage waveform of section B is as shown in FIG. 7e.
  • the gate voltage V is set so that the duty periods 702A and B are initialized.
  • the control voltage waveform Vg of the constant current circuit 150 is controlled and a constant current flows through the TFD 121 by the constant current circuit for a certain period of time, the potential of the portion A (Gate voltage V) decreases in accordance with the emitted charge.
  • the potential of part A is set to (Vgoff + ⁇ ), which is the voltage drop ⁇ at TFD121. Is preferred.
  • FIG. 14 shows a characteristic example of the field effect transistor 150T used in the constant current circuit.
  • the figure shows the drain current characteristics with respect to the drain voltage for each case where the gate voltage is 1.2V to 0V.
  • the field-effect transistor 150T is in a saturation region where the current is constant regardless of the drain voltage above a certain drain voltage.
  • the current value in this saturation region can be easily controlled by changing the gate voltage. That is, the gate voltage of the field effect transistor 150T can be used as the control voltage Vg of the constant current circuit 150.
  • onZoff of the current can be easily performed by controlling the gate voltage. Therefore, it is easy to control the accumulated voltage value of the capacitor 106 by controlling the ratio of the time during which the current is turned on and off by the gate voltage.
  • the potential Vs of the portion C of the constant current circuit is such that the potential difference from the portion A is large enough for the field-effect transistor to operate at a constant current in the saturation region. That is, for example, if the potential difference required for the constant current circuit 150 to perform the constant current operation in the saturation region is Vk, the potential Vb of the portion B is made larger than Vs + Vk.
  • the potential Vb of the section B must be set so as to suppress signal interference with other rows.
  • the potential of section A in a row that is not in the duty period is controlled between Vgof f and (Vgon + ⁇ ) according to the write state, and the potential of section ⁇ also fluctuates accordingly.
  • TFD121 must be non-conductive, which requires TF
  • Dl 21 is in a reverse bias state. Therefore, the potential of the portion B is kept higher than the maximum value (Vgoff) of the potential of the portion A in the non-duty row.
  • the potential Vb of the portion B is controlled by the current control by the constant current circuit 150 in the latter half of the duty period 702.
  • the potential of the portion B there is a possibility that the potential Vgof becomes smaller. This can be avoided by using the rectifying element 123 and the constant voltage power supply 151. As a result, the potential of the portion B is maintained at Vgoff or higher.
  • the constant voltage power supply 151 is set to Vgoff, and can supply the necessary electric charge in the case where there is a variation in the write operation, a leak of electric charge, and the like, and can maintain the potential of the portion B at Vgoff or more.
  • the onZoff state of constant current circuit 150 can be easily performed by controlling the gate voltage (control voltage waveform Vg) of field effect transistor 150T.
  • the switching TFDs 121 and 122 disposed in each pixel pass a current supplied as a low-resistance switch during a duty period and supply a non-duty current. It has a function to hold the accumulated voltage during the tee period.
  • the amount of charge stored in the capacitor 106 during the duty period is controlled by controlling the value of the current supplied from the constant current circuit 150 outside the light emitting panel and its time.
  • Control of the current value supplied from the constant current circuit 150 and its time can be easily performed by the gate voltage and its onZoff control in the example of FIG.
  • the third embodiment has been described by controlling the gate voltage of the field-effect transistor 150T by the stripe electrodes Y2 and 116 and the TFD 121, a configuration in which the time for opening the gate of the field-effect transistor 150T is controlled. In this case, it is possible to reduce the influence of variations in the rising voltage of the TFDs 121 and 122 and fluctuations in the driving voltage on the emission current value.
  • a constant current circuit 150 including a silicon field effect transistor 150T and a rectifying element 123 were connected to each of the Y2 column electrodes 116 of the display device manufactured in the same manner as in Example 1, and The other end was connected to a constant voltage power supply 151.
  • a sample of the display device having the configuration of FIG. 11 was manufactured.
  • a sample of a display device was manufactured so that the rectifying element 123 and the constant voltage power supply 151 were not connected to each electrode of the Y2 column electrode 116, and the other configuration was the same as that of the fifth embodiment.
  • the sample of Example 6 was used.
  • a constant current circuit 150 composed of a silicon field effect transistor, a rectifying element 123, and a constant voltage power supply 151 are not connected to each electrode of the Y2 column electrode 116. Instead, a constant voltage pulse power supply is connected. Except for this point, a display device sample was prepared in the same manner as in Example 5 to obtain a sample of Example 7.
  • Each of the samples of Examples 5 to 7 produced as described above was driven at a frame frequency of 60 Hz (a frame period of about 17 ms).
  • Duty period of each row Force of 170 / ⁇ s In this measurement example, the duty period is divided into two as shown in Fig. 7 and Fig. 14, and the data is initialized in the first half. Is 85 s in the second half. Whether writing is possible within this time is determined by the response time of the display device, which is determined by the resistance and capacitance of the rectifier element.For the display device samples of Examples 5, 6 and 7, approximately 8 to The range was 10 s, and data writing was practically possible.
  • the difference between the gate voltage and the gate voltage minus 7 V is set in consideration of the voltage drop by the TFD 121 described above.
  • the gate voltage of the field effect transistor 150T of the constant current circuit 150 was set to 0V when the field effect transistor 150T was turned on, and set to 1.1V when the field effect transistor 150T was turned off. Also, C section potential Vs is 17V, constant voltage power supply 151 voltage Vc is 2V In the data writing time of 85 s, the pulse width modulation of 64 gradations was performed in increments of 1 ⁇ s during 70 s obtained by subtracting the rise time of the field-effect transistor element, such as 10 s, from the data writing time of 85 s.
  • the field effect transistor 150T of the constant current circuit 150 is in the saturation region when the drain voltage is 3 V or more, and the constant current operation is realized by the difference (9 V) between the potential Cs of the portion C and the voltage Vc of the constant voltage power supply 151, and the on state is achieved
  • the drain current flowing the charge from the part A was 10 ⁇ .
  • FIGS. 15 to 17 show the accumulated voltage values of the capacitor 106 for each gradation level in the display devices of Examples 5 to 7, respectively.
  • FIGS. 15 and 16 in the display devices of Examples 5 and 6, a good correlation between the gradation level and the storage voltage was obtained.
  • the result was 0.06 V in the display device of Example 5 and 0.2 V in the display device of Example 2.
  • the difference between the fifth embodiment and the sixth embodiment is that the voltage of the Y2 electrode 116 temporarily drops to less than 2 V due to the variation in the resistance of the rectifying element 121 and the leakage of the Y2 electrode 116, and as a result, the capacitor during the non-duty period is changed. It is considered that the accumulation voltage of 106 was affected.
  • the display device according to the seventh embodiment has the same configuration as that of the display device according to the first embodiment.
  • Voltage pulse It is necessary to perform the on-off of the voltage of the Y2 column electrode 116 by modulating the pulse width of the power supply.
  • this driving method since writing is performed at a constant voltage, the voltage difference between the portion A and the Y2 column electrode 116 is reduced due to the charge accumulation of the capacitor 106, and the linearity of the stored voltage with respect to the writing time cannot be obtained. ( Figure 17).
  • the current value differs due to the variation in the resistance value of the rectifying element, the variation in the storage voltage was also large.
  • a display device such as an organic EL display panel can be manufactured on a flexible substrate at low cost by using a switching element made of an organic electronic material.
  • a switching element made of an organic electronic material.
  • the present invention is not limited to the above-described embodiments. Various modifications, changes, and combinations are possible based on the technical idea of the present invention. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

　第１組および第２のストライプ電極１１６，１１７と、これらに交差する方向の第３組および第４組のストライプ電極１０３，１０４を有し、画素のそれぞれに、第４組のストライプ電極に一方の電極が電気的に接続された発光部１１０と、第４組のストライプ電極と発光部の他方の電極とに電気的に接続され、発光部に流れる電流を制御するトランジスタ素子１３０と、トランジスタ素子のゲート電極と第２組のストライプ電極とに電気的に接続された第１の整流素子１２１と、トランジスタ素子のゲート電極と第３組のストライプ電極とに電気的に接続された第２の整流素子１２２と、トランジスタ素子のゲート電極と第４組のストライプ電極とに電気的に接続されたキャパシタ１０６とを備えた有機ＥＬ表示装置。

Description

明 細 書
表示装置
技術分野
[0001] 本発明は、有機 EL (エレクト口ルミネッセンス）ディスプレイパネルの自発光表示装 置に関する。より具体的には、本発明は、複数の行と複数の列よりなるマトリックス構 成になされた発光する画素をスイッチング素子によって駆動する表示装置に関する。 背景技術
[0002] 近年、情報機器用のフラットディスプレイとして液晶ディスプレイの普及が目覚しい 。液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光を onZoff制御 し、カラーフィルターを用いて色彩を得る。これに対し、有機 ELディスプレイ（あるい は有機 LEDディスプレイ)では各画素が個々に発光する（すなわち、 自発光する）た め、視野角が広いという利点があるば力りでなぐノ ックライトが不要であることから薄 型化が可能になり、かつフレキシブルな基板上に形成が可能である等、多くの利点 を持っている。このため、有機 ELディスプレイは次世代のディスプレイとして期待され ている。
[0003] この有機 ELディスプレイパネルの駆動方式は、大別して 2つの種類に分けることが できる。第一の駆動方式は、ノ ッシブマトリックス型 (あるいは、デューティー駆動方式 、単純マトリックス方式）と呼ばれているものである。この駆動方式においては、複数 のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞ れの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発 光制御のための信号は、通常、行方向には 1行毎に時系列で走査され、同一行の各 列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周 期のうち各行のデューティー期間にのみ発光制御するようにした方式である。
[0004] 第 2の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって 発光が可能なアクティブマトリックス型と呼ばれるものである。この駆動方式の利点を 説明するために、例えば、 100行 X I 50列のパネル全面を lOOCdZm2の表示輝度 で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本 的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、 1 OOCdZm2で発光させれば良い。しかし、ノ ッシブマトリックス型で同じ表示輝度を得 ようとすると、各画素を駆動するデューティー比が 1Z100になり、そのデューティー 期間 (選択期間）のみが発光時間となるため、発光時間内の発光輝度を 100倍の 10 OOOCdZm2とする必要がある。ここで、発光輝度を増すためには有機 EL素子に流 す電流を増大させればよい。しかし、電流を増大させるとともに有機 EL発光の効率が 低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動 方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブ マトリクス型では相対的に消費電力が大きくなる。また、有機 EL素子に流す電流を増 すと、発熱等による材料の劣化が生じやすぐ表示装置の寿命が短くなるという不都 合がある。一方、これらの効率及び寿命の観点力 最大電流を制限すると、同じ表示 輝度を得るために発光期間を長くする必要が生じる。し力しながら、ノ ッシブマトリック ス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であるこ とから、発光期間の延長は、表示容量 (駆動ライン数)の制限に結びつく。これらの点 から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式 を用いる必要があった。通常のアクティブマトリックス駆動の基本回路は、図 1に示さ れるようにスイッチング素子として薄膜整流素子を用いた TFD方式と、図 2に示される ようにスイッチング素子として薄膜トランジスタを用いた方式が知られて 、る。
[0005] 大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイツ チング素子としてポリシリコンを用いた薄膜トランジスタ (TFT)が最も広く用いられて いる。しかしながら、例えば、ポリシリコンを用いる TFTを形成するプロセスの温度は 少なくとも 250°C以上の高温であり、フレキシブルなブラスティック基板を用いることが 困難であると!/、う問題点がある。
[0006] こう 、つた従来の有機 ELディスプレイパネルが有する種々の問題点に対処するた め、従来力も有機スイッチング素子を用いることが提案されている。例えば特開 2001 — 250680号公報 (特許文献 1)には、有機薄膜整流素子を有機薄膜発光部と直列 に接続することが開示されており、また、 WO01Z15233号 (特許文献 2)には有機 薄膜トランジスタにより画素の駆動制御を行うことが開示されている。特許文献 2の開 示によれば、駆動素子が有機材料により構成されるため、低温での製造プロセスが 可能であり、従ってフレキシブルなブラスティック基板を用いることが可能となる。また 、安価な材料やプロセスを選定できるため低コスト化も可能となる。
特許文献 1：特開 2001— 250680号公報
特許文献 2 :WO0lZl5233号
発明の開示
発明が解決しょうとする課題
[0007] し力 ながら、有機薄膜整流素子や有機薄膜トランジスタを用いて有機 ELを有する 発光部を駆動するには以下の問題があった。
[0008] 即ち、図 1に示すような有機薄膜整流素子を用いて発光素子を駆動する場合の動 作は、画素のデューティー期間内にキャパシタに蓄積された電荷をデューティー期 間外 (非デューティー期間）に放電することによって、画素の発光を維持するものであ る。ここで、一般に有機 EL発光部の電気抵抗は低電圧では著しく高いため、キャパ シタの電荷の放電は、一定電圧に到達すると減衰が著しく遅くなる。キャパシタの電 荷が次のデューティー期間まで残留すると次のフレーム周期の発光量に影響を与え るので、キャパシタの残留電荷をー且消去して前歴の影響を抑制することが必要とな る。これを防止するためには、例えばデータ初期化用の放電線を別に準備すること 等で残留電荷の消去が可能である力 この消去時に放電される電力は発光に寄与し ないので無効な電力となる問題がある。また、キャパシタの充電時においては、電流 が有機薄膜整流素子を通じて供給されるため、そこでの電力消費も大きくなる。この ように、有機薄膜整流素子方式では、発光期間をデューティー期間に限定しないこと によって有機 ELでの電力消費は抑制されるものの、周辺素子での電力消費が発生 してしまうという問題がある。
[0009] 一方、図 2に示すような有機薄膜トランジスタを用いて発光素子を駆動する場合は、 駆動用 TFT1のスイッチング信号はスイッチング用 TFT2を介して駆動用 TFT1のゲ ート電極に供給される。即ち、スイッチング用 TFT2はデューティー期間に ONとなり、 その時にデータ信号線 Y2から供給される信号をキャパシタ Cに蓄積するので、デュ 一ティー期間外も駆動用 TFT1は ONに保持される。この構成によれば、キャパシタ Cの容量は、駆動用 TFT1を ONに保つ程度の容量で足りるために、駆動用 TFT1 のソース'ドレイン間での電力損失は発生するものの、前述の有機薄膜整流素子を 用いる場合のような残留電荷の放電による電力損失は発生しない。また、この方式に おけるスイッチング用 TFTには 50kHz程度の高周波数動作が要求される。即ち、例 えば 480行の画素をフレーム周波数 120Hzで動作する場合、デューティー期間は 1 Z120Z480秒、即ち、 17. 4 秒 (周波数にして 57kHz)での開閉動作が必要とな る。し力しながら、現状の有機薄膜トランジスタの動作周波数では十分な速度でのス イッチングが行なえない。現状の有機薄膜トランジスタは、絶縁膜を介してゲート電極 から有機膜へ電界を加え、絶縁膜の近傍に電荷を蓄積することにより導電性を付与 する電界効果型が主流であり、この動作原理は、当該絶縁膜よりなるキャパシタを充 電することと等価である。電荷がソース電極、ドレイン電極カゝら供給されるとすると、そ こに至るインピーダンスとキャパシタ容量により応答周波数が決定されることとなり、応 答周波数には限界があると考えられる。
[0010] よって本発明は、上述の点に鑑み、有機 ELディスプレイパネルなどの表示装置を、 低コストで、かつフレキシブル基板上に作製することを目的とする。
[0011] また、本発明は、さらに、特に有機薄膜整流素子をスイッチング用素子として用いる 場合の階調再現性を安定させることも目的とする。
課題を解決するための手段
[0012] 本発明においては、互いに平行に複数形成された第 1組のストライプ電極と、該第 1組のストライプ電極のそれぞれに対応して複数形成され、該第 1組のストライプ電極 に平行である互いに平行な第 2組のストライプ電極と、第 1組および第 2組のストライ プ電極に交差する方向に、互いに平行に複数形成された第 3組のストライプ電極と、 該第 3組のストライプ電極のそれぞれに対応して複数形成され、該第 3組のストライプ 電極に平行である互いに平行な第 4組のストライプ電極と、該第 1組のストライプ電極 の各電極と第 4組のストライプ電極の各電極とが立体的に交差する点にある複数の 画素とを基板上に備えてなり、該複数の画素のそれぞれは、該画素に対応する前記 第 1組のストライプ電極に一方の電極が電気的に接続された発光部と、前記画素に 対応する前記第 4組のストライプ電極と前記発光部の他方の電極とに電気的に接続 され、該画素における第 1組のストライプ電極力も第 4のストライプ電極へまたはその 逆に該発光部を通じて流れる電流を制御することができるようにされたトランジスタ素 子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第 2組のストライプ 電極とに電気的に接続された第 1の整流素子と、前記トランジスタ素子のゲート電極 と該画素に対応する前記第 3組のストライプ電極とに電気的に接続された第 2の整流 素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第 4組のストライ プ電極とに電気的に接続されたキャパシタとを備えており、各画素の前記第 1の整流 素子と前記第 2の整流素子のそれぞれの接続方向は、当該画素における第 2のスト ライプ電極および第 3のストライプ電極の間において順方向が互いに一致する向きで ある、表示装置が提供される。
あるいは、本発明においては、互いに平行に複数形成された第 1組のストライプ電 極と、該第 1組のストライプ電極のそれぞれに対応して複数形成され、該第 1組のスト ライプ電極に平行である互いに平行な第 2組のストライプ電極と、第 1組および第 2組 のストライプ電極に交差する方向に、互いに平行に複数形成された第 3組のストライ プ電極と、該第 3組のストライプ電極のそれぞれに対応して複数形成され、該第 3組 のストライプ電極に平行である互いに平行な第 4組と、該第 3組のストライプ電極のそ れぞれに対応して複数形成され、該第 3組のストライプ電極および第 4組のストライプ 電極に平行である互いに平行な第 5組のストライプ電極と、該第 1組のストライプ電極 の各電極と第 4組のストライプ電極の各電極とが立体的に交差する点にある複数の 画素とを基板上に備えてなる表示装置であって、該複数の画素のそれぞれは、該画 素に対応する前記第 1組のストライプ電極に一方の電極が電気的に接続された発光 部と、前記画素に対応する前記第 4組のストライプ電極と前記発光部の他方の電極と に電気的に接続され、該画素における第 1組のストライプ電極力 第 4のストライプ電 極へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされ たトランジスタ素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第 2組のストライプ電極とに電気的に接続された第 1の整流素子と、前記トランジスタ素 子のゲート電極と該画素に対応する前記第 3組のストライプ電極とに電気的に接続さ れた第 2の整流素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記 第 5組のストライプ電極とに電気的に接続されたキャパシタとを備えており、各画素の 前記第 1の整流素子と前記第 2の整流素子のそれぞれの接続方向は、当該画素に おける第 2のストライプ電極および第 3のストライプ電極の間において順方向が互い に一致する向きである、表示装置が提供される。
[0014] 本発明においては、前記第 2組のストライプ電極による列電極と前記第 3組のストラ イブ電極による行電極とによって各画素をアドレスすることにより上記表示装置を駆 動する方法が提供される。すなわち、ある選択された行のデューティー期間において 、該行電極または該列電極ある!、はそれらの両方によって前記第 1の整流素子およ び第 2の整流素子の少なくとも一方を導通状態とし、前記トランジスタ素子を導電状 態とする信号を前記第 1の整流素子を介してトランジスタのゲート電極に印加するとと もに、前記キャパシタ部に電荷を蓄積する第 1のステップと、次いで、前記第 1の整流 素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によ つて印加する第 2のステップとを有し、前記選択された行の非デューティー期間にお いて、前記キャパシタ部に蓄積した前記電荷により、前記トランジスタのゲート電極に 印加される電圧を保持することにより、該発光部に流れる電流を保持させる第 3のス テツプを有しており、前記デューティー期間の次のデューティー期間において、該行 電極または該列電極あるいはそれらの両方によって第 2の整流素子を導通状態とし 、該第 2の整流素子を介して前記キャパシタ部に残存する電荷を放出する第 4のステ ップと、前記第 2の整流素子を非導電状態とする信号を該行電極または該列電極あ るいはそれらの両方によって印加する第 5のステップとを有してなる方法が提供され る。
[0015] 整流素子を介してキャパシタ部に電荷を蓄積する際には、その整流素子の特性に 応じて、電荷の蓄積に十分な電流を流せる信号を印加する。またこの電荷は、所要 の発光輝度を実現するための電荷とすることにより、この電荷量に応じて階調表示を 行なうことが可能となる。
[0016] また、発光部を発光させるためにトランジスタのソース、ドレイン間に流れる電荷は、 所要の発光輝度を実現するための充分な電荷とすることが好適である。
[0017] さらに、整流素子を非導通状態とする場合には、整流素子を通じて漏れるリーク電 流を実用上非導通状態とみなせる程度に抑えることができるような信号とする。このよ うな信号は、行電極と列電極とによって、整流素子、トランジスタ素子ならびにそれに 接続されている発光部及びキャパシタ部に印加される力 整流素子、トランジスタ素 子の開閉動作を適切に行なわせる信号とすることが好適である。
[0018] また、上記第 4、 5のステップと第 1、 2のステップは、それぞれ、予め定められた第 1 のウィンドウ期間と予め定められた第 2のウィンドウ期間において行なうことができる。 この第 1および第 2のウィンドウ期間は、ある選択される行ごとに定まるデューティー期 間に、この順に定められる時間間隔である。第 4、 5のステップは残留電荷の放出によ る前歴の消去であり、第 1、 2のステップは次の信号の書込みに相当するので、上記 の順序で行うことが望まし 、。
[0019] 整流素子は、高電圧にお!ヽて低 ヽ抵抗を示し低電圧で高!ヽ抵抗を示す場合、整 流素子に高い電圧が力かると整流素子を介したキャパシタへの充電が可能となり、電 圧が下がると充電された電荷は整流素子を通じて漏れることが無ぐマトリクス駆動が 可能となる。
[0020] 本発明では、更に、諧調特性を改良した表示装置が提供される。すなわち、互いに 平行に複数形成されたストライプ状の一組のデータ電極と、該データ電極に交差す る方向に、互いに平行に複数形成されたストライプ状の一組のスキャン電極と、該デ ータ電極の各電極と該スキャン電極の各電極とが立体的に交差する点にある複数の 画素とを基板上に備えてなる表示装置であって、該複数の画素のそれぞれは、少な くとも一つの発光部と、該発光部に流れる電流を制御する少なくとも一つのトランジス タ素子と、少なくとも一つの整流素子とを備え、該トランジスタ素子のゲート電極は、 該整流素子を介して前記データ電極に電気的に接続され、前記データ電極のそれ ぞれには、定電流回路が電気的に接続されている表示装置が提供される。
[0021] 本発明においては、前記整流素子は、例えば、アルミニウム薄膜 Zフラーレン薄膜
Z銅薄膜の積層構造を有するものや、アルミニウム電極 Zペンタセン化合物 Z金電 極の積層構造を有するものが好適であるがそれに限定されるものではなぐ多くの有 機電子材料が適用可能である。
[0022] また、薄膜トランジスタについては、ペンタセン、へキシチォフェン系ポリマー、フル オレンチォフェン系ポリマー、銅フタロシアニン、フラーレン等の材料が好適であるが それに限定されるものではなぐ多くの有機電子材料が適用可能である。また、特に 有機薄膜トランジスタには、電流が基板と平行に流れる横型トランジスタと、基板に垂 直に流れる縦型トランジスタに分類される力 そのいずれにおいても適用可能である
[0023] キャパシタについては、各種金属酸化物、例えばシリコン、ァノレミ、タンタル、チタン 、ストロンチウム、ノリウムなどの酸ィ匕物、これらの金属の陽極酸化膜、これら酸化物 の混合酸ィ匕物を用いることが可能である。また、導電性微粒子を有機材料に分散さ せると、誘電層の実効誘電率が上昇するために、小さな面積で十分な容量を備える キャパシタ部を形成することができるので、これを用いることも可能である。特に後者 の場合は低温プロセスでの形成が可能であり、ブラスティック基板を用いる場合には 好適である。
[0024] 本発明において用いる定電流回路は、その駆動端子の両端に印加される電圧が 変動しても、一定変動範囲内ではその電流値が一定に保たれる回路である。 5極管 やバイポーラトランジスタを用いたもの等、幾つかの回路構成が知られている力 適 用電圧範囲、電流値、応答性の観点から電界効果トランジスタを用いた構成が最も 好適である。一定となる電流値は当該電界効果トランジスタのゲート電圧により容易 に制御可能である。また、本発明において用いる定電圧電源はさまざまな手段で容 易に得られるものである力 例えば、ツエナーダイオードとオペアンプの組み合わせ などにより得られるものが一般的である。
発明の効果
[0025] 本発明によれば、トランジスタ素子、整流素子、発光素子、キャパシタの総てを厚さ lOOnm程度の有機電子材料薄膜と金属電極薄膜よりなるものとし、表示装置の低コ スト化、大面積化や、表示装置への可撓性基板の適用が容易となる効果がある。ま た、多階調表示が低コストで実現される。さらに、整流素子をスイッチング用素子とし て用いる場合の階調性再現性を安定させることができる。
図面の簡単な説明
[0026] [図 1]従来のスイッチング素子として整流素子を用いる表示装置の等価回路を示す説 明図である。
[図 2]従来のスイッチング素子として薄膜トランジスタ素子を用いる表示装置の等価回 路を示す説明図である。
[図 3]本発明における表示素子の等価回路を例示した説明図である。
[図 4]ディスプレイ装置用のマトリックス構成を例示した説明図である。
[図 5]本発明における表示素子の構成例を示した説明図である。
[図 6]本発明における表示素子の構成例を示した説明図である。
[図 7]本発明におけるデューティー期間、非デューティー期間に各表示素子に力かる 電圧印加方法の一例を示す説明図である。
[図 8]本発明の実施例で得られた薄膜トランジスタの特性例を示す説明図である。図
8 (a)はゲート電圧一定条件でのドレイン電圧とドレイン電流の関係を示し、図 8 (b) はドレイン電圧一定条件（一 10V)での、ゲート電圧とドレイン電流の関係を示す。
[図 9]本発明における表示素子の他の等価回路を例示した説明図である。
[図 10]有機薄膜整流素子の電流電圧特性を例示した説明図である。
[図 11]本発明における表示素子の等価回路を例示した説明図である。
[図 12]本発明におけるディスプレイ装置用のマトリックス構成を例示した説明図である
[図 13]本発明におけるデューティー期間、非デューティー期間に各表示素子にかか る電圧印加方法の一例を示す説明図である。
[図 14]本発明における定電流回路の動作特性例を示した特性図である。
[図 15]本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。
[図 16]本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。
[図 17]本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。 符号の説明
10 画素
80、 82、 84 配線
101 基板
103 X3行電極 (スキャン電極） 104 X4行電極
105 透明電極
106 キャパシタ
108 X5電極
110 発光部
116 Y2列電極（データ電極）
117 Y1列電極
121 整流素子 (TFD)
122 整流素子 (TFD)
123 整流 ^"
130 トランジスタ素子
131 ソース電極
132 ゲート電極
134 ゲート絶縁膜
135 有機電子材料膜
136 キャパシタ誘電層
137 整流素子用有機電子材料
138 絶縁膜
140 チャネル部
150 定電流回路
151 定電圧電源
702 デューティー期間
704 非テューティー期間
発明を実施するための最良の形態
[実施の形態 1]
[概要]
本発明の第 1の実施の形態の構成を図 3に例示する。これを図 1と比較すると、図 3 においては整流素子 121、 122を介して信号電流を供給することは共通している力 整流素子を流れる電流はトランジスタ素子 130のゲート電圧を保つ目的に限定され るため、整流素子での電力損失は小さい。また、キャパシタ 106は、ゲート電極での 漏れ電流のみ補償できればよいので小容量のもので足り、次のフレームで電荷が放 電することも抑制される。放電される電荷は第 2の整流素子を介して第 3のストライプ 電極 (X3電極） 103に放出される。また、図 2と比較すると、駆動用 TFTのゲート電圧 制御を整流素子を介して行う点が異なっている。整流素子においては TFTのような 絶縁膜よりなる電気容量が基本的に存在せず、応答時間は当該素子内での電荷の 走行時間により決定されるので、 TFTに比して高速の動作が可能となる。
[0029] 本発明の表示装置における画素発光制御の手順例を以下に示す。本発明は、第 2 組のストライプ電極である Y2列電極 116と第 3組のストライプ電極である X3行電極 1 03とによって各画素 10がアドレスされるデューティー駆動方式のドットマトリクス表示 を行うものである（図 4参照)。本発明の発光の制御では、第 1のステップとして、ある 選択された行のデューティー期間において、 X3行電極 103または Y2列電極 116あ るいはそれらの両方によって第 1の整流素子 121および第 2の整流素子 122の少な くとも一方を導通状態とし、トランジスタ素子 130を導電状態とする信号を第 1の整流 素子 121を介してトランジスタ素子 130のゲート電極に印加するとともに、キャパシタ 1 06に蓄積する。第 2のステップとして、第 1の整流素子 121を非導電状態とする信号 を X3行電極 103または Y2列電極 116あるいはそれらの両方によって印加する。第 3 のステップとして、選択された行の非デューティー期間においては、キャパシタ 106に 蓄積した電荷によりトランジスタ素子 130のゲート電極に印加される電圧を保持する ことにより、発光部 110に流れる電流を保持させる。また、第 4のステップとして、次の デューティー期間においては、 X3行電極 103または Y2列電極 116あるいはそれら の両方によって第 2の整流素子 122を導通状態とし、第 2の整流素子 122を介してキ ャパシタ 106に残存する電荷を放出する。第 5のステップとして、第 2の整流素子 122 を非導電状態とする信号を X3行電極 103または Y2列電極 116あるいはそれらの両 方によって印加する。
[0030] 実施の形態 1においては、デューティー期間において、画素マトリックスのデューテ ィー駆動される行に含まれる画素中のトランジスタ素子 130のゲート部に接続された キャパシタへ第 1の整流素子 121を介して発光量に応じた電荷を蓄積し、デューティ 一期間外の時間においては、当該キャパシタ 106で保持される電位によってトランジ スタ素子 130を介して発光部 110へ流れる電流を保持して、発光を継続する。
[0031] 本実施の形態における駆動のための素子としては、発光部に直列接続して電流を 制御する素子として電流の安定性の良 、トランジスタ素子 130を用いて 、る。さらに、 そのトランジスタの電流を制御するための素子として高速動作が可能な整流素子 12 1, 122も用いている。また、基板として耐熱性を有するガラス等を基板として用いる 場合は、キャパシタ 106としてセラミック酸ィ匕物系を用いることが可能である。例えば、 代表的な強誘電体であるチタン酸バリウムストロンチウムを RFマグネトロンスパッタ法 により数 lOOnmの厚さで成膜し、これを約 650°Cで熱処理をすることにより良好なキ ャパシタ 106を得ることができる。また、ブラスティック基板を用いる場合のキャパシタ 106としては、導電性微粒子を分散させた有機誘電体によって誘電体層を構成する ことができる。
[0032] デューティー期間においては、各行のトランジスタ素子 130のゲート部に接続され たキャパシタ 106へこれらの整流素子を介して電荷が蓄積される。非デューティー期 間には、各画素は整流素子 121、 122により第 2のストライプ電極などの信号線から 電気的に隔離され、キャパシタに蓄積された電荷によりトランジスタ素子 130が ONに 保持される。デューティー期間と非デューティー期間を通じて ONにされたトランジス タ素子 130を通じて、第 1のストライプ電極である Y1列電極と第 4のストライプ電極で ある X4行電極カゝら有機 EL発光部 110に電流が流されて、発光が保持される。このと き、発光強度は、ゲート部への印加電圧によるトランジスタ素子 130の開度を制御す ること〖こより制御される。
[0033] [詳細]
図 5及び図 6は、本実施の形態における表示装置について、表示部の構造を一つ の画素を拡大して示す平面図であり、これらの図は、製造工程の順に記載したもので ある。これらの図においては、画素を拡大して示しているため、パターユングされてい る表示装置全体は示していない。本実施の形態の表示装置を作製するには、まず、 プラスティック基板 101の一方の面に、ゲート電極 132、キャパシタ 106のためのキヤ パシタ電極 106Aをパターユングして形成する。その後、フォトレジストによりマスキン グを施し、ゲート電極 132の一部とキャパシタ電極 106Aの上に絶縁性の膜を形成す る。図 5aは、この段階での平面図である。ゲート電極 132上の絶縁膜はゲート絶縁膜 134として機能し、キャパシタ電極 106A上の絶縁膜はキャパシタ誘電層 136として 機能する。ゲート電極 132およびキャパシタ電極 106Aは、各種の導電性材料により 形成することができる。絶縁膜も各種の絶縁性材料により用いることができる。絶縁膜 形成の手段としてゲート電極 132とキャパシタ電極 106Aの陽極酸ィ匕を用いる場合、 両電極は予め電気的に接続されていることが望ましい。この場合、アルミニウムなど による陽極酸化処理用の配線を設けて処理を行い、絶縁膜が形成された後にこの配 線を除去してゲート電極 132とキャパシタ電極 106Aを電気的に絶縁することも可能 である。
[0034] 次に X3行電極 103、 X4行電極 104、透明電極 105、薄膜整流素子 TFD1用の電 極 121八ぉょび丁？02用の電極122八を形成する。このうち X3行電極 103と X4行電 極 104は、タイミング信号線や X電極などと呼ばれることもある（例えば、図 3)。この X 3行電極 103、 X4行電極 104は、互いに平行なストライプ状の複数の電極にパター ユングされている。 X4行電極 104はキャパシタ電極 106Aと電気的に接続される。ま た、薄膜整流素子 TFD2用の電極 122Aはゲート電極 132と電気的に接続される ( 図 5b)。
[0035] 次に、薄膜トランジスタのソース電極 131とドレイン電極 133をパターユングして形 成する。両電極は金などの蒸着膜により形成されるが、ゲート絶縁膜との密着性を向 上させるため、クロム膜や有機膜などを下地層として用いることも可能である。ソース 電極 131は X4行電極 104と電気的に接続され、ドレイン電極 133は透明電極 105と 電気的に接続され、ゲート絶縁膜 134上で、一定間隔のチャネル部 140を形成する よう構成される（図 5c)。
[0036] その後、薄膜トランジスタのチャネル部 140と薄膜整流素子 TFD1用の電極 121A と TFD2用の電極 122Aとを覆うように有機電子材料膜 135および 137を形成する。 この際に、有機電子材料膜 135、 137の結晶性を改善するため、薄膜トランジスタの チャネル部 140に有機単分子膜などを被覆するといつた下地処理を追加する場合も ある（図 5d)。
[0037] さらに、ゲート電極 132とキャパシタ 106を結ぶ配線 80、ゲート電極 132と TFD1を 結ぶ配線 82、及び、 TFD2と X3行電極 103を結ぶ配線 84を、金属蒸着膜などによ り形成する（図 6a)。
[0038] その後、 X3行電極 103、 X4行電極 104を被う絶縁膜 138により、絶縁処理を行う ( 図 6b)。
[0039] 次いで、透明電極 105上に有機 EL素子等による発光部 110を形成する。発光部 1 10の上面は電極となって!/ヽる（図 6c)。
[0040] 次に、 Y2列電極 116および Y1列電極 117を金属によって形成する。 Y2列電極 1 16は、 TFD1用の電極 121Aの有機電子材料に被覆されない部分に接続され、 X3 行電極 103、 X4行電極 104に交差するように、互いに平行なストライプ状の複数の 電極にパターユングされる。また、 Y1列電極 117は、発光部 110の上部電極に接続 され、 X3行電極 103、 X4行電極 104に交差するように、互いに平行なストライプ状の 複数の電極にパターユングして形成する。 Y2列電極 116および Y1列電極 117が X 3行電極 103および X4行電極 104等とショートしないように、ゲート絶縁膜 134が配 置されている。この絶縁膜により、この画素においては、 Y1列電極 117は発光部 11 0の上部電極のみに電気的に接続され、 Y2列電極 116は TFD1、 121の下面の電 極にのみ接続される。なお、この Y2列電極 116、 Y1列電極 117は、データ信号線 や Y電極などと呼ばれることもある (例えば、図 3)。各電極や有機 EL素子、薄膜トラ ンジスタ、薄膜整流素子、キャパシタ部などは薄膜により形成され、有機 EL素子や薄 膜整流素子の電流は膜面に垂直に流れる。（図 6d)
[0041] 図 7は、ある画素について、 Y1列電極 117に印加される電圧波形（図 7a)、 X3行 電極 103に印加される電圧波形（図 7b)、 Y2列電極 116に印加される電圧波形（図 7e)、 X4行電極 104に印加される電圧波形（図 7f)、それらから算出される、薄膜トラ ンジスタのゲート電圧 V (A部）の波形（図 7d)、整流素子 1とキャパシタに印加される
G
電圧の波形（図 7c)トランジスタのソース'ドレイン間と発光部に印加される電圧の波 形（図 7g)、発光電流の波形（図 7h)の一例を概略的に示す図である。基準となる OV は、 Y1の電圧が Vtとなるような電位に選んで!/、る。 [0042] 一般に、整流素子は高!、電圧領域で抵抗が小さくなる非線形性を有して 、る。 Y1 列電極 117にバイアス電圧一 Vtを印加する（図 7a)。ここで Vtはトランジスタのドレイ ン電圧 (V )と有機 ELの電圧降下 (V )の和となる。また、 Y2列電極 116には例え
SD EL
ばバイアス電圧 Vgoffを印加し、各画素の発光制御信号電圧 VLoff (=Vgoff-Vg on)を重畳する（図 7e)。この場合、 VLoffは書込信号として off状態を書き込む時に 印加し、 on状態を書き込む場合は印加しない。別の方法として、 Y2列電極 116に例 えばバイアス電圧 (2Vgoff-Vgon)を印加し、 off状態を書き込む時に（—Vgoff + Vgon)の信号を重畳することも可能である。 X3行電極 103には Vgonを印加し、デュ 一ティー期間 702Aおよび 702Bの前半には、これを Vgoffとする（図 7b)。後述する ように、非デューティー期間 704のゲート電圧 Vは、 on状態を書き込むデューティー
G
期間 702Aには Vgonとなり、 off状態を書き込むデューティー期間 702Bには Vgoff となるが、まず、デューティー期間 702Aおよび 702Bの前半に X3行電極 103が Vgo ffとなることにより、ゲート電圧 Vが Vgoffに初期化される（図 7d)。
G
[0043] X4行電極 104にはデューティー期間 702Aおよび 702Bの後半に正のバイアス電 圧 VA(=Vgoff—Vgon)を印加し（図 7f)、 TFD1、 121の抵抗を小さくして導通状 態を得る。この時、 X3電極が Vgonに設定され、 TFD2は逆バイアスで絶縁状態にあ る。また、ゲート電圧 Vは初期化された状態では Vgoffであり、 X4電極の電位上昇
G
により（Vgoff +VA) = (2Vgoff— Vgon)まで上昇する可能性がある。
[0044] この点について、図 7dを参照してさらに詳細に説明する。デューティー期間 702B として図示するように、 Y2電極に VLoffを重畳し、電位を（2 Vgoff—Vgon)とすると 、 TFD1は逆バイアス状態が保たれて、ゲート電位は（2Vgoff— Vgon)となる。デュ 一ティー期間の終了時に X4電極の電位をアースに戻すとゲート電位は Vgoffに復 帰する（図 7d)。以上が off状態の書込となる。一方、デューティー期間 702Aとして 図示するように、上記の過程で Y2電極の電位を Vgoffとすると、 TFD1は順バイアス ( (2Vgoff-Vgon) >Vgoff)となり、ゲート電位は Vgoffに設定される（図 7d)。デュ 一ティー期間の終了時に X4電極の電位をアースに戻すとゲート電位は Vgonとな る。以上が on状態の書込となる。
[0045] 非デューティー期間においては、 X4電極は 0Vに保たれる。この時、 Y2電極の電 位は他行への書込のため Vgoff、もしくは（2Vgoff— Vgon)に設定される力 いず れの状態でも TFD1は off状態が保たれ、ライン間の干渉は生じない。また、 Y1電極 と X4電極の電位差はデューティー期間後半で VAだけ増加する力 この時トランジス タは off状態にあるので有機 ELに電流は流れない。これに対応して、トランジスタのソ ース 'ドレイン間と発光部に流れる電流は図 7hのような時間変化をする。
実施例 1
[0046] ガラス基板 101上に通常のフォトプロセスとスパッタによりタンタルよりなるゲート電 極 132、キャパシタ電極 106Aを形成した。各電極の幅は 100 m、厚さは 150nmと し、行方向ピッチ 500 μ m、歹 U方向ピッチ 800 μ mで 100行、 100歹1』、計 10000糸且形 成した。次に、図示しないが、これらの電極を電気的に接続する配線をアルミニウム により形成し、その後フォトレジストによりマスキングを施して、ゲート電極 132の一部 とキャパシタ電極 106Aの上に陽極酸ィ匕膜を形成し、それぞれゲート絶縁膜 134とキ ャパシタ誘電層 136とした。陽極酸化は lwt%ホウ酸アンモ-ゥム溶液中で 70V、 5 0分の処理により形成し、膜厚 80nmとした。陽極酸化処理の後、電気的に接続する アルミニウム配線は、アルカリ処理により除去した。
[0047] 次にフォト工程によるパター-ングにより、 X3行電極 103、 X4行電極 104、 ITO (ィ ンジゥムスズ酸ィ匕物）による透明電極 105、及び薄膜整流素子 TFD1用の電極 121 Aと TFD2用の電極 122Aを形成した。なお、図示しないが、各電極間はフォトレジス トにより隔壁を設けて短絡を防止した。
[0048] X3行電極 103と X4行電極 104の 2つのストライプ電極は、アルミニウムの真空蒸着 により、交互に 100組形成した。電極のピッチは 500 μ m、各電極の幅は 30 m、膜 厚 100nm、両電極の間隔は 410 mとした。ゲート電極 132、キャパシタ電極 106A はその X3行電極 103と X4行電極 104の間に形成されるよう構成した。その後、 ITO (インジウムスズ酸ィ匕物）よりなる透明電極 105をスパッタにより形成し、アルミニウムよ りなる薄膜整流素子 TFD1用の電極 121Aと TFD2用の電極 122Aを真空蒸着によ り形成した。 ITO (インジウムスズ酸化物）電極の有効寸法は 300 m X 400 m、キ ャパシタ電極 106A、 TFD1用の電極 121Aと TFD2用の電極 122Aの有効寸法は 、各々 100 m X 100 μ mとした。 [0049] 次に、薄膜トランジスタのソース電極 131とドレイン電極 132をクロム.金の積層蒸着 膜で形成した。ここで、クロム膜の厚さを 5nm、金膜の厚さを 80nmとし、チャネル長 を 5 /ζ πι、チャネル幅を 100 mとした。その後、有機電子材料膜 135、 137としてべ ンタセン (アルドリッチ社製)を真空蒸着により、膜厚 80nmで成膜した。成膜時の基 板温度は 60°Cとした。
[0050] さらに、ゲート電極 132とキャパシタ 106を接続する配線、ゲート電極 132と TFD1 を結ぶ配線、及び TFD2と X3行電極 103を結ぶ配線を銅蒸着膜により形成した。
[0051] その後、パーフルォロテトラコサン (n—C F )をよりなる絶縁膜 138を真空蒸着に
24 50
より膜厚 200nmで形成して X3行電極 103、 X4行電極 104を被い、絶縁処理を行つ た。（図 6b)
[0052] 次!、で、透明電極 105上に発光素子として有機 EL層を、銅フタロシアニン（CuPC ) (アルドリッチ社製) Zナフチルフエ-ルジァミン (NPB) (アルドリッチ社製) Zアルミ -ゥムキノリン (Alq3) (アルドリッチ社製) Zカルシウム電極という構成となるよう、順 次、真空蒸着により形成した。各層の厚さは、それぞれ 100nm、 50nm、 50nm、 10 Onmとした。
[0053] その後、 TFD1用の電極 121Aのうち有機電子材料で被覆されていない部分に接 続されるように、また、 X3行電極 103、 X4行電極 104に交差するように、互いに平行 なストライプ状の電極にパターユングされた複数の Y2列電極 116をアルミニウム蒸着 膜によって形成した。同様に発光部 110の上部電極に接続する複数の Y1列電極 11 7を、 X3行電極 103、 X4行電極 104に交差するように、互いに平行なストライプ状に ノターニングされたアルミニウム蒸着膜によって形成した。
[0054] 上記の成膜に用いた蒸着装置は、拡散ポンプを用いて排気を行うものであり、蒸着 は、 4 X 10_4Pa (3 X 10_6torr)の真空度で行った。また、アルミニウム、銅、ペンタセ ンの蒸着は抵抗加熱方式により行い、それらの成膜速度は、それぞれ 10nmZseC、 10nmZsec、及び 0. 4nmZsecで行った。
実施例 2
[0055] 整流素子用有機電子材料 137として、ペンタセンと F4TCNQの共蒸着膜 (F4TC NQ濃度 2%) (40nm)とペンタセン膜 (40nm)の積層とした以外は、実施例 1と同様 にして実施例 2の試料を得た。
実施例 3
[0056] また、キャパシタ誘電層 136として、真空蒸着法により、絶縁性有機物としてアミノィ ミダゾールジシァネート (化合物 1)、導電性微粒子としてアルミニウムを用いてこれら を共蒸着法にて膜厚 80nmの誘電層とした他は実施例 1と同様にして実施例 2の試 料を得た。蒸着は抵抗加熱方式であり、成膜速度はァミノイミダゾールジシァネート が 20nmZsec、アルミニウムが lOnmZsecとした。
(化合物 1)
[0057] [化 1]
Figure imgf000020_0001
実施例 4
[0058] キャパシタ電極 106Aとして白金蒸着膜を平面寸法 100 m X 30 m、膜厚 50η mで形成し、更に RFマグネトロンスパッタ法と通常のフォトリソグラフ法を用いて、白 金膜上にチタン酸バリウムストロンチウム酸ィ匕物を膜厚 lOOnmで形成し、その後酸素 雰囲気中 1時間の熱処理を行ってキャパシタ誘電層 136とした他は実施例 1と同様 の工程として、実施例 4の試料を得た。
[0059] 以上の実施例の試料における薄膜トランジスタの代表的な特性例を図 8に示す。ゲ ート電圧 4V、ドレイン電圧 10Vの条件で、ドレイン電流として 14 Aが得られた 。また、ドレイン電流が充分小さくなるゲート電圧 VBとしては + 3Vが得られた。
[0060] フレーム周波数 60Hz (フレーム周期約 17ms)で駆動した。各行のデューティー期 間は 17msZl00= 170 μ sとなるが、本発明ではデューティー期間を 2分割しており 、ゲート部の電圧制御の応答時間は少なくとも 85 s以下である必要がある。応答時 間は整流素子抵抗とキャパシタンス容量で定まる。各実施例における整流素子抵抗 、キャパシタンス容量とそれら力 求められる時定数は表 1に示す通りであり、このデ ユーティー期間内で充分な応答が可能であった。
[0061] [表 1]
Figure imgf000021_0001
[0062] 各実施例において、 Vgoff= 7V、 Vx=4V、 Vt= 16V、 VA=4Vとし、 VLonを 0 Vと 7Vとした場合、ゲート電圧はそれぞれ + 3Vと一 4Vとなりトランジスタはそれぞれ OFF, ONの状態に良好に制御できた。両状態の電流比率として約 105が得られた。
[0063] また特に、ゲート電圧 4Vの on状態においては、ドレイン電流 14 μ Αが得られ、 その時の有機 ELでの電圧降下は 6Vであった。 Vt= 16Vであることからトランジスタ のドレイン電圧は 10Vとなり、図 8より飽和領域にあることから、例えば有機 ELの抵 抗変動に対しても安定な動作を確保できる条件となっていることがわかる。
[0064] このように、本発明によれば、有機 ELディスプレイパネルなどの表示装置にお!、て 、有機電子材料よりなるスイッチング素子を用いて、低コストで、かつフレキシブル基 板上に作製し得る手段を提供することができた。
[0065] [実施の形態 2]
本発明の別の実施の形態 2の構成を図 9に示す。これを図 3と比較すると、本実施 の形態の構成は、 TFTのゲート電極に接続されたキャパシタの、ゲート電極側とは反 対側の端子を接続するストライプ状の X5電極 108を、 TFTの電極を接続するストライ プ電極 104とは別個に設けた改良を含む。このような構成にすることにより、ストライプ 電極 104はデータ書込みの際にも電圧を変調する必要が無くなり、発光素子を駆動 するための大電流を安定して供給できる。また、 X5電極 108はデータ書込みの際に 高速の変調が必要とされる力 ストライプ電極 104と別個とすることで電流が抑制され 、変調回路の負荷を小さくすることができる。図 3に関連して第 1の実施の形態におい て説明した上記各説明は、実施の形態 2の場合においても同様である。
[0066] [実施の形態 3] 次に、有機薄膜整流素子よりなるスイッチング用素子を用いて有機薄膜トランジスタ よりなる駆動用素子のゲート電位を制御して発光素子を駆動する場合の有機薄膜整 流素子の電圧電流特性の一例を図 10に示す。このとき、整流素子は、高電圧にお V、て低 、抵抗を示し低電圧で高 、抵抗を示す。特に図 10の立ち上がり電圧以下で は電気抵抗が大きぐ実質的に電流はほとんど流れない。整流素子に立ち上がり電 圧以上の電圧をかけると整流素子を介したキャパシタの充放電が可能となり、立ち上 力り電圧以下 (逆バイアスを含む）の電圧印加では充電された電荷は整流素子を通 じて漏れることが無ぐマトリクス駆動が可能となる。
[0067] この場合に発光素子を様々な輝度で発光させて多階調の表示を実現するために は、駆動用 TFTのゲート電圧、即ちキャパシタ 106の蓄積電圧の制御を行う。この制 御の具体的手法は、データ信号線 (Y2列電極)とゲート部の電圧差 (書込み電圧)を 変えて蓄積電圧を制御する第 1の手法と、デューティー期間内に占める書き込み時 間の割合を変えて蓄積電圧を制御する第 2の手法とに大別される。スイッチング素子 として TFDを用いる場合にこれらの手法を用いると、第 1の方法においては、前述の ように書込み電圧が立ち上がり電圧以下では実質的に電流が得られな 、ために、蓄 積電圧が書込み電圧から図 10の立ち上がり電圧分を差し引いたものとなって、 TFD 素子の立ち上がり電圧のばらつきがそのまま階調のばらつきとなることがある。第 2の 手法においては、高電圧領域での I V特性が急峻なため、特性のばらつきや駆動 電圧の僅かな変動が電流値の大きな変動に繋がる。したがって、電流値を一定に保 ちにくぐ書込み時間を制御しても蓄積電荷、即ち蓄積電圧を制御できないことがあ る。
[0068] 図 11および図 12は、これに対応する改良を含む本発明の更に別の実施の形態 3 の表示装置の構成を示す構成図である。実施の形態 3の表示装置は、一組のストラ ィプ状のデータ電極 (Y2列電極） 116による列電極と、データ電極 116に交差する 方向に、互いに平行に複数形成されたストライプ状の一組のスキャン電極 (X3行電 極） 103による行電極とによって各画素 10がアドレスされるデューティー駆動方式の ドットマトリクス表示を行う。画素のそれぞれには、発光部 110とトランジスタ素子 130 と、少なくとも一つの整流素子 121とが備えられる。トランジスタ素子 130のゲート電 極は、整流素子 121を介してデータ電極 116に電気的に接続されており、データ電 極 116のそれぞれには定電流回路 150が電気的に接続されている。この定電流回 路 150は、図 12に示すように、各データ電極 116に設けられている。さらに、データ 電極 116には整流素子 123と定電圧電源 151が接続されている。 Y3列電極には整 流素子 121の陰極端子と整流素子 123の陰極端子とが接続されている。
[0069] 実施の形態 3の構成における駆動の手順を図 7と図 13によって説明する。図 7は、 実施の形態 1に関連して説明したのと同様であるが、 B部の波形は定電流回路 150 や整流素子 123、定電圧電源 151の影響を受ける。図 13は、図 7に追カ卩して各電極 の電位を示すタイミングチャートである。図 13aは、 Y2列電極 116 (C部）に印加され る電圧波形 Vs、図 13bは定電流回路 150の制御電圧波形 Vg、図 13cは定電圧電 源から印加される電圧 Vcである。また、図 13dは、 A部のゲート電圧波形 Vである。
G
これらの結果として得られる B部の電圧波形は、図 7eのようになる。
[0070] 実施の形態 3においては、ゲート電圧 Vは、デューティー期間 702A、 Bの初期化
G
された状態では Vgof fである点は実施の形態 1と同様である力 デューティー期間 70 2Aの後半においては X4行電極 104の電位上昇により（Vgoff +VA) = (2Vgoff- Vgon)まで瞬間的に上昇する（図 13d)。これにより TFD121は導通状態となり、 A部 の電荷が Y2列電極 116に放出される。この電荷放出は定電流回路 150により制御 される。即ち、デューティー期間 702Bとして図示するように、定電流回路 150の制御 電圧波形 Vgを制御して該定電流回路 150を OFFとする場合には、 TFD121が導通 状態であることから、 B部の電位は A部電位と同じ（2Vgoff— Vgon)まで上昇する。 なお、この電圧の上昇分は、より正確には B電位の電気容量分だけ A部、 B部の電位 とも若干低下するがこの低下分は本質的ではない。また、デューティー期間 702Aと して図示するように、定電流回路 150の制御電圧波形 Vgを制御して、該定電流回路 により TFD121を介して一定時間一定の電流を流す場合は、 A部の電位 (ゲート電 圧 V )は、その放出電荷に応じて低下する。定電流回路 150は、 A部の電位を C部
G
の電圧 Vsまで低下させる能力を有するが、本実施の形態の動作上は A部の電位は ほぼ Vgoffにすれば充分である。 A部の電位を Vgoffにする他の理由については後 述する。 A部の電位は、 TFD121での電圧降下分 δをカ卩えた (Vgoff + δ )にするの が好適である。デューティー期間 702Aの終了時に X4電極の電位を VAからアース に戻すと（図 7f)、ゲート電位も VAだけ低下する（図 13d)。このようにして、ゲート電 位 Vは Vgonから Vgoffの間となるように制御される。図 7dには、デューティー期間 7
G
02Aにおいて 100%の書込みを行い、デューティー期間 702Bにおいて 0%の書込 みを行う例を示している力 それらの中間程度の書込みにより中間階調を得ることは 容易に可能である。即ち、デューティー期間 702Aの後半に定電流回路 150の制御 電圧波形 Vgを制御して、電流の流れる時間（パルス幅、もしくはパルス数)を変化さ せることが可能であり、ある!/、は制御電圧波形 Vgを制御して定電流値を変化させるこ とも可能である。一般的には前者の方法が良好な階調表示が安定して得られる。非 デューティー期間 704における動作は、
に示した実施の形態 1の場合と同様である。
[0071] 次に、定電流回路に用いられる電界効果トランジスタ 150Tの特性例を図 14に示 す。図には、ゲート電圧が 1. 2V〜0Vの各場合について、ドレイン電圧に対するド レイン電流特性を示している。この電界効果トランジスタ 150Tは、あるドレイン電圧以 上では、電流がドレイン電圧によらず一定となる飽和領域となる。この飽和領域にお ける電流値は、ゲート電圧を変えることで容易に制御することができる。つまり、定電 流回路 150の制御電圧 Vgとして、電界効果トランジスタ 150Tのゲート電圧を用いる ことができる。また、電流の onZoffもゲート電圧の制御で容易に行うことができる。従 つて、ゲート電圧によって電流を onZoffする時間の比率を制御することにより、キヤ パシタ 106の蓄積電圧値を制御することも容易である。図 11の構成において、定電 流回路の C部の電位 Vsは、電界効果トランジスタが飽和領域で定電流動作するのに 充分な程度に、 A部との電位差を大きくするものであることが望ましい。即ち、例えば 定電流回路 150が飽和領域で定電流動作するために必要な電位差を Vkとすれば、 B部の電位 Vbは Vs+Vkより大きくされる。
[0072] B部の電位 Vbは、他の行への信号の干渉を抑制するように設定されなければなら ない。デューティー期間にない行における A部の電位は、書込み状態に応じて Vgof f〜(Vgon+ δ )の間に制御され， Β部の電位もそれに応じて変動する力 この電位 を一定に保っためには TFD121が非導通状態である必要があり、そのためには TF Dl 21を逆バイアス状態にするのが好適である。このため、 B部の電位は非デューテ ィ一行における A部の電位の最高値 (Vgoff)よりも高く 保たれる。
[0073] 前述のように、 B部の電位 Vbは、デューティー期間 702の後半に、定電流回路 150 による電流制御により制御される。し力しながら、例えば TFD121の抵抗のばらつき 、配線抵抗のばらつき、 B部からの電荷のリーク等が生じる場合、あるいは定電流回 路による A部からの電荷の取り出しが過剰になった場合などには、 B部の電位が Vgo fはり小さくなる可能性が残されている。これは、整流素子 123と定電圧電源 151を用 いること〖こより回避することができる。これによつて、 B部の電位は Vgoff以上に保持さ れる。即ち、定電圧電源 151は Vgoffに設定され、書込み動作のばらつきや電荷のリ ーク等がある場合に必要な電荷を供給して、 B部の電位を Vgoff以上に維持すること ができる。
[0074] 以上のように、定電流回路 150の onZoff状態は、電界効果トランジスタ 150Tのゲ ート電圧 (制御電圧波形 Vg)の制御で容易に行うことができる。図 11に示した回路構 成によれば、各画素に配されるスイッチング用の TFD121、 122は、デューティー期 間においては低抵抗のスィッチとして定電流回路力 供給される電流を通し、非デュ 一ティー期間には蓄積電圧を保持する機能を持つ。また、デューティー期間におけ るキャパシタ 106の蓄積電荷量の制御は、発光パネル外部の定電流回路 150から供 給される電流値とその時間制御により行われる。定電流回路 150から供給される電 流値とその時間（パルス幅、もしくはノ ルス数）の制御は、図 11の例ではゲート電圧、 及びその onZoff制御により容易に行うことができる。なお、実施の形態 3においては 、ストライプ電極 Y2、 116と TFD121によって電界効果トランジスタ 150Tのゲート電 圧を制御することによって説明したが、電界効果トランジスタ 150Tのゲートを開く時 間を制御するような構成も可能であり、この場合には、 TFD121、 122の立ち上がり 電圧のばらつきや駆動電圧の変動が発光電流値に与える影響を低減できる効果が ある。
実施例 5
[0075] 実施例 1と同様に作製した表示装置の Y2列電極 116の各電極に、シリコン製の電 界効果トランジスタ 150Tを含む定電流回路 150と整流素子 123を接続し、整流素子 の他端には、定電圧電源 151を接続した。このようにして、図 11の構成を有する表示 装置の試料を作製した。
実施例 6
[0076] Y2列電極 116の各電極に、整流素子 123と定電圧電源 151を接続しないで、それ 以外の構成は実施例 5の構成と同様になるように表示装置の試料を作製して、実施 例 6の試料とした。
実施例 7
[0077] Y2列電極 116の各電極に、シリコン電界効果トランジスタよりなる定電流回路 150 と整流素子 123と定電圧電源 151とを接続しな ヽ代わりに、定電圧パルス電源を接 続し、それ以外の構成は実施例 5の構成と同様になるように表示装置の試料を作製 して、実施例 7の試料とした。
[0078] [測定例]
以上のようにして作製した実施例 5〜7の各試料を、フレーム周波数 60Hz (フレー ム周期約 17ms)で駆動した。各行のデューティー期
Figure imgf000026_0001
170 /ζ sとな る力 本測定例では図 7および図 14のようにデューティー期間を 2分割し、その前半 はデータの初期化を行うこととしたので、データの書込み時間として許容されるのは、 後半の 85 sである。この時間内に書き込みが可能であるかどうかは、整流素子抵抗 とキャパシタンス容量によって定まる表示装置の応答時間により決定される力 実施 例 5、 6および実施例 7の表示装置の試料においてはおよそ 8〜10 sの範囲であり 、データの書き込みが実用上可能なものであった。
[0079] 実施例 5〜7の表示装置において、 Vgoff = 2V、 Vgon=— 9V、 Vt= 20V、 VA
= 1 IVとした場合、定電流回路 150による電流値制御によりトランジスタ素子 130の ゲート電圧（制御電圧波形 V )は + 2V〜一 7Vに良好に制御できた。 Vgon=— 9V
G
と、ゲート電圧— 7Vの差は、前述の TFD121による電圧降下分を考慮して設定した ものである。
[0080] 実施例 5および 6の表示装置においては、定電流回路 150の電界効果トランジスタ 150Tのゲート電圧を、電界効果トランジスタ 150Tを onとする時には 0V、 offとする 時には一 1. 2Vとした。また、 C部電位 Vsを一 7V、定電圧電源 151の電圧 Vcを 2V とし、データ書込み時間 85 sのうち、電界効果トランジスタ素子の立上り時間 10 s 等を差し引いた 70 sの間に、 1 μ sを増分として 64階調のパルス幅変調を行った。 定電流回路 150の電界効果トランジスタ 150Tは、ドレイン電圧 3V以上で飽和領域 にあり、 C部電位 Vsと定電圧電源 151の電圧 Vcとの差（9V)では定電流動作が実現 し、 on状態で A部からの電荷を流すドレイン電流は 10 μ Αであった。
[0081] 図 15〜17に、それぞれ、実施例 5〜7の表示装置における階調レベルごとのキヤ パシタ 106の蓄積電圧値を示す。図 15および図 16に示すように、実施例 5および 6 の表示装置では良好な諧調レベルと蓄積電圧の相関が得られた。これらにぉ 、て回 帰直線に対する標準偏差を算出したところ、実施例 5の表示装置においては 0. 06V であり、実施例 2の表示装置においては 0. 2Vであった。実施例 5と実施例 6との違い は、整流素子 121の抵抗のばらつきや Y2電極 116のリークにより、 Y2電極 116の電 圧が一時的に 2V未満に低下し、そのために非デューティー期間におけるキャパシタ 106の蓄積電圧が影響を受けたためと考えられる。
[0082] また、図 17に示す実施例 7の表示装置においては、この実施例 7の表示装置は、 実施例 1の表示装置と同様の構成となるが、 A部の蓄積電圧の制御を定電圧パルス 電源のパルス幅の変調によって行う Y2列電極 116の電圧の onZoffで行う必要があ る。この駆動法では、一定電圧で書込みを行うため、キャパシタ 106の電荷蓄積に伴 い A部と Y2列電極 116との電圧差が小さくなり、書込み時間に対する蓄積電圧の線 形性は得られなかった（図 17)。また、整流素子の抵抗値のばらつきにより電流値が 異なってくるため、蓄積電圧のばらつきも大きい結果となった。
[0083] このように、本発明によれば、有機 ELディスプレイパネルなどの表示装置にお!、て 、有機電子材料よりなるスイッチング素子を用いて、低コストで、かつフレキシブル基 板上に作製し得る手段を提供することができ、特に有機薄膜整流素子をスイッチング 素子として用いる場合の階調性付与を安定ィ匕することができた。
[0084] 以上、本発明の実施の形態につき述べた力 本発明は既述の実施の形態に限定 されるものではなぐ本発明の技術的思想に基づいて各種の変形、変更および組み 合わせが可能である。

Claims

請求の範囲
互いに平行に複数形成された第 1組のストライプ電極と、
該第 1組のストライプ電極のそれぞれに対応して複数形成され、該第 1組のストライ プ電極に平行である互いに平行な第 2組のストライプ電極と、
第 1組および第 2組のストライプ電極に交差する方向に、互いに平行に複数形成さ れた第 3組のストライプ電極と、
該第 3組のストライプ電極のそれぞれに対応して複数形成され、該第 3組のストライ プ電極に平行である互いに平行な第 4組のストライプ電極と、
該第 1組のストライプ電極の各電極と第 4組のストライプ電極の各電極とが立体的に 交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、
該画素に対応する前記第 1組のストライプ電極に一方の電極が電気的に接続され た発光部と、
前記画素に対応する前記第 4組のストライプ電極と前記発光部の他方の電極とに 電気的に接続され、該画素における第 1組のストライプ電極力ゝら第 4のストライプ電極 へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされた トランジスタ素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 2組のストライプ電極 とに電気的に接続された第 1の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 3組のストライプ電極 とに電気的に接続された第 2の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 4組のストライプ電極 とに電気的に接続されたキャパシタと
を備えており、
各画素の前記第 1の整流素子と前記第 2の整流素子のそれぞれの接続方向は、当 該画素における第 2のストライプ電極および第 3のストライプ電極の間において順方 向が互いに一致する向きである、表示装置。
[2] 互いに平行に複数形成された第 1組のストライプ電極と、
該第 1組のストライプ電極のそれぞれに対応して複数形成され、該第 1組のストライ プ電極に平行である互いに平行な第 2組のストライプ電極と、
第 1組および第 2組のストライプ電極に交差する方向に、互いに平行に複数形成さ れた第 3組のストライプ電極と、
該第 3組のストライプ電極のそれぞれに対応して複数形成され、該第 3組のストライ プ電極に平行である互 、に平行な第 4組と、
該第 3組のストライプ電極のそれぞれに対応して複数形成され、該第 3組のストライ プ電極および第 4組のストライプ電極に平行である互いに平行な第 5組のストライプ 電極と、
該第 1組のストライプ電極の各電極と第 4組のストライプ電極の各電極とが立体的に 交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、
該画素に対応する前記第 1組のストライプ電極に一方の電極が電気的に接続され た発光部と、
前記画素に対応する前記第 4組のストライプ電極と前記発光部の他方の電極とに 電気的に接続され、該画素における第 1組のストライプ電極力ゝら第 4のストライプ電極 へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされた トランジスタ素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 2組のストライプ電極 とに電気的に接続された第 1の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 3組のストライプ電極 とに電気的に接続された第 2の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第 5組のストライプ電極 とに電気的に接続されたキャパシタと
を備えており、
各画素の前記第 1の整流素子と前記第 2の整流素子のそれぞれの接続方向は、当 該画素における第 2のストライプ電極および第 3のストライプ電極の間において順方 向が互いに一致する向きである、表示装置。
[3] 前記トランジスタ、前記整流素子もしくは前記キャパシタの少なくとも一つが有機電 子材料よりなることを特徴とする請求項 1または 2に記載の表示装置。
[4] 前記第 2組のストライプ電極による列電極と前記第 3組のストライプ電極による行電 極とによって各画素をアドレスすることにより請求項 1〜3のいずれかに記載の表示装 置を駆動する方法であって、
ある選択された行のデューティー期間において、
該行電極または該列電極ある!/、はそれらの両方によって前記第 1の整流素子およ び第 2の整流素子の少なくとも一方を導通状態とし、前記トランジスタ素子を導電状 態とする信号を前記第 1の整流素子を介してトランジスタのゲート電極に印加するとと もに、前記キャパシタ部に電荷を蓄積する第 1のステップと、
次 、で、前記第 1の整流素子を非導電状態とする信号を該行電極または該列電極 あるいはそれらの両方によって印加する第 2のステップと
を有し、
前記選択された行の非デューティー期間にお 、て、前記キャパシタ部に蓄積した 前記電荷により、前記トランジスタのゲート電極に印加される電圧を保持することによ り、該発光部に流れる電流を保持させる第 3のステップを有しており、
前記デューティー期間の次のデューティー期間において、
該行電極または該列電極ある!/、はそれらの両方によって第 2の整流素子を導通状 態とし、該第 2の整流素子を介して前記キャパシタ部に残存する電荷を放出する第 4 のステップと、
前記第 2の整流素子を非導電状態とする信号を該行電極または該列電極あるいは それらの両方によって印加する第 5のステップと
を有してなる方法。
[5] 互いに平行に複数形成されたストライプ状の一組のデータ電極と、
該データ電極に交差する方向に、互いに平行に複数形成されたストライプ状の一 糸且のスキャン電極と、 該データ電極の各電極と該スキャン電極の各電極とが立体的に交差する点にある 複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、少なくとも一つの発光部と、該発光部に流れる電流を 制御する少なくとも一つのトランジスタ素子と、少なくとも一つの整流素子とを備え、 該トランジスタ素子のゲート電極は、該整流素子を介して前記データ電極に電気的 に接続され、
前記データ電極のそれぞれには、定電流回路が電気的に接続されている表示装 置。
[6] 前記データ電極のそれぞれには、前記定電流回路に並列に、前記整流素子とは 異なる他の整流素子を介して定電圧電源が電気的に接続され、
該他の整流素子における前記データ電極に接続される端子極性は、前記各画素 の整流素子における前記データ電極に接続される端子極性と同一であることを特徴 とする請求項 5に記載の表示装置。
[7] 前記各画素に接続された整流素子が有機電子材料よりなることを特徴とする請求 項 5または 6に記載の表示装置。
PCT/JP2005/008236 2004-05-17 2005-04-28 表示装置 Ceased WO2005111975A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
GB0622507A GB2429572B (en) 2004-05-17 2005-04-28 Display Device
DE112005001124T DE112005001124T5 (de) 2004-05-17 2005-04-28 Anzeigevorrichtung
JP2006513525A JPWO2005111975A1 (ja) 2004-05-17 2005-04-28 表示装置
US11/561,173 US20070171156A1 (en) 2004-05-17 2006-11-17 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004145815 2004-05-17
JP2004-145815 2004-05-17
JP2004-375556 2004-12-27
JP2004375556 2004-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/561,173 Continuation US20070171156A1 (en) 2004-05-17 2006-11-17 Display device

Publications (1)

Publication Number Publication Date
WO2005111975A1 true WO2005111975A1 (ja) 2005-11-24

Family

ID=35394371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/008236 Ceased WO2005111975A1 (ja) 2004-05-17 2005-04-28 表示装置

Country Status (5)

Country Link
US (1) US20070171156A1 (ja)
JP (1) JPWO2005111975A1 (ja)
DE (1) DE112005001124T5 (ja)
GB (2) GB2454833B (ja)
WO (1) WO2005111975A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064118A (ja) * 2007-09-13 2018-04-19 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370843B2 (ja) * 2009-09-30 2013-12-18 カシオ計算機株式会社 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2001188506A (ja) * 1999-12-28 2001-07-10 Optrex Corp 電流制御型マトリクスディスプレイの駆動装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法
JP2004126285A (ja) * 2002-10-03 2004-04-22 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子の発光駆動回路及び表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250680A (ja) * 2000-03-07 2001-09-14 Pioneer Electronic Corp 発光素子およびその製造方法
US7209101B2 (en) * 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same
KR100666548B1 (ko) * 2003-11-26 2007-01-09 삼성에스디아이 주식회사 트라이오드 정류스위치를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2001188506A (ja) * 1999-12-28 2001-07-10 Optrex Corp 電流制御型マトリクスディスプレイの駆動装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法
JP2004126285A (ja) * 2002-10-03 2004-04-22 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子の発光駆動回路及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064118A (ja) * 2007-09-13 2018-04-19 株式会社半導体エネルギー研究所 半導体装置
US10257884B2 (en) 2007-09-13 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and heating system

Also Published As

Publication number Publication date
GB2454833B (en) 2009-08-19
GB2429572A (en) 2007-02-28
JPWO2005111975A1 (ja) 2008-03-27
GB2454833A (en) 2009-05-27
GB0900093D0 (en) 2009-02-11
DE112005001124T5 (de) 2007-06-28
GB0622507D0 (en) 2006-12-20
US20070171156A1 (en) 2007-07-26
GB2429572B (en) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100672792B1 (ko) 화상표시장치 및 그 구동방법
US10141388B2 (en) Display device with transistor sampling for improved performance
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
TWI395181B (zh) 薄膜電晶體電路、發光顯示設備及其驅動方法
JP2008176287A (ja) 発光表示デバイス
TW200426754A (en) Display device
WO2001048822A2 (en) Thin-film transistor circuitry
KR20050123119A (ko) 능동 매트릭스 디스플레이 디바이스
TW200428329A (en) Image display device
JP2004245904A (ja) 有機ｅｌ表示装置の駆動方法
JP4107328B2 (ja) 表示装置及びその駆動方法
US7773055B2 (en) Display device and driving method thereof
JP3936528B2 (ja) 電気光学素子
US20070075940A1 (en) Organic el display and method of driving the same
CN109004031A (zh) 铁电薄膜晶体管、有机发光阵列基板驱动电路和显示装置
CN210805180U (zh) 一种像素补偿电路
CN210805181U (zh) 分层式amoled像素补偿电路
CN210777794U (zh) 一种像素补偿电路
WO2005111975A1 (ja) 表示装置
CN113451532A (zh) 发光器件、阵列基板、显示面板及像素电路
JP2004093960A (ja) 表示装置の駆動方法
JP2005331787A (ja) 表示装置
JPS62509B2 (ja)
JP2005017959A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006513525

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 0622507

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 11561173

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120050011240

Country of ref document: DE

RET De translation (de og part 6b)

Ref document number: 112005001124

Country of ref document: DE

Date of ref document: 20070628

Kind code of ref document: P

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11561173

Country of ref document: US