JP2005331787A

JP2005331787A - 表示装置

Info

Publication number: JP2005331787A
Application number: JP2004151203A
Authority: JP
Inventors: Haruo Kawakami; 春雄川上; Hisato Kato; 久人加藤; Hirosuke Yamashiro; 啓輔山城
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2004-05-21
Filing date: 2004-05-21
Publication date: 2005-12-02

Abstract

【課題】有機ＥＬディスプレにおいて、大画面、高精細の表示と高いコントラスト費の表示を両立させる。
【解決手段】第１組のストライプ電極１０３と、それに平行な第２組のストライプ電極１０４と、これらに交差する第３組のストライプ電極１１６とを有し、各画素に、第２組のストライプ電極に一方の電極が接続された発光部１１０と、第３組のストライプ電極と発光部の他方の電極とに接続された第１の整流素子６０２と、第１組のストライプ電極と発光部の他方の電極とに接続された第２の整流素子６０３と、発光部に電気的に並列になるよう接続されたキャパシタ１０６とを備えており、各画素の第１の整流素子と第２の整流素子のそれぞれの接続方向が第１のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きにされている有機ＥＬディスプレイ表示装置。
【選択図】図１

Description

本発明は、有機ＥＬ（エレクトロルミネッセンス）ディスプレイパネルの自発光表示装置に関する。より具体的には、本発明は、複数の行と複数の列よりなるマトリックス構成になされた発光する画素を整流素子によって駆動する表示装置に関する。

近年、情報機器用のフラットディスプレイの普及が目覚しい。従来の液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をｏｎ／ｏｆｆ制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ＥＬディスプレイあるいは有機ＬＥＤディスプレイ）では各画素が個々に自発光するため、視野角が広く、カラーフィルターが不要になるという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等、多くの利点を持っている。このため、有機ＥＬディスプレイは次世代のディスプレイとして期待されている。

この有機ＥＬディスプレイパネルの駆動方式は、大別して２つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型（あるいは、デューティー駆動方式、単純マトリックス方式）と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には１行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち、各行のデューティー期間にのみ発光制御するようにした方式である。第２の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。

例えば、１００行×１５０列のパネル全面を１００Ｃｄ／ｍ^２の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、１００Ｃｄ／ｍ^２で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が１／１００になり、そのデューティー期間（選択期間）のみが発光時間となるため、発光時間内の発光輝度を１００倍の１００００Ｃｄ／ｍ^２とする必要がある。

ここで、発光輝度を増すためには有機ＥＬ素子に流す電流を増大させればよい。しかし、電流を増大させると有機ＥＬ発光の効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機ＥＬ素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量（駆動ライン数）の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。

大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）が用いられる。しかしながら、例えば、ポリシリコンを用いるＴＦＴを形成するプロセス温度は少なくとも２５０℃以上の高温であり、フレキシブルなプラスティック基板を用いることが困難である問題点がある。また、アクティブマトリクス型の駆動方式を用いる表示装置は、製造コストが高くなる問題点がある。例えば、アクティブマトリクス基板の製造コストがディスプレイパネル全体のコストの５０％以上を占めてしまう。

こういった従来の有機ＥＬディスプレイパネルが有する種々の問題点に対処するために、新しいタイプの有機薄膜素子による駆動方法が開示されている。

例えば特開２００１−２５０６８０号公報（特許文献１）には、有機薄膜整流素子を有機薄膜発光部と直列に接続することが開示されている。これによれば、駆動素子が有機材料より成るため、低温での製造プロセスが可能であり、従ってフレキシブルなプラスティック基板を用いることが可能となる。また、安価な材料やプロセスを選定できるため低コスト化も可能となる。
特開２００１−２５０６８０号公報

しかしながら、有機薄膜整流素子を用いて有機ＥＬより成る発光部を駆動するには以下の問題があった。

即ち、図２に示すような有機薄膜整流素子を用いる駆動においては、画素のデューティー期間内にキャパシタに蓄積された電荷を、デューティー期間外に放電することにより画素の発光を維持する。ところが図３に例示するように、一般に有機ＥＬの電気抵抗は低電圧では著しく高いため、キャパシタ電荷の放電は一定電圧に到達すると減衰が著しく遅くなる。この結果、図４のようにキャパシタの電荷が次のデューティー期間まで残留することとなり、次のフレーム周期の発光量に影響を与える。これを防止するためには、キャパシタの残留電荷を一旦消去して前歴の影響を抑制することが必要となる。特に、発光すべきでないフレームにおいて発光し続ける場合は、ＯＮ／ＯＦＦ比（コントラスト比）が低下することとなる。この問題は、画素が多くなる大画面、高精細のディスプレイパネルにおいては、一行あたりのデューティー期間が短くなるためにより顕在化する。

よって本発明の目的は、上述の点に鑑み、整流素子を用いた有機ＥＬディスプレイパネルなどの表示装置の駆動方法において、低コストで十分な発光量が得られるディスプレイパネルを提供することにある。特にコントラスト比が高く、かつ大画面、高精細のディスプレイパネルを提供するものである。

本発明の表示装置においては、互いに平行に複数形成された第１組のストライプ電極と、該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行にされた互いに平行な第２組のストライプ電極と、第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、該第２組のストライプ電極の各電極と第３組のストライプ電極の各電極とが立体的に交差する点にある複数の画素とを基板上に備えてなる表示装置であって、該複数の画素のそれぞれは、該画素に対応する前記第２組のストライプ電極に一方の電極が電気的に接続された発光部と、前記画素に対応する前記第３組のストライプ電極と前記発光部の他方の電極とに電気的に接続された第１の整流素子と、前記画素に対応する前記第１組のストライプ電極と前記発光部の前記他方の電極とに電気的に接続された第２の整流素子と、前記発光部に電気的に並列になるよう接続されたキャパシタとを備えており、各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第１のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きにされている、表示装置が提供される。

また、前記整流素子もしくは前記キャパシタの少なくとも一つが有機電子材料よりなることが好適である。

本発明の表示装置の等価回路例を図１に示す。本発明においては、前記整流素子は、例えば、アルミニウム薄膜／フラーレン薄膜／銅薄膜の積層構造を有するものや、アルミニウム電極／ペンタセン化合物／金電極の積層構造を有するものが好適であるがそれに限定されるものではなく、多くの有機電子材料が適用可能である。

本発明においては、各画素あたり２個の整流素子が用いられるが、それは、一方の整流素子により、デューティー期間の後半にキャパシタに充電を行い、非デューティー期間にそのキャパシタの電荷を放電させて発光を継続させ、そして、他方の整流素子により、次のデューティー期間の前半にキャパシタの余分な電荷を放電させて次のデューティー期間に目的とする表示を得られるようにする。

キャパシタについては、各種金属酸化物、例えばシリコン、アルミ、タンタル、チタン、ストロンチウム、バリウムなどの酸化物、あるいはこれらの混合酸化物を用いることが可能である。また、導電性微粒子を有機材料に分散させると、誘電層の実効誘電率が上昇するために、小さな面積で十分な容量を備えるキャパシタ部を形成することができるので、これを用いることも可能である。特に後者の場合は低温プロセスでの形成が可能であり、プラスチック基板を用いる場合には好適である。

本発明の表示装置における画素発光制御の手順の例を以下に示す。これは、列電極（データ信号線、あるいはＹ電極）１１６と、行電極（タイミング信号線、あるいはＸ電極）１０３、１０４との各ストライプ電極を組合わせた列電極と行電極とによって各画素がアドレスされるデューティー駆動方式のドットマトリクス表示を行うものである（図５参照）が、本発明はこのような行動方法に限定されるものでは無いことは、言うまでもない。画素発光を制御する際には、ある選択された行のデューティー期間において、該行電極または該列電極あるいはそれらの両方によって前記第１の整流素子を導通状態とし、前記キャパシタ部に電荷を蓄積する第１のステップと、次いで、前記第１の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第２のステップとを含み、前記選択された行の非デューティー期間においては、前記キャパシタ部に蓄積した電荷により該発光部に流れる電流を保持させる第３のステップを含み、前記デューティー期間の次のデューティー期間においては、該行電極または該列電極あるいはそれらの両方によって前記第２の整流素子を導通状態とし、前記キャパシタ部に残存する電荷を放出する第４のステップと、前記第２の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第５のステップとを含む。

上記駆動方法において、第１の整流素子を介してキャパシタ部に電荷を蓄積する際には、その整流素子の特性に応じて、電荷の蓄積に十分な電流を流せる信号を印加する。またこの電荷は、所要の発光輝度を実現するための電荷とすることにより、この電荷量に応じて階調表示を行うことが可能となる。さらに、非導通状態とする場合には、整流素子を通じて漏れるリーク電流を実用上非導通状態とみなせる程度に抑えることができるような信号とする。このような信号は、行電極と列電極とによって、整流素子及びそれに接続されている発光部及びキャパシタ部に印加されるが、整流素子の開閉動作を適切に行なわせる信号とすることが好適である。

整流素子が高電圧において低抵抗を示し低電圧で高い抵抗を示す場合、整流素子に高い電圧がかかると整流素子を介したキャパシタへの充電が可能となり、電圧が下がると充電された電荷は整流素子を通じて漏れることが無く、マトリクス駆動が可能となる。

本発明によれば、整流素子に有機電子材料を用いることができ、また、キャパシタについては、各種金属酸化物や導電性微粒子を分散させた有機材料を用いることができる。このため、整流素子、発光素子、キャパシタの総てを厚さ１００ｎｍ程度の薄膜より構成することができる。また、本発明によれば、表示装置の低コスト化、大面積化や、表示装置への可撓性基板の適用が容易となる効果がある。

［実施の形態１］
［概要］
以下に本発明の実施の形態を詳述する。本実施の形態においては、デューティー期間において画素マトリックスの選択行の画素中のキャパシタへ、その画素での発光量に応じた電荷を第１または第２の何れかの整流素子を介して蓄積し、デューティー期間外の時間には当該キャパシタに蓄積した電荷を発光部へ流すことにより、発光を継続する。また、電荷を蓄積するのに用いた整流素子とは異なる整流素子（第２または第１の何れかの整流素子）により、次のデューティー期間の初期にキャパシタに残留している電荷を放電させる。

本実施の形態におけるスイッチング素子としては、高速動作が可能な整流素子を用いている。また、基板として耐熱性を有するガラス等を基板として用いる場合は、キャパシタとしてセラミック酸化物系を用いることが可能である。例えば、代表的な強誘電体であるチタン酸バリウムストロンチウムをＲＦマグネトロンスパッタ法により数１００ｎｍの厚さで成膜し、これを約６５０℃で熱処理をすることにより良好なキャパシタを得ることが出来る。また、プラスチック基板を用いる場合のキャパシタとしては、導電性微粒子を分散させた有機誘電体によって誘電体層を構成することが出来る。

各行のデューティー期間において、その行に含まれる画素の各発光部に並列に接続されたキャパシタへ整流素子を介して電荷が蓄積される。非デューティー期間には、各画素は、整流素子により信号線（例えば、列電極）から電気的に隔離され、キャパシタに蓄積された電荷により発光を継続する。蓄積される電荷量は所要の発光強度に応じて調整可能であるので、容易に階調表示を得ることができる。また、キャパシタに残留した電荷は次のデューティー期間に、蓄積に用いた整流素子とは異なる整流素子を介して放出される。この整流素子として低抵抗のものを選定すれば、残留電荷の放出は短時間で終了するので、高いフレーム周波数や、画素数が多くてデューティー期間７０２が短い場合にも適用が可能である。

［詳細］
図６は本実施の形態における表示装置について、そのうちの一つの画素の構造例を示す断面図である。基板１０２の一方の面に、ＩＴＯ（インジウムスズ酸化物）による透明電極材料により、行電極１０４と、アルミニウムなどの金属により行電極１０３が形成される。図６では、行電極１０４を横切る断面図であり行電極１０３は図示していない。この行電極１０３、１０４は、タイミング信号線やＸ電極などと呼ばれることもある（例えば、図１）。この行電極１０３、１０４は、互いに平行なストライプ状の複数の電極にパターニングされている。図では、その１画素を拡大しているため、パターニングされている全体は示していない。このように形成された行電極１０４上とその周辺にフォトレジスト等による隔壁１０８ａを形成する。次に、行電極１０４上の隔壁１０８ａによって仕切られた部分に、有機ＥＬ素子等による発光部１１０と、例えば金属電極により挟持された有機誘電体などからなるキャパシタ部１０６を並置するように形成する。キャパシタ部１０６は、発光部１１０に並列で、それぞれの電極が電気的に直接結合されている。そして、画素ごとに独立させた島状の電極１１２を形成し、さらにその上に第１の整流素子６０２と第２の整流素子６０３を形成する。二つの整流素子は電極面１１２に対しては極性が逆になる。この２つの整流素子は隔壁１０８ｂを用いて隔てることが出来るが、隔壁１０８ｂを用いることなく、空間的距離を保つことにより互いに絶縁させてもよい。次に整流素子６０３の上部電極を行電極１０３に電気的に接続するための電極１１５を形成し、次に、整流素子６０２の上には行電極１０４に交差するように互いに平行なストライプ状の複数の電極にパターニングされた列電極１１６を形成する。この列電極１１６は、データ信号線やＹ電極などと呼ばれることもある（例えば、図１）。各電極や有機ＥＬ素子、薄膜整流素子、キャパシタ部などは薄膜により形成され、有機ＥＬ素子や薄膜整流素子の電流は膜面に垂直に流れる。

図７は、ある画素について、ほぼ１フレームの期間における行電極（タイミング信号線、あるいはＸ電極）１０３および１０４に印加される電圧波形（図７ａ，ｂ）と、列電極（データ信号線、あるいはＹ電極）１１６に印加される電圧波形（図７ｃ）と、それらの電位差（図７ｄ）と、それらから算出される接合部Ａ（図１）にかかる電圧波形（図７ｅ）とを示したものである。また、あわせて、発光部１１０の発光状態も図７ｆに示す。図７においてはデューティー期間７０２の後半に第１の整流素子を介して信号電流を供給しキャパシタ１０６に蓄積する。非デューティー期間７０４には、キャパシタ１０６に蓄積された電荷を、発光部１１０を通じて放電させる。これにより発光部１１０が発光を継続する。デューティー期間７０２の後半と非デューティー期間において、タイミング線Ｘ１にはバイアス電圧が印加される。発光部１１０は電気的にその他の素子と隔離されている。非デューティー期間７０４の終わりにキャパシタに残留した電位ＶＡｒは、次のデューティー期間７０２の前半においてタイミング線Ｘ１に印加するバイアス電圧を調整することにより解消される。これにより、キャパシタ１０６の電荷を初期状態に戻すことが出来る。図７ａでは、このバイアス電圧は０ボルトにされている。

更に詳細に説明する。列電極１１６にはバイアスＶｙを印加し、各画素の発光制御信号−ＶＬｏｎを重畳させる。タイミング信号線１０３には−Ｖｘを印加し、デューティー期間７０２内の前半にこれを０Ｖとする。タイミング信号線１０４には、デューティー期間７０２内の後半にプラスバイアスＶＡｏｎを印加する。これにより、第１の整流素子６０２の抵抗を小さくして、キャパシタ１０６へ電荷を印加するのに必要な導通状態を得る。データ信号線１１６に印加される電圧を−ＶＬｏｎとすると、行電極１０４と列電極１１６の間の電圧差はＶｙ−（ＶＬｏｎ＋ＶＡｏｎ）となるが、この電圧差は、第１の整流素子６０２とキャパシタ１０６とで分配されるが、整流素子の抵抗は無視できる程度なので、最終的にはキャパシタ１０６にかかる。そして、Ａ部の電位は列電極１１６の電圧Ｖｙ−ＶＬｏｎの値に等しくなる。非デューティー期間７０４の開始時にはタイミング信号線１０４の電圧はＶＡｏｎから０Ｖへ戻るが、この時、Ａ部は絶縁状態となっており（即ち、両方の整流素子に対し逆バイアスの関係になっており、電荷のやり取りがなくなる。）、Ａ部の電位はＶＡｏｎ分だけ低下して、Ｖｙ−（ＶＬｏｎ＋ＶＡｏｎ）となる。その後、非デューティー期間７０４にはキャパシタに蓄積された電荷は発光部１１０を通して放電され、非デューティー期間７０４の終わりにＡ部に電位ＶＡｒが残留する。

ポリエチレンテレフタラート基板上に、通常のスパッタリング法とフォトプロセスとを用いて、アルミニウムによる行電極１０３と、ＩＴＯ（インジウムスズ酸化物）による透明な行電極１０４を、ともにストライプ状になるように交互に１００組形成した。１００組の電極のピッチは５００μｍとし、各電極の幅は、アルミニウム電極が３０μｍ、ＩＴＯ電極が３８０μｍ、両電極の間隔は７０μｍとした。また、各電極の厚さは１００ｎｍとした。その後、絶縁性の隔壁をフォトプロセスにより電極の長手方向に１００組形成した。パターンのピッチは５００μｍ、隔壁の幅は３０μｍとした。これにより、１００×１００組の画素が形成された。また、ＩＴＯ電極上の長手方向には、更に隔壁により２つの領域を形成し、その一方に発光素子、一方にキャパシタを形成した。それぞれの面積はともに２２０μｍ×３８０μｍとした。

発光素子として、銅フタロシアニン（ＣｕＰＣ）（アルドチッチ社製）／ナフチルフェニルジアミン（ＮＰＢ）（アルドチッチ社製）／アルミニウムキノリン（Ａｌｑ３）（アルドチッチ社製）／カルシウム電極の構造を順次真空蒸着で成膜し、有機ＥＬ発光層を得た。各層の厚さは、それぞれ１００ｎｍ、５０ｎｍ、５０ｎｍ、１００ｎｍとした。

また、キャパシタ素子の誘電体層は、真空蒸着法の一種である共蒸着法により、絶縁性有機物であるアミノイミダゾールジシアネート（化合物１）と、導電性微粒子となるアルミニウムとを有するものとした。具体的には、キャパシタ素子は、アルミニウム層、アミノイミダゾールジシアネート層、アミノイミダゾールジシアネートとアルミニウムの共蒸着層、アミノイミダゾールジシアネート層、アルミニウム層を順次連続して薄膜を形成した。各層の膜厚は、それぞれ、６０ｎｍ、４０ｎｍ、３０ｎｍ、４０ｎｍ、６０ｎｍの厚さとした。
（化合物１）

その後、有機ＥＬ層とキャパシタを被う電極面１１２を、アルミニウムをマスク蒸着するにより形成した。この時、各素子の厚さの相違により生ずる段差については、予め隔壁に適切な勾配を設けることにより、上記電極面の連続性が確保される。この後、電極面１１２の半分の面積に、Ｃｕ（６０ｎｍ）、Ｃ６０（アルドチッチ社製）（１２０ｎｍ厚）、アルミニウム（６０ｎｍ）を成膜して第１の整流素子を、アルミニウム（６０ｎｍ）、Ｃ６０（アルドチッチ社製）（１２０ｎｍ厚）、Ｃｕ（６０ｎｍ）形成して第２の整流素子を形成した。さらに、第２の整流素子と行電極１０３に接続する電極１１５と、第１の整流素子上には列電極１１６を、それぞれアルミニウム蒸着により形成した。

上記の成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は４×１０^−４Ｐａ（３×１０^−６ｔｏｒｒ）の真空度で行った。また、アルミニウムの蒸着は抵抗加熱方式により成膜速度は３０ｎｍ／ｓｅｃで行い、導電性微粒子としてアルミニウムを含有するアミノイミダゾールジシアネートは、共蒸着法により作製した。蒸着は抵抗加熱方式であり、成膜速度はアミノイミダゾールジシアネートが２０ｎｍ／ｓｅｃ、アルミニウムが１０ｎｍ／ｓｅｃである。

第１、第２の整流素子として、アルミニウム膜（１００ｎｍ）、ペンタセン膜（５０ｎｍ）、金膜（１００ｎｍ）を連続して蒸着して形成した以外は、実施例１と同様にして実施例２の試料を得た。

基板としてガラスを用い、基板上に、行電極としてＩＴＯ（インジウムスズ酸化物）透明電極よりなるストライプ電極を交互に５０組形成した後、ＩＴＯ電極上に白金膜を５０ｎｍの厚さで形成し、更にＲＦマグネトロンスパッタ法と通常のフォトリソグラフィ法を用いて、白金膜上にチタン酸バリウムストロンチウム酸化物を厚さ１００ｎｍで形成し、その後酸素雰囲気中１時間の熱処理を行ってキャパシタとした。その他は実施例１と同様の工程として、実施例３の試料を得た。

［比較例１］
第２の整流素子を形成しない他は実施例１と同様にして比較例１の試料とした。
［比較例２］
第２の整流素子を形成しない他は実施例２と同様にして比較例２の試料とした。
［比較例３］
第２の整流素子を形成しない他は実施例３と同様にして比較例３の試料とした。

以上の実施例の試料を、フレーム周波数１２０Ｈｚ（フレーム周期は約８．３ｍｓ）により駆動した。このとき、各行のデューティー期間は８．３ｍｓ／１００＝８３μｓとなる。各実施例における整流素子抵抗、キャパシタンス容量、それらから求められる充電プロセスの時定数を計算すると表１に示す通りとなった。すなわち、このデューティー期間８３μｓ内で充分な応答が可能であった。

一方、非デューティー期間における放電プロセスの時定数を計算すると表２の通りとなった。ここで、有機ＥＬの素子抵抗値は、低電圧で高くなるため、実効的に重要となる４〜６Ｖ付近での近似値を用いた。

このように上記の試算では放電プロセスの時定数はフレーム周期８．３ｍｓに比して大きくなり、各フレーム周期の間にはキャパシタからの放電は終了しなかった。

各実施例と比較例における残留電圧と、電圧印加条件とその結果などを表３に示す。本発明の駆動方法を用いることにより、残留電圧の影響が抑制され、高いＯＮ／ＯＦＦ比（コントラスト比）が得られることがわかる。ここで、表３に示すＯＮ／ＯＦＦ比は、それぞれの実施例および比較例に対して表３に示した各駆動条件を適用して得られた明表示（発光状態）と、デューティー期間後にＡ部に印加される電圧Ｖｙ−（ＶＡｏｎ＋ＶＬｏｎ）を実効的に非発光状態となる−４Ｖとした暗表示（非発光状態）とを交互に繰り返し、これらの発光強度の比を示したものである。即ち、各比較例では暗表示の発光強度にキャパシタの残留電荷による発光を含んでいる。表３に示したように、残留電位の影響を本発明の表示装置により抑制することができた。

このように、本発明によれば、整流素子を用いた有機ＥＬディスプレイパネルなどの表示装置の駆動方法において、低コストで発光量が安定であり、特にＯＮ／ＯＦＦ比が高い駆動方法を提供することが可能となる。

本発明における表示素子の等価回路を例示した説明図である。従来の、スイッチング素子として整流素子を用いる場合の等価回路を例示した説明図である。発光素子の電気特性例を示す説明図である。表示素子の動的電気特性例を示す説明図である。ディスプレイ装置用のマトリックス構成を例示した説明図である。本発明における表示素子の構成例を示した説明図である。本発明におけるデューティー期間に各素子にかかる電圧印加方法の一例を示す説明図である。

符号の説明

１０２：基板
１０４：行電極
１０６：キャパシタ部
１０８：隔壁
１１０：発光部
１１２：電極
１１５：電極
１１６：列電極
６０２：第１の整流素子
６０３：第２の整流素子
７０２：デューティー期間
７０４：非デューティー期間

Claims

互いに平行に複数形成された第１組のストライプ電極と、
該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行にされた互いに平行な第２組のストライプ電極と、
第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、
該第２組のストライプ電極の各電極と第３組のストライプ電極の各電極とが立体的に交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、
該画素に対応する前記第２組のストライプ電極の一つに一方の電極が電気的に接続された発光部と、
前記画素に対応する前記第３組のストライプ電極の一つと前記発光部の他方の電極とに電気的に接続された第１の整流素子と、
前記画素に対応する前記第１組のストライプ電極と前記発光部の前記他方の電極とに電気的に接続された第２の整流素子と、
前記発光部に電気的に並列になるよう接続されたキャパシタと
を備えており、
各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第１のストライプ電極と第３のストライプ電極との間において順方向が互いに一致するものである、表示装置。
前記整流素子もしくは前記キャパシタの少なくとも一つが有機電子材料よりなることを特徴とする請求項１に記載の表示装置。
請求項１または２に記載の表示装置を駆動する方法であって、
ある選択された行のデューティー期間において、
該行電極または該列電極あるいはそれらの両方によって前記第１の整流素子を導通状態とし、前記キャパシタ部に電荷を蓄積する第１のステップと、
次いで、前記第１の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第２のステップと
を含み、
前記選択された行の非デューティー期間において、前記キャパシタ部に蓄積した電荷により該発光部に流れる電流を保持させる第３のステップを含み、
前記デューティー期間の次のデューティー期間において、
該行電極または該列電極あるいはそれらの両方によって前記第２の整流素子を導通状態とし、前記キャパシタ部に残存する電荷を放出する第４のステップと、
前記第２の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第５のステップと
を含む方法。