WO2005104538A1 - 映像信号判定回路 - Google Patents

映像信号判定回路 Download PDF

Info

Publication number
WO2005104538A1
WO2005104538A1 PCT/JP2005/004021 JP2005004021W WO2005104538A1 WO 2005104538 A1 WO2005104538 A1 WO 2005104538A1 JP 2005004021 W JP2005004021 W JP 2005004021W WO 2005104538 A1 WO2005104538 A1 WO 2005104538A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
determination
video signal
circuit
synchronization
Prior art date
Application number
PCT/JP2005/004021
Other languages
English (en)
French (fr)
Inventor
Hideo Hara
Takumi Katoh
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US10/566,031 priority Critical patent/US7557864B2/en
Priority to JP2006519402A priority patent/JPWO2005104538A1/ja
Publication of WO2005104538A1 publication Critical patent/WO2005104538A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Definitions

  • the present invention relates to a video signal determination circuit that determines the presence or absence of a video signal by detecting a synchronization signal in a video signal in which an image signal and a synchronization signal are combined.
  • a video signal in which an image signal and a synchronizing signal are combined is input, and the image signal is played back and displayed on a monitor.
  • the screen display When there is no input video signal, the screen display becomes a so-called sandstorm condition, making it very difficult to see. Also, if the input video signal is degraded and weakened, the noise component will be relatively large, and the screen display will also be in a sandstorm state, making it very difficult to see.
  • the entire monitor screen is switched to a blue-color screen having a predetermined luminance, that is, a blue-back screen. Is being done.
  • a synchronization signal detection circuit for detecting the presence or absence of a video signal by detecting a synchronization signal included in an externally input video signal.
  • the screen display is switched to a blue-back display in accordance with the detection result of the synchronization signal detection circuit (Japanese Patent Application Laid-Open No. H5-227483: hereinafter, Patent Document 1).
  • Patent Document 1 of the related art the presence or absence of a video signal is detected by a synchronization signal detection circuit.
  • a video signal is input, if the video signal is degraded, it is desirable to determine the state and switch to the blue screen display.
  • the criteria for determining the state of deterioration are different depending on the type of the input video signal (for example, composite signal, color difference signal) and the type of video tuner forming the input video signal.
  • the conventional patent document 1 has a problem that it cannot meet such a demand.
  • the present invention provides a video signal determination circuit that determines the state of a video signal in which an image signal and a synchronizing signal are combined, determines whether or not the video signal is input and the degree of deterioration, and adjusts the determination criterion.
  • the purpose is to make it possible. Disclosure of the invention
  • the video signal determination circuit of the present invention is a video signal determination circuit that detects a state of a video signal in which an image signal and a synchronization signal are combined,
  • the input video signal VID is filtered by a low-pass filter 10 whose power cutoff frequency can be adjusted by the first control signal, and the synchronization signal is separated from the filtered video signal VID f.
  • a sync separation unit 200 that operates and outputs a pulse-shaped sync detection signal Sh;
  • a video signal that compares a detection signal V det formed based on the synchronization detection signal Sh with a determination reference value that can be adjusted by the second control signal, and outputs the comparison result as a video signal determination signal DET.
  • a determination unit 300 that compares a detection signal V det formed based on the synchronization detection signal Sh with a determination reference value that can be adjusted by the second control signal, and outputs the comparison result as a video signal determination signal DET.
  • a logic circuit section 60 that receives an external command signal Scont and outputs the first control signal and the second control signal for adjusting the cutoff frequency and the determination reference value.
  • first control signal and the second control signal are in a serial data format.
  • a low-pass filter 10 having a resistor and a capacitor whose resistance value is adjustable, wherein the power-off frequency is adjusted by changing the resistance value of the resistor according to the first control signal;
  • a synchronization separation circuit 20 that operates to separate the synchronization signal from the video signal VIDf filtered by the low-pass filter 10 and outputs a pulse-like synchronization detection signal Sh.
  • a monostable operation is performed by the synchronization detection signal Sh, and a mono-multi output signal Vm whose pulse width is adjusted according to the cycle of the synchronization detection signal Sh is output, and the synchronization detection signal Sh is set to a predetermined value.
  • a mono-multi circuit 30 that stops the mono-multi output signal V m when there is no input for a time T off + T m,
  • the mono-multi circuit 30 is a circuit of the mono-multi circuit 30.
  • a time control circuit for stopping the mono-multi output signal V m when the synchronization detection signal Sh is not input for a predetermined time T off + T m.
  • the detection judgment comparison circuit 50 further includes:
  • a second comparator 53 that compares a second determination reference value Vrefh higher than the first determination reference value Vref1 with the detection signal Vdet,
  • the detection signal Vdet exceeds the first criterion value Vref1 and does not reach the second criterion value Vrefh, it outputs the determination signal DET.
  • the logic circuit section 60, the synchronization separation section and the video signal determination section Among them, at least the circuit section adjusted by the first and second control signals is built in the semiconductor integrated circuit.
  • the cutoff frequency of the low-pass filter of the synchronization separation unit and the determination reference value of the detection determination comparison circuit of the video signal determination unit are externally determined.
  • the presence / absence of the video signal and the degree of deterioration are determined according to the type of the video signal in which the image signal and the synchronizing signal are combined (for example, a composite signal, a color difference signal) and the video tuner that formed the video signal.
  • the type of the video signal in which the image signal and the synchronizing signal are combined for example, a composite signal, a color difference signal
  • the cutoff frequency of the low-pass filter is adjusted by an external control signal, it is not necessary to adjust or change external components for each input video signal, and the degree of freedom for various video signals is increased. improves.
  • the detection signal (detection voltage) after smoothing may fluctuate depending on the magnitude and frequency of the noise of the input video signal.
  • the judgment reference value of the detection judgment comparison circuit By appropriately adjusting the judgment reference value of the detection judgment comparison circuit, The determination operation can be stabilized.
  • FIG. 1 is a diagram illustrating an overall configuration of a video signal determination circuit according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a configuration of a mono-multi circuit in FIG.
  • FIG. 3 is a diagram illustrating a configuration of a smoothing circuit and a detection determination comparison circuit in FIG. 1
  • FIG. 4 is a diagram illustrating an example of a mono-multi output signal V m with respect to a synchronization detection signal Sh.
  • FIG. 5 is a diagram illustrating another example of a mono-multi output signal V m with respect to a synchronization detection signal Sh. A diagram showing still another example of the mono-multi output signal V m with respect to the signal Sh.
  • FIG. 1 is a diagram illustrating an overall configuration of a video signal determination circuit according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing a configuration of a mono-multi circuit of the video signal determination circuit.
  • FIG. 3 is a diagram illustrating a configuration of a smoothing circuit and a detection determination comparison circuit of the video signal determination circuit.
  • the video signal determination circuit of FIG. 1 is built in a semiconductor integrated circuit (hereinafter, I C) 100.
  • I C semiconductor integrated circuit
  • a capacitor with a large capacitance or some other components may be externally attached.
  • a video signal (video signal) V ID input to I C 100 is synthesized by superimposing a synchronization signal on an image signal.
  • the video signal V ID is supplied from a video reproducing device such as VTR or DVDR.
  • the synchronization signal is formed such that the polarity of the image signal is opposite to that of a certain reference level.
  • the video signal V ID includes, for example, different types of video signals such as a composite signal and a color difference signal, and video signals having different characteristics depending on a video tuner to be reproduced. Therefore, it is desired that the video signal determination circuit can appropriately determine the state of the video signal (eg, state of deterioration, etc.) in response to these various input video signals.
  • the low-pass filter (hereinafter, LPF) 10 has a predetermined cutoff frequency fcut, blocks (or attenuates) high-frequency components of the video signal VID, and passes low-frequency components.
  • the cut-off frequency f cut is adjusted by the first control signal supplied from the logic circuit 60.
  • the LPF 10 is composed of a variable resistor 11 whose resistance is changed according to a control signal, and a capacitor 12 in consideration of being built into IC.
  • the sync separation circuit 20 receives the video signal VID f filtered by the LPF 10 and operates to separate the sync signal included in the video signal VID f using, for example, its amplitude level. . Then, the synchronization separation circuit 20 outputs a pulse-like synchronization detection signal Sh.
  • the pulse-like synchronization detection signal Sh may include a noise pulse in addition to the original synchronization signal included in the video signal VID. This noise pulse is obtained by detecting noise included in the video signal VID as a synchronization signal. For example, such a state often occurs when the video signal VID is a video signal obtained by reproducing a broadcast wave received in a weak state (a weak electric field).
  • the pulse interval (pulse period) of the synchronization detection signal Sh becomes shorter than the pulse interval of the original synchronization signal.
  • the synchronization detection signal Sh is not output from the synchronization separation circuit 20 for a predetermined time or more. Become.
  • the synchronization detection signal Sh can have a state in which the pulse interval is short, a state in which the pulse interval is long, and a state in which no pulse is generated.
  • the synchronization separation unit 200 composed of the LPF 10 and the synchronization separation circuit 20 outputs a synchronization detection signal Sh that can take such various states.
  • the state of the synchronization detection signal Sh is determined by the video signal determination unit 300, and a determination signal DET for performing a single-back process or the like is generated.
  • the video signal determination unit 300 includes a mono-multi circuit 30, a smoothing circuit 40, and a detection determination comparison circuit 50.
  • FIG. 2 shows a configuration example of the mono-multi circuit 30 of the video signal determination unit 300.
  • a charging resistor 31 and a capacitor 32 to be charged / discharged are connected in series between a power supply voltage Vdd and a ground.
  • the connection point between the resistor 31 and the capacitor 32 is connected to the ground via the switch 33.
  • This switch 3 3 Turns on in response to the generation of the synchronization detection signal Sh supplied from the synchronization separation circuit 20.
  • the switch 33 is formed of an NMOS transistor, and therefore, the synchronization detection signal Sh is supplied to the gate via the inverter 36.
  • another switch element such as a bipolar transistor may be used as the switch 33.
  • the inverter 36 is provided on the assumption that the synchronization detection signal Sh is supplied as a falling pulse. Conversely, when the synchronization detection signal Sh is supplied by a rising pulse, the inverter 36 is omitted.
  • the charging voltage Vc of the capacitor 32 rises as the capacitor 32 is charged, and drops to zero voltage when the switch 33 is turned on.
  • the charging voltage Vc force comparator 34 compares the charging voltage Vc with the reference voltage Vrefm for mono-multi. When the charging voltage Vc exceeds the reference voltage Vreffm after a lapse of the monostable time Tm from the zero voltage, a comparator 34 generates a comparison output. This comparison output is output to the smoothing circuit 40 as a mono-multi output signal Vm via the time control circuit 35.
  • the time control circuit 35 generates the mono output signal Vm at the same time as the comparison output of the comparator 34 is generated, and the comparison output of the comparator 34 continues to be generated beyond the confirmation time T off.
  • the mono multi output signal Vm is stopped.
  • the comparison output of the comparator 34 has a pulse shape that does not reach the confirmation time T off, it passes through the time control circuit 35 and becomes a mono-multi output signal V m.
  • the comparison output of the comparator 34 continues for more than the confirmation time T off, the mono-multi output signal V m is stopped when the confirmation time T off has elapsed.
  • the stopped state of the mono-multi output signal Vm may be held by itself.
  • the mono-multi output signal Vm is stopped depending on whether the comparison output of the comparator 34 continues for the confirmation time T 0 ff or more. Instead, the synchronization detection signal S h (or a signal corresponding thereto) is monitored, and when the synchronization detection signal S h is not continuously input for a time exceeding the predetermined time T off + ⁇ , the mono multi-output signal is output. V m may be stopped. Note that ⁇ is the monostable time T m Les ,.
  • the resistor 31 and the capacitor 32 are formed as external components of IC, for example, discrete components.
  • the monostable time of the mono-multi circuit 30 can be changed by exchanging the external resistor 31 and the capacitor 32.
  • the resistor 31 and the capacitor 32 may be formed together with other circuits inside the IC.
  • FIG. 3 shows a configuration example of the smoothing circuit 40 and the detection determination comparison circuit 50 of the video signal determination unit 300.
  • the smoothing circuit 40 has a smoothing resistor 43 and a smoothing capacitor 44 via two inverters 41 and 42 in series.
  • the mono-multi output signal Vm is smoothed by the smoothing circuit 40 to output a DC detection voltage Vdet.
  • the inverters 41 and 42 each consist of a PMOS transistor and an NMOS transistor, and are provided between the power supply voltage Vdd and the ground. Further, the smoothing capacitor 44 is externally connected to the IC 100. Note that the smoothing capacitor 44 may be built inside the IC 100 in the same manner as other circuits.
  • the detection / judgment comparison circuit 50 has a first comparator 51, a second comparator 53, and a NOR circuit 55 to which outputs of the comparators 51 and 53 are input.
  • the first comparator 51 compares the detection voltage Vdet with a first determination reference value Vref1 of a low voltage value generated from the first reference voltage source 52. Then, the first comparator 51 generates an L-level comparison output when the detection voltage Vdet is higher than the first determination reference value Vref1.
  • the first determination reference value Vref1 is adjusted by the second control signal supplied from the logic circuit 60.
  • the second comparator 53 compares the detection voltage V det with a second determination reference value V refh of a high voltage value generated from the second reference voltage source 54 (that is, V refh> V rel). Then, the second comparator 53 sets the detection voltage V det to the second determination reference value V re Generates an L-level comparison output when it is lower than fh.
  • the second determination reference value Vrefh does not usually need to be varied, and may be a predetermined voltage value. However, if necessary, the adjustment may be made by a control signal supplied from the logic circuit 60.
  • Each of the first and second comparators 51 and 53 preferably has a hysteresis characteristic of a predetermined width in order to stably detect the detection voltage Vdet.
  • the NOR circuit 55 generates an H-level output when the comparison outputs from the first and second comparators 51 and 53 are both at an L level. When any of the comparison outputs from the first and second comparators 51 and 53 is at an H level, an L-level output is generated.
  • the determination signal D ET from the detection determination comparison circuit 50 is supplied to a display control circuit (not shown). That is, the determination signal D ET is used for a blue screen process on the display screen.
  • the synchronization separation unit 200 and the video signal determination unit 300 are provided in the IC 100.
  • This logic circuit 60 receives a command signal Scont from outside IC100. Then, the logic circuit 60 supplies the LPF 10 with a first control signal for adjusting the cutoff frequency fcut, and supplies the detection judgment comparison circuit 50 with the judgment reference value (particularly, the first judgment reference value).
  • a second control signal for adjusting V ref 1) is provided.
  • the command signal S cont and the first and second control signals are for adjusting the cutoff frequency fcut, the first determination reference value Vref1, and the like, and therefore do not need to be supplied at a particularly high speed. Therefore, the command signal S cont and the first and second control signals are serial data to reduce the number of external terminals and internal wiring of the IC 100. It can be supplied with data.
  • the cutoff frequency fcut of the LPF 10 and the first determination reference value Vref1 of the detection determination comparison circuit 50 are set to predetermined values according to an assumed video tuner or the like. This setting is performed by the first and second control signals from the logic circuit 60.
  • the video signal V ID reproduced from a video tuner or the like is input to the LPF 10.
  • Noise components of various sizes and frequencies are superimposed on the image signal portion and the synchronization signal portion of the video signal V ID.
  • the high frequency part of the noise component is removed or attenuated by the LPF 10.
  • a pulse-shaped synchronization detection signal Sh is output from the synchronization separation circuit 20.
  • the mono-multi circuit 30 operates according to the synchronization detection signal Sh to obtain a mono-multi output signal Vm.
  • FIGS. 4 to 6 show examples of the mono-multi output signal Vm with respect to the synchronization detection signal Sh when the state of the synchronization detection signal Sh is different.
  • FIG. 4 shows an example in which the synchronization detection signal Sh includes only the synchronization signal originally included in the video signal (that is, the video signal V ID is in a good state).
  • the synchronization detection signal Sh is generated at the period T1 of the synchronization signal originally included.
  • the detection judgment comparison circuit From 50 Since the detection voltage V det obtained by smoothing the mono-multi output signal Vm by the smoothing circuit 40 is at a level between the first judgment reference value Vref1 and the second judgment reference value Vrefh, the detection judgment comparison circuit From 50, the L level judgment signal DET is not output. That is, the determination signal D ET is at the H level.
  • Figure 5 shows the reproduction of the broadcast wave received by the video signal VID in a weak state (weak electric field). This indicates a case where the video signal is a decoded video signal (that is, a case where the video signal VID is degraded).
  • the pulse interval of the synchronization detection signal Sh becomes shorter than the pulse interval T1 of the original synchronization signal. That is, a noise pulse is included between the original synchronization signals.
  • the mono-multi output signal Vm becomes zero at the fall of the synchronization detection signal Sh, and the synchronization detection signal Sh falls before the monostable time Tm elapses, and the mono multi-output signal Vm becomes It remains at zero level.
  • the duration is short.
  • the detection determination comparison circuit 50 outputs the L level determination signal DET.
  • the display screen can be processed to a blue screen using the level determination signal DET.
  • FIG. 6 shows a case where the video signal VID is not supplied or the level of the video signal VID is considerably low, and the synchronization detection signal Sh is longer than a predetermined time (in this example, Tm + Toff). , The state is not output from the synchronization separation circuit 20.
  • the mono-multi output signal Vm becomes zero at the falling edge of the synchronization detection signal S h, and when the monostable time Tm elapses and the confirmation time T 0 ff elapses, that is, the synchronization detection signal S h After elapse of a predetermined time ⁇ + T off from the fall, the mono multi output signal Vm is set to zero level.
  • the mono-multi output signal Vm is at the H level only for the confirmation time T off, but thereafter at the zero level. Therefore, the detection voltage V det remains at a level lower than the first determination reference value V ref 1. Therefore, the detection determination comparison circuit 50 also outputs the L level determination signal DET. This L The display screen can be processed to a blue screen using the level judgment signal.
  • the detection voltage Vdet will be, for example, twice or more higher than usual.
  • the second comparator 53 is provided so as to cope with such a special case. That is, even when the second comparator 53 detects that the detection voltage V det has become higher than the second determination reference value V refh, the L-level determination signal DET is output from the detection determination comparison circuit 50. Is output.
  • the display screen can also be processed into a blue pack using this determination signal.
  • FIG. 7 is a diagram illustrating characteristics of noise and a detection voltage according to the present invention.
  • FIG. 7 shows the relationship between the characteristic of the noise-one detection voltage and the adjustment of the cut-off frequency f cut of the LPF 10 and the first determination reference value Vref 1 of the first comparator 51.
  • the detection voltage V det is equal to the difference between the second determination reference value V refh and the first determination reference value V ref 1. between.
  • the operation described with reference to FIG. 5 is performed, and the detection voltage Vdet becomes smaller than the first determination reference value Vref1 '.
  • the detection voltage Vdet transitions from a small value to a large value depending on the magnitude of the noise.
  • a slight change in the noise at the middle level causes a large change in the detection voltage Vdet as shown in FIG. This means that the determination signal D ET becomes unstable, and as a result, the processing such as the blue screen of the display screen is adversely affected.
  • the cut-off frequency fcut of the LPF 10 and the detection determination comparison circuit The first judgment reference value V ref 1 of 50 can be individually adjusted using the logic circuit 60 by an external command signal S cont.
  • the point at which the detection voltage Vdet rises can be changed to a direction in which the noise increases. Conversely, by increasing the cutoff frequency fcut, the point at which the detection voltage Vdet rises can be changed to a direction in which noise is smaller.
  • the noise position at which the determination signal DET is output can be changed.
  • the cutoff frequency fcut is adjusted by an arbitrary amount in a certain direction.
  • the magnitude of the first determination reference value Vref1 is adjusted in a certain direction.
  • the cut-off frequency fcut is finely adjusted by an arbitrary amount in a certain direction. In this way, the point at which the judgment signal D ET is output is adjusted.
  • the cut-off frequency f cut of the LPF 10 and the first determination reference value Vref1 of the detection determination comparison circuit 50 can be adjusted by an external signal after the IC 100 is manufactured. As a result, the degree of freedom for the input video signal V ID can be significantly increased.
  • the first determination reference value V ref 1 of the detection determination comparison circuit 50 is changed. This makes it possible to stably detect the determination signal DET.
  • the video signal determination circuit detects the presence or absence and status of a video signal from a video player such as a VTR or DVD by detecting a synchronization signal in the video signal. Then, it is possible to avoid a screen display state in which the monitor screen is difficult to see.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

画像信号と同期信号が合成されている映像信号の状態を判定する映像信号判定回路において、映像信号を、カットオフ周波数が調整可能なLPFによってフィルタリングした後、同期信号を分離するようにして、パルス状の同期検出信号を得る。その同期検出信号に基づいて形成された検出信号と調整可能な判定基準値とを比較し、映像信号の判定信号として出力する。これにより、その映像信号の入力の有無及び劣化の程度を判定するとともに、その判定基準を調整可能にする。

Description

明細書 映像信号判定回路 技術分野
本発明は、 画像信号と同期信号が合成されている映像信号中の同期信号を検 出することによって、 その映像信号の有無を判定する映像信号判定回路に関する。 背景技術
V T R、 D V Dなどの映像再生機では、 画像信号と同期信号が合成されてい る映像信号が入力され、 その画像信号を再生してモニタに画面表示する。
入力される映像信号が無くなると、 画面表示が所謂砂嵐状態になり、 非常に 見づらくなる。 また、 入力される映像信号が劣化し、 弱くなると、 ノイズ成分が 相対的に大きくなり、 やはり画面表示が同様に砂嵐状態になり、 非常に見づらく なる。
従来から、 このような見づらい画面表示状態を避けるために、 入力される映 像信号がなくなったときに、 モニタ画面全体を所定の輝度を有する青色一色の画 面、 即ちブルーバック画面に切り替えることが行われている。
このブルーバック画面への切り替えを行うために、 外部より入力される映像 信号に含まれる同期信号を検出して、 映像信号の有無を検出する同期信号検出回 路を設ける。 この同期信号検出回路の検出結果に応じて、 画面表示をブルーバッ ク表示に切り替えることが行われている(特開平 5— 2 2 7 4 8 3号公報:以下、 特許文献 1 )。
従来の特許文献 1のものは、 同期信号検出回路によって映像信号の有無を検 出している。 しカゝし、 映像信号が入力されていても、 その映像信号が劣化してい るときには、 その状態を判別して、 ブルーバック表示に切り替えることが望まれ る。 また、 その劣化状態であると判別すべき基準は、 入力される映像信号の種類 (例えば、 複合信号、 色差信号) や、 入力される映像信号を形成するビデオチュ ーナ一に応じて異なる。 従来の特許文献 1のものでは、 そのような要望に応える ことができないという問題があった。
そこで、 本発明は、 画像信号と同期信号が合成されている映像信号の状態を 判定する映像信号判定回路において、 その映像信号の入力の有無及び劣化の程度 を判定するとともに、 その判定基準を調整可能にすることを目的とする。 発明の開示
本発明の映像信号判定回路は、 画像信号と同期信号とが合成されている映像 信号の状態を検出する映像信号判定回路において、
入力されたその映像信号 V I Dを、 力ットオフ周波数が第 1制御信号により 調整可能な低域通過フィルタ 1 0によってフィルタリングし、 そのフィルタリン グされた映像信号 V I D f からその同期信号を分離するように動作して、 パルス 状の同期検出信号 S hを出力する同期分離部 2 0 0と、
その同期検出信号 S hに基づいて形成された検出信号 V d e tと、 第 2制御 信号により調整可能な判定基準値とを比較し、 その比較結果を映像信号の判定信 号 D E Tとして出力する映像信号判別部 3 0 0と、 を有する。
さらに、 外部からの指令信号 S c o n tを受け、 そのカツトオフ周波数及び その判定基準値を調整するためのその第 1制御信号及びその第 2制御信号を出力 するロジック回路部 6 0を有する。
また、 その第 1制御信号及びその第 2制御信号は、 シリアルデータ形式であ る。
また、 その同期分離部 2 0 0は、
抵抗値が調整可能な抵抗とキャパシタを有し、 その第 1制御信号によってその 抵抗の抵抗値を変更して力ットオフ周波数が調整される低域通過フィルタ 1 0と、 該低域通過フィルタ 1 0でフィルタリングされた映像信号 V I D f からその同 期信号を分離するように動作して、 パルス状の同期検出信号 S hを出力する同期 分離回路 2 0と、 を備える。
また、 その映像信号判定部 3 0 0は、
その同期検出信号 S hによって単安定動作して、 その同期検出信号 S hの周期 に応じてパルス幅が調整されたモノマルチ出力信号 V mを出力するとともに、 そ の同期検出信号 S hが所定時間 T o f f + T mに亘つて入力されないときにその モノマルチ出力信号 V mを停止する、 モノマルチ回路 3 0と、
そのモノマルチ出力信号 V mを平滑してその検出信号 V d e tとして出力する 平滑回路 4 0と、
その検出信号 V d e tとその第 2制御信号により調整された第 1判定基準値 V r e f 1 とを比較する第 1比較器 5 1を有し、 この第 1比較器 5 1での比較結果 に基づいてその判定信号 D E Tを出力する検出判定比較回路 5 0と、 を備える。
また、 そのモノマルチ回路 3 0は、
充電用抵抗 3 1を介して充電されるキャパシタ 3 2と、 該キャパシタに並列に 接続され、 その同期検出信号 S hにしたがってオンされるスィツチ素子 3 3と、 そのキャパシタの電圧が所定値を越えるときにそのモノマルチ出力信号 V mを 発生する比較器 3 4と、
その同期検出信号 S hが所定時間 T o f f + T mに亘つて入力されないときに そのモノマルチ出力信号 V mを停止する時限制御回路と、 を備える。
また、 その検出判定比較回路 5 0はさらに、
その第 1判定基準値 V r e f 1よりも高い第 2判定基準値 V r e f hとその検 出信号 V d e tとを比較する第 2比較器 5 3を有し、
その検出信号 V d e tが、 その第 1判定基準値 V r e f 1を越えて且つその第 2判定基準値 V r e f hに達しないときに、 その判定信号 D E Tを出力する。
また、 そのロジック回路部 6 0と、 その同期分離部及びその映像信号判定部 のうち少なくともその第 1、 第 2制御信号により調整される回路部とは、 半導体 集積回路に作り込まれている。
本発明によれば、 映像信号判定回路を半導体集積回路に作り込んだ後に、 同 期分離部のローパスフィルタのカットオフ周波数と映像信号判別部の検出判定比 較回路の判定基準値とを、 外部からの制御信号によって個々に調整する。 これに より、画像信号と同期信号が合成されている映像信号の種類(例えば、複合信号、 色差信号) や、 その映像信号を形成したビデオチューナーに対応して、 映像信号 の有無及び劣化の程度の判定を、 柔軟に行える。 よって、 表示画面に対するブル 一バック処理などを、 適切に行うことができる。
また、 ローパスフィルタのカットオフ周波数を外部からの制御信号によって 調整するから、 入力されてくる映像信号毎に外付け部品の合わせ込みや変更を行 わなくてよく、 各種の映像信号に対する自由度が向上する。
また、 入力されてくる映像信号のノイズの大きさや周波数によっては平滑化 後の検出信号 (検出電圧) がふらつくことがあるが、 検出判定比較回路の判定基 準値を適切に調整することで、 判定動作の安定化が可能である。 図面の簡単な説明
【図 1】 本発明の実施例に係る映像信号判定回路の全体構成を示す図 【図 2】 図 1のモノマルチ回路の構成を示す図
【図 3】 図 1の平滑回路及び検出判定比較回路の構成を示す図
【図 4】 同期検出信号 S hに対するモノマルチ出力信号 V mの例を示す図 【図 5】 同期検出信号 S hに対するモノマルチ出力信号 V mの他の例を示す図 【図 6】 同期検出信号 S hに対するモノマルチ出力信号 V mのさらに他の例を 示す図
【図 7】 ノイズと検出電圧との特性を示す図 発明を実施するための最良の形態
以下、本発明の映像信号判定回路の実施例について、図を参照して説明する。 図 1は、 本発明の実施例に係る映像信号判定回路の全体構成を示す図である。 図
2は、 映像信号判定回路のモノマルチ回路の構成を示す図である。 図 3は、 映像 信号判定回路の平滑回路及び検出判定比較回路の構成を示す図である。
図 1の映像信号判定回路は、 半導体集積回路 (以下、 I C ) 1 0 0に作り込 まれている。 ただ、 大きなキャパシタンスを持つキャパシタや、 他の一部の部品 を外付けにしてもよい。
I C 1 0 0に入力される映像信号 (ビデオ信号) V I Dは、 画像信号に同期 信号が重畳されて合成されている。 この映像信号 V I Dは、 例えば V T R、 D V D— R等の映像再生機から供給される。 そして、その同期信号は、周知のように、 或る基準レベルに対して画像信号と正負が逆に形成されている。
映像信号 V I Dには、 例えば、 複合信号、 色差信号等異なる種類の映像信号 や、 再生するビデオチューナーに応じて異なる特性の映像信号が存在する。 その 故に、 映像信号判定回路は、 これらの入力される種々の映像信号に対応して、 そ の映像信号の状態 (例、 劣化の状態等) を適切に判定できることが望まれる。
低域通過フィルタ (以下、 L P F ) 1 0は、 所定のカットオフ周波数 f c u tを有しており、 映像信号 V I Dの高周波成分を阻止 (または減衰) し、 低域成 分を通過させる。 そのカツトオフ周波数 f c u tはロジック回路 6 0から供給さ れる第 1制御信号によって調整される。 L P F 1 0は、 I Cに作り込まれること を考慮して、 制御信号に応じて抵抗値が変更される可変抵抗 1 1と、 キャパシタ 1 2とから構成される。
同期分離回路 2 0は、 L P F 1 0でフィルタリングされた映像信号 V I D f が入力され、 その映像信号 V I D f に含まれている同期信号を、 例えばその振幅 レベルを利用して分離するように動作する。 そして、 同期分離回路 2 0からはパ ルス状の同期検出信号 S hを出力する。 このパルス状の同期検出信号 S hには、 映像信号 V I Dに含まれている本来 の同期信号の他に、 ノイズパルスも含まれることがある。 このノイズパルスは、 映像信号 V I Dに含まれていたノイズが、 同期信号として検出されたものである。 例えば、 映像信号 V I Dが、 弱い状態 (弱電界) で受信した放送電波を再生した 映像信号である場合等には、 しばしばこのような状態が発生する。 このようにノ ィズパルスも含まれる場合には、 同期検出信号 S hのパルス間隔 (パルス周期) は、 本来の同期信号のパルス間隔より短くなる。
また、 映像信号 V I Dに含まれる同期信号に、 ノイズが同期信号と逆位相で 重畳したような特殊な場合もある。 その場合には、 ノイズの重畳された同期信号 が消滅し、あたかも同期信号の周期が長くなつたような状態を示す。 したがって、 この場合には、 同期検出信号 S hのパルス間隔は、 本来の同期信号のパルス間隔 より長くなることになる。
また、 映像信号 V I Dが L P F 1 0に入力されない場合や、 映像信号 V I D のレベルがかなり小さい場合には、 同期検出信号 S hが所定時間以上に亘つて同 期分離回路 2 0から出力されないことになる。このように、同期検出信号 S hは、 パルス間隔が短くなる状態、 パルス間隔が長くなる状態、 パルスが発生されない 状態が、 あり得る。
この L P F 1 0と同期分離回路 2 0とから構成される同期分離部 2 0 0力 ら、 このような種々の状態を取り得る同期検出信号 S hが出力される。 この同期検出 信号 S hの状態を映像信号判定部 3 0 0で判定して、 ブル一バック処理などを行 うための判定信号 D E Tを発生する。 映像信号判定部 3 0 0は、 モノマルチ回路 3 0と、 平滑回路 4 0と、 検出判定比較回路 5 0を含んで構成される。
図 2に、 映像信号判定部 3 0 0のモノマルチ回路 3 0の構成例が示されてい る。モノマルチ回路 3 0は、電源電圧 V d dとグランド間に充電用の抵抗 3 1と、 充放電されるキャパシタ 3 2とが直列に接続されている。 抵抗 3 1とキャパシタ 3 2との接続点をスィツチ 3 3を介してグランドに接続する。 このスィツチ 3 3 は、 同期分離回路 2 0から供給される同期検出信号 S hの発生に応じてオンする。 この例では、 スィッチ 3 3は、 N M O S トランジスタで構成しており、 この ためインバータ 3 6を介して、 同期検出信号 S hがゲートに供給されている。 勿 論、 スィッチ 3 3として、 バイポーラトランジスタなど他のスィッチ素子を用い てもよい。 また、 インバータ 3 6は、 同期検出信号 S hが立ち下がりパルスとし て供給されることを想定して設けられている。 逆に、 同期検出信号 S hが立ち上 がりパルスで供給される場合には、 インバータ 3 6は、 省略される。
キャパシタ 3 2の充電電圧 V cは、 キャパシタ 3 2が充電されるにつれて上 昇し、 スィッチ 3 3がオンすると零電圧に低下する。 この充電電圧 V c力 比較 器 3 4でモノマルチ用の基準電圧 V r e f mと比較される。 充電電圧 V cが、 零 電圧から単安定時間 T m経過して基準電圧 V r e f mを超えたときに、 比較器 3 4から比較出力が発生される。 この比較出力が時限制御回路 3 5を経て、 モノマ ルチ出力信号 V mとして平滑回路 4 0へ出力される。
時限制御回路 3 5は、 比較器 3 4の比較出力が発生すると同時に、 モノマル チ出力信号 V mを発生し、 且つ、 比較器 3 4の比較出力が確認時間 T o f f を超 えて継続して発生されるときに、 モノマルチ出力信号 V mを停止する。 つまり、 比較器 3 4の比較出力が、 確認時間 T o f f に達しないパルス形状である場合に はそのまま時限制御回路 3 5を通過してモノマルチ出力信号 V mとなる。 しかし、 比較器 3 4の比較出力が確認時間 T o f f 以上継続する場合には、 確認時間 T o f f が経過した時点で、 モノマルチ出力信号 V mを停止する。 なお、 このモノマ ルチ出力信号 V mの停止状態は、 自己保持させるようにしてもよい。
また、 この図 2の例では、 比較器 3 4の比較出力が確認時間 T 0 f f 以上継 続するかどうかでモノマルチ出力信号 V mを停止している。 これに代えて、 同期 検出信号 S h (あるいはそれに応じた信号) をモニタして、 同期検出信号 S hが 所定時間 T o f f + αを超える時間だけ継続して入力されないときに、 モノマル チ出力信号 V mを停止するようにしてもよい。 なお、 αは、 単安定時間 T mでよ レ、。
抵抗 3 1とキャパシタ 3 2は、 I Cの外付け部品として、 例えばディスクリ ート部品で形成している。 これにより、 モノマルチ回路 3 0の単安定時間を外付 けの抵抗 3 1とキャパシタ 3 2を交換することで、変更することができる。なお、 抵抗 3 1とキャパシタ 3 2は、 I C内部に他の回路と一緒に作り込んでもよい。
図 3に、 映像信号判定部 3 0 0の平滑回路 4 0及ぴ検出判定比較回路 5 0の 構成例が示されている。
平滑回路 40は、 2つのインバータ 4 1, 4 2を直列に介して平滑用抵抗 4 3と平滑用キャパシタ 44を有する。 この平滑回路 4 0で、 モノマルチ出力信号 Vmが平滑されて、 直流の検出電圧 V d e tを出力する。 検出電圧 V d e tの値 は、 モノマルチ出力信号 Vmのデューティ比 (=髙 (H) レベル期間ノ (Hレべ ル期間 +低 (L) レベル期間)) に比例する。
なお、 インバータ 4 1, 4 2はそれぞれ、 PMO S トランジスタと NMO S トランジスタで構成され、電源電圧 V d dとグランド間に設けられている。また、 平滑用キャパシタ 44は、 I C 1 0 0に外付けとされている。 なお、 平滑用キヤ パシタ 44は、 I C 1 0 0の内部に、 他の回路と同様に作り込んでもよい。
検出判定比較回路 5 0は、 第 1比較器 5 1と、 第 2比較器 5 3と、 これら両 比較器 5 1、 5 3の出力を入力とするノア回路 5 5を持っている。
第 1比較器 5 1は、 検出電圧 V d e tを、 第 1基準電圧源 5 2から発生され る低い電圧値の第 1判定基準値 V r e f 1 と比較する。 そして、 第 1比較器 5 1 は、 検出電圧 V d e tが第 1判定基準値 V r e f 1より高いときに Lレベルの比 較出力を発生する。 第 1判定基準値 V r e f 1は、 ロジック回路 6 0から供給さ れる第 2制御信号によって調整される。
第 2比較器 5 3は、 検出電圧 V d e tを、 第 2基準電圧源 54から発生され る高い電圧値の第 2判定基準値 V r e f h (即ち、 V r e f h >V r e l ) と比 較する。 そして、 第 2比較器 5 3は、 検出電圧 V d e tが第 2判定基準値 V r e f hより低いときに Lレベルの比較出力を発生する。 第 2判定基準値 V r e f h は、 通常可変する必要がないので予め決定した電圧値でよい。 ただ、 必要に応じ て、 ロジック回路 6 0から供給される制御信号によって調整できるようにしても よい。
これら第 1、 第 2比較器 5 1、 5 3は、 検出電圧 V d e tの検出動作を安定 して行わせるために、 それぞれ所定幅のヒステリシス特性を持たせることがよい。
ノア回路 5 5は、 第 1、 第 2比較器 5 1、 5 3からの比較出力が共に Lレべ ルであるときに、 Hレベルの出力を発生する。 それら第 1、 第 2比較器 5 1、 5 3からの比較出力のいずれかが Hレベルであるときには、 Lレベルの出力を発生 する。
検出判定比較回路 5 0のノア回路 5 5から Lレベルの出力が発生されるとき、 映像信号の入力が無しあるいは劣化の程度が著しいことが、 判定されたことを表 している。 一方、 検出判定比較回路 5 0から Hレベルの出力が発生されていると きは、 許容できる映像信号が供給されていることを示す。 検出判定比較回路 5 0 からの判定信号 D E Tを、 図示しない表示制御回路に供給する。 即ち、 判定信号 D E Tを、 表示画面に対するブルーバック処理などに使用する。
図 1を再び参照して、 ロッジク回路 6 0力 同期分離部 2 0 0及び映像信号 判定部 3 0 0と共に、 I C 1 0 0に設けられている。 このロジック回路 6 0は、 指令信号 S c o n tを I C 1 0 0の外部から受ける。 そして、 ロジック回路 6 0 は、 L P F 1 0にカッ トオフ周波数 f c u tを調整するための第 1制御信号を供 給し、 また、 検出判定比較回路 5 0に判定基準値 (特に、 第 1判定基準値 V r e f 1 ) を調整するための第 2制御信号を供給する。
これらの指令信号 S c o n t及び第 1、 第 2制御信号は、 カッ トオフ周波数 f c u tや第 1判定基準値 V r e f 1等を調整するためのものであるので、 特に 高速に供給される必要はない。 したがって、 指令信号 S c o n t及び第 1、 第 2 制御信号は、 I C 1 0 0の外部端子や内部配線を少なくするために、 シリアルデ ータで供給されることがよレ、。
以下、 図 4〜図 7の特性図をも参照して、 本発明の動作を説明する。 まず、 L PF 10のカツ トオフ周波数 f c u tと、 検出判定比較回路 50の第 1判定基 準値 V r e f 1を、 想定されるビデオチューナーなどに応じてそれぞれ所定の値 に設定する。 この設定は、 ロジック回路 60からの第 1、 第 2制御信号によって 行われる。
' ビデオチューナーなどから再生された映像信号 V I Dが、 LPF 10に入力 される。 この映像信号 V I Dの画像信号部分や同期信号部分には、 種々の大きさ や周波数のノイズ成分が重畳されている。 そのノイズ成分の高周波部分は、 LP F 10により除去あるいは減衰される。 そして、 同期分離回路 20から、 パルス 状の同期検出信号 S hが出力される。 この同期検出信号 S hにしたがってモノマ ルチ回路 30が動作し、 モノマルチ出力信号 Vmを得る。
図 4〜図 6に、 同期検出信号 S hの状態が異なるときの、 同期検出信号 S h に対するモノマルチ出力信号 Vmの例を示している。
図 4は、 同期検出信号 S hが映像信号に本来含まれている同期信号のみが含 まれている場合 (即ち、 映像信号 V I Dが良好な状態である場合) の例を示して いる。 図 4では、 本来含まれている同期信号の周期 T 1で同期検出信号 S hが発 生している。 一方、 モノマルチ出力信号 Vmは同期検出信号 S hの立ち下がりに 同期して立ち下がり、 モノマルチ回路 30の単安定時間 Tmだけ経過した後に立 ち上がる。 したがって、 周期 T 1から単安定時間 Tmを引いた時間 (==T 1一 T m) 幅のパルス状のモノマルチ出力信号 Vmが、 出力される。
このモノマルチ出力信号 Vmが平滑回路 40で平滑された検出電圧 V d e t は、 第 1判定基準値 V r e f 1 と第 2判定基準値 V r e f hとの間のレベルにあ るので、 検出判定比較回路 50からは、 Lレベルの判定信号 DETは出力されな レヽ。 つまり、 判定信号 D E Tは Hレベルにある。
図 5は、 映像信号 V I Dが、 弱い状態 (弱電界) で受信した放送電波を再生 した映像信号である場合 (即ち、 映像信号 V I Dが劣化している場合) 等を示し ている。 このような劣化した映像信号が入力される場合には、 同期検出信号 S h のパルス間隔は、 本来の同期信号のパルス間隔 T 1より短くなる。 つまり、 本来 の同期信号の間にノィズパルスが含まれている。
図 5の場合には、 同期検出信号 S hの立ち下がりでモノマルチ出力信号 Vm が零になり、 単安定時間 Tmが経過する前に同期検出信号 S hが立ち下がり、 モ ノマルチ出力信号 Vmは零レベルのままである。 あるいは、 同期検出信号 S hの 立ち下がりでモノマルチ出力信号 Vmが零になり、 その後、 単安定時間 Tmが経 過してモノマルチ出力信号 Vmが立ち上がつたとしても、 その継続時間が短くな る。
この図 5の場合には、 検出電圧 V d e tは零か、 あるいは第 1判定基準値 V r e f 1よりも低いレベルにとどまる。 したがって、 検出判定比較回路 5 0から は Lレベルの判定信号 D E Tが出力される。 このしレベルの判定信号 DETを用 いて、 表示画面をブルーバックに処理できる。
図 6は、 映像信号 V I Dが、 供給されていないか、 あるいは映像信号 V I D のレベルがかなり小さい場合を示すもので、同期検出信号 S hが所定時間以上(こ の例では、 Tm + T o f f ) に亘つて同期分離回路 2 0から出力されない状態を 示している。
この図 6では、 同期検出信号 S hの立ち下がりでモノマルチ出力信号 Vmが 零になり、 単安定時間 Tmが経過して確認時間 T 0 f f 経過したとき、 即ち、 同 期検出信号 S hが立ち下がってから所定時間 Τπα + T o f f 経過した後に、 モノ マルチ出力信号 Vmを零レベルに設定する。
この図 6の場合には、 モノマルチ出力信号 Vmは、 確認時間 T o f f だけは Hレベルにあるが、 その後はずつと零レベルにある。 したがって、 検出電圧 V d e tは第 1判定基準値 V r e f 1よりも低いレベルにとどまる。 よって、 検出判 定比較回路 5 0からは、 やはり Lレベルの判定信号 D E Tが出力される。 この L レベルの判定信号を用いて、 表示画面をブルーバックに処理できる。
また、 図に示していないが、 映像信号 V I Dに含まれる同期信号に、 ノイズ が同期信号と逆位相で重畳する特殊な場合もある。 この場合には、 ノイズが重畳 された同期信号が消滅し、 あたかも同期信号の周期が長くなったような状態を示 す。 具体的な例を挙げると、 本来の同期信号が 1つおきにノイズによってマスク された場合には、 検出電圧 V d e tは、 例えば通常時の 2倍以上に高くなつてし まう。
このような特殊な場合にも'、 対応できるように、 本発明では、 第 2比較器 5 3を設けている。 つまり、 第 2比較器 5 3で検出電圧 V d e tが第 2判定基準値 V r e f hよりも高くなつたことを検出した場合にも、 検出判定比較回路 5 0か らは Lレベルの判定信号 D E Tが出力される。 この判定信号を用いて、 やはり表 示画面をブルーパックに処理できる。
図 7は、 本発明におけるノイズと検出電圧との特性を示す図である。 この図 7では、 ノイズ一検出電圧の特性と、 L P F 1 0のカツトオフ周波数 f c u tや 第 1比較器 5 1の第 1判定基準値 V r e f 1の調整との関係を表している。
図 7を参照して、 ノイズが小さい場合には、 図 4で説明したような動作とな り、 検出電圧 V d e tは第.2判定基準値 V r e f hと第 1判定基準値 V r e f 1 との間にある。 ノイズが大きい場合には、 図 5で説明したような動作となり、 検 出電圧 V d e tは第 1判定基準値 V r e f 1 'よりも小さくなる。 しかし、 ノイズ が図 4と図 5で説明した動作の中間程度の場合には、 検出電圧 V d e tはノイズ の大きさによって小さい値から大きい値にある傾きをもって遷移する。
中間程度にあるノイズが少し変化することで、 検出電圧 V d e tが図 7に例 示されるように大きく変化することになる。 これは、 判定信号 D E Tが不安定に なることを意味しており、 その結果、 表示画面のブルーバックなどの処理に悪影 響を生じさせることにもなる。
本発明では、 L P F 1 0のカツ トオフ周波数 f c u tと、 検出判定比較回路 5 0の第 1判定基準値 V r e f 1 とをロジック回路 6 0を用いて、 外部からの指 令信号 S c o n tによって、 個別に調整することができる。
カツトオフ周波数 f c u tを低くすることで、 検出電圧 V d e tが立ち上が る点をノイズが大きい方向に変更することが出来る。 逆に、 カットオフ周波数 f c u tを高くすることで、 検出電圧 V d e tが立ち上がる点をノイズが小さい方 向に変更することが出来る。
また、 第 1判定基準値 V r e f 1の大きさを所定の範囲で調整することで、 結果として、 判定信号 D E Tが出力されるノイズ位置を変更することができる。
したがって、 任意のビデオチューナーから映像信号 V I Dが入力される場合 の調整方法を説明する。 例えば、 その映像信号が表示されている表示画面を確認 しながら、 まず、 カッ トオフ周波数 f c u tをある方向に任意量だけ調整する。 次に、 第 1判定基準値 V r e f 1の大きさを或る方向に調整する。 次に、 カット オフ周波数 f c u tを或る方向に任意量だけ微調整する。 このような方法で、 判 定信号 D E Tが出力されるポイントを調整する。
このように、 L P F 1 0を I C 1 0 0に内蔵することで外付けのアプリケー ション部品を削減できる。 また、 その P F 1 0のカツトオフ周波数 f c u tを 外部からの制御信号で可変することで、 同期分離後の同期検出信号 S hへのノィ ズ量の調整を簡略化できる。
また、 L P F 1 0のカツトオフ周波数 f c u tと検出判定比較回路 5 0の第 1判定基準値 V r e f 1 とを、 I C 1 0 0の製造後に外部信号によって調整でき る。 これにより、 入力される映像信号 V I Dへの自由度を著しく高めることがで きる。
また、 入力される映像信咅 V I Dのノイズの大きさ、 周波数によって検出電 圧 V d e tがふらつく場合には、 検出判定比較回路 5 0の第 1判定基準値 V r e f 1を変更する。 これにより 、 判定信号 D E Tを安定して検出することが可能 になる。 産業上の利用可能性
本発明に係る映像信号判定回路は、 VTR、 DVDなどの映像再生機からの 映像信号の有無や状態を、 映像信号中の同期信号を検出することによって検知す る。 そして、 モニタ画面の見づらい画面表示状態を避けることができる。

Claims

請求の範囲
1 . 画像信号と同期信号とが合成されている映像信号の状態を検出する映像信 号判定回路において、
入力された前記映像信号を、 カッ トオフ周波数が第 1制御信号により調整可能 な低域通過フィルタによってフィルタリングし、 そのフィルタリングされた映像 信号から前記同期信号を分離するように動作して、 パルス状の同期検出信号を出 力する同期分離部と、
前記同期検出信号に基づいて形成された検出信号と、 第 2制御信号により調整 可能な判定基準値とを比較し、 その比較結果を映像信号の判定信号として出力す る、 映像信号判別部とを有することを特徴とする、 映像信号判定回路。
2 . さらに、 外部からの指令信号を受け、 前記カットオフ周波数及び前記判定 基準値を調整するための前記第 1制御信号及び前記第 2制御信号を出力する口ジ ック回路部を有することを特徴とする、 請求項 1に記載の映像信号判定回路。
3 . 前記第 1制御信号及び前記第 2制御信号は、 シリアルデータ形式であるこ とを特徴とする、 請求項 2に記載の映像信号判定回路。
4 . 前記同期分離部は、
抵抗値が調整可能な抵抗とキャパシタを有し、 前記第 1制御信号によって前記 抵抗の抵抗値を変更して力ットオフ周波数が調整される低域通過フィルタと、 該低域通過フィルタでフィルタリングされた映像信号から前記同期信号を分離 するように動作して、 パルス状の同期検出信号を出力する同期分離回路と、 を備 えることを特徴とする、 請求項 1または 2に記載の映像信号判定回路。
5 . 前記映像信号判定部は、
前記同期検出信号によって単安定動作して、 前記同期検出信号の周期に応じて パルス幅が調整されたモノマルチ出力信号を出力するとともに、 前記同期検出信 号が所定時間に亘つて入力されないときに前記モノマルチ出力信号を停止する、 モノマルチ回路と、
前記モノマルチ出力信号を平滑して前記検出信号として出力する平滑回路と、 前記検出信号と前記第 2制御信号により調整された第 1判定基準値とを比較す る第 1比較器を有し、 この第 1比較器での比較結果に基づいて前記判定信号を出 力する検出判定比較回路と、 を備えることを特徴とする、 請求項 1または 2に記 載の映像信号判定回路。
6 . 前記モノマルチ回路は、
充電用抵抗を介して充電されるキャパシタと、 該キャパシタに並列に接続され、 前記同期検出信号にしたがってオンされるスィツチ素子と、
前記キャパシタの電圧が所定値を越えるときに前記モノマルチ出力信号を発生 する比較器と、
前記同期検出信号が所定時間に亘つて入力されないときに前記モノマルチ出力 信号を停止する時限制御回路と、 を備えることを特徴とする、 請求項 5に記載の 映像信号判定回路。
7 . 前記検出判定比較回路は、
さらに、 前記第 1判定基準値よりも高い第 2判定基準値と前記検出信号とを比 較する第 2比較器を有し、
前記検出信号が、 前記第 1判定基準値を越えて且つ前記第 2判定基準値に達し ないときに、 前記判定信号を出力することを特徴とする、 請求項 5に記載の映像 信号判定回路。
8 . 前記ロジック回路部と、 前記同期分離部及び前記映像信号判定部のうち少 なくとも前記第 1、 第 2制御信号により調整される回路部とは、 半導体集積回路 に作り込まれていることを特徴とする、 請求項 2に記載の映像信号判定回路。
PCT/JP2005/004021 2004-04-19 2005-03-02 映像信号判定回路 WO2005104538A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/566,031 US7557864B2 (en) 2004-04-19 2005-03-02 Video signal judgment circuit
JP2006519402A JPWO2005104538A1 (ja) 2004-04-19 2005-03-02 映像信号判定回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-122706 2004-04-19
JP2004122706 2004-04-19

Publications (1)

Publication Number Publication Date
WO2005104538A1 true WO2005104538A1 (ja) 2005-11-03

Family

ID=35197363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/004021 WO2005104538A1 (ja) 2004-04-19 2005-03-02 映像信号判定回路

Country Status (5)

Country Link
US (1) US7557864B2 (ja)
JP (1) JPWO2005104538A1 (ja)
CN (1) CN100429931C (ja)
TW (1) TW200536383A (ja)
WO (1) WO2005104538A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037812A1 (ja) * 2007-09-19 2009-03-26 Panasonic Corporation 同期信号生成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311957B (zh) * 2019-07-29 2022-07-19 浙江宇视科技有限公司 一种复位方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0157866U (ja) * 1987-10-03 1989-04-11
JPH04192978A (ja) * 1990-11-27 1992-07-13 Sanyo Electric Co Ltd 画像表示制御装置
JPH10210375A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd 画像同期信号の有無判定方法及び同期信号検出システム
JP3064717U (ja) * 1999-06-09 2000-01-21 船井電機株式会社 チュ―ナ回路を有する電子機器
JP2000324413A (ja) * 1999-05-13 2000-11-24 Seiko Epson Corp テレビ信号検出回路及びテレビ受信機
JP2003330445A (ja) * 2002-05-15 2003-11-19 Fujitsu Ltd 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031304B2 (ja) * 1977-02-24 1985-07-22 日本ビクター株式会社 ジツタ−測定方式
US4319275A (en) * 1980-04-30 1982-03-09 Zenith Radio Corporation Vertical synchronization detection system and method
JPH05227483A (ja) 1992-02-15 1993-09-03 Mitsubishi Electric Corp 画面表示装置
JPH0846821A (ja) * 1994-08-02 1996-02-16 Matsushita Electric Ind Co Ltd デジタル同期分離回路
US6108043A (en) * 1996-10-23 2000-08-22 Zenith Electronics Corporation Horizontal sync pulse minimum width logic
JP3856944B2 (ja) * 1998-04-27 2006-12-13 松下電器産業株式会社 テレビジョン方式判別装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0157866U (ja) * 1987-10-03 1989-04-11
JPH04192978A (ja) * 1990-11-27 1992-07-13 Sanyo Electric Co Ltd 画像表示制御装置
JPH10210375A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd 画像同期信号の有無判定方法及び同期信号検出システム
JP2000324413A (ja) * 1999-05-13 2000-11-24 Seiko Epson Corp テレビ信号検出回路及びテレビ受信機
JP3064717U (ja) * 1999-06-09 2000-01-21 船井電機株式会社 チュ―ナ回路を有する電子機器
JP2003330445A (ja) * 2002-05-15 2003-11-19 Fujitsu Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037812A1 (ja) * 2007-09-19 2009-03-26 Panasonic Corporation 同期信号生成装置

Also Published As

Publication number Publication date
CN1806434A (zh) 2006-07-19
US7557864B2 (en) 2009-07-07
US20080055480A1 (en) 2008-03-06
JPWO2005104538A1 (ja) 2008-03-13
TW200536383A (en) 2005-11-01
CN100429931C (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
US8233092B2 (en) Video signal processing device
WO2005104538A1 (ja) 映像信号判定回路
WO2007020692A1 (ja) 突入電流軽減回路および電源装置
JP3439143B2 (ja) 水平同期回路
JP4268614B2 (ja) 自動利得制御回路
KR100498410B1 (ko) 영상신호의 기록/재생시 지연 특성 자동 보정 장치 및 방법
JP4461526B2 (ja) 同期分離装置
KR970002189B1 (ko) 영상기록 재생기의 칼라 자동 조절장치
US8045065B2 (en) SOG signal detection circuit
JP3291944B2 (ja) Pll回路
JP3157785B2 (ja) 映像信号処理回路及び同期分離システム
CA2013532C (en) Synchronizing signal separating circuit
KR100349877B1 (ko) 외부입력신호의 영상재생 가능여부를 판별하는 영상재생장치
JPH04290383A (ja) 同期信号検出回路
JPH0235661A (ja) ビディオ装置
JP2011120038A (ja) 映像検波回路
JP3403095B2 (ja) クランプ回路
JP3239437B2 (ja) 水平同期信号検出回路
JP2003348374A (ja) 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置
JPS5950678A (ja) 映像信号処理回路
JPH0484568A (ja) 垂直同期信号分離回路
JPH1175085A (ja) ディジタル同期分離装置
JPH07226860A (ja) Pll回路
JPH0556303A (ja) 同期回路
JPH06338788A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000522.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006519402

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10566031

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10566031

Country of ref document: US