WO2005057643A1 - Verfahren zum abscheiden, insbesondere auf kupfer, und integrierte schaltungsanordnung - Google Patents

Verfahren zum abscheiden, insbesondere auf kupfer, und integrierte schaltungsanordnung Download PDF

Info

Publication number
WO2005057643A1
WO2005057643A1 PCT/EP2004/052786 EP2004052786W WO2005057643A1 WO 2005057643 A1 WO2005057643 A1 WO 2005057643A1 EP 2004052786 W EP2004052786 W EP 2004052786W WO 2005057643 A1 WO2005057643 A1 WO 2005057643A1
Authority
WO
WIPO (PCT)
Prior art keywords
coated
deposition
layer
copper
forty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2004/052786
Other languages
English (en)
French (fr)
Inventor
Johann Helneder
Holger Torwesten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2005057643A1 publication Critical patent/WO2005057643A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating

Definitions

  • the invention relates to a method for depositing on copper or a copper alloy, in particular in integrated circuit arrangements.
  • the copper or the copper alloy is, for example, applied in a structured manner in openings of a mask using a galvanic process.
  • An electrically conductive auxiliary layer is then to be applied to the copper, for example in order to protect the copper from oxidation in the air or in order to be able to better secure an electrically conductive connection.
  • auxiliary layer were applied using a galvanic process while the mask was still present, only the exposed top surfaces of the copper would be covered, but not its side walls or side flanks. If, on the other hand, the mask is removed before the auxiliary layer is applied and the electrically conductive auxiliary layer is applied without further measures, for example in the case of full-surface deposition, the auxiliary layer must be structured with an additional photolithographic step in order to avoid short circuits between the copper areas.
  • An integrated circuit arrangement is also to be specified.
  • Both the material not to be coated and the material to be coated are electrically conductive
  • a selective galvanic process - in which the material not to be coated and the material to be coated are exposed to an electrolyte solution, - in which the material not to be coated and the material to be coated are switched as a cathode, - in which a material is used as the deposition material is used, which does not contain copper or whose copper content is less than five atomic percent, and - in which a deposition voltage is applied between at least one anode and the cathode with a value which causes the deposition material to be deposited on the material to be coated, and as material not to be coated, a material is selected on which no deposition material or no closed layer of the deposition material or only a layer with a layer thickness that is less than 20 percent or less than 10 percent of the Sc is deposited with the applied deposition voltage and the selected electrolyte solution is the thickness of the layer deposited on the material to be coated.
  • the deposition of a layer closed over a main wafer surface should be avoided as far as possible. However, arises, for example, towards the end or during the selective electroplating, in If at least one sub-area has a closed layer in terms of its thickness compared to the layer which is greatly reduced on the material to be coated, it is removed by a wet-chemical or dry-chemical etching step without using a photolithographic method. When etching back, the deposition material is completely removed from the material that is not to be coated. The deposited layer on the material to be coated is thinned a little during etching back, but otherwise remains on the material to be coated.
  • deposits are formed but not a closed layer on the areas not to be coated, the deposits can be removed, for example, when removing the layer that is not to be coated.
  • the deposits have, for example, a greatest extent of less than 1 micrometer or less than 200 nanometers, so that no short circuits are formed between the material structures to be viewed.
  • a material that does not contain copper or whose copper content is less than five atom percent is used as the deposition material, this material itself is initially not subject to the attacks to which copper is exposed.
  • a chemically passivating and an easily bondable material can be selected as the deposition material.
  • the passivation or the easy bondability result, for example, from only a small oxide or protective layer, which in particular can also be electrically insulating, on an otherwise electrically conductive deposition material.
  • each electrochemical reaction with external current consists of several sub-processes, which is also the cause of an overvoltage on an electrode on which only an electrochemical reaction takes place. Run several electrochemical on the electrode
  • the overvoltages associated with the sub-processes can, depending on the most inhibited sub-process, be divided into:
  • a concentration overvoltage which can be further divided into a diffusion overvoltage and a reaction overvoltage, the diffusion overvoltage counteracting the transport of cations and the reaction overvoltage being caused, for example, by reactions preceding the actual electrochemical reaction, e.g. splitting a complex compound,
  • the invention is also based on the consideration that, under the same electroplating conditions for two different materials, the crystallization overvoltage has the decisive influence on the transition voltage.
  • the crystallization surge increases, among other things With:
  • the different crystallization overvoltages of two different cathode materials can thus be used for selective deposition.
  • the galvanization voltage applied between the anode and cathode must be equal to the sum or greater than the sum of the overvoltage of the one cathode material and its equilibrium galvano voltage for a deposition. In order to prevent deposition, however, the applied galvanization voltage must be smaller than the sum of the overvoltage of the other cathode material and its equilibrium galvano voltage.
  • deposition does not take place on the barrier layer made of, for example, tantalum (Ta) or tantalum nitride (TaN) or tungsten titanium (WTi), which is exposed after copper nucleation layer etching, because the value of the crystallization overvoltage of the metal to be deposited, e.g. Tin, to the barrier is higher than the value of the crystallization overvoltage of the material to be deposited to copper and because the value of the applied galvanization voltage lies between the overvoltage values that are essentially determined by the two crystallization overvoltages.
  • the barrier layer made of, for example, tantalum (Ta) or tantalum nitride (TaN) or tungsten titanium (WTi), which is exposed after copper nucleation layer etching, because the value of the crystallization overvoltage of the metal to be deposited, e.g. Tin, to the barrier is higher than the value of the crystallization overvoltage of the material to be deposited to copper and because the value
  • the side flanks of the copper are also covered with the deposition material.
  • Galvanic deposition with external current can also be carried out in a comparatively short deposition time.
  • the process stability is high because electrolyte solutions can be used without reducing agents.
  • the material not to be coated and the material to be coated are connected to one another in an electrically conductive manner.
  • both materials alien to each other.
  • Both materials can, for example, be arranged at the same distance from the substrate in one plane.
  • one material lies directly adjacent to a partial area of the other material.
  • the material not to be coated carries the galvanizing current, in particular the entire galvanizing current. In this way, the galvanizing current can easily be led away from the material to be coated.
  • a lower electrical conductivity of the material not to be coated than copper is particularly acceptable if only a thin layer is to be deposited, for example a layer with a layer thickness of less than two micrometers.
  • an electrode is switched as the anode, which contains the deposition material or consists of the deposition material.
  • an inert electrode is switched as the anode, i.e. an electrode that does not decompose during electroplating, the deposition material being added to the electrolyte solution as a salt or as a salt solution.
  • the material to be coated is formed after the material that is not to be coated is formed.
  • the material to be coated is deposited after deposition of the material not to be coated.
  • the following steps are carried out for further training: - Forming a full-surface electrically conductive growth nucleation layer, which consists in particular of copper or contains at least forty atomic percent copper, after the formation of the material not to be coated and before the formation of the material to be coated, - Removal of the growth nucleation layer in areas which are not from the material to be coated are covered after removing the mask, whereby the material not to be coated is exposed.
  • a full-surface electrically conductive growth nucleation layer which consists in particular of copper or contains at least forty atomic percent copper
  • the growth nucleation layer or seed layer has a high electrical conductivity, so that even layers of the material to be coated with a large layer thickness can be deposited quickly using high current densities.
  • the seed layer increases the mechanical adhesion of the layer to be coated.
  • a further layer of material that is not to be coated during selective electroplating is formed after the formation of the material to be coated and the material that is not to be coated, preferably using a galvanic method.
  • a cover surface is deposited on a projection of the material to be coated. Only the side surfaces of the protrusion are then coated during selective electroplating.
  • the material to be coated forms a projection which extends beyond the material not to be coated.
  • the material to be coated and the material not to be coated lie in one plane.
  • the material to be coated is set back somewhat, for example by a maximum of 200 nanometers.
  • the material to be coated is preferably chemically mechanically polished, the material not to be coated serving as a polishing stop layer.
  • the deposition material is a material that chemically passivates the material to be coated. Particularly suitable deposition materials are precious metals or metals that form a passivating oxide layer in the air.
  • the material not to be coated consists of tungsten or tungsten titanium or contains at least forty percent tungsten. In one configuration, the titanium content is less than fifteen percent, for example ten atomic percent.
  • the materials mentioned can be processed well for the production of integrated semiconductor circuit arrangements and have a barrier effect against copper diffusion.
  • the deposition material is tin or contains tin
  • the deposition material is silver or contains silver
  • the deposition material is gold or contains gold
  • the deposition material is nickel or nickel phosphorus or contains nickel
  • That the deposition material is palladium or contains palladium.
  • At least one further selective electrodeposition process is carried out with another deposition material.
  • another deposition material For example, two further selective galvanic deposition processes are carried out.
  • a layer sequence is produced from the materials mentioned above for the deposition material, in particular the following layers in succession: - A nickel layer or a layer containing nickel, e.g. a nickel phosphor layer, on copper, resulting in a thin ternary boundary layer, which has good properties with respect to prevention of electromigration or diffusion, - thereafter a palladium layer or a layer containing palladium,
  • a gold layer or a layer containing gold then a gold layer or a layer containing gold.
  • the use of a layer sequence also combines the positive properties of different materials.
  • a material is chosen as the material not to be coated, on which the deposition material in the chosen electrolyte solution would only be deposited as a closed layer at a deposition voltage that exceeds the applied galvanization voltage by more than 100 millivolts or by more than 200 millivolts , especially in terms of amount.
  • Metals can generally be divided into the following three groups:
  • the specified overvoltages only concern the order of magnitude and not the exact values, since only the order of magnitude of the overvoltage is determined by the metal on which the material is deposited.
  • the exact value of the overvoltage depends, among other things, on the electrolyte and the deposition material. In particular metals at the borders of an area can also be assigned to the adjacent area.
  • the electrolyte solution consists of a neutral solution, an acidic solution or a basic solution, in particular a solution that is additive-free apart from solvent.
  • the electrolyte solution contains additives that in particular influence at least one of the following properties:
  • the electrolyte solution is free of a reducing agent.
  • the invention also relates to an integrated circuit arrangement which contains in the following order with increasing distance from a substrate:
  • a copper interconnect made of copper or containing at least forty percent copper.
  • the circuit arrangement contains an electrically conductive auxiliary layer made of a different material than the interconnect and the base layer, covering the copper interconnect on the side facing away from the substrate and on at least one side surface.
  • the base layer protrudes over the side surface in addition, in particular caused by a subsequent structuring of the base layer after the application of the auxiliary layer.
  • 1A and IB show manufacturing stages in the production of an integrated circuit arrangement.
  • the method for producing an integrated circuit arrangement 10 starts from a substrate 12, which e.g. several metallization layers, not shown, and a semiconducting main body made of e.g. Contains silicon.
  • the metallization layers each contain a multiplicity of interconnects and vias, which are insulated within an metallization layer by an intralayer dielectric and between adjacent metallization layers by an inter-layer dielectric.
  • a variety of semiconductor devices are formed on the silicon main body, e.g. Field effect transistors of a memory circuit or a processor.
  • an upper aluminum layer 14 is applied to the substrate 12 and structured using a photolithographic method, a connection pad 16 being produced.
  • the aluminum layer 14 and also the connection pad 16 have, for example, a thickness in the range from 500 nanometers to two micrometers, in the exemplary embodiment 500 nanometers.
  • the connection pad 16 has, for example, a rectangular or square base area. The dimension of the connection pad 16 is, for example, approximately 80 micrometers.
  • a passivation layer 18 is deposited.
  • the passivation layer 18 has a layer thickness in the range of 500, for example Nanometers up to two micrometers, in the exemplary embodiment of 500 nanometers.
  • the passivation layer 18 contains, for example, an oxide layer and an overlying nitride layer. With the help of a photolithographic method, a passivation layer 18 for an upper copper layer 19 is one
  • a plurality of cutouts are introduced, of which a cutout 20 is shown in FIG. 1A.
  • the copper layer 19 is used, for example, for rewiring from a central connection to a plurality of connection plates 16.
  • the copper layer 19 is contained, for example, in power switching applications with switching currents greater than 1 ampere per integrated circuit.
  • the cutout 20 also has, for example, a rectangular or square cross section. However, the cutout 20 has a smaller diameter than the connection pad 16. In the exemplary embodiment, the diameter of the cutout 20 is approximately 60 micrometers.
  • a tantalum barrier layer 22 is alternatively applied over the entire surface, a tantalum nitride layer whose layer thickness is, for example, in the range from 20 nanometers to 200 nanometers.
  • the barrier layer 22 has a layer thickness of 50 nanometers. The barrier layer 22 is sputtered on, for example.
  • a copper layer 24 made of pure copper is applied over the entire surface, e.g. with a copper content greater than 98 atomic percent.
  • the thickness of the copper layer 24 is, for example, in the range from 80 nanometers to 150 nanometers. In the exemplary embodiment, the copper layer 24 has a thickness of 100 nanometers. For example, the copper layer 24 is sputtered on.
  • a resist layer 26 is subsequently applied to the copper layer 24, e.g. a layer of photoresist with a thickness of thirty
  • the resist layer 26 is exposed and developed disgusting, above the recess 20, a recess 28 is formed for an interconnect.
  • an interconnect 52 is then electrodeposited, a high current density being used right at the start.
  • the material of the interconnect 52 is alternatively a copper alloy, which is deposited with a layer thickness in the range of, for example, five to twenty micrometers.
  • the interconnect 52 has a layer thickness of twenty micrometers.
  • FIG. 1B shows that after the deposition of the copper interconnect 52, the resist layer 26 is removed again, so that the copper interconnect 52 is exposed.
  • the exposed areas of the copper layer 24 are then removed from the barrier layer 22 by wet chemical or dry chemical means, a copper area 24a being formed between the interconnect 52 and the barrier layer 22.
  • a selective electroplating is carried out, in which the full-surface barrier layer 22 is preferably connected to a negative pole of a voltage source at the wafer edge area.
  • the substrate 12 is immersed in an electrolyte bath, e.g. in an acid bath, e.g. MSA (methane sulphonic aeid).
  • the electrolyte bath is, for example, at a distance of less than 10 centimeters, e.g. a tin anode plate at a distance of five centimeters.
  • the electroplating is carried out, for example, at a bath temperature of 25 degrees Celsius.
  • the galvanization voltage must be determined empirically and depends, for example, on:
  • the conductivity of the bath, the z. B. is determined by the ion or anion concentrations, - the above-mentioned overvoltages,
  • a solderable passivation layer 54 made of tin or a tin alloy with a uniform layer thickness is only deposited on the copper interconnect 52 and not on the barrier layer 22.
  • the thickness of the passivation layer 54 is, for example, between 10 nanometers and three micrometers.
  • the passivation layer 54 passivates the copper interconnect 52, in particular against oxidation.
  • the barrier layer 22 is then removed in regions 56 that are not covered by the passivation layer 54 and thus not by the interconnect 52 or the copper region 24a.
  • a barrier layer region 22a arises between the copper region 24a and the connection pad 16 from the barrier layer 22.
  • the barrier layer region 22a projects laterally beyond the cutout 20, the copper layer region 24a and beyond the interconnect 52.
  • a projection 58 of the barrier layer region 24a lies between the region of the passivation layer 54 closest to the substrate 12 and the passivation layer 18 or the substrate 12. The projection 58 runs around the entire interconnect 52, in one Plane that is parallel to the substrate 12.
  • the smallest possible layer thicknesses are selected for the copper layer 24 and for the barrier layer 22, but without impairing their actual power supply function or barrier function too much.
  • the mask or Resist layer is removed. Then a given if existing seed layers are removed. Cleaning procedures or process steps for preparing the deposition are optionally carried out.
  • the copper structures are selectively coated with a suitable material such as tin (Sn), silver (Ag), gold (Au) or similar materials under suitable process conditions.

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein einfaches Verfahren zum selektiven galvanischen Abscheiden eines Materials (54) wie Zinn auf z.B. Kupfer (52) bei dem eine äußere Galvanisierungsspannung so gewählt wird, dass die Überspannung des Kupfers (52), auf dem abgeschieden werden soll, überschritten ist und dass die Überspannung eines Materials (22) wie Tantal, auf dem nicht abgeschieden werden soll, unterschritten wird.

Description

Beschreibung
Verfahren zum Abscheiden, insbesondere auf Kupfer, und integrierte Schaltungsanordnung
Die Erfindung betrifft ein Verfahren zum Abscheiden auf Kupfer oder einer Kupferlegierung, insbesondere in integrierten Schaltungsanordnungen. Das Kupfer bzw. die Kupferlegierung wird bspw. mit einem galvanischen Verfahren in Öffnungen einer Maske strukturiert aufgebracht. Anschließend soll auf das Kupfer eine elektrisch leitfähige Hilfsschicht aufgebracht werden, bspw. um das Kupfer vor der Oxidation an der Luft zu schützen oder um eine elektrisch leitende Verbindung besser befestigen zu können.
Würde man die Hilfsschicht bei noch vorhandener Maske mit einem galvanischen Verfahren aufbringen, so wären nur die freiliegenden Deckflächen des Kupfers bedeckt, nicht aber dessen Seitenwände bzw. Seitenflanken. Wird dagegen die Maske vor dem Aufbringen der Hilfsschicht entfernt und wird die elektrisch leitfähige Hilfsschicht ohne weitere Maßnahmen, bspw. bei ganzflächigen Abscheidung, aufgebracht, so muss die Hilfsschicht mit einem zusätzlichen fotolithografischen Schritt strukturiert werden, um Kurzschlüsse zwischen den Kupferbereϊchen zu vermeiden.
Es ist Aufgabe der Erfindung, ein einfaches Verfahren zum Abscheiden auf Kupfer anzugeben, das insbesondere keine zusätzlichen fotolithografischen Schritte erfordert und mit dem sich das Atoscheidematerial in hoher Qualität und mit im Vergleich zu außenstromlosen Abscheideverfahren hoher Abscheidegeschwindigkeit abscheiden lässt. Außerdem soll eine integrierte Schaltungsanordnung angegeben werden.
Die auf das Verfahren bezogene Aufgabe wird durch ein Verfahren mit den im Patentanspruch 1 angegebenen Verfahrensschrit- ten gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
Bei dem erfindungsgemäßen Verfahren werden die folgenden Schritte ausgeführt:
- Ausbilden eines bei einem selektiven Abscheiden mit einem Abscheidematerial nicht zu beschichtenden Materials an einem Substrat,
- Ausbilden eines bei dem selektiven Abscheiden mit dem Ab- scheidematerial zu beschichtenden Materials an dem Substrat,
- wobei sowohl das nicht zu beschichtende Material als auch das zu beschichtende Material elektrisch leitfähig sind,
- Durchführen eines selektiven galvanischen Verfahrens, - bei dem das nicht zu beschichtende Material und das zu beschichtende Material einer Elektrolytlösung ausgesetzt werden, - bei dem das nicht zu beschichtende Material und das zu beschichtende Material als Kathode geschaltet werden, - bei dem als Abscheidematerial ein Material verwendet wird, das kein Kupfer enthält oder dessen Kupferanteil kleiner als fünf Atomprozent ist, - und bei dem zwischen mindestens einer Anode und der Kathode eine Abscheidespannung mit einem Wert angelegt wird, der eine Abscheidung des Abscheidematerials auf dem zu beschichtenden Material bewirkt, und wobei als nicht zu beschichtendes Material ein Material gewählt wird, auf dem bei der angelegten Abscheidespannung und der gewählten Elektrolytlösung kein Abscheidematerial oder keine geschlossene Schicht des Abscheidematerials oder nur eine Schicht mit einer Schichtdicke abgeschieden wird, die kleiner als 20 Prozent oder kleiner als 10 Prozent der Schichtdicke der auf dem zu beschichtenden Material abgeschiedenen Schicht ist.
Das Abscheiden einer über eine Waferhauptfläche geschlossenen Schicht soll möglichst vermieden werden. Entsteht aber bspw. zum Ende oder während des selektiven Galvanisierens hin, in mindestens einem Teilbereich eine geschlossene in ihrer Dicke im Vergleich zu der auf dem zu beschichtenden Material abgeschiedenen Schicht stark reduzierte Schicht, so wird diese durch einen nasschemischen oder trockenchemischen Rückätz- schritt ohne Verwendung eines fotolithografischen Verfahrens entfern . Beim Rückätzen wird das Abscheidematerial vollständig von dem nicht zu beschichtenden Material entfernt. Die abgeschiedene Schicht auf dem zu beschichtenden Material wird beim Rückätzen etwas gedünnt, verbleibt im Übrigen aber auf dem zu beschichtenden Material.
Werden zwar Ablagerungen aber keine geschlossene Schicht auf den nicht zu beschichtenden Bereichen gebildet, so können die Ablagerungen bspw. beim Entfernen der nicht zu beschichtenden Schicht entfernt werden. Die Ablagerungen haben bspw. eine größte Ausdehnung kleiner als 1 Mikrometer oder kleiner als 200 Nanometer, so dass keine Kurzschlüsse zwischen den zu besichtenden Materialstrukturen gebildet werden.
Weil als Abscheidematerial ein Material verwendet wird, das kein Kupfer enthält oder dessen Kupferanteil kleiner als fünf Atomprozent ist unterliegt dieses Material selbst zunächst nicht den Angriffen, denen Kupfer ausgesetzt ist. Als Abscheidematerial lässt sich insbesondere ein chemisch passi- vierendes und ein leicht bondbares Material wählen. Die Pas- sivierung bzw. die leichte Bondbarkeit ergeben sich bspw. durch eine nur geringe Oxid oder Schutzschicht, die insbesondere auch elektrisch isolierend sein kann, auf einem im übrigen elektrisch leitfähigen Abscheidematerial.
Die Erfindung beruht auf der Überlegung, dass jede elektrochemische Reaktion mit Außenstrom aus mehreren Teilvorgängen besteht, die auch die Ursache einer Überspannung an einer Elektrode ist, an der nur eine elektrochemische Reaktion abläuft. Laufen an der Elektrode mehrere elektrochemische
Reaktion ab, so wird an Stelle einer Überspannung von Polarisation gesprochen. Vor dem Erreichen der Überspannung tritt kein Stromfluss und damit auch keine kontinuierliche Abscheidung auf. Die Überspannung ergibt sich aus der Differenz von angelegter Spannung beim Einsetzen eines Stromflusses und der Gleichgewichtsgalvanospannung bzw. der GalvanoSpannung ohne äußeren Stromfluss. Im Folgenden wird nicht mehr zwischen Überspannung und Polarisation unterschieden.
Die mit den Teilvorgängen verbundenen Überspannungen lassen sich abhängig von dem am stärksten gehemmten Teilvorgang bspw. einteilen in:
- eine Konzentrationsüberspannung, die sich nochmals in eine Diffusionsüberspannung und eine Reaktionsüberspannung einteilen lässt, wobei die Diffusionsüberspannung dem Antransport von Kationen entgegenwirkt und wobei die Reaktionsüberspan- nung bspw. durch der eigentlichen elektrochemischen Reaktion vorgelagerte Reaktionen entsteht, z.B. eine Aufspaltung einer Komplexverbindung,
- eine Durchtrittsüberspannung, verursacht durch eine elektrische Doppelschicht an der Kathode, wobei die Doppelschicht bei der eigentlichen elektrochemischen Reaktion von Kationen durchdrungen werden muss,
- eine Kristallisationsüberspannung, hervorgerufen durch Oberflächendif sion und den Einbaus des Abscheidematerials in das Kristallgitter an der Kathode und - eine WiderstandsüberSpannung, verursacht durch einen ohm- schen Spannungsabfall in der Elektrolytlösung.
Die Erfindung geht weiterhin von der Überlegung aus, das bei gleichen Galvanisierbedingungen für zwei unterschiedliche Materialien die Kristallisationsüberspannung den maßgeblichen Einfluss auf die ÜbergansSpannung hat. Die Kristallisationsüberspannung steigt u.a. mit:
- der Unterschiedlichkeit der Kristallgitter zwischen Kathodenmaterial und Abscheidungsmetall, bspw. einerseits zwischen dem Barrierenmaterial und dem Abscheidematerial, z.B. Zinn,
Silber oder Gold, sowie andererseits zwischen dem Leitbahnmaterial Kupfer und dem Abscheidematerial, - mit der Feinkörnigkeit der Unterlage, wobei eine große Rauhigkeit zu vermeiden ist, - der Zugabe von Inhibitoren zum Elektrolyten, d.h. durch die Wahl geeigneter Additivsysteme.
Damit lassen sich die unterschiedlichen Kristallisationsüberspannungen zweier voneinander verschiedener Kathodenmaterialien für eine selektive Abscheidung nutzen. Die zwischen Anode und Kathode angelegte Galvanisierungsspannung muss für eine Abscheidung gleich der Summe oder größer als die Summe der Überspannung des einen Kathodenmaterials und dessen Gleichgewichtsgalvanospannung sein. Die angelegte Galvanisierungsspannung muss zur Unterbindung einer Abscheidung dagegen kleiner als die Summe der Überspannung des anderen Kathoden- materials und dessen Gleichgewichtsgalvanospannung sein.
So findet eine Abscheidung auf der nach einer Kupferkeimbil- dungsschichtätzung freiliegenden Barriereschicht aus bspw. Tantal (Ta) oder Tantalnitrid (TaN) oder Wol ramtitan (WTi) nicht statt, weil der Wert der Kristallisationsüberspannung des abzuscheidenden Metalls, z.B. Zinn, zur Barriere höher ist als der Wert der Kristallisationsüberspannung des abzuscheidenden Materials zu Kupfer und weil der Wert der angelegten Galvanisierungsspannung zwischen den maßgeblich durch die beiden Kristallisationsüberspannungen bestimmten Überspannungswerten liegt.
Auf Grund der selektiven Abscheidung werden auch die Seitenflanken des Kupfers mit dem Abscheidematerial bedeckt. Eine galvanische Abscheidung mit Außenstrom ist außerdem in einer vergleichsweise kurzen Abscheidezeit durchführbar. Außerdem ist die Prozessstabilität hoch, weil Elektrolytlösungen ohne Reduktionsmittel nutzbar sind.
Bei einer Ausgestaltung sind das nicht zu beschichtende Material und das zu beschichtende Material elektrisch leitfähig untereinander verbunden. Beispielsweise grenzen beide Materi- alien aneinander an. Beide Materialien können bspw. mit gleichem Abstand zum Substrat in einer Ebene angeordnet sein. Alternativ liegt ein Material auf einem Teilbereich des anderen Materials unmittelbar angrenzend auf.
Bei einer Weiterbildung führt das nicht zu beschichtende Material den Galvanisierungsstrom, insbesondere den gesamten Galvanisierungsstrom. Damit lässt sich der Galvanisierungsstrom auf einfache Art von dem zu beschichtenden Material wegführen. Eine im Vergleich zu Kupfer geringere elektrische Leitfähigkeit des nicht zu beschichtenden Materials ist insbesondere dann hinnehmbar, wenn nur eine dünne Schicht abgeschieden werden soll, bspw. eine Schicht mit einer Schichtdicke kleiner als zwei Mikrometer.
Bei einer Weiterbildung wird als Anode eine Elektrode geschaltet, die das Abscheidematerial enthält oder aus dem Abscheidematerial besteht. Alternativ wird als Anode eine inerte Elektrode geschaltet, d.h. eine Elektrode, die sich beim Galvanisieren nicht zersetzt, wobei das Abscheidematerial als Salz oder als Salzlösung der Elektrolytlösung zugesetzt wird.
Bei einer nächsten Weiterbildung wird das zu beschichtende Material nach dem Ausbilden des nicht zu beschichtenden Materials ausgebildet. Bspw. wird das zu beschichtende Material nach einer Abscheidung des nicht zu beschichtenden Materials abgeschieden.
Bei einer anderen Weiterbildung wird das zu beschichtende
Material unter Verwendung einer Maske galvanisch abgeschieden. Anschließend wird die Maske entfernt. Erst danach wird das selektive galvanische Verfahren ohne Maske durchgeführt.
Bei einer Weiterbildung werden die folgenden Schritte ausgeführt : - Ausbilden einer ganzflächigen elektrisch leitfähigen Wachs- tumskeimbildungsschicht, die insbesondere aus Kupfer besteht oder mindestens vierzig Atomprozent Kupfer enthält, nach dem Ausbilden des nicht zu beschichtenden Materials und vor dem Ausbilden des zu beschichtenden Materials, - Entfernen der Wachstumskeimbildungsschicht in Bereichen, die nicht von dem zu beschichtenden Material bedeckt sind, nach dem Entfernen der Maske, wobei das nicht zu beschichtende Material freigelegt wird.
Die Wachstumskeimbildungsschicht bzw. Seedlayer hat eine hohe elektrische Leitfähigkeit, so dass auch Schichten des zu beschichtenden Materials mit einer großen Schichtdicke unter Verwendung von hohen Stromdichten schnell abgeschieden werden können. Außerdem erhöht die Seedlayer die mechanische Haftung der zu beschichtenden Schicht.
Bei einer Weiterbildung wird eine weitere beim selektiven Galvanisieren nicht zu beschichtenden Materialschicht nach dem Ausbilden des zu beschichtenden Materials und des nicht zu beschichtenden Materials ausgebildet, vorzugsweise mit einem galvanischen Verfahren. Damit wird bspw. auf einem Vorsprung des zu beschichtenden Materials eine Deckfläche abgeschieden. Nur die Seitenflächen des Vorsprungs werden dann beim selektiven Galvanisieren beschichtet.
Bei einer Weiterbildung bildet das zu beschichtende Material einen Vorsprung, der über das nicht zu beschichtende Material hinausragt. Alternativ liegen das zu beschichtende Material und das nicht zu beschichtende Material in einer Ebene. Bei einer dritten Alternative ist das zu beschichtende Material etwas zurückgesetzt, z.B. um höchstens 200 Nanometer. Bei der zweiten Alternative und der dritten Alternative wird das zu beschichtende Material vorzugsweise chemisch mechanisch poliert, wobei das nicht zu beschichtende Material als Polierstoppschicht dient. Bei einer anderen Weiterbildung ist das Abscheidematerial ein das zu beschichtende Material chemisch passivierendes Material. Besonders geeignete Abscheidematerialien sind Edelmetalle oder Metalle die eine passivierende Oxidschicht an der Luft bilden.
Andere Weiterbildungen betreffen das nicht zu beschichtende Material, das bei einer Weiterbildung aus Tantal oder aus Tantalnitrid besteht oder mindestens vierzig Atomprozent
Tantal enthält. Bei einer alternativen Weiterbildung besteht das nicht zu beschichtende Material aus Wolfram oder Wolframtitan bzw. enthält mindestens vierzig Prozent Wolfram. Bei einer Ausgestaltung ist der Titananteil kleiner fünfzehn Prozent, bspw. zehn Atomprozent. Die genannten Materialien lassen sich für die Herstellung von integrierten Halbleiterschaltungsanordnungen gut prozessieren und haben eine Barrierewirkung gegen Kupferdiffusion.
Andere Weiterbildungen betreffen das Abscheidematerial. So gilt alternativ:
- dass das Abscheidematerial Zinn ist oder Zinn enthält,
- dass das Abscheidematerial Silber ist oder Silber enthält,
- dass das Abscheidematerial Gold ist oder Gold enthält, - dass das Abscheidematerial Nickel oder Nickelphosphor ist oder Nickel enthält,
- dass das Abscheidematerial Palladium ist oder Palladium enthält.
Bei einer nächsten Weiterbildung wird nach dem selektiven galvanischen Abscheiden des Abscheidematerials mindestens ein weiteres selektives galvanisches Abscheideverfahren mit einem anderen Abscheidematerial durchgeführt. Beispielsweise werden zwei weitere selektive galvanische Abscheideverfahren durch- geführt. Bei einer Ausgestaltung wird eine Schichtenfolge aus oben für das Abscheidematerial genannten Materialien erzeugt, insbesondere nacheinander die folgenden Schichten: - eine Nickelschicht oder eine nickelhaltige Schicht, z .B . eine Nickelphosphorschicht, auf Kupfer, wobei sich eine dünne terniäre Grenzschicht ergibt, die gute Eigenschaften bzgl . der Verhinderung von Elektromigration bzw. Diffusion hat, - danach eine Palladiumschicht oder eine palladiumhaltige Schicht,
- danach eine Goldschicht oder eine goldhaltige Schicht . Durch die Verwendung einer Schichtfolge werden auch die positiven Eigenschaften verschiedner Materialien kombiniert .
Bei einer anderen Weiterbildung wird als nicht zu beschichtendes Material ein Material gewählt, an dem sich das Abscheidematerial bei der gewählten Elektrolytlösung erst bei einer solchen Abscheidespannung als geschlossene Schicht abscheiden würde, die die angelegte Galvanisierungsspannung um mehr als 100 Millivolt oder um mehr als 200 Millivolt überschreitet, insbesondere betragsmäßig.
Metalle lassen sich generell in die folgenden drei Gruppen einteilen :
- normal reaktive Metalle mit sehr geringen Überspannungen kleiner als 10 Millivolt : Cadmi m Cd, Quecksilber Hg, Blei Pb, Zinn Sn, Thallium Tl, u. a .
- gehemmt reaktive Metalle mit mittleren Überspannungen zwi- sehen 10 Millivolt und 100 Millivolt : Silber Ag, Gold Au,
Wismut Bi, Kupfer Cu, Antimon Sb, u. a.
- träge Metalle mit hohem Überspannungen zwischen 100 Millivolt und 1 Volt : Kobalt Co, Eisen Fe, Nickel Ni, Palladium Pd, Platin Pt, Titan Ti, Rhenium Re, u . a .
Bei der Einteilung ist zu beachten, dass die angegebenen Überspannungen nur die Größenordnung und nicht die genauen Werte betreffen, da nur die Größenordnung der Überspannung von dem Metall bestimmt wird, an dem abgeschieden wird. Der genaue Wert der Überspannung hängt u.a. vom Elektrolyten und vom Abscheidematerial ab. Damit können insbesondere Metalle an den Grenzen eines Bereiches auch dem angrenzenden Bereich zugeordnet werden.
Eine große Selektivität lässt sich dann erreichen, wenn das zu beschichtende Material und das nicht zu beschichtende Material aus verschiedenen Gruppen gewählt werden. Wird sowohl als zu beschichtendes Material als auch als nicht zu beschichtendes Material ein träges Metall gewählt, d.h. Metalle der dritten Gruppe, so sollte zwischen den Überspannun- gen der gewählten Metalle eine möglichst große Überspannungs- differenz bestehen.
Bei einer nächsten Weiterbildung besteht die Elektrolytlösung aus einer neutralen Lösung, einer sauren Lösung oder aus einer basischen Lösung, insbesondere aus einer abgesehen von Lösungsmittel Zusatzstoff reien Lösung. Alternativ enthält die Elektrolytlösung Zusätze, die insbesondere mindestens eine der folgenden Eigenschaften beeinflussen:
- die Oberflächenrauheit des abgeschiedenen Materials, - die Geschwindigkeit der Abscheidung,
- die Abscheidung an Feldspitzen an dem nicht zu beschichtenden Material.
Bei einer Ausgestaltung ist die Elektrolytlösung frei von einem Reduktionsmittel.
Die Erfindung betrifft außerdem eine integrierte Schaltungsanordnung, die in der folgenden Reihenfolge mit zunehmendem Abstand von einem Substrat enthält:
- eine elektrisch leitfähige Leitbahn oder Anschlussplatte, - eine elektrisch leitfähige Grundschicht,
- eine Kupferleitbahn, die aus Kupfer besteht oder Mindestens vierzig Prozent Kupfer enthält.
Außerdem enthält die Schaltungsanordnung eine die Kupferleitbahn an der vom Substrat abgewandten Seite und an mindestens einer Seitenfläche bedeckende elektrisch leitfähige Hilfsschicht aus einem anderen Material als die Leitbahn und die Grundschicht. Die Grundschicht ragt über die Seitenfläche hinaus, insbesondere verursacht durch ein nachträgliches Strukturieren der Grundschicht nach dem Aufbringen der Hilfsschicht. Eine solche Schaltungsanordmαng entsteht auch bei der Durchführung des erfindungsgemäßen Verfahrens, so dass die oben genannten technischen Wirkungen auch für die Schaltungsanordnung gelten.
Im Folgenden wird die Erfindung an Hand der beiliegenden Figuren erläutert. Darin zeigen: Figuren 1A und IB Herstellungsstufen bei der Herstellung einer integrierten Schaltungsanordnung.
Das Verfahren zum Herstellen einer integrierten Schaltungsanordnung 10 beginnt ausgehend von einem Substrat 12, das z.B. mehrere nicht dargestellte Metallisierungslagen und einen halbleitenden Hauptkörper aus z.B. Silizium enthält. Die Metallisierungslagen enthalten jeweils eine Vielzahl von Leitbahnen und Vias, die innerhalb einer Metallisierungslage durch ein Intralagendielektrikum und zwischen benachbarten Metallisierungslagen durch ein Interlagendielektrikum isoliert sind. Auf dem Hauptkörper aus Silizium sind eine Vielzahl von Halbleiterbauelementen ausgebildet, z.B. Feldeffekttransistoren einer Speicherschaltung oder eines Prozessors.
Wie in Figur 1A dargestellt ist, wird auf das Substrat 12 eine obere Aluminiumschicht 14 aufgebracht und unter Verwendung eines fotolithografischen Verfahrens strukturiert, wobei ein Anschlusspad 16 erzeugt wird. Die Aluminiumschicht 14 und auch das Anschlusspad 16 haben bspw. eine Dicke im Bereich von 500 Nanometern bis zu zwei Mikrometern, im Ausführungsbeispiel von 500 Nanometern. Das Anschlusspad 16 hat bspw. eine rechteckige oder quadratische Grundfläche. Eine Abmessung des Anschlusspads 16 beträgt bspw. etwa 80 Mikrometer.
Nach dem Strukturieren der Aluminiumschicht 14 wird eine Passivierungsschicht 18 abgeschieden. Die Passivierungs- schicht 18 hat bspw. eine Schichtdicke im Bereich von 500 Nanometern bis zu zwei Mikrometern, im Ausführungsbeispiel von 500 Nanometern. Die PassivierungsSchicht 18 enthält bspw. eine Oxidschicht und eine darüber liegende Nitridschicht. Mit Hilfe eines fotolithografischen Verfahrens werden in die Passivierungsschicht 18 für eine obere Kupferlage 19 eine
Vielzahl von Aussparungen eingebracht, von denen in Figur 1A eine Aussparung 20 dargestellt ist. Die Kupferlage 19 dient bspw. der Umverdrahtung von jeweils einem zentralen Anschluss auf mehrere Anschlussplatten 16. Die Kupferlage 19 ist bspw. in einer Leistungsschaltanwendungen mit Schaltströmen größer 1 Ampere pro integriertem Schaltkreis enthalten. Die Aussparung 20 hat bspw. ebenfalls einen rechteckigen oder quadratischen Querschnitt. Jedoch hat die Aussparung 20 einen kleineren Durchmesser als das Anschlusspad 16. Im Ausführungsbei- spiel beträgt der Durchmesser der Aussparung 20 etwa 60 Mikrometer.
Nach dem Erzeugen der Aussparung 20 wird ganzflächig eine Tantal-Barrierenschicht 22 alternativ eine Tantalnitrid- schicht aufgebracht, deren Schichtdicke bspw. im Bereich von 20 Nanometern bis zu 200 Nanometern liegt. Im Ausführungsbei- spiel hat die Barriereschicht 22 eine Schichtdicke von 50 Nanometern. Die Barriereschicht 22 wird bspw. aufgesputtert .
Nach dem Aufbringen der Barriereschicht 22 wird ganzflächig eine Kupferschicht 24 aus reinem Kupfer aufgebracht, z.B. mit einem Kupferanteil größer als 98 Atomprozent. Die Dicke der Kupferschicht 24 liegt bspw. im Bereich von 80 Nanometern bis 150 Nanometern. Im Ausführungsbeispiel hat die Kupferschicht 24 eine Dicke von 100 Nanometern. Beispielsweise wird die Kupferschicht 24 aufgesputtert .
Wie weiter in Figur 1A dargestellt ist, wird anschließend auf die Kupferschicht 24 eine Resistschicht 26 aufgebracht, z.B. eine Fotoresistschicht mit einer Schichtdicke von dreißig
Mikrometern. Die Resistschicht 26 wird belichtet und entwi- ekelt, wobei oberhalb der Aussparung 20 eine Aussparung 28 für eine Leitbahn entsteht.
Wie weiter in Figur 1A gezeigt ist, wird anschließend eine Leitbahn 52 galvanisch abgeschieden, wobei gleich zu Beginn eine hohe Stromdichte verwendet wird. Das Material der Leitbahn 52 ist im Ausführungsbeispiel Kupfer alternativ eine Kupferlegierung, die mit einer Schichtdicke im Bereich von bspw. fünf bis zwanzig Mikrometern abgeschieden wird. Im Ausführungsbeispiel hat die Leitbahn 52 eine Schichtdicke von zwanzig Mikrometern.
Figur IB zeigt, dass nach dem Abscheiden der Kupferleitbahn 52 die Resistschicht 26 wieder entfernt wird, so dass die Kupferleitbahn 52 frei liegt. Nasschemisch oder trockenchemisch werden anschließend die freiliegenden Bereiche der Kupferschicht 24 von der Barriereschicht 22 entfernt, wobei zwischen der Leitbahn 52 und der Barriereschicht 22 ein Kupferbereich 24a entsteht.
Nach dem Entfernen der freiliegenden Bereiche der Kupferschicht 24 wird ein selektives Galvanisieren durchgeführt, bei dem die ganzflächige Barriereschicht 22 vorzugsweise am Waferrandbereich mit einem Minuspol einer Spannungsquelle verbunden wird. Das Substrat 12 wir in ein Elektrolytbad getaucht, bspw. in ein sauren Bad, z.B. MSA (methane sulpho- nic aeid) . Im Elektrolytbad befindet sich beispielsweise im Abstand von weniger als 10 Zentimetern, z.B. im Abstand von fünf Zentimetern eine Anodenplatte aus Zinn. Das Galvanisie- ren wird bspw. bei einer Badtemperatur von 25 Grad Celsius durchgeführt. Die Galvanisierungsspannung muss empirisch ermittelt werden und hängt bspw. ab von:
- der Leitfähigkeit des Bades, die z. B. von der Ionen- bzw. Anionenkonzentrationen bestimmt wird, - den oben genannten Überspannungen,
- der Temperatur. Bei Versuchen zur Abscheidung von Zinn auf Kupfer wurden Galvanisierungsspannungen im Bereich von 0,5 bis 1,5 Volt gewählt .
Beim selektiven Galvanisieren wird bspw. eine lötfähige Pas- sivierungsschicht 54 aus Zinn oder einer Zinnlegierung mit gleichmäßiger Schichtdicke nur an der Kupferleitbahn 52 und nicht auf der Barriereschicht 22 abgeschieden. Die Dicke der Passivierungsschicht 54 liegt bspw. zwischen 10 Nanometern und drei Mikrometern. Die Passivierungsschicht 54 passiviert die Kupferleitbahn 52 insbesondere gegen Oxidation.
Danach wird die Barriereschicht 22 in Bereichen 56 entfernt, die nicht von der Passivierungsschicht 54 und damit nicht von der Leitbahn 52 bzw. dem Kupferbereich 24a bedeckt sind.
Dabei wird bspw. nasschemisch oder trockenchemisch geätzt. Es entsteht aus der Barriereschicht 22 ein Barriereschichtbereich 22a zwischen dem Kupferbereich 24a und dem Anschlusspad 16. Der Barriereschichtbereich 22a ragt lateral über die Aussparung 20, den Kupferschichtbereich 24a und über die Leitbahn 52 hinaus. In Normalenrichtung des Substrats 12 betrachtet liegt ein Vorsprung 58 des Barriereschichtbereiches 24a zwischen dem am nächsten zum Substrat 12 angeordneten Bereich der Passivierungsschicht 54 und der Passivie- rungsschicht 18 bzw. dem Substrat 12. Der Vorsprung 58 läuft um die gesamte Leitbahn 52 herum, in einer Ebene, die parallel zum Substrat 12 liegt.
Mit Hinblick auf das Entfernen der Kupferschicht 24 und der Barriereschicht 22 werden möglichst kleine Schichtdicken für die Kupferschicht 24 und für die Barriereschicht 22 gewählt, ohne jedoch deren eigentliche Stromzuführfunktion bzw. Barrierefunktion zu stark zu beeinträchtigen.
Zusammenfassend lässt sich feststellen, dass nach der galvanischen Kupferabscheidung der Kupferstrukturen die Maskenbzw. Resistschicht entfernt wird. Danach wird eine gegebenen- falls vorhandene Seedlayer entfernt . Optional werden Reinigungsverfahren bzw. Verfahrensschritte zur Vorbereitung der Abscheidung ausgeführt. Unmittelbar danach werden die Kupferstrukturen mit einem geeigneten Material wie Zinn (Sn) , Silber (Ag) , Gold (Au) oder ähnlichen Materialien unter geeigneten Prozessbedingungen selektiv beschichtet.

Claims

Patentansprüche
1. Verfahren zum Abscheiden, mit den Schritten: Ausbilden eines bei einem selektiven Abscheiden mit einem
Abscheidematerial (54) nicht zu beschichtenden Materials (22) an einem Substrat (12, 16, 18),
Ausbilden eines bei dem selektiven Abscheiden mit dem Abscheidematerial (54) zu beschichtenden Materials (52) an dem Substrat (12), wobei sowohl das nicht zu beschichtende Material (22) als auch das zu beschichtende Material (52) elektrisch leitfähig sind,
Durchführen eines selektiven galvanischen Verfahrens, bei dem das nicht zu beschichtende Material (22) und das zu beschichtende Material (52) einer Elektrolytlösung ausgesetzt werden, bei dem das nicht zu beschichtende Material (22) und das zu beschichtende Material (52) als Kathode geschaltet werden, bei dem , als Abscheidematerial ein Material verwendet wird, das kein Kupfer enthält oder dessen Kupferanteil kleiner als fünf Atomprozent ist, und bei dem zwischen einer Anode und der Kathode eine Abscheidespannung mit einem Wert angelegt wird, der eine Abscheidung des Abscheidematerials (54) auf dem zu beschichten- den Material bewirkt, und wobei als nicht zu beschichtendes Material (22) mindestens ein Material gewählt wird, auf dem bei der angelegten Abscheidespannung und der gewählten Elektrolytlösung kein Abscheidematerial (54) oder keine geschlossene Schicht des Abscheidematerials (54) oder nur eine Schicht mit einer
Schichtdicke abgeschieden wird, die kleiner als 20 Prozent der Schichtdicke der auf dem zu beschichtenden Material (52) abgeschiedenen Schicht aus Abscheidematerial (54) ist.
2. Verfahren nach Anspruch 1, dadurch gek ennzeichnet , dass das nicht zu beschichtende Material (52) den Galvanisierungsstrom führt, und/oder dass als Anode eine Elektrode geschaltet wird, die das Abscheidematerial (54) enthält oder aus dem Abscheidematerial besteht, oder dass als Anode eine inerte Elektrode geschaltet wird, wobei das Abscheidematerial als Salz oder als Salzlösung der Elektrolytlösung zugesetzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das zu beschichtende Material (52) nach dem Ausbilden des nicht zu beschichtenden Materials (22) ausgebildet wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Schritte:
Ausbilden des zu beschichtenden Materials (52) unter Verwen- düng einer Maske (28) mit einer strukturierten galvanischen Abscheidung,
Entfernen der Maske (28) nach dem Ausbilden des zu beschichtenden Materials (52) und vor dem Durchführen des selektiven galvanischen Verfahrens.
5. Verfahren nach Anspruch 4 , g e k e n n z e i c h n e t d u r c h die Schritte :
Ausbilden einer ganzflächigen elektrisch leitfähigen Wachstumskeimbildungsschicht (24) , die insbesondere aus Kupfer besteht oder mindestens vierzig Atomprozent Kupfer enthält, nach dem Ausbilden des nicht zu beschichtenden Materials (22) und vor dem Ausbilden des zu beschichtenden Materials (52) , Entfernen der Wachstumskeimbildungsschicht (22) in Bereichen, die nicht von dem zu beschichtenden Material (52) bedeckt sind, nach dem Entfernen der Maske (28), wobei das nicht zu beschichtende Material (22) freigelegt wird.
6. Verfahren nach Anspruch einem der vorhergehenden Ansprüche, gekennzeichnet durch die Schritte: Ausbilden einer weiteren nicht zu beschichtenden Materialschicht nach dem Ausbilden des zu beschichtenden Materials (52) und des nicht zu beschichtenden Materials (22) , vorzugsweise mit einem galvanischen Verfahren.
7. Verfahren nach einem der vorhergehenden Ansprüche,, d a - durch gekennzeichnet, dass mindestens eines der folgenden Merkmale gegeben ist: als Abscheidematerial (54) wird ein das zu beschichtende
Material (52) chemisch passivierendes Material gewählt,, als Abscheidematerial (54) wird ein leicht bondbares Material gewählt, als Abscheidematerial wird ein anderes Material verwendet als das zu beschichtende Material, als zu beschichtende Material (52) wird Kupfer oder eine mindestens vierzig Atomprozent Kupfer enthaltende Kupferle- gierung oder Gold oder eine mindestens vierzig Atomprozent
Gold enthaltende Goldlegierung oder Palladium oder eine mindestens vierzig Atomprozent Palladium enthaltende Palladiumlegierung oder Silber oder eine mindestens vierzig Atomprozent enthaltende Silberlegierung gewählt, das zu beschichtende Material bildet einen Vorsprung, der über das nicht zu beschichtende Material hinausragt, oder das zu beschichtende Material ist bezogen auf das nicht zu beschichtende Material planar oder um höchstens 200 Narxometer zurückgesetzt, wobei das zu beschichtende Material vorzugs- weise chemisch mechanisch poliert wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das nicht zu beschichtenden Material (22) aus Tantal oder aus Tantalnitrid besteht oder mindestens vierzig Atomprozent Tantal enthält, oder dass das nicht zu beschichtende Material (22) aus Wolfram oder Wolframtitan besteht oder mindestens vierzig Prozent Wolfram enthält.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Abscheidemate- rial (54) Zinn ist oder mindestens vierzig Atomprozent Zinn enthält, oder dass das Abscheidematerial (54) Silber ist oder mindestens vierzig Atomprozent Silber enthält, oder dass das Abscheidematerial (54) Gold ist oder mindestens vierzig Atomprozent Gold enthält, oder dass das Abscheidematerial (54) Nickel oder Nickelphosphor ist oder mindestens vierzig Atomprozent Nickel enthält, oder dass das Abscheidematerial (54) Palladium ist oder min- destens vierzig Atomprozent Palladium enthält.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem selektiven galvanischen Abscheiden des Abscheidematerials (54) min- destens ein weiteres selektives galvanisches Abscheideverfahren mit einem anderen Abscheidematerial durchgeführt wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als nicht zu be- schichtendes Material (22) ein Material gewählt wird, an dem sich das Abscheidematerial (54) bei der gewählten Elektrolytlösung erst bei einer solchen Abscheidespannung als geschlossene Schicht abscheiden würde, die die angelegte Galvanisierungsspannung um mehr als 100 Millivolt oder um mehr als 200 Millivolt überschreitet, insbesondere betragsmäßig.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Elektrolytlösung aus einer sauren Lösung oder aus einer basischen Lösung besteht, insbesondere aus einer abgesehen von der Base oder der Säure zusatzstofffreien Lösung, oder dass die Elektrolytlösung Zusätze enthält, die insbesondere mindestens eine der folgenden Eigenschaften beeinflussen: die Oberflächenrauheit des abgeschiedenen Materials (54) , die Geschwindigkeit der Abscheidung, die Unterdrückung der Abscheidung an Feldspitzen an dem nicht zu beschichtenden Material (22) .
13. Integrierte Schaltungsanordnung (10), die in der folgenden Reihenfolge mit zunehmenden Abstand von einem Substrat (12) enthält: eine elektrisch leitfähige Leitbahn oder Anschlussplatte (16), eine elektrisch leitfähige Grundschicht (22a) , eine Leitbahn (52), und mit einer die Leitbahn (52) an mindestens einer Seitenfläche bedeckenden elektrisch leitfähigen Hilfsschicht (54) aus einem anderen Material als die Leitbahn (52) und die Grundschicht (22), wobei die Grundschicht (22a) über die Seitenfläche hinausragt.
14. Schaltungsanordnung (10) nach Anspruch 13, dadurch gekennzeichnet , dass ein Vorsprung (58) der Grundschicht (22a) um mindestens zehn Nanometer oder um mindestens fünfzig Nanometer über die Seitenfläche hinausragt, und/oder dass der Vorsprung um die Dicke der abgeschiedenen Schicht über die Seitenfläche hinausragt, und/oder dass die Hilfsschicht (54) an der am weitesten vom Substrat entfernten Seite des Vorsprungs (58) der Grundschicht (22a) auf Stoß angeordnet ist.
15. Schaltungsanordnung (10) nach Anspruch 13 oder 14, gekennzeichnet durch eine elektrisch isolierende Isolierschicht (18) mit mindestens einer Aussparung (20) in der zumindest ein Teil der Grundschicht (22a) angeordnet ist, wobei vorzugsweise auch ein Teil der Leitbahn (52) in der Aussparung (22) angeordnet ist.
16. Schaltungsanordnung (10) nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet , dass die Schaltungsanordnung (10) mit einem Verfahren nach einem der An- sprüche 1 bis 12 hergestellt worden ist.
PCT/EP2004/052786 2003-12-13 2004-11-03 Verfahren zum abscheiden, insbesondere auf kupfer, und integrierte schaltungsanordnung Ceased WO2005057643A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10360206.2 2003-12-13
DE10360206A DE10360206B4 (de) 2003-12-13 2003-12-13 Verfahren zum selektiven galvanischen Abscheiden in einer integrierten Schaltungsanordnung, insbesondere auf Kupfer, und integrierte Schaltungsanordnung

Publications (1)

Publication Number Publication Date
WO2005057643A1 true WO2005057643A1 (de) 2005-06-23

Family

ID=34672982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/052786 Ceased WO2005057643A1 (de) 2003-12-13 2004-11-03 Verfahren zum abscheiden, insbesondere auf kupfer, und integrierte schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE10360206B4 (de)
WO (1) WO2005057643A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
US3926747A (en) * 1974-02-19 1975-12-16 Bell Telephone Labor Inc Selective electrodeposition of gold on electronic devices
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
EP1003209A1 (de) * 1998-11-17 2000-05-24 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
TW490718B (en) * 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
AU2003228974A1 (en) * 2002-05-07 2003-11-11 Memgen Corporation Method of and apparatus for forming three-dimensional structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
US3926747A (en) * 1974-02-19 1975-12-16 Bell Telephone Labor Inc Selective electrodeposition of gold on electronic devices
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
EP1003209A1 (de) * 1998-11-17 2000-05-24 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE10360206A1 (de) 2005-07-21
DE10360206B4 (de) 2008-05-29

Similar Documents

Publication Publication Date Title
DE19820878B4 (de) Verfahren zum Abscheiden einer Materialschicht auf einem Substrat
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
EP2162922A1 (de) Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben
DE102016100026A1 (de) Leitende externe Anschlussstruktur und Verfahren zu ihrer Herstellung
DE10314502A1 (de) Ein Verfahren zum Beschichten einer Halbleiterstruktur
DE102005014748B4 (de) Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
DE10232612B4 (de) Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE3643898A1 (de) Verfahren zur bildung eines leitfaehigen musters auf einer halbleiteroberflaeche
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE2654476C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht
DE69914294T2 (de) Verfahren zur Herstellung einer leitenden Struktur
DE10360206B4 (de) Verfahren zum selektiven galvanischen Abscheiden in einer integrierten Schaltungsanordnung, insbesondere auf Kupfer, und integrierte Schaltungsanordnung
DE102012111831B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE1696084C (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit Hilfe selektiver elektrolytischer Ätzung
DE2128360A1 (de) Verfahren zur Bildung von ohmschen Kontakten an Metall Isolator Halbleiter bauteilen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase