Beschreibung
Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen ErkennungsSystemen und Verfahren zum Herstellen des- selben
Die Erfindung betrifft ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen.
Solche auch als AOI-Systeme (automatische optische Inspektion) bezeichneten optischen Erkennungssysteme werden bei der SMD- Technologie (surface mounted device) u. a. nach der Erzeugung von Lotpastendepots auf zugehörigen Kontaktpads zur anschließenden Montage der SMD-Bauelemente eingesetzt. Hierbei sollen eventuelle bei der Aufbringung der Lotpaste auftretende Fehler im Fertigungsprozess frühzeitig erkannt werden, um fehlerhaft mit Lotpaste versehene Leiterplatten aus dem Prozess auszusondern, bevor für das fehlerhafte Bauteil weitere Fertigungskosten entstehen. Hierbei wird dem Umstand Rechnung getragen, dass die Lotpastenapplikation auf Leiterplatten bei dem SMD-
Prozess die weitaus größte Fehlerquelle bildet.
Um die Eignung von optischen Erkennungssystemen zur Überwachung der Lotpastenapplikation auf Leiterplatten zu ermitteln und diese so zu konfigurieren, dass sie zunächst fehlerfreie Lotpastendepots erkennen, ist es üblich, ein Muster der fraglichen Leiterplatte als Testmittel zu verwenden, auf dem nachweislich keine fehlerhaften Lotpastendepots vorhanden sind (so genanntes „golden board") . Diese können beispielsweise mehr- mals hintereinander einer Prüfung durch das optische Erkennungssystem unterzogen werden, wobei durch einen Vergleich der Prüfungsergebnisse ermittelt werden kann, ob das optische ErkennungsSystem zuverlässig arbeitet. Ist das optische Erken-
nungssystem einmal konfiguriert, so kann es fehlerhafte Lot- pastendepots durch einen Vergleich mit der Geometrie des „golden boards" erkennen. Wie groß die Abweichungen fehlerhafter Lotpastendepots von der Sollgeometrie sein müssen, damit sie von optischen ErkennungsSystem erkannt werden, lässt sich mit dem oben genannten Verfahren nicht ermitteln.
Weiterhin ist gemäß der DE 42 27 667 AI eine transparente Testplatte bekannt, die auf der Oberseite schwarze Markierun- gen aufweist und der anderen Seite weiß unterlegt ist, so dass die Markierungen optisch erfasst werden können. Gemäß der DE 198 30 474 AI können auch zur optischen Erfassung geeignete Testklebestrei en auf Schaltungsträger aufgeklebt werden. Gemäß der WO 85/00885 können zum Kalibrieren eines Scanners auch Muster aus Licht streuenden Elementen auf eine Platte aufgebracht werden.
Die Aufgabe der Erfindung ist es, ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetztem optischen ErkennungsSystem anzugeben, welches eine vergleichsweise zuverlässige Bewertung des optischen ErkennungsSystems ermöglicht .
Diese Aufgabe wird erfindungsgemäß durch ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erken- nungssystem gelöst, bei dem ein Trägerbauteil als Ersatz für ein in der Montage zum Einsatz kommendes Substrat vorgesehen ist, wobei Erhebungen als Nachbildungen von in der Fertigung auf dem Substrat hergestellten Lotpastendepots zumindest mit einer Decklage des Trägerbauteils zusammen als einstückiges Urformbauteil ausgebildet sind. Als Testplatte wird also keine mit Lotpastendepots versehene Leiterplatte wie z. B. ein „golden board" zur Verfügung gestellt, sondern erfindungsgemäß als Ersatz hierfür ein einstückig ausgebildetes Prüfnormal bzw.
ein mehrlagiges Prüfnormal, bei dem die Erhebungen mit der Decklage in einem Stück hergestellt sind. Dies hat den wesentlichen Vorteil, dass das Prüfnormal gegenüber Umwelteinflüssen sehr viel unempfindlicher ist, so dass es auch über einen län- geren Zeitraum hinweg definierte Bedingungen für eine vergleichende Untersuchung der optischen Erkennungssysteme zur Verfügung stellt. Hierdurch ist es auch möglich, verschiedene optische Erkennungssysteme untereinander zu vergleichen. Für das Prüfnormal kommt ein Material zum Einsatz, welches eine hin- reichende Beständigkeit hinsichtlich eventueller Verformungen aufweist. Durch dieses Material werden auch die Lotpastendepots ersetzt, die wegen ihrer pastenförmigen Konsistenz bereits bei einer versehendlichen Berührung während der Handhabung einer gewöhnlichen Testplatte wie einem „golden board" verformt werden könnten.
Für das erfindungsgemäße Prüfnormal ist es vorteilhaft, dass das Trägerbauteil oder die Decklage mit den Erhebungen urformtechnisch hergestellt ist. Hierbei wird für das Prüfnormal ei- ne geeignete Form hergestellt, so dass vorteilhaft eine Vielzahl von Prüfnormalen mit annähernd denselben Prüfparametern hergestellt werden kann. Eine andere Möglichkeit des Urformens besteht in stereolitographischen Verfahren bei denen das Prüfnormal direkt in dem flüssigen Ausgangsmaterial erzeugt wird.
Eine Ausgestaltung der Erfindung sieht vor, dass das Prüfnormal mit Schichten versehen ist, die die optischen Eigenschaften eines mit Lötdepots bedruckten Substrates nachbilden. Eine Beschichtung des einstückig ausgebildeten Prüfnormals hat den Vorteil, dass die optischen Eigenschaften des Materials, aus dem das Prüfnormal einstückig hergestellt ist, nicht beachtet werden müssen. Die optischen Eigenschaften werden vielmehr durch geeignete Beschichtungen der unterschiedlichen Regionen
des Prüfnormals erzeugt, wobei diese derart ausgewählt werden, dass die optischen Eigenschaften einer originalen Leiterplatte mit Kontaktpads und Lotpastendepots möglichst realitätsnah nachempfunden wird. Zu diesem Zweck können die nachgebildeten Lotpastendepots beispielsweise mit Nickel und die nachgebildeten Kantaktpads mit Gold me-tallisiert werden. Auf das Trägerbauteil kann weiterhin ein Lötstoplack aufgebracht werden.
Gemäß einer anderen Ausgestaltung der Erfindung ist vorgese- hen, dass die Erhebungen auf dem Trägerbauteil in Gruppen derart angeordnet sind, dass die Gruppen den Lotpastenmustern für typische, bei der SMD-Montage verwendete Bauteile entsprechen. Hierdurch können vorteilhaft die auf realen Leiterplatten befindlichen Lotpastenmuster, d. h. Konfigurationen von Kontakt- pads und Lotpastendepots nachempfunden werden, so dass mittels des Prüfnormals die optischen Erkennungssysteme unter möglichst realitätsnahen Bedingungen getestet werden können. Die Lotpastenmuster können beispielsweise für quad flat packages (im Folgenden QFP) , ball grid arrays (im Folgenden BGA) oder passive 0201- oder 0402-Bauelemente vorgesehen werden.
Gemäß einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass mit den Erhebungen auf dem Trägerbauteil bei der SMD-Montage auftretende Fehler bei der Lotpastenapplikation nachgebildet sind. Die gezielte Nachbildung von solchen Fehlern hat den Vorteil, dass die zu testenden optischen Erkennungssysteme auch im Bezug auf ihre Fähigkeit untersucht werden können, typische beim Lotpastenauftrag auftretende Fehler zu erkennen. Voraussetzung hierfür ist, dass die Fehler auf dem Prüfnormal genau bekannt sind, so dass das Ergebnis des optischen Erkennungssystems bezüglich einer zuverlässigen Fehlererkennung ausgewertet werden kann. Zu diesem Zweck kann die genaue Geometrie des Prüfnormals beispielsweise auf einem Da-
tenträger gespeichert werden, der gemeinsam mit dem Prüfnormal verwendet wird. Eine anclere Möglichkeit besteht darin, einen Datenträger mit den Solldaten des Prüfnormals zu versehen, also mit Daten, die die definierten Fehler gerade nicht berück- sichtigen, sondern eine theoretisch fehlerfreie Geometrie der Lotpastenmuster. Mittels dieser Daten kann eine Fehlererkennung des optischen Erkennungssystems bei der Untersuchung des Prüfnormals provoziert -werden.
Im Folgenden werden verschiedene Fehler bei der Lotpastenapplikation beschrieben, die durch das Prüfnormal nachgebildet werden können. Für den Fall, dass das Prüfnormal durch Abfor- mung einer mittels Schablonen mit Lotpastendepots bedruckten Leiterplatte hergestellt wird, wird außerdem jeweils eine Mδg- lichkeit aufgezeigt, wie mittels einer solchen Schablone gezielt der besagte Fehler erzeugt werden kann.
Es ist vorteilhaft, wenn als Fehler ein Versatz mindestens eines Lotpastendepots auf einem zugehörigen Kontaktpad nachge- bildet ist. Dieser Fehler tritt bei der Lotpastenapplikation auf Leiterplatten beispielsweise dann auf, wenn zwischen der Druckschablone für die Lotpaste und dem Substrat ein toleranzbedingter Versatz vorliegt. Mit einer Druckschablone kann dieser Fehler für das Prüfnormal also auch bewusst erzeugt wer- den, indem bestimmte Schablonenfenster im Bezug auf die zu bedruckenden Kontaktpads versetzt in die Schablone gestanzt werden.
Weiterhin ist es vorteilhaft, wenn als Fehler ein nur unvoll- ständig mit Lotpaste bedrucktes und/oder ein völlig unbedrucktes Kontaktpad nachgebildet ist. Dies kann erreicht werden, wenn in der Druckschablone für das Prüfnormal ein Schablonenfenster beispielsweise mit einem dieses durchlaufenden Steg
versehen wird oder ein Schablonenfenster komplett weggelassen wird.
Es ist auch vorteilhaft, wenn als Fehler eine Brücke zwischen zwei Lotpastendepots nachgebildet ist. Dies kann beispielsweise mit einer Schablone zur Erzeugung des Prüfnormals erreicht werden, bei der zwei benachbarte Schablonenfenster über eine Ausnehmung miteinander verbunden werden, so dass beim Druck der Lotpaste die Brücke sozusagen mitgedruckt wird.
Es ist auch vorteilhaft, wenn als Fehler bei einem Lotpastendepot eine Volumenabweichung vom Sollvolumen nachgebildet ist. Diese lässt sich dadurch erzeugen, dass in der Druckschablone Schablonenfenster mit vergrößerter oder verkleinerter Quer- schnittsfläche vorgesehen werden, wodurch sich die aufgebrachte Menge an Lotpaste dosieren lässt.
Weiterhin bezieht sich die Erfindung auf ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage eingesetztem optischem Erkennungssystem.
Wie bereits erwähnt, ist es üblich als Testplatten konventionell hergestellte Leiterplatten mit Lotpastendepots („golden boards") zu verwenden, um optische Erkennungssysteme zu tes- ten.
Aufgabe der Erfindung ist es, ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem anzugeben, mit dem sich Prüfnormale mit gleichbleibenden Eigenschaften herstellen lässt.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage
eingesetzten optischen Erkennungssystem gelöst, bei dem ein Substratbauteil mit Lotpastendepots versehen wird, von dem Substratbauteil mit den Lotpastendepots eine Negativform insbesondere durch Mikroabformung abgeformt wird und in der Nega- tivform insbesondere durch Mikroabformung das Prüfnormal abgeformt wird. Hierdurch wird sichergestellt, dass von einem zunächst auf konventionellem Wege hergestellten Original einer Leiterplatte mit Lotpastendepots eine Negativform erzeugt wird, mit deren Hilfe eine Vielzahl von Prüfnormalen abgeformt werden kann, welche hinsichtlich ihrer Geometrie vorteilhaft einen hohen Grad an Übereinstimmung aufweisen. Außerdem sind die so erzeugten Prüfnormale vorteilhaft beständig gegen Umwelteinflüsse, die die Eigenschaften von auf konventionellem Wege hergestellten Testplatten beeinflussen können. Das Ver- fahren der Mikroabformung eignet sich dabei in besonderer Weise, da die fein strukturierten, aus Lotkügelchen und Bindemittel bestehenden Oberflächen der Lotpastendepots fast fehlerfrei abgebildet werden können.
Gemäß einer vorteilhaften Ausbildung des Verfahrens ist vorgesehen, dass das Prüfnormal als Urprüfnormal verwendet wird, von dem für die Prüfung der optischen ErkennungsSysteme weitere Prüfnormale gemäß dem bereits erläuterten Verfahren abgeformt werden. Hierdurch lässt sich vorteilhaft eine sehr große Zahl an gleichartigen Prüfnormalen erzeugen, so dass die Untersuchung von optischen ErkennungsSystemen auch bei einer großen Anzahl von potentiellen Anwendern und über einen längeren Zeitraum mit konstanten Randbedingungen möglich ist und diese Ergebnisse untereinander vergleichbar werden. Von dem Urprüfnormal kann nämlich immer wieder eine Abformung vorgenommen werden, so dass sich eine Vielzahl von Formwerkzeugen für die Herstellung der Prüfnormale erzeugen lässt. Hierdurch lassen sich auch bei großen Stückzahlen die äußerst feinen O-
berflächenstrukturen der Lotpastendepots mit hoher Maßgenauigkeit herstellen, so dass die aufgrund der Oberflächenstruktur der Lotpastendepots entstehenden optischen Eigenschaften mit den hergestellten Prüfnormalen vorteilhaft realitätsnah nach- gebildet werden können.
Eine weitere Ausbildung des Verfahrens sieht vor, dass aus den Lotpastendepots abgeformte Erhebungen und/oder Kontaktpadab- formungen des Prüfnormals derart beschichtet werden, dass die optischen Eigenschaften von Lotpastendepots bzw. Kontaktpads nachgebildet werden. Eine solche Beschichtung kann beispielsweise erfolgjen, indem zunächst eine Maske auf das Prüfnormal aufgelegt wird, mit der die Kontaktpads mit Gold bedampft werden können. Hierbei werden auch die Lotpastendepots beschich- tet, welche daher aufgrund ihrer abweichenden optischen Eigenschaften mittels einer zweiten Maske mit Nickel beschichtet werden können. Hierbei sind die Kontaktpads mit abgedeckt, so dass nur die Lotpastendepots mit einer weiteren Schicht versehen werden, die die Goldschicht überdeckt. Als Ergebnis erhält man Nachbilcdungen von Lotpastendepots auf Kontaktpads die unabhängig vom verwendeten Grundwerkstoff für das Prüfnormal die optischen Eigenschaften (Reflexionsverhalten) des abgeformten Originals aufweisen.
Eine andere Ausgestaltung des Verfahrens sieht vor, dass das Prüfnormal auf der die Erhebungen tragenden Seite außerhalb der Kontaktpadabformungen mit einer Lötstopschicht beschichtet wird. Hierd"urch lässt sich vorteilhaft realitätsnah die Oberfläche der Leiterplatte nachbilden, die bei der SMD-Fertigung regelmäßig außerhalb der Kontaktpads mit einem Lötstoplack versehen wird.
Weitere Einzelheiten der Erfindung werden im Folgenden anhand der Zeichnung beschrieben. Hierbei zeigen
Figur 1 ein Ausführungsbeispiel des erfindungsgemäßen Prüfnormals als schematische Aufsicht, Figur 2 und 3 Erhebungen als Ersatz für Lotpastendepots auf Kontaktpadabformungen als schematische Aufsicht, die
Figuren 4a bis 4e ausgewählte Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens für das Prüfnormal als schematische Schnitte und
Figur 5 einen Ausschnitt eines Ausführungsbeispiels des erfindungsgemäßen Prüfnormals als Querschnitt .
Auf einem Prüfnormal 11 gemäß Figur 1 sind verschiedene Lot- pastenmuster 12a, 12b, 12c dargestellt. Die Lotpastenmuster bestehen, wie im Folgenden noch näher dargestellt, aus Erhebungen 13 (vgl. Figur 2), die mit einer Lotpastendepots entsprechenden Geometrie ausgebildet sind. Diese befinden sich auf Kontaktpadabformungen 14 (vgl. Figur 2), die den Kontaktpads einer originalen Leiterplatte entsprechen.
Die Lotpastenmuster 12a sind für QFPs unterschiedlichen Formats vorgesehen. Weiterhin sind Lotpastenmuster 12b für BGAs mit unterschiedlichen Abständen zwischen den Kontakten vorgesehen. Die Lotpastenmuster 12c sind in Figur 3 genauer beschrieben. An den Rändern der Leiterplatte sind außerdem optische Ausrichtungshilfen 11a vorgesehen.
Die Erhebungen 13, 13a, 13b in Figur 2 weisen alle einen Versatz 15 gegenüber den Kontaktpadabformungen 14 auf, so dass diese über den Rand der Kontaktpadabformungen 14 hinausragen. Da der Versatz 15 der Erhebungen einen Versatz von Lotpasten-
depots aufgrund eines toleranzbedingt versetzten Aufsetzens einer Druckschablone auf dem zu belotenden Substrat simuliert, bei dem alle Lotpastendepots um genau denselben Betrag versetzt sind, kann eine realitätsnahe Geometrie in den Lotpas- tenmustern 12a herbeigeführt werden, indem alle Erhebungen 13 zumindest einer Reihe 16 (vgl. auch Figur 1) von Kontaktpadab- formungen 14 des Lotpastenmusters 12a versetzt ausgebildet werden. Weitere durch die Erhebungen 13a, 13b nachgebildete Fehler werden in den Erläuterungen zur Figur 3 genauer behan- delt.
In Figur 3 ist eines der Lotpastenmuster 12c vergrößert dargestellt. Es wird deutlich, dass die Lotpadabformungen 14 derart angeordnet sind, dass diese Plätze Pl bis P12 für 0402- Bauelemente 17 bilden, auf denen letztere montiert werden können. Bei jeweils benachbarten Plätzen P sind die Kontaktpadab- formungen 14 jeweils so angeordnet, dass benachbarte 0402- Bauelemente 17 um jeweils 90° versetzt montiert werden könnten. Durch das Lotpastenmuster 12c wird damit eine Geometrie geschaffen, die zur Prüfung des optischen Erkennungssystems bei Vorliegen von Lotpastendepots für passive Bauelemente mit großer Packungsdichte geeignet ist, wobei in den Lotpastenmustern 12c (vgl. Figur 1) unterschiedliche Rastermaße für jeweils benachbarte Kontaktpadabformungen berücksichtigt werden können .
Auf den Kontaktppadabformungen 14 sind Erhebungen ausgebildet, mit denen unterschiedliche Fehler nachgebildet werden. Die Erhebungen 13 weisen keine Fehler auf. Die Erhebungen 13c bei P3 weisen im Bezug auf das ebenfalls in Figur 3 dargestellte x-y-
Koordinatensystem einen x-Versatz auf. Die Erhebungen 13d bei P4 weisen einen y-Versatz auf und die Erhebungen 13e bei P5 haben einen Versatz sowohl in x- als auch in y-Richtung. Erhe-
bungen 13f der benachbarten Plätze P6 und P7 sind weiterhin über eine Brücke 18 aus Lotpaste verbunden. Die Erhebungen 13a bei P9 sind nicht vollständig ausgebildet. Vergleichbare Fehler bei Lotpastendepots entstehen beispielsweise, wenn Lot- werkstoff in der Druckschablone hängen bleibt bzw. die Fenster in der Druckschablone nicht vollständig mit Lotwerkstoff ausgefüllt werden. Zuletzt weisen die Erhebungen 13g bei P10 ein zu geringes und bei Pll ein zu großen Volumen auf.
In der Figur 4 sind ausgewählte Schritte einer Fertigung des erfindungsgemäßen Prüfnormals durch das Verfahren der Mikroabformung dargestellt. Gemäß Figur 4a wird zunächst ein mit Lotpastendepots 19 bedrucktes Substratbauteil 20 auf eine feste Unterlage 21 gelegt und mit einem Gießharz 22 (z. B. UV- Acrylat) in einer geeignete Menge begossen. Anschließend wird mittels einer Haltevorrichtung 23 eine Glasplatte 24 auf das Gießharz abgesenkt, so dass dieses die Lotpastendepots 19 auf dem Substratbauteil 20 vollständig umschließt. Da die Glasplatte durchlässig für UV-Strahlung 25 ist, kann das gegenüber UV-Strahlung empfindliche Gießharz in einem folgenden Schritt ausgehärtet werden, so dass auf der Glasplatte eine Negativform 26 der Oberfläche des Substratbauteils 20 mit den Lotpastendepots 19 entsteht.
In einem zweiten Abformschritt gemäß Figur 4b kann die Negativform 26 mit der Glasplatte 24 zusammen in die Haltevorrichtung 23 eingelegt werden. Auf die Unterlage 21 wird eine Grundplatte 27 gelegt, auf deren Oberfläche Gießharz verteilt wird. Anschließend wird die Negativform 26 der Grundplatte 27 derart angenähert, dass das Gießharz die Negativform 27 füllt und dabei eine Decklage 28 und die Negativformen der Lotpastendepots 19 ausfüllende Erhebungen 13 ausbildet. Durch eine Belichtung mit UV-Strahlen 25 kann das so erhaltende Prüfnor-
mal ausgehärtet werden und nach erfolgter Aushärtung aus der Erzeugungsvorrichtung entnommen werden. Das Prüfnormal weist dann ein Trägerbauteil 29, bestehend aus Grundplatte 27 und Decklage 28 auf, wobei die Erhebungen 13 einstückig mit der Decklage 28 ausgebildet sind (vgl. Figur 4c) .
Bei dem Verfahrensschritt gemäß Figur 4c wird das Prüfnormal mit einer Maske 30 abgedeckt, um anschließend die in den Maskenöffnungen freiliegenden Strukturen mit Metall zu bedampfen. In Figur 4c ist die Bedampfung der Erhebungen 13 mit Nickel entlang der angedeuteten Pfeile 31 dargestellt. Analog hierzu können auch nicht näher dargestellte Kontaktpadabformungen 14 (vgl. Figur 5) mit Gold bedampft werden.
Der Fertigungsschritt gemäß Figur 4e dient zur Beschichtung des Trägerbauteils 29 mit einer Lötstopschicht 32. Zu diesem Zweck wird ein Lötstoplack ganzflächig auf das Prüfnormal 11 aufgetragen und anschließend durch eine Fotomaske 33 derart partiell belichtet, dass die Bereiche außerhalb der Erhebungen 13 und der Kontaktpadabformungen (nicht dargestellt) ausgehärtet werden. Die Pfeile 34 deuten den Lichteinfall an. Anschließend werden die nicht ausgehärteten Bestandteile des Lötstoplackes entfernt.
Der Figur 5 kann man den Aufbau des Prüfnormals 11 entnehmen.
Das Trägerbauteil 29 besteht aus der Grundplatte 27 und der auf dieser aufgetragenen, aus dem Gießharz gebildeten Decklage 28. Mit der Decklage 28 einstückig hergestellt sind die Erhebungen 13 und auch die Kontaktpadabformungen 14, die durch Ab- formung des Substratbauteils 20 mit den Lotpastendepots 19 (vgl. Figur 4a) in der Negativform 26 (vgl. Figur 4b) nachgebildet sind. Auf den Kontaktpadabformungen 14 sowie den Erhebungen 13 ist eine Goldschicht 35 aufgetragen. Die Goldschicht
35 ist im Bereich der Erhebung 13 weiterhin durch eine Nickelschicht 36 abgedeckt. Dadurch erscheint die Kontaktpadabformung 14 in einer Goldoptik und die Erhebung 13 in einer Nickeloptik, wodurch das optische Verhalten des Originals reali- tätsgetreu nachgebildet ist. Weiterhin ist außerhalb der Kontaktpadabformungen die Lötstopschicht 32 aufgetragen.
Die Erhebung weist weiterhin die im Schnitt erkennbare Oberflächenstruktur der Lotpastendepots 19 auf, wobei das wolken- artige Schnittbild durch die im Bindemittel des Lotwerkstoffes gebundenen Lotkügelchen entsteht . Das in den Figuren 4a und 4b dargestellte Verfahren der Mikroabformung der Lotpastendepots eignet sich in besonderer Weise zur Abformung der Lotpastendepots mit einer zur Abbildung der Lotkügelchen hinreichenden Genauigkeit. Da diese das optische Verhalten der Oberfläche des Lotpastendepots beeinflussen, kann durch die feinstrukturierte Nachbildung der Lotpastendepots ein besonders realitätsnahes Erscheinungsbild der Erhebungen erzeugt werden.