WO2005034353A1 - Field programmable gate array rewrite system - Google Patents

Field programmable gate array rewrite system Download PDF

Info

Publication number
WO2005034353A1
WO2005034353A1 PCT/JP2003/012725 JP0312725W WO2005034353A1 WO 2005034353 A1 WO2005034353 A1 WO 2005034353A1 JP 0312725 W JP0312725 W JP 0312725W WO 2005034353 A1 WO2005034353 A1 WO 2005034353A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
address
information
programmable gate
gate array
Prior art date
Application number
PCT/JP2003/012725
Other languages
French (fr)
Japanese (ja)
Inventor
Masaki Yamamoto
Takayasu Mochida
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2005509315A priority Critical patent/JP4156626B2/en
Priority to PCT/JP2003/012725 priority patent/WO2005034353A1/en
Publication of WO2005034353A1 publication Critical patent/WO2005034353A1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748Structural details of configuration resources

Definitions

  • the present invention relates to a field programmable gate array rewriting system, an address management device, and a field programmable gate array rewriting method.
  • a field programmable gate array (hereinafter simply referred to as an FPGA) add a circuit (add function) to an unused area (unused circuit part) of the circuit determination RAM while the operation is continued.
  • the following rewriting technologies are considered as rewriting technologies.
  • an address decoder is added to the circuit determination RAM.
  • circuit determination address and the circuit determination data are input into the FPGA in the FPGA operation continuation state.
  • the address decoder stores the circuit determining data in the circuit determining RAM according to the circuit determining address.
  • Patent Document 1
  • Patent Document 2
  • the user transmits the circuit determination data to the circuit determination RAM in the FPGA together with the circuit determination address.
  • the user has only to rewrite the FPG A circuit by managing the circuit determination address manually or by a method similar to manual.
  • the circuit determination data to the FPGA is transferred to the circuit determination RAM.
  • the user determines the circuit determining address for each circuit determining data.
  • the circuit determination information when rewriting a circuit of a field programmable gate array, even if a user does not give a circuit determination address of an unused area of the circuit determination information storage means, the circuit determination information is stored in the circuit determination information. It is an object of the present invention to provide a field programmable gate array rewriting system, an address X management device, and a field programmable gate array rewriting method which can be stored in an unused area of a storage means. . Disclosure of the invention
  • a rewriting system for a field programmable gate array is a circuit for indicating a storage area of the circuit determining information in a circuit determining information storage unit for storing circuit determining information which is information of a circuit to be generated.
  • Dress for decision A field programmable gate array comprising a storage destination determining means for storing the circuit determining information in the circuit determining information storage means,
  • Storage means for storing the circuit determination information
  • Address storage means for storing information of addresses not used in the circuit determination information storage means
  • the information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and Address management means having information and additional means for outputting the circuit determination address.
  • the address management means may include:
  • a control unit is provided for controlling the timing at which the circuit determining information and the circuit determining address are output from the adding unit.
  • the circuit determining information storage means stores the circuit determining information in a state where the operation of the field programmable gate array is continued. You.
  • the circuit determination information may include:
  • the information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
  • the address management means may include:
  • a writing unit that inputs the circuit determining information and the circuit determining address output from the adding unit and outputs the circuit determining information and the circuit determining address in parallel to the field programmable gate array.
  • the address management means may include:
  • the circuit determining information and the circuit determining address output from the adding means are input, and the circuit determining information and the circuit determining address are multiplexed and serially multiplexed.
  • the address storage means may include:
  • the information of the circuit determining address added to the circuit determining information by the adding means is stored as the information of the used address.
  • the circuit determination information is stored in the circuit determination information storage unit.
  • An address management device connected to a field programmable gate array including storage destination determination means for storing in a circuit determination information storage means,
  • Storage means for storing the circuit determination information
  • Address storage means for storing information on addresses not used in the circuit determination information storage means
  • the information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and Additional means for outputting information and the circuit determination address.
  • a control unit is provided for controlling the timing at which the circuit determining information and the circuit determining address are output from the adding unit.
  • the circuit determination information includes:
  • the information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
  • the circuit determining information and the circuit determining address output from the adding means are input, and the circuit determining information and the circuit determining address are multiplexed and serially output to the field programmable gate array.
  • Writing means for writing are input, and the circuit determining information and the circuit determining address are multiplexed and serially output to the field programmable gate array.
  • the address storage means stores the address data
  • the information of the circuit determining address added to the circuit determining information by the adding means is stored as the information of the used address.
  • a rewriting method of the field programmable gate array of the present invention includes a storage step of storing circuit determination information for determining a circuit generated in the field programmable gate array in a storage means,
  • the information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and An additional step for outputting information and the circuit determination address,
  • a circuit determining information storage step for storing the circuit determining information in the circuit determining information storage means in accordance with a circuit determining address indicating a storage area of the circuit determining information.
  • the rewriting method of the field programmable gate array of the present invention includes a control step of controlling a timing at which the circuit determining information and the circuit determining address are output from the additional step.
  • the circuit determining information storage means stores the circuit determining information in a state where the operation of the field programmable gate array is continued.
  • the circuit determining information may include: The information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
  • the method for rewriting a field programmable gate array includes a writing step of making the circuit determining information and the circuit determining address output in the additional step parallel and outputting the parallel information to the field programmable gate array. Is provided.
  • the rewriting method of the field programmable gate array according to the present invention may further comprise a method of multiplexing the circuit determining information and the circuit determining address output in the adding step and serially outputting the multiplexed information to the field programmable gate array. Comprising steps.
  • the information of the circuit determining address added to the circuit determining information in the adding step is stored as the address of the used address.
  • the method includes a step of storing a used address to be stored in the means.
  • the present invention has an address management means for adding a circuit determining address to circuit determining information such as circuit determining data and outputting the FPGA which can be rewritten in an operation continuation state.
  • the circuit determination information is information for determining a circuit generated in the FPGA. This circuit determination information is created by the user and input to the address management means.
  • the circuit determination information is, for example, information indicating a logical expression of a circuit generated in FPGA.
  • the FPGA circuit generation unit has, for example, an S-RAM and a flip-flop (hereinafter, also simply referred to as FF), and the S-RAM and the flip-flop form a circuit corresponding to the circuit determination information.
  • FF flip-flop
  • a look-up table indicating an output corresponding to a predetermined input is created by S-RAM, and a predetermined delay is given by FF to form a circuit corresponding to the circuit determination information.
  • the circuit determining address is an address indicating an area for storing circuit determining information in the circuit determining information storage means. Then, in the present invention, the address storage means provided in the address management means stores the address information of the unused area in the circuit determination information storage means such as the circuit determination RAM in the FPGA.
  • the adding means adds a circuit determining address to the circuit determining information to be written in the circuit determining information storing means and outputs the information to the FPGA.
  • the user in rewriting the circuit of the FPGA, the user does not determine the address of the unused area of the circuit determination information storage means, but the circuit determination information is stored in the unused area of the circuit determination information storage means. Can be stored.
  • the unused area of the circuit determination information storage means is stored for each circuit determination information for changing the FPGA circuit. There is no need to determine the address.
  • the rewriting of the circuit of the FPGA is performed as a series of operations without the involvement of the user. It can be done by automation.
  • the address management means manages the unused addresses of the circuit determination information storage means, an additional circuit is generated in an unused area of the circuit determination information storage means while the operation of the FPGA is continued. Then, the circuit can be rewritten.
  • the circuit used for the operation is not overwritten and rewritten, so that the operation continuation state of the FPGA is changed.
  • the circuit can be rewritten while maintaining it.
  • the present invention it is possible to generate a replacement circuit and a switching circuit for a defective circuit in an operation continuation state of the FPGA to remedy the defective circuit.
  • a replacement circuit and a switching circuit for a defective circuit in an operation continuation state of the FPGA to remedy the defective circuit.
  • the present invention for example, in an exchange device or the like in which a system down is not recognized. It is possible to rewrite the FPGA circuit, such as adding functions and fixing bugs, while continuing operation.
  • a method of providing a circuit determining address and circuit determining information to a circuit determining information storage means for an FPGA that can be rewritten in an operation continuous state, that is, the circuit determining address is used.
  • the way of writing the circuit determination information into the circuit determination information storage means was undefined.
  • the circuit specification address and the interface specification between the circuit determination information and the circuit determination information storage unit are undefined.
  • the circuit determination information storage means stores the circuit determination address and the circuit determination information. It is necessary to prepare the peripheral environment of the FPGA so that the method of writing to the FPGA can be defined.
  • the storage destination determining means such as an address decoder stores which circuit determining information in which circuit determining address. It is possible to determine whether to store.
  • the address management means includes control means for controlling the circuit determining address of the adding means and the output timing of the circuit determining information, the user can control the address of the circuit determining information of the circuit to be rewritten. There is no need to decide when to enter control measures.
  • rewriting the circuit of the field programmable gate array refers to adding a new circuit to the field programmable gate array, modifying a circuit already formed on the field programmable gate array, and modifying the field programmable gate array. This includes any of the cases where the circuits already formed in the array are deleted, the case where wiring for connecting each circuit is generated, or any combination thereof.
  • field programmable gate array failures include It can include operations other than normal operations such as failure of the grammar gate array and operation delay.
  • adding means for adding a circuit determining address to circuit determining information and outputting the circuit determining information means that the circuit determining information and the circuit determining address of the circuit determining information are associated with each other and output.
  • FIG. 1 is an overall schematic diagram of a first embodiment of a field programmable gate array rewriting system of the present invention
  • FIG 2 is an internal block diagram of the address management unit shown in Figure 1;
  • FIG. 3 is a timing chart showing an example of the write timing of the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 4 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 5 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 6 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 7 is a schematic diagram of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 8 is a schematic diagram of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 9 shows the rewriting system of the field programmable gate array of the present invention.
  • FIG. 4 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the present invention
  • FIG. 10 is a table showing a sequence of a method of switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 11 is an overall schematic diagram of a second embodiment of the field programmable gate array rewriting system of the present invention.
  • FIG. 12 is a timing chart showing an example of the write timing of the second embodiment of the field programmable gate array rewriting system of the present invention.
  • FIG. 1 is an overall schematic diagram of a first embodiment of a field programmable gate array rewriting system according to the present invention.
  • the field programmable gate array rewriting system of the present embodiment includes an address management unit 100 and a field programmable gate array 101.
  • the field programmable gate array 101 is composed of an address decoder 102, a circuit determining RAM 103, a connection net 104, and circuit generators 108, 109, 110, 1 1 1, 1 1 1, 1 1 2, 1 1 3, 1 1 4, 1 1 5.
  • the number of circuit generators is not limited to the number shown in FIG. 1, but may be another number.
  • the circuit determining RAM 103 stores circuit determining data 105 for generating a circuit. Store.
  • the circuit determination data 105 stored in the circuit determination RAM I 03 is circuit data already generated in each circuit generation unit.
  • the circuit determination RAM 103 has a used area 106 and an unused area 107.
  • an area for storing circuit determination data is specified by an address.
  • connection net 104 is formed by wiring that connects each circuit generation unit shown in FIG.
  • each circuit generating unit shown in FIG. 1 corresponds to the address of the circuit determining RAM 103.
  • a circuit corresponding to the circuit determination data 105 stored in the circuit determination RAM 103 is generated.
  • each circuit generation unit of FPGA 101 includes an S-RAM for generating a logic circuit and flip-flops (FF). Further, each circuit generator of FPGA 101 has an FF for switching the circuit generator to another circuit generator.
  • FF logic circuit and flip-flops
  • circuit determination data 105 stored in the circuit determination RAM 103 is generated in each circuit generation unit, a look-up table indicating an output corresponding to a predetermined input by the S-RAM Then, a circuit corresponding to the circuit determination data is formed by giving a predetermined delay to the FF.
  • the look-up table formed in S—RAM is determined by the circuit determination data stored in the circuit determination RAM103.
  • the circuit generation unit 108 can function as, for example, a switching circuit. Further, the circuit generation unit 109 can function as, for example, a correction circuit.
  • the switching circuit is a circuit for switching a defective circuit to a correction circuit when there is a defective circuit.
  • a repair circuit is a circuit that can be switched in place of a circuit in which a failure has occurred.
  • the address management unit 100 outputs a circuit determination address (FPGAADDRESS) and circuit determination data (FPGADATA).
  • the circuit determination data is information for determining a circuit generated in the circuit generation unit of the FPGA. That is, the circuit determination data is information for determining a logic circuit determined by a combination of the S-RAM lookup table and the FF of the circuit generation unit.
  • This circuit determination data is stored in the circuit determination RAM 103. Then, based on the circuit determination data 105 stored in the circuit determination RAM 103, a circuit corresponding to the circuit determination data is generated in the circuit generation unit.
  • circuit determination address is an address for indicating an area for storing circuit determination data 105 in the circuit determination RAM 103.
  • the circuit determining address output from the address management unit 100 is input to the address decoder 102.
  • the circuit determination data output from the address management unit 100 is input to the circuit determination RAM 103.
  • the address decoder 102 stores the circuit determination data in the address indicated by the circuit determination RAM 103 based on the input circuit determination address.
  • the circuit determination data is the same as the circuit determination address of the circuit determination RAM 103 regardless of whether or not the operation of the FPGA 101 is continuing. Can be stored in the area.
  • the circuit determination RAM 103 is used. Since the circuit determination data is stored in the unused area of the FPGA, the operation of the device using the FPGA is not interrupted.
  • circuit generation unit a circuit corresponding to the circuit determination data stored in the circuit determination RAM 103 is generated by the circuit generation unit.
  • FIG. 2 is an internal block diagram of the address management unit shown in FIG.
  • the address management unit writes the FPGA data interface 201, the new data storage unit 202, the previously written address storage unit 203, and It includes a write order control unit 204, a write address addition unit 205, and an FPGA write interface 206.
  • the circuit determination data is input to the FPGA data interface 201 in accordance with the order of rewriting of the FPGA circuit which the user intends to perform.
  • the FPGA data interface 201 receives circuit determination data to be output to the FPGA, and outputs the data to the new data storage unit 202.
  • the new data storage unit 202 stores the circuit determination data output from the FPGA data interface 201.
  • the write order control unit 204 notifies the write address addition unit 205 of the timing to output the circuit determination data to which the circuit determination address has been added.
  • the write order control unit 204 determines the circuit to which the next circuit determination address is added after the circuit determination data to which the circuit determination address is added is written to the FPGA to generate the circuit. Notifying the write address addition unit 205 of the timing of writing the data for FPGA to the FPGA to generate the circuit.
  • the write order control unit 204 counts the number of write clocks, and the circuit determination address with the circuit determination address added to the write address addition unit 205. Notify when to output data for FPGA to FPGA write interface 206.
  • the write order control unit 204 controls the timing of writing the circuit determination data to which the circuit determination address has been added to the FPGA 101, so that the user This eliminates the need to determine the timing for inputting the determination data to the address management unit 100.
  • the write address adding unit 205 obtains the address of the unused area of the circuit determination RAM from the previous write address storage unit 203. In the write address adding section 205, the address of the unused area of the circuit determination RAM acquired from the previous write address storage section 203 becomes the circuit determination address.
  • the write address adding unit 205 stores the circuit determination data obtained from the new data storage unit 202 and the circuit determination address of the unused area obtained from the previous write address storage unit 203.
  • the address of the circuit determining RAM used this time is stored as the address of the use area of the circuit determining RAM in the FPGA.
  • the circuit determining address and the circuit determining data are output to the circuit determining RAM in the FPGA in the order output from the write address adding section 205.
  • FIG. 3 is a timing chart showing an example of the write timing of the first embodiment of the field programmable gate array rewriting system of the present invention.
  • an address for circuit determination and data for circuit determination are multiplexed and output serially.
  • circuit decision data such as additional circuits and correction circuits are written to the circuit decision RAM so that the address decoder can distinguish between the circuit decision address and the circuit decision data.
  • Data to the FPGA is there.
  • the FPGA write interface 206 outputs the circuit determination address and the circuit determination data 303 to the FPGA 101 in serial. I do.
  • the FPGA write interface 206 writes all of the circuit determination address and the circuit determination data 303 to the FPGA 101 in synchronization with the write clock 302.
  • the FPGA write interface 206 inputs the write start enable 301 to the FPGA 101 and then outputs the circuit determination address and the circuit determination data 303 to the FPGA. Do.
  • the FPGA write interface 206 outputs the first bit of the circuit determination address to the FPGA 101 at the rising edge of the clock. .
  • the FPGA write interface 206 determines the first circuit at the next rising edge of the clock. The remaining bits of the address are output to the FPGA 101.
  • the FPGA write interface 206 similarly outputs the circuit determination data of the first circuit determination address at every rising edge of the clock. To the FPGA 101.
  • the FPGA write interface 206 finishes outputting the final circuit determination address and circuit determination data, it stops the write clock 302 and ends the write.
  • the operation of the faulty circuit does not match the operation of the repair circuit due to the fault.
  • FIGS. 4 to 9 are schematic diagrams of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention
  • FIG. 10 shows the field of the present invention.
  • 6 is a table showing an order of a method of switching a defective circuit to a repair circuit in the first embodiment of the programmable gate array rewriting system.
  • the circuit generation XX of the write A d ress means the RAM A d d X X area for circuit determination in FIG. 4 to FIG.
  • circuit-determining RAMAddXX region shown in FIGS. 4 to 9 is a circuit generation unit corresponding to the address XX of the circuit-determining RAM103 shown in FIG.
  • circuit-determining RAMAddXX region and the circuit generation XX of the write Adress shown in FIG. 10 in FIGS. 4 to 9 are also simply referred to as an address XX.
  • connection nets are formed between the RAMAddXX regions for circuit determination.
  • the latch FF 501 is an FF provided in the defective circuit 401 from the beginning for circuit switching, separately from the FF forming the look-up table and the logic circuit by the S-RAM. As shown in FIG. 1O, in the writing order 0, the failure continues before the correction.
  • the inactivated latch FF501 is added to the address 2B.
  • the inactivated latch FF501 is connected to the control gate 403 in a region corresponding to the address 2B of the circuit determination RAM103. .
  • the FPGA modifies the correction circuit 61 and the switching circuit 6 connected to the input of the deactivated latch FF501. 0 2 and a switching point information circuit 603 are generated.
  • the circuit determination data input to the FPGA includes the correction circuit 61, the switching circuit 62 connected to the input of the inactivated latch FF501, and the switching point information circuit 6. 0 3 is generated.
  • the address information is switched to the address 1A, and the point information circuit 603 is generated (write order 2).
  • the area of the address 1A where the switching point information circuit 603 is generated is an area of the unused circuit generation unit.
  • a switching circuit 602 is generated at address 2A (write order 3).
  • the area of address 2A where the switching circuit 602 is generated is an unused area.
  • the address 1A is connected to the address 2A (write order 4).
  • the address 1A and the address 2A are connected, for example, by forming a wiring in an unwired area of the connection net shown in FIG.
  • a correction circuit 601 is generated at the address 2C (write order 5).
  • the area of the address 2C where the correction circuit 600 is generated is an unused area of the circuit generation unit.
  • the address 1B is connected to the address 2C (write order 6).
  • the address 1B and the address 2C are connected to each other by a wiring formed in an unwired area of the connection net shown in FIG. 6, for example.
  • the address 2C and the address 2B are connected (write order 7).
  • the address 2C and the address 2B are connected by, for example, a wiring formed in an unwired area of the connection net shown in FIG.
  • the switching circuit 602 inputs switching point information from the switching point information circuit 603.
  • This switching point information is input by a user who is monitoring the operation of the FPGA.
  • This switching point information indicates, for example, the timing at which the operation of the malfunctioning circuit 401 and the operation of the correction circuit 601 that are periodically operating coincide with each other.
  • the switching point information if the switching circuit 602 counts at a constant period, the value of the defective circuit 401 and the correction circuit 601 is determined by any value of the count. Information indicating whether the operations match can be given.
  • the switching circuit 602 outputs the coincidence signal to the deactivated latch FF501 at the timing indicated by the switching point information.
  • the switching circuit 602 outputs this coincidence signal to the inactivated latch FF501, so that when the operation of the defective circuit 401 coincides with the operation of the correction circuit 601, The operation switches from the defective circuit 401 to the correction circuit 601.
  • address 2A and address 2B are connected (write order 8).
  • the address 2A and the address 2B are connected by forming a wiring in a non-wiring area.
  • control gate 403 is released, and as shown in FIG. 10, at the address 2B, the control gate 403, which is an AND for a selector, is opened. Perform Pu IIUp (write order 9), and then activate the deactivated latch FF501. The Pul I Up of the control gate 403 rewrites the data to the address 2B again.
  • the switching circuit 602 latches the in-line signal so that the operation is switched from the defective circuit 401 to the correction circuit 601.
  • Output to FF501 (Fig.10, Write for circuit correction end). That is, switching is performed at a predetermined switching timing. If these series of operations are not performed by writing the circuit determination data output to the circuit determination RAM in the FPGA in the order of addresses, the operations will not switch properly.
  • an apparatus or method such as a tool for performing a series of operations is required.
  • the address management unit 100 determines a circuit determination address of circuit determination data for generating circuits such as the correction circuit 600 and the switching circuit 600.
  • the address management unit 100 together with the determined circuit determining address, stores circuit determining data for generating circuits such as the correction circuit 61 and the switching circuit 62.
  • the data is output to the RAM 103 for circuit determination in the FPGA as data with addresses in a sequence.
  • the user does not need to manage the address of the unused area in the circuit determination RAM 103.
  • an additional circuit / correction circuit is generated in an unused area of the circuit determination RAM 103, so that the operation of the FPGA is maintained even when a circuit is added or corrected. Can be.
  • the present embodiment is effective when applied to a case where a function is added or a defect is corrected while the operation is continued in an exchange device or the like in which system stoppage is not recognized.
  • the address management unit 1000 and the FPGA 101 can be connected to each other.
  • P The second embodiment of the field programmable gate array rewriting system
  • FIG. 11 is an overall schematic diagram of a second embodiment of the field programmable gate array rewriting system of the present invention.
  • FIG. 12 is a field programmable gate array rewriting system of the present invention.
  • 9 is a timing chart showing an example of a write timing according to the second embodiment.
  • This embodiment is different from the first embodiment of the above-described field programmable gate rewriting system in that a circuit determining address and a circuit determining address output from the address managing unit to the circuit determining RAM are different.
  • the point is that the data interface is a parallel twin.
  • Other structures and operations of the present embodiment are the same as those of the above-described first embodiment, and therefore, the points different from the above-described first embodiment will be mainly described below.
  • the system for rewriting the field programmable gate includes an address management unit 110 and a field programmable gate array 1101.
  • the field programmable gate array 1101 is composed of an address decoder 1102, a circuit determination RAM 1103, a connection net 1104, and a circuit generation section 1108, 110. 9, 1 1 1 0, 1 1 1 1 1, 1 1 1 2, 1 1 1 3, 1 1 1 4, 1 1 1 5.
  • the number of circuit generators is not limited to the number shown in FIG. 11, but may be another number.
  • the circuit determination RAM 110 stores the circuit determination data 111.
  • circuit determination RAM 1103 has a used area 1106 and an unused area 1107.
  • the area for storing the circuit determination data is specified by the address.
  • connection net 1104 is formed by wiring that connects the circuit generation units to each other.
  • connection nets 111, 104 have circuit generators 111, 111, 111, 112, 113, 111, 114, and 111, as use areas. Is formed.
  • the address management unit 11010 outputs a circuit determination address (FPGA ADDRESS) and circuit determination data (FPGADATA) in parallel twin.
  • FPGA ADDRESS circuit determination address
  • FPGADATA circuit determination data
  • the address for circuit determination output from the address management unit 110 is input to the address decoder 110.
  • the circuit determination data output from the address management unit 110 is used for circuit determination. Input to RA I 103.
  • the address decoder 111 stores the circuit determination data in the circuit determination RAM 110 based on the input circuit determination address.
  • the address decoder 1102 writes an additional circuit, a correction circuit, and the like to the circuit-determining RAM 1103. Must be given to FPGA 111 so that they can be distinguished and written.
  • the present embodiment is an embodiment in which a circuit determining address and circuit determining data are output to the field programmable gate array 111 in parallel twin.
  • the parallel twin means that two signal lines, a signal line for a circuit determination address and a signal line for a circuit determination data, are provided between the address management unit 1101 and the FPGA 1101. Means to exist.
  • one or more of the signal line of the circuit determining address and the signal line of the circuit determining data may be any number of two or more. You may do it. That is, in the present invention, the circuit determining address and the circuit determining data may be output to the field programmable gate array 111 in parallel.
  • the output of the circuit determination address and the circuit determination data to the field programmable gate array in parallel twin is performed by the FPGA write interface 206 shown in FIG.
  • the FPGA write interface 206 is used to write the circuit determination address 122 3 and the circuit determination data 122 4 to the FPGA 110 1. All are performed in synchronization with the write clock 122.
  • the FPGA write interface 206 inputs the write start enable signal 1201 to the FPGA 110, and then sets the circuit determination address to the FPGA 110. 1 '2 0 3 and data for circuit determination 1 204 are output.
  • the FPGA write interface 206 receives the first write clock 122 At the rising edge, the address for circuit determination 1 203 Outputs “!” Bit with circuit decision data 1 204 to FPGA 110 1.
  • FPGA write intuff:!: 206 is the first write clock 1
  • the operation of rewriting the defective circuit of the FPGA to the correction circuit is the same as the operation described with reference to FIGS. 4 to 10 in the first embodiment.
  • the interface between the circuit determination address and the circuit determination data output from the address management unit 110 to the circuit determination RAM 1103 is parallel, it is serial. Compared to the case where parallel is used, rewrite completion time is shorter in the case of parallel because there are more bits that can be input at one rising edge of the clock than in the case of serial. Industrial applicability
  • the present invention is effective when rewriting a circuit such as adding a function or correcting a defect to an FPGA while continuing operation in a switching device or the like in which a system stop is not recognized.

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

Information on the address not used in a circuit decision RAM of a field programmable gate array is stored in a previous write address storage section and circuit decision data is stored in a novel data storage section. According to the address not used in the circuit decision RAM, a write address addition section adds a circuit decision address to the circuit decision data stored in the novel data storage section and outputs it. An address decoder makes the circuit decision RAM store the circuit decision data according to the circuit decision address.

Description

明 細 書 フィールドプログラマブルゲートアレイの書き換えシステム 技術分野  Description Field programmable gate array rewriting system
本発明は、 フィールドプログラマブルゲー トアレイの書き換えシステム、 ア ド レス管理装置及びフィール ドプログラマブルゲー トアレイの書き換え方法に関す る。 背景技術  The present invention relates to a field programmable gate array rewriting system, an address management device, and a field programmable gate array rewriting method. Background art
フィ一ルドプログラマブルゲー トアレイ (以下、 単に F P G Aともいう。) にお いて、 動作継続状態で回路決定用 R A Mの未使用の領域 (未使用回路部分) に対 して回路追加 (機能追加) 等の書き換えを行う技術と して以下の方式の技術が考 えられる。  In a field programmable gate array (hereinafter simply referred to as an FPGA), add a circuit (add function) to an unused area (unused circuit part) of the circuit determination RAM while the operation is continued. The following rewriting technologies are considered as rewriting technologies.
まず、 回路決定用 RAMにア ドレスデコーダを追加する。  First, an address decoder is added to the circuit determination RAM.
そして、 F P G Aの動作継続状態において F P G A内へ回路決定用ァ ドレスと 回路決定用データを入力させる。  Then, the circuit determination address and the circuit determination data are input into the FPGA in the FPGA operation continuation state.
そして、 ア ドレスデコーダが回路決定用ア ドレスにしたがって、 回路決定用デ —タを回路決定用 R AMに格納させる。  Then, the address decoder stores the circuit determining data in the circuit determining RAM according to the circuit determining address.
特許文献 1  Patent Document 1
特開平 1 0— 2 3 3 6 7 7号公報  Japanese Patent Application Laid-Open No. H10-10-233667
特許文献 2  Patent Document 2
特開昭 6 4— 3 6 1 2 0号公報  JP-A-64-36120
特許文献 3  Patent Document 3
特開 2 0 0 2— 2 9 7 4 0 8号公報  Japanese Patent Application Laid-Open No. 2000-292974
非特許文献 1  Non-patent document 1
"プログラマブル ■ ロジック ■ デバイス ' ファ ミ リ "、 [ o n I i n e ], [平成 1 5年 8月 2 7 日検索]、 インターネッ 卜く U Rし : h t t p : //www. a I t e r a . G O . j p / l i t e r a t u r e / d s / a p e x j . p d f > 非特許文献 2 "Programmable ■ Logic ■ Device 'Family", [on Iine], [Search August 27, 2003], Internet UR: http: // www. A Itera. GO. Jp / literature / ds / apexj .pdf> Non-patent document 2
"A P E Xおよび F し E Xデバイス用コンフィギュレーション'デバイス"、 [ o n I i n e ]、 [平成 1 5年 8月 2 7 日検索]、 インターネッ トく h t t p : / / w ww. a l t e r a , c o . j p / l i t e r a t u r e / d s / d s c o n T _ J - P d f >  "Configuration for APEX and FEX devices", [on Iine], [Search on August 27, 2003], Internet http: // ww. Altera, co.jp/literature / ds / dscon T _ J-P df>
上記技術では、 例えば動作継続状態において F P G A内の回路を書き換えるた めに、 例えば本発明の説明に用いる図 1 0の書き込み順序 1 〜 9の通りに、 ユー ザが、 手動あるいは手動と同等の方法で個々の回路決定用データ毎に回路決定用 ァ ドレスを決定する。  In the above technology, for example, in order to rewrite a circuit in an FPGA in an operation continuation state, a user manually operates or a method equivalent to manual as shown in FIG. Determines the circuit determination address for each circuit determination data.
そして、 ユーザは、 個々の回路決定用データ毎に、 回路決定用ア ドレスと共に 回路決定用データを F P G A内の回路決定用 R A Mへ送信する。  Then, for each circuit determination data, the user transmits the circuit determination data to the circuit determination RAM in the FPGA together with the circuit determination address.
つまり、 上記技術では、 ユーザが回路決定用ア ドレスを手動あるいは手動と同 等の方法で管理することにより F P G Aの回路の書き換えを行うのみであった。  That is, in the above-described technology, the user has only to rewrite the FPG A circuit by managing the circuit determination address manually or by a method similar to manual.
このように、 上記技術では、 動作継続状態で書き換え可能な F P G Aに対して 機能追加や不具合修正等のための回路の書き換えを行うにあたって、 その F P G Aへの回路决定用データの回路決定用 R AMへの書き込みを、 ユーザが個々の回 路決定用データ毎に回路決定用ア ドレスを決定して行っていた。  As described above, in the above technology, when rewriting a circuit for adding a function or correcting a defect in an FPGA that can be rewritten in an operation-continued state, the circuit determination data to the FPGA is transferred to the circuit determination RAM. In this case, the user determines the circuit determining address for each circuit determining data.
そのため、 上記技術の F P G Aは、 使いづらいものであった。  Therefore, the FPGA of the above technology was difficult to use.
本発明は、フィールドプログラマブルゲー トアレイの回路を書き換える場合に、 ユーザから回路決定用情報格納手段の未使用領域の回路決定用ァ ドレスが与えら れなくても、 回路決定用情報を回路決定用情報格納手段の未使用領域に格納する ことが可能なフィ一ルドプログラマブルゲ一 トアレイの書き換えシステム、 ァ ド レ X管理装置及びフィ一ル ドプログラマブルゲ一 トアレイの書き換え方法を提供 することを目的とする。 発明の開示  According to the present invention, when rewriting a circuit of a field programmable gate array, even if a user does not give a circuit determination address of an unused area of the circuit determination information storage means, the circuit determination information is stored in the circuit determination information. It is an object of the present invention to provide a field programmable gate array rewriting system, an address X management device, and a field programmable gate array rewriting method which can be stored in an unused area of a storage means. . Disclosure of the invention
本発明のフィ一ル ドプログラマブルゲー トアレイの書き換えシス亍ムは、 生成する回路の情報である回路決定用情報を格納する回路決定用情報格納手段 における、 前記回路決定用情報の格納領域を示す回路決定用ァ ドレスにしだがつ て、 前記回路決定用情報を前記回路決定用情報格納手段に格納するための格納先 決定手段を備えたフィールドプログラマブルゲートアレイと、 A rewriting system for a field programmable gate array according to the present invention is a circuit for indicating a storage area of the circuit determining information in a circuit determining information storage unit for storing circuit determining information which is information of a circuit to be generated. Dress for decision A field programmable gate array comprising a storage destination determining means for storing the circuit determining information in the circuit determining information storage means,
前記回路決定用情報を格納する格納手段と、  Storage means for storing the circuit determination information,
前記回路決定用情報格納手段において使用されていないア ドレスの情報を格納 するァ ドレス格納手段と、  Address storage means for storing information of addresses not used in the circuit determination information storage means;
前記ア ドレス格納手段に格納されている前記使用されていないア ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ァ ドレスを出力する付加手段 とを有するア ドレス管理手段とを備える。  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and Address management means having information and additional means for outputting the circuit determination address.
また、本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムは、 前記ァ ドレス管理手段が、  Also, in the field programmable gate array rewriting system of the present invention, the address management means may include:
前記回路決定用情報及び前記回路決定用ァ ドレスが前記付加手段から出力され るタイ ミングを制御する制御手段を備える。  A control unit is provided for controlling the timing at which the circuit determining information and the circuit determining address are output from the adding unit.
また、本発明のフィ一ル ドプログラマブルゲ一 トアレイの書き換えシステムは、 前記フィール ドプログラマブルゲー トァレイの動作が継続している状態におい て前記回路決定用情報格納手段に前記回路決定用情報が格納される。  Further, in the field programmable gate array rewriting system according to the present invention, the circuit determining information storage means stores the circuit determining information in a state where the operation of the field programmable gate array is continued. You.
また、本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムは、 前記回路決定用情報は、  Further, in the field programmable gate array rewriting system of the present invention, the circuit determination information may include:
前記フィール ドプログラマブルゲー トァレイの不具合を救済するための切 y換 え回路及び修正回路を追加するための情報を含む。  The information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
また、本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムは、 前記ァ ドレス管理手段が、  Also, in the field programmable gate array rewriting system of the present invention, the address management means may include:
前記付加手段から出力された回路決定用情報と回路決定用ア ドレスとを入力し、 該回路決定用情報と回路決定用ア ドレスとをパラレルで前記フィール ドプログ ラマブルゲー トァレイに出力する書き込み手段を備える。  A writing unit that inputs the circuit determining information and the circuit determining address output from the adding unit and outputs the circuit determining information and the circuit determining address in parallel to the field programmable gate array.
また、本発明のフィ一ル ドプログラマブルゲー トアレイの書き換えシステムは、 前記ァ ドレス管理手段が、  Further, in the rewriting system for a field programmable gate array according to the present invention, the address management means may include:
前記付加手段から出力された回路決定用情報と回路決定用ア ドレスとを入力 し、 該回路決定用情報と回路決定用ア ドレスとをマルチプレクスしてシリアルで前 記フィールドプログラマブルゲートアレイに出力する書き込み手段を備える。 The circuit determining information and the circuit determining address output from the adding means are input, and the circuit determining information and the circuit determining address are multiplexed and serially multiplexed. Writing means for outputting to the field programmable gate array.
また、本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムは、 前記ァ ドレス格納手段が、  Also, in the field programmable gate array rewriting system according to the present invention, the address storage means may include:
前記付加手段により回路決定用情報に付加された回路決定用ァ ドレスの情報を、 使用されているァ ドレスの情報と して格納する。  The information of the circuit determining address added to the circuit determining information by the adding means is stored as the information of the used address.
また、 本発明のア ドレス管理装置は、  Further, the address management device of the present invention
生成する回路の情報である回路決定用情報を格納する回路決定用情報格納手段 における、 前記回路決定用情報の格納領域を示す回路決定用ァ ドレスにしたがつ て、 前記回路決定用情報を前記回路決定用情報格納手段に格納するための格納先 決定手段を備えたフィール ドプログラマブルゲー トアレイに接続されるァ ドレス 管理装置であって、  According to a circuit determination address indicating a storage area of the circuit determination information, in the circuit determination information storage means for storing circuit determination information which is information of a circuit to be generated, the circuit determination information is stored in the circuit determination information storage unit. An address management device connected to a field programmable gate array including storage destination determination means for storing in a circuit determination information storage means,
前記回路決定用情報を格納する格納手段と、  Storage means for storing the circuit determination information,
前記回路決定用情報格納手段において使用されていないァ ドレスの情報を格納 するァ ドレス格納手段と、  Address storage means for storing information on addresses not used in the circuit determination information storage means;
前記ァ ドレス格納手段に格納されている前記使用されていないァ ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ァ ドレスを出力する付加手段 とを備える。  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and Additional means for outputting information and the circuit determination address.
また、 本発明のア ドレス管理装置は、  Further, the address management device of the present invention
前記回路決定用情報及び前記回路決定用ァ ドレスが前記付加手段から出力され るタイ ミングを制御する制御手段を備える。  A control unit is provided for controlling the timing at which the circuit determining information and the circuit determining address are output from the adding unit.
また、 本発明のア ドレス管理装置は、  Further, the address management device of the present invention
前記回路決定用情報は、  The circuit determination information includes:
前記フィ一ル ドプログラマブルゲー 卜アレイの不具合を救済するための切リ換 え回路及び修正回路を追加するための情報を含む。  The information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
また、 本発明のア ドレス管理装置は、  Further, the address management device of the present invention
前記付加手段から出力された回路決定用情報と回路決定用ア ドレスとを入力し、 該回路決定用情報と回路決定用ァ ドレスとをパラ レルで前記フィール ドプログ ラマブルゲー トアレイに出力する書き込み手段を備える。 また、 本発明のア ドレス管理装置は、 A writing means for inputting the circuit determining information and the circuit determining address output from the adding means and outputting the circuit determining information and the circuit determining address in parallel to the field-programmable gate array . Further, the address management device of the present invention
前記付加手段から出力された回路決定用情報と回路決定用ァ ドレスとを入力し、 該回路決定用情報と回路決定用ア ドレスとをマルチプレクスしてシリアルで前 記フィール ドプログラマブルゲートアレイに出力する書き込み手段を備える。  The circuit determining information and the circuit determining address output from the adding means are input, and the circuit determining information and the circuit determining address are multiplexed and serially output to the field programmable gate array. Writing means for writing.
また、 本発明のア ドレス管理装置は、  Further, the address management device of the present invention
前記ァ ドレス格納手段が、  The address storage means,
前記付加手段によ リ回路決定用情報に付加された回路决定用ァ ドレスの情報を、 使用されているァ ドレスの情報と して格納する。  The information of the circuit determining address added to the circuit determining information by the adding means is stored as the information of the used address.
また、 本発明のフィールドプログラマブルゲートアレイの書き換え方法は、 フィール ドプログラマブルゲー トアレイに生成される回路を決定する回路決定 用情報を格納手段に格納する格納ステップと、  Also, a rewriting method of the field programmable gate array of the present invention includes a storage step of storing circuit determination information for determining a circuit generated in the field programmable gate array in a storage means,
前記フィール ドプログラマブルゲー トアレイの回路決定用情報格納手段におい て使用されていないア ドレスの情報をア ドレス格納手段に格納するア ドレス格納 ステップと、  An address storing step of storing information of an address not used in the circuit determining information storing means of the field programmable gate array in the address storing means;
前記ア ドレス格納手段に格納されている前記使用されていないア ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ァ ドレスを出力する付加ス亍 ップと、  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and An additional step for outputting information and the circuit determination address,
前記回路決定用情報の格納領域を示す回路決定用ア ドレスにしたがって、 前記 回路決定用情報を前記回路決定用情報格納手段に格納する回路決定用情報格納ス テツプとを備える。  A circuit determining information storage step for storing the circuit determining information in the circuit determining information storage means in accordance with a circuit determining address indicating a storage area of the circuit determining information.
また、 本発明のフィールドプログラマブルゲー トアレイの書き換え方法は、 前記回路決定用情報及び前記回路決定用ァ ドレスが前記付加ステツプから出力 されるタイミングを制御する制御ステップを備える。  Further, the rewriting method of the field programmable gate array of the present invention includes a control step of controlling a timing at which the circuit determining information and the circuit determining address are output from the additional step.
また、 本発明のフィール ドプログラマブルゲー トアレイの書き換え方法は、 前記フィール ドプログラマブルゲー トアレイの動作が継続している状態におい て前記回路決定用情報格納手段に前記回路決定用情報が格納される。  In the field programmable gate array rewriting method of the present invention, the circuit determining information storage means stores the circuit determining information in a state where the operation of the field programmable gate array is continued.
また、 本発明のフィール ドプログラマブルゲー トアレイの書き換え方法は、 前記回路決定用情報は、 前記フィ一ル ドプログラマブルゲー トァレイの不具合を救済するための切リ換 え回路及び修正回路を追加するための情報を含む。 Further, in the method for rewriting a field programmable gate array according to the present invention, the circuit determining information may include: The information includes information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
また、 本発明のフィール ドプログラマブルゲ一 トアレイの書き換え方法は、 前記付加ステツプにおいて出力された回路決定用情報と回路決定用ア ドレスと をパラレルにして前記フィールドプログラマブルゲー トアレイに出力する書き込 みステップを備える。  Further, the method for rewriting a field programmable gate array according to the present invention includes a writing step of making the circuit determining information and the circuit determining address output in the additional step parallel and outputting the parallel information to the field programmable gate array. Is provided.
また、 本発明のフィールドプログラマブルゲ一 トアレイの書き換え方法は、 前記付加ステップにおいて出力された回路決定用情報と回路決定用ア ドレスと をマルチプレクスしてシリアルで前記フィール ドプログラマブルゲー トアレイに 出力する書き込みステップを備える。  The rewriting method of the field programmable gate array according to the present invention may further comprise a method of multiplexing the circuit determining information and the circuit determining address output in the adding step and serially outputting the multiplexed information to the field programmable gate array. Comprising steps.
また、 本発明のフィールドプログラマブルゲー トアレイの書き換え方法は、 前記付加ステップにおいて回路決定用情報に付加された回路決定用ア ドレスの 情報を、 使用されているア ドレスの情報と して前記ア ドレス格納手段に格納する 使用ア ドレス格納ステップを備える。  Further, in the method for rewriting a field programmable gate array according to the present invention, the information of the circuit determining address added to the circuit determining information in the adding step is stored as the address of the used address. The method includes a step of storing a used address to be stored in the means.
本発明は、 例えば動作継続状態で書き換え可能な F P G Aに対して回路決定用 データ等の回路決定用情報に回路決定用ァ ドレスを付加して出力するァ ドレス管 理手段を有する。  The present invention has an address management means for adding a circuit determining address to circuit determining information such as circuit determining data and outputting the FPGA which can be rewritten in an operation continuation state.
ここで、 回路決定用情報とは、 F P G Aに生成される回路を決定するための情 報である。 この回路決定用情報は、 ユーザにより作成されてア ドレス管理手段に 入力される。 この回路決定用情報は、 例えば F P G Aに生成される回路の論理式 を示す情報である。  Here, the circuit determination information is information for determining a circuit generated in the FPGA. This circuit determination information is created by the user and input to the address management means. The circuit determination information is, for example, information indicating a logical expression of a circuit generated in FPGA.
F P G Aの回路生成部は、 例えば S— R A Mとフリ ップフロップ (以下、 単に F Fともいう。) とを有し、 S— R A Mとフリ ップフロップとにより、 回路決定用 情報に対応した回路が形成される。  The FPGA circuit generation unit has, for example, an S-RAM and a flip-flop (hereinafter, also simply referred to as FF), and the S-RAM and the flip-flop form a circuit corresponding to the circuit determination information.
すなわち、 S— R A Mにより所定の入力に対応した出力を示すルックアップ亍 一ブルを作成し、 さらに F Fで所定の遅延を与えることにより回路決定用情報に 対応した回路を形成する。  That is, a look-up table indicating an output corresponding to a predetermined input is created by S-RAM, and a predetermined delay is given by FF to form a circuit corresponding to the circuit determination information.
また、 回路決定用ア ドレスとは、 回路決定用情報格納手段において回路决定用 情報を格納する領域を示すァ ドレスである。 そして、 本発明は、 ア ドレス管理手段が備えるア ドレス格納手段が、 F P G A 内の回路決定用 R A M等の回路決定用情報格納手段における未使用領域のァ ドレ スの情報を格納する。 The circuit determining address is an address indicating an area for storing circuit determining information in the circuit determining information storage means. Then, in the present invention, the address storage means provided in the address management means stores the address information of the unused area in the circuit determination information storage means such as the circuit determination RAM in the FPGA.
そして、 付加手段が、 回路決定用情報格納手段に書き込む回路決定用情報に回 路決定用ァ ドレスを付加して F P G Aに出力する。  Then, the adding means adds a circuit determining address to the circuit determining information to be written in the circuit determining information storing means and outputs the information to the FPGA.
そのため、 本発明では、 ユーザが、 F P G Aに対して新規回路の追加や新規回 路の修正等の回路の書き換えを行う場合、 ユーザは回路決定用情報毎に回路決定 用ア ドレスを決定する必要がなくなる。  Therefore, in the present invention, when a user rewrites a circuit such as adding a new circuit or modifying a new circuit to the FPGA, the user needs to determine a circuit determining address for each circuit determining information. Disappears.
すなわち、 本発明では、 F P G Aの回路の書き換えにおいて、 ユーザが回路決 定用情報格納手段の未使用領域のァ ドレスを決定することなく、 回路決定用情報 格納手段の未使用領域に回路決定用情報を格納することができる。  That is, in the present invention, in rewriting the circuit of the FPGA, the user does not determine the address of the unused area of the circuit determination information storage means, but the circuit determination information is stored in the unused area of the circuit determination information storage means. Can be stored.
つまり、 ユーザは、 F P G Aに対する新規回路の追加や新規回路の修正等の回 路の書き換えを行う場合、 F P G Aの回路変更のための回路決定用情報毎に回路 決定用情報格納手段の未使用領域のァ ドレスを決定する必要がない。  In other words, when a user rewrites a circuit, such as adding a new circuit or modifying a new circuit, to the FPGA, the unused area of the circuit determination information storage means is stored for each circuit determination information for changing the FPGA circuit. There is no need to determine the address.
また、 本発明は、 F P G Aの回路の書き換えための複数の回路決定用情報をま とめてァ ドレス管理手段に入力することが可能である。  Further, according to the present invention, it is possible to collectively input a plurality of pieces of circuit determination information for rewriting the FPGA circuit to the address management means.
そのため、 本発明は、 ユーザが F P G Aの回路変更のための回路決定用情報を ア ドレス管理手段へ入力した後は、 ユーザが関与することなく、 F P G Aの回路 の書き換えを、 一連の動作と して自動化して行えるようになる。  Therefore, according to the present invention, after the user inputs the circuit determination information for changing the circuit of the FPGA to the address management means, the rewriting of the circuit of the FPGA is performed as a series of operations without the involvement of the user. It can be done by automation.
また、 本発明では、 ア ドレス管理手段が回路決定用情報格納手段の未使用のァ ドレスを管理するため、 F P G Aの動作継続状態において回路決定用情報格納手 段の未使用領域に追加回路を生成し、 回路の書き換えを行うことが可能となる。  Further, in the present invention, since the address management means manages the unused addresses of the circuit determination information storage means, an additional circuit is generated in an unused area of the circuit determination information storage means while the operation of the FPGA is continued. Then, the circuit can be rewritten.
したがって、 本発明では、 F P G Aの回路を書き換える場合、 F P G Aが動作 を継続していたと してもその動作のために使用している回路を上書きして書き換 えないため、 F P G Aの動作継続状態を維持しつつ回路の書き換えを行うことが できるようになる。  Therefore, in the present invention, when rewriting the circuit of the FPGA, even if the FPGA continues to operate, the circuit used for the operation is not overwritten and rewritten, so that the operation continuation state of the FPGA is changed. The circuit can be rewritten while maintaining it.
例えば、 本発明では、 F P G Aの動作継続状態において、 不具合回路に対する 置き換え回路と切り換え回路とを生成し不具合回路を救済することが可能となる。 このように、 本発明では、 例えばシステムダウンが認められない交換装置等に おいて運用を継続したまま機能追加、 不具合修正等の F P G Aの回路の書き換え を行うことが可能となる。 For example, in the present invention, it is possible to generate a replacement circuit and a switching circuit for a defective circuit in an operation continuation state of the FPGA to remedy the defective circuit. Thus, in the present invention, for example, in an exchange device or the like in which a system down is not recognized. It is possible to rewrite the FPGA circuit, such as adding functions and fixing bugs, while continuing operation.
さらに、 従来の技術では、 動作継続状態で書き換え可能な F P G Aに対して回 路決定用ァ ドレスと回路決定用情報との回路決定用情報格納手段への与え方、 す なわち回路決定用ア ドレスと回路決定用情報との回路決定用情報格納手段への書 き込み方が未定義であった。  Furthermore, in the conventional technology, a method of providing a circuit determining address and circuit determining information to a circuit determining information storage means for an FPGA that can be rewritten in an operation continuous state, that is, the circuit determining address is used. The way of writing the circuit determination information into the circuit determination information storage means was undefined.
すなわち、 従来の技術は、 回路決定用ア ドレス及び回路決定用情報と回路決定 用情報格納手段との間のィンタフヱ一ス仕様が未定義であった。  That is, in the conventional technology, the circuit specification address and the interface specification between the circuit determination information and the circuit determination information storage unit are undefined.
一方、 本発明のように、 ア ドレス管理手段が、 回路決定用ア ドレスを回路決定 用情報に付加して出力する場合、 回路決定用ア ドレスと回路決定用情報との回路 決定用情報格納手段への書き込み方を定義することができるように F P G Aの周 辺環境を整えることが必要とされる。  On the other hand, as in the present invention, when the address management means adds the circuit determination address to the circuit determination information and outputs it, the circuit determination information storage means stores the circuit determination address and the circuit determination information. It is necessary to prepare the peripheral environment of the FPGA so that the method of writing to the FPGA can be defined.
そして、 本発明では、 回路決定用ア ドレスと回路決定用情報の書き込み方法を 定義しているため、 ア ドレスデコーダなどの格納先決定手段が、 どの回路決定用 ア ドレスにどの回路決定用情報を格納すればよいかを決定することができる。  In the present invention, since the circuit determining address and the method of writing the circuit determining information are defined, the storage destination determining means such as an address decoder stores which circuit determining information in which circuit determining address. It is possible to determine whether to store.
そのため、 本発明では、 ユーザが回路決定用ア ドレスと回路決定用情報をア ド レス管理手段に入力した後は、 ユーザが動作を管理しなくても、 自動的に、 ア ド レスデコーダ等の格納先決定手段を有する F P G Aの回路の書き換えを行う こと ができる。  Therefore, in the present invention, after the user inputs the address for circuit determination and the information for circuit determination to the address management means, even if the user does not manage the operation, an address decoder or the like is automatically provided. The circuit of the FPGA having the storage destination determining means can be rewritten.
また、 ア ドレス管理手段が、 付加手段の回路決定用ア ドレス及び回路決定用情 報の出力タイ ミングを制御する制御手段を備えることから、 ユーザは、 書き換え る回路の回路決定用情報のァ ドレス管理手段への入カタイ ミングを決定する必要 がなく なる。  In addition, since the address management means includes control means for controlling the circuit determining address of the adding means and the output timing of the circuit determining information, the user can control the address of the circuit determining information of the circuit to be rewritten. There is no need to decide when to enter control measures.
なお、 フィール ドプログラマブルゲー トアレイの回路を書き換えるとは、 フィ ール ドプログラマブルゲ一 トァレイに新規回路を追加する場合、 フィール ドプロ グラマブルゲー トァレイに既に形成されている回路を修正する場合、 フィール ド プログラマブルゲー トアレイに既に形成されている回路を削除する場合、 各回路 を接続する配線を生成する場合のいずれか又はこれらの任意の組み合わせを含む。 また、 フィール ドプログラマブルゲー トアレイの不具合には、 フィール ドプロ グラマブルゲー トァレイの故障や動作遅延などの正常な動作以外の動作を含むこ とができる。 Note that rewriting the circuit of the field programmable gate array refers to adding a new circuit to the field programmable gate array, modifying a circuit already formed on the field programmable gate array, and modifying the field programmable gate array. This includes any of the cases where the circuits already formed in the array are deleted, the case where wiring for connecting each circuit is generated, or any combination thereof. Also, field programmable gate array failures include It can include operations other than normal operations such as failure of the grammar gate array and operation delay.
また、 付加手段が、 回路決定用情報に回路決定用ア ドレスを付加して出力する とは、 回路決定用情報と、 この回路決定用情報の回路決定用ア ドレスとを対応づ けて出力する.ことをいう。 図面の簡単な説明  In addition, adding means for adding a circuit determining address to circuit determining information and outputting the circuit determining information means that the circuit determining information and the circuit determining address of the circuit determining information are associated with each other and output. . Brief Description of Drawings
図 1 は、 本発明のフィール ドプログラマブルゲ一 トアレイの書き換えシステム の第 1 の実施形態の全体概略図であり ;  FIG. 1 is an overall schematic diagram of a first embodiment of a field programmable gate array rewriting system of the present invention;
図 2は、 図 1 に示されるア ドレス管理部の内部ブロック図であり ;  Figure 2 is an internal block diagram of the address management unit shown in Figure 1;
図 3は、 本発明のフィールドプログラマブルゲ一 トアレイの書き換えシステム の第 1 の実施形態の書き込みタイ ミングの一例を示すタイ ミ ングチヤ一トであ リ ;  FIG. 3 is a timing chart showing an example of the write timing of the first embodiment of the field programmable gate array rewriting system of the present invention;
図 4は、 本発明のフィールドプログラマブルゲ一 トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あり ;  FIG. 4 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 5は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あり ;  FIG. 5 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 6は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あり ;  FIG. 6 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 7は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あり ;  FIG. 7 is a schematic diagram of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 8は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あり ;  FIG. 8 is a schematic diagram of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 9は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図で あリ ; FIG. 9 shows the rewriting system of the field programmable gate array of the present invention. FIG. 4 is a schematic diagram of a method for switching a defective circuit to a repair circuit in the first embodiment of the present invention;
図 1 0は、 本発明のフィールドプログラマブルゲー トアレイの書き換えシステ ムの第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の順序を 示す表であり ;  FIG. 10 is a table showing a sequence of a method of switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention;
図 1 1 は、 本発明のフィールドプログラマブルゲー トアレイの書き換えシステ ムの第 2の実施形態の全体概略図であり ;  FIG. 11 is an overall schematic diagram of a second embodiment of the field programmable gate array rewriting system of the present invention;
図 1 2は、 本発明のフィールドプログラマブルゲー トアレイの書き換えシステ ムの第 2の実施形態の書き込みタイ ミングの一例を示すタイ ミングチャー トであ る。 発明を実施するための最良の形態  FIG. 12 is a timing chart showing an example of the write timing of the second embodiment of the field programmable gate array rewriting system of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
(フィ一ル ドプログラマブルゲー トアレイの書き換えシステムの第 1 の実施形 態)  (First Embodiment of Field Programmable Gate Array Rewriting System)
本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの第 1 の 実施形態について説明する。  A first embodiment of a field programmable gate array rewriting system according to the present invention will be described.
まず、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの 第 1 の実施形態について図 1 を参照して説明する。 図 1 は、 本発明のフィール ド プログラマブルゲー トアレイの書き換えシステムの第 1 の実施形態の全体概略図 である。  First, a first embodiment of a field programmable gate array rewriting system according to the present invention will be described with reference to FIG. FIG. 1 is an overall schematic diagram of a first embodiment of a field programmable gate array rewriting system according to the present invention.
図 1 に示されるように、 本実施形態のフィール ドプログラマブルゲー トアレイ の書き換えシステムは、 ア ドレス管理部 1 0 0 と、 フィール ドプログラマブルゲ ー トアレイ 1 0 1 とから構成される。  As shown in FIG. 1, the field programmable gate array rewriting system of the present embodiment includes an address management unit 100 and a field programmable gate array 101.
フィール ドプログラマブルゲー トアレイ 1 0 1 は、ア ドレスデコーダ 1 0 2 と、 回路決定用 R A M 1 0 3 と、 接続ネッ ト 1 0 4と、 回路生成部 1 0 8 , 1 0 9 , 1 1 0 , 1 1 1 , 1 1 2 , 1 1 3 , 1 1 4 , 1 1 5 とを備える。 なお、 本実施形 態において、回路生成部の個数は図 1 に示される個数に限定されるものではなく、 その他の個数であっても良い。  The field programmable gate array 101 is composed of an address decoder 102, a circuit determining RAM 103, a connection net 104, and circuit generators 108, 109, 110, 1 1 1, 1 1 1, 1 1 2, 1 1 3, 1 1 4, 1 1 5. In this embodiment, the number of circuit generators is not limited to the number shown in FIG. 1, but may be another number.
回路決定用 R A M 1 0 3は、 回路を生成するための回路決定用データ 1 0 5を 格納する。 この回路決定用 R A M I 0 3に格納されている回路決定用デ一タ 1 0 5は、 既に各回路生成部に生成されている回路のデータである。 The circuit determining RAM 103 stores circuit determining data 105 for generating a circuit. Store. The circuit determination data 105 stored in the circuit determination RAM I 03 is circuit data already generated in each circuit generation unit.
また、 回路決定用 R A M 1 0 3は使用領域 1 0 6 と未使用領域 1 0 7 とを有す る。 この使用領域 1 0 6 と未使用領域 1 0 7 とにおいて、 回路決定用データを格 納する領域はア ドレスによリ指定される。  The circuit determination RAM 103 has a used area 106 and an unused area 107. In the used area 106 and the unused area 107, an area for storing circuit determination data is specified by an address.
また、 接続ネッ ト 1 0 4は、 図 1 に示される各回路生成部を接続する配線によ リ形成される。  In addition, the connection net 104 is formed by wiring that connects each circuit generation unit shown in FIG.
なお、 図 1 に示される各回路生成部は、 それぞれ回路決定用 R A M 1 0 3のァ ドレスと対応している。 また、 これら各回路生成部には、 回路決定用 R A M 1 0 3に格納された回路決定用データ 1 0 5に対応した回路が生成される。  Note that each circuit generating unit shown in FIG. 1 corresponds to the address of the circuit determining RAM 103. In each of these circuit generation units, a circuit corresponding to the circuit determination data 105 stored in the circuit determination RAM 103 is generated.
例えば、 F P G A 1 0 1 の各回路生成部は、 論理回路生成用の S— R A Mとフ , リ ップフロップ ( F F) とを備える。 また、 F P G A 1 0 1 の各回路生成部は、 回路生成部を他の回路生成部に切り換えるための F Fも有する。  For example, each circuit generation unit of FPGA 101 includes an S-RAM for generating a logic circuit and flip-flops (FF). Further, each circuit generator of FPGA 101 has an FF for switching the circuit generator to another circuit generator.
各回路生成部に、 回路決定用 RA M 1 0 3に格納された回路決定用データ 1 0 5に対応した回路を生成する場合、 S— R A Mにより所定の入力に対応した出力 を示すルックアップテーブルを作成し、 さらに F Fで所定の遅延を与えることに より回路決定用データに対応した回路を形成する。  When a circuit corresponding to the circuit determination data 105 stored in the circuit determination RAM 103 is generated in each circuit generation unit, a look-up table indicating an output corresponding to a predetermined input by the S-RAM Then, a circuit corresponding to the circuit determination data is formed by giving a predetermined delay to the FF.
S— R A Mに形成されるルックアップテーブルは、 回路決定用 R A M 1 0 3に 格納された回路決定用データにより定まる。  The look-up table formed in S—RAM is determined by the circuit determination data stored in the circuit determination RAM103.
回路生成部 1 0 8は、 例えば切り換え回路と して機能させることができる。 ま た、 回路生成部 1 0 9は、 例えば修正回路と して機能させることができる。 切リ 換え回路とは、 不具合が発生した回路がある場合、 この不具合が発生した回路を 修正回路に切り換えるための回路である。 また、 修正回路とは、 不具合が発生し た回路に代えて切り換えられる回路である。  The circuit generation unit 108 can function as, for example, a switching circuit. Further, the circuit generation unit 109 can function as, for example, a correction circuit. The switching circuit is a circuit for switching a defective circuit to a correction circuit when there is a defective circuit. A repair circuit is a circuit that can be switched in place of a circuit in which a failure has occurred.
一例と して、 回路生成部 1 1 0にバグ (不具合) が発生し、 回路生成部 1 1 0 が不具合回路となったと して以下説明する。  As an example, a description will be given below assuming that a bug (fault) has occurred in the circuit generator 110 and the circuit generator 110 has become a faulty circuit.
図 1 に示されるように、ァ ドレス管理部 1 0 0からは、回路決定用ァ ドレス ( F P G A A D D R E S S ) と回路決定用データ ( F P G A D A T A) とが出力 される。 ここで、 回路決定用データとは、 F P G Aの回路生成部に生成される回路を決 定するための情報である。 すなわち、 回路決定用データ とは、 回路生成部の S— R A Mのルックアップテーブルと F Fとの組み合わせにより決定される論理回路 を決定するための情報である。 As shown in FIG. 1, the address management unit 100 outputs a circuit determination address (FPGAADDRESS) and circuit determination data (FPGADATA). Here, the circuit determination data is information for determining a circuit generated in the circuit generation unit of the FPGA. That is, the circuit determination data is information for determining a logic circuit determined by a combination of the S-RAM lookup table and the FF of the circuit generation unit.
この回路決定用データは回路決定用 R A M 1 0 3に格納される。 そして、 回路 決定用 R A M 1 0 3に格納された回路決定用データ 1 0 5に基づいて回路生成部 に回路決定用データに対応した回路が生成される。  This circuit determination data is stored in the circuit determination RAM 103. Then, based on the circuit determination data 105 stored in the circuit determination RAM 103, a circuit corresponding to the circuit determination data is generated in the circuit generation unit.
また、 回路決定用ァ ドレスとは、 回路決定用 R A M 1 0 3において回路決定用 データ 1 0 5を格納する領域を示すためのァ ドレスである。  Further, the circuit determination address is an address for indicating an area for storing circuit determination data 105 in the circuit determination RAM 103.
ァ ドレス管理部 1 0 0から出力された回路決定用ァ ドレスはァ ドレスデコーダ 1 0 2に入力する。  The circuit determining address output from the address management unit 100 is input to the address decoder 102.
また、 ァ ドレス管理部 1 0 0から出力された回路決定用データは回路決定用 R A M 1 0 3に入力する。  The circuit determination data output from the address management unit 100 is input to the circuit determination RAM 103.
ア ドレスデコーダ 1 0 2は、 入力した回路決定用ア ドレスに基づいて、 回路決 定用データを回路決定用 R A M 1 0 3の回路決定用ァ ドレスに示されるァ ドレス に格納する。  The address decoder 102 stores the circuit determination data in the address indicated by the circuit determination RAM 103 based on the input circuit determination address.
ここで、 本実施形態では、 回路決定用データは、 F P G A 1 0 1 の動作継続中 であるか否かに関わらず、 回路決定用 R A M 1 0 3の回路決定用ア ドレスに示さ れるア ドレスの領域に格納されることができる。  Here, in the present embodiment, the circuit determination data is the same as the circuit determination address of the circuit determination RAM 103 regardless of whether or not the operation of the FPGA 101 is continuing. Can be stored in the area.
従来の F P G Aでは、 F P G Aの動作継続中に回路決定用データが書き込まれ ると、 F P G Aを用いた装置の動作が一時中断する場合があつたが、 本実施形態 では、回路決定用 R A M 1 0 3の未使用領域に回路決定用データを格納するため、 F P G Aを用いた装置の動作が中断することはない。  In the conventional FPGA, if the circuit determination data is written while the operation of the FPGA is continued, the operation of the device using the FPGA may be temporarily suspended. In this embodiment, the circuit determination RAM 103 is used. Since the circuit determination data is stored in the unused area of the FPGA, the operation of the device using the FPGA is not interrupted.
そして、 回路決定用 R A M 1 0 3に格納された回路決定用データに対応した回 路が回!^生成部に生成される。  Then, a circuit corresponding to the circuit determination data stored in the circuit determination RAM 103 is generated by the circuit generation unit.
次に、 図 1 に示されるア ドレス管理部 1 0 0について図 2を参照してさらに詳 細に説明する。図 2は、図 1 に示されるァ ドレス管理部の内部ブロック図である。 図 2に示されるように、 ア ドレス管理部は、 F P G Aデータインタフェース 2 0 1 と、 新規データ格納部 2 0 2 と、 前回書き込みア ドレス格納部 2 0 3 と、 書 き込み順序制御部 2 0 4と、 書き込みア ドレス付加部 2 0 5 と、 F P G A書き込 みィンタフェース 2 0 6 とを備える。 Next, the address management unit 100 shown in FIG. 1 will be described in more detail with reference to FIG. FIG. 2 is an internal block diagram of the address management unit shown in FIG. As shown in FIG. 2, the address management unit writes the FPGA data interface 201, the new data storage unit 202, the previously written address storage unit 203, and It includes a write order control unit 204, a write address addition unit 205, and an FPGA write interface 206.
回路決定用データは、 ユーザが行おうと している F P G Aの回路の書き換えの 順序にしたがって、 F P G Aデータイ ンタフェース 2 0 1 に入力される。  The circuit determination data is input to the FPGA data interface 201 in accordance with the order of rewriting of the FPGA circuit which the user intends to perform.
F P G Aデータインタフェース 2 0 1 は、 F P G Aへ出力するための回路決定 用データを受信し、 新規データ格納部 2 0 2に出力する。  The FPGA data interface 201 receives circuit determination data to be output to the FPGA, and outputs the data to the new data storage unit 202.
新規データ格納部 2 0 2は、 F P G Aデータインタフヱ一ス 2 0 1 から出力さ れた回路決定用データを格納する。  The new data storage unit 202 stores the circuit determination data output from the FPGA data interface 201.
書き込み順序制御部 2 0 4は、 書き込みァ ドレス付加部 2 0 5に対して、 回路 決定用ア ドレスが付加された回路決定用データを出力するタイ ミングを通知する。 書き込み順序制御部 2 0 4は、 回路決定用ァ ドレスが付加された回路決定用デ —タが F P G Aに書き込まれて回路が生成された後、 次の回路決定用ァ ドレスが 付加された回路決定用データを F P G Aに書き込んで回路を生成するタイ ミング を書き込みア ドレス付加部 2 0 5に通知する。  The write order control unit 204 notifies the write address addition unit 205 of the timing to output the circuit determination data to which the circuit determination address has been added. The write order control unit 204 determines the circuit to which the next circuit determination address is added after the circuit determination data to which the circuit determination address is added is written to the FPGA to generate the circuit. Notifying the write address addition unit 205 of the timing of writing the data for FPGA to the FPGA to generate the circuit.
こ こで、 書き込み順序制御部 2 0 4は、 書き込みクロックのクロック数をカウ ン トすることにより、 書き込みア ドレス付加部 2 0 5に対して、 回路決定用ア ド レスが付加された回路決定用データを F P G A書き込みインタフヱース 2 0 6に 出力するタイ ミングを通知する。  Here, the write order control unit 204 counts the number of write clocks, and the circuit determination address with the circuit determination address added to the write address addition unit 205. Notify when to output data for FPGA to FPGA write interface 206.
このように、 本実施形態では、 書き込み順序制御部 2 0 4が、 F P G A 1 0 1 に回路決定用ア ドレスが付加された回路決定用データを書き込むタイ ミングを制 御するため、 ユーザは、 回路決定用データをァ ドレス管理部 1 0 0に入力するタ ィ ミングを決定する必要がなく なる。  As described above, in the present embodiment, the write order control unit 204 controls the timing of writing the circuit determination data to which the circuit determination address has been added to the FPGA 101, so that the user This eliminates the need to determine the timing for inputting the determination data to the address management unit 100.
前回書き込みア ドレス格納部 2 0 3では、 前回の書き換えまでに使用されてい る F P G A内の回路決定用 R A Mの使用領域のァ ドレスの情報と、 F P G A内の 回路決定用 R A Mの未使用領域のァ ドレスの情報とを格納する。  In the previously written address storage section 203, information on the address of the used area of the circuit determination RAM in the FPGA used up to the previous rewrite and the information of the unused area of the circuit determination RAM in the FPGA are used. Stores dress information.
書き込みア ドレス付加部 2 0 5では、 前回書き込みア ドレス格納部 2 0 3より 回路決定用 R A Mの未使用領域のァ ドレスを取得する。 この書き込みア ドレス付 加部 2 0 5が、 前回書き込みァ ドレス格納部 2 0 3から取得した回路決定用 R A Mの未使用領域のァ ドレスが回路決定用ア ドレスとなる。 そして、 書き込みァ ドレス付加部 2 0 5は、 新規データ格納部 2 0 2から取得 した回路決定用データと、 前回書き込みア ドレス格納部 2 0 3から取得した未使 用領域の回路決定用ァ ドレスとを、 回路決定用データが F P G Aデータインタフ エース 2 0 1 に入力された順序、 かつ、 書き込み順序制御部 2 0 4から通知され たタイ ミングにしたがい、 F P G A書き込みインタフェース 2 0 6に出力する。 すなわち、 書き込みア ドレス付加部 2 0 5は、 新規データ格納部 2 0 2から取 得した回路決定用データに、 前回書き込みア ドレス格納部 2 0 3から取得した未 使用領域の回路決定用ア ドレスを付加して出力する。 The write address adding unit 205 obtains the address of the unused area of the circuit determination RAM from the previous write address storage unit 203. In the write address adding section 205, the address of the unused area of the circuit determination RAM acquired from the previous write address storage section 203 becomes the circuit determination address. The write address adding unit 205 stores the circuit determination data obtained from the new data storage unit 202 and the circuit determination address of the unused area obtained from the previous write address storage unit 203. Are output to the FPGA write interface 206 in accordance with the order in which the circuit determination data is input to the FPGA data interface 201 and the timing notified from the write order control unit 204. That is, the write address adding unit 205 adds the circuit determination address of the unused area previously obtained from the previous write address storage unit 203 to the circuit determination data obtained from the new data storage unit 202. Is added and output.
前回書き込みア ドレス格納部 2 0 3では、 次回の書き込みのために、 今回使用 した回路決定用 R A Mのァ ドレスを、 F P G A内の回路決定用 R A Mの使用領域 のァ ドレスと して格納する。  In the previous write address storage section 203, for the next write, the address of the circuit determining RAM used this time is stored as the address of the use area of the circuit determining RAM in the FPGA.
F P G A書き込みインタフヱース 2 0 6では、 書き込みァ ドレス付加部 2 0 5 から出力された順番通りに、 回路決定用ア ドレスと回路決定用データ とを F P G A内の回路決定用 R A Mに出力する。  In the FPGA write interface 206, the circuit determining address and the circuit determining data are output to the circuit determining RAM in the FPGA in the order output from the write address adding section 205.
(ァ ドレス管理部とフィ一ル ドプログラマブルゲ一 トアレイとの間のインタフエ ース)  (Interface between the address management unit and the field programmable gate array)
次に、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの 第 1 の実施形態における、 ァ ドレス管理部とフィールドプログラマブルゲー トァ レイとの間のインタフェースについて図 1 、 図 2及び図 3を参照して説明する。 図 3は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの 第 1 の実施形態の書き込みタイ ミングの一例を示すタイ ミングチャー トである。 図 1 に示されるように、 ア ドレス管理部 1 0 0からは、 回路決定用ア ドレスと 回路決定用データとがマルチプレクスされてシリアルで出力される。  Next, an interface between the address management unit and the field programmable gate array in the first embodiment of the field programmable gate array rewriting system according to the present invention will be described with reference to FIGS. explain. FIG. 3 is a timing chart showing an example of the write timing of the first embodiment of the field programmable gate array rewriting system of the present invention. As shown in FIG. 1, from the address management unit 100, an address for circuit determination and data for circuit determination are multiplexed and output serially.
なお、 回路決定用ア ドレスと回路決定用データ とをマルチプレクスしてシリア ルで出力する動作は、 図 2に示される F P G A書き込みインタフェース 2 0 6が 行う。  The operation of multiplexing the circuit determination address and the circuit determination data and serially outputting them is performed by the FPGA write interface 206 shown in FIG.
動作継続状態で書き換え可能な F P G Aでは、 追加回路や修正回路等の回路決 定用データを回路決定用 R A Mに書き込むために、 ァ ドレスデコーダが区別でき るように、 回路決定用ァ ドレスと回路決定用データ とを F P G Aに与える必要が ある。 In an FPGA that can be rewritten in an operation-continued state, circuit decision data such as additional circuits and correction circuits are written to the circuit decision RAM so that the address decoder can distinguish between the circuit decision address and the circuit decision data. Data to the FPGA is there.
そこで、 本実施形態では、 図 2及び図 3に示されるように、 F P G A書き込み インタフェース 2 0 6は、 回路決定用ァ ドレスと回路決定用データ 3 0 3 とを、 シリアルで F P G A 1 0 1 に出力する。  Therefore, in this embodiment, as shown in FIGS. 2 and 3, the FPGA write interface 206 outputs the circuit determination address and the circuit determination data 303 to the FPGA 101 in serial. I do.
F P G A書き込みィンタフェース 2 0 6は、 回路决定用ァ ドレスと回路決定用 データ 3 0 3 との F P G A 1 0 1 への書き込みを、 全て書き込みクロック 3 0 2 に同期して行う。  The FPGA write interface 206 writes all of the circuit determination address and the circuit determination data 303 to the FPGA 101 in synchronization with the write clock 302.
また、 F P G A書き込みインタフェース 2 0 6は、 F P G A 1 0 1 に対して書 き込み開始ィネーブル 3 0 1 を入力してから、 回路決定用ァ ドレスと回路決定用 データ 3 0 3の F P G Aへの出力を行う。  The FPGA write interface 206 inputs the write start enable 301 to the FPGA 101 and then outputs the circuit determination address and the circuit determination data 303 to the FPGA. Do.
回路決定用ア ドレスと回路決定用データ 3 0 3がシリアル入力の場合は、 F P G A書き込みインタフェース 2 0 6は、 クロックの立ち上がりで最初の回路決定 用ア ドレスの 1 b i t を F P G A 1 0 1 に出力する。  If the circuit determination address and circuit determination data 303 are serial inputs, the FPGA write interface 206 outputs the first bit of the circuit determination address to the FPGA 101 at the rising edge of the clock. .
そして、 F P G A書き込みインタフェース 2 0 6は、 最初の回路決定用ァ ドレ スの全ての b i t の F P G A 1 0 1 への出力が完了 していない場合は、 次以降の ク ロックの立ち上がりで最初の回路決定用ア ドレスの残りの b i t を、 F P G A 1 0 1 に出力する。  If all bits of the first circuit determination address have not been output to the FPGA 101, the FPGA write interface 206 determines the first circuit at the next rising edge of the clock. The remaining bits of the address are output to the FPGA 101.
そして、 F P G A書き込みインタフェース 2 0 6は、 最初の回路決定用ァ ドレ スの全ての b i t の出力が完了した後に、 その最初の回路決定用ア ドレスの回路 決定用データを同じようにクロックの立ち上がり ごとに F P G A 1 0 1 に出力す る。  After the output of all the bits of the first circuit determination address is completed, the FPGA write interface 206 similarly outputs the circuit determination data of the first circuit determination address at every rising edge of the clock. To the FPGA 101.
そして F P G A書き込みインタフェース 2 0 6は、 最終の回路決定用ア ドレス と回路決定用データを出力し終えたら、 書き込みク ロック 3 0 2を止めて、 書き 込みを終了する。  Then, when the FPGA write interface 206 finishes outputting the final circuit determination address and circuit determination data, it stops the write clock 302 and ends the write.
(修正回路の起動方法について)  (How to activate the correction circuit)
次に、 本実施形態のフィール ドプログラマブルゲー トアレイの書き換えシステ ムにおいて、 フィール ドプログラマブルゲー トアレイに不具合回路が発生し、 そ れを修正回路に置き換える場合の動作について以下、 説明する。  Next, the operation of the field programmable gate array rewriting system according to the present embodiment when a defective circuit is generated in the field programmable gate array and the defective circuit is replaced with a correction circuit will be described below.
動作継続状態で書き換え可能な F P G Aの場合、修正回路を起動するためには、 不具合回路の動作と修正回路の動作とがー致しているタイ ミングで、 不具合回路 を修正回路へと切り換える必要がある。 In the case of an FPGA that can be rewritten in a continuous operation state, in order to activate the correction circuit, It is necessary to switch the defective circuit to the corrected circuit when the operation of the defective circuit coincides with the operation of the corrected circuit.
しかし、 不具合回路の動作はその不具合の為、 修正回路の動作と一致していな ぃタイ ミングも存在する。  However, the operation of the faulty circuit does not match the operation of the repair circuit due to the fault.
不具合回路の動作と修正回路の動作とが一致しているタイ ミングを見つけて切 リ換える方法について以下、 図 4から図 1 0を参照して説明する。 図 4から図 9 は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の概略図であり、 図 1 0は、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステム の第 1 の実施形態における、 不具合回路を修正回路に切り換える方法の順序を示 す表である。  A method for finding and switching between timings at which the operation of the defective circuit and the operation of the correction circuit match will be described below with reference to FIGS. FIGS. 4 to 9 are schematic diagrams of a method for switching a defective circuit to a correction circuit in the first embodiment of the field programmable gate array rewriting system of the present invention, and FIG. 10 shows the field of the present invention. 6 is a table showing an order of a method of switching a defective circuit to a repair circuit in the first embodiment of the programmable gate array rewriting system.
なお、 図 1 0において、 書き込み A d r e s sの回路生成 X Xとは、 図 4から 図 9における、 回路決定用 R A M A d d X X 領域のことを意味する。  Note that, in FIG. 10, the circuit generation XX of the write A d ress means the RAM A d d X X area for circuit determination in FIG. 4 to FIG.
また、 図 4から図 9に示される回路決定用 R A M A d d X X 領域とは、 図 1 に示される回路決定用 R A M 1 0 3のア ドレス X Xに対応した回路生成部の ことである。  Further, the circuit-determining RAMAddXX region shown in FIGS. 4 to 9 is a circuit generation unit corresponding to the address XX of the circuit-determining RAM103 shown in FIG.
また、 以下、 図 4から図 9における、 回路決定用 R A M A d d X X 領域 及び図 1 0に示される書き込み A d r e s sの回路生成 X Xのことを単にア ドレ ス X Xともいう。  Hereinafter, the circuit-determining RAMAddXX region and the circuit generation XX of the write Adress shown in FIG. 10 in FIGS. 4 to 9 are also simply referred to as an address XX.
また、図 4から図 9に示されるように、各回路決定用 R A M A d d X X 領 域の間には接続ネッ 卜が形成されている。  In addition, as shown in FIGS. 4 to 9, connection nets are formed between the RAMAddXX regions for circuit determination.
図 4及び図 5に示されるように、 フィール ドプログラマブルゲ一 トアレイに不 具合継続状態が発生した場合、 その不具合の原因となる不具合回路 4 0 1 の最終 出力に元々存在するセレクタ 4 0 2 とその制御ゲー ト 4 0 3に対し、 制御ゲー ト 4 0 3の他方入力に対し非活性化したラッチ F F 5 0 1 を揷入する。 (図 1 0、書 き込み順序 0 , 1 )。  As shown in FIG. 4 and FIG. 5, when a failure continuation state occurs in the field programmable gate array, the selectors 402 originally present in the final output of the failure circuit 401 causing the failure are replaced with the selectors 402 originally present. For the control gate 403, a latch FF501 inactivated with respect to the other input of the control gate 403 is inserted. (Figure 10, writing order 0, 1).
このラッチ F F 5 0 1 は、 S— R A Mによるルックアップテーブル及び論理回 路を形成する F Fとは別に、 回路の切り換えのために初めから不具合回路 4 0 1 に備えられている F Fである。 図 1 Oに示されるように、 書き込み順序 0では、 修正前の不具合継続状態とな つている。 The latch FF 501 is an FF provided in the defective circuit 401 from the beginning for circuit switching, separately from the FF forming the look-up table and the logic circuit by the S-RAM. As shown in FIG. 1O, in the writing order 0, the failure continues before the correction.
また、 図 1 0に示されるように、 書き込み順序 1 では、 追加情報を現状データ に上書きして、 ア ドレス 2 Bに、 非活性化したラッチ F F 5 0 1 を追加する。 その結果、 図 6に示されるように、 非活性化したラッチ F F 5 0 1 が回路決定 用 R A M 1 0 3のア ドレス 2 Bに対応した領域内において、 制御ゲー ト 4 0 3 と 接続される。  In addition, as shown in FIG. 10, in the write order 1, the additional information is overwritten on the current data, and the inactivated latch FF501 is added to the address 2B. As a result, as shown in FIG. 6, the inactivated latch FF501 is connected to the control gate 403 in a region corresponding to the address 2B of the circuit determination RAM103. .
その後、 図 6に示されるように、 F P G Aは、 入力した回路決定用データに基 づいて、 修正回路 6 0 1 と、 非活性化したラッチ F F 5 0 1 の入力に接続する切 リ換え回路 6 0 2と、 切り換えポイン ト情報回路 6 0 3 とを生成する。  Thereafter, as shown in FIG. 6, based on the input circuit determination data, the FPGA modifies the correction circuit 61 and the switching circuit 6 connected to the input of the deactivated latch FF501. 0 2 and a switching point information circuit 603 are generated.
したがって、 この場合、 F P G Aに入力する回路決定用データには、 修正回路 6 0 1 と、 非活性化したラッチ F F 5 0 1 の入力に接続する切り換え回路 6 0 2 と、 切り換えポイン ト情報回路 6 0 3 とを生成するための情報が含まれる。  Therefore, in this case, the circuit determination data input to the FPGA includes the correction circuit 61, the switching circuit 62 connected to the input of the inactivated latch FF501, and the switching point information circuit 6. 0 3 is generated.
すなわち、 図 1 0に示されるように、 まず、 ア ドレス 1 Aに切り換えポイン ト 情報回路 6 0 3を生成する (書き込み順序 2 )。  That is, as shown in FIG. 10, first, the address information is switched to the address 1A, and the point information circuit 603 is generated (write order 2).
この切り換えポイン ト情報回路 6 0 3が生成されるア ドレス 1 Aの領域は、 未 使用であった回路生成部の領域である。  The area of the address 1A where the switching point information circuit 603 is generated is an area of the unused circuit generation unit.
次に、 ア ドレス 2 Aに、 切り換え回路 6 0 2を生成する (書き込み順序 3 )。 こ の切り換え回路 6 0 2が生成されるア ドレス 2 Aの領域は、 未使用であった領域 である。  Next, a switching circuit 602 is generated at address 2A (write order 3). The area of address 2A where the switching circuit 602 is generated is an unused area.
次に、 ア ドレス 1 Aとア ドレス 2 Aとを接続する (書き込み順序 4 )。 このア ド レス 1 Aとア ドレス 2 Aとは、 例えば図 6に示される接続ネッ 卜の未配線領域に 配線を形成することにより接続される。  Next, the address 1A is connected to the address 2A (write order 4). The address 1A and the address 2A are connected, for example, by forming a wiring in an unwired area of the connection net shown in FIG.
次に、 ア ドレス 2 Cに、 修正回路 6 0 1 を生成する (書き込み順序 5 )。 この修 正回路 6 0 1 が生成されるア ドレス 2 Cの領域は、 回路生成部の未使用であった 領域である。  Next, a correction circuit 601 is generated at the address 2C (write order 5). The area of the address 2C where the correction circuit 600 is generated is an unused area of the circuit generation unit.
次に、 ア ドレス 1 Bとア ドレス 2 Cとを接続する (書き込み順序 6 )。 このア ド レス 1 Bとア ドレス 2 Cとは、 例えば図 6に示される接続ネッ 卜の未配線領域に 形成された配線によリ接続される。 次に、 ァ ドレス 2 Cとア ドレス 2 Bとを接続する (書き込み順序 7 )。 このァ ド レス 2 Cとア ドレス 2 Bとは、 例えば図 6に示される接続ネッ 卜の未配線領域に 形成された配線により接続される。 Next, the address 1B is connected to the address 2C (write order 6). The address 1B and the address 2C are connected to each other by a wiring formed in an unwired area of the connection net shown in FIG. 6, for example. Next, the address 2C and the address 2B are connected (write order 7). The address 2C and the address 2B are connected by, for example, a wiring formed in an unwired area of the connection net shown in FIG.
そして、 図 7に示されるように、 切り換え回路 6 0 2は、 切り換えポイン ト情 報回路 6 0 3から切り換えポイン ト情報を入力する。  Then, as shown in FIG. 7, the switching circuit 602 inputs switching point information from the switching point information circuit 603.
この切り換えポイン ト情報は、 F P G Aの動作を監視しているユーザにより入 力される。  This switching point information is input by a user who is monitoring the operation of the FPGA.
この切り換えポイン 卜情報は、 例えばそれぞれ周期的に動作している不具合回 路 4 0 1 と修正回路 6 0 1 との動作が一致しているタイ ミングを示す。  This switching point information indicates, for example, the timing at which the operation of the malfunctioning circuit 401 and the operation of the correction circuit 601 that are periodically operating coincide with each other.
例えば、 切り換えポイン ト情報の一例と して、 切り換え回路 6 0 2が一定周期 でカウン トを行っている場合、 そのカウン 卜のいずれの値で不具合回路 4 0 1 と 修正回路 6 0 1 との動作が一致するのかを示す情報を挙げることができる。  For example, as an example of the switching point information, if the switching circuit 602 counts at a constant period, the value of the defective circuit 401 and the correction circuit 601 is determined by any value of the count. Information indicating whether the operations match can be given.
そして、 切り換え回路 6 0 2は、 切り換えポイン ト情報に示されたタイ ミング において、 一致信号を非活性化したラッチ F F 5 0 1 に出力する。  Then, the switching circuit 602 outputs the coincidence signal to the deactivated latch FF501 at the timing indicated by the switching point information.
切り換え回路 6 0 2が、 この一致信号を非活性化したラッチ F F 5 0 1 に出力 することで、 不具合回路 4 0 1 と修正回路 6 0 1 との動作が一致しているタイ ミ ングにおいて、 不具合回路 4 0 1 から修正回路 6 0 1 に動作が切り換わる。  The switching circuit 602 outputs this coincidence signal to the inactivated latch FF501, so that when the operation of the defective circuit 401 coincides with the operation of the correction circuit 601, The operation switches from the defective circuit 401 to the correction circuit 601.
つまり、 図 1 0に示されるように、 ア ドレス 2 Aとア ドレス 2 Bとを接続する (書き込み順序 8 )。 このア ドレス 2 Aとア ドレス 2 Bとは、未配線領域に配線を 形成することにより接続される。  That is, as shown in FIG. 10, address 2A and address 2B are connected (write order 8). The address 2A and the address 2B are connected by forming a wiring in a non-wiring area.
そして、 図 8及び図 9に示されるように、 制御ゲー ト 4 0 3を開放し、 図 1 0 に示されるように、 ア ドレス 2 Bにおいて、 セレクタ用 A N Dである制御ゲー ト 4 0 3の P u I I U pを行い (書き込み順序 9 )、 さらにその後、 非活性化してい るラッチ F F 5 0 1 を活性化する。 この制御ゲー ト 4 0 3の P u l I U pは、 再 びデータをア ドレス 2 Bに上書きして行う。  Then, as shown in FIGS. 8 and 9, the control gate 403 is released, and as shown in FIG. 10, at the address 2B, the control gate 403, which is an AND for a selector, is opened. Perform Pu IIUp (write order 9), and then activate the deactivated latch FF501. The Pul I Up of the control gate 403 rewrites the data to the address 2B again.
そして、 図 9に示されるように、 切り換え条件が成立した時点で不具合回路 4 0 1 から修正回路 6 0 1 へ動作が切リ換わるように、 切リ換え回路 6 0 2がー致 信号をラッチ F F 5 0 1 に出力する (図 1 0 , 回路修正用書き込み終了)。 すなわ ち、 所定の切り換えタイミングにて切り換えが実行される。 これら一連の動作は、 F P G A内の回路決定用 R A Mへ出力される回路決定用 データをァ ドレス順に書き込むことで行わなければ正しく動作が切リ換わらない。 そして、 ア ドレス順に回路決定用データを回路決定用 R A Mに書き込むために は一連の動作を行うツール等の装置又は方法が必要である。 Then, as shown in FIG. 9, when the switching condition is satisfied, the switching circuit 602 latches the in-line signal so that the operation is switched from the defective circuit 401 to the correction circuit 601. Output to FF501 (Fig.10, Write for circuit correction end). That is, switching is performed at a predetermined switching timing. If these series of operations are not performed by writing the circuit determination data output to the circuit determination RAM in the FPGA in the order of addresses, the operations will not switch properly. In order to write the data for circuit determination into the RAM for circuit determination in the address order, an apparatus or method such as a tool for performing a series of operations is required.
本実施形態では、 ア ドレス管理部 1 0 0が、 修正回路 6 0 1 及び切り換え回路 6 0 2等の回路を生成するための回路決定用データの回路決定用ァ ドレスを決定 する。  In the present embodiment, the address management unit 100 determines a circuit determination address of circuit determination data for generating circuits such as the correction circuit 600 and the switching circuit 600.
そして、 本実施形態では、 ァ ドレス管理部 1 0 0が、 決定された回路決定用ァ ドレスと共に、 修正回路 6 0 1 及び切り換え回路 6 0 2等の回路を生成するため の回路決定用データを、 一連の順序に則ったア ドレス付きデータ と して F P G A 内の回路決定用 R A M 1 0 3に出力する。  Then, in the present embodiment, the address management unit 100, together with the determined circuit determining address, stores circuit determining data for generating circuits such as the correction circuit 61 and the switching circuit 62. The data is output to the RAM 103 for circuit determination in the FPGA as data with addresses in a sequence.
このため、 本実施形態では、 ユーザが、 回路決定用 R A M 1 0 3における未使 用領域のア ドレスを管理しなくても良い。  For this reason, in the present embodiment, the user does not need to manage the address of the unused area in the circuit determination RAM 103.
また、 本実施形態では、 回路決定用 R A M 1 0 3の未使用領域に追加回路ゃ修 正回路等を生成するため、 回路の追加又は修正の場合でも F P G Aの動作を継続 した状態を維持することができる。  Further, in this embodiment, an additional circuit / correction circuit is generated in an unused area of the circuit determination RAM 103, so that the operation of the FPGA is maintained even when a circuit is added or corrected. Can be.
そのため、 本実施形態は、 システム停止が認められない交換装置等において運 用を継続したまま機能追加、 不具合修正を行う場合に適用して有効である。  Therefore, the present embodiment is effective when applied to a case where a function is added or a defect is corrected while the operation is continued in an exchange device or the like in which system stoppage is not recognized.
また、 本実施形態によれば、 回路決定用ア ドレスと回路決定用データ とをシリ アルで入力させるため、 パラレルの場合と比べて、 ア ドレス管理部 1 0 0と F P G A 1 0 1 との間の信号線を減らすことができ、コス ト軽減を図ることができる p (フィール ドプログラマブルゲー トアレイの書き換えシステムの第 2の実施形 態)  In addition, according to the present embodiment, since the circuit determining address and the circuit determining data are input serially, compared with the parallel case, the address management unit 1000 and the FPGA 101 can be connected to each other. P (The second embodiment of the field programmable gate array rewriting system)
次に、 本発明のフィール ドプログラマブルゲー トアレイの書き換えシステムの 第 2の実施形態について図 1 1 及び図 1 2を参照して説明する。 図 1 1 は、 本発 明のフィール ドプログラマブルゲー トアレイの書き換えシステムの第 2の実施形 態の全体概略図であリ、 図 1 2は、 本発明のフィール ドプログラマブルゲ一 トァ レイの書き換えシステムの第 2の実施形態の書き込みタイ ミングの一例を示すタ イ ミングチャー トである。 本実施形態が前述のフィールドプログラマブルゲ一 トァレイの書き換えシステ ムの第 1 の実施形態と異なる点は、 ァ ドレス管理部から回路決定用 R A Mへと出 力される回路決定用ァ ドレスと回路決定用データのィンタフエースがパラレルツ インである点である。 本実施形態のその他の構造及び動作については前述の第 1 の実施形態と同様であるため、 以下主と して前述の第 1 の実施形態と異なる点に ついて説明する。 Next, a second embodiment of the field programmable gate array rewriting system of the present invention will be described with reference to FIGS. 11 and 12. FIG. FIG. 11 is an overall schematic diagram of a second embodiment of the field programmable gate array rewriting system of the present invention. FIG. 12 is a field programmable gate array rewriting system of the present invention. 9 is a timing chart showing an example of a write timing according to the second embodiment. This embodiment is different from the first embodiment of the above-described field programmable gate rewriting system in that a circuit determining address and a circuit determining address output from the address managing unit to the circuit determining RAM are different. The point is that the data interface is a parallel twin. Other structures and operations of the present embodiment are the same as those of the above-described first embodiment, and therefore, the points different from the above-described first embodiment will be mainly described below.
図 1 1 に示されるように、 本実施形態のフィール ドプログラマブルゲー トァレ ィの書き換えシステムは、 ア ドレス管理部 1 1 0 0と、 フィール ドプログラマブ ルゲー トアレイ 1 1 0 1 とから構成される。  As shown in FIG. 11, the system for rewriting the field programmable gate according to the present embodiment includes an address management unit 110 and a field programmable gate array 1101.
フィール ドプログラマブルゲー トアレイ 1 1 0 1 は、 ァ ドレスデコーダ 1 1 0 2 と、 回路決定用 R A M 1 1 0 3 と、 接続ネッ ト 1 1 0 4 と、 回路生成部 1 1 0 8 , 1 1 0 9 , 1 1 1 0 , 1 1 1 1 , 1 1 1 2 , 1 1 1 3 , 1 1 1 4 , 1 1 1 5 とを備える。 なお、 本実施形態において、 回路生成部の個数は図 1 1 に示される 個数に限定されるものではなく、 その他の個数であっても良い。  The field programmable gate array 1101 is composed of an address decoder 1102, a circuit determination RAM 1103, a connection net 1104, and a circuit generation section 1108, 110. 9, 1 1 1 0, 1 1 1 1 1, 1 1 1 2, 1 1 1 3, 1 1 1 4, 1 1 1 5. In the present embodiment, the number of circuit generators is not limited to the number shown in FIG. 11, but may be another number.
回路決定用 R A M 1 1 0 3は、 回路決定用データ 1 1 0 5を格納する。  The circuit determination RAM 110 stores the circuit determination data 111.
また、 回路決定用 R AM 1 1 0 3は使用領域 1 1 0 6と未使用領域 1 1 0 7 と を有する。  Further, the circuit determination RAM 1103 has a used area 1106 and an unused area 1107.
この回路決定用 R A M 1 1 0 3の使用領域 1 1 0 6 と未使用領域 1 1 0 7 とに おいて、 回路決定用データを格納する領域はア ドレスにより指定される。  In the used area 1106 and the unused area 1107 of the circuit determination RAM 111, the area for storing the circuit determination data is specified by the address.
また、 接続ネッ ト 1 1 0 4は、 各回路生成部を互いに接続する配線によリ形成 される。  In addition, the connection net 1104 is formed by wiring that connects the circuit generation units to each other.
また、 接続ネッ ト 1 1 0 4には、 使用領域と して、 回路生成部 1 1 1 0 , 1 1 1 1 , 1 1 1 2 , 1 1 1 3 , 1 1 1 4及び 1 1 1 5が形成されている。  In addition, the connection nets 111, 104 have circuit generators 111, 111, 111, 112, 113, 111, 114, and 111, as use areas. Is formed.
図 1 1 に示されるように、 ァ ドレス管理部 1 1 0 0からは、 回路決定用ァ ドレ ス ( F P G A A D D R E S S ) と回路決定用データ ( F P G A D A T A) と がパラレルツインで出力される。  As shown in FIG. 11, the address management unit 11010 outputs a circuit determination address (FPGA ADDRESS) and circuit determination data (FPGADATA) in parallel twin.
ァ ドレス管理部 1 1 0 0から出力された回路決定用ァ ドレスはァ ドレスデコ一 ダ 1 1 0 2に入力する。  The address for circuit determination output from the address management unit 110 is input to the address decoder 110.
また、 ア ドレス管理部 1 1 0 0から出力された回路決定用データは回路決定用 RA I 1 0 3に入力する。 The circuit determination data output from the address management unit 110 is used for circuit determination. Input to RA I 103.
ア ドレスデコーダ 1 1 0 2は、 回路決定用データを、 入力した回路決定用ア ド レスに基づいて回路決定用 R A M 1 1 0 3に格納させる。  The address decoder 111 stores the circuit determination data in the circuit determination RAM 110 based on the input circuit determination address.
動作継続状態で書き換え可能な F P G Aでは、 ァ ドレスデコーダ 1 1 0 2が追 加回路や修正回路等を回路決定用 R A M 1 1 0 3に書き込むために、 回路決定用 ァ ドレスと回路決定用データ とを区別可能に F P G A 1 1 0 1 に与えて書き込ん でいく必要がある。  In an FPGA that can be rewritten in an operation-continued state, the address decoder 1102 writes an additional circuit, a correction circuit, and the like to the circuit-determining RAM 1103. Must be given to FPGA 111 so that they can be distinguished and written.
本実施形態は、 回路決定用ァ ドレスと回路決定用データ とをパラレルツインで フィール ドプログラマブルゲー トアレイ 1 1 0 1 に出力する実施形態である。  The present embodiment is an embodiment in which a circuit determining address and circuit determining data are output to the field programmable gate array 111 in parallel twin.
ここで、 パラレルツインとは、 ア ドレス管理部 1 1 0 0と F P G A 1 1 0 1 と の間において、 回路決定用ァ ドレスの信号線と回路決定用データの信号線の 2本 の信号線が存在することを意味する。  Here, the parallel twin means that two signal lines, a signal line for a circuit determination address and a signal line for a circuit determination data, are provided between the address management unit 1101 and the FPGA 1101. Means to exist.
しかし、 本発明はこのような場合に限定するものではなく、 必要に応じて、 回 路決定用ァ ドレスの信号線と回路決定用データの信号線の一方又はそれぞれを 2 本以上の任意の数にしても良い。 すなわち、 本発明では、 回路決定用ア ドレスと 回路決定用データ とをパラレルでフィールドプログラマブルゲー トアレイ 1 1 0 1 に出力すれば良い。  However, the present invention is not limited to such a case. If necessary, one or more of the signal line of the circuit determining address and the signal line of the circuit determining data may be any number of two or more. You may do it. That is, in the present invention, the circuit determining address and the circuit determining data may be output to the field programmable gate array 111 in parallel.
また、 回路決定用ァ ドレスと回路決定用データ とをパラレルツインでフィール ドプログラマブルゲー トアレイに出力するのは、 図 2に示される F P G A書き込 みインタフェース 2 0 6により行われる。  The output of the circuit determination address and the circuit determination data to the field programmable gate array in parallel twin is performed by the FPGA write interface 206 shown in FIG.
図 1 2に示されるように、 本実施形態では、 F P G A書き込みインタフヱース 2 0 6は、 回路決定用ア ドレス 1 2 0 3 と回路決定用データ 1 2 0 4とを F P G A 1 1 0 1 に書き込む場合、 全て書き込みクロック 1 2 0 2に同期して行う。  As shown in FIG. 12, in the present embodiment, the FPGA write interface 206 is used to write the circuit determination address 122 3 and the circuit determination data 122 4 to the FPGA 110 1. All are performed in synchronization with the write clock 122.
F P G A書き込みインタフェース 2 0 6は、 F P G A 1 1 0 0に対して書き込 み開始イネ一ブル 1 2 0 1 を入力してから、 F P G A 1 1 0 0への回路決定用ァ ドレス.1' 2 0 3 と回路決定用データ 1 2 0 4との出力を行う。  The FPGA write interface 206 inputs the write start enable signal 1201 to the FPGA 110, and then sets the circuit determination address to the FPGA 110. 1 '2 0 3 and data for circuit determination 1 204 are output.
本実施形態のように、 回路決定用ア ドレスと回路決定用データとがパラレルで F P G A 1 1 0 1 に入力する場合は、 F P G A書き込みインタフェース 2 0 6は、 最初の書き込みク ロック 1 2 0 2の立ち上がりで回路決定用ア ドレス 1 2 0 3 と 回路決定用データ 1 2 0 4との "! b i t を F P G A 1 1 0 1 に出力する。 When the circuit determining address and the circuit determining data are input to the FPGA 1101 in parallel as in the present embodiment, the FPGA write interface 206 receives the first write clock 122 At the rising edge, the address for circuit determination 1 203 Outputs “!” Bit with circuit decision data 1 204 to FPGA 110 1.
また、 F P G A書き込みィンタフ:!:一ス 2 0 6は、 最初の書き込みクロック 1 Also, FPGA write intuff:!: 206 is the first write clock 1
2 0 2の立ち上がりで回路決定用ア ドレス 1 2 0 3 と回路決定用データ 1 2 0 4 との全ての b i t を F P G A 1 1 0 1 に出力できなかった場合は、 次以降のクロ ックの立ち上がりで、 残りの最初の回路決定用ア ドレス 1 2 0 3 と回路決定用デ ータ 1 2 0 4の b i t を F P G A 1 1 0 1 に出力する。 If all bits of the circuit decision address 1 203 and the circuit decision data 1 204 cannot be output to the FPGA 111 at the rising edge of 202, At the rising edge, the remaining first circuit decision address 1203 and circuit decision data 1204 bits are output to the FPGA1101.
そして、 F P G A書き込みインタフヱース 2 0 6は、 最終の回路決定用ァ ドレ ス 1 2 0 3 と回路決定用データ 1 20 4を F P G A 1 1 0 1 に出力し終えたら、 書き込みクロック 1 2 0 1 を止めて書き込みを終了する。  Then, when the FPGA write interface 206 finishes outputting the final circuit determination address 1203 and the circuit determination data 1204 to the FPGA 1101, the write clock 1201 is stopped. To complete writing.
なお、 例えば本実施形態において、 F P G Aの不具合回路を修正回路に書き換 える動作は、 前述の第 1 の実施形態において図 4から図 1 0を参照して説明した 場合と同様である。  Note that, for example, in this embodiment, the operation of rewriting the defective circuit of the FPGA to the correction circuit is the same as the operation described with reference to FIGS. 4 to 10 in the first embodiment.
このように、 フィール ドプログラマブルゲー トアレイの書き換えシステムの第 2の実施形態においても、 前述の第 1 の実施形態と同様の効果を得ることができ る。  As described above, also in the second embodiment of the field programmable gate array rewriting system, the same effect as in the first embodiment can be obtained.
さらに、 本実施形態では、 ァ ドレス管理部 1 1 0 0から回路決定用 R A M 1 1 0 3へと出力される回路決定用ァ ドレスと回路決定用データのィンタフェースが パラレルであるため、 シリアルである場合と比べて、 パラ レルのほうがシリアル よりも一度のク ロックの立ち上がりで入力できる b i t 数が多いため書き換えの 完了時間が早くなる。 産業上の利用可能性  Further, in the present embodiment, since the interface between the circuit determination address and the circuit determination data output from the address management unit 110 to the circuit determination RAM 1103 is parallel, it is serial. Compared to the case where parallel is used, rewrite completion time is shorter in the case of parallel because there are more bits that can be input at one rising edge of the clock than in the case of serial. Industrial applicability
本発明は、 システム停止が認められない交換装置等において運用を継続したま ま F P G Aに対して機能追加、 不具合修正等の回路の書き換えを行う場合に有効 である。  INDUSTRIAL APPLICABILITY The present invention is effective when rewriting a circuit such as adding a function or correcting a defect to an FPGA while continuing operation in a switching device or the like in which a system stop is not recognized.

Claims

請求の範囲 The scope of the claims
1 . 生成する回路の情報である回路決定用情報を格納する回路決定用情報格納手 段における、 前記回路決定用情報の格納領域を示す回路決定用ァ ドレスにしたが つて、 前記回路決定用情報を前記回路決定用情報格納手段に格納するための格納 先決定手段を備えたフィール ドプログラマブルゲー トアレイと、 1. According to a circuit determination address indicating a storage area of the circuit determination information in a circuit determination information storage unit that stores circuit determination information that is information of a circuit to be generated, the circuit determination information. A field programmable gate array including a storage destination determining means for storing the information in the circuit determining information storing means,
前記回路決定用情報を格納する格納手段と、  Storage means for storing the circuit determination information,
前記回路決定用情報格納手段において使用されていないァ ドレスの情報を格納 するァ ドレス格納手段と、  Address storage means for storing information on addresses not used in the circuit determination information storage means;
前記ァ ドレス格納手段に格納されている前記使用されていないァ ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ァ ドレスを出力する付加手段 とを有するァ ドレス管理手段とを備えるフィール ドプログラマブルゲ一 トアレイ の書き換えシステム。  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and A field programmable gate array rewriting system, comprising: address management means having information and additional means for outputting the circuit determination address.
2 . 前記ァ ドレス管理手段が、 2. The address management means is:
前記回路決定用情報及び前記回路決定用ァ ドレスが前記付加手段から出力され るタイ ミングを制御する制御手段を備える請求の範囲第 1 項記載のフィール ドプ ログラマブルゲー トアレイの書き換えシステム。  2. The rewriting system for a field-programmable gate array according to claim 1, further comprising control means for controlling timing at which said circuit determining information and said circuit determining address are output from said adding means.
3 . 前記フィール ドプログラマブルゲー トアレイの動作が継続している状態にお いて前記回路決定用情報格納手段に前記回路決定用情報が格納される請求の範囲 第 1 項記載のフィール ドプログラマブルゲー トアレイの書き換えシステム。  3. The field programmable gate array according to claim 1, wherein the circuit determining information storage means stores the circuit determining information while the operation of the field programmable gate array is continued. Rewriting system.
4 . 前記回路決定用情報は、  4. The circuit determination information is:
前記フィール ドプログラマブルゲー トアレイの不具合を救済するための切リ換 え回路及び修正回路を追加するための情報を含む請求の範囲第 1 項記載のフィ― ルドプログラマブルゲー トアレイの書き換えシステム。  2. The field programmable gate array rewriting system according to claim 1, including information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
5 . 前記ァ ドレス管理手段が、  5. The address management means is:
前記付加手段から出力された回路決定用情報と回路決定用ァ ドレスとを入力 し、 該回路決定用情報と回路決定用ア ドレスとをパラ レルで前記フィール ドプログ ラマブルゲー トアレイに出力する書き込み手段を備える請求の範囲第 1 項記載の フィール ドプログラマブルゲー トアレイの書き換えシステム。 A writing means for inputting the circuit determining information and the circuit determining address output from the adding means and outputting the circuit determining information and the circuit determining address in parallel to the field programmable gate array; Claim 1 Field programmable gate array rewriting system.
6 . 前記ア ドレス管理手段が、  6. The address management means is:
前記付加手段から出力された回路決定用情報と回路決定用ァ ドレスとを入力し、 該回路決定用情報と回路決定用ア ドレスとをマルチプレクスしてシリアルで前 記フィール ドプログラマブルゲートアレイに出力する書き込み手段を備える請求 の範囲第 1 項記載のフィール ドプログラマブルゲー トアレイの書き換えシステム。 The circuit determining information and the circuit determining address output from the adding means are input, and the circuit determining information and the circuit determining address are multiplexed and serially output to the field programmable gate array. 2. The rewriting system for a field programmable gate array according to claim 1, further comprising a writing unit that performs the writing.
7 . 前記ァ ドレス格納手段が、 7. The address storage means,
前記付加手段によリ回路決定用情報に付加された回路決定用ァ ドレスの情報を、 使用されているア ドレスの情報と して格納する請求の範囲第 1 項記載のフィール ドプログラマブルゲー トアレイの書き換えシステム。  The field programmable gate array according to claim 1, wherein the information of the circuit determining address added to the circuit determining information by the adding means is stored as information of a used address. Rewriting system.
8 . 生成する回路の情報である回路決定用情報を格納する回路決定用情報格納手 段における、 前記回路決定用情報の格納領域を示す回路決定用ア ドレスにしたが つて、 前記回路決定用情報を前記回路決定用情報格納手段に格納するための格納 先決定手段を備えたフィール ドプログラマブルゲー トアレイに接続されるァ ドレ ス管理装置であって、  8. In the circuit determining information storing means for storing circuit determining information which is information of a circuit to be generated, the circuit determining information according to a circuit determining address indicating a storage area of the circuit determining information. An address management device connected to a field programmable gate array including a storage destination determining means for storing the information in the circuit determining information storing means,
前記回路決定用情報を格納する格納手段と、  Storage means for storing the circuit determination information,
前記回路決定用情報格納手段において使用されていないァ ドレスの情報を格納 するァ ドレス格納手段と、  Address storage means for storing information on addresses not used in the circuit determination information storage means;
前記ア ドレス格納手段に格納されている前記使用されていないア ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ァ ドレスを出力する付加手段 とを備えるァ ドレス管理装置。  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and An address output device for outputting information and the circuit determination address.
9 . 前記回路決定用情報及び前記回路決定用ァ ドレスが前記付加手段から出力さ れるタイ ミングを制御する制御手段を備える請求の範囲第 8項記載のァ ドレス管 理装置。  9. The address management device according to claim 8, further comprising control means for controlling a timing at which the circuit determination information and the circuit determination address are output from the adding means.
1 0 . 前記回路決定用情報は、  10. The circuit determination information includes:
前記フィール ドプログラマブルゲー トアレイの不具合を救済するための切り換 え回路及び修正回路を追加するための情報を含む請求の範囲第 8項記載のァ ドレ ス管理装置。 9. The address management device according to claim 8, wherein the address management device includes information for adding a switching circuit and a correction circuit for relieving a defect of the field programmable gate array.
1 1 . 前記付加手段から出力された回路決定用情報と回路決定用ア ドレスとを入 力し、 11. Input the circuit determining information and the circuit determining address output from the adding means,
該回路決定用情報と回路決定用ア ドレスとをパラレルで前記フィール ドプログ ラマブルゲー トアレイに出力する書き込み手段を備える請求の範囲第 8項記載の ァ ドレス管理装置。  9. The address management device according to claim 8, further comprising a writing unit that outputs the circuit determination information and the circuit determination address to the field programmable gate array in parallel.
1 2 . 前記付加手段から出力された回路決定用情報と回路決定用ア ドレスとを入 力 し、  1 2. Input the circuit determining information and the circuit determining address output from the adding means,
該回路決定用情報と回路決定用ァ ドレスとをマルチプレクスしてシリアルで前 記フィール ドプログラマブルゲー トアレイに出力する書き込み手段を備える請求 の範囲第 8項記載のァ ドレス管理装置。  9. The address management apparatus according to claim 8, further comprising a writing unit that multiplexes the circuit determination information and the circuit determination address and serially outputs the multiplexed information to the field programmable gate array.
1 3 . 前記ァ ドレス格納手段が、  1 3. The address storage means,
前記付加手段によリ回路決定用情報に付加された回路決定用ァ ドレスの情報を、 使用されているァ ドレスの情報と して格納する請求の範囲第 8項記載のァ ドレス 管理装置。  9. The address management device according to claim 8, wherein the information of the circuit determination address added to the circuit determination information by the adding unit is stored as information of a used address.
1 4 . フィール ドプログラマブルゲー トアレイに生成される回路を決定する回路 決定用情報を格納手段に格納する格納ステップと、  14. A storage step of storing circuit determination information for determining a circuit to be generated in the field programmable gate array in storage means;
前記フィール ドプログラマブルゲー トアレイの回路決定用情報格納手段におい て使用されていないァ ドレスの情報をァ ドレス格納手段に格納するア ドレス格納 ステップと、  An address storage step of storing information of an address not used in the circuit determination information storage means of the field programmable gate array in the address storage means;
前記ア ドレス格納手段に格納されている前記使用されていないア ドレスの情報 を前記格納手段に格納されている回路決定用情報に前記回路決定用ァ ドレスと し て付加して、 該回路決定用情報及び前記回路決定用ア ドレスを出力する付加ステ ップと、  The information of the unused address stored in the address storage means is added to the circuit determination information stored in the storage means as the circuit determination address, and An additional step of outputting information and the circuit determining address;
前記回路決定用情報の格納領域を示す回路決定用ァ ドレスにしたがって、 前記 回路決定用情報を前記回路決定用情報格納手段に格納する回路決定用情報格納ス テツプとを備えるフィールドプログラマブルゲー トアレイの書き換え方法  Rewriting a field programmable gate array including a circuit determining information storage step for storing the circuit determining information in the circuit determining information storage means according to a circuit determining address indicating a storage area of the circuit determining information. Method
1 5 . 前記回路決定用情報及び前記回路決定用ア ドレスが前記付加ステップから 出力されるタイ ミングを制御する制御ステップを備える請求の範囲第 1 4項記載 のフィール ドプログラマブルゲー トアレイの書き換え方法。 15. The method for rewriting a field programmable gate array according to claim 14, further comprising a control step of controlling timing at which said circuit determining information and said circuit determining address are output from said adding step.
1 6 . 前記フィールドプログラマブルゲー トアレイの動作が継続している状態に おいて前記回路決定用情報格納手段に前記回路決定用情報が格納される請求の範 囲第 1 4項記載のフィールドプログラマブルゲー トアレイの書き換え方法。 16. The field programmable gate array according to claim 14, wherein the circuit determination information is stored in the circuit determination information storage means while the operation of the field programmable gate array is continued. Rewriting method.
1 7 . 前記回路決定用情報は、 1 7. The circuit determination information is:
前記フィ一ル ドプログラマブルゲー トアレイの不具合を救済するための切リ換 え回路及び修正回路を追加するための情報を含む請求の範囲第 1 4項記載のフィ ールドプログラマブルゲートアレイの書き換え方法。  15. The method for rewriting a field programmable gate array according to claim 14, further comprising information for adding a switching circuit and a repair circuit for relieving a defect of the field programmable gate array.
1 8 . 前記付加ステップにおいて出力された回路決定用情報と回路決定用ァ ドレ スとをパラ レルにして前記フィ一ルドプログラマブルゲー トアレイに出力する書 き込みステップを備える請求の範囲第 1 4項記載のフィール ドプログラマブルゲ ー トァレイの書き換え方法。  18. The writing method according to claim 14, further comprising a writing step of parallelizing the circuit determination information and the circuit determination address output in the adding step and outputting the information to the field programmable gate array. How to rewrite the described field programmable gate array.
1 9 . 前記付加ステップにおいて出力された回路決定用情報と回路決定用ァ ドレ スとをマルチプレクスしてシリアルで前記フィール ドプログラマブルゲ一 トァレ ィに出力する書き込みステップを備える請求の範囲第 1 4項記載のフィール ドプ ログラマブルゲー トアレイの書き換え方法。  19. A writing step for multiplexing the circuit determining information and the circuit determining address output in the adding step and serially outputting the multiplexed information to the field programmable gater. How to rewrite the field programmable gate array described in the section.
2 0 . 前記付加ステップにおいて回路決定用情報に付加された回路決定用ァ ドレ スの情報を、 使用されているァ ドレスの情報と して前記ァ ドレス格納手段に格納 する使用ァ ドレス格納ステップを備える請求の範囲第 1 4項記載のフィール ドプ ログラマブルゲー トアレイの書き換え方法。  20. A used address storing step of storing information of the circuit determining address added to the circuit determining information in the adding step as information of a used address in the address storing means. The method for rewriting a field-programmable gate array according to claim 14, comprising:
PCT/JP2003/012725 2003-10-03 2003-10-03 Field programmable gate array rewrite system WO2005034353A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005509315A JP4156626B2 (en) 2003-10-03 2003-10-03 Field programmable gate array rewriting system
PCT/JP2003/012725 WO2005034353A1 (en) 2003-10-03 2003-10-03 Field programmable gate array rewrite system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/012725 WO2005034353A1 (en) 2003-10-03 2003-10-03 Field programmable gate array rewrite system

Publications (1)

Publication Number Publication Date
WO2005034353A1 true WO2005034353A1 (en) 2005-04-14

Family

ID=34401456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012725 WO2005034353A1 (en) 2003-10-03 2003-10-03 Field programmable gate array rewrite system

Country Status (2)

Country Link
JP (1) JP4156626B2 (en)
WO (1) WO2005034353A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436120A (en) * 1987-07-30 1989-02-07 Nec Corp Redundant constitution gate array
JPH10233677A (en) * 1996-12-20 1998-09-02 Hitachi Ltd Semiconductor integrated circuit
JPH11167556A (en) * 1997-12-03 1999-06-22 Nippon Telegr & Teleph Corp <Ntt> Dynamic constitution method for logic circuit
JP2001320271A (en) * 2000-05-02 2001-11-16 Fuji Xerox Co Ltd Method for reconfiguring circuit into programmable logic circuit and information processing system
JP2002009613A (en) * 2000-06-27 2002-01-11 Fuji Xerox Co Ltd Reconfiguration method for circuit function, and programmable logic circuit device
JP2002314402A (en) * 2001-04-16 2002-10-25 Mitsubishi Electric Corp Programmable logic circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436120A (en) * 1987-07-30 1989-02-07 Nec Corp Redundant constitution gate array
JPH10233677A (en) * 1996-12-20 1998-09-02 Hitachi Ltd Semiconductor integrated circuit
JPH11167556A (en) * 1997-12-03 1999-06-22 Nippon Telegr & Teleph Corp <Ntt> Dynamic constitution method for logic circuit
JP2001320271A (en) * 2000-05-02 2001-11-16 Fuji Xerox Co Ltd Method for reconfiguring circuit into programmable logic circuit and information processing system
JP2002009613A (en) * 2000-06-27 2002-01-11 Fuji Xerox Co Ltd Reconfiguration method for circuit function, and programmable logic circuit device
JP2002314402A (en) * 2001-04-16 2002-10-25 Mitsubishi Electric Corp Programmable logic circuit device

Also Published As

Publication number Publication date
JPWO2005034353A1 (en) 2006-12-14
JP4156626B2 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
US8117570B2 (en) Integrated circuit design phase technique with virtual power switch
JPS5873100A (en) Method and apparatus for inspecting lsi and memory device
KR19990014031A (en) A semiconductor device having a redundancy fuse box and a column redundancy fuse box shared by a plurality of memory blocks.
US9455715B2 (en) Apparatus for improving reliability of electronic circuitry and associated methods
US7304493B2 (en) FPGA powerup to known functional state
JP4709617B2 (en) Screen data creation device
JP2014153964A (en) Electronic apparatus capable of updating micro programs
WO2005034353A1 (en) Field programmable gate array rewrite system
JPH11145786A (en) Flip-flop reset circuit
KR101471574B1 (en) Semiconductor chip and semiconductor device
JPH11110308A (en) Data backup system in case of power supply cutoff
JPH1144741A (en) Programmable logic device, its testing method, and test data preparing method
US6621295B1 (en) Reconfigurable priority encoding
JP4435915B2 (en) Pattern generation method, pattern generator, memory test equipment
US5586249A (en) Control information backup system
WO2018131065A1 (en) Reconfigurable device and electronic device using same
JPH1084275A (en) Logic circuit
JP4563286B2 (en) Automatic circuit generator
US20100223596A1 (en) Data processing device and method
JP2004274141A (en) Data rewritable logic device during continuing operation
JPH0232620A (en) Programmable logic array
JP2005236619A (en) Programmable logic circuit control unit, programmable logic circuit control method, and program
JP2019140290A (en) Data processing unit
KR100397507B1 (en) Apparatus and method for assignment of working/standby unit
JP5484641B1 (en) Programmable display

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2005509315

Country of ref document: JP