WO2004088621A1 - Verfahren und schaltungsanordnung zur simulation von bei matrixadressierten displays auftretenden pixel- und subpixeldefekten - Google Patents

Verfahren und schaltungsanordnung zur simulation von bei matrixadressierten displays auftretenden pixel- und subpixeldefekten Download PDF

Info

Publication number
WO2004088621A1
WO2004088621A1 PCT/EP2004/003097 EP2004003097W WO2004088621A1 WO 2004088621 A1 WO2004088621 A1 WO 2004088621A1 EP 2004003097 W EP2004003097 W EP 2004003097W WO 2004088621 A1 WO2004088621 A1 WO 2004088621A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
sub
pixel defect
synchronization signal
Prior art date
Application number
PCT/EP2004/003097
Other languages
English (en)
French (fr)
Inventor
Udo Fischbeck
Markus Friebe
Johannes Spindler
Original Assignee
Grundig Multimedia B.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grundig Multimedia B.V. filed Critical Grundig Multimedia B.V.
Priority to JP2006504832A priority Critical patent/JP2006523854A/ja
Priority to EP04722816A priority patent/EP1636777A1/de
Publication of WO2004088621A1 publication Critical patent/WO2004088621A1/de

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Definitions

  • the invention relates to a method and a circuit arrangement for simulating pixel and sub-pixel defects occurring in matrix-addressed displays.
  • the plasma screens are a matrix of small gas discharge areas, three of which each represent a picture element. Such a picture element is called a pixel, the three associated gas discharge areas represent the subpixels.
  • the above-mentioned LCD screens are matrix-shaped liquid crystal display devices.
  • an image point or pixel is formed by three liquid crystal cells lying next to one another, which represent the colors red, green and blue and are also referred to as subpixels.
  • the category of matrix-addressed displays also includes projection display devices that use a matrix of picture elements located in the beam path of a light source, such as, for. B. rear projection screens or video projectors.
  • the matrix of picture elements works on the reflection principle such as LCOSs (Liquid Crystal On Silicon) or DiVIDs (Digital Micromirror Device) or on the transmitted light principle such as e.g. B. LCDs (Liquid Crystal Display).
  • Display control is applied, which enables a very simple change of the error images on the one hand and a display of the error images independent of the display type.
  • Fig. 1 shows a circuit arrangement for generating pixel and / or sub-pixel defects in a control signal for a screen.
  • FIG. 2 shows a detail of the circuit arrangement according to FIG. 1
  • a video data signal 1 is fed to a video data processing unit 2.
  • an RGB signal 10 is generated from the video data signal 1 and, on the other hand, e in a horizontal synchronization signal 9 and a vertical synchronization signal 8.
  • the RGB signal 10 generated in the video data processing unit 2 is applied to a screen control circuit via a switching array 5 6 switched through, which is also supplied with the horizontal synchronization signal 9 and the vertical synchronization signal 8 from the video data processing unit 2.
  • the screen control circuit 6 in turn controls the screen 7, so that an image that corresponds to the video data signal 1 normally appears on the screen 7.
  • a programmable pixel defect simulation unit 3 is used, which is acted upon on the one hand by the horizontal synchronization signal 9 and the vertical synchronization signal 8 from the video data processing unit 2 and on the other hand has a connection to a programming device 4.
  • Pixel error data or sub-pixel error data are transferred to the programmable pixel defect simulation unit 3 via the programming device 4, these error data defining on the one hand the type of error and on the other hand the location of the error on the screen surface.
  • the programmable pixel defect simulation unit 3 From the addressed pixel error data, the programmable pixel defect simulation unit 3 on the one hand generates an R'-G ' -B ' signal 11, which represents the respective pixel or sub-pixel error, on the other hand, the programmable pixel defect simulation unit 3 generates the horizontal synchronization signal 9 and the like Vertical synchronization signal 8 and the data parts that define the location of the respective error on the screen, a switching signal 18 with which the switching array 5 is acted upon such that the R ' -G ' -B ' signal 11, which the programmable pixel defect simulation unit has also briefly applied to the inputs of the screen control circuit 6 becomes. After the time defined by the pixel error data has elapsed, the programmable pixel data simulation unit 3 switches the switching array 5 back to its initial state, so that the normal RGB signal 10 is switched through again to the screen control circuit 6.
  • Pixel defects or sub-pixel defects are defined via the programming device 4 and are then transferred in the form of binary data into a memory 12 of the programmable pixel defect simulation unit 3.
  • the binary data contained in the memory 12 contain, on the one hand, information about how the R ' -G ' -B ' signal should look in order to represent the respective pixel defects and, on the other hand, information about where the respective errors should appear on the screen.
  • the last-mentioned information that is to say that which relate to the location of the display on the screen, are count values with which a comparator 13 is applied.
  • the comparator 13 is also supplied with the counter reading of a counter 14, the counter 14 being set to a defined counter value as a function of the horizontal synchronization signal 9 or the vertical synchronization signal 8. From this defined counter value, the counter 14 counts the clock signals on the horizontal synchronization signal 9 or the vertical synchronization signal 8 synchronized clock generator 15 and offers the counter reading to the comparator 13 for comparison. If the comparator 13 determines the equality between the counter reading of the counter 14 and the count value taken over from the memory 12, the comparator 13 generates at its output a signal which is sent via the switching signal generator 17 to the switching array 5, which is already in connection with FIG 1 is described.
  • R'-G ' -B ' data 19 are already present on the pixel defect generator, from which the pixel defect generator 16 generates an R ' -G ' -B ' signal 11.
  • this R ' -G'-B' signal 1 is briefly applied to the screen control circuit 6 by means of the switching array 5, which is acted upon by the switching signal generator 17 with a switching signal 18, which generates a corresponding representation on the screen 7.
  • the arrangement shown in FIG. 2 is of course only exemplary, in particular the arrangement shown in the example according to FIG. 2 can contain a large number of comparators 13 counters 14 and switching signal generators 17 in order to also easily display pixel or sub-pixel defects that are close together can.
  • the programmable pixel defect simulation unit 3 by means of a microprocessor which simulates the functioning of the circuit parts described. However, this does not change the principle of operation.
  • the method and the arrangement for the simulation of the pixel or sub-pixel defects regardless of the type of screen used.
  • the method and arrangement can be used equally for plasma screens, LCD screens, LCOS and DMD projectors and their respective subspecies, in short all matrix-addressable display types.
  • the prerequisite here is that a screen 7 is used to display the pixel or sub-pixel defects, which itself has as few such pixel or sub-pixel defects as possible, since otherwise the image impression to be simulated would be distorted.
  • the described arrangement and the described method can also be used in connection with cathode ray picture tubes, so that it is possible to display on a cathode ray picture tube the picture impression that a plasma screen or LCD screen with pixel or sub-pixel defects would provide ,

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Simulation von bei matrixadressierten Displays auftretenden Pixel- und Subpixeldefekten sowie eine Schaltungsanordnung zur Durchführung des Verfahrens. Dazu wird aus einem die darzustellenden Videobilder repräsentierenden Videodatenstrom ein R-G-B-Signal (10), ein Horizontalsynchronisationssignal (9) und ein Vertikalsynchronisationssignal (8) erzeugt, mittels derer über eine Bildschirmansteuerschaltung (6) die Ansteuerung eines Bildschirm (7) erfolgt. Gesteuert durch eine programmierbaren Pixeldefekt-Simulationseinheit (3) wird das R-G-B-Signal (10) gegen ein R'-G'-B'-Signal (11) ausgetauscht, das den Pixel- oder Subpixeldefekt simuliert. Der Austausch hinsichtlich des Zeitpunktes und der Dauer erfolgt dabei so, dass der durch das R'-G'-B'-Signal (11) simulierte Pixel- oder Subpixeldefekt an einer vorwählbaren Stelle des Bildschirms (7) zur Darstellung kommt.

Description

Verfahren und Schaltungsanordnung zur Simulation von bei πnatrixadressiβrten Displays auftretenden Posel- und
Subpixeldefekten
Die Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Simulation von bei matrixadressierten Displays auftretenden Pixel- und Subpixeldefekten.
Die Wiedergabe von Fernsehsignalen erfolgte in der Vergangenheit vorwiegend über Kathodenstrahlbildröhren. Seit geraumer Zeit kommen zunehmend Wiedergabesysteme zum Einsatz, die einen flachen Bildschirm aufweisen und bei denen jeder Bildpunkt über einer mat xförmige Adressierung direkt ansteuerbar ist. Der artige Wiedergabekonzepte sind unter den Begriff Plasmabild- schirm oder LCD- Bildschirm bekannt geworden.
Bei den Plasmabildschirmen handelt es sich um eine Matrix aus kleinen Gasentladungsbereichen, von denen jeweils drei nebeneinander liegende ein Bildelement repräsentieren. Ein solches Bildelement wird als Pixel bezeichnet, die drei zugehörigen Gasentladungsbereiche repräsentieren die Subpixel.
Bei den oben angesprochenen LCD-Bildschirmen, handelt sich um matrix- förmige Flüssigkristall-Anzeigevorrichtungen. Auch hier wird ein Bildpunkt oder Pixel durch drei nebeneinander liegende Flüssigkristallszellen gebildet, die die Farben rot, grün und blau repräsentieren und ebenfalls als Subpixel bezeichnet werden. Zu der Kategorie der matrixadressierten Displays gehören aber natürlich auch Projektions-Anzeigeeinrichtungen, die sich einer im Strahlengang einer Lichtquelle befindlichen Matrix von Bildelementen bedienen, wie z. B. Rückprojektions-Bildschirme oder Videoprojektoren. Die Matrix von Bildelementen arbeitet dabei nach dem Reflektionsprinzip wie z.B. bei LCOSs (Liquid Crystal On Silicon) oder DiVIDs (Digital Micromirror Device) oder nach dem Durchlichtprinzip wie z. B. LCDs (Liquid Crystal Display).
Alle diese beispielhaft genannten Anzeigeeinrichtungen haben vom Prinzip her gemeinsam, dass, wie bereits oben erwähnt, eine Matrix von Bildelementen vorgesehen ist, welche durch eine jeweils auf die Displayart abgestimmte Ansteuerschaltung im Abhängigkeit vom Videosignal ansteuerbar ist.
Bedingt durch den komplexen Aufbau solcher matrixförmiger Anzeigeeinrich- tungen, lässt es sich bei vertretbarem Fertigungsaufwand nicht vermeiden, dass einige der vielen Pixel oder Subpixel fehlerhaft sind. Dabei treten sehr unterschiedliche Fehlerbilder auf, sowohl was die Subpixel selbst betrifft, als auch bezüglich des Auftretens derartigen Fehler in unterschiedlichen Bereichen der Bildschirmfiäche (Randbereich, Mitte) als auch hinsichtlich der Wirkung der auftretenden Fehler in Verbindung mit dem dargestellten Videobild (Helligkeit, Farbe). So kann ein Subpixel z. B. immer eingeschaltet oder immer ausgeschaltet sein oder es kann unkontrolliert flackern. Abhängig von der Fehlerart und davon welcher Grundfarbe das fehlerhafte Subpixel angehört, wird sich je nach der Farbe und Helligkeit der Nachbarpixel ein unterschiedliches Fehlerbild einstellen. Es ist nun unter diesen Umständen sehr aufwändig zu beurteilen, welche Fehlerhäufungen im vorstehend beschriebenen Sinn als qualitativ noch akzeptabel angesehen werden können, weil zu einer Beurteilung entsprechende Displays aus dem Fertigungsprozess handselektiert werden müssen. Das gezielte Erzeugen von bestimmten Fehlerbilder im Fertigungsprozess ist aufgrund der Komplexität nur sehr schwer möglich. Um hier nun Abhilfe zu schaffen ist es Aufgabe der Erfindung, ein Verfahren anzugeben, das es erlaubt, die vorstehend angesprochenen Pixel- und/oder Subpixeldefekte, sowie deren Häufung auf einem Bildschirm zu simulieren und auf diese Wiese Beurteilungskriterien zu schaffen, welche Fehlerbilder für den praktischen Einsatz noch tolerabel sind.
Weiterhin gehört es zur Aufgabe, eine Schaltungsanordnung zur Simulation von bei matrixadressierten Displays auftretenden Pixel- und Subpixeldefekten anzugeben.
Gelöst wird die Aufgabe durch ein Verfahren gemäß Patentanspruchs 1 , sowie durch eine Schaltungsanordnung nach den Merkmalen des Patentanspruchs 3.
Das erfindungsgemäße Verfahren hat den Vorteil, dass die Fehlerbilder bereits vor der eigentlichen Displayansteuerung in den Datenstrom, mit dem die
Displayansteuerung beaufschlagt wird, eingemischt werden, wodurch ein sehr einfaches Verändern der Fehlerbilder einerseits und eine vom Displaytyp unabhängige Darstellung der Fehlerbilder ermöglicht wird.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren und die Schaltungsanordnung zur Durchführung des Verfahrens sind nachfolgend in Verbindung mit den Zeichnungen näher beschrieben und erläutert.
Es zeigen:
Fig. 1 eine Schaltungsanordnung zur Erzeugung von Pixel- und/oder Subpixeldefekten in einem Ansteuersignal für einen Bildschirm.
Fig. 2 ein Detail der Schaltungsanordnung nach Fig. 1 Gemäß der Darstellung im Fig. 1 wird ein Videodatensignal 1 einer Video- datenverarbeitungseinhe it 2 zugeführt. In dieser Videodatenverarbeitungs- einheit 2 wird aus dem Vi ideodatensignal 1 einerseits ein R-G-B-Signal 10 erzeugt und anderseits e in Horizontalsynchronisationssignal 9 und ein Vertikal- Synchronisationssignal 8. Das in der Videodatenverarbeitungseinheit 2 erzeugte R-G-B-Signal 10 wird über ein Schaltarray 5 auf eine Bildschirmansteuerschaltung 6 durchgeschaltet, die ebenfalls mit dem Horizontalsynchro- nisationssignal 9 und dem Vertikalsynchronisationssignal 8 aus der Videodatenverarbeitungseinheit 2 beaufschlagt ist. Die Bildschirmansteuerschaltung 6 ihrerseits steuert den Bildschirm 7 an, so dass im Normalfall auf dem Bildschirm 7 ein Bild erscheint das dem Videodatensignal 1 entspricht.
Um nun Pixel- und/oder Subpixeldefekte zu simulieren, kommt eine programmierbare Pixeldefekt-Simulationseinheit 3 zum Einsatz, die einerseits mit dem Horizontalsynchronisationssignal 9 und dem Vertikalsynchronisationssignal 8 aus der Videodatenverarbeitungseinheit 2 beaufschlagt ist und anderseits eine Verbindung zu einer Programmiereinrichtung 4 aufweist. Über die Programmiereinrichtung 4 werden der programmierbaren Pixeldefekt-Simulationseinheit 3 Pixelfehlerdaten bzw. Subpixelfehlerdaten übergeben, wobei diese Fehler- daten einerseits die Art der Fehler und andererseits die Lage der Fehler auf der Bildschirmfläche definieren.
Aus den angesprochenen Pixelfehlerdaten erzeugt die programmierbare Pixeldefekt-Simulationseinheit 3 einerseits ein R'-G'-B'-Signal 11 , das die jeweili- gen Pixel bzw. Subpixelfehler darstellt, anderseits erzeugt die programmierbare Pixeldefekt-Simulationseinheit 3 aus dem Horizontalsynchronisationssignal 9 und dem Vertikalsynchronisationssignal 8 sowie den Datenteilen, die die Lage des jeweiligen Fehlers auf dem Bildschirm definieren, ein Schaltsignal 18, mit dem das Schaltarray 5 derart beaufschlagt wird, dass das R'-G'-B'-Signal 11 , das die programmierbare Pixeldefekt-Simulationseinheit ebenfalls erzeugt hat, kurzzeitig auf die Eingänge der Bildschirmansteuerschaltung 6 aufgeschaltet wird. Nach Ablauf der durch die Pixelfehlerdaten definierten Zeit schaltet die programmierbare Pixeldaten-Simulationseinheit 3, das Schaltarray 5 wieder in seinen Ausgangszustand zurück, so dass das normale R-G-B-Signal 10 wieder auf die Bildschirmansteuerschaltung 6 durchgeschaltet ist.
Durch dieses kurzzeitige Aufschaltung des R'-G'-B '-Signals 11 auf die Bildschirmansteuerschaltung 6, wird der entsprechenden Pixelfehler an der gewünschten Stelle auf dem Bildschirm 7 dargestellt.
Es ist an dieser Stelle noch hervorzuheben, dass natürlich eine Vielzahl von Pixel- bzw. Subpixeldefektfehlerdaten über die Programmiereinrichtung 4 in die programmierbare Pixeldefekt-Simulationseinheit 3 eingegeben werden, so dass auf die beschriebene Weise eine große Anzahl von Pixel- bzw. Subpixeldefekten innerhalb eines Videobildes darstellbar ist.
Ein Beispiel für die Funktionsweise der programmierbaren Pixeldefekt-Simulationseinheit 3 wird nachfolgend in Verbindung mit der Figur 2 näher erläutert.
Über die Programmiereinrichtung 4 werden Pixeldefekte bzw. Subpixeldefekte definiert, die dann in Form vom Binärdaten in einen Speicher 12 der Programmierbaren Pixeldefekt-Simulationseinheit 3 übertragen werden. Die im Speicher 12 enthaltenen Binärdaten beinhalten einerseits eine Information darüber wie das R'-G'-B'-Signal aussehen soll, um die jeweiligen Pixeldefekte darzustellen und anderseits eine Information darüber, an welcher Stelle des Bild- schirms die jeweiligen Fehler erscheinen sollen. Im Ausführungsbeispiel sind die letztgenannte Information, also die, die sich auf den Ort der Darstellung auf dem Bildschirm beziehen, Zählwerte, mit denen ein Komparator 13 beaufschlagt wird. Dem Komparator 13 wird weiterhin der Zählerstand eines Zählers 14 zugeführt, wobei der Zähler 14 in Abhängigkeit des Horizontalsynchroni- sationssignals 9 bzw. des Vertikalsynchronisationssignals 8 auf einen definierten Zählerwert gesetzt wird. Von diesem definierten Zählerwert zählt der Zähler 14 die Taktsignale eines auf das Horizontalsynchronisationssignals 9 bzw. des Vertikalsynchronisationssignals 8 synchronisierten Taktgenerators 15 und bietet den Zählerstand dem Komparator 13 zum Vergleich an. Wird vom Komparator 13 die Gleichheit zwischen dem Zählerstand des Zählers 14 und dem von dem Speicher 12 übernommenen Zählwert festgestellt, erzeugt der Komparator 13 an seinem Ausgang ein Signal, das über den Schaltsignal- Generator 17 auf das Schaltarray 5, das bereits in Verbindung mit Figur 1 beschrieben ist, wirkt.
Zu diesem Zeitpunkt liegen bereits an dem Pixeldefekt-Generator, R'-G'-B'- Daten 19 an, aus denen der Pixeldefekt-Generator 16 ein R'-G'-B'-Signal 11 erzeugt. Wie bereits in Verbindung mit dem Beispiel nach Figur 1 gezeigt, wird dieses R'-G'-B'-Signal 1 kurzzeitig mittels des Schaltarrays 5, das vom Schaltsignal-Generator 17 mit einem Schaltsignal 18 beaufschlagt wird, auf die Bildschirmansteuerschaltung 6 aufgeschaltet, die eine entsprechenden Darstellung auf dem Bildschirm 7 erzeugt.
Die in Fig. 2 gezeigte Anordnung besitzt natürlich nur Beispielcharakter, insbesondere kann die im Beispiel nach Fig. 2 dargestellte Anordnung eine Vielzahl vom Komparatoren 13 Zählern 14 und Schaltsignal-Generatoren 17 enthalten, um auch nahe beieinander liegende Pixel- bzw. Subpixeldefekte problemlos darstellen zu können. Darüber hinaus ist es natürlich möglich, die Umsetzung eines durch eine Binär-Information vorgegebene Ortes auf dem Bildschirm in den realen Ort auf dem Bildschirm mit unterschiedlichsten, dem Fachmann geläufigen Vorgehensweisen zu erreichen, er wird sich dabei der in Verbindung mit dem Beispiel nach Fig. 2 angegebenen Grundfunktionen Synchronisation, Takterzeugung, Zählen und Vergleichen auf unterschiedliche Weise bedienen.
Weiterhin ist es selbstverständlich denkbar die programmierbare Pixeldefekt- Simulationseinheit 3 mittels eines Mikroprozessors zu realisieren, der die Funktionsweise der beschriebenen Schaltungsteile nachbildet. An der prinzipiellen Funktionsweise ändert sich dadurch jedoch nichts. Nach dem, wie vorstehend anhand der Figuren 1 und 2 ausgeführt, die Simulation der Pixel- bzw. Subpixeldefekte durch Manipulation des auf die Bildschirmansteuerschaltung 6 aufgeschalteten R-G-B-Signals erreicht wird, ist das Verfahren bzw. die Anordnung zur Simulation der Pixel- bzw. Subpixeldefekte vom Typ des verwendeten Bildschirms unabhängig. Verfahren und Anordnung sind gleichermaßen verwendbar für Plasmabildschirme, LCD-Bildchirme LCOS- und DMD-Projektoren und Ihre jeweiligen Unterarten, kurz gesagt alle matrixadressierbaren Anzeigetypen. Vorausgesetzt ist dabei, dass zur Darstellung der Pixel- bzw. Subpixeldefekte ein Bildschirm 7 verwendet wird, der selbst möglichst wenig derartige Pixel- bzw. Subpixeldefekte aufweist, da es sonst zu einer Verzerrung des zu simulierenden Bildeindruckes kommen würde.
Im weiteren ist die beschriebene Anordnung bzw. das beschriebene Verfahren auch einsetzbar in Verbindung mit Kathodenstrahlbildröhren, so dass es möglich ist, den Bildeindruck, den ein mit Pixel- bzw. Subpixeldefekten behafteter Plasmabildschirm oder LCD-Bildschirm liefern würde, auf einer Kathoden- strahlbildröhre darzustellen.

Claims

Patentansprüche
1. Verfahren zur Simulation von bei matrixadressierten Displays auftretenden Pixel- oder Subpixeldefekten, wobei
- aus einem die darzustellenden Videobilder repräsentierenden Videodatenstrom ein R-G-B-Signai (10), ein Horizontalsynchroni- sationssignal (9) und ein Vertikalsynchronisationssignal (8) erzeugt wird, mittels derer über eine Bildschirmansteuerschaltung
(6) die Ansteuerung eines Bildschirm (7) erfolgt,
- gesteuert durch eine programmierbare Pixeldefekt-Simulationseinheit (3) das R-G-B-Signal (10) gegen ein R'-G'-B'-Signal (11 ) ausgetauscht wird, das den Pixel- oder Subpixeldefekt simuliert,
- der Austausch hinsichtlich des Zeitpunktes und der Dauer so erfolgt, dass der durch das R'-G'-B'-Signal (11 ) simulierte Pixeloder Subpixeldefekt an einer vorwählbaren Stelle des Bildschirms
(7) zur Darstellung kommt.
2. Verfahren nach Anspruch 1 , wobei
- mittels einer Videodatenverarbeitungseinheit (2) aus einem die darzustellenden Videobilder repräsentierenden Videodatenstrom ein R-G-B-Signal (10), ein Horizontalsynchronisationssignal (9) und ein Vertikalsynchronisationssignal (8) erzeugt wird, wobei das R-G-B-Signal (10) über ein Schaltarray (5) an einer Bildschirmansteuerschaltung (6) anliegt, die in zeitlicher Abhängigkeit von dem Horizontalsynchronisationssignal (9) und dem Vertikalsynchronisationssignal (8) den Bildschirm (7) ansteuert,
- mittels einer programmierbaren Pixeldefekt-Simulationseinheit (3) aus den von einer Programmiereinrichtung (4) gelieferten Pixeloder Subpixeldefektdaten ein R'-G'-B'-Signal (11) erzeugt wird, das den Pixel- oder Subpixeldefekt repräsentiert,
- mittels der programmierbaren Pixeldefekt-Simulationseinheit (3) aus den von der Programmiereinrichtung (4) gelieferten Pixeloder Subpixeldefektdaten in zeitlicher Abhängigkeit von dem von der Videodatenverarbeitungseinheit (2) erzeugten Horizontal- synchronisationssignal (9) und dem Vertikalsynchronisationssignal (8) ein Schaltsignal (18) erzeugt wird,
- das Schaltarray (5) bei Ansteuerung mit dem Schaltsignal (18) seine Eingänge auf das von der programmierbaren Pixeldefekt- Simulationseinheit (3) erzeugte R'-G'-B'-Signal ( 1 ) umschaltet,
- der Zeitpunkt für die Erzeugung des Schaltsignals (18) und die
Dauer, für die das Schaltsignal (18) an dem Schaltarray (5) anliegt, durch die von der Programmiereinrichtung (4) gelieferten Pixel- oder Subpixeldefektdaten so vorgegeben ist, dass das Abbild des Pixel- oder Subpixeldefektes in zeitlicher Abhängigkeit vom Horizontalsynchronisationssignal (9) und Vertikalsynchronisationssignal (8) an einer vorgegebenen Stelle des Bildschirms (7) erscheint.
3. Schaltungsanordnung zur Simulation von bei matπxadressierten Displays auftretenden Pixel- oder Subpixeldefekten bestehend aus - einer Videodatenverarbeitungseinheit (2) die aus einem die darzustellenden Videobilder repräsentierenden Videodatenstrom ein R-G-B-Signal (10), ein Horizontalsynchronisationssignal (9) und ein Vertikalsynchronisationssignal (8) erzeugt, wobei das R- G-B-Signal (10) über ein Schaltarray (5) an einer Bildschirmansteuerschaltung (6) anliegt, die in zeitlicher Abhängigkeit von dem Horizontalsynchronisationssignal (9) und dem Vertikalsynchronisationssignal (8) den Bildschirm (7) ansteuert,
- einer programmierbaren Pixeldefekt-Simulationseinheit (3), die aus den von einer Programmiereinrichtung (4) gelieferten Pixeloder Subpixeldefektdaten ein R'-G'-B'-Signal (1 1) erzeugt, das den Pixel- oder Subpixeldefekt repräsentiert, wobei die programmierbaren Pixeldefekt-Simulationseinheit (3) aus den von der Programmiereinrichtung (4) gelieferten Pixel- oder Subpixeldefektdaten in zeitlicher Abhängigkeit von dem von der Videodatenverarbeitungseinheit (2) erzeugten Horizontalsynchroni- sationssignal (9) und dem Vertikalsynchronisationssignal (8) ein Schaltsignal (18) erzeugt und damit das Schaltarray (5) ansteuert, derart, dass das Schaltarray (5) seine Eingänge auf das von der programmierbaren Pixeldefekt-Simulationseinheit (3) erzeugte R'- G'-B'-Signal ( 1 ) umschaltet und wobei der Zeitpunkt für die Erzeugung des Schaltsignals (18) und die Dauer, für die das Schaltsignal (18) an dem Schaltarray (5) anliegt, durch die von der Programmiereinrichtung (4) gelieferten Pixel- oder Subpixeldefektdaten so vorgegeben ist, dass das Abbild des Pixel- oder Subpixeldefektes in zeitlicher Abhängigkeit vom Horizontal- synchronisationssignal (9) und Vertikalsynchronisationssignal (8) an einer vorgegebenen Stelle des Bildschirms (7) erscheint. Schaltungsanordnung nach Anspruch 3, wobei die programmierbare Pixeldefekt-Simulationseinheit (3) mit einer Programmiereinrichtung (4) verbunden ist und wenigstens einen Speicher (12) wenigstens einen Komparator (13) wenigstens einen Zähler (14) wenigstens einen Taktgenerator (15) wenigstens einen Pixeldefekt-Generator (16) und wenigstens einen Schaltsignal-Generator (17) umfasst, wobei
- die Programmiereinrichtung (4) Pixel- oder Subpixeldefektdaten erzeugt und an den Speicher (12) übergibt,
- die Pixel- oder Subpixeldefektdaten einen ersten Teil enthalten, der den Pixel- oder Subpixeldefekt repräsentiert und einen zweiten Teil der den Ort auf dem Bildschirm (7) repräsentiert, an dem der Pixel- oder Subpixeldefekt dargestellt wird,
- die Speicherbereiche die den ersten Teil der Pixel- oder Subpixeldefektdaten enthalten mit dem Pixeldefekt-Generator (16) und die Speicherbereiche die den zweite Teil der Pixel- oder
Subpixeldefektdaten enthalten, mit einem Komparator (13) verbunden sind,
- der Pixeldefekt-Generator (16) an seinem Ausgang ein R'-G'-B'- Signal (1 1 ) erzeugt - der Komparator (13) den Zählerwert des Zähler (14), der die
Taktsignale des auf das Horizontalsynchronisationssignal (9) synchronisierten Taktgenerators (15) zählt, mit dem zweiten Teil der Pixel- oder Subpixeldefektdaten vergleicht und bei Übereinstimmung den Schaltsignal-Generator 17 ansteuert, der dann ein Schaltsignal 18 abgibt,
- der Zähler (14) synchron zum Horizontalsynchronisationssignal (9) und Vertikalsynchronisationssignal (8) jeweils bei Beginn der Darstellung eines Videobildes auf einen vorgegebenen Wert gesetzt wird. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der wenigstens eine Speicher (12), der wenigstens einen Komparator (13), der wenigstens einen Zähler (14), der wenigstens einen Taktgenerator (15), der wenigstens einen Pixeldefekt-Generator (16) und der wenigstens einen Schaltsignal-Generator (17) in ihrer Funktion von einem Mikrocomputer nachgebildet werden.
PCT/EP2004/003097 2003-03-29 2004-03-24 Verfahren und schaltungsanordnung zur simulation von bei matrixadressierten displays auftretenden pixel- und subpixeldefekten WO2004088621A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006504832A JP2006523854A (ja) 2003-03-29 2004-03-24 マトリックス形アドレス指定方式ディスプレイで起こるピクセル欠陥及びサブピクセル欠陥をシミュレーションするための方法と回路構成
EP04722816A EP1636777A1 (de) 2003-03-29 2004-03-24 Verfahren und schaltungsanordnung zur simulation von bei matrixadressierten displays auftretenden pixel- und subpixeldefekten

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003114268 DE10314268B3 (de) 2003-03-29 2003-03-29 Verfahren und Schaltungsanordnung zur Simulation von bei matrixadressierten Displays auftretenden Pixel- und Subpixeldefekten
DE10314268.1 2003-03-29

Publications (1)

Publication Number Publication Date
WO2004088621A1 true WO2004088621A1 (de) 2004-10-14

Family

ID=32731159

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/003097 WO2004088621A1 (de) 2003-03-29 2004-03-24 Verfahren und schaltungsanordnung zur simulation von bei matrixadressierten displays auftretenden pixel- und subpixeldefekten

Country Status (5)

Country Link
EP (1) EP1636777A1 (de)
JP (1) JP2006523854A (de)
CN (1) CN100466031C (de)
DE (1) DE10314268B3 (de)
WO (1) WO2004088621A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208558A1 (en) * 2019-04-09 2020-10-15 Vuereal Inc. Repair techniques for micro-led devices and arrays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201516A (ja) 1992-12-25 1994-07-19 Sony Corp 液晶パネル用疑似欠陥発生装置
JPH09257639A (ja) 1996-03-19 1997-10-03 Fujitsu Ltd 液晶パネルの欠陥画素検査方法及びその装置
US5986697A (en) 1995-01-03 1999-11-16 Intel Corporation Method and apparatus for raster calibration
JP2000111858A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 平面表示装置のシミュレーション方法、シミュレーション装置、検査方法、および検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297950B2 (ja) * 1993-07-13 2002-07-02 シャープ株式会社 平面型表示パネル検査装置
CN1328441C (zh) * 1996-12-27 2007-07-25 株式会社瑞典 大型垃圾清移装置
IT1296643B1 (it) * 1997-12-16 1999-07-14 Cselt Centro Studi Lab Telecom Procedimento e apparecchiatura per l'introduzione di distorsioni di riferimento in segnali video.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201516A (ja) 1992-12-25 1994-07-19 Sony Corp 液晶パネル用疑似欠陥発生装置
US5986697A (en) 1995-01-03 1999-11-16 Intel Corporation Method and apparatus for raster calibration
JPH09257639A (ja) 1996-03-19 1997-10-03 Fujitsu Ltd 液晶パネルの欠陥画素検査方法及びその装置
JP2000111858A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 平面表示装置のシミュレーション方法、シミュレーション装置、検査方法、および検査装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 07 29 September 2000 (2000-09-29) *
See also references of EP1636777A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208558A1 (en) * 2019-04-09 2020-10-15 Vuereal Inc. Repair techniques for micro-led devices and arrays

Also Published As

Publication number Publication date
CN100466031C (zh) 2009-03-04
CN1795482A (zh) 2006-06-28
DE10314268B3 (de) 2004-08-19
JP2006523854A (ja) 2006-10-19
EP1636777A1 (de) 2006-03-22

Similar Documents

Publication Publication Date Title
DE69812696T2 (de) Verfahren und vorrichtung zum einstellen eines oder mehrerer projektoren
DE60312463T2 (de) Dynamikbereichsverbesserung einer Bildanzeigevorrichtung
EP1062652B1 (de) Aktivmatrix-flüssigkristallanzeige
DE102007038881B4 (de) Projektor eines Informationsanzeigesystems in Fahrzeugen, insbesondere in Flugzeugen
DE10324652A1 (de) Multivisions-System und Verfahren zum Steuern dieses Systems
DE19746329A1 (de) Display und Verfahren zur Ansteuerung des Displays
DE69531441T2 (de) Bildanzeigegerät
EP0875017A1 (de) Beleuchtungseinrichtung für ein mikroskop
DE112011105192B4 (de) LCD-Paneel, Herstellungsverfahren für das LCD-Paneel und Verfahren zum Betrieb desselben
DE602004002621T2 (de) Einstellung des Entzerrungsgrades für verzerrte projezierte Bilder
EP0140071A1 (de) Einrichtung zur Farbbildkontrolle auf einem Farbmonitor
DE3411015C2 (de)
DE4230829A1 (de) Schaltung zur anzeige auf einem bildschirm
DE10314268B3 (de) Verfahren und Schaltungsanordnung zur Simulation von bei matrixadressierten Displays auftretenden Pixel- und Subpixeldefekten
DE60310506T2 (de) Projektionssystem, das SLM-Pixels benutzt, die einerseits SLM-Pixel-Bereiche umfassen, die einer Anweisung bezüglich einer Akzeptanz von defekten Pixels genügen, und die andererseits SLM-Pixel-Bereiche umfassen, die der Anweisung nicht genügen
WO2003056389A1 (de) Projektionssystem
EP1104180B1 (de) Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
DE69935638T2 (de) Bildanzeigegerät
DE10004743C2 (de) Verfahren und Einrichtung zum Ansteuern eines Bildschirmgerätes für ein Eisenbahnleitsystem
EP1680929B1 (de) Ansteuerung zur stereoprojektion
DE19962826C1 (de) Projektor zur Darstellung eines Szenenbildes mit kalligraphischen Lichtern
DE3927123C2 (de)
DE19907345A1 (de) Vorrichtung zum Abbilden eines als Raster von Bildpunkten darstellbaren Bildes auf einem Schirm
DE102006034588B4 (de) Verfahren und Vorrichtung zum Belichten eines Mikrofilms
DE2106374B2 (de) Anzeigevorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2004722816

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006504832

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20048086967

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004722816

Country of ref document: EP