WO2004086505A1 - ホトダイオードアレイ及びその製造方法、並びに放射線検出器 - Google Patents

ホトダイオードアレイ及びその製造方法、並びに放射線検出器 Download PDF

Info

Publication number
WO2004086505A1
WO2004086505A1 PCT/JP2004/004212 JP2004004212W WO2004086505A1 WO 2004086505 A1 WO2004086505 A1 WO 2004086505A1 JP 2004004212 W JP2004004212 W JP 2004004212W WO 2004086505 A1 WO2004086505 A1 WO 2004086505A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodiode
semiconductor substrate
array
photodiode array
light
Prior art date
Application number
PCT/JP2004/004212
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to DE602004031593T priority Critical patent/DE602004031593D1/de
Priority to US10/550,682 priority patent/US7663169B2/en
Priority to KR1020057018183A priority patent/KR101047671B1/ko
Priority to EP04723382A priority patent/EP1608022B1/en
Publication of WO2004086505A1 publication Critical patent/WO2004086505A1/ja
Priority to IL171136A priority patent/IL171136A/en
Priority to US12/461,465 priority patent/US20090302410A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation

Definitions

  • Photo diode array manufacturing method thereof, and radiation detector
  • the present invention relates to a photodiode array, a method for manufacturing the same, and a radiation detector.
  • a back-illuminated photodiode array of a type in which light is incident from the opposite surface (back surface) of the surface on which bump electrodes and the like are formed has been known.
  • the photodiode array disclosed in Patent Document 1 has a prismatic p-layer 134 formed on an n- type silicon substrate 133, as shown in FIGS. 25 and 26. Therefore, the photodiode 140 has a pn junction.
  • the scintillator 13 1 is formed by bonding the scintillator 13 1 via the negative electrode membrane 13 36 to the back surface (upper side of the drawing) of the surface (lower side of the drawing) on which the photodiode 140 is formed.
  • the photodiode 140 When the light whose wavelength has been converted by the scintillator 13 1 enters the photodiode 140, the photodiode 140 generates a current corresponding to the incident light.
  • the current generated by the photodiode 140 is output through the positive electrode 135 formed on the front surface side, the solder ball 139, and the solder pad 138 provided on the printed circuit board 137.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 7-3333348 Disclosure of the Invention
  • a flat collet and a pyramid collet can be used as a collet for adsorbing a chip.
  • a flat collet is used.
  • the photodiode array for CT has a large chip area (for example, a rectangular shape with a side of 20 mm).
  • the pyramid collet 161 which is used in a normal mounter, the chip 162 and the pyramid Due to the gap 163 between the collet 161, the tip 162 is warped.
  • the pyramid collet 161 when using the pyramid collet 161, there is a possibility that a positional shift occurs due to the warpage, and the mounting accuracy of the chip 162 is reduced.
  • heating and pressurizing are required, but the pyramidal collet 161 has poor heat conduction efficiency. Further, the edge of the chip 162 may be damaged by the applied pressure. From the above, the pyramid collet 161 is not suitable for absorbing thin chips. Therefore, when performing flip-chip bonding, as shown in Fig. 24A, the chip 162 is sucked by the flat collet 160 in surface contact with the chip surface, and the heater block is attached to the chip 162. Heat and pressure are applied from 164.
  • the entire chip surface of the chip 162 comes into contact with the flat collet 160.
  • the entire chip surface which is the light incident surface, comes into contact with the flat collet 160 and is heated under pressure, the region corresponding to the impurity diffusion layer constituting the photodiode on the chip surface is physically damaged. (Damage). If the chip surface is damaged in this way, problems such as poor appearance and deterioration of characteristics (such as an increase in dark current and noise) will occur.
  • the present invention has been made in view of the above points, and an object of the present invention is to prevent a region corresponding to a photodiode from being damaged at the time of mounting, and to prevent deterioration of characteristics.
  • An object of the present invention is to provide a possible photodiode array, a method for manufacturing the same, and a radiation detector.
  • a photodiode array according to the present invention includes a semiconductor substrate, and a plurality of photodiodes are arranged in an array on a surface of the semiconductor substrate opposite to an incident surface of light to be detected. And a resin film that transmits at least the light to be detected is provided so as to cover at least a region corresponding to the region where the photodiode is formed on the incident surface side of the light to be detected of the semiconductor substrate. I do.
  • a resin film is interposed between the region corresponding to the region where the photodiode is formed and the flat collet.
  • a region corresponding to the region where the photodiode is formed does not directly contact the flat collet, and is not damaged by pressurization or heating. As a result, characteristic deterioration due to noise, dark current, and the like can be effectively prevented.
  • a plurality of depressions having a predetermined depth are formed in an array on the surface of the semiconductor substrate opposite to the incident surface of the light to be detected, and each photodiode is formed of the depression. It is preferably formed on each of the bottoms. In this case, the distance from the incident surface of the semiconductor substrate to which the light to be detected is incident to the photodiode is reduced, so that recombination in the moving process of the carrier caused by the incidence of the light to be detected is suppressed. As a result, the light detection sensitivity is improved.
  • the resin film is provided so as to cover the entire incident surface of the semiconductor substrate on which light to be detected is incident.
  • the resin film can be easily formed, and the manufacturing process can be simplified.
  • the semiconductor substrate is provided with an impurity region separating each photodiode between adjacent photodiodes.
  • the occurrence of surface leaks is suppressed by the impurity regions, so that adjacent photodiodes can be electrically separated reliably.
  • a high impurity concentration layer of the same conductivity type as that of the semiconductor substrate is formed on the side of the semiconductor substrate on which the light to be detected is incident. In this case, the carrier generated near the light incident surface inside the semiconductor substrate is efficiently moved to each photodiode without being trapped. As a result, the light detection sensitivity can be increased.
  • a method of manufacturing a photodiode array according to the present invention includes the steps of: preparing a semiconductor substrate made of a semiconductor of a first conductivity type; and providing a plurality of second conductive layers on one surface side of the semiconductor substrate. Forming a plurality of photodiodes composed of the impurity diffusion layers and the semiconductor substrate in an array, and forming a photodiode on the other surface of the semiconductor substrate. And providing a resin film that transmits light sensitive to the photodiode.
  • the photodiodes are formed in an array on one surface of the semiconductor substrate, and the photodiodes are formed on at least the other surface.
  • a photodiode array in which the resin film is provided in a region corresponding to the region thus obtained can be obtained.
  • a semiconductor substrate made of a semiconductor of the first conductivity type is prepared, and the depressions are arranged in an array on one surface side of the semiconductor substrate.
  • the photodiodes are arranged in an array at the bottom of the depression formed on one surface of the semiconductor substrate, and at least the other surface is formed. It is possible to obtain a photodiode array in which the resin film is provided in a region corresponding to the region where the photodiode is formed.
  • a step of forming a first-conductivity-type high-impurity-concentration layer on the other surface of the semiconductor substrate is preferably further provided before the step of providing the resin film.
  • a high impurity concentration layer of the same conductivity type as the semiconductor substrate is formed on the other surface of the semiconductor substrate. Therefore, carriers generated near the light incident surface inside the semiconductor substrate are trapped. It will move efficiently to each photodiode without being caught. As a result, the light detection sensitivity can be increased.
  • the method further includes a step of providing a first conductivity type impurity region between the adjacent impurity diffusion layers.
  • a step of providing a first conductivity type impurity region between the adjacent impurity diffusion layers it is possible to obtain a photodiode array in which adjacent photodiodes are reliably electrically separated.
  • a radiation detector comprises: a photodiode array; a scintillator panel arranged to face an incident surface of light to be detected in the photodiode array, and emitting light when the radiation enters. It is characterized by having.
  • the radiation detector according to the present invention is disposed so as to face a photodiode array manufactured by the method for manufacturing a photodiode array and a surface of the photodiode array on which a resin film is provided, And a scintillator panel that emits light upon incidence of radiation.
  • each of the radiation detectors according to the present invention includes the above-described photodiode array, it is possible to effectively prevent characteristic deterioration due to noise-current or the like.
  • FIG. 1 is a diagram showing a cross-sectional configuration of a photodiode array according to the first embodiment.
  • FIG. 2 is a diagram for explaining a configuration of the photodiode array according to the first embodiment.
  • FIG. 3 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 4 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 5 is a view for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 6 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 7 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 8 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 9 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 10 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 11 is a diagram for explaining a manufacturing process of the photodiode array according to the first embodiment.
  • FIG. 12 is a diagram showing a cross-sectional configuration of a modified example of the photodiode array according to the first embodiment.
  • FIG. 13 is a diagram illustrating a cross-sectional configuration of a photodiode array according to the second embodiment.
  • FIG. 14 is a diagram for explaining the configuration of the photodiode array according to the second embodiment.
  • FIG. 15 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 16 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 17 is a view for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 18 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 19 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 20 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 21 is a diagram for explaining a manufacturing process of the photodiode array according to the second embodiment.
  • FIG. 22 is a diagram illustrating a cross-sectional configuration of the radiation detector according to the third embodiment.
  • FIG. 23 is a diagram illustrating a cross-sectional configuration of a radiation detector according to the fourth embodiment.
  • FIG. 24A is a diagram schematically showing a state in which a semiconductor chip is sucked by a flat collet.
  • FIG. 24B is a diagram schematically illustrating a state where the semiconductor chip is sucked by the pyramid collet.
  • FIG. 25 is a perspective view showing a conventional photodiode array.
  • FIG. 26 is a schematic diagram showing a cross-sectional configuration in the XXVI-XXVI direction in FIG.
  • FIG. 1 is a diagram showing a cross-sectional configuration of a photodiode array 1 according to an embodiment of the present invention.
  • the incident surface of light L (the upper surface in FIG. 1) is referred to as the back surface, and the opposite surface (the lower surface in FIG. 1) as the front surface.
  • the back surface the incident surface of light L
  • the opposite surface the lower surface in FIG. 1
  • the photodiode array 1 has a plurality of photodiodes 4 formed by pn junctions.
  • the plurality of photodiodes 4 are two-dimensionally arranged in a regular array vertically and horizontally on the surface side of the photodiode array 1.
  • Each photodiode 4 has a function as one pixel of the photodiode array 1, and constitutes one photosensitive region as a whole.
  • the photodiode array 1 includes an n-type (first conductivity type) silicon substrate 3.
  • the thickness of the n-type silicon substrate 3 is about 30 to 300 ⁇ (preferably 100 / m).
  • the impurity concentration in the n-type silicon substrate 3, LXL is 0 12 ⁇ l 0 / "cm 3 approximately.
  • p-type (second conductivity type) impurity diffusion layer 5 is vertically and horizontally It is two-dimensionally arranged in a regular array
  • the thickness of the p-type impurity diffusion layer 5 is about 0.05 to 20 / zm (preferably 0.2 m)
  • the impurity concentration in the p-type impurity diffusion layer 5 is a 1x10 13 ⁇ 10 2 ° Zcm 3 about.
  • pn junction formed by the p-type impurity diffused layer 5 and n-type silicon substrate 3 constitute the photodiodes 4.
  • the surface of the n-type silicon substrate 3 Is formed with a silicon oxide film 22.
  • a passivation film 2 is formed on the silicon oxide film 22.
  • the passivation film 2 is made of, for example, SiN.
  • electrode wirings 9 are formed corresponding to the respective p-type impurity diffusion layers 5 (photodiodes 4). Each electrode wiring 9 is made of aluminum and has a thickness of about ⁇ . One end of each electrode wiring 9 is electrically connected to the corresponding ⁇ -type impurity diffusion layer 5 through a contact hole formed in the silicon oxide film 22. The other end of each electrode wiring 9 is electrically connected to a corresponding under-bump metal (U ⁇ ) 11 through a contact hole formed in the passivation film 2. Each UBM 11 has a solder bump electrode 12 formed thereon. UBM11 and bump electrodes 12 are electrically connected. You.
  • the UBM11 preferably has a strong interfacial bond with the solder and can prevent the diffusion of the solder component into the aluminum, and often has a multilayer film structure.
  • the multilayer film structure include nickel (Ni) -gold (Au) formed by electroless plating.
  • Ni nickel
  • Au gold
  • Other structures include titanium (Ti) -platinum (Pt) —gold (Au) and chromium (Cr) —gold (Au) formed by lift-off.
  • an accumulation layer 8 as a high impurity concentration layer is provided on the back side of the n-type silicon substrate 3.
  • the accumulation layer 8 is formed with a substantially uniform depth over substantially the entire back surface.
  • the accumulation layer 8 has the same conductivity type as the n-type silicon substrate 3 and has a higher impurity concentration than the n-type silicon substrate 3.
  • the photodiode array 1 according to the present embodiment has the accumulation layer 8, even without the accumulation layer 8, a photodetection sensitivity that is sufficiently tolerable for practical use is obtained. Have.
  • an AR film 24 that covers and protects the accumulation layer 8 and suppresses reflection of light L is formed.
  • Eight first film 24 is made of, for example, S i 0 2, the thickness of Ru 0.0 to several / m about der.
  • the 1 film 24 may be formed by laminating or compounding an optical film capable of preventing reflection at a required wavelength other than SiO 2 , in addition to SiO 2 .
  • the region where each p-type impurity diffusion layer 5 exists is a region where the photodiode 4 is formed (hereinafter, referred to as a "formed region”). Is a region where no photodiode is formed.
  • a resin film 6 that covers at least a region corresponding to the formation region of each photodiode 4 (hereinafter, referred to as a “corresponding region”) is provided.
  • the resin film 6 Light to be detected (light to which the photodiode 4 is sensitive) Made of a resin material that transmits L. In the present embodiment, the resin film 6 covers the entire AR film 24.
  • n + -type impurity region 7 is provided between the adjacent p-type impurity diffusion layers 5 on the n-type silicon substrate 3, that is, between the adjacent photodiodes 4, an n + -type impurity region 7 is provided.
  • the thickness of n + type impurity region 7 is about 0.1 to several tens ⁇ .
  • the ⁇ + type impurity region 7 functions as a separation layer for electrically separating the adjacent photodiodes 4 ( ⁇ type impurity diffusion layers 5) from each other.
  • the adjacent photodiodes 4 are reliably electrically separated from each other, and crosstalk between the photodiodes 4 can be reduced.
  • the photodiode array 1 in the present embodiment has photodetection characteristics that are sufficiently acceptable for practical use without providing the ⁇ + -type impurity region 7.
  • the photodiode array 1 is an extremely thin plate as shown in FIG.
  • the width W1 of the photodiode array 1 is about 22.4 mm, and the thickness D of the photodiode array 1 is about 0.3 mm.
  • the photodiode array 1 has many photodiodes 4 described above (for example, 256 (16 ⁇ 16) two-dimensional arrays).
  • the pitch W2 between adjacent photodiodes 4 (pixels) is about 1.4 mm.
  • the photodiode array 1 is a chip having a large area (for example, 22.4 mm x 22.4 mm). Note that the top diagram in FIG. 2 is for showing the thinness of the photodiode array 1, and details of the photodiode array 1 are depicted in an enlarged view.
  • the photodiode array 1 when light L enters from the back surface, the incident light L passes through the resin layer 6 and the accumulation layer 8, and reaches the pn junction. Then, each photodiode 4 generates a carrier according to the incident light. At this time, the accumulation layer 8 suppresses carriers generated near the light incident surface (back surface) inside the n-type silicon substrate 3 from being trapped at the light incident surface or the interface with the AR film 24. This allows the carriers to move efficiently to the ⁇ n junction, The light detection sensitivity of the diode array 1 is increased.
  • the photocurrent generated by the generated carriers is extracted from the bump electrodes 12 through the electrode wiring 9 and the UBM 11 connected to each p-type impurity diffusion layer 5. The output from the bump electrode 12 detects incident light.
  • the resin film 6 that can cover the corresponding region of each photodiode 4 is provided on the incident surface side (that is, the rear surface side) of the light L in the photodiode array-1. Have been.
  • the resin film 6 is in contact with the flat collet when the photodiode array 1 is adsorbed on the flat collet and performing flip chip bonding, and is located between the flat collet and the corresponding area of each photodiode 4. It will be. Thereby, the corresponding region of each photodiode 4 is protected by the resin film 6 and does not directly contact the flat collet.
  • each photodiode 4 since the corresponding region of each photodiode 4 is not directly subjected to stress by pressure or stress by heating, no physical damage (damage) is given to the accumulation layer 8 in the corresponding region.
  • the photodiode 4 does not generate any dark current or noise due to crystal defects or the like due to such damage.
  • the photodiode array 1 can perform highly accurate (high S / N ratio) light detection.
  • the resin film 6 can exhibit a function as a cushion layer that can protect a region corresponding to each photodiode 4. As a result, it is possible to absorb a physical impact when the flat collet is adsorbed.
  • the scintillator directly contacts the corresponding area. Since there is no scintillator, damage when the scintillator is attached can be avoided.
  • the resin film 6 may be provided in a range that can cover at least the entire corresponding region of the photodiode 4. If this requirement is satisfied, a single-layer resin film 6 may be provided so as to cover the entire corresponding region of the photodiode 4. In addition, a plurality of resin films 6 are provided for each region corresponding to the photodiode 4, and a region where the resin film 6 is not formed is formed in a region that does not correspond to the region where the photodiode 4 is formed (hereinafter referred to as “non-corresponding region”). 6a may be present (see Figure 12). However, from the viewpoint of simplifying the manufacturing process, it is preferable to provide the single-layer resin film 6 so as to cover the entire corresponding region of the photodiode 4 (this point will be described in detail later).
  • the resin film 6 serves as a protective film for the entire region corresponding to the photodiode 4, and is disposed on the incident surface side. Therefore, the resin film 6 transmits light detected by the photodiode array 4 (light to be detected, for example, fluorescence generated by a scintillator panel 31 described later), and light that is optically transparent to the detected light. It is made of a transparent resin, for example, an epoxy resin, a polyimide resin, an acrylate resin, a silicone resin, a fluororesin, a urethane resin, or the like. Further, the resin layer 6 is directly contacted with the flat collet when performing flip chip bonding, and is pressurized and heated.
  • the resin layer 6 is made of a material capable of protecting the corresponding area of each photodiode 4 from the pressurization and the heating.
  • a material capable of protecting the corresponding area of each photodiode 4 from the pressurization and the heating for example, thermal expansion coefficient LXL 0 one 6 ⁇ 1x1 0- 4 / ° C or so, the elastic modulus 10 ⁇ 1 2000 kg / cm 2 or so, the thermal conductivity 0. 2 ⁇ 1. 85W / m ° C is preferred.
  • the impurity ions do not diffuse into the photodiode 4 due to heating, and have a film thickness (about 1 to 50 ⁇ (preferably 10 ⁇ )) at least capable of absorbing light from the scintillator panel 31 described later. Preferably, there is.
  • an ⁇ -type silicon substrate 3 having a thickness of about 150 to 500 / ⁇ (preferably 350 ⁇ ) is prepared.
  • the surface contact Yopi backside of ⁇ -type divorced substrate 3 to form a silicon oxide film (S i 0 2) 20 (see FIG. 4).
  • patterning using a predetermined photomask is performed on the silicon oxide film 20 formed on the surface of the n-type silicon substrate 3 so that the n + -type impurity region 7 is to be formed. Form an opening.
  • phosphorus is doped through an opening formed in the silicon oxide film 20 to provide an n + -type impurity region 7 in the n-type silicon substrate 3.
  • the n + -type impurity region 7 is also formed on the back side of the n-type silicon substrate 3.
  • this step impurity region forming step
  • a silicon oxide film 21 is formed again on the front and back surfaces of the n-type silicon substrate 3 (see FIG. 5). This silicon oxide film 21 is used as a mask when forming the p-type impurity diffusion layer 5 in a subsequent step.
  • a p-type impurity diffusion layer 5 is to be formed.
  • An opening is formed in the opening.
  • Boron is doped from the opening formed in the silicon oxide film 21 to form the p-type impurity diffusion layers 5 in a two-dimensional array in a vertical and horizontal array.
  • the photodiodes 4 formed by the pn junctions between the respective p-type impurity diffusion layers 5 and the n-type silicon substrate 3 are formed in a two-dimensional array in a vertical and horizontal array.
  • the photodiode 4 is a portion corresponding to a pixel.
  • a silicon oxide film 22 is formed again on the front surface side of the substrate (see FIG. 6).
  • the back surface of the n-type silicon substrate 3 is polished until its thickness becomes a predetermined thickness (about 30 to 300 ⁇ ). Be thinner (thinner).
  • the ⁇ -type ion species for example, phosphorus or arsenic
  • the ⁇ -type ion species is diffused from the rear surface of the ⁇ -type silicon substrate 3 to a depth of about 0.05 to several 10 ⁇ , so that the impurity concentration is lower than that of the ⁇ -type silicon substrate 3.
  • a high accumulation layer 8 as described above is formed. Further, thermal oxidation is performed to form an AR film 24 on the accumulation layer 8 (see FIG. 7).
  • a contact hole extending to each ⁇ -type impurity diffusion layer 5 is formed in the silicon oxide film 22 in the formation region of each photodiode 4 by photoetching technology. Subsequently, an aluminum metal film is deposited on the silicon oxide film 22 by evaporation. After performing patterning using a predetermined photomask, electrode wiring
  • a resin such as an epoxy resin, a polyimide resin, an acrylate resin, a silicone resin, a fluororesin, a urethane resin or the like, which is a material of the resin film 6, is applied, and the resin is spun.
  • the resin film 6 is provided by spreading and curing the whole by coating or screen printing (see Fig. 9).
  • the applied resin may be removed from the cutout 6a. Even in this case, the corresponding area of each photodiode 4 is protected.
  • an SIN film 25 serving as the passivation film 2 is formed on the silicon oxide film 22 so as to cover the electrode wiring 9.
  • the SiN film 25 can be formed by sputtering, plasma CVD, or the like. No ,. Tsu Shibeshiyon film 2, S i 0 2 and P SG, an insulating film such as BP SG, polyimide resins, Atari rate ⁇ , epoxy ⁇ , there is etc. fluororesin or their composite film or laminated film Is also good.
  • the step of forming the passivation film 2 may be performed before the formation of the resin film 6.
  • a contact hole is formed at a predetermined position of the SiN film 25 to serve as an electrode extraction portion (see FIG. 10).
  • a bump electrode 12 is provided.If solder is used as the bump electrode 12, the UBM 11 that serves as an intermediary between each electrode extraction portion and the bump electrode 12 is extracted because the solder has poor wettability to aluminum. Formed in the part. Then, a bump electrode 12 is formed so as to overlap the UBM 11 (see FIG. 11).
  • the bump electrode 1 2 is formed by a predetermined UBM 1 by a solder pole mounting method or a printing method. It can be formed by forming solder on 1 and making a riff.
  • the bump electrode 12 is not limited to solder, but may be a gold bump, a nickel bump, a copper bump, or a conductive resin bump containing a metal such as a conductive filler. Although only the extraction of the anode electrode is shown in the figure, the force source (substrate) electrode can also be extracted from the n + -type impurity region 7 similarly to the anode electrode (not shown).
  • the bump electrode 12 of the anode electrode is formed in the area of the n + -type impurity region 7
  • the bump electrode 12 of the anode electrode is formed in the area of the p-type impurity diffusion layer 5. May be formed.
  • the n-type silicon substrate 43 in which the concave portion 45 is formed on the opposite side (front side) of the light L incidence surface is provided. It targets the photo diode array 41. Since the photodiode array 41 has a common part with the photodiode array 1, the following description focuses on the difference between the two, and the description of the common part will be omitted or simplified.
  • a plurality of depressions 45 are formed on the surface side of the n-type silicon substrate 43 in a two-dimensional array in a regular array of vertical and horizontal directions.
  • Each recess 45 is formed by recessing a predetermined region of the n-type silicon substrate 43 so as to be thinner than its surrounding region, and is formed at an interval of about 1.4 to 1.5 mm.
  • the photodiodes 4 described above are formed one by one at the bottom 45 a of the recess 45, thereby forming a photodiode array 41 in which the photodiodes 4 are two-dimensionally arranged in an array.
  • Each recess 45 has a rectangular opening having a size of, for example, about 1 mm ⁇ xl mm on the surface of the n-type silicon substrate 43, and extends from the opening toward the bottom 45 a. (From the front side to the back side), the opening size is formed so as to gradually decrease. Thus, the depression 45 has the side surface 45 b of the slope.
  • n-type The depth from the surface of the recon board 43 to the bottom 45a is, for example, about 50 m.
  • the electrode wiring 9 is formed on the silicon oxide film 22 along the side surface 45b. One end of each electrode wiring 9 is electrically connected to the corresponding p-type impurity diffusion layer 5 through a contact hole formed in the silicon oxide film 22. The other end of each electrode wiring 9 is electrically connected to the corresponding UBM 11 through a contact hole formed in the passivation film 2.
  • An n + -type impurity region 7 is provided between adjacent photodiodes 4.
  • An accumulation layer 8 is formed on the entire back side of the n-type silicon substrate 3.
  • An AR film 24 is formed on the accumulation layer 8. Both the accumulation layer 8 and the ARB 24 are the same as the photodiode array 1 described above. Then, the resin film 6 described above is provided in a region corresponding to each photodiode 4 on the AR film 24. This resin film 6 is the same as the photodiode array 1 described above.
  • the photodiode array 41 is a very thin plate as shown in FIG.
  • the width W1 of the photodiode array 41 is about 22.4 mm, and the thickness D of the photodiode array 41 is 150 to 300 // m.
  • the photodiode array 41 has a large number of the photodiodes 4 described above (for example, 256 (16 XI 6) two-dimensional arrays).
  • the pitch W2 between adjacent photodiodes 4 is about 1.4 mm.
  • the photodiode array 41 is a chip having a large area (for example, 22.4 mm ⁇ 22.4 mm).
  • the top diagram in FIG. 14 shows the thickness of the photodiode array 41, and details of the photodiode array 41 are depicted in an enlarged view.
  • the photodiode array 41 configured as described above, when the light L enters from the back surface, the incident light L passes through the resin film 6 and the accumulation layer 8 like the photodiode array 1, and Reach the junction. Then, each photodiode 4 generates a carrier according to the incident light. At this time, the pn junction Is provided at the bottom 45 a of the recess 45, so that the distance from the back surface of the n-type silicon substrate 43 to the pn junction is reduced (for example, about 10 to 100 m). Therefore, in the photodiode array 41, the situation in which carriers generated by the incidence of the light L move and disappear by recombination is suppressed. As a result, the photodiode array 41 can maintain high detection sensitivity.
  • the accumulation layer 8 allows carriers generated near the light incident surface (back surface) inside the n-type silicon substrate 3 to efficiently move to the pn junction without recombination. It will be.
  • the photodiode array 41 has a higher light detection sensitivity (however, the photodiode array 41 of the present embodiment is sufficiently practically acceptable even without the accumulation layer 8). It has a detection sensitivity that can be measured.)
  • the photocurrent generated by the generated carriers is extracted from the bump electrode 12 through the electrode wiring 9 and the UBM 11 connected to each p-type impurity diffusion layer 5. Based on the output from the bump electrode 12, the incident light is detected. This is the same as the photodiode array 1.
  • the photodiode array 41 of the present embodiment also has the light L incident surface side (that is, the rear surface side) in the photodiode array 41.
  • a resin film 6 capable of covering the corresponding region of each photodiode 4 is provided. The resin film 6 contacts the flat collet when the photodiode array 41 is attracted to the flat collet and performs flip chip bonding, and is located between the flat collet and the corresponding area of each photodiode 4. Become. Thereby, the corresponding area of each photodiode 4 is protected by the resin film 6 and does not directly contact the flat collet.
  • each photodiode 4 since the corresponding region of each photodiode 4 is not directly subjected to the stress due to the pressure or the stress due to the heating, the accumulation layer 8 in the corresponding region is not physically damaged. Photodiode 4 has dark currents and crystal defects caused by such damage. No noise is generated. As a result, the photodiode array 41 can perform highly accurate (high SZN ratio) light detection.
  • a silicon nitride film (SiN) 26 is formed by (or plasma CVD), and then the silicon oxide film 22 and the silicon nitride film 26 on the front side are patterned using a predetermined photomask. Is performed to form openings at the positions where the depressions 45 are to be formed (see FIG. 15).
  • the frame-shaped peripheral portion 5a of the p-type impurity diffusion layer 5 is formed on the surface of the n-type silicon substrate 3 where the respective p-type impurity diffusion layers 5 are formed.
  • the p-type impurity diffusion layer 5 and the n-type silicon substrate 3 are removed by alkali etching so as to leave a recess 45.
  • an n-type silicon substrate 43 is obtained.
  • a frame-shaped peripheral portion 5a is formed as an area where the p-type impurity is diffused, at the opening edge of the depression 45.
  • the depression 45 has a side surface 45b and a bottom 45a.
  • the frame-shaped peripheral portion 5a is not always necessary.
  • FIGS. 13, 14, and 23 show examples in which the frame-shaped peripheral portion 5a is not formed.
  • boron or the like is doped into the bottom 45a of each of the formed depressions 45.
  • a p-type impurity diffusion layer 5 b is formed at the bottom 45 a of each recess 45, and the photodiode 4 due to the pn junction between the p-type impurity diffusion layer 5 b and the n-type silicon substrate 43 is formed.
  • a silicon oxide film 22 is formed on a region not covered with the silicon nitride film 26 formed on the surface (see FIG. 16). At this time, although not shown, a silicon oxide film is also formed on the silicon nitride film 26 formed on the back surface.
  • n-type ion species for example, phosphorus or arsenic
  • the accumulation layer 8 having an impurity concentration higher than that of the n-type silicon substrate 43 is formed. Further, thermal oxidation is performed to form an AR film 24 on the accumulation layer 8. After that, the silicon nitride film 26 formed on the surface of the n-type silicon substrate 43 is removed (see FIG. 17).
  • each photodiode 4 a contact hole extending to each p-type impurity diffusion layer 5b is formed in the silicon oxide film 22 on the surface side by a photoetching technique.
  • an electrode metal 9 is formed by forming an aluminum metal film on the silicon oxide film 22 by vapor deposition and then patterning it using a predetermined photomask (see FIG. 18).
  • a resin film 6 is provided on the AR film 24 in the same manner as in the first embodiment (see FIG. 19).
  • an SiN film 25 serving as the passivation film 2 is formed on the silicon oxide film 22 so as to cover the electrode wiring 9.
  • the SiN film 25 can be formed by sputtering, plasma CVD, or the like.
  • a contact hole is formed at a position corresponding to each electrode wiring 9 of the SIN film 25 (see FIG. 20).
  • the UBM 11 electrically connected to the electrode wiring 9 through the contact hole is formed by an electroless plating or the like.
  • a bump electrode 12 is formed on the UBM 11 (see FIG. 21).
  • the force source (substrate) electrode can also be extracted from the n + -type impurity region 7 similarly to the anode electrode (not shown).
  • FIG. 22 is a diagram showing a cross-sectional configuration of the radiation detector 50 according to the present embodiment.
  • the radiation detector 50 includes a scintillator panel 31 that emits light upon incidence of radiation, and the above-described photodiode array 1.
  • the scintillator panel 31 emits light generated by the incident radiation from the light emitting surface 31a.
  • the scintillator panel 31 is arranged to face the light incident surface of the photodiode array 1, that is, the surface of the photodiode array 1 on which the resin film 6 is provided.
  • the photodiode array 1 converts the incident light into an electric signal.
  • the scintillator panel 31 is attached to the back side (the entrance side) of the photodiode array 1. Since the photodiode array 1 is provided with the resin film 6 described above, the back surface of the scintillator panel 31, that is, the light emitting surface 31 a does not directly contact the corresponding region of the photodiode 4. The gap between the light emitting surface 31a of the scintillator panel 31 and the resin film 6 is filled with an optical resin 35 having a refractive index set so that light is sufficiently transmitted. The light emitted from the scintillator panel 31 efficiently enters the photodiode array 1 by the optical resin 35.
  • an epoxy resin, an acrylic resin, a urethane resin, a silicone resin, a fluorine resin, or the like having a property of transmitting light emitted from the scintillator panel 31 can be used. May be used.
  • the photodiode array 1 is sucked by a flat collet.
  • the radiation detector 50 including the photodiode array 1 and the scintillator panel 31 can prevent noise, dark current, and the like due to damage to the corresponding region during mounting.
  • the radiation detector 50 light detection can be performed with high accuracy, and radiation can be detected with high accuracy.
  • FIG. 23 is a diagram showing a cross-sectional configuration of the radiation detector 55 according to the present embodiment.
  • the radiation detector 55 includes a scintillator panel 31 and the above-described photodiode array 41.
  • the scintillator panel 31 is arranged to face the light incident surface of the photodiode array 41, that is, the surface of the photodiode array 41 on which the resin film 6 is provided.
  • the scintillator panel 31 is attached to the back side (the entrance side) of the photodiode array 41. Since the photodiode array 41 is provided with the resin film 6 described above, the rear surface of the scintillator panel 31, that is, the light emitting surface 31 a does not directly contact the corresponding region of the photodiode 4. In addition, the gap between the light emitting surface 31a of the scintillator panel 31 and the resin film 6 is filled with an optical resin 35 having a refractive index set in consideration of characteristics so that light is sufficiently transmitted. Have been. The light emitted from the scintillator panel 31 efficiently enters the photodiode array 41 by the optical resin 35.
  • the photodiode array 41 is mounted on a mounting wiring board (not shown).
  • the photodiode array 41 is sucked by a flat collet. Since the photodiode array 41 is provided with the resin film 6 described above, the adsorption surface of the flat collet does not directly contact the corresponding area of each photodiode 4. Further, when the scintillator panel 31 is attached, its light emitting surface 3 la does not directly contact the corresponding area of the photodiode 4. Therefore, the radiation detector 55 including such a photodiode array 41 and the scintillator panel 31 can prevent generation of noise, dark current, and the like due to damage to a corresponding region during mounting. As a result, according to the radiation detector 55, light detection can be performed with high accuracy, and radiation can be detected with high accuracy.
  • the resin film 6 may be provided directly on the n-type silicon substrates 3 and 43, or may be provided via a structure such as the AR film 24.
  • the present invention is applicable to an X-ray tomographic image capturing apparatus and a radiation image capturing apparatus.

Abstract

ホトダイオードアレイ１は、ｎ型シリコン基板３を備える。ｎ型シリコン基板３における被検出光Ｌの入射面の反対面側に、複数のホトダイオード４がアレイ状に形成されている。ｎ型シリコン基板３の被検出光Ｌの入射面側におけるホトダイオード４が形成された領域に対応する領域を少なくとも被覆し、被検出光Ｌを透過する樹脂膜６が設けられている。

Description

明糸田書
ホトダイォードアレイ及びその製造方法、 並びに放射線検出器
技術分野
【0 0 0 1】 本発明は、 ホトダイォードアレイ及びその製造方法、 並びに放射 線検出器に関する。
宵'景技術
【0 0 0 2】 この種のホトダイオードアレイとして、 従来から、 バンプ電極等 の形成されている面の反対面 （裏面） から光を入射させるタイプの裏面入射型ホ トダイオードアレイが知られている （例えば特許文献 1参照）。 この特許文献 1に 開示されているホトダイォードアレイは、図 2 5およぴ図 2 6に示されるように、 n型シリコン基板 1 3 3に角柱状の p層 1 3 4を形成することにより、 p n接合 によるホトダイオード 1 4 0を有している。 シンチレータ 1 3 1は、 ホトダイォ ード 1 4 0が形成されている表面 （図面の下側） の裏面 （図面の上側） に、 負電 極膜 1 3 6を介してシンチレータ 1 3 1が接着されている。 シンチレータ 1 3 1 にて波長変換された光がホトダイォード 1 4 0に入射すると、 ホトダイォード 1 4 0は入射光に応じた電流を生じさせる。 ホトダイォード 1 4 0にて生じた電流 は、 表面側に形成された正電極 1 3 5、 半田球 1 3 9、 及びプリント基板 1 3 7 に設けられた半田パッド 1 3 8を通して出力される。
【0 0 0 3】 【特許文献 1】 特開平 7— 3 3 3 3 4 8号公報 発明の開示
【0 0 0 4】 ところで、 上述のホトダイオードアレイ、 例えば C T用ホトダイ オードアレイを実装するには、 チップを吸着するコレットとして、 平コレットと 角錐コレツトを使用することができる。 通常フリップチップボンディングを行う 場合は、 平コレットが使用されている。 C T用ホトダイオードアレイは、 チップ 面積が大きい （例えば、 1辺 2 0 mmの矩形状）。 図 2 4 Bに示すように、 通常の マウンタで使用される角錐コレツト 1 6 1を使用する場合、 チップ 1 6 2と角錐 コレット 1 6 1との隙間 1 6 3により、 チップ 1 6 2に反り返りが生じる。 この ため、角錐コレツト 1 6 1を使用する場合、上記反り返りにより位置ずれが生じ、 チップ 1 6 2の実装精度が低下するおそれがある。 また、 フリップチップボンデ ィングを行う際には加熱や加圧が必要となるが、 角錐コレツト 1 6 1では熱伝導 の効率が良くない。 また、 加えられる圧力によって、 チップ 1 6 2のエッジが損 傷するおそれもある。 以上のことから、 角錐コレット 1 6 1は、 薄いチップを吸 着するのには不向きである。 したがって、 フリップチップボンディングを行う場 合は、 図 2 4 Aに示すように、 チップ面に面接触する平コレッ ト 1 6 0でチップ 1 6 2を吸着しつつ、 そのチップ 1 6 2にヒータブロック 1 6 4から熱と圧力を 加えている。
【0 0 0 5】 しかしながら、 平コレッ ト 1 6 0を使用すると、 チップ 1 6 2の チップ面全体が平コレツト 1 6 0に接触することになる。 光入射面となるチップ 面全体が平コレツト 1 6 0に接触して加圧おょぴ加熱を受けると、 そのチップ面 上の、 ホトダイォードを構成する不純物拡散層に対応する領域が物理的なダメー ジ （損傷） を受ける場合がある。 このように、 チップ面がダメージを受けると、 外観不良や特性劣化 （暗電流や雑音の増加など） といった問題が生じることとな る。
【0 0 0 6】 本発明は上述の点に鑑みてなされたもので、 その目的は、 実装時 にホトダイォードに対応する領域がダメージを受けてしまうのを防止して、 特性 劣化を防ぐことが可能なホトダイォードアレイ及びその製造方法、 並びに放射線 検出器を提供することにある。
【0 0 0 7】 上述した目的を達成するため、 本発明に係るホトダイオードァレ ィは、 半導体基板を備え、 半導体基板における被検出光の入射面の反対面側に、 複数のホトダイオードがアレイ状に形成されており、 半導体基板の被検出光の入 射面側におけるホトダイォードが形成された領域に対応する領域を少なくとも被 覆し、 被検出光を透過する樹脂膜が設けられていることを特徴とする。 【0 0 0 8】 本発明に係るホトダイオードアレイでは、 実装時に平コレットを 使用する場合に、 ホトダイオードが形成された領域に対応する領域と平コレツト との間に樹脂膜が介在することとなる。 このため、 上記ホトダイオードが形成さ れた領域に対応する領域が平コレツトに直に接触することがなく、 加圧や加熱に よるダメージを受けることがない。 この結果、 ノイズや暗電流等による特性劣化 を効果的に防止することができる。
【0 0 0 9】 また、 半導体基板における被検出光の入射面の反対面側には、 所 定の深さを有する窪み部がアレイ状に複数形成されており、各ホトダイォードは、 窪み部の底部にそれぞれ形成されていることが好ましい。 この場合、 半導体基板 の被検出光の入射面からホトダイオードまでの距離が短縮されるので、 被検出光 の入射により発生するキヤリァの移動過程における再結合が抑制される。 この結 果、 光検出感度が向上する。
【0 0 1 0】 また、 樹脂膜は、 半導体基板の被検出光の入射面全体を被覆する ように設けられている。 この場合、 樹脂膜を容易に形成することができ、 製造ェ 程を簡易にすることができる。
【0 0 1 1】 また、 半導体基板には、 隣接する各ホトダイォードの間にその各 ホトダイォードを分離する不純物領域が設けられていることが好ましい。 この場 合、 不純物領域により表面リークの発生が抑えられるために、 隣接するホトダイ ォード同士を確実に電気的に分離することができる。
【0 0 1 2】 また、 半導体基板の被検出光の入射面側には、 当該半導体基板と 同じ導電型の高不純物濃度層が形成されていることが好ましい。 この場合、 半導 体基板内部の光入射面近傍で発生したキヤリアがトラップされることなく各ホト ダイオードへ効率的に移動することとなる。 この結果、 光検出感度を高めること ができる。
【0 0 1 3】 本発明に係るホトダイオードアレイの製造方法は、 第 1導電型の 半導体からなる半導体基板を用意し、 半導体基板の一方の面側に複数の第 2導電 型の不純物拡散層を形成し、 当該各不純物拡散層と半導体基板とにより構成され る複数のホトダイオードをアレイ状に配列して形成する工程と、 半導体基板の他 方の面において、 ホトダイォードが形成された領域に対応する領域を少なくとも 被覆し、 ホトダイオードが感応する光を透過する樹脂膜を設ける工程と、 を備え ることを特徴とする。
【0 0 1 4】 本発明に係るホトダイォードアレイの製造方法では、 半導体基板 の一方の面にホトダイオードがアレイ状に配列して形成されると共に、 少なくと も他方の面におけるホトダイォードが形成された領域に対応する領域に上記樹脂 膜が設けられたホトダイォードアレイを得ることができる。
【0 0 1 5】 また、 本発明に係るホトダイオードアレイの製造方法は、 第 1導 電型の半導体からなる半導体基板を用意し、 半導体基板の一方の面側に、 窪み部 をアレイ状に配列して複数形成する工程と、 窪み部の底部に複数の第 2導電型の 不純物拡散層を形成し、 当該各不純物拡散層と半導体基板とにより構成される複 数のホトダイォードをアレイ状に配列して形成する工程と、 半導体基板の他方の 面において、 ホトダイォードが形成された領域に対応する領域を少なくとも被覆 し、 ホトダイオードが感応する光を透過する榭脂膜を設ける工程と、 を備えるこ とを特徴とする。
【0 0 1 6】 本発明に係るホトダイオードアレイの製造方法では、 半導体基板 の一方の面に形成された窪み部の底部にホトダイォードがアレイ状に配列して形 成されると共に、 少なくとも他方の面におけるホトダイオードが形成された領域 に対応する領域に上記樹脂膜が設けられたホトダイォードアレイを得ることがで きる。
【0 0 1 7】 また、上記樹脂膜を設ける工程の前に、半導体基板の他方の面に、 第 1導電型の高不純物濃度層を形成する工程を更に備えることが好ましい。 この 場合、 半導体基板の他方の面に、 半導体基板と同じ導電型の高不純物濃度層が形 成される。 このため、 半導体基板内部の光入射面近傍で発生したキャリアがトラ ップされることなく各ホトダイォードへ効率的に移動することとなる。この結果、 光検出感度を高めることができる。
【0 0 1 8】 また、 隣接する不純物拡散層の間に第 1導電型の不純物領域を設 ける工程を更に備えることが好ましい。 この場合、 隣接する各ホトダイオードが 確実に電気的に分離されたホトダイォードアレイを得ることができる。
【0 0 1 9】 本発明に係る放射線検出器は、 上記ホトダイオードアレイと、 ホ トダイォードアレイにおける被検出光の入射面に対向して配置され、 放射線の入 射により発光するシンチレ一タパネルと、 を備えることを特徴とする。
【0 0 2 0】 また、 本発明に係る放射線検出器は、 上記ホトダイォードアレイ の製造方法により製造されたホトダイオードアレイと、 ホトダイオードアレイの 樹脂膜が設けられた面に対向して配置され、 放射線の入射により発光するシンチ レータパネルと、 を備えることを特徴とする。
【0 0 2 1】 これら、 本発明に係る放射線検出器それぞれにおいては、 上記ホ トダイオードアレイを備えているため、 ノィズゃ喑電流等による特性劣化を効果 的に防止することができる。
図面の簡単な説明
【0 0 2 2】 図 1は、 第 1実施形態に係るホトダイォードアレイの断面構成を 示す図である。
【0 0 2 3】 図 2は、 第 1実施形態に係るホトダイォードアレイの構成を説明 するための図である。
【0 0 2 4】 図 3は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。
【0 0 2 5】 図 4は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。
【0 0 2 6】 図 5は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。 【0027】 図 6は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。
【0028】 図 7は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。
【0029】 図 8は、 第 1実施形態に係るホトダイォードアレイの製造工程を 説明するための図である。
【0030】 図 9は、 第 1実施形態に係るホトダイオードアレイの製造工程を 説明するための図である。
【0031】 図 10は、 第 1実施形態に係るホトダイォードアレイの製造工程 を説明するための図である。
【0032】 図 1 1は、 第 1実施形態に係るホトダイオードアレイの製造工程 を説明するための図である。
【0033】 図 1 2は、 第 1実施形態に係るホトダイォードアレイの変形例の 断面構成を示す図である。
【0034】 図 1 3は、 第 2実施形態に係るホトダイォードアレイの断面構成 を示す図である。
【0035】 図 14は、 第 2実施形態に係るホトダイオードアレイの構成を説 明するための図である。
【0036】 図 15は、 第 2実施形態に係るホトダイォードアレイの製造工程 を説明するための図である。
【0037】 図 16は、 第 2実施形態に係るホトダイォードアレイの製造工程 を説明するための図である。
【0038】 図 1 7は、 第 2実施形態に係るホトダイオードアレイの製造工程 を説明するための図である。
【0039】 図 18は、 第 2実施形態に係るホトダイオードアレイの製造工程 を説明するための図である。 【0040】 図 1 9は、 第 2実施形態に係るホトダイォードアレイの製造工程 を説明するための図である。
【0041】 図 20は、 第 2実施形態に係るホトダイオードアレイの製造工程 を説明するための図である。
【0042】 図 21は、 第 2実施形態に係るホトダイオードアレイの製造工程 を説明するための図である。
【0043】 図 22は、 第 3実施形態に係る放射線検出器の断面構成を示す図 である。
【0044】 図 23は、 第 4実施形態に係る放射線検出器の断面構成を示す図 である。
【0045】 図 24 Aは、 半導体チップを平コレッ トにより吸着した状態を模 式的に示す図である。
【0046】 図 24Bは、 半導体チップを角錐コレットにより吸着した状態を 模式的に示す図である。
【0047】 図 25は、従来技術のホトダイオードアレイを示す斜視図である。
【0048】 図 26は、図 25における XXVI— XXVI方向の断面構成を示す模式 図である。
発明を実施するための最良の形態
【0049】 以下、 図面を参照しながら本発明によるホトダイオードアレイ及 ぴその製造方法、並びに放射線検出器の好適な実施形態について詳細に説明する。 なお、 説明において、 同一要素又は同一機能を有する要素には、 同一符号を用い ることとし、 重複する説明は省略する。
【0050】 （第 1実施形態）
図 1は、 本発明の実施形態に係るホトダイォードアレイ 1の断面構成を示す図 である。 なお、 以下の説明においては、 光 Lの入射面 （図 1の上面） を裏面、 そ の反対面 （図 1の下面） を表面としている。 以下の各図においては、 図示の都合 上、 寸法が適宜変更されている。
【005 1】 ホトダイオードアレイ 1は、 p n接合により形成される複数のホ トダイオード 4を有している。 複数のホトダイオード 4は、 ホトダイオードァレ ィ 1の表面側において、 縦横に規則正しいアレイ状に 2次元配列されている。 各 ホトダイオード 4は、 ホトダイオードアレイ 1の一画素としての機能を有し、 全 体で一つの光感応領域を構成している。
【0052】 ホトダイオードアレイ 1は、 n型 （第 1導電型） シリコン基板 3 を備える。 n型シリコン基板 3の厚みは、 30〜300 μπι (好ましくは 100 / m) 程度である。 n型シリコン基板 3における不純物濃度は、 lxl 012〜l 0 /"cm3程度である。 n型シリコン基板 3の表面側において、 p型 （第 2導 電型） 不純物拡散層 5が縦横に規則正しいアレイ状に 2次元配列されている。 p 型不純物拡散層 5の厚みは、 0. 05〜20 /zm程度 （好ましくは 0. 2 m) である。 p型不純物拡散層 5における不純物濃度は、 1x1013〜102°Zcm 3程度である。 p型不純物拡散層 5と n型シリコン基板 3とにより形成される p n接合が、 ホトダイオード 4を構成している。 n型シリコン基板 3の表面には、 シリ コン酸化膜 22が形成されている。 このシリコン酸化膜 22の上には、 パッ シベーション膜 2が形成されている。 パッシベーション膜 2は、 例えば S i N等 からなる。
【0053】 また、 シリコン酸化膜 22の上には、 各 p型不純物拡散層 5 (ホ トダイオード 4) に対応して電極配線 9が形成されている。 各電極配線 9はアル ミニゥムからなり、 その厚みは、 Ι μπι程度である。 各電極配線 9の一端は、 シ リコン酸化膜 22に形成されたコンタクトホールを通して、 対応する ρ型不純物 拡散層 5に電気的に接続されている。 各電極配線 9の他端は、 パッシベーシヨン 膜 2に形成されたコンタクトホールを通して、対応するアンダーバンプメタル（U ΒΜ) 1 1に電気的に接続されている。 各 UBM1 1には、 半田のバンプ電極 1 2が形成されている。 UBM1 1とバンプ電極 1 2とは、 電気的に接続されてい る。
【00 54】 UBM1 1は、 半田との界面接合が強く、 アルミニウムへの半田 成分の拡散を防止できるものが好ましく、 多層膜構造とすることが多い。 この多 層膜構造としては、 無電解メツキによるニッケル （N i ) —金 （Au) 等がある 。 この構造は、 アルミニウムが露出している領域にニッケルのメツキを厚く （3 〜 1 5 μ m) 形成し、 その上に薄く （0. 0 5〜0. 1 μ m) 金をメツキするも のである。 金は、 ニッケルの酸化を防ぐためのものである。 他には、 チタン （T i ) 一白金 （P t) —金 （Au) やクロム （C r) —金 （Au) をリフトオフに より形成した構造もある。
【00 5 5】 n型シリコン基板 3の裏面側には、 高不純物濃度層としてのアキ ュムレーシヨン層 8が設けられている。 アキュムレーシヨン層 8は、 裏面の略全 体にわたって略均一な深さで形成されている。 アキュムレーシヨン層 8は、 n型 シリコン基板 3と同じ導電型であり、 n型シリコン基板 3よりも不純物濃度が高 い。 なお、 本実施形態に係るホトダイオードアレイ 1はアキュムレーシヨン層 8 を有しているが、 当該アキュムレーシヨン層 8を有していなくても、 実用上十分 に許容し得る程度の光検出感度を有している。
【00 5 6】 アキュムレーシヨン層 8の上には、 当該アキュムレーシヨン層 8 を被覆して保護すると共に、光 Lの反射を抑制する AR膜 24が形成されている。 八1膜24は、 例えば S i 02からなり、 その厚みは 0. 0 1〜数 / m程度であ る。 なお、 1膜24は、 S i O2の他に S i Nや必要な波長において反射防止 ができるような光学膜を積層あるいは複合して形成してもよい。
【00 5 7】 n型シリコン基板 3の表面側において、 各 p型不純物拡散層 5の 存在する領域がホトダイオード 4の形成されている領域（以下、 「形成領域」 と称 する） で、 それ以外の領域がホトダイオードの形成されない領域となっている。 AR膜 24上には、各ホトダイオード 4の形成領域に対応する領域（以下、 「対応 領域」と称する）を少なくとも被覆する樹脂膜 6が設けられている。樹脂膜 6は、 被検出光 （ホトダイオード 4が感応する光） Lを透過する樹脂材料からなる。 本 実施形態においては、 樹脂膜 6は、 AR膜 24全体を覆っている。
【0058】 n型シリコン基板 3における隣接する p型不純物拡散層 5同士の 間、 すなわち隣接するホトダイオード 4同士の間には、 n+型不純物領域 7が設 けられている。 n+型不純物領域 7の厚みは、 0. 1〜数 10 μπι程度である。 η+型不純物領域 7は、 隣接するホトダイオード 4 (ρ型不純物拡散層 5) 同士 を電気的に分離する分離層として機能する。 これにより、 隣接するホトダイォー ド 4同士が確実に電気的に分離され、 ホトダイォード 4間のクロストークを低減 することができる。 なお、 本実施形態におけるホトダイオードアレイ 1は、 η + 型不純物領域 7を設けなくても、 実用上十分に許容し得る程度の光検出特性を有 している。
【0059】 ホトダイォードアレイ 1は、 図 2に示されるように、 極めて薄い 板状である。 ホトダイオードアレイ 1の幅 W1は 22. 4 mm程度であり、 ホト ダイォードアレイ 1の厚み Dは約 0.3 mmである。ホトダイォードアレイ 1は、 上述したホトダイオード 4を多数有し （例えば、 256 (1 6x16) 個の 2次 元配列） している。 隣接するホトダイオード 4 (画素） 間のピッチ W 2は、 1. 4mm程度である。 ホトダイォードアレイ 1は、 大面積 （例えば、 22. 4 mm x22. 4 mm) のチップである。 なお、 図 2中の一番上の図はホトダイオード アレイ 1の薄さを示すためのものであり、 ホトダイオードアレイ 1の細部は拡大 '図に描いている。
【0060】 ホトダイオードアレイ 1では、 裏面から光 Lが入射すると、 入射 した光 Lは樹脂層 6及ぴアキュムレーション層 8を通過して、 p n接合に到達す る。 そして、 各ホトダイオード 4は、 その入射光に応じたキャリアを生成する。 このとき、アキュムレーション層 8は、 n型シリコン基板 3の内部の光入射面（裏 面） 近傍にて生成したキャリアが光入射面や AR膜 24との界面でトラップされ るのを抑制する。 これにより、 キャリアが ϋ n接合へ効率的に移動して、 ホトダ ィオードアレイ 1の光検出感度が高まる。 生成したキャリアによる光電流は、 各 p型不純物拡散層 5に接続している電極配線 9及ぴ U B M 1 1を通してバンプ電 極 1 2カ ら取り出される。 このバンプ電極 1 2からの出力によって、 入射光の検 出が行われることとなる。
【0 0 6 1】 以上のように、 本実施形態においては、 ホトダイオードアレイ- 1 における光 Lの入射面側 （すなわち裏面側） に、 各ホトダイオード 4の対応領域 を被覆し得る樹脂膜 6が設けられている。 この樹脂膜 6は、 ホトダイオードァレ ィ 1を平コレツトに吸着してフリップチップボンディングを行う場合に平コレツ トに接触して、 その平コレットと各ホトダイオード 4の対応領域との間に位置す ることとなる。 これにより、 各ホトダイオード 4の対応領域は、 樹脂膜 6により 保護され、 平コレッ トに直接接触することはない。 したがって、 各ホトダイォー ド 4の対応領域が加圧によるス トレスや加熱によるス トレスを直接受けないので、 当該対応領域のアキュムレーシヨン層 8に物理的なダメージ （損傷） が及ぶこと はない。 ホトダイオード 4には、 そのようなダメージによる結晶欠陥等に起因す る暗電流やノイズが発生することもない。この結果、ホトダイォードアレイ 1は、 高精度な ( S /N比が高い) 光検出を行うことができる。
【0 0 6 2】 また、 後述するように、 樹脂膜 6は、 各ホトダイォード 4の対応 領域を保護し得るクッション層としての機能を発揮し得る。 これにより、 平コレ ットに吸着する際の物理的な衝撃を吸収することもできる。
【0 0 6 3】 また、 後述するように、 フリップチップボンディング以外、 例え ばホトダイォードアレイ 1をシンチレータに一体化して C T用センサとする場合 にも、 シンチレータが上記対応領域に直接接触することがないから、 シンチレ一 タの取り付け時におけるダメージを回避することができる。
【0 0 6 4】 ところで、 樹脂膜 6は、 少なくともホトダイオード 4の対応領域 全体を被覆し得る範囲に設ければよい。 この要件を満たしていれば、 単層の樹脂 膜 6がホトダイォード 4の対応領域全体を被覆するように設けられていてもよい。 また、 樹脂膜 6が、 ホトダイォード 4の対応領域毎に複数設けられており、 ホト ダイオード 4の形成領域と対応しない領域 （以下 「非対応領域」 という） に、 樹 脂膜 6が形成されない欠落部 6 aが存在してもよい （図 1 2参照）。 し力 し、製造 工程を簡易にするという点では、 単層の樹脂膜 6によりホトダイォード 4の対応 領域全体を被覆するように設けたほうが好ましい （この点については後に詳述す る）。
【0065】 樹脂膜 6は、 ホトダイォード 4の対応領域全体の保護膜となり、 入射面側に配置される。 したがって、 樹脂膜 6は、 ホトダイオードアレイ 4が検 出する光 （被検出光、 例えば後述するシンチレ一タパネル 3 1の発生する蛍光） を透過し、 その被検出光に対して光学的に透明な光透過性の樹脂、 例えば、 ェポ キシ樹脂やポリイミ ド樹脂、 アタリレート樹脂、 シリコーン樹脂、 フッ素樹脂、 ウレタン樹脂等の樹脂からなっている。 また、 樹脂層 6は、 フリップチップボン デイングを行う際に平コレットに直に接触して、 加圧され、 加熱されるものであ る。 したがって、 樹脂層 6は、 この加圧や加熱から各ホトダイオード 4の対応領 域を保護し得る材料からなることが好ましい。 この場合、 例えば、 熱膨張係数が lxl 0一6〜 1x1 0— 4/°C程度、 弾性率が 10〜 1 2000 k g/cm2程度、 熱伝導率が 0. 2〜1. 85W/m°Cであることが好ましい。 また、 不純物ィォ ンが加熱によりホトダイオード 4へ拡散せず、 少なくとも後述するシンチレータ パネル 3 1からの光の吸収がなしえるような膜厚 （1〜50 μηι (好ましくは 1 0 μπι) 程度） であることが好ましい。
【0066】 次に、 本実施形態に係るホトダイォードアレイ 1の製造方法につ いて、 図 3〜図 1 1に基づいて説明する。
【0067】 まず、 図 3に示されるように、 1 50〜500 / πι (好ましくは 350 μπι) 程度の厚さを有する η型シリコン基板 3を準備する。 次に、 η型シ リコン基板 3の表面おょぴ裏面に、 シリコン酸化膜 （S i 02) 20を形成する (図 4参照)。 【0 0 6 8】 次に、 n型シリコン基板 3の表面に形成されたシリコン酸化膜 2 0に、所定のホトマスクを用いたパターユングを行い、 n +型不純物領域 7を形成 する予定位置に開口を形成する。 そして、 シリコン酸化膜 2 0に形成された開口 からリンをドープして n型シリコン基板 3に n +型不純物領域 7を設ける。 本実 施形態では、 n型シリコン基板 3の裏面側にも n +型不純物領域 7を形成してい る。 n +型不純物領域 7を設けない場合はこの工程 （不純物領域形成工程） を省 略してもよい。 続いて、 n型シリコン基板 3の表面および裏面にシリコン酸化膜 2 1を再び形成する（図 5参照）。このシリコン酸化膜 2 1は後続の工程において、 p型不純物拡散層 5を形成する際のマスクとして利用される。
【0 0 6 9】 次に、 n型シリコン基板 3の表面に形成されたシリコン酸化膜 2 1に、 所定のホトマスクを用いたパターユングを行い、 各 p型不純物拡散層 5を 形成する予定位置に開口を形成する。 シリコン酸化膜 2 1に形成された開口から ボロンをドープし、 p型不純物拡散層 5を縦横のアレイ状に 2次元配列で形成す る。 これにより、 各 p型不純物拡散層 5と n型シリ コン基板 3の p n接合による ホトダイオード 4が縦横のアレイ状に 2次元配列で形成されることとなる。 この ホトダイオード 4は、 画素に対応する部分となる。 続いて、 基板の表面側にシリ コン酸化膜 2 2を再び形成する （図 6参照）。
【0 0 7 0】 次に、 n型シリコン基板 3の裏面を、 その厚さが所定の厚さ （3 0〜3 0 0 μ πι程度） になるまで研摩して、 η型シリコン基板 3の薄型 （薄板） 化する。 そして、 η型イオン種 （例えば、 リンや砒素） を η型シリコン基板 3の 裏面から 0 . 0 5〜数 1 0 μ πι程度の深さまで拡散させて、 η型シリコン基板 3 よりも不純物濃度が高い上述のアキュムレーシヨン層 8を形成する。 さらに、 熱 酸化を行い、 アキュムレーシヨン層 8の上に A R膜 2 4を形成する （図 7参照）。 【0 0 7 1】 次に、 各ホトダイォード 4の形成領域に、 ホトエッチング技術に より、 各 ρ型不純物拡散層 5まで伸びるコンタクトホールをシリコン酸化膜 2 2 に形成する。 続いて、 アルミニウム金属膜をシリコン酸化膜 2 2の上に蒸着によ り形成した後に所定のホトマスクを用いてパターユングを行うことで、 電極配線
9を形成する （図 8参照)。
【0072】 次に、 AR膜 24の上に、 樹脂膜 6の材料となるエポキシ樹脂や ポリイミ ド樹脂、 アタリレート樹脂、 シリコーン樹脂、 フッ素樹脂、 ウレタン樹 脂等の樹脂を塗布し、 それをスピンコーティングやスクリーン印刷法等により全 体に広げて硬化させ、樹脂膜 6を設ける （図 9参照）。 この樹脂膜 6を設けること により各ホトダイォード 4の対応領域が保護されることとなる。 なお樹脂膜 6に 上述の欠落部 6 aを形成する場合は欠落部 6 aの部分から、 塗布した樹脂を除去 すればよい。 この場合でも、 各ホトダイォード 4の対応領域は保護される。 【0073】 樹脂膜 6を形成した後、 電極配線 9を覆うように、 シリコン酸化 膜 22の上にパッシベーシヨン膜 2となる S i N膜 25を形成する。 S i N膜 2 5は、 スパッタリングやプラズマ CVDなどにより形成することができる。 ノ、。ッ シベーシヨン膜 2は、 S i 02や P SG, BP SGなどの絶縁膜、 ポリイミ ド樹 脂、 アタリレート榭脂、 エポキシ榭脂、 フッ素樹脂やそれらの複合膜や積層膜な どであってもよい。 なお、 パッシベーシヨン膜 2の形成工程は樹脂膜 6の形成す る前に行ってもよレ、。
【0074】 次に、 S i N膜 25の所定の位置にコンタクトホールを形成し、 電極取り出し部とする （図 10参照)。 さらに、バンプ電極 12を設けるが、 その バンプ電極 1 2として半田を用いる場合、 半田はアルミニウムに対する濡れ性が 悪いので各電極取り出し部とバンプ電極 1 2を仲介するための UBM1 1を各電 極取り出し部に形成する。 そして、 UBM1 1に重ねてバンプ電極 12を形成す る （図 1 1参照）。
【0075】 以上の工程を経ることにより、 実装時におけるダメージに起因す るノイズが発生せず、 高精度な光検出を行えるホトダイォードアレイ 1を製造す ることができる。
【0076】 バンプ電極 1 2は、 半田ポール搭載法や印刷法で所定の U BM 1 1に半田を形成し、 リフ口することによって形成することができる。 なお、 バン プ電極 1 2は、 半田に限られるものではなく、 金バンプ、 ニッケルバンプ、 銅バ ンプでもよく、導電性フイラ一等の金属を含む導電性樹脂バンプでもよレ、。なお、 図にはアノード電極の取り出しのみを示しているが、 力ソード （基板） 電極もァ ノード電極同様に、 n +型不純物領域 7から取り出すことができる （図示せず）。 また、 図ではアノード電極のバンプ電極 1 2が n +型不純物領域 7のエリアに形 成された場合を示しているが、 アノード電極のバンプ電極 1 2は、 p型不純物拡 散層 5のエリアに形成してもよい。
【0 0 7 7】 （第 2実施形態）
次に、ホトダイォードアレイとその製造方法の第 2実施形態について説明する。
【0 0 7 8】 本実施形態では、 図 1 3に示されるように、 光 Lの入射面の反対 面側 （表面側） に窪み部 4 5が形成された n型シリコン基板 4 3を有するホトダ ィォードアレイ 4 1を対象としている。なお、このホトダイォードアレイ 4 1は、 ホトダイォードアレイ 1と共通部分を有するので、 以下の説明は双方の相違点を 中心に行い、 共通部分については、 その説明を省略ないし簡略化する。
【0 0 7 9】 ホトダイォードアレイ 4 1では、 n型シリコン基板 4 3の表面側 に、 窪み部 4 5が、 縦横の規則正しいアレイ状に 2次元配列で複数形成されてい る。 各窪み部 4 5は、 n型シリコン基板 4 3の所定の領域をその周囲の領域より も薄くなるように窪ませて形成したもので、 1 . 4〜1 . 5 mm程度の配置間隔 で形成されている。 窪み部 4 5の底部 4 5 aに上述のホトダイオード 4がーつづ つ形成されることによって、 ホトダイォード 4がアレイ状に 2次元配列されたホ トダイオードアレイ 4 1を構成している。
【0 0 8 0】 各窪み部 4 5は、 n型シリコン基板 4 3の表面に、 例えば 1 mm x l mm程度の大きさの矩形 開口を有し、 その開口からその底部 4 5 aに向か い （表面側から裏面側に向かって） 開口寸法が漸次縮小するように形成されてい る。 これにより、 窪み部 4 5は、 斜面の側面 4 5 bを有することとなる。 n型シ リコン基板 43の表面から底部 45 aまでの深さは、例えば 50 m程度である。 【008 1】 電極配線 9は、 側面 45 bに沿って、 シリコン酸化膜 22の上に 形成されている。 各電極配線 9の一端は、 シリコン酸化膜 22に形成されたコン タクトホールを通して、対応する p型不純物拡散層 5に電気的に接続されている。 各電極配線 9の他端は、 パッシベーション膜 2に形成されたコンタク トホールを 通して、 対応する UBM1 1に電気的に接続されている。 隣接ホトダイオード 4 の間に、 n+型不純物領域 7が設けられている。
【0082】 n型シリコン基板 3の裏面側全体には、 アキュムレーシヨン層 8 が形成されている。 アキュムレーシヨン層 8の上には、 AR膜 24が形成されて いる。 このアキュムレーシヨン層 8、 ARB莫 24ともに、 上述したホトダイォー ドアレイ 1と同様である。 そして、 A R膜 24上の各ホトダイオード 4の対応領 域に、 上述の樹脂膜 6が設けられている。 この樹脂膜 6も上述したホトダイォー ドアレイ 1と同様である。
【0083】 ホトダイオードアレイ 41は、 図 14に示されるように、 極めて 薄い板状である。ホトダイオードアレイ 41の幅 W1は 22.4 mm程度であり、 ホトダイォードアレイ 41の厚み Dは 1 50〜300 //mである。 ホトダイォー ドアレイ 41は、 上述のホトダイォード 4を多数有する （例えば、 256 (16 XI 6) 個の 2次元配列）。 隣接するホトダイオード 4間のピッチ W 2は、 1. 4 mm程度である。 ホトダイォードアレイ 4 1は、 大面積 （例えば、 22. 4 mm X22. 4 mm) のチップである。 なお、 図 14中の一番上の図はホトダイォー ドアレイ 41の薄さを示すためのものであり、 ホトダイォードアレイ 4 1の細部 は拡大図に描いている。
【0084】 以上のように構成されたホトダイオードアレイ 41は、 裏面から 光 Lが入射すると、 ホトダイオードアレイ 1と同様に、 入射した光 Lは樹脂膜 6 及びアキュムレーシヨン層 8を通過して、 p n接合に到達する。 そして、 各ホト ダイオード 4は、 その入射光に応じたキャリアを生成する。 このとき、 p n接合 が窪み部 4 5の底部 4 5 aに設けられているので n型シリコン基板 4 3の裏面か ら p n接合までの距離が短縮されている （例えば、 1 0〜1 0 0 m程度)。 した がって、 ホトダイオードアレイ 4 1では、 光 Lの入射により発生するキャリアが 移動する過程で、 再結合により消滅してしまう事態が抑制される。 この結果、 ホ トダイオードアレイ 4 1は、 検出感度を高く維持できる。
【0 0 8 5】 また、 アキュムレーシヨン層 8により、 n型シリコン基板 3の内 部の光入射面 （裏面） 近傍にて生成したキャリアが再結合することなく p n接合 へ効率的に移動することとなる。 これにより、 ホトダイオードアレイ 4 1は、 光 検出感度が一層高くなっている （ただし、 本実施形態のホトダイォードアレイ 4 1は、 アキュムレーシヨン層 8を設けていなくても、 実用上十分に許容しえる程 度の検出感度を有している）。
【0 0 8 6】 生成したキャリアによる光電流は、 各 p型不純物拡散層 5に接続 している電極配線 9及ぴ U B M 1 1を通してバンプ電極 1 2力 ら取り出される。 このバンプ電極 1 2からの出力によって、 入射光の検出が行われることとなる。 この点については、 ホトダイオードアレイ 1と同様である。
【0 0 8 7】 以上のように、 本実施形態のホトダイオードアレイ 4 1も、 ホト ダイォードアレイ 1と同様に、 ホトダイォードアレイ 4 1における光 Lの入射面 側 （すなわち裏面側） に、 各ホトダイオード 4の対応領域を被覆し得る樹脂膜 6 が設けられている。 この樹脂膜 6は、 ホトダイオードアレイ 4 1を平コレッ トに 吸着してフリップチップボンディングを行う場合に平コレットに接触して、 その 平コレットと各ホトダイオード 4の対応領域との間に位置することとなる。 これ により、 各ホトダイオード 4の対応領域は、 樹脂膜 6により保護され、 平コレツ トに直接接触することはない。 したがって、 各ホトダイオード 4の対応領域が加 圧によるストレスや加熱によるストレスを直接受けないので、 当該対応領域にお けるアキュムレーシヨン層 8に物理的なダメージ （損傷） が及ぶことはない。 ホ トダイォード 4には、 そのようなダメージによる結晶欠陥等に起因する暗電流や ノイズが発生することもない。 この結果、 ホトダイオードアレイ 4 1は、 高精度 な （S ZN比が高い） 光検出を行うことができる。
【0 0 8 8】 また、 後述するように、 フリップチップボンディング以外、 例え ばホトダイォードアレイ 4 1をシンチレータに一体化して C T用センサとする場 合にも、 シンチレータが上記対応領域に直接接触することがないから、 シンチレ 一タの取り付け時におけるダメージを回避することができる。
【0 0 8 9】 次に、 本実施形態に係るホトダイォードアレイ 4 1の製造方法に ついて、 図 3〜図 6、 図 1 5〜図 2 1に基づいて説明する。
【0 0 9 0】 まず、 ホトダイオードアレイ 1と同様に、 図 3〜図 6を用いて説 明した各工程を実行する。 次に、 n型シリ コン基板 3の裏面を当該 n型シリ コン 基板 3の厚さが所定の厚さになるまで研摩して、 n型シリコン基板 3の薄型 （薄 板） 化を行う。 続いて、 n型シリコン基板 3の表面おょぴ裏面に、 L P— C VD
(またはプラズマ C V D) によりシリコン窒化膜 （S i N) 2 6を形成し、 さら に続いて表面側のシリコン酸化膜 2 2とシリコン窒化膜 2 6に、 所定のホトマス クを用いてパター-ングを行い、 各窪み部 4 5を形成する予定位置に開口を形成 する （図 1 5参照)。
【0 0 9 1】 次に、 n型シリコン基板 3の表面に、 その各 p型不純物拡散層 5 が形成されている領域を対象として、 p型不純物拡散層 5の枠状周辺部 5 aが残 るように、 p型不純物拡散層 5及び n型シリコン基板 3をアルカリエッチングに より除去して窪み部 4 5を形成する。 これにより、 n型シリコン基板 4 3が得ら れることとなる。 このとき、 窪み部 4 5の開口縁部に、 p型不純物の拡散した領 域として枠状周辺部 5 aが形成される。 窪み部 4 5は、 側面 4 5 bと底部 4 5 a とを有することとなる。 枠状周辺部 5 aは必ずしも必要ではない。 枠状周辺部 5 aを形成した場合、 窪み部 4 5を形成するためのエッチングにより形成されたェ ッジ部分でのダメージによる雑音や暗電流を防止する効果が得られる。 図 1 3、 1 4、 2 3では、 枠状周辺部 5 aを形成しない例が示されている。 【0 0 9 2】 次いで、 形成された各窪み部 4 5の底部 4 5 aにボロン等をドー プする。 これにより、 各窪み部 4 5の底部 4 5 aに p型不純物拡散層 5 bが形成 されることとなり、 その p型不純物拡散層 5 bと n型シリコン基板 4 3の p n接 合によるホトダイォード 4が縦横のアレイ状に 2次元配列で形成される。続いて、 表面に形成されたシリコン窒化膜 2 6にて被覆されていない領域の上に、 シリコ ン酸化膜 2 2を形成する （図 1 6参照）。 なお、 このとき、 図示はしないが裏面に 形成されたシリコン窒化膜 2 6の上にもシリコン酸化膜が形成される。
【0 0 9 3】 次に、 n型シリコン基板 4 3の裏面に形成されたシリコン窒化膜 2 6を除去した後、 n型イオン種 （例えば、 リンや砒素） のイオン注入などによ り、 n型シリコン基板 4 3よりも不純物濃度が高いアキュムレーシヨン層 8を形 成する。 さらに、 熱酸化を行い、 アキュムレーシヨン層 8の上に A R膜 2 4を形 成する。 その後、 n型シリコン基板 4 3の表面に形成されたシリコン窒化膜 2 6 を除去する （図 1 7参照）。
【0 0 9 4】 そして、 各ホトダイオード 4の形成領域において、 ホトエツチン グ技術により、 各 p型不純物拡散層 5 bまで伸びるコンタクトホールを表面側の シリコン酸化膜 2 2に形成する。 続いて、 アルミニウム金属膜をシリコン酸化膜 2 2の上に蒸着により形成した後に所定のホトマスクを用いてパターユングを行 うことで、 電極配線 9を形成する （図 1 8参照）。
【0 0 9 5】 次に、 第 1の実施形態と同じ要領で、 A R膜 2 4の上に樹脂膜 6 を設ける （図 1 9参照）。
【0 0 9 6】 樹脂膜 6を形成した後、 電極配線 9を覆うように、 シリコン酸化 膜 2 2の上にパッシベーシヨン膜 2となる S i N膜 2 5を形成する。 S i N膜 2 5は、 スパッタリングやプラズマ C V Dなどにより形成することができる。 続い て、 S i N膜 2 5の各電極配線 9に対応する位置にコンタクトホールを形成する (図 2 0参照）。続いて、第 1の実施形態と同様の要領で、 コンタクトホールを通 して電極配線 9と電気的に接続する U B M 1 1を無電解メツキ等により形成する。 そして、 U B M 1 1に重ねてバンプ電極 1 2を形成する （図 2 1参照）。
【0 0 9 7】 以上の工程を経ることにより、 実装時におけるダメージに起因す るノィズゃ喑電流が発生せず、 高精度な光検出を行えるホトダイオードアレイ 4
1を製造することができる。 なお、 図にはアノード電極の取り出しのみを示して いるが、 力ソード （基板） 電極もアノード電極と同様に、 n +型不純物領域 7か ら取り出すことができる （図示せず)。
【0 0 9 8】 （第 3実施形態）
次に、 第 3実施形態に係る放射線検出器について説明する。
【0 0 9 9】 図 2 2は、 本実施形態に係る放射線検出器 5 0の断面構成を示す 図である。 この放射線検出器 5 0は、 放射線の入射により発光するシンチレータ パネノレ 3 1と、 上述のホトダイオードアレイ 1とを備えている。 シンチレ一タパ ネル 3 1は、 入射した放射線によって生じた光を光出射面 3 1 aから出射する。 シンチレ一タパネル 3 1は、 ホトダイオードアレイ 1の光入射面、 すなわちホト ダイォードアレイ 1における樹脂膜 6が設けられた面に対向して配置されている。 ホトダイオードアレイ 1は、 シンチレ一タパネル 3 1の光出射面 3 1 aから出射 した光が光入射面から入射すると、 入射した光を電気信号に変換する。
【0 1 0 0】 シンチレ一タパネル 3 1は、ホトダイォードアレイ 1の裏面側（入 射面側） に取り付けられる。 ホトダイオードアレイ 1には、 上述した樹脂膜 6が 設けられているので、 シンチレ一タパネル 3 1の裏面、 すなわち、 光出射面 3 1 aがホトダイオード 4の対応領域に直接接触することはない。 シンチレータパネ ル 3 1の光出射面 3 1 aと樹脂膜 6との間隙には、 光が十分透過するように設定 された屈折率を有する光学樹脂 3 5が充填されている。この光学樹脂 3 5により、 シンチレータパネル 3 1から出射した光が効率よくホトダイォードアレイ 1に入 射する。 この光学樹脂 3 5は、 シンチレ一タパネル 3 1から出射した光を透過す る性質を有するエポキシ樹脂や、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、 フッ素樹脂等を用いることができるが、 これらの複合材料を用いてもよい。 【0 1 0 1】 そして、 ホトダィォ一ドアレイ 1を図示しない実装配線基板上に ボンディングする際には、 平コレットでホトダイオードアレイ 1を吸着する。 し かし、 ホトダイオードアレイ 1には、 上述した樹脂膜 6が設けられているため、 平コレツトの吸着面が各ホトダイォード 4の対応領域に直接接触することはない c また、 シンチレ一タパネル 3 1を取り付けたときに、 その光出射面 3 l aがホト ダイオード 4の対応領域に直接接触することもない。 したがって、 このようなホ トダイオードアレイ 1とシンチレ一タパネル 3 1とを有する放射線検出器 5 0は、 実装時における対応領域のダメージによるノィズゃ暗電流等の発生を防止するこ とができる。 この結果、 放射線検出器 5 0によれば、 光検出が精度よく行われ、 放射線の検出も精度よく行うことができる。
【0 1 0 2】 （第 4実施形態）
次に、 第 4実施形態に係る放射線検出器について説明する。
【0 1 0 3】 図 2 3は、 本実施形態に係る放射線検出器 5 5の断面構成を示す 図である。 この放射線検出器 5 5は、 シンチレ一タパネル 3 1と、 上述のホトダ ィオードアレイ 4 1とを備えている。 シンチレ一タパネル 3 1は、 ホトダイォー ドアレイ 4 1の光入射面、 すなわちホトダイォードアレイ 4 1における樹脂膜 6 が設けられた面に対向して配置されている。
【0 1 0 4】 シンチレ一タパネル 3 1はホトダイォードアレイ 4 1の裏面側（入 射面側） に取り付けられる。 ホトダイオードアレイ 4 1には、 上述した樹脂膜 6 が設けられているので、 シンチレ一タパネル 3 1の裏面、 すなわち、 光出射面 3 1 aがホトダイオード 4の対応領域に直接接触することはない。 また、 シンチレ 一タパネル 3 1の光出射面 3 1 aと樹脂膜 6との間隙には、 光が十分透過するよ うに特性を考慮して設定された屈折率を有する光学榭脂 3 5が充填されている。 この光学樹脂 3 5により、 シンチレ一タパネル 3 1から出射した光が効率よくホ トダイオードアレイ 4 1に入射する。
【0 1 0 5】 そして、 ホトダイオードアレイ 4 1を図示しない実装配線基板上 にボンディングする際には、平コレツトでホトダイオードアレイ 4 1を吸着する。 し力、し、 ホトダイオードアレイ 4 1には、 上述した樹脂膜 6が設けられているた め、 平コレツトの吸着面が各ホトダイオード 4の対応領域に直接接触することは ない。 また、 シンチレ一タパネル 3 1を取り付けたときに、 その光出射面 3 l a がホトダイオード 4の対応領域に直接接触することもない。 したがって、 このよ うなホトダイオードアレイ 4 1とシンチレ一タパネル 3 1とを有する放射線検出 器 5 5は、 実装時における対応領域のダメージによるノイズや暗電流等の発生を 防止することができる。 この結果、 放射線検出器 5 5によれば、 光検出が精度よ く行われ、 放射線の検出も精度よく行うことができる。
【0 1 0 6】 以上、 本発明者らによってなされた発明を実施形態に基づき具体 的に説明したが、 本発明は上記実施形態に限定されるものではない。 例えば、 樹 脂膜 6は、 n型シリコン基板 3， 4 3の上に直接設けるようにしてもよく、 A R 膜 2 4等の構造体を介して設けるようにしてもよい。
産業上の利用可能性
【0 1 0 7】 本発明は、 X線断層像撮像装置、放射線像撮像装置に利用できる。

Claims

請求の範囲
1 . 半導体基板を備え、 '
前記半導体基板における被検出光の入射面の反対面側に、 複数のホトダイォー ドがアレイ状に形成されており、
前記半導体基板の被検出光の前記入射面側における前記ホトダイォードが形成 された領域に対応する領域を少なくとも被覆し、 被検出光を透過する樹脂膜が設 けられていることを特徴とするホトダイォードアレイ。
2 . 前記半導体基板における被検出光の前記入射面の前記反対面側には、 所定の深さを有する窪み部がァレイ状に複数形成されており、
前記各ホトダイオードは、 前記窪み部の底部にそれぞれ形成されていることを 特徴とする請求の範囲第 1項に記載のホトダイォードアレイ。
3 . 前記樹脂膜は、 前記半導体基板の被検出光の前記入射面全体を被覆す るように設けられていることを特徴とする請求の範囲第 1項又は第 2項に記載の ホトダイォードアレイ。
4 . 前記半導体基板には、 隣接する前記各ホトダイオードの間にその各ホ トダイォードを分離する不純物領域が設けられていることを特徴とする請求の範 囲第 1項〜第 3項のいずれか一項に記載のホトダイォードアレイ。
5 . 前記半導体基板の被検出光の前記入射面側には、 当該半導体基板と同 じ導電型の高不純物濃度層が形成されていることを特徴とする請求の範囲第 1項 〜第 4項のいずれか一項に記載のホトダイオードアレイ。
6 . 第 1導電型の半導体からなる半導体基板を用意し、
前記半導体基板の一方の面側に複数の第 2導電型の不純物拡散層を形成し、 当 該各不純物拡散層と前記半導体基板とにより構成される複数のホトダイォードを アレイ状に配列して形成する工程と、
前記半導体基板の他方の面において、 前記ホトダイオードが形成された領域に 対応する領域を少なくとも被覆し、 前記ホトダイオードが感応する光を透過する 樹脂膜を設ける工程と、 を備えることを特徴とするホトダイォードアレイの製造 方法。
7 . 第 1導電型の半導体からなる半導体基板を用意し、
前記半導体基板の一方の面側に、 窪み部をアレイ状に配列して複数形成するェ 程と、
前記窪み部の底部に複数の第 2導電型の不純物拡散層を形成し、 当該各不純物 拡散層と前記半導体基板とにより構成される複数のホトダイオードをアレイ状に 配列して形成する工程と、
前記半導体基板の他方の面において、 前記ホトダイォードが形成された領域に 対応する領域を少なくとも被覆し、 前記ホトダイオードが感応する光を透過する 樹脂膜を設ける工程と、 を備えることを特徴とするホトダイォードアレイの製造 方法。
8 . 前記樹脂膜を設ける前記工程の前に、 前記半導体基板の前記他方の面 に、 第 1導電型の高不純物濃度層を形成す ¾工程を更に備えることを特徴とする 請求の範囲第 6項又は第 7項に記載のホトダイォードアレイの製造方法。
9 . 隣接する前記不純物拡散層の間に第 1導電型の不純物領域を設けるェ 程を更に備えることを特徴とする請求の範囲第 6項〜第 8項のいずれか一項に記 載のホトダイォードアレイの製造方法。
1 0 . 請求の範囲第 1項〜第 5項のいずれか一項に記載のホトダイオード アレイと、
前記ホトダイォードアレイにおける被検出光の前記入射面に対向して配置され、 放射線の入射により発光するシンチレ一タパネルと、 を備えることを特徴とする 放射線検出器。
1 1 . 請求の範囲第 6項〜第 9項のいずれか一項に記載の製造方法により 製造されたホトダイオードアレイと、
前記ホトダイォードアレイにおける前記樹脂膜が設けられた面に対向して配置 され、 放射線の入射により発光するシンチレ一タパネルと、 を備えることを特徴 とする放射線検出器。
PCT/JP2004/004212 2003-03-27 2004-03-25 ホトダイオードアレイ及びその製造方法、並びに放射線検出器 WO2004086505A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE602004031593T DE602004031593D1 (de) 2003-03-27 2004-03-25 Herstellungsverfahren einer fotodiodenmatrix
US10/550,682 US7663169B2 (en) 2003-03-27 2004-03-25 Photodiode array and production method thereof, and radiation detector
KR1020057018183A KR101047671B1 (ko) 2003-03-27 2004-03-25 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
EP04723382A EP1608022B1 (en) 2003-03-27 2004-03-25 Production method of a photodiode array
IL171136A IL171136A (en) 2003-03-27 2005-09-27 Photodiode array Method for its production and radiation sensor
US12/461,465 US20090302410A1 (en) 2003-03-27 2009-08-12 Photodiode array and production method thereof, and radiation detector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003087894A JP4220819B2 (ja) 2003-03-27 2003-03-27 放射線検出器
JP2003-087894 2003-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/461,465 Division US20090302410A1 (en) 2003-03-27 2009-08-12 Photodiode array and production method thereof, and radiation detector

Publications (1)

Publication Number Publication Date
WO2004086505A1 true WO2004086505A1 (ja) 2004-10-07

Family

ID=33095106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004212 WO2004086505A1 (ja) 2003-03-27 2004-03-25 ホトダイオードアレイ及びその製造方法、並びに放射線検出器

Country Status (9)

Country Link
US (2) US7663169B2 (ja)
EP (1) EP1608022B1 (ja)
JP (1) JP4220819B2 (ja)
KR (1) KR101047671B1 (ja)
CN (1) CN1768430A (ja)
DE (1) DE602004031593D1 (ja)
IL (1) IL171136A (ja)
TW (1) TWI327780B (ja)
WO (1) WO2004086505A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4220819B2 (ja) * 2003-03-27 2009-02-04 浜松ホトニクス株式会社 放射線検出器
JP5394791B2 (ja) * 2009-03-27 2014-01-22 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
WO2011007543A1 (ja) * 2009-07-17 2011-01-20 三井化学株式会社 積層体およびその製造方法
JP2012151200A (ja) * 2011-01-18 2012-08-09 Nikon Corp 裏面照射型固体撮像素子及びその製造方法、並びに固体撮像装置
US8871608B2 (en) * 2012-02-08 2014-10-28 Gtat Corporation Method for fabricating backside-illuminated sensors
JP2015057589A (ja) * 2013-08-16 2015-03-26 富士フイルム株式会社 放射線画像検出装置の製造方法
EP3425683A4 (en) * 2016-03-03 2019-09-25 Hamamatsu Photonics K.K. SEMICONDUCTOR LIGHT DETECTION ELEMENT
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device
KR102093317B1 (ko) * 2018-08-13 2020-03-25 주식회사 이와이엘 무기섬광체를 이용한 난수생성방법 및 난수생성장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121711A (ja) * 1991-10-25 1993-05-18 Nec Corp 赤外線ｃｃｄ
JPH07333348A (ja) 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
WO2001051950A1 (fr) * 2000-01-11 2001-07-19 Hamamatsu Photonics K.K. Capteur d'image rayons x
JP2001291892A (ja) * 2000-04-04 2001-10-19 Hamamatsu Photonics Kk 放射線検出器
EP1280207A1 (en) 2000-04-04 2003-01-29 Hamamatsu Photonics K.K. Semiconductor energy detector
JP2003066150A (ja) 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP2003086826A (ja) 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
EP1548836A1 (en) 2002-08-09 2005-06-29 Hamamatsu Photonics K. K. Photodiode array, production method therefor, and radiation detector

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748546A (en) * 1969-05-12 1973-07-24 Signetics Corp Photosensitive device and array
JP3099202B2 (ja) 1991-08-23 2000-10-16 エア・ウォーター株式会社 可撓性軽量太陽電池モジュールの製造方法
JPH0618670A (ja) * 1992-06-30 1994-01-28 Hitachi Medical Corp 放射線検出器
JPH08213647A (ja) * 1995-12-07 1996-08-20 Matsushita Electron Corp 光半導体装置
US6926952B1 (en) 1998-01-13 2005-08-09 3M Innovative Properties Company Anti-reflective polymer constructions and method for producing same
US7034306B2 (en) * 1998-06-18 2006-04-25 Hamamatsu Photonics K.K. Scintillator panel and radiation image sensor
JP4397989B2 (ja) * 1998-12-28 2010-01-13 浜松ホトニクス株式会社 半導体エネルギー検出器
JP4471522B2 (ja) * 2000-03-15 2010-06-02 浜松ホトニクス株式会社 集光部品並びにこれを用いた光源モジュール、レーザー装置及び光信号増幅装置
DE10037103A1 (de) * 2000-07-27 2002-02-14 Aeg Infrarot Module Gmbh Multispektrale Photodiode
JP4574006B2 (ja) * 2000-12-26 2010-11-04 キヤノン株式会社 画像形成装置
US6847041B2 (en) 2001-02-09 2005-01-25 Canon Kabushiki Kaisha Scintillator panel, radiation detector and manufacture methods thereof
JP2002372763A (ja) * 2001-04-10 2002-12-26 Mitsubishi Electric Corp 赤外線カメラ用光学窓およびそれを用いた赤外線カメラ並びに赤外線カメラ用光学窓の製造方法
JP2004241653A (ja) * 2003-02-06 2004-08-26 Hamamatsu Photonics Kk Ｘ線撮像素子
US6907101B2 (en) * 2003-03-03 2005-06-14 General Electric Company CT detector with integrated air gap
JP4220819B2 (ja) * 2003-03-27 2009-02-04 浜松ホトニクス株式会社 放射線検出器
US7019304B2 (en) * 2003-10-06 2006-03-28 General Electric Company Solid-state radiation imager with back-side irradiation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121711A (ja) * 1991-10-25 1993-05-18 Nec Corp 赤外線ｃｃｄ
JPH07333348A (ja) 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
WO2001051950A1 (fr) * 2000-01-11 2001-07-19 Hamamatsu Photonics K.K. Capteur d'image rayons x
JP2001291892A (ja) * 2000-04-04 2001-10-19 Hamamatsu Photonics Kk 放射線検出器
EP1280207A1 (en) 2000-04-04 2003-01-29 Hamamatsu Photonics K.K. Semiconductor energy detector
JP2003066150A (ja) 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP2003086826A (ja) 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
EP1548836A1 (en) 2002-08-09 2005-06-29 Hamamatsu Photonics K. K. Photodiode array, production method therefor, and radiation detector

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1608022A4

Also Published As

Publication number Publication date
JP2004296836A (ja) 2004-10-21
US20090302410A1 (en) 2009-12-10
EP1608022B1 (en) 2011-03-02
JP4220819B2 (ja) 2009-02-04
KR101047671B1 (ko) 2011-07-08
EP1608022A1 (en) 2005-12-21
EP1608022A4 (en) 2007-05-09
IL171136A (en) 2012-08-30
US20070040192A1 (en) 2007-02-22
TWI327780B (en) 2010-07-21
US7663169B2 (en) 2010-02-16
TW200501441A (en) 2005-01-01
CN1768430A (zh) 2006-05-03
KR20060003335A (ko) 2006-01-10
DE602004031593D1 (de) 2011-04-14

Similar Documents

Publication Publication Date Title
JP4247017B2 (ja) 放射線検出器の製造方法
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
US20110057112A1 (en) Photodiode array adn production method thereof, and radiation detector
US20090302410A1 (en) Photodiode array and production method thereof, and radiation detector
IL170733A (en) Photodiode array, method of manufacturing the same and radiation detector
JP4220808B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220817B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4808760B2 (ja) 放射線検出器の製造方法
JP4808748B2 (ja) ホトダイオードアレイの製造方法
JP4808759B2 (ja) 放射線検出器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 171136

Country of ref document: IL

Ref document number: 1020057018183

Country of ref document: KR

Ref document number: 20048084567

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004723382

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004723382

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057018183

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007040192

Country of ref document: US

Ref document number: 10550682

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10550682

Country of ref document: US