WO2004071296A1 - スイッチング式電源装置及びそれを用いた磁気共鳴イメージング装置 - Google Patents

スイッチング式電源装置及びそれを用いた磁気共鳴イメージング装置 Download PDF

Info

Publication number
WO2004071296A1
WO2004071296A1 PCT/JP2004/001292 JP2004001292W WO2004071296A1 WO 2004071296 A1 WO2004071296 A1 WO 2004071296A1 JP 2004001292 W JP2004001292 W JP 2004001292W WO 2004071296 A1 WO2004071296 A1 WO 2004071296A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
pwm
current
level
power supply
Prior art date
Application number
PCT/JP2004/001292
Other languages
English (en)
French (fr)
Inventor
Takuya Domoto
Hiroshi Takano
Original Assignee
Hitachi Medical Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corporation filed Critical Hitachi Medical Corporation
Priority to US10/542,796 priority Critical patent/US20060114623A1/en
Publication of WO2004071296A1 publication Critical patent/WO2004071296A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/38—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field
    • G01R33/385—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field using gradient magnetic field coils
    • G01R33/3852—Gradient amplifiers; means for controlling the application of a gradient magnetic field to the sample, e.g. a gradient signal synthesizer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/1555—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only for the generation of a regulated current to a load whose impedance is substantially inductive

Definitions

  • the present invention relates to a switching type power supply device and a magnetic resonance imaging device using the same.
  • the present invention relates to a magnetic field generating coil for a magnetic resonance imaging apparatus (hereinafter referred to as an MRI apparatus) requiring high current accuracy, a relatively high voltage of 1000 to 2000 V, 500 A, and a large current.
  • the present invention relates to a switching type power supply device suitable for a gradient magnetic field or high frequency magnetic field generating coil and an MRI apparatus using the same.
  • An object of the present invention is to provide a high-voltage, large-current switching-type power supply device with further reduced current ripple and an MRI device using the same. Disclosure of the invention
  • the present invention provides a switching power supply, comprising: a first and a second multi-level switch having the same number of potential levels connected in parallel with each other with respect to a magnetic field generating coil of an MRI apparatus as a load;
  • the switching control circuit which is composed of a PWM inverter and drives and controls the first and second multilevel PWM inverters, has a switching phase of the first and second multilevel PWM inverters.
  • FIG. 1 is a block diagram of a power supply device for an MRI device according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram of a multi-level diode clamp type PWM inverter used in the power supply device for the MRI device shown in FIG.
  • FIG. 3 is an output waveform diagram of each voltage and current of the multi-level diode clamp type PWM inverter shown in FIG. 2 connected in parallel with each other, and an output current waveform diagram as a whole thereof.
  • Fig. 4 is a characteristic diagram showing a comparison of the output current waveforms of a conventional two-level inverter and a five-level inverter.
  • FIG. 5 is a block diagram showing the internal structure of the switching circuit 19 shown in FIG.
  • FIG. 1 is a block diagram of a switching type power supply according to an embodiment of the present invention when applied to a gradient coil of an MRI apparatus.
  • the power supply device 2 for the gradient magnetic field coil of the MRI device is configured to be supplied with electric power from the three-phase AC power supply 3, connected to the gradient magnetic field coil 1 as a load, and to supply current thereto.
  • the power supply unit 2 for the gradient magnetic field coil of the MRI apparatus is connected to a three-phase AC power supply 3 and is connected to an AC / DC converter 4 for converting a three-phase AC voltage to a DC voltage, and to an output side of the AC / DC converter 4.
  • the switching power supply 9 is composed of two multi-level PWM inverters 12 and 13 connected in parallel to a smoothing capacitor 5 as a DC voltage source on the input side, respectively, and the multi-level PWM inverter 12 , 13 connected to the output side, respectively, and their outputs are connected in series to the X-axis coil 6 of the gradient magnetic field coil 1 which is a load.
  • the current limiting means 14 to 17 and the output of the switching power supply 9 are connected.
  • the current detection means 18 for detecting current, the current command value from the sequencer 70 of the MRI device, and the current detection value output from the current detection means 18 are input so that the difference between the two becomes zero.
  • a switching control circuit 19 for controlling the driving of the multi-level P WM inverters 1 2 and 13.
  • the switching control circuit 19 includes two switching circuits connected in parallel. Shift the phase of switching Control function is provided to cancel out Nagareri ripple.
  • the configuration of the switching power supplies 10 and 11 connected to the Y-axis coil 7 and the Z-axis coil 8 of the gradient magnetic field coil 1, respectively, is the same as that of the switching power supply 9 described above. And duplicate explanations are omitted.
  • FIG. 2 is a circuit diagram of a five-level diode clamp type PWM inverter as an example of the multi-level PWM inverters 12 and 13.
  • the 5-level diode clamp type PWM inverter has a DC voltage source E , EO are connected to output arbitrary voltage waveforms to their output terminals A and B.
  • this 5-level diode-clamped PWM inverter connects the voltage dividing capacitors 20 to 23 to the DC voltage sources E and E0 to divide the DC voltage into four (E / 4).
  • connection points of the voltage dividing capacitors 20, 21 and the semiconductor switches 321, 331, 341, 351, and the semiconductor switches 32, 332, 342, 342, 52 in the arms 32 to 35 of the full bridge configuration are shown.
  • a diode 36-39 for voltage clamping is connected between the connection point and the connection point, and a connection point between the voltage dividing capacitors 21 and 22 and a semiconductor switch 32 2 in each arm 32 to 35 are connected.
  • 3332, 342, 3552 and the connection points of the semiconductor switches 323, 3333, 343, 3553, respectively are connected with voltage-clamping diodes 40 to 43, respectively.
  • Voltage clamping diode 4 4 between the connection point of voltage dividing capacitors 22 and 23 and the connection point of semiconductor switches 323, 333, 343, 353 and semiconductor switches 324, 334, 344, 354 To 47 are connected.
  • the switching control circuit 19 can output a voltage of + E to the output terminal A by turning on the semiconductor switches 321 to 324 of the arm 32, and the semiconductor switches 322 to 324 of the arm 32 and the arm 33.
  • + E ⁇ 3Z4 voltage can be output to the output terminal A by conducting the semiconductor switch 3 31 of the arm 3 and the semiconductor switches 3 3 1 and 3 3 2 of the arm 3 2
  • the voltage of + E1 / 2 can be output to the output terminal A by applying the voltage, and the semiconductor switch 324 of the arm 32 and the semiconductor switches 331 to 333 of the arm 33 are made conductive, so that + E is output to the output terminal A.
  • a voltage of / 4 can be output, and a voltage of 0 can be output to the output terminal A by turning on the semiconductor switches 331 to 334 of the arm 33. Is obtained.
  • a voltage of + E can be output to the output terminal B by conducting the semiconductor switches 341-134 of the arm 34, and the semiconductor switch 3424 of the arm 34 can be output.
  • 3 3 4 4 and the semiconductor switch 3 51 of the arm 3 5 can be made conductive to output a voltage of + E 3/4 to the output terminal B.
  • the semiconductor switch 3 4 3, 344 of the arm 3 4 and the arm 3 By conducting the semiconductor switches 3 5 1 and 3 52 of FIG. 5, a voltage of + E ⁇ 1Z2 can be output to the output terminal B, and the semiconductor switches 3 4 4 of the arm 3 4 and the semiconductor switches 3 5 of the arm 3 5 can be output.
  • a voltage of + E / 4 can be output to the output terminal B by conducting 1 to 35 3 and a voltage of 0 is output to the output terminal B by conducting the semiconductor switches 35 1 to 35 4 of the arm 35. , And a five-level voltage output is also obtained at output terminal B. Therefore, if we look at the voltage difference between the output terminals A and B, we can see that — E, -E / 4, -E / 2,-E-3/4, 0, + E ⁇ 3/4, + E / 2 , + E4, + E.
  • the multi-level PWM inverters 12 and 13 divide the DC voltage source by voltage dividing capacitors 20 to 23, and the semiconductor switches 32 1 to 3 24 and 33 1 to 33 of each arm 32 to 35 are provided. 4, 34 1 to 3 44, 3 5 1 to 3 5 4 are divided in the same way, and by connecting voltage clamping diodes 36 to 47, respectively, each semiconductor switch 32 1 to 3 24, 3 3 1—3 3 4, 3 4 1 to 3 44, 3 5 1 to 3 54 Only a divided DC voltage is applied, so a large output can be obtained even if a semiconductor switch with low withstand voltage is used. Voltage is obtained.
  • the switching power supplies 9 to 11 serving as current amplifiers use the multi-level PWM inverters 12 and 13, respectively, the current ripple can be reduced as compared with the case where the conventional two-level PWM inverter is used. it can.
  • Figure 4 shows the conventional two-level inverter and the five-level inverter It is a schematic waveform diagram of the voltage and current in the inverter.
  • the output current waveform 50 of the conventional two-level inverter is obtained from two positive and negative potentials as shown as the output voltage waveform 51, the current changes sharply when the voltage shown by the output voltage waveform 51 is applied. As a result, the current ripple is increasing.
  • the output current waveform 52 of the conventional five-level inverter is obtained from five potentials as shown in the output voltage waveform 53, the current change due to the five potentials shown in the output voltage waveform 53 is very small. And the current ripple is smaller than that of the conventional two-level inverter.
  • the multi-level diode clamp type PWM members 12 and 13 which are connected in parallel are used.
  • Current control means 14 to 17 such as reactors are connected in series with the load on the output side.
  • the switching control circuit 19 is provided with two multi-level diode clamps so that the difference between the current command value from the sequencer 70 and the current detection value by the current detection means 18 becomes zero. It has a control function of controlling the drive by shifting the switching phase between the type PWM inverters 12 and 13.
  • FIG. 5 is a schematic diagram of a control circuit that operates with a switching phase shifted by 180 degrees as an example of the switching control circuit 19.
  • the control circuit 19 receives the current command value and the current detection value, and outputs a PWM signal A and a PWM signal B that operate with the switching phases shifted 180 degrees from each other.
  • the current command value and the current detection value are input to the feedback calculator 61.
  • the feedback calculator 61 calculates the difference between the current command value and the detected current value to be zero and outputs a control amount.
  • the basic clock In the generating means 62 a basic clock having a duty 50% and a frequency equal to the switching frequency is generated, and its output is output to another sawtooth generating means 6 via the sawtooth generating means 63 and the logic inverter 64. Connected to 5.
  • the sawtooth wave generating means 63 and 65 generate sawtooth waves 180 degrees out of phase, respectively, and output them to the comparators 66 and 67.
  • the comparators 66 and 67 receive the sawtooth waves from the sawtooth wave generating means 63 and 65 and the control amount from the feedback calculator 61, compare them, and compare the PWM signal A and the PWM signal B with each other. Output.
  • Figure 3 shows the voltage output waveforms when using a 5-level diode-clamp-type PWM inverter as the multi-level PWM inverters 12 and 13 and performing PWM control with the switching phase shifted 180 degrees between the two.
  • 48A and 48B and current output waveforms 49A and 49B are shown.
  • Reference numeral 49 denotes the overall output current waveform obtained by superimposing the output current waveforms 49A and 49B. By shifting the switching phases of both inverters, the overall current ripple is significantly reduced. Minute to be.
  • the 5-level diode-clamped PWM inverter can operate with a lower ripple than the 2-level inverter, as described in Fig. 4, but the output waveform still remains A slight current ripple is seen with the change of 48 A and 48 B.
  • the switching control circuit 19 of the present invention provides a switching phase between the two multi-level PWM inverters 12 and 13 so that the difference between the current command value and the current detection value by the current detection means 18 becomes zero.
  • the current ripples between the multi-level PWM inverters 12 and 13 with 180 ° phase shift cancel each other out and have a significantly low ripple current. You can get the output. It is desirable to shift the phase by 180 degrees, but the present invention is not limited to this, and can be obtained by substantially shifting the switching phase between the two multilevel PWM inverters 12 and 13.
  • the present invention is not limited to this.
  • the number of semiconductor switches increases and the size increases.
  • an example using MOS FET as a semiconductor switch has been described, but a bipolar transistor, an IGBT, a GTO, a thyristor, or the like can be used.
  • the multilevel PWM inverters 1, 2 and 3 have been described as having two sets of parallel connections with a phase shift of 180 degrees.However, if the phases are substantially different in multiple parallel connections, current ripple can be reduced. it can. Further, the current limiting means 14 to 17 have been described as a rear turtle, but they may be resistors. The method is not limited as long as it works as a DC voltage source that applies a DC voltage to the device. Further, the switching type power supply connected to the gradient magnetic field coil 1 of the MRI apparatus has been described as a load, but a coil for generating a static magnetic field or a high-frequency magnetic field can be connected and used as a load.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Inverter Devices (AREA)

Abstract

スイッチング電源(9～11)を、負荷であるMRI装置の磁場発生コイル(6～8)に対して、互いに並列な関係に接続された電位レベル数が同一の第1および第2のマルチレベルPWMインバータ(12,13)から構成すると共に、これら第1および第2のマルチレベルPWMインバータ(12,13)を駆動制御するスイッチング制御回路(19)を第1および第2のマルチレベルPWMインバータ(12,13)のスイッチング位相を互いにずらして駆動制御するように構成することにより、それぞれ第1および第2のマルチレベルPWMインバータ(12,13)から出力される電流のリップルを互いに打ち消し、全体としてリップルを一層低減した電流を負荷(6～8)に供給出来るMRI装置の磁場発生コイル用スイッチング式電源装置。

Description

スィッチング式電源装置及びそれを用いた磁気共鳴ィメージング装置 技術分野
本発明は、 高い電流精度と、 例えば、 1000~2000V、 500Aの比較的高電圧、 大電流を要求される磁気共鳴イメー明ジング装置 （以下 M R I装置） の磁場発生用 コイル、 即ち、 静磁場もしくは傾斜磁場あるいは高周波磁場発生用コィルに好適 なスィツチング式電源装置およびそれを用いた M R I装置に関する。
書 背景技術
M R I装置用電源装置として、 従来からスィッチング式電源が広く用いられて おり、 最近では大電流化への要求から、 例えば、 特開平 8— 2 1 1 1 3 9に開示 されている 2 レベル P WMィンバ一タを並列接続した M R I装置磁場発生コイル 用電源装置などが知られている。 また、 三相モータ駆動用インバータ電源の分野 では、 高電圧大電流化や高調波成分対策として、 例えば、 Jos0 Rodriguez他 "M ultiieve丄 Inverters: A Survey oi Topologies, Controls, and Applications" (1 EEE TRANSACTION ON INDUSTRIAL ELECTRONICS, VOL. 49, No. 4, August 2002, PP724-738) に開示されているように、 マルチレベルィンバー タ技術が注目されている。
しかしながら、 最近の MR I装置用電源装置は、 高速撮像のため高電圧および 大電流化が求められているが、 上述したマルチレベル P W Mィンバータをスィッ チング電源として使用しても、 依然としてスィツチング動作時に電流リップルが 発生し、 負荷である磁場発生用コイルに供給される電流の精度を下げ、 高品質の MR I画像の取得を阻害していた。
本発明の目的は、 電流リップルを一層低減した高電圧、 大電流のスイッチング 式電源装置およびそれを用いた MR I装置を提供することにある。 発明の開示
上記目的を達成するため、 本発明は、 スイッチング電源を、 負荷である M R I 装置の磁場発生コイルに対して、 互いに並列な関係に接続された電位レベル数が 同一の第 1および第 2のマルチレベル P WMインバータから構成すると共に、 こ れら第 1および第 2のマルチレベル P WMィンバ一タを駆動制御するスィッチン グ制御回路を第 1およぴ第 2のマルチレベル P WMィンバータのスィツチング位 相を互いにずらして駆動制御するように構成することにより、 それぞれ第 1およ び第 2のマルチレベル P WMィンバータから出力される電流のリップルを互いに 打ち消し、 全体としてリップルを一層低減した電流を負荷に供給出来る MR I装 置の磁場発生コイル用スィッチング式電源装置を提供する。 図面の簡単な説明
図 1は本発明の一実施の形態による M R I装置用電源装置のプロック構成図で ある。
図 2は図 1に示した M R I装置用電源装置で使用されるマルチレベルダイォー ドクランプ型 P WMィンバータの回路図である。
図 3は互いに並列接続した図 2に示したマルチレベルダイォードクランプ型 P WMィンバータの各々の電圧および電流の出力波形図およびこれら全体としての 出力電流波形図である。
図 4は従来の 2 レベルィンパータと 5 レベルィンバータとの出力電流波形の比 較を示す特性図である。
図 5は図 1に示したスィツチング回路 1 9の内部構造を示すブロック図である
発明を実施するための最良の形態
以下、 本発明の実施の形態を図面に基づいて説明する。 図 1は、 本発明の一実施の形態によるスィツチング式電源装置を MR I装置の 傾斜磁場コイルに適用した際のブロック構成図である。
この M R I装置の傾斜磁場コイル用電源装置 2は、 三相交流電源 3から電力を 供給され、 負荷である傾斜磁場用コイル 1に接続されて、 そこに電流を供給する ように構成されている。 この MR I装置の傾斜磁場コイル用電源装置 2は三相交 流電源 3に接続され三相交流電圧を直流電圧に変換する交流直流変換器 4と、 こ の交流直流変換器 4の出力側に接続されて直流電圧を平滑化する平滑コンデンサ 5と、 この平滑コンデンサ 5に接続され平滑化された直流電圧を受電し、 傾斜磁 場用コイル 1の X軸コイル 6、 Y軸コイル 7および Z軸コイル 8にそれぞれ電流 を供給する電流増幅器として働くスイッチング電源 9〜1 1とを備えている。 スィツチング電源 9は、 その入力側の直流電圧源である平滑コンデンサ 5にそ れぞれ並列に接続された二つのマルチレベル P WMインバータ 1 2， 1 3と、 こ のマルチレベル P WMィンバータ 1 2 , 1 3の出力側にそれぞれ接続されて、 そ の出力を負荷である傾斜磁場用コイル 1の X軸コィル 6に直列に接続された電流 制限手段 1 4〜1 7と、 スイッチング電源 9の出力電流を検出する電流検出手段 1 8と、 MR I装置のシーケンサ 7 0からの電流指令値と電流検出手段 1 8の出 力である電流検出値とを入力し、 両者の差が零になるようにマルチレベル P WM インバータ 1 2 , 1 3を駆動制御するスィツチング制御回路 1 9から構成され、 このスィツチング制御回路 1 9には並列に接続された二つのマルチレベル P WM インバータ 1 2， 1 3のスイッチングの位相をずらして電流リ ップルを打ち消し 合う制御機能が設けられている。
傾斜磁場用コイル 1の Y軸コイル 7、 Z軸コイル 8にそれぞれ接続されるスィ ツチング電源 1 0， 1 1の構成は、 先に説明したスイッチング電源 9のそれと同 一なので、 その点を指摘するに留めて、 重複する説明を省略する。
図 2は、 マルチレベル P WMインバータ 1 2 , 1 3の一例としての 5 レベルダ ィォードクランプ型 P WMィンバータの回路図である。
5 レベルダイオードクランプ型 P WMインパータは、 その入力に直流電圧源 E ， E Oが接続され、 その出力端子 A, Bに任意の電圧波形を出力するように構成 している。 また、 この 5レベルダイオードクランプ型 PWMインバータは、 直流 電圧源 E， E 0側に分圧コンデンサ 20〜23を接続して直流電圧を 4分割 （E /4) しており、 4対の互いに逆並列接続された半導体スィッチ、 MO S F ET 32 1〜 3 24, 3 3 1〜 334， 34 1〜 344 , 35 1〜 3 54とダイォー ド 325〜 328, 3 3 5〜 338， 345〜 348, 3 5 5〜358を直列に 接続した 4組のアーム 32〜3 5を有し、 これらをフルブリッジ接続している。 分圧コンデンサ 20， 2 1の接続点と、 フルブリッジ構成の各アーム 32〜 3 5 における半導体スィッチ 3 21， 33 1 , 34 1 , 3 5 1と半導体スィツチ 3 2 2, 332, 342, 3 52との接続点との間に電圧クランプ用のダイオード 3 6〜39をそれぞれ接続し、 また、 分圧コンデンサ 2 1， 22の接続点と、 各ァ —ム 32〜 3 5における半導体スィッチ 3 2 2， 3 3 2, 34 2, 3 5 2と半導 体スィッチ 323， 3 3 3, 343， 3 5 3との接続点との間に電圧クランプ用 ダイオード 40〜 43をそれぞれ接続し、 同様に、 分圧コンデンサ 22， 23の 接続点と、 半導体スィッチ 323 , 3 3 3, 343, 35 3と半導体スィッチ 3 24， 3 34, 344, 3 54との接続点との間に電圧クランプ用ダイォード 4 4〜47をそれぞれ接続している。
ここで、 スィッチング制御回路 1 9によって、 アーム 32の半導体スィッチ 3 21〜324を導通させることによって出力端 Aに +Eの電圧を出力でき、 ァー ム 3 2の半導体スィツチ 322〜 324およびアーム 33の半導体スィツチ 3 3 1を導通させることによって出力端 Aに +E · 3Z4電圧を出力でき、 アーム 3 2の半導体スィッチ 3 23, 3 24およびアーム 33の半導体スィツチ 3 3 1， 3 3 2を導通させることによって出力端 Aに +E · 1/2の電圧を出力でき、 ま たアーム 32の半導体スィツチ 324およびアーム 3 3の半導体スィツチ 33 1 〜3 33を導通させることによって出力端 Aに +E/4の電圧を出力でき、 さら にアーム 33の半導体スィツチ 33 1〜 3 34を導通させることによって出力端 Aに 0の電圧を出力することができ、 こうして出力端 Aには 5レベルの電圧出力 が得られる。
また同様に出力端 Bについても、 アーム 3 4の半導体スィツチ 3 4 1〜3 4 4 を導通させることによって出力端 Bに +Eの電圧を出力でき、 アーム 3 4の半導 体スィツチ 3 4 2〜 3 4 4およびアーム 3 5の半導体スィツチ 3 51を導通させ ることによって出力端 Bに +E · 3/4の電圧を出力でき、 アーム 3 4の半導体 スィッチ 3 4 3， 3 44およびアーム 3 5の半導体スィッチ 3 5 1 , 3 5 2を導 通させることによって出力端 Bに +E · 1Z2の電圧を出力でき、 またアーム 3 4の半導体スィツチ 3 4 4およびアーム 3 5の半導体スィツチ 3 5 1〜 3 5 3を 導通させることによって出力端 Bに +E/4の電圧を出力でき、 アーム 3 5の半 導体スィッチ 3 5 1〜3 5 4を導通させることによって出力端 Bに 0の電圧を出 力することができ、 こうして出力端 Bにも 5 レベルの電圧出力が得られる。 従って、 出力端 A, B間の電圧差を見てみると、 — E， -E/4, -E/2, - E - 3/4, 0， + E · 3/4, +E/2, +E 4, + E の 9通りの出力 電圧が得られることになる。
さらに、 これらを PWM変調することによって、 E, E 0間の電圧の 2倍に相 当する一Eから + Eの任意の電圧を出力することができるようになる。
マルチレベル PWMインバ一タ 12， 13は、 直流電圧源を分圧コンデンサ 2 0〜 2 3で分割し、 各アーム 3 2〜 3 5の半導体スィツチ 3 2 1〜 3 24， 3 3 1〜 3 3 4 , 34 1〜 3 44, 3 5 1〜 3 5 4も同様に分割して、 それぞれに電 圧クランプ用ダイオード 3 6〜4 7を接続することによって、 各々の半導体スィ ツチ 3 2 1〜 3 24， 3 3 1— 3 3 4, 3 4 1〜 3 44, 3 5 1〜 3 5 4には分 割された直流電圧分しか印加されないため、 耐電圧の低い半導体スィツチを用い ても大きな出力電圧が得られる。 また電流増幅器として働くスィッチング電源 9 〜 1 1にそれぞれマルチレベル PWMィンバータ 1 2， 1 3を使用しているため 、 従来の 2レベル P WMィンバータを使用した場合に比べて電流リップルを減少 させることができる。
図 4は、 従来の 2 レベルインパータと、 本発明の例として採用した 5 レベルィ ンバータにおける電圧電流の概略波形図である。
従来の 2レベルインバータにおける出力電流波形 5 0は、 出力電圧波形 5 1と して示すような正負 2つの電位から得ていたため、 出力電圧波形 5 1で示す電圧 を印加した場合の電流変化が激しく、 その結果、 電流リップルが大きくなつてい る。 一方、 従来の 5 レベルインバータにおける出力電流波形 5 2は、 出力電圧波 形 5 3に示すように 5つの電位から得ているため、 出力電圧波形 5 3で示す 5つ の電位による電流変化が非常に緩やかであり、 従来の 2 レベルインパータに比べ て電流リップルが小さ <なる。
次に、 電流増幅器として働くスィツチング電源 9〜 1 1として、 それぞれ並列 接続したマルチレベル P WMインバータ 1 2， 1 3を使用したことの利点にっレ、 て説明する。
図 1に示すように MR I装置の傾斜磁場用電源装置 2においては、 図 2で示し たように並列接銃したマルチレベルダイォードクランプ型 P WMィンバ一タ 1 2 ， 1 3を使用し、 出力側にリアク トルなどの電流制御手段 1 4〜 1 7を負荷に対 して直列に接続している。 以下で具体的に説明するが、 スィツチング制御回路 1 9は、 シーケンサ 7 0からの電流指令値と電流検出手段 1 8による電流検出値と の差が零になるように 2つのマルチレベルダイォードクランプ型 P WMィンバー タ 1 2 , 1 3間のスィツチング位相をずらして駆動制御する制御機能を有してい る。'このような並列構成は、 出力電流を増大させるためだけではなく、 スィッチ ング位相をずらすことによって、 例えば 1 8 0度ずらして動作させることによつ て、 以下で述べるようにさらに電流リップルを著しく低減することができる。 図 5は、 スィツチング制御回路 1 9の一例として、 スィツチング位相を 1 8 0 度ずらして動作させる制御回路の概略図を示す。 制御回路 1 9は、 電流指令値と 電流検出値とを入力し、 スィツチング位相を互いに 1 8 0度ずらして動作する P WM信号 Aおよび P WM信号 Bを出力する。 電流指令値と電流検出値とはフィー ドバック演算器 6 1に入力する。 フィードバック演算器 6 1は電流指令値と電流 検出値との差が零となるように演算して制御量を出力する。 また、 基本クロック 生成手段 6 2において: Duty 5 0 %でスイッチング周波数に等しい周波数の基本 クロックを生成し、 その出力を鋸波発生手段 6 3およびロジック反転器 6 4を介 してもう一つの鋸波発生手段 6 5に接続している。 鋸波発生手段 6 3 , 6 5では それぞれ 1 8 0度位相のずれた鋸波を生成して、 比較器 6 6および 6 7に出力す る。 比較器 6 6， 6 7は鋸波発生手段 6 3 , 6 5からの鋸波とフィードバック演 算器 6 1からの制御量とを入力して比較し、 P WM信号 Aおよび P WM信号 Bを 出力する。
図 3は、 マルチレベル P WMインバータ 1 2 , 1 3として 5 レベルダイォード クランプ型 P WMインバータを使用すると共に、 両者間のスィツチング位相を 1 8 0度ずらして P WM制御したときの電圧出力波形 4 8 A , 4 8 Bと電流出力波 形 4 9 A , 4 9 Bを示している。 なお、 4 9は出力電流波形 4 9 A， 4 9 Bを重 ね合せた全体としての出力電流波形を示しており、 両インバータのスィツチング 位相をずらすことにより全体としての電流リップルが著しく低減していることが 分 。
上述したように 5レベルダイオードクランプ型 P WMインバータは、 図 4で説 明したように、 それ単体の出力電流波形も 2レベルインバータに比べて低リップ ルで動作させることができるが、 依然として出力波形 4 8 A , 4 8 Bの変化に伴 つて若干の電流リップルが見られる。 しかし、 本発明のスィッチング制御回路 1 9は、 電流指令値と電流検出手段 1 8による電流検出値との差が零になるように 二つのマルチレベル P WMインバータ 1 2， 1 3間のスィッチング位相をずらし て駆動制御する制御機能を有しているため、 1 8 0度位相をずらしたマルチレべ ル P WMィンバータ 1 2， 1 3間では電流リップルが互いに打ち消しあって著し く低リップルの電流出力を得ることができる。 この打ち消し効果は、 位相を 1 8 0度ずらすのが望ましいが、 これに限らず 2つのマルチレベル P WMィンバータ 1 2， 1 3間のスイッチング位相を実質的にずらすことによって得ることができ る。
M R I装置用の電源装置としては、 高電圧、 大電流出力を低 dv/dtノイズおよ ぴ低電流リップルで供給することが重要である。 並列接続した複数のマルチレべ ル PWMインバータ 1 2, 1 3を使用することによって、 高電圧、 大電流化が実 現でき、 さらに並列接続したマルチレベル PWMィンバータのスィツチング位相 を互いにずらして駆動制御することによって低 dv/dtノイズおよび低電流リ ップ ルが実現できる。
尚、 上述した実施の形態では、 マルチレベル PWMィンバータ 1 2, 1 3とし て 5レベルダイォードクランプ型 PWMィンバータを用いて説明したが、 これに 限らず 3レベル以上のマルチレベル PWMインバータであればよく、 レベル数は 多いほど高電圧出力および低ノイズ、 低電流リップルが可能となるが、 半導体ス ィツチ数が増加し大型化する。 また半導体スィツチに MO S F ETを用いた例を 説明したが、 バイポーラ トランジスタ、 I GBT、 GTO、 サイリスタなどを用 いることができる。 またマルチレベル PWMインバータ 1 2, 1 3は 2組並列接 続で位相ずれが 1 80度として説明したが、 複数の並列接続で位相が実質的にず れていれば電流リップルを低減することができる。 さらに電流制限手段 14〜1 7はリアタ トルとして説明したが抵抗でもよく、 また交流直流変換器 4、 平滑コ ンデンサ 5、 三相交流電源 3についても電流増幅器として働くスィッチング電源 9〜1 1の入力に直流電圧を印加する直流電圧源として働くならば、 その方式に ついて限定するものではない。 さらに、 負荷として MR I装置の傾斜磁場用コィ ル 1に接続されたスィツチング式電源装置について説明したが、 静磁場もしくは 高周波磁場を発生させるコイルを負荷として接続して用いることができる。

Claims

請求の範囲
1 . 負荷に対して互いに並列な関係に接続された第 1および第 2のスィツチング 電源；
上記第 1および第 2のスィッチング電源から上記負荷に供給される電流を検出 する電流検出器；および
上記負荷に供給すべき電流の指令値および上記電流検出器からの検出電流値を 受け取り、 両者の差を零とするように上記第 1およぴ第 2のスィツチング電源を 駆動制御するスィッチング制御回路を有するスィッチング式電源装置において、 上記第 1およぴ第 2のスィツチング電源はそれぞれ電位レベル数が同一のマル チレベル P WMィンバータで構成されており、 上記スィツチング制御回路は互い に並列な関係に接続された上記第 1および第 2のマルチレベル P WMィンバータ をさらにそれらのスィッチング位相を互いにずらして駆動制御することを特徴と するスィッチング式電源装置。
2 . 上記第 1および第 2のマルチレベル P WMィンバータはそれぞれマルチレべ ルダイオードクランプ型 P WMィンバータであることを特徴とする請求の範囲 1 に記載のスィツチング式電源装置。
3 . 上記スィツチング制御回路は、 上記第 1のマルチレベル PWMィンバータに 供給する第 1の PWMスイツチング信号およぴ上記第 2のマルチレベル PWMィ ンパータに供給する第 2の PWMスイッチング信号を生成し， 上記第 1および第 2の PWMスィツチング信号の位相は、 並列に接続された上記第 1およぴ第 2の マルチレベル PWMインバータからそれぞれ出力されるリップルを含んだ出力電 流を全体としてリップルを減少するように互いにずらされていることを特徴とす る請求の範囲 1に記載のスィツチング式電源装置。 ，
4 . 上記スイッチング制御回路から上記第 1およぴ第 2のマルチレベル PWMィ ンバータにそれぞれ供給される第 1および第 2の PWMスィツチング信号の位相 は 1 8 0度互いにずらされていることを特徴とする請求の範囲 3に記載のスィッ チング式電源装置。
5 . 上記スィツチング制御回路は上記第 1のマルチレベル PWMインバータに上 記第 1の PWMスィツチング信号を供給する第 1の比較器， 上記第 2のマルチレ ベル: PWMィンバータに上記第 2の PWMスィツチング信号を供給する第 2の比 較器， 基本クロック生成手段， 上記基本クロック生成手段からのクロックに基づ く鋸波を上記第 1の比較器の第 1の入力端に入力する第 1の鋸波発生手段， 上記 基本ク口ックの生成手段からのク口ックをロジック反転器を通して受け、 反転し た鋸波を上記第 2の比較器の第 1の入力端に入力する第 2の比較器および上記電 流指令値と上記電流検出値を入力し、 両者の差が零となるような制御量を演算し 、 上記第 1および第 2の比較器の第 2の入力端に出力するフィードバック演算器 を有することを特徴とする請求の範囲 1に記載のスィツチング式電源装置。
6 . 上記マルチレベルダイォードクランプ型 PWMィンバータのそれぞれは， 直 流電源間に接続された直列接続された第 1および第 2のアームおよび第 3および 第 4のアーム， 同様に上記直流電源間に接続された第 1， 第 2， …第 n— 1 , 第 n ( nは 2以上の整数） の分圧コンデンサ， 上記第 1、 第 2， 第 3 , 第 4のァー ムのそれぞれを構成する直列に接続された第 1， 第 2， …第 n— 1， 第 nの半導 体スィッチ， 上記第 1， 第 2， …第 n _ l， 第 nの半導体スィッチにそれぞれ逆 並列に接続されたダイォードぉよび上記第 1， 第 2の分圧コンデンサの接続点と 上記各アームの第 1， 第 2の半導体スィツチの接続点間にそれぞれ接続された電 圧クランプ用ダイオード， …上記第 11— 1 , 第 nの分圧コンデンサの接続点と上 記各アームの第 n— 1， 第 nの半導体スィツチの接続点間にそれぞれ接続された 電圧クランプ用ダイオードから構成されていることを特徴とする請求の範囲 2に 記載のスィツチング式電源装置。
7 . 上記負荷は磁気共鳴ィメ一ジング装置の傾斜磁場用コイルであることを特徴 とする請求の範囲 1から 6に記載のいずれかのスィツチング式電源装置を備えた 磁気共鳴ィメージング装置。
8 . 上記電流指令値は磁気共鳴ィメ一ジング装置のシーケンサから送られること を特徴とする請求の範囲 7に記載の磁気共鳴イメージング装置,
PCT/JP2004/001292 2003-02-12 2004-02-06 スイッチング式電源装置及びそれを用いた磁気共鳴イメージング装置 WO2004071296A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/542,796 US20060114623A1 (en) 2003-02-12 2004-02-06 Switching type power source device and magnetio resonance imaging device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003033173A JP2004266884A (ja) 2003-02-12 2003-02-12 スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置
JP2003-33173 2003-02-12

Publications (1)

Publication Number Publication Date
WO2004071296A1 true WO2004071296A1 (ja) 2004-08-26

Family

ID=32866216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001292 WO2004071296A1 (ja) 2003-02-12 2004-02-06 スイッチング式電源装置及びそれを用いた磁気共鳴イメージング装置

Country Status (4)

Country Link
US (1) US20060114623A1 (ja)
JP (1) JP2004266884A (ja)
CN (1) CN1744855A (ja)
WO (1) WO2004071296A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4698305B2 (ja) * 2005-07-05 2011-06-08 株式会社日立メディコ 電源装置及びこれを用いた磁気共鳴イメージング装置
FR2942088B1 (fr) * 2009-02-11 2011-03-11 Converteam Technology Ltd Onduleur de tension a 3n-4 niveaux
EP2234263A1 (en) 2009-03-27 2010-09-29 Koninklijke Philips Electronics N.V. A power supply, method, and computer program product for supplying electrical power to a load
IT1393717B1 (it) * 2009-03-31 2012-05-08 Meta System Spa Dispositivo e metodo per la conversione di corrente continua in corrente alternata
JP5727317B2 (ja) * 2010-07-16 2015-06-03 ジャパンスーパーコンダクタテクノロジー株式会社 超電導コイルの電源装置
WO2013080465A1 (ja) * 2011-11-30 2013-06-06 パナソニック 株式会社 インバータ装置の制御方法及びインバータ装置
US9389288B2 (en) 2012-09-14 2016-07-12 General Electric Company System and method for maintaining soft switching condition in a gradient coil driver circuit
US9641099B2 (en) * 2013-03-15 2017-05-02 Sparq Systems Inc. DC-AC inverter with soft switching
DE102013212426A1 (de) * 2013-06-27 2014-12-31 Siemens Aktiengesellschaft Umrichteranordnung mit parallel geschalteten Mehrstufen-Umrichtern sowie Verfahren zu deren Steuerung
CN104518664B (zh) * 2013-09-29 2017-10-03 西门子(深圳)磁共振有限公司 一种磁共振成像系统及其线圈控制装置
NL2011648C2 (en) * 2013-10-18 2015-04-23 Prodrive B V Switched power converter.
US9584034B2 (en) 2014-09-08 2017-02-28 Infineon Technologies Austria Ag Power converter circuit and method with asymmetrical half bridge
US9762134B2 (en) 2014-09-08 2017-09-12 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9837921B2 (en) 2014-09-08 2017-12-05 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9929662B2 (en) * 2014-09-08 2018-03-27 Infineon Technologies Austria Ag Alternating average power in a multi-cell power converter
CN105703726B (zh) * 2014-11-28 2021-04-20 Ge医疗系统环球技术有限公司 功率放大器、电源装置和磁共振成像设备
US10033263B2 (en) * 2015-06-26 2018-07-24 Board Of Trustees Of Michigan State University System and method for optimizing fundamental frequency modulation for a cascaded multilevel inverter
JP6796392B2 (ja) * 2016-04-14 2020-12-09 株式会社日立製作所 ３レベル電力変換装置
US20190319549A1 (en) 2016-11-16 2019-10-17 Schneider Electric Solar Inverters Usa, Inc. Interleaved parallel inverters with integrated filter inductor and interphase transformer
US10557901B2 (en) 2018-02-21 2020-02-11 General Electric Company Systems and methods for providing gradient power for an MRI system
CN208725724U (zh) * 2018-04-28 2019-04-12 西门子(深圳)磁共振有限公司 磁共振成像设备的电源供给系统及磁共振成像设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956693A (ja) * 1995-08-29 1997-03-04 Hitachi Medical Corp 磁気共鳴イメージング装置
JPH11220886A (ja) * 1997-11-25 1999-08-10 Denso Corp マルチレベル形電力変換器
JP2002204579A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd インバータの制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330756A (ja) * 1989-06-29 1991-02-08 Toshiba Corp 磁気共鳴イメージング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956693A (ja) * 1995-08-29 1997-03-04 Hitachi Medical Corp 磁気共鳴イメージング装置
JPH11220886A (ja) * 1997-11-25 1999-08-10 Denso Corp マルチレベル形電力変換器
JP2002204579A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd インバータの制御方法

Also Published As

Publication number Publication date
CN1744855A (zh) 2006-03-08
US20060114623A1 (en) 2006-06-01
JP2004266884A (ja) 2004-09-24

Similar Documents

Publication Publication Date Title
WO2004071296A1 (ja) スイッチング式電源装置及びそれを用いた磁気共鳴イメージング装置
Le et al. A novel six-level inverter topology for medium-voltage applications
Li et al. A new SVPWM for the phase current reconstruction of three-phase three-level T-type converters
Matsui et al. A pulsewidth-modulated inverter with parallel connected transistors using current-sharing reactors
EP2472708B1 (en) Power conversion device and control method therefor
JPH0336964A (ja) 多重インバータ装置
US20200389099A1 (en) Multi-level inverter topologies for medium- and high-voltage applications
JP6771693B1 (ja) 電力変換装置
JP5216260B2 (ja) マルチレベルインバータ及びこれを用いた磁気共鳴イメージング装置
Deng et al. An optimized SVPWM strategy for the postfault three-level NPC voltage source inverters
Rafin et al. A novel topology for a voltage source inverter with reduced transistor count and utilizing naturally commutated thyristors with simple commutation
Jafari et al. New mmc-based multilevel converter with two-and-one set of arms and one inductor
Baiju et al. A high resolution multilevel voltage space phasor generation for an open-end winding induction motor drive
Zakzewski et al. Hybrid neutral point clamped converter: Review and comparison to traditional topologies
Han et al. Dead-time effect compensation of a 5-level ANPC WBG inverter for high power density aviation applications
Palanisamy et al. A new multilevel DC-AC converter topology with reduced switch using multicarrier sinusoidal pulse width modulation
JPH11127540A (ja) 交流グリッドシステムへの無効電力の供給方法およびこの方法に用いるインバータ
JP4132316B2 (ja) 三相電圧形インバータの制御方法
JP2023009353A (ja) 三相インバータのマルチパルスｐｗｍ制御法
Mirazimi et al. Space vector PWM method for two-phase three-leg inverters
Anand et al. Experimental design and analysis of symmetrical and asymmetrical multilevel inverters
Yadav et al. A three-phase 9-level inverter with reduced switching devices for different PWM techniques
Das et al. Multilevel converter topology suitable for separate and variable magnitude of DC sources
JP4277360B2 (ja) ３レベルインバータの制御装置
Vinodkumar et al. Modeling of new multilevel inverter topology with reduced number of power electronic components

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006114623

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10542796

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048033739

Country of ref document: CN

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10542796

Country of ref document: US