WO2004066386A1 - 電子素子、それを使用した集積電子素子及びそれを使用した動作方法 - Google Patents

電子素子、それを使用した集積電子素子及びそれを使用した動作方法 Download PDF

Info

Publication number
WO2004066386A1
WO2004066386A1 PCT/JP2004/000569 JP2004000569W WO2004066386A1 WO 2004066386 A1 WO2004066386 A1 WO 2004066386A1 JP 2004000569 W JP2004000569 W JP 2004000569W WO 2004066386 A1 WO2004066386 A1 WO 2004066386A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy
electronic
storage
phase
electrodes
Prior art date
Application number
PCT/JP2004/000569
Other languages
English (en)
French (fr)
Inventor
Akio Tanikawa
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2005508120A priority Critical patent/JPWO2004066386A1/ja
Priority to US10/543,136 priority patent/US7531823B2/en
Publication of WO2004066386A1 publication Critical patent/WO2004066386A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Definitions

  • the present invention relates to an electronic element and a recording method using the same, and particularly to a method for transmitting a current.
  • It relates to a recording method.
  • an image recording medium and a recording / reproducing apparatus using the same there are mainly a video tape, a digital versatile disk, and a hard disk.
  • magnetic tapes, writable compact disks, and flash memories floating gate transistors
  • Floppy disks, hard disks, digital versatile disks, writable compact disks, flash memories, and ferroelectric memories have been used to store data such as computers.
  • Writable types of storage devices that retain their recorded contents even when the power is turned off can be classified according to their methods, such as magnetic recording devices, magneto-optical recording devices that scan or rotate the recording medium, and magnetic recording devices. It can be classified into a change recording device, and a semiconductor memory and a ferroelectric memory which are made into a matrix and do not require mechanical scanning and rotation.
  • Japanese Unexamined Patent Publication No. Hei 6-28841 discloses the electric and chemical properties of atoms and molecules in an ion conductive material (electrolyte).
  • a memory device using electrophoresis or electrochemical reaction is described.
  • US Pat. No. 3,271,591 discloses a phase change memory using a phase change characteristic of chalcogenide depending on temperature. .
  • U.S. Pat. No. 5,366,329 the principle of ion migration was misidentified as electromigration, or the phenomenon of metal ion precipitation in chalcogenide, which is an ion conductive substance, was mistakenly applied. Devices have also been devised.
  • the electronic devices to which the electromigration based on the present invention is applied are the electronic devices disclosed in JP-A-08-295585 and JP-A-2001-26. There is an electronic device disclosed in Japanese Patent Application Publication No. 7513, and the former is poor in practicality, while the latter is considered to be practical.
  • the type of recording / reproducing apparatus which requires scanning or rotation of the recording medium requires a mechanically movable part, and the reduction in size and weight has reached its limit. It is also vulnerable to mechanical impact, and the time it takes to move to the recording position on the medium greatly impairs the speed of writing and reading.
  • Memory devices that use the electrochemical reaction of the electrolyte are slow to read and write because the ion-conductive material always has a response delay to high-frequency or short-time pulses (depending on the capacitance and charge storage time due to molecular polarization).
  • materials that come into contact with chemically active ion conductive materials have a narrow selection range.
  • noble metals or refractory metals must be used as electrode materials. Nevertheless, there is difficulty in long-term durability of the element.
  • void generation time is about l X 10 0 if Estimate from 9 s
  • the diffusion coefficient is about 10 times the diffusion coefficient of 200 ° C at 8 0 ° C
  • void generation time is about 1 X 1 0 7 s.
  • An object of the present invention is to provide an electronic device which has a large storage capacity higher than that of a magnetic recording device and a high read / write speed, is inexpensive to manufacture, and employs electromigration which is as compact as a semiconductor memory. With the goal.
  • Another object of the present invention is to develop a material which enables a large storage capacity and a high read / write speed.
  • Still another object of the present invention is to provide an integrated electronic device using an electronic device having the above characteristics and an operation method using the same.
  • Japanese Patent Application Laid-Open No. 2001-267513 describes an In-Au alloy and a Sn-Ni alloy or a Sn (75 at.%)-Ni (25 at.%) Alloy. Examples of these alloys are those whose composition is not limited or whose composition is disclosed, cannot utilize the non-equilibrium state and metastable state in the solid phase of the present invention as described below.
  • the invention disclosed in Japanese Patent Application Laid-Open No. 2001-26753 uses a non-equilibrium state or a metastable state in a solid phase. Concept does not exist.
  • the electronic element according to the first invention of the present application is an electronic element having at least a storage core made of an alloy which is an electronic conductor and electrodes at both ends thereof, is a supersaturated solid solution before writing or at the time of recording and storage, and It is characterized in that this memory core is made of an alloy in which phase separation can occur.
  • the electronic element according to the second invention of the present application is characterized in that this memory core is made of an alloy which is a phase-separated mixture before writing or during recording and storage, and which can form a solid solution when the temperature rises.
  • the electronic element according to the third invention of the present application is characterized in that the memory core is made of an alloy that is a compound before writing or at the time of recording and storage, and that contains a component that can cause phase separation when the temperature rises.
  • the electronic element according to the fourth invention of the present application is characterized in that the memory core is made of an alloy that is a phase-separated mixture before writing or during recording and storage, and that can generate a compound when the temperature rises.
  • the electronic element according to the fifth invention of the present application is characterized in that the memory core is formed of an alloy which is an amorphous substance before writing or during recording and storage, and which can be crystallized when the temperature rises.
  • the electronic element according to the sixth aspect of the present invention is characterized in that the memory core is composed of a compound that is a compound before writing or during recording and storage, and contains a component that can undergo a phase transition to another crystal phase having the same composition when the temperature rises.
  • the electronic element according to the seventh aspect of the present invention is that the memory core is formed of an alloy which is a supersaturated solid solution or a phase-separated mixture before writing or during storage of a record, and which can undergo spinodal decomposition or solid solution as a reverse process when the temperature rises. It is characterized by
  • the electronic device is an alloy which is a compound or a phase-separated mixture before writing or during storage of a record, and which can cause martensitic transformation when the temperature is increased.
  • This storage core is characterized in that:
  • the electronic element according to the ninth aspect of the present invention is composed of an alloy which is in a crystallographically stable state before writing or during recording storage, and which can be in a non-equilibrium state with a phase transition between solid phases at a temperature rise. It is characterized by doing.
  • the electronic element according to the tenth aspect of the present invention is configured such that the memory core is made of an alloy which is in a crystallographic metastable state before writing or during recording storage, and which can be in a non-equilibrium state with a phase transition between solid phases when the temperature rises. It is characterized by doing.
  • At least one of the electrodes connected to the storage core can be made of a semiconductor having a function of detecting a junction resistance.
  • a third electrode directly connected to the storage core or a third electrode which is close to and insulated from the storage core for detecting junction resistance, resistance, potential, or capacitance can be provided.
  • a chemical potential adjusting layer of at least 0.1 atomic layer or more is provided at an interface between the storage core and an electrode directly connected to the storage core.
  • the composition of the alloy constituting the electronic element is biased, and recording is performed on the electronic element.
  • the eleventh invention of the present application is directed to an eleventh aspect of the present invention, in which a plurality of the above-described electronic elements are arranged vertically and horizontally, an electrode connected to one of both ends of the storage core is a word line, and the remaining electrodes of the storage core are directly connected to the storage core.
  • the electrode provided is at least a bit line, and by selecting a pad line and a bit line, a specific electronic element among a plurality of electronic elements arranged vertically and horizontally is accessed to perform writing and reading operations of the electronic element. It is an integrated electronic device.
  • the method for operating an electronic element according to the present invention is a method for operating an electronic element having at least an alloy storage core as an electronic conductor and electrodes at both ends thereof.
  • the storage core is made of a supersaturated solid solution alloy before writing or during recording and storage, and the temperature is changed so that the supersaturated solid solution is phase-separated during writing.
  • the operation method of the electronic device according to the thirteenth invention of the present application is characterized in that the storage core is made of an alloy that is a phase-separated mixture before writing or during recording and storage, and the temperature is changed so that the phase-separated mixture becomes a solid solution during writing. It is characterized by.
  • the method of operating an electronic device according to the fifteenth aspect of the present invention is characterized in that the storage core is made of an alloy containing a component that is a compound before writing or during recording and storage, and the temperature is changed so that the compound is phase-separated during writing.
  • the method of operating an electronic device according to the fifteenth invention of the present application is characterized in that the storage core is formed of an alloy that is a phase-separated mixture before writing or during recording and storage, and the temperature is changed so that the phase-separated mixture is compounded during writing. It is characterized by.
  • the method of operating an electronic device according to the sixteenth aspect of the present invention is characterized in that the storage core is formed of an alloy that is an amorphous substance before writing or during recording and storage, and the temperature is changed so that the amorphous substance is crystallized during writing.
  • the memory core is formed of an alloy containing a component which is a compound before writing or during recording and storage, and the compound undergoes a phase transition to another crystal phase having the same composition during writing.
  • the temperature is changed as follows.
  • the operation method of the electronic device is characterized in that the storage core is formed of an alloy that is a supersaturated solid solution or a phase-separated mixture before writing or during recording and storage, and the supersaturated solid solution or the phase-separated mixture is spinodally decomposed during writing. Alternatively, it is characterized in that the temperature is changed so as to form a solid solution, which is a reverse process.
  • the method of operating an electronic device according to the nineteenth aspect of the present invention comprises the step of: constructing the storage core with a compound or an alloy that is a phase-separated mixture before writing or during recording and storage. The method is characterized in that the temperature is changed so that the compound or the phase-separated mixture is transformed into martensite at the time of completion.
  • the method of operating an electronic element according to the twenty-second invention of the present application is characterized in that the storage core is formed of an alloy which is in a crystallographically stable state before writing or during recording and storage, and the alloy is subjected to a non-solid phase transition between solid phases during writing. It is characterized in that the temperature is changed so as to be in an equilibrium state.
  • the operation method of an electronic device is characterized in that the storage core is made of an alloy which is in a crystallographic metastable state before writing or during recording and storage, and the alloy undergoes a phase transition between solid phases during writing. It is characterized in that the temperature is changed so as to bring it into a non-equilibrium state.
  • a current is applied to the electronic element to cause a bias in the composition of the alloy constituting the electronic element, thereby writing a record to the electronic element.
  • a basic feature of the present invention is to apply an extremely high-speed electromigration in a non-equilibrium state during a phase transition from a stable state or a metastable state to operate an electronic element at a high speed to secure a stable writing or rewriting operation. It is to be.
  • phase change memory which is a known technique, records the state itself
  • the state of the material itself does not need to be stored, and the state of the storage material to be stored does not need to be two or more.
  • the storage material may be a material that returns to the original state (phase) after operation.
  • stable state refers to an extremely long-lived non-equilibrium state associated with a phase transition in thermodynamics. For example, a supercooled state (including a phase separation and a delay in compound formation), a supersaturated state (in a solid solution) (Including excessive solid solution) and amorphous state. These phenomena are caused by microscopic processing by thinning and microfabrication. The effect is caused by the effect of surface roughness or surface interface, the formation of alloy thin films such as co-evaporation, and rapid cooling. A long-life supercooled state or a supersaturated state obtained by quenching may be strictly classified as a non-equilibrium state, but is here called a metastable state.
  • the non-equilibrium state here refers only to the non-equilibrium state that exists for a short time at the moment of general phase transition.
  • phase separation from solid solution or supersaturated solid solution (2) solid solution formation from phase separation mixture, (3) phase separation from compound, and (4) phase separation from phase separation mixture.
  • Compound formation (5) crystallization from the amorphous state, (6) phase transition with the same composition but different crystal structure, (7) spinodal decomposition, (8) martensitic transformation.
  • the starting state of the phase transition (the state in which nothing is written in the storage element or the storage state)
  • a metastable state due to rapid cooling and a size effect can be used.
  • a metastable state may require a structure that is considered to maintain that state.
  • phase separation starts just by contacting the electrode material, and segregation of the electrode occurs.
  • hydrogen, halogen, oxygen or nitrogen It can be realized by chemisorbing atoms.
  • the chemical potential adjustment layer at this interface must not function as an insulating film, but the insulating film can be used as a chemical potential adjustment layer at the interface as long as it is extremely thin and allows electrons to freely pass through tunnel conduction. .
  • the amount of adsorbed atoms must be about 0.1 atomic layer or more, where all atomic bonds at the interface are defined as one atomic layer.
  • the thickness of the insulating film through which electrons can freely pass through tunnel conduction must be about 2 nm or less.
  • FIG. 1 is a conceptual binary phase diagram for explaining the electronic device of the present invention.
  • FIG. 2 is a conceptual binary phase diagram for explaining the electronic device of the present invention.
  • FIG. 3 is a cross-sectional view of a main part of an element for explaining a first embodiment of the electronic element of the present invention.
  • FIG. 4 is a cross-sectional view of a main part of an element for describing a second embodiment of the electronic element of the present invention.
  • FIG. 5 is a sectional view of a main part of an element for explaining a third embodiment of the electronic element of the present invention.
  • FIG. 6 is a graph for explaining (a) the case where the electronic device of the present invention is operated near the solid solution limit and (b) the case where it is operated near the compound formation temperature.
  • FIG. 7 is an Au-In binary diagram showing an embodiment of the present invention.
  • FIG. 8 is an Au-Bi binary state diagram showing one embodiment of the present invention.
  • FIG. 9 is an Au-P binary phase diagram showing one embodiment of the present invention.
  • FIG. 10 is a Fe-C binary phase diagram showing one embodiment of the present invention.
  • FIG. 11 is a (a) projected plan view, (b) a projected left side view, and (c) a projected right side view of a unit cell of an electronic element (storage device) showing an embodiment of the present invention.
  • FIG. 1 is a binary phase diagram for explaining the concept of the present invention.
  • the solid solution region 106 of B in A is Assume that the element B is represented by an atomic concentration of 101 and a temperature of 102.
  • Reference numeral 110 denotes a liquid phase region
  • 105 denotes a eutectic melting point
  • 103 denotes a melting point of element A
  • 104 denotes a melting point of element B.
  • An alloy having a composition in the metastable solid solution region 107 at room temperature can be used as a supersaturated solid solution in which phase separation can occur when the temperature rises.
  • an alloy with a composition in the A-B phase separated mixed phase 109 which is crystallographically stable, changes to a solid solution region 106 of B in A and a metastable solid solution region 107 when the temperature rises. What can be used can be used as an alloy in which solid solution can occur.
  • a metastable solid solution region 108 in FIG. 1 may appear.
  • the alloy in the metastable solid solution region 108 can be used in the same manner as described above.
  • spinodal decomposition can also be used as described above.
  • FIG. 2 is also a conceptual binary state diagram for explaining the present invention.
  • the horizontal axis is the element
  • the atomic concentration of D is 201
  • the vertical axis is temperature 202.
  • compound X205 exists at critical temperature Tc213 or higher as shown in Fig. 2.
  • Tc213 critical temperature
  • a metastable region 210 containing the compound X that has expanded below the critical temperature Tc213 may appear and expand to room temperature.
  • This metastable compound X can be used as a compound in which phase separation can occur. Such an enlargement of the region may occur metastable even by the minute size effect.
  • a rapid temperature change turns into a metastable amorphous phase 2 12 and crystallizes when the temperature rises.
  • Alloys of a composition can be used as amorphous materials where crystallization can occur.
  • the amorphous phase 2 12 may appear metastable due to simultaneous vapor deposition and minute size effect.
  • the compound Y 20 when the solid solution region 208 of C in D exists, the compound Y 20 An alloy having a composition that changes its state to a solid solution region 208 of C in D when the temperature rises in a separated state of 6 and the simple substance D can be used as a phase separation mixture in which a solid solution can occur when the temperature rises.
  • the compound Y 206 may have the same composition at the critical temperature T c 213 and have the same composition, but only the crystal phase may be changed to the compound Ya 214.
  • Such a compound Y 206 is a compound that can undergo phase transition in the present invention.
  • a special case of a similar phase transition is the martensitic transformation. Even in the martensitic transformation, which is widely known as quenching and annealing of iron, the moment of phase transition is such that the added atoms can move at high speed. In FIG.
  • reference numeral 203 denotes a melting point of element C
  • 204 denotes a melting point of element D
  • 207 denotes a solid solution region of D in C
  • 209 denotes an enlarged metastable solid solution. Indicates the area.
  • the electronic device shown in FIG. 3 is also described in Japanese Patent Application Laid-Open No. 2000-265735, but it has a memory core 310 of the alloy of the present invention provided on an insulating substrate.
  • This is a nonvolatile memory element composed of an electrode A302 and an electrode B303, which also serve as a sense electrode and is directly connected to one end thereof.
  • the electrode A302 is made of a highly doped semiconductor.
  • the diffused species atoms in the memory core 301 show a uniform distribution (uniformly distributed diffused species 304) without offset depending on the location (Fig. 3 (a)).
  • the change in the Schottky barrier due to the segregation of the diffusion species is detected as a change in the junction resistance of the sense electrode (see Figs. 3 (b) and (c)).
  • the interface between the semiconductor electrode A302 and the memory core 301 is formed by chemically adsorbing stable atoms at the interface of hydrogen, halogen, oxygen or nitrogen.
  • a potential adjustment layer 309 can be provided.
  • reference numeral 305 denotes a current flowing from the electrode A302 to the electrode B303
  • reference numeral 307 denotes a current flowing from the electrode B to the electrode A
  • reference numeral 306 denotes an electrode A.
  • the diffusion species concentrated on the side, symbol 308 is the diffusion species concentrated on the electrode B side.
  • FIG. 4 and FIG. 5 are also embodiments of the electronic element described in Japanese Patent Application Laid-Open No. 2000-265715.
  • a sense electrode 404 or 504 serving as a third electrode is provided, and a change in a junction resistance or a potential potential difference is detected to perform recording and reading.
  • the write operation is performed in the same manner as in the above example.
  • the third electrode 404 is a direct junction type sense electrode
  • the third electrode 504 is a sense electrode close to and insulated from the storage core.
  • 401 and 501 are storage cores
  • 400 and 502 are electrodes A
  • 400 and 503 are electrodes B
  • 400 and 50. 5 is a uniformly distributed species
  • 406 and 506 are currents flowing from electrode A to electrode B
  • 408 and 508 are currents flowing from electrode B to electrode A
  • 407 and 507 are currents flowing from electrode B to electrode A.
  • the diffusion species concentrated on the electrode A side, and 409 and 509 are the diffusion species concentrated on the electrode B side.
  • the above embodiment can be formed of various materials irrespective of an inorganic material and an organic material.
  • FIG. 6 (a) is a conceptual graph for explaining a case where the electronic device of the present invention is operated near the solid solution limit.
  • Drawing the elapsed time of write operation 6001 on the horizontal axis and the current 602 and temperature 63 on the vertical axis the element temperature 604 exceeds the total solid solution temperature 606 at the very beginning of the write operation.
  • An element current 605 is applied so as to generate Joule heat.
  • the device current 605 is maintained so that the device temperature 604 generates Joule heat slightly lower than the total solid solution temperature 606. This By doing so, the impurities can be uniformly distributed by once forming a solid solution, and then the impurities can be promptly segregated to the desired electrode side by electromigration.
  • Reference numeral 607 denotes room temperature.
  • FIG. 6 (b) is a graph for explaining a case where the electronic device of the present invention is operated near a compound formation temperature.
  • an element current 609 is applied for a very short time so that the element temperature 608 generates Joule heat exceeding the phase transition temperature 610 of the compound formation, and then the element current 600 Set 9 to 0. Thereafter, the device current 609 is maintained so that the device temperature 608 generates Joule heat slightly lower than the phase transition temperature 610.
  • the impurities can be uniformly distributed by generating a compound, and thereafter, segregation of the impurities to the desired electrode side can be quickly caused by electromigration.
  • Joule heat generated by the element current in the storage core is used, but a separate heat source may be provided near the element to control the temperature.
  • a phase transition that can be caused by a combination of environmental changes such as pressure, electric field, magnetic field, electromagnetic wave, or light other than temperature has the same effect.
  • FIG. 7 is an Au_In binary state diagram showing the first embodiment of the present invention.
  • solid solution of Au in In cannot be detected.
  • a metastable solid solution region 701 ie, a total solid solution region (maximum Au 20 atom%) appears. Alloy thin film of the composition of the metastable solid solution region 70 within 1 to scale the thickness Te cowpea is readily separated into I n 7 0 3 and I n 2 Au 7 0 2 by electromigration.
  • a memory core is made of an Au 14 atomic% alloy thin film
  • the state at the point 704 is raised to a temperature rise point 705 of 140 ° C by applying a current
  • the moment I passes through the phase separation point 706 which is the boundary of the metastable solid solution region 701
  • the I n 2 Au it can produce 7 0 2 segregation.
  • This material may be segregation of I n 2 Au 7 0 2 by the magnitude of the current applied to the positive electrode side, can also be segregated in the negative electrode side, then when the once segregated undone Absent. Therefore, this material is useful as an element material that can be written only once.
  • FIG. 8 is an Au—Bi binary phase diagram showing the second embodiment of the present invention.
  • TBMassalski ed according to BINARY ALLOY PHASE DIAGRAMS 2nd ed. ( ASM, 1990)
  • the compound Au 2 B 1 8 0 2 can not exist stably only at a temperature 1 1 6 ° C or more.
  • 1 1 compound was expanded below 6 ° C Au 2 B i 8 0 2 nonequilibrium region 801 comprising to emergence. Alloy thin film of the temperature and composition of the non-equilibrium region 80 1, separated into Au 8 0 3 and B i 8 0 4 very quickly by elect port migration.
  • FIG. 9 is an Au—Pt binary phase diagram showing the third embodiment of the present invention.
  • Au and Pt phase separation mixed region 901 on the low temperature side, and on the high temperature side
  • solid solution region 902 of Au and Pt there is a spinodal decomposition system with a spinodal line 903 at the boundary between them.
  • FIG. 10 is a Fe-C binary phase diagram showing the fourth embodiment of the present invention.
  • C is about 9 atoms. /.
  • To C below has a F el 002 and F e 3 phase separated mixture area 1004 of C 1003, martensitic transformation occurs at their boundaries. It is known that the y Fe phase exists even at room temperature due to rapid cooling.
  • This electronic device is an example of applying the Au 2 Bi alloy to the two-terminal device shown in FIG. 3, and can be manufactured as follows.
  • an electrode A 1102 serving also as a P-doped amorphous Si sense electrode is formed on a polycarbonate insulating substrate 1101 by a sputtering method and a photolithographic process. I do.
  • a memory core 1103 of Au—Bi alloy (Au: 66.7 atoms 0 /., Bi: 33.3 atom%) is formed by sputtering and photolithography.
  • a protective insulating film 1104 made of a polymethyl methacrylate film is grown by a coating method, and a hole for a bit line 1106 to be connected to the electrode A 1102 is formed by a photolithographic process. And an etching step to form a Cu bit line 1106.
  • the protective insulating film 1104 is grown again by the spin coating method, a hole for the electrode B1105 is formed by the photolithographic process, and the Cu electrode is formed by the sputtering method and the etching process. B and lead wire 1 107 are integrally formed.
  • the entire surface is covered with a protective insulating film 1104 by spin coating.
  • a storage device using the electronic elements of the present invention is realized. can do.
  • the above-mentioned electronic element is repeatedly heated to a temperature of at least 116 ° C. by the Joule heat of the storage core 1103 itself by applying a predetermined current, and thereafter, segregates Bi to the desired electrode side. I can do it.
  • the memory core 1103 In order for the memory core 1103 to reach a desired temperature by its own Joule heat, it is necessary to select and design peripheral materials in consideration of thermal diffusion.
  • Industrial availability ADVANTAGE OF THE INVENTION According to this invention, it is an electronic device based on the principle which produces a bias in an alloy composition by electromigration, and the electronic device of a desired characteristic is obtained.

Abstract

電子素子は、少なくとも電子伝導体である合金製の記憶コアとその両端に電極を有する。そして、電流を印加することで合金組成の偏りを起こして記録の書き込みを行う。前記記憶コアは、書込み前又は記録保存時には結晶学的安定状態にあり、温度上昇時に固相間の相転移をともなう非平衡状態に成り得る合金で構成されている。この場合に、微小サイズ効果又は表面界面の効果、同時蒸着などの合金薄膜形成、過飽和状態、及びアモルファス状態などを含む準安定状態と、非平衡状態である相転移における極めて高速であるエレクトロマイグレーションを応用して電子素子を超高速動作させ、安定した書き込み又は書き換え動作を確保する。

Description

電子素子、 それを使用した集積電子素子及びそれを使用した動作方法
技術分野
本発明は、 電子素子及びこれを使用した記録方法に関し、 特に電流を流 明
すことによりエレクトロマイグレーションを生じさせ、 このエレクトロマ ィグレーシヨンにより少なくともその田一部の元素組成比、 又は、 形状が変 化する物質を記憶コアとして用いる電子素子及びこの電子素子を使用した 書
記録方法に関するものである。
背景技術
従来、 画像記録媒体とそれを使用した記録再生装置として、 主として、 ビデオテープ、 デジタルバーサタイルディスク、 及びハードディスクなど がある。 また、 音楽記録媒体とそれを使用した記録再生装置として、 主と して、 磁気テープ、 書き込み可能なコンパクトディスク、 及びフラッシュ メモリー(フローティングゲ一トトランジスタ)などが使用されてきた。 コ ンピュータなどのデータの記憶には、 フロッピディスク、 ハードディスク、 デジタルバーサタイルディスク、 書き込み可能なコンパク トディスク、 フ ラッシュメモリー、 及ぴ強誘電体メモリなどが使用されてきた。
電源を切断しても記録内容が保持される書込みが可能なタィプの記憶装 置は、 その方式により分類すると、 記録媒体を走査又は回転するタイプで ある磁気記録装置、 光磁気記録装置、 及び相変化記録装置と、 マトリック ス化されて機械的走査及び回転を必要としない半導体メモリ及び強誘電体 メモリとに分類できる。
実用化に至っていないが、 以下のものも公知である。 特開平 6— 2 8 8 4 1号公報には、 イオン伝導物質 (電解質) における原子及び分子の電気 泳動又は電気化学反応を利用した記憶装置が記載され、 米国特許第 3, 2 7 1, 5 9 1号公報には、 カルコゲナイ ドの温度による相変化特性を応用 した相変化メモリが開示されている。 また、 米国特許第 5, 3 6 3, 3 2 9号公報によれば、 イオンの移動原理をエレクトロマイグレーションと誤 認又は誤記されたイオン伝導性物質であるカルコゲナイド中の金属イオン 析出現象を応用した素子も考案されている。
本発明が基礎とするエレクトロマイグレーションを応用していると認め られる電子素子は、 特開平 0 8— 2 9 3 5 8 5号公報に開示された電子素 子と特開 2 0 0 1— 2 6 7 5 1 3号公報に開示された電子素子とがあり、 前者は実用性が乏しいが、 後者は実用に耐え得るものであると考えられる。
しかしながら、 上記記録媒体の走査又は回転を要するタィプの記録再生 装置には、 機械的可動部分が必要で、 小型軽量化が限界に達している。 ま た、 機械的衝擊にも弱く、 媒体の記録位置まで移動する時間が書込みと読 み出しの速度を大きく損なっている。
フラッシュメモリなどの半導体記憶装置は、 製造工程が複雑でコス トが 高いため、 磁気記録装置と同程度の大記憶容量はあまり実用に供されてい ない。 また、 強誘電体メモリも、 構造が若干複雑であるために、 磁気記録 装置と同程度の大記憶容量は実現される見込みが薄いと考えられる。
電解質の電気化学反応を利用した記憶装置は、 イオン伝導物質に高周波 又は短時間パルスに対する応答遅延 (電気容量と分子分極による電荷蓄積 時間による) が必ず付随するため、 読み書きが遅い。 更に、 化学的に活性 なイオン伝導物質に接する材料は選択幅が狭く、 特に長期的な信頼性を確 保するためには、 貴金属又は高融点金属などを電極材料に採用しなければ ならないが、 それでも素子の長期耐久性に難がある。
前述の特開平 0 8— 2 9 3 5 8 5号公報によれば、 電子伝導体である合 金に電流を印加して合金組成に偏りを起こす所謂エレクトロマイグレーシ ヨンによる不揮発性記憶装置が開示されている。 しかしながら、 前記公報 に開示されている材料、 素子、 記録方法を十分に活用しても実用化には遠 く及ばない。 なぜなら、 前記公報に開示されているアルミニウム合金とタ ングステン電極 (プラグ) の構造は LS I—般に見られる配線構造であり、 従来から精密な信頼性試験があらゆる温度で繰り返されてきた。 この技術 分野では、 LS I配線のエレクトロマイグレーションによる高抵抗化は均 —ではなく、 極めて不均一に起こることは周知の事実である。 つまり、 多 数の素子を一斉に再現性良く変化させることは、 前記公報に開示されてい る技術では不可能であると考えられる。
そもそも、 エレクト口マイグレーションによる変化の速度はその物質の 拡散係数と電流密度にほぼ比例する。 H. Mehrer著、 Landolt- Bornstein New Series 111/26 (SPRINGER - VERLAG, 1990干 U)によ れば、 アルミニウムの自己拡散係数は 200°Cで約 2 X 10 - 23m2/ sで あり、 アルミニウム中の異種原子の拡散係数もこれの 10倍を超えること fまなレヽ。 また、 S. Vaidya他著、 Appl .Phys .Lett · 36 , 464 ( 1980 )に 記載の実験値 (温度 80°C, 電流密度 1 X 109AZm2におけるボイド発 生時間は約 l X 1 09s) から見積れば、 200°Cでは 8 0°Cの拡散係数 の約 10倍であり、 特開平 08— 293585号公報記載の書込み時の電 流密度 1 X 1 01DAZm2では、 ボイド発生時間は約 1 X 1 07 sとなる。
S iの析出がほんの僅か (層厚 1 nm =ポイドの顕在化 1 000 nmの 1 /1000) でもよいと仮定し、 S iの拡散係数が 10倍であると仮定す ると、 書込み速度は約 1 000 sZb i tと見積られる。 特開平 0 8— 2 9 3 5 8 5号公報に開示された構造及び方法だけでは、 書込みに 1ビット 当たり 15分も要し、 実用にならないことは明らかである。
エレク トロマイグレーションを応用した素子に関する実用可能な技術は、 特開 2001— 267513号公報において開示されている。 そこでは、 上記の課題を克服するために、 L S Iでは使われることない合金を用い、 原子の偏りを検出する電極を設け、 素子に流す電流によって生じるジユー ル熱を利用して素子そのものの温度を上昇させたり、 溶融させて、 高速に エレク トロマイグレーションを起こすことも記載されている。
しかし、 単に温度上昇させるだけでは、 変化を起こさせる速度に限界が ある。 溶融は速度を飛躍的に増加させるが、 接触する材料との反応の制御 が難しく、 電極材料の選択幅を極端に狭めるという難点がある。 従って、 溶融させない素子においても、 十分に高速に偏析を生じさせ、 又は書換え を容易とする材料の開発が、 強く要望されているが、 特開 2001— 26 751 3号公報には、 そのような材料について提案はされていない。 発明の開示
本発明の目的は、 磁気記録装置以上の大記憶容量と高速読み書き速度と を有し、 製造コストが安く、 半導体メモリと同程度にコンパク トであるェ レクトロマイグレーションを応用した電子素子を提供することを目的とす る。
本発明の他の目的は、 大記憶容量及び高速読み書き速度を可能とする材 料を開発することにある。
本発明の更に他の目的は、 上記特性を有する電子素子を使用した集積電 子素子及びそれを使用した動作方法を提供することにある。
なお、 特開 200 1— 2675 1 3号公報に I n— Au合金と S n—N i合金又は S n (75 a t . %) — N i (25 a t . %) 合金の記載があ る。 これらの合金の例は、 組成が限定されていないか、 組成が開示されて いても、 以下に示すような本発明の固相における非平衡状態及び準安定状 態を利用できない組成である。 特開 200 1— 2675 1 3号公報に開示 ざれた発明においては、 固相における非平衡状態又は準安定状態を利用す る概念そのものが存在しない。
そこで、 本願第 1発明に係る電子素子は、 少なくとも電子伝導体である 合金製の記憶コアとその両端に電極を有する電子素子であって、 書込み前又は記録保存時には過飽和固溶体であり、 温度上昇時に相分離が 起き得る合金でこの記憶コアを構成することを特徴とする。
本願第 2発明に係る電子素子は、 書込み前又は記録保存時には相分離混 合物であり、 温度上昇時に固溶体化が起き得る合金でこの記憶コアを構成 することを特徴とする。
本願第 3発明に係る電子素子は、 書込み前又は記録保存時には化合物で あり、 温度上昇時に相分離が起き得る成分を含む合金でこの記憶コアを構 成することを特徴とする。
本願第 4発明に係る電子素子は、 書込み前又は記録保存時には相分離混 合物であり、 温度上昇時に化合物生成が起き得る合金でこの記憶コアを構 成することを特徴とする。
本願第 5発明に係る電子素子は、 書込み前又は記録保存時にはァモルフ ァス物質であり、 温度上昇時に結晶化が起き得る合金でこの記憶コアを構 成することを特徴とする。
本願第 6発明に係る電子素子は、 書込み前又は記録保存時には化合物で あり、 温度上昇時に同一組成の別結晶相へ相転移が起き得る成分を含む合 金でこの記憶コアを構成することを特徴とする。
本願第 7発明に係る電子素子は、 書込み前又は記録保存時には過飽和固 溶体又は相分離混合物であり、 温度上昇時にスピノーダル分解又は逆過程 である固溶体化が起き得る合金でこの記憶コアを構成することを特徴とす る。
本願第 8発明に係る電子素子は、 書込み前又は記録保存時には化合物又 は相分離混合物であり、 温度上昇時にマルテンサイト変態が起き得る合金 でこの記憶コアを構成することを特徴とする。
本願第 9発明に係る電子素子は、 書込み前又は記録保存時には結晶学的 安定状態にあり、 温度上昇時に固相間の相転移をともなう非平衡状態に成 り得る合金でこの記億コァを構成することを特徴とする。
本願第 1 0発明に係る電子素子は、 書込み前又は記録保存時には結晶学 的準安定状態にあり、 温度上昇時に固相間の相転移をともなう非平衡状態 に成り得る合金で該記憶コァを構成することを特徴とする。
上記各電子素子において、 記憶コアに接続する電極の少なくとも一方を、 接合抵抗を検出する機能を兼ね備えた半導体製とすることができる。
また、 接合抵抗、 抵抗、 電位又は電気容量を検出するための、 記憶コア に直接接続した第 3の電極、 又は記憶コアに近接しつつも絶縁された第 3 の電極を有することができる。
また、 上記の電子素子であって、 記憶コアと該記憶コアに直接接続する 電極との界面に、 少なくとも 0 . 1原子層以上の化学ポテンシャル調整層 を有することが好ましい。
上記の電子素子においては、 それに電流を印加することで電子素子を構 成する合金に組成の偏りを生じさせて電子素子への記録の書き込みが行な われる。
本願第 1 1発明は、 上述した電子素子を縦横に複数配置し、 前記記憶コ ァの両端の一方に接続する電極をワード線とし、 前記記憶コアの残りの電 極のうち前記記憶コアに直接設けられる電極を少なくともビット線とし、 ヮード線及びビット線を選択することにより縦横に複数配置した電子素子 のうち特定の電子素子にアクセスして電子素子の書き込み、 読み出し動作 を行うことを特徴とする集積電子素子である。
本願第 1 2発明に係る電子素子の動作方法は、 少なくとも電子伝導体で ある合金製の記憶コアとその両端に電極を有する電子素子の動作方法であ つて、 前記記憶コァを書込み前又は記録保存時には過飽和固溶体である合 金で構成し、 書き込み時に該過飽和固溶体を相分離させるように温度変化 させることを特徴とする。
本願第 1 3発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には相分離混合物である合金で構成し、 書き込み時に該相 分離混合物を固溶体化させるように温度変化させることを特徴とする。 本願第 1 4発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には化合物である成分を含む合金で構成し、 書き込み時に 該化合物を相分離させるように温度変化させることを特徴とする。
本願第 1 5発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には相分離混合物である合金で構成し、 書き込み時に該相 分離混合物を化合物化させるように温度変化させることを特徴とする。 本願第 1 6発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時にはアモルファス物質である合金で構成し、 書き込み時に 前記アモルファス物質を結晶化させるように温度変化させることを特徴と する。
本願第 1 7発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には化合物である成分を含む合金で構成し、 書き込み時に 該化合物を同一組成の別結晶相へ相転移させるように温度変化させること を特徴とする。
本願第 1 8発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には過飽和固溶体又は相分離混合物である合金で構成し、 書き込み時に該過飽和固溶体又は該相分離混合物をスピノーダル分解又は 逆過程である固溶体化させるように温度変化させることを特徴とする。 本願第 1 9発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には化合物又は相分離混合物である合金で構成し、 書き込 み時に該化合物又は該相分離混合物をマルテンサイト変態させるように温 度変化させることを特徴とする。
本願第 2 0発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には結晶学的安定状態である合金で構成し、 書き込み時に 該合金を固相間の相転移をともなう非平衡状態にならしめるように温度変 化させることを特徴とする。
本願第 2 1発明に係る電子素子の動作方法は、 前記記憶コアを書込み前 又は記録保存時には結晶学的準安定状態である合金で構成し、 書き込み時 に該合金を固相間の相転移をともなう非平衡状態にならしめるように温度 変化させることを特徴とする。
上述の動作方法においては、 前記電子素子において、 それに電流を印加 することで電子素子を構成する合金に組成の偏りを生じさせて、 電子素子 への記録の書き込みが行なわれる。
本発明の基本的な特徴は、 安定状態又は準安定状態から相転移する際の 非平衡状態における極めて高速であるエレクトロマイグレーションを応用 して電子素子を高速動作させ、 安定した書き込み又は書き換え動作を確保 することである。
公知技術である相変化メモリが状態そのものを記録するのに対し、 本発 明では材料の状態そのものは保存する必要がなく、 保存される記憶材料の 状態が二種以上である必要もない。 書込みの瞬間に相転移が起こりさえす れば、 動作後に記憶材料が元の状態 (相) に戻ってしまう材料であっても 構わない。
ここでいう準安定状態とは、 熱力学でいう相転移にともなう極めて長寿 命の非平衡状態であり、 例えば、 過冷却状態 (相分離及び化合物生成の遅 延を含む)、 過飽和状態 (固溶体における過剰な固溶を含む)、 ァモルファ ス状態などである。 こうした現象は、 薄膜化及び微細加工による微小サイ ズ効果又は表面界面の効果、 同時蒸着などの合金薄膜形成、 及び急冷など によって起こる。 なお、 急冷によって得られる長寿命の過冷却状態、 過飽 和状態などは、 厳密には非平衡状態と分類されることがあるが、 ここでは 準安定状態と呼ぶことにする。
また、 ここでいう非平衡状態とは、 一般の相転移の瞬間に短時間だけ存 在する非平衡状態だけを指すことにする。
上述の非平衡状態の高速エレクトロマイグレーションを利用するには、 動作の際に記憶コアの温度を上昇させ、 その温度範囲に相転移する物質で 記憶コァを形成する必要がある。 物質によっては熱力学的安定状態から、 温度上昇によって相転移する物質もあるが、 その種類は限られている。 よ り広範囲の合金系に存在する準安定状態から相転移させれば、 記憶素子の 設計時に材料選択幅が広がり、 所望の特性の素子を製作することが容易に なる。
温度上昇によって生じる主な相転移は、 (1 ) 固溶体又は過飽和固溶体 からの相分離、 (2 ) 相分離混合物からの固溶体化、 (3 ) 化合物からの相 分離、 (4 ) 相分離混合物からの化合物生成、 (5 ) アモルファス状態から の結晶化、 (6 ) 同一組成で結晶構造だけ異なる相転移、 (7 ) スピノーダ ル分解、 (8 ) マルテンサイト変態である。
上記の相転移の出発状態 (記憶素子における何も書込まれていない状態 又は保存状態) は、 急冷及びサイズ効果による準安定状態を利用すること ができる。
準安定状態はその状態を保っために配慮された構造が必要なときがある。 例えば、 ある種の過飽和固溶体は、 電極物質に接するだけで相分離が始ま り、 電極に偏析が生じる。 こうした物質では、 表面又は界面の化学ポテン シャル差を調整する層を電極と記憶コアとの界面に設ける必要がある。 具 体的には、 電極又は記憶コア表面に水素, ハロゲン, 酸素又は窒素などの 原子を化学吸着させることで実現できる。 この界面の化学ポテンシャル調 整層は絶縁膜として機能してはならないが、 極めて薄く電子がトンネル伝 導で自由に通り抜けられる膜であれば絶縁膜を界面の化学ポテンシャル調 整層として使うことができる。 原子の吸着量は、 界面の全原子結合を 1原 子層と定義して約 0 . 1原子層以上である必要がある。 また、 電子がトン ネル伝導で自由に通り抜けられる絶縁膜の厚さは、 約 2 n m以下である必 要がある。 図面の簡単な説明
第 1図は本発明の電子素子を説明するための概念的二元状態図である。 第 2図は本発明の電子素子を説明するための概念的二元状態図である。 第 3図は本発明の電子素子の第 1の実施の形態を説明するための素子要 部の断面図である。
第 4図は本発明の電子素子の第 2の実施の形態を説明するための素子要 部の断面図である。
第 5図は本発明の電子素子の第 3の実施の形態を説明するための素子要 部の断面図である。
第 6図は本発明の電子素子の (a ) 固溶限界付近で動作させる場合と ( b ) 化合物生成温度付近で動作させる場合とを説明するためのグラフであ る。
第 7図は本発明の一実施例を示す A u— I n二元状態図である。
第 8図は本発明の一実施例を示す A u— B i二元状態図である。
第 9図は本発明の一実施例を示す A u - P 二元状態図である。
第 1 0図は本発明の一実施例を示す F e— C二元状態図である。
第 1 1図は本発明の一実施例を示す電子素子 (記憶装置) の単位セルの ( a ) 投影平面図、 (b ) 投影左側面図、 (c ) 投影右側面図である。 発明を実施するための最良の形態
次に、 本発明の実施の形態について添付の図面を参照して詳細に説明す る。
初めに本発明を規定する主要概念である合金の準安定状態と非平衡状態 について説明する。
第 1図は本発明の概念を説明するための二元状態図である。 表面及ぴ界 面の影響が無視できるマクロ系であって、 仮想的元素 Aと仮想的元素 Bと の合金系において、 第 1図に示すように、 A中 Bの固溶領域 1 0 6が元素 B原子濃度 1 0 1と温度 1 0 2とで表現される場合を想定する。 なお、 符 号 1 1 0は液相の領域、 1 0 5は共晶融点、 1 0 3は元素 Aの融点、 1 0 4は元素 Bの融点を示す。 この系に薄膜又は微細加工による微小サイズ効 果が加わると、 第 1図中の拡大した準安定固溶領域 1 0 7が出現する。 室 温において準安定固溶領域 1 0 7にある組成の合金は、 温度上昇時に相分 離が起き得る過飽和固溶体として利用できる。 一方、 結晶学的に安定状態 である A— B相分離混合相 1 0 9にある組成の合金で、 温度上昇時に A中 Bの固溶領域 1 0 6及び準安定固溶領域 1 0 7に成り得るものは、 固溶体 化が起き得る合金として利用できる。
また、 同上の仮想的元素 Aと仮想的元素 Bとの合金系のように、 B中 A の固溶領域がマクロ系では存在しない場合でも、 薄膜又は微細加工による 微小サイズ効果が加わると、 第 1図中の準安定固溶領域 1 0 8が出現する ことがある。 この準安定固溶領域 1 0 8にある合金も、 上記と同様に利用 できる。
固溶体一相分離混合物間の相転移の特殊な例として、 スピノ一ダル分解 も上記と同様に利用できる。
第 2図も本発明を説明するための概念的二元状態図である。 横軸が元素 Dの原子濃度 2 0 1、 縦軸が温度 2 0 2である。 十分に遅い温度変化に対 する平衡状態で仮想的元素 Cと仮想的元素 Dとの合金系において、 第 2図 に示すように、 化合物 X 2 0 5が臨界温度 T c 2 1 3以上で存在する場合 を想定する。 温度上昇に伴って化合物 X 2 0 5へと相転移する組成の室温 における相分離混合物は、 化合物生成が起き得る相分離混合物として利用 できる。 また、 温度変化が急速である時に、 臨界温度 T c 2 1 3以下に拡 大した化合物 Xを含む準安定領域 2 1 0が出現し、 室温にまで拡大するこ とがある。 この準安定的化合物 Xは、 相分離が起き得る化合物として利用 できる。 このような領域の拡大は微小サイズ効果によっても準安定的に生 じることがある。
また、 同上の仮想的元素 Cと仮想的元素 Dとの合金系において、 第 2図 に示すように、 急速な温度変化によって準安定状態のアモルファス相 2 1 2になり、 温度上昇によって結晶化する組成の合金は、 結晶化が起き得る アモルファス物質として利用できる。 なお、 このアモルファス相 2 1 2は 同時蒸着及び微小サイズ効果などによって準安定的に出現することもある。 更に、 同上の仮想的元素 Cと仮想的元素 Dとの合金系において、 第 2図 に示すように、 D中 Cの固溶領域 2 0 8が存在する場合、 室温において化 合物 Y 2 0 6と単体 Dの分離状態で、 温度上昇によって D中 Cの固溶領域 2 0 8へと状態変化する組成の合金は、 温度上昇時に固溶体化が起き得る 相分離混合物として利用できる。
また、 室温で化合物 Y 2 0 6が臨界温度 T c 2 1 3で組成は同じで結晶 相だけを変化させて化合物 Y a 2 1 4になる場合がある。 こうした化合物 Y 2 0 6は、 本発明における相転移が起き得る化合物である。 同様の相転 移の特殊な例として、 マルテンサイト変態も利用できる。 鉄の焼き入れ焼 きなましとして広く知られているマルテンサイト変態においても、 相転移 の瞬間は添加原子が高速で動き得る状態にある。 なお、 第 2図において、 符号 2 0 3は元素 Cの融点、 2 0 4は元素 Dの 融点、 2 0 7は C中 Dの固溶領域を示し、 2 0 9は拡大した準安定固溶領 域を示す。
なお、 以上では二元合金を例としたが、 必ずしも二元である必要はない。 また、 以上では、 温度による状態変化を例にとって説明したが、 材料によ つては、 温度以外に、 圧力、 電場、 磁場、 電磁波などの変化を併用するこ とによって相転移を起こすことも可能である。
以上の準安定状態と非平衡状態が応用可能な合金材料を用いて、 エレク トロマイグレーションによって合金組成に偏りを起して記録の書き込みを 行う電子素子を作成することが本発明の特徴である。
第 3図の電子素子は、 特開 2 0 0 1— 2 6 7 5 1 3号公報にも記載され ているが、 絶縁性基板上に設けられた本発明の合金の記憶コア 3 0 1とそ の一端に直接接合されたセンス電極を兼ねた電極 A 3 0 2と電極 B 3 0 3 によって構成される不揮発性記憶素子である。 電極 A 3 0 2は、 高濃度ド ープされた半導体製である。 素子の形成直後、 記憶コア 3 0 1中の拡散種 原子は場所による片寄りのない均一な分布 (均一分布拡散種 3 0 4 ) を示 す (第 3図 (a ))。 第 3図の電子素子の記憶の読み出しは、 拡散種の偏析 によるショットキ一障壁の変化をセンス電極の接合抵抗の変化として検出 する (第 3図 (b )、 ( c ) 参照)。
なお、 半導体電極 A 3 0 2と記憶コア 3 0 1との界面には、 不要な初期 偏析を防止するために、 水素, ハロゲン, 酸素又は窒素などの界面で安定 な原子を化学吸着させた化学ポテンシャル調整層 3 0 9を設けることもで きる。
この電子素子の書き込み時には、 拡散種 (3 0 4、 3 0 6又は 3 0 8 ) の移動が行われなければならないが、 少なくともその移動の瞬間には、 記 憶コア 3 0 1が非平衡状態である相転移が起きることで移動速度が 1 0 0 倍以上に増大する。 なお、 第 3図において、 符号 3 0 5は電極 A 3 0 2か ら電極 B 3 0 3に流れる電流、 符号 3 0 7は電極 Bから電極 Aに流れる電 流、 符号 3 0 6は電極 A側に濃縮された拡散種、 符号 3 0 8は電極 B側に 濃縮された拡散種である。
第 4図と第 5図も特開 2 0 0 1 - 2 6 7 5 1 3号公報に記載されている 電子素子の実施の形態である。 これらの例では、 第 3の電極であるセンス 電極 4 0 4又は 5 0 4を設けて、 接合抵抗又は電位ポテンシャル差の変化 を検出して記録の読み出しを行う。 これらの例においても上述の例と同様 に、 書込み動作が行われる。 第 3の電極 4 0 4は直接接合型センス電極、 第 3の電極 5 0 4は記憶コアに近接し絶縁されたセンス電極である。
なお、 第 4図及ぴ第 5図において、 4 0 1 , 5 0 1は記憶コア、 4 0 2 5 0 2は電極 A、 4 0 3 , 5 0 3は電極 B、 4 0 5 , 5 0 5は均一分布拡 散種、 4 0 6、 5 0 6は電極 Aから電極 Bに流れる電流、 4 0 8, 5 0 8 は電極 Bから電極 Aに流れる電流、 4 0 7, 5 0 7は電極 A側に濃縮され た拡散種、 4 0 9, 5 0 9は電極 B側に濃縮された拡散種である。
以上の実施の形態は、 無機材料及び有機材料を問わず、 種々の材料で形 成することができる。
以上で述べた本発明の材料に関わる性質は、 電子素子の動作方法によつ て出現する。 以下に、 書込み時に記憶コアに流す電流のジュール熱による 記憶コアそのものの温度変化を利用する動作方法を説明する。
第 6図 (a ) は、 本発明の電子素子を固溶限界付近で動作させる場合を 説明するための概念的グラフである。 書き込み動作の経過時間 6 0 1を横 軸に電流 6 0 2と温度 6 0 3を縦軸に描くと、 書き込み動作の極初期に素 子温度 6 0 4が全固溶温度 6 0 6を超えるジュール熱を発生するように素 子電流 6 0 5を印加する。 その後、 素子温度 6 0 4が全固溶温度 6 0 6を 僅かに下回るジュール熱を発生するように素子電流 6 0 5を保つ。 このよ うにすることにより、 一旦全固溶させることで不純物を均一分布させ、 そ の後、 エレクトロマイグレーションによって所望の電極側への不純物の偏 析を速やかに起こすことができる。 符号 6 0 7は室温である。
第 6図 (b) は、 本発明の電子素子を化合物生成温度付近で動作させる 場合を説明するためのグラフ図である。 書き込み動作の極めて初期に素子 温度 6 0 8が化合物生成の相転移温度 6 1 0を超えるジュール熱を発生す るように素子電流 6 0 9を極短時間だけ印加し、 その後、 素子電流 6 0 9 をー且 0にする。 その後、 素子温度 6 0 8が相転移温度 6 1 0を僅かに下 回るジュール熱を発生するように素子電流 6 0 9を保つ。 このようにする ことにより、 一且化合物生成させることで不純物を均一分布させ、 その後、 エレクトロマイグレーションによって所望の電極側への不純物の偏析を速 やかに起こすことができる。
以上の動作の例は素子電流が記憶コアに起こすジュール熱を利用してい るが、 素子近傍に別に熱源を設けて温度制御してもよい。 また、 材料によ つては、 温度以外に、 圧力、 電場、 磁場、 電磁波又は光などの環境変化を 併用して起こすことができる相転移も同様の効果を有する。
(実施形態)
次に、 本発明のいくつかの具体的実施例を図面を参照して説明する。
第 7図は、 本発明の第 1の実施形態を示す A u _ I n二元状態図である。 T.B.Massalski 編、 BINARY ALLOY PHASE DIAGRAMS 2nd ed . (ASM, 1990)によれば、 I n中の Auの固溶は検出不能である。 しかしながら、 膜厚 1 00 nm以下の薄膜を同時堆積方法で形成すると、 準安定固溶領域 70 1である全固溶領域 (最大 Au 20原子%) が出現する。 膜厚によつ て拡大縮小するこの準安定固溶領域 70 1内の組成の合金薄膜は、 エレク トロマイグレーションによって容易に I n 703と I n2Au 702とに分離 する。 例えば、 Au 1 4原子%の合金薄膜で記憶コアを製作し、 室温の始 点 704にある状態を電流印加によって 140°Cの温度上昇点 705にす ると、 準安定固溶領域 701の境界である相分離点 706を通過する瞬間 に、 極めて短時間に I n2Au 702の偏析を生じさせることができる。 こ の材料は、 印加する電流の大きさによって I n2Au 702を正電極側に偏 析させることも、 負電極側に偏析させることもできるが、 一度偏析させる とその後は元に戻せない。 従って、 この材料は一度だけ書き込みができる 素子材料として有用である。
第 8図は、 本発明の第 2の実施形態を示す Au— B i二元状態図である。 T.B.Massalski 編、 BINARY ALLOY PHASE DIAGRAMS 2nd ed . (ASM, 1990)によれば、 化合物 Au2B 1802は温度1 1 6 °C以上でしか安定し て存在できない。 しかしながら、 膜厚 100 nmの薄膜を急冷すると、 1 1 6°C以下に拡大した化合物 Au2B i 802を含む非平衡領域 801が出 現する。 この非平衡領域 80 1内の温度と組成の合金薄膜は、 エレクト口 マイグレーションによって極めて高速に Au 803と B i 804とに分離す る。 さらに、 例えば、 電流印加によって室温の始点 805 (B i : 33. 3原子%) から 1 20°Cの温度上昇点 806へと状態変化させれば、 Au 803と8 1 804とに分離した合金薄膜を相転移点 80 7に達した瞬間に、 化合物 Au2B i 802を生じる。 Au2B iの組成の合金薄膜は、 書き込み 時に一旦 1 16 °C以上の温度にして化合物化して均一にして、 その後 1 1 6 °C以下の相転移点 807を通過する間にエレクトロマイグレーションに よって B i 804を所望の電極側に偏析させることができる。 従って、 こ の材料は所定の方法で動作させることで、 何度でも書き込みができる素子 材料として有用である。
第 9図は、 本発明の第 3の実施形態を示す Au— P t二元状態図である。 T.B.Massalski 編、 BINARY ALLOY PHASE DIAGRAMS 2nd ed. (ASM、 1990)によれば、低温側に A uと P tの相分離混合領域 90 1、 高温側に Auと P tの固溶領域 902があり、 それらの境界にスピノーダル線 90 3を有するスピノーダル分解する系である。 第 9図の状態図のスピノーダ ル線 903を低温側に外揷した点線より下方であって、 室温で P t : 9原 子%の始点 904に位置する状態の記憶コアを、 1 80°Cの温度上昇点 9 05の状態へと電流印加によって状態変化させると、 相転移点 906を通 過する際に高速のエレク トロマイグレーシヨンが起こり、 室温に戻した時、 記憶コアの所望の側の電極に P tを偏析させることができる。 この材料も 何度でも書き込みができる素子材料として有用である。
第 1 0図は、 本発明の第 4の実施形態を示す F e— C二元状態図である。
T.B.Massalski編、 BINARY ALLOY PHASE DIAGRAMS 2nd ed ASM、 1990)によれば、 Cが約 9原子。 /。以下で 74 Q°C以上に γ F e相領域 10 01、 740。C以下に a F e l 002と F e3C 1003の相分離混合領 域 1004があり、 それらの境界でマルテンサイト変態が起こる。 また、 y F e相は急冷によって室温でも存在することが知られている。 第 10図 の状態図の低温側に示す、 室温で C 3原子%の始点 1005に位置する状 態の記憶コアを、 1 80°Cの温度上昇点 1006の状態へと電流印加によ . つて変化させると、 エレクトロマイグレーションによって生じる歪の衝撃 も加わり、 マルテンサイト変態が起きる。 その際に高速のエレクト口マイ グレーションが起こり、 記憶コアの所望の側の電極に F e3Cを偏析させ ることができる。 この材料は一度書込むと、 740°C以上にしない限り元 に戻らない。 従って、 長期信頼性を要求される 1度だけ書込みができる素 子材料として有用である。
以上の具体的材料の例以外にも、 本発明の原理に適合する合金材料は無 数に存在し、 製作したい電子素子の性質に応じた材料を選択することがで さる。
本発明の具体的実施形態を示す電子素子 (記憶装置) の単位セルの構造 を第 1 1図に示す。 この電子素子は第 3図に示した二端子素子に Au2B i合金を応用する例であり、 以下のように製作することができる。
まず、 第 1 1図に示すように、 ポリカーボネート製の絶縁性基板 1 10 1上に、 スパッタ法とフォトリソグラフイエ程によって、 Pドープアモル ファス S i製のセンス電極を兼ねた電極 A 1 102を形成する。
続いて、 スパッタ法とフォトリソグラフイエ程によって、 Au— B i合 金 (Au : 66. 7原子0/。、 B i : 33. 3原子%) の記憶コア 1 103 を形成し、 さらに、 スピンコート法によって、 ポリメチルメタクリレート 膜からなる保護絶縁膜 1 104を成長し、 フォトリソグラフイエ程によつ て、 電極 A 1 102と接続するビット線 1 106のための穴を開け、 スパ ッタ法とエッチング工程によって、 C u製のビット線 1 106を形成する。 次に、 再び、 スピンコート法によって、 保護絶縁膜 1 104を成長し、 フォトリソグラフイエ程によって、 電極 B 1 1 05のための穴を開け、 ス パッタ法とエッチング工程によって、 C u製の電極 Bとヮード線 1 107 を一体形成する。 最後に、 スピンコート法によって、 保護絶縁膜 1 104 で全面を覆う。
このようにして作製した電子素子を複数縦横に配置し、 通常の半導体記 憶装置と同様の方法に従ってデコーダ回路、 センスアンプ回路等を配置す れば本発明の電子素子を使用した記憶装置を実現することができる。
上記の電子素子は所定の電流を印加することで、 記憶コア 1 103自身 のジュール熱によって一旦 1 1 6 °C以上に温度上昇し、 その後 B iを所望 の電極側に偏析させることを繰り返し行うことが出来る。 記憶コア 1 10 3が自身のジュール熱によって所望の温度に到達するようにするには、 熱 拡散を考慮した周辺材料の選択と設計が必要である。 産業状の利用可能性 本発明によれば、 エレクトロマイグレーションによって合金組成に偏り を起こすことを原理とする電子素子であって、 所望の特性の電子素子が得 られる。

Claims

鼠求の範囲
1 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には過飽和固溶体であり、 温度上昇時に相分離が 起きる合金で該記憶コァを構成することを特徴とする電子素子。
2 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には相分離混合物であり、 温度上昇時に固溶体化 が起きる合金で該記憶コアを構成することを特徴とする電子素子。
3 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には化合物であり、 温度上昇時に相分離が起きる 成分を含む合金で該記憶コァを構成することを特徴とする電子素子。
4 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には相分離混合物であり、 温度上昇時に化合物生 成が起きる合金で該記憶コァを構成することを特徴とする電子素子。
5 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時にはアモルファス物質であり、 温度上昇時に結晶 化が起きる合金で該記憶コアを構成することを特徴とする電子素子。
6 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には化合物であり、 温度上昇時に前記化合物と同 一組成の前記化合物とは別の結晶相へ相転移が起きる成分を含む合金で該 記憶コァを構成することを特徴とする電子素子。
7 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には過飽和固溶体又は相分離混合物であり、 温度 上昇時にスピノーダル分解又は逆過程である固溶体化が起き得る合金で該 記憶コァを構成することを特徴とする電子素子。
8 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には化合物又は相分離混合物であり、 温度上昇時 にマルテンサイト変態が起き得る合金で該記憶コァを構成することを特徴 とする電子素子。
9 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を 有する電子素子であって、
書込み前又は記録保存時には結晶学的安定状態にあり、 温度上昇時に固相 間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成する ことを特徴とする電子素子。
1 0 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子であって、
書込み前又は記録保存時には結晶学的準安定状態にあり、 温度上昇時に固 相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成す ることを特徴とする電子素子。
1 1 . 記憶コアに接続する電極の少なくとも一方が接合抵抗を検出する 機能を兼ね備えた半導体製であることを特徴とする請求項 1乃至 1 0のい ずれか一項に記載の電子素子。
1 2 . 接合抵抗、 抵抗、 電位又は電気容量を検出するための、 記憶コア に直接接続した第 3の電極、 又は記憶コアに近接配置され、 かつ、 絶縁さ れた第 3の電極を有することを特徴とする請求項 1乃至 1 0のいずれか一 項に記載の電子素子。
1 3 . 記憶コアと該記憶コアに直接接続する電極との界面に、 少なくと も 0 . 1原子層以上の化学ポテンシャル調整層を有することを特徴とする 請求項 1乃至 1 2のいずれか一項に記載の電子素子。
1 4 . 電流を印加することで電子素子を構成する合金に組成の偏りを生 じさせて電子素子への記録の書き込みが行なわれることを特徴とする請求 項 1乃至 1 3のいずれか一項に記載の電子素子。
1 5 . 請求項 1乃至 1 4のいずれか一項に記載の電子素子を縦横に複数 配置し、 前記記憶コアの両端の一方に接続する電極をワード線とし、 前記 記憶コアの残りの電極のうち前記記憶コアに直接設けられる電極を少なく ともビット線とし、 ワード線及ぴビット線を選択することにより縦横に複 数配置した電子素子のうち特定の電子素子にアクセスして電子素子の書き 込み、 読み出し動作を行うことを特徴とする集積電子素子。
1 6 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には過飽和固溶体である合金で構成 し、 書き込み時に該過飽和固溶体を相分離させるように温度変化させるこ とを特徴とする動作方法。
1 7 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には相分離混合物である合金で構成 し、 書き込み時に該相分離混合物を固溶体化させるように温度変化させる ことを特徴とする動作方法。
1 8 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には化合物である成分を含む合金で 構成し、 書き込み時に該化合物を相分離させるように温度変化させること を特徴とする動作方法。
1 9 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には相分離混合物である合金で構成 し、 書き込み時に該相分離混合物を化合物化させるように温度変化させる ことを特徴とする動作方法。
2 0 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時にはアモルファス物質である合金で 構成し、 書き込み時に該ァモルファス物質を結晶化させるように温度変化 させることを特徴とする動作方法。
2 1 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には化合物である成分を含む合金で 構成し、 書き込み時に該化合物を同一組成の別結晶相へ相転移させるよう に温度変化させることを特徴とする動作方法。
2 2 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、
該記憶コアを書込み前又は記録保存時には過飽和固溶体又は相分離混合物 である合金で構成し、 書き込み時に該過飽和固溶体又は該相分離混合物を スピノーダル分解又は逆過程である固溶体化させるように温度変化させる ことを特徴とする動作方法。
2 3 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、 該記憶コアを書込み前又は記録保 存時には化合物又は相分離混合物である合金で構成し、 書き込み時に該化 合物又は該相分離混合物をマルテンサイト変態させるように温度変化させ ることを特徴とする動作方法。
2 4 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、 該記憶コアを書込み前又は記録保 存時には結晶学的安定状態である合金で構成し、 書き込み時に該合金を固 相間の相転移をともなう非平衡状態に至らせるように温度変化させること を特徴とする動作方法。
2 5 . 少なくとも電子伝導体である合金製の記憶コアとその両端に電極 を有する電子素子の動作方法であって、 該記憶コアを書込み前又は記録保 存時には結晶学的準安定状態である合金で構成し、 書き込み時に該合金を 固相間の相転移をともなう非平衡状態に至らせるように温度変化させるこ とを特徴とする動作方法。
2 6 . 前記電子素子においては、 それに電流を印加することで電子素子 を構成する合金に組成の偏りを生じさせて電子素子への記録の書き込みが 行なわれることを特徴とする請求項 1 6乃至 2 5のいずれか一項に記載の 動作方法。
PCT/JP2004/000569 2003-01-23 2004-01-23 電子素子、それを使用した集積電子素子及びそれを使用した動作方法 WO2004066386A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005508120A JPWO2004066386A1 (ja) 2003-01-23 2004-01-23 電子素子、それを使用した集積電子素子及びそれを使用した動作方法
US10/543,136 US7531823B2 (en) 2003-01-23 2004-01-23 Electron device, integrated electron device using same, and operating method using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-015014 2003-01-23
JP2003015014 2003-01-23

Publications (1)

Publication Number Publication Date
WO2004066386A1 true WO2004066386A1 (ja) 2004-08-05

Family

ID=32767423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000569 WO2004066386A1 (ja) 2003-01-23 2004-01-23 電子素子、それを使用した集積電子素子及びそれを使用した動作方法

Country Status (3)

Country Link
US (1) US7531823B2 (ja)
JP (1) JPWO2004066386A1 (ja)
WO (1) WO2004066386A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936010A (zh) * 2023-09-14 2023-10-24 江苏美特林科特殊合金股份有限公司 基于合金相图数据库的热力学参数影响分析方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878153B2 (en) * 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
KR20150091895A (ko) * 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510317A (ja) * 1995-07-25 1999-09-07 エナージー コンバーション デバイセス インコーポレイテッド 電気的に消去可能で直接上書き可能な複数ビット単一セル記憶素子及びそれらで作製されるアレイ
JP2001267513A (ja) * 2000-03-21 2001-09-28 Nec Corp 電子素子およびそれを用いた記録方法
JP2002246561A (ja) * 2001-02-19 2002-08-30 Dainippon Printing Co Ltd 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628841A (ja) 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
WO2003032392A2 (en) * 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510317A (ja) * 1995-07-25 1999-09-07 エナージー コンバーション デバイセス インコーポレイテッド 電気的に消去可能で直接上書き可能な複数ビット単一セル記憶素子及びそれらで作製されるアレイ
JP2001267513A (ja) * 2000-03-21 2001-09-28 Nec Corp 電子素子およびそれを用いた記録方法
JP2002246561A (ja) * 2001-02-19 2002-08-30 Dainippon Printing Co Ltd 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936010A (zh) * 2023-09-14 2023-10-24 江苏美特林科特殊合金股份有限公司 基于合金相图数据库的热力学参数影响分析方法
CN116936010B (zh) * 2023-09-14 2023-12-01 江苏美特林科特殊合金股份有限公司 基于合金相图数据库的热力学参数影响分析方法

Also Published As

Publication number Publication date
US7531823B2 (en) 2009-05-12
JPWO2004066386A1 (ja) 2006-05-18
US20060139981A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4848633B2 (ja) 記憶素子及び記憶装置
JP4815804B2 (ja) 記憶素子及び記憶装置
US7660180B2 (en) Dielectric antifuse for electro-thermally programmable device
JP4792714B2 (ja) 記憶素子及び記憶装置
JP4396621B2 (ja) 記憶素子及び記憶装置
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
US7977674B2 (en) Phase change memory device and method of fabricating the same
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
JP3837993B2 (ja) 電子素子およびそれを用いた記録方法
TWI476971B (zh) 共晶型記憶體
JP2006351780A (ja) 記憶素子及び記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP2003100084A (ja) 相変化型不揮発性記憶装置
JP4742971B2 (ja) 記憶素子及び記憶装置
JP2007157941A (ja) 記憶素子及び記憶装置
WO2004066386A1 (ja) 電子素子、それを使用した集積電子素子及びそれを使用した動作方法
JP2004193312A (ja) 抵抗変化素子を用いたメモリセルとその制御方法
JP5434967B2 (ja) 記憶素子及び記憶装置
JP2006093736A (ja) 電子素子およびこの電子素子を用いた記録方法
JP5360145B2 (ja) 記憶素子及び記憶装置
WO2024041611A1 (zh) 选通管材料、相变存储芯片、存储设备及电子设备
DESMOND Ultrafast Phase-Change for Data Storage Applications

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005508120

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006139981

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10543136

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10543136

Country of ref document: US