WO2004057667A2 - Procede de reroutage de dispositifs microelectroniques sans lithographie - Google Patents

Procede de reroutage de dispositifs microelectroniques sans lithographie Download PDF

Info

Publication number
WO2004057667A2
WO2004057667A2 PCT/FR2003/050188 FR0350188W WO2004057667A2 WO 2004057667 A2 WO2004057667 A2 WO 2004057667A2 FR 0350188 W FR0350188 W FR 0350188W WO 2004057667 A2 WO2004057667 A2 WO 2004057667A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
manufacturing
layer
front face
polymer
Prior art date
Application number
PCT/FR2003/050188
Other languages
English (en)
Other versions
WO2004057667A3 (fr
Inventor
François BALERAS
Fanny Delaguillaumie
Marc Zussy
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Priority to EP03809999A priority Critical patent/EP1573805A2/fr
Priority to US10/538,889 priority patent/US20060128134A1/en
Publication of WO2004057667A2 publication Critical patent/WO2004057667A2/fr
Publication of WO2004057667A3 publication Critical patent/WO2004057667A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a method of manufacturing a package the size of an electronic chip produced on the scale of the substrate (in English "Wafer Levai Chip Scale Package” or WLCSP).
  • WLCSP Wafer Levai Chip Scale Package
  • the package according to the invention will be called a chip-box.
  • the second problem relating to this manufacturing method is that, if the CSP boxes or chip boxes are mounted on the printed circuits without resin interposition (called “underfill” in the technique concerned), the connections will then be of low reliability: the Differences in thermal expansion between the CSP box and the printed circuit indeed induce stresses in the peripheral balls, especially if the integrated circuits are large.
  • underfill in the technique concerned
  • the problem is that the use of this resin is not necessarily desired depending on the applications and this generally adds at least one additional step.
  • the use of this resin makes the repair of a component more delicate since it requires the replacement of a defective housing with a new one.
  • the second innovative WLCSP box manufacturing process was presented by A. Kazama (see document [2] referenced at the end of this description).
  • the deposition of a conductive material which has been mentioned previously is a metallization.
  • a metallization we will proceed by spraying, evaporation, electrodeposition or chemical deposition of one or more metals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé de réalisation d'un boîtier à la taille d'une puce électronique et réalisé à l'échelle du substrat, le substrat comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie sur une face du substrat dite face avant, le procédé comprenant les étapes suivantes : a) formation, au moyen d'un moule ou d'un pochoir complexe, d'une couche isolante de relaxation de contraintes sur ladite face avant, ladite couche de relaxation recouvrant la face avant du substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, chaque partie en saillie ayant une forme étagée comprenant au moins une zone proéminente et au moins une zone, en retrait par rapport à ladite zone proéminente, destinée à supporter un plot de connexion électrique, b) formation de pistes électriquement conductrices sur la couche de relaxation pour connecter les plots d'entrée/sortie aux plots de connexion électrique correspondants, c) formation de moyens de contact électrique vers l'extérieur sur les plots de connexion électrique. L'invention concerne également, d'une part, un moule ou pochoir complexe destiné à réaliser un boîtier à la taille d'une puce selon le procédé de l'invention, et d'autre part, ledit boîtier en lui-même.

Description

PROCEDE DE REROUTAGE DE DISPOSITIFS MICROELECTRONIQUES
SANS LITHOGRAPHIE
DESCRIPTION
DOMAINE TECHNIQUE
La présente invention concerne un procédé de fabrication d'un boîtier à la taille d'une puce électronique réalisé à l'échelle du substrat (en anglais « Wafer Levai Chip Scale Package » ou WLCSP) . Dans la suite de la description, on appelera boîtier- puce ledit boîtier selon l'invention.
L'invention concerne également un moule ou un pochoir complexe destiné à réaliser ledit boîtier- puce selon le procédé de l'invention et concerne aussi ledit boîtier-puce en lui-même.
La miniaturisation des boîtiers est devenue un besoin vital pour répondre aux exigences du marché notamment en ce qui concerne le développement des systèmes portables ou des télécommunications, mais également pour permettre l'augmentation des entrées/sorties des circuits intégrés et pour diminuer le coût du packaging. Pour répondre à ces exigences, il faut que les dimensions des boîtiers électroniques se rapprochent des dimensions des circuits intégrés (avec la technologie boîtier-puce (« Chip Scale Package » en anglais ou CSP) ou la technologie flip-chip, on arrive à avoir des boîtiers ayant une dimension de 1 ou 1,2 fois la dimension du circuit) . Il faut également que le poids du boîtier et que la taille de la connectique se réduisent au maximum pour pouvoir augmenter le nombre d'entrées/sorties des circuits intégrés.
Par ailleurs, une des solutions pour réduire le coût des étapes du packaging est de réaliser le boîtier-puce à l'échelle du substrat. Or, la diminution de la taille du boîtier-puce pose un sérieux problème de fiabilité : deux risques principaux sont bien connus de l'homme du métier. Tout d'abord, l'humidité ou des effets de contamination provoquent des défaillances du circuit intégré, ces défaillances étant accélérées par la réduction des dimensions du boîtier. On doit donc améliorer la protection des circuits intégrés au sein du boîtier.
La deuxième défaillance est induite par la différence importante de dilatation thermique entre le boîtier et le substrat d'accueil (circuit imprimé) . Par exemple, pour un boîtier ayant un coefficient de dilatation thermique de 2,6 ppm/°C et le verre époxy constituant le circuit imprimé ayant un coefficient de 16 ppm/°C, la forte différence de dilatation thermique va induire, notamment pour les boîtiers à billes, de fortes contraintes dans les billes lors des variations de température. Or, ces contraintes peuvent être suffisamment élevées pour rompre les billes de connexion. La miniaturisation du boîtier nécessite donc également une amélioration de la fiabilité du packaging. ETAT DE LA TECHNIQUE ANTERIEURE
Il existe déjà plusieurs procédés de fabrication de boîtier-puce réalisé à l'échelle du substrat ou boîtier WLCSP. Le procédé couramment utilisé est le reroutage des entrées/sorties du circuit intégré (voir figure 1 et document [1] référencé à la fin de cette description) .
La figure 1 présente une vue en coupe longitudinale d'un boîtier-puce 1 réalisé selon la technique explicitée dans le document [1] . Tout d'abord, un substrat 2, comportant des circuits intégrés dont les plots d'entrées/sorties sont référencés 3, est recouvert d'une couche isolante ou couche de passivation 4. Pour déposer ladite couche, on procède généralement par étalement à la tournette pour les polymères ou par dépôt chimique en phase vapeur pour les minéraux. Puis on ouvre ladite couche isolante, soit par insolation du polymère à travers un masque, soit par lithographie et gravure (c'est à dire par dépôt d'une résine photosensible, puis insolation à travers un masque). Ensuite débute l'étape de reroutage proprement dite : on commence par vaporiser un fond continu sur le circuit intégré, puis on effectue une électrolyse de cuivre à travers une résine photosensible ; ensuite on décape ladite résine et on effectue la gravure du fond continu. On obtient ainsi les lignes de reroutage 5. Puis, on dépose une nouvelle couche isolante 6, qui va servir de délimitation pour la soudure, et enfin, on effectue la métallisation du circuit intégré, soit par pulvérisation, soit par dépôt chimique de l'UB (de l'anglais « under bump metalization ») , où l'UBM représente la métallurgie d'accrochage de billes fusibles 7. Au final, on obtient des lignes de reroutage 5 (conductrices) , qui relient les plots d'entrées/sorties 3 aux billes fusibles 7.
L'inconvénient de ce procédé est qu'il présente au moins trois étapes de lithographie. Ainsi, même si le procédé est réalisé à l'échelle du substrat, le nombre d'étapes pour le packaging du circuit intégré présente un coût important.
Le deuxième problème relatif à ce mode de fabrication est que, si les boîtiers CSP ou boîtiers- puces sont montés sur les circuits imprimés sans interposition de résine (dénommée « underfill » dans la technique concernée) , la connectique sera alors de faible fiabilité : les différences de dilatation thermique entre le boîtier CSP et le circuit imprimé induisent en effet des contraintes dans les billes périphériques, surtout si les circuits intégrés sont larges. Pour ce type de boîtier, il est donc indispensable de rajouter une résine « underfill » sous le boîtier afin de répartir les contraintes sur les billes et la résine « underfill ». Mais le problème est que l'utilisation de cette résine n'est pas forcément souhaitée selon les applications et cela rajoute généralement au moins une étape supplémentaire. De plus, l'utilisation de cette résine rend la réparation d'un composant plus- délicate puisqu'il oblige au remplacement d'un boîtier défectueux par un nouveau. Le deuxième procédé innovant de fabrication de boîtiers WLCSP a été présenté par A. Kazama (voir le document [2] référencé à la fin de cette description) .
Un boîtier-puce réalisé selon la technique du document [2] est illustré dans la figure 2 suivant une vue en coupe longitudinale. De même que précédemment, on a un boîtier WLCSP 11 comportant un substrat 12, des plots de circuit intégré 13 et une couche de passivation 14. La différence par rapport au document précédent réside dans la présence d'épais pavés de polymère 18 entre la face avant du substrat 12 et les billes fusibles 17. Ce sont ces épais pavés de polymères qui vont permettre de relâcher les contraintes entre le boîtier-puce et le circuit imprimé .
Le reroutage des plots d'entrée/sortie 13 est réalisé par une pulvérisation d'une sous-couche métallique suivie d'une électrolyse de Cu/Ni à travers une résine photosensible. Après avoir retiré la résine et la sous-couche, on obtient les lignes de reroutage 15 ; on dépose ensuite par la méthode dite à la tournette ou « spin coating » en anglais, une couche isolante photosensible 16. Cette couche est ensuite insolêe à travers un masque afin de délimiter les plots de soudure des billes fusibles 17. Enfin, après le report des billes fusibles, on singularise les circuits intégrés pour obtenir les boîtiers-puces.
Au final, on a un substrat recouvert de pavés de polymère 18 et dont les plots d'entrée/sortie 13 sont reliés aux billes fusibles 17 par des lignes de reroutage 15. Ce procédé de fabrication de boîtiers WLCSP permet de réduire les coûts de fabrication (les pavés de polymère sont déposés par sérigraphie, qui est un procédé bas coût) et de réduire les contraintes mécaniques s'exerçant au niveau des billes fusibles. Cependant, la méthode utilisée pour déposer le polymère ne permet pas d' isoler les plots d' entrée/sortie des circuits intégrés .
De plus, cette méthode nécessite au moins deux étapes de lithographie : une étape pour délimiter les pistes métalliques et une étape pour ouvrir la passivation déposée sur les pistes métalliques.
Par ailleurs, les étapes de lithographies sont réalisées sur du relief ; or il s'avère que le dépôt de résine photosensible sur du relief est une opération délicate et onéreuse.
EXPOSE DE L'INVENTION
L'invention propose un procédé de fabrication bas coût d'un boîtier WLCSP permettant d' intégrer la fonction de packaging du circuit intégré à l'échelle du substrat et qui ne présente pas les problèmes de l' art antérieur .
Le procédé, objet de l'invention, consiste à réaliser, à l'aide d'un moule ou d'un pochoir, une couche servant à relâcher les contraintes entre le boîtier-puce et le circuit imprimé, sur lequel ledit boîtier-puce va être connecté, en lui donnant une forme étagée permettant, par la suite, un reroutage des entrées/sorties avec moins d'étapes de lithographie que dans l'art antérieur, voire pas du tout. En d'autres termes, le procédé de réalisation d'un boîtier à la taille d'une puce électronique et réalisé à l'échelle du substrat, ledit substrat comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie sur une face du substrat dite face avant, comprend les étapes suivantes : a) formation, au moyen d'un moule ou d'un pochoir complexe, d'une couche isolante de relaxation de contraintes sur ladite face avant, ladite couche de relaxation recouvrant la face avant du substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, chaque partie en saillie ayant une forme étagée comprenant au moins une zone proéminente et au moins une zone, en retrait par rapport à ladite zone proéminente, destinée à supporter un plot de connection électrique, b) formation de pistes électriquement conductrices sur la couche de relaxation pour connecter les plots d'entrée/sortie aux plots de connection électrique correspondants , c) formation de moyens de contact électrique vers 1 ' extérieur sur les plots de connection électrique . Ici, utiliser une couche de polymère au lieu de plusieurs pavés de polymère comme dans l'art antérieur permet d'isoler les plots d'entrée/sortie du reste des circuits intégrés.
De manière générale, les circuits intégrés situés sur le substrat comporteront des plots d'entrée/sortie en aluminium, en cuivre ou autres et une couche de passivation minérale, organique ou les deux. Ces circuits pourront aussi comporter des finitions différentes, par exemple, un dépôt chimique de Ni/Au. Selon un mode particulier de l'invention, ledit procédé comprend en outre, entre les étapes b) et c) précédentes, une étape de formation d'une couche d" encapsulâtion sur la couche de relaxation avec exposition des plots de connection électrique. La couche de relaxation des contraintes peut être réalisée par différentes méthodes.
Selon un mode de réalisation, ladite couche peut être réalisé à l'aide d'un moule. Pour cela, on suivra les étapes suivantes : 1) remplir le moule avec un polymère relaxant déterminé ou appliquer ledit polymère directement sur la face avant du substrat,
2) aligner le moule sur la face avant du substrat,
3) presser le moule sur la face avant du substrat, 4) recuire le polymère,
5) retirer le moule.
Si on décide d'appliquer le polymère relaxant directement sur le substrat, on a le choix entre différentes méthodes parmi lesquelles l'étalement ou la dispense.
Selon un autre mode de réalisation, ladite couche peut cette fois ci être réalisée à l'aide d'un pochoir. On suivra alors les étapes suivantes : 1) appliquer le pochoir sur la face avant du substrat, 2) remplir les orifices du pochoir avec un polymère relaxant déterminé, 3) recuire le polymère et séparer le pochoir du substrat .
Concernant cette dernière étape, les deux actions sont interchangeables : on pourra recuire le polymère pour ensuite séparer le pochoir du substrat, mais la séparation du pochoir pourra également, dans certains cas, être réalisée avant de recuire le polymère.
Avantageusement, ledit polymère relaxant déterminé utilisé dans les réalisations ci-dessus sera choisi parmi le groupe constitué du polyimide, du BCB ou de tout autre polymère susceptible de relaxer les contraintes .
Après l'obtention de la couche relaxant les contraintes sur la face avant du substrat, il se peut qu'il y ait des résidus de polymère sur les plots d'entrée/sortie, ce qui risquerait d'empêcher la reprise de contact sur lesdits plots. Avantageusement, on élimine donc lesdits résidus de polymère ; on pourra pour cela utiliser un procédé de nettoyage tel qu'un traitement plasma ou toute autre technique similaire.
L'étape de reroutage ou étape de formation des pistes électriquement conductrices pour connecter les plots d'entrée/sortie des circuits intégrés aux plots de connection électrique correspondants est simplifiée grâce à la topologie complexe de la couche relaxante créée précédemment.
Grâce à la topologie complexe de la couche relaxante, cette étape de reroutage des entrées/sorties des circuits intégrés peut ne pas nécessiter d'étape de lithographie. Dans ce cas, deux choix se présente à nous : - si l'on désire effectuer un dépôt de matériau conducteur sur toute la surface de la face avant du substrat, on suivra les étapes suivantes : a) dépôt d'un matériau conducteur sur la face avant du substrat recouverte de la couche de relaxation, b) séparation des lignes de reroutage et formation des plots de connexion électrique par élimination du matériau conducteur situé au niveau de la (des) zone (s) proéminente (s) des parties en saillie de la couche de relaxation par rodage mécanique ou par polissage mécano-chimique .
En ce qui concerne les deux techniques de séparation des lignes de reroutage, elles permettent d'éliminer le métal en surface sans attaquer le métal situées dans les zones inférieures par rapport au niveau jusqu' auquel on procède à l'élimination.
mais si l'on ne veut déposer de matériau conducteur que dans les puits d'accès aux plots d'entrée-sortie et dans les zones en retrait par rapport à la (les) zone (s) proéminente (s) des parties en saillie de la couche relaxante, on réalisera un dépôt chimique de matériau conducteur seulement dans lesdits endroits. L'étape d'élimination du matériau conducteur en surface de la couche relaxante, c'est à dire sur la (les) zone (s) proéminente (s) des parties en saillie, pour séparer les lignes de reroutage ne sera alors pas nécessaire.
Avantageusement, le matériau conducteur est un métal. On peut aussi utiliser les techniques traditionnelles de reroutage qui, grâce à la topologie complexe de la couche relaxante, ne nécessiteront qu'une seule étape de lithographie. Dans ce cas, on pourra suivre la suite d'étapes suivante : a) dépôt d'un matériau conducteur sur la face avant du substrat recouverte de la couche relaxante, b) lithographie, c) gravure chimique, d) décapage, ou bien la suite d'étapes suivantes : a) métallisation lithographique de la face avant du substrat, b) électrolyse, c) décapage, d) gravure chimique .
Avantageusement, le dépôt d'un matériau conducteur dont on a parlé précédemment est une métallisation. Pour opérer cette métallisation, on procédera par pulvérisation, êvaporation, électrodéposition ou dépôt chimique d'un ou plusieurs métaux.
Une fois le reroutage réalisé, on peut effectuer l' encapsulation des boîtiers afin d'en améliorer la durée de vie. Il existe différentes méthodes d' encapsulation : par sérigraphie, par moulage dispense, par étalement... De même, l' encapsulation peut être totale ou partielle. Selon un premier mode de réalisation, l'étape de formation d'une couche d' encapsulation comprend les étapes suivantes : a) dépôt d'une couche de polymère sur toute la surface avant du substrat recouverte de la couche de relaxation, b) planarisation de la face avant du substrat, c) libération des plots de connection électrique.
Selon un deuxième mode de réalisation, l'étape de formation d'une couche d' encapsulation comprend les étapes suivantes : a) planarisation de la face avant du substrat recouverte de la couche de relaxation, b) remplissage des puits d'accès et des zones en retrait de la face avant du substrat avec un polymère épais, c) libération des plots de connection électrique.
La libération des plots de connection électrique se fera par rodage, par polissage mécano- chimique, par gravure ou par toute autre technique.
Après l'étape de planarisation de la face avant du substrat, on peut éventuellement effectuer des découpes dans la face avant du substrat, en prenant garde de ne pas découper entièrement la couche de relaxation. Puis, on dépose un encapsulant sur la face arrière du substrat et dans les découpes de la face avant du substrat. Dans ces conditions, les bords des circuits intégrés seront aussi protégés près la découpe des boîtiers-puces. Puis, on doit installer les moyens de contact électrique vers l'extérieur sur les plots de connection électrique situés sur la couche de relaxation. Cette étape peut être réalisée avant ou après la planarisation du substrat, mais il est préférable de la réaliser après la planarisation. En effet, la planarisation permet de délimiter les plots de connection électrique.
Avantageusement, les moyens de contact électrique vers l'extérieur sur les plots de connection électrique seront des billes fusibles.
Dans ce cas, les billes fusibles seront installées sur les plots de connection électrique à l'aide d'une technique choisie parmi l'éleσtrolyse d'alliage fusible, la sérigraphie de pâte à braser, le transfert de billes ou toute autre technique.
Selon un autre cas de réalisation, ces moyens de contact électrique seront choisis parmi les films et les colles anisotropes conducteurs.
Enfin, on doit s'occuper de l'étape de séparation des boîtiers-puces. Cette séparation ou singularisation est réalisée par découpe avec une scie, découpe par gravure laser ou tout autre moyen similaire.
Ce procédé de réalisation de boîtiers WLCSP peut être complété par des étapes supplémentaires.
Tout d'abord, on peut avoir besoin de réduire l'épaisseur des boîtiers. Pour cela, avant ou après l'installation des moyens de contact électrique vers l'extérieur sur les plots de connection électrique, la face arrière du substrat est aminci par rodage, par polissage mécano-chimique ou toute autre technique. Par exemple, dans le cas du silicium, on peut réduire l'épaisseur du substrat à 50 μm. On peut même envisager de le réduire jusqu'à atteindre l'épaisseur active du silicium.
On peut également compléter le procédé par les étapes suivantes : a) réalisation de tranchées dans la face arrière du substrat (par gravure laser ou chimique, par découpe ou par toute autre technique) jusqu' à atteindre les couches métalliques représentés par les plots d'entrée- sortie des circuits intégrés ou par les pistes électriquement conductrices, b) dépôt, éventuellement localisé, d'une couche métallique (55) sur la face arrière du substrat, c) élimination de la métallisation située en surface de la face arrière du substrat.
L'invention concerne également un moule ou pochoir complexe destiné à réaliser un boîtier à la taille d'une puce selon le procédé de l'invention. Avantageusement, ce moule ou pochoir complexe sera réalisé à l'aide d'au moins une technique choisie parmi la gravure humide ou sèche, 1' électroformage, le collage de plusieurs films polymères percés ou non, le moulage, la gravure laser ou toute autre technique permettant de réaliser une topographie complexe. Avantageusement, ledit moule ou ledit pochoir est réalisé en silicium, en métal, en polymère ou tout autre matériau similaire. On notera que le démoulage des pièces est facilité avec des moules ou des pochoirs en polymères .
L'invention concerne aussi un boîtier à la taille d'une puce réalisé à l'échelle du substrat caractérisé en ce qu'il est réalisé par le procédé selon l'invention.
Le procédé selon l'invention présente de nombreux avantages, notamment une réduction du nombre d'étapes pour la réalisation des boîtiers-puces . En effet, la technique du moulage ou du pochage permet de réaliser en même temps la topologie nécessaire pour réaliser le reroutage des entrées/sorties et la couche permettant de relâcher les contraintes thermomécaniques. Ledit moule ou pochoir permet aussi de réduire le nombre d'étapes de photolithographie. Par conséquent, il réduit le nombre d'étapes totales nécessaire à la fabrication du boîtier-puce, et par-là même, réduit le prix de fabrication dudit boîtier. Par ailleurs, une fois ce moule ou ce pochoir réalisé, il pourra être réutilisé, ce qui réduira aussi le coût de fabrication des boîtiers.
BRÈVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui va suivre. Cette description porte sur les exemples de réalisation, donnés à titre explicatif et non limitatif, en ce référant aux dessins annexés parmi lesquels : les figures 1 et 2 illustrent l'art antérieur présenté précédemment dans cette description, les figures 3a et 3b illustrent la topologie du moule complexe (figure 3a) et du pochoir complexe (figure 3b) selon l'invention, les figures 4a à 4g illustrent un mode de fabrication de boîtiers WLCSP selon l'invention, les figures 5a à 5c illustrent un complément de fabrication pour obtenir une encapsulation complète du circuit intégré, les figures 6a à 6g illustrent un autre mode de fabrication de boîtiers WLCSP selon l'invention, la figure 7 illustre l' encapsulation de toutes les surfaces du circuit intégré réalisé à l'échelle du substrat.
Il est à noter que, pour simplifier, les figures ne sont pas dessinées à l'échelle du substrat.
EXPOSÉ DETAILLE DE MODES DE REALISATION PARTICULIERS
Un procédé de fabrication d'un boîtier WLCSP selon la présente invention est illustrée par les figures 4a à 4g.
Comme le montre la figure 4a, on démarre avec un substrat 22 comportant des circuits intégrés, chaque circuit présentant des plots d'entrée/sortie 23 et une couche de passivation 24, lesdits éléments étant obtenus par les méthodes explicités dans l'art antérieur. Pendant l'étape b, on réalise la couche de relaxation des contraintes notée 28 sur ledit substrat (figure 4b) . Cette étape est réalisée soit par moulage du polymère sur le substrat à l'aide d'un moule complexe, soit par sérigraphie du polymère à travers un pochoir complexe sur le substrat, soit par transfert du polymère (par réalisation de la structure en polymère sur un autre support à l'aide d'un moule ou d'un pochoir complexe, que l'on colle ensuite sur le substrat) .
Cette étape peut être accompagnée d'un procédé de nettoyage (par exemple un traitement plasma) pour retirer les résidus de polymère sur les plots d'entrée/sortie 23 des circuits intégrés. Puis, on dépose une couche métallique notée
25 (par exemple par pulvérisation d'une couche de titane/cuivre) sur toute la surface du substrat (figure 4c). Si l'on désire augmenter l'épaisseur de la couche métallique, cette étape peut être complétée par une êlectrodéposition de cuivre. Cette étape de métallisation peut aussi être réalisée par dépôt chimique de Ni/Au sur toute la surface ou par un dépôt sélectif (métallisation localisées dans les puits d'accès et dans les zones en retrait) . Ensuite, on doit isoler les pistes métalliques par élimination de la métallisation en surface (figure 4d) . On effectue cette étape par polissage mécano-chimique, par gravure ou toute autre technique. On remarque que dans le cas d'un dépôt chimique localisé, cette étape n'est pas nécessaire. Dans ces conditions, la métallisation est conservée dans les puits d'accès aux plots et dans toutes les zones en retrait par rapport à la surface supérieure usinée de la couche relaxante. Puis, on planarise la face avant du substrat par un dépôt de couche isolante notée 29, par exemple par dispense de résine « underfill » que l'on planarise par étalement à la tournette ou « spin coating » en anglais, par moulage d'un polymère ou par toute autre technique (figure 4e) .
Puis, on ouvre cette couche isolante par gravure plasma, par polissage ou par toute autre technique pour libérer les plots d'accrochage 30 des billes (figure 4f) . Enfin, on réalise le billage du substrat
(figure 4g) . On peut employer toutes les techniques pour réaliser les billes fusibles notées 27.
On peut décider d'encapsuler complètement les circuits intégrés. Dans ce cas, les étapes d' encapsulation devront être insérées entre les étapes f et g vues précédemment.
Tout d'abord, on peut procéder à l'amincissement de la face arrière du substrat 22 par rodage ou par toute autre technique, mais cette étape n'est pas obligatoire (figure 5a).
Ensuite, on découpe la face arrière du substrat 22 jusqu'à atteindre la couche de passivation
24 des circuits intégrés ' (figure 5b) . Cette opération peut être faite par découpe mécanique, par découpe laser.ou par toute autre technique. La dernière étape consiste à encapsuler entièrement la face arrière du substrat 22 et en comblant les tranchées faites précédemment (figure 5c) . Cette étape peut être réalisée par moulage, par dispense ou toute autre technique de dépôt d'isolant (noté 31) .
Les figures 6a à 6g illustrent un deuxième mode de fabrication de boîtier WLCSP. Ce mode de fabrication comporte la reprise de contact face avant/face arrière et l' encapsulation complète des circuits intégrés .
Les étapes de formation de la couche de relaxation sur les circuits intégrés et du reroutage sont identiques au procédé décrit précédemment (voir figures 4a à 4c) -. on obtient le dispositif présenté dans la figure 6a. Ici, la délimitation des plots d'accrochage 40 des billes 47 a une forme différente : chaque plot d'accrochage 40 est entouré d'une tranchée pour mieux délimiter la zone de soudure. Puis on effectue les mêmes étapes que celles présentées dans les figures 4d à 4f et on obtient le dispositif de la figure 6b : les zones en retrait et les puits d'accès au-dessus des plots d' entrée-sortie ont été comblés par dépôt d'une couche isolante 49.
Puis, pour rendre possible la reprise de contact face avant/face arrière, on peut commencer par diminuer l'épaisseur du substrat 42 (figure 6c) . Cette étape n'est pas obligatoire, mais elle facilite la reprise de contact avec la face avant du substrat et la séparation ultérieure des boîtiers-puces. Après, selon la figure 6d, on réalise des tranchées dans la face arrière du substrat afin de délimiter les circuits intégrés (on effectue des découpes I jusqu'à atteindre la couche de passivation 44) et reprendre contact avec les plots d'entrée/sortie (on effectue des découpes II jusqu'à atteindre les plots 43) . Cette étape peut être réalisée par découpe ou par gravure. Si on opte pour la technique de gravure, on réalisera des puits au niveau des plots d' entrée/sortie 43.
Ensuite, il faut isoler la face arrière du substrat en déposant une couche isolante 51 dans les découpes ; cette étape peut être réalisée par moulage ou sérigraphie. Pour être certain d'isoler les plots, les tranchées au niveau desdits plots sont partiellement remplies (non représenté sur la figure) . Pour la reprise de contact sur les plots d'entrée/sortie, l'étape de métallisation peut être précédée d'une étape de gravure (par exemple par laser, par plasma...) de la couche isolante au niveau des plots.
Puis on effectue la métallisation de la face arrière du substrat selon la même méthode que décrit précédemment (figure 6e) : on obtient une couche métallique 55 qui recouvre la totalité de la face arrière du substrat 42.
Ensuite, on isole les métallisations 55 par rodage, par polissage mécano-chimique ou par toute autre technique de la surface de la face arrière du substrat. Cette étape peut être réalisée après une étape d' encapsulation (étape non dessinée) . Enfin, on effectue le billage du substrat en plaçant les billes fusibles 47 sur les plots d'accrochage 40 (figure 6f) et on réalise la singularisation des boîtiers-puces (figure 6g) en découpant au niveau des découpes I .
D'autres variantes de boîtiers-puces peuvent être obtenues .
Par exemple, selon un mode de réalisation particulier, on peut assembler plusieurs de ces boîtiers-puces présentant un reroutage face avant/face arrière et combler les interstices par de la résine « underfill » . On peut aussi réaliser l'assemblage après découpe des boîtiers-puces. On obtient ainsi un module en trois dimensions.
On peut également réaliser l' encapsulation totale du boîtier-puce, c'est-à-dire l' encapsulation de la face avant et de la face arrière du substrat, réalisée après avoir éventuellement réduit l'épaisseur du substrat (figure 7) . Dans cet exemple, le substrat 72 comporte des circuits intégrés composés de plots d'entrée/sortie 73 et d'une couche de passivation 74 ; les circuits intégrés sont ensuite recouverts d'une couche 78 relaxant les contraintes et présentant des puits d'accès laissant accessibles les plots d'entrée/sortie 73, lesdits plots d'entrée/sortie et les billes fusibles 77 surplombant la couche relaxante 78 étant reliés par des lignes de reroutage 75. Une couche isolante 79 remplit les puits d'accès et les zones en retrait de la face avant du substrat, et une couche isolante 91 recouvre la face arrière du substrat.
Il est à noter que les versions illustrées par les figures 6g et 7 ne sont pas limitatives, les deux versions pouvant notamment être couplées.
BIBLIOGRAPHIE
[1] Dr Philip GARROU, Packaging and Manufacturing Technologies Society, ref IEEE Components, octobre 2000.
[2] Atsushi KAZAMA, Ωeveloppment of Low-Cost and Highly Reliable Wafer Process Package, ref IEEE, Electronic Components and Technology Conférence, 2001.

Claims

REVENDICATIONS
1- Procédé de réalisation d'un boîtier à la taille d'une puce électronique et réalisé à l'échelle du substrat, le substrat (22, 42, 72) comportant au moins une puce et ladite au moins une puce possédant des plots d'entrée-sortie (23, 43, 73) sur une face du substrat dite face avant, le procédé comprenant les étapes suivantes : a) formation, au moyen d'un moule ou d'un pochoir complexe, d'une couche isolante de relaxation de contraintes (28, 48, 78) sur ladite face avant, ladite couche de relaxation recouvrant la face avant du substrat avec un relief présentant des puits d'accès au niveau des plots d'entrée-sortie, et ailleurs, des parties en saillie destinées à relaxer les contraintes, chaque partie en saillie ayant une forme étagée comprenant au moins une zone proéminente et au moins une zone, en retrait par rapport à ladite zone proéminente, destinée à supporter un plot de connection électrique (30, 40), b) formation de pistes électriquement conductrices (25, 45, 75) sur la couche de relaxation pour connecter les plots d'entrée/sortie aux plots de connection électrique correspondants, c) formation de moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique.
2. Procédé de fabrication selon la revendication 1 caractérisé en ce -qu'il comprend en outre, entre les étapes b) et c) , une étape de formation d'une couche d' encapsulation (29, 49, 79) sur la couche de relaxation avec exposition des plots de connection électrique.
3. Procédé de fabrication selon la revendication 1 caractérisé en ce que, pour former la couche de relaxation des contraintes (28, 48, 78) à l'aide d'un moule, on suit les étapes suivantes : 1) remplir le moule avec un polymère relaxant déterminé ou appliquer ledit polymère directement sur la face avant du substrat,
2) aligner le moule sur la face avant du substrat,
3) presser le moule sur la face avant du substrat, 4) recuire le polymère,
5) retirer le moule.
4. Procédé de fabrication selon la revendication 1 caractérisé en ce que, pour former la couche de relaxation des contraintes (28, 48, 78) à l'aide d'un pochoir, on suit les étapes suivantes :
1) appliquer le pochoir sur la face avant du substrat,
2) remplir les orifices du pochoir avec un polymère relaxant déterminé,
3) recuire le polymère et séparer le pochoir du substrat .
5. Procédé de fabrication selon la revendication 3 ou 4 caractérisé en ce que ledit polymère relaxant déterminé est choisi parmi le groupe constitué du polyi ide, du BCB ou de tout autre polymère susceptible de relaxer les contraintes .
6. Procédé de fabrication selon la revendication 3 ou 4 caractérisé en ce que, après l'obtention de la couche relaxant les contraintes (28, 48, 78) sur la face avant du substrat, on élimine les résidus de polymère se trouvant sur les plots d'entrée/sortie (23, 43, 73).
7. Procédé de abrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) comprend les étapes suivantes : a) dépôt d'un matériau conducteur sur la face avant du substrat recouverte de la couche de relaxation (28, 48, 78), b) séparation des lignes de reroutage et formation des plots de connexion électrique (30, 40) par élimination du matériau conducteur situé au niveau de la (des) zone (s) proéminente (s) des parties en saillie de la couche de relaxation par rodage mécanique ou par polissage mécano-chimique.
8. Procédé de fabrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) est réalisée par dépôt chimique de matériau conducteur dans les puits d'accès aux plots d'entrée- sortie et dans les zones en retrait par rapport à la (les) zone (s) proéminente (s) des parties en saillie de la couche relaxante (28, 48, 78) .
9. Procédé de fabrication selon la revendication précédente caractérisé en ce que le matériau conducteur est un métal.
10. Procédé de fabrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25,
45, 75) comprend les étapes suivantes : a) dépôt d'un matériau conducteur sur la face avant du substrat recouverte de la couche relaxante, b) 1ithog aphie, c) gravure chimique, d) décapage .
11. Procédé de fabrication selon l'une quelconque des revendications 7 et 10, caractérisé en ce que le dépôt d'un matériau conducteur est une métallisation.
12. Procédé de abrication selon la revendication 1 caractérisé en ce que l'étape de formation de pistes électriquement conductrices (25, 45, 75) comprend les étapes suivantes : a) métallisation lithographique de la face avant du substrat recouverte de la couche relaxante, b) électrolyse, c) décapage, d) gravure chimique.
13. Procédé de f brication selon la revendication 2 caractérisé en ce que l'étape de formation d'une couche d' encapsulation (29, 49, 79) comprend les étapes suivantes : a) dépôt d'une couche de polymère sur toute la surface avant du substrat recouverte de la couche de relaxation, b) planarisation de la face avant du substrat, c) libération des plots de connection électrique (30, 40) .
14. Procédé de f brication selon la revendication 2 caractérisé en ce que l'étape de formation d'une couche d' encapsulation (29, 49, 79) comprend les étapes suivantes : a) planarisation de la face avant du substrat, b) remplissage des puits d'accès et des zones en retrait de la face avant du substrat avec un polymère épais, c) libération des plots de connection électrique (30, 40) .
15. Procédé de fabrication selon la revendication 1 caractérisé en ce que les moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique (30, 40) sont des billes fusibles.
16. Procédé de fabrication selon la revendication précédente caractérisé en ce que les billes fusibles sont installées sur les plots de connection électrique (30, 40) à l'aide d'une technique choisie parmi l' électrolyse d'alliage fusible, la sérigraphie de pâte à braser, le transfert de billes.
17. Procédé de fabrication selon la revendication 1 caractérisé en ce que les moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique (30, 40) sont choisis parmi les films et les colles anisotropes conducteurs .
18. Procédé de fabrication selon l'une quelconque des revendications 1 et 2 caractérisé en ce qu' il comprend en outre une étape de séparation des boîtiers à la taille d'une puce électronique réalisés à l'échelle du substrat.
19. Procédé de fabrication selon la revendication 1 caractérisé en ce que, avant ou après la formation des moyens de contact électrique (27, 47, 77) vers l'extérieur sur les plots de connection électrique, la face arrière du substrat (22, 42, 72) est aminci par rodage, par polissage mécano-chimique ou toute autre technique.
20. Procédé de fabrication selon l'une quelconque des revendications 1 ou 2 caractérisé en ce qu'il est complété par les étapes suivantes : a) réalisation de tranchées à partir de la face arrière du substrat (42) jusqu'à atteindre les couches métalliques représentés par les plots d'entrée-sortie (43) des circuits intégrés ou par les pistes électriquement conductrices (45) , b) dépôt, éventuellement localisé, d'une couche métallique (55) sur la face arrière du substrat, c) élimination de la métallisation située en surface de la face arrière du substrat.
21. Moule ou pochoir complexe caractérisé en ce qu'il est destiné à réaliser un boîtier à la taille d'une puce à l'aide du procédé selon l'une quelconque des revendications 1 à 20.
22. Moule ou pochoir complexe selon la revendication 21 caractérisé en ce qu'il est réalisé à l'aide d'au moins une technique choisie parmi la gravure humide ou sèche, l'éleσtroformage, le collage de plusieurs films polymères percés ou non, le moulage, la gravure laser.
23. Moule ou pochoir complexe selon la revendication 21 ou 22 caractérisé en ce qu' il est réalisé en silicium, en métal, en polymère.
24. Boîtier à la taille d'une puce et réalisé à l'échelle du substrat, caractérisé en ce qu'il est réalisé par le procédé selon l'une quelconque des revendications 1 à 20.
PCT/FR2003/050188 2002-12-18 2003-12-17 Procede de reroutage de dispositifs microelectroniques sans lithographie WO2004057667A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03809999A EP1573805A2 (fr) 2002-12-18 2003-12-17 Procede de reroutage de dispositifs microelectroniques sans lithographie
US10/538,889 US20060128134A1 (en) 2002-12-18 2003-12-17 Method for re-routing lithography-free microelectronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0216117A FR2849270A1 (fr) 2002-12-18 2002-12-18 Procede de reroutage de dispositifs microelectroniques sans lithographie
FR02/16117 2002-12-18

Publications (2)

Publication Number Publication Date
WO2004057667A2 true WO2004057667A2 (fr) 2004-07-08
WO2004057667A3 WO2004057667A3 (fr) 2004-08-12

Family

ID=32406169

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/050188 WO2004057667A2 (fr) 2002-12-18 2003-12-17 Procede de reroutage de dispositifs microelectroniques sans lithographie

Country Status (4)

Country Link
US (1) US20060128134A1 (fr)
EP (1) EP1573805A2 (fr)
FR (1) FR2849270A1 (fr)
WO (1) WO2004057667A2 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514602A (ja) * 2005-11-02 2009-04-09 セカンド サイト メディカル プロダクツ インコーポレイテッド 植え込み型マイクロ電子デバイス及びその作製方法
US8143173B2 (en) * 2006-11-22 2012-03-27 Seiko Epson Corporation Method for manufacturing semiconductor device
WO2009146373A1 (fr) * 2008-05-28 2009-12-03 Mvm Technoloiges, Inc. Procédé de production de perles de soudure sans masque
CN103065985B (zh) * 2011-10-21 2015-04-22 中国科学院上海微系统与信息技术研究所 双面布线封装的圆片级大厚度光敏bcb背面制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US20020063332A1 (en) * 2000-09-19 2002-05-30 Yoshihide Yamaguchi Semiconductor device and method for manufacturing the same and semiconductor device-mounted structure
US20020076911A1 (en) * 2000-12-15 2002-06-20 Lin Charles W.C. Semiconductor chip assembly with bumped molded substrate
US20020185721A1 (en) * 1999-09-30 2002-12-12 Chan Seung Hwang Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185721A1 (en) * 1999-09-30 2002-12-12 Chan Seung Hwang Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US20020063332A1 (en) * 2000-09-19 2002-05-30 Yoshihide Yamaguchi Semiconductor device and method for manufacturing the same and semiconductor device-mounted structure
US20020076911A1 (en) * 2000-12-15 2002-06-20 Lin Charles W.C. Semiconductor chip assembly with bumped molded substrate

Also Published As

Publication number Publication date
US20060128134A1 (en) 2006-06-15
FR2849270A1 (fr) 2004-06-25
EP1573805A2 (fr) 2005-09-14
WO2004057667A3 (fr) 2004-08-12

Similar Documents

Publication Publication Date Title
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant
EP2038929B1 (fr) Procédé pour la réalisation d'une matrice de composants électroniques individuels et matrice réalisée par ce procédé
TW200947659A (en) Semiconductor apparatus and method for manufacturing the same
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR2833106A1 (fr) Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
CN102163589B (zh) 具有自组装式弹性引线的晶片级封装装置
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
FR2946795A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP2610907A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
EP1719173A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
US20010051421A1 (en) Method of manufacturing a semiconductor device
WO2004057667A2 (fr) Procede de reroutage de dispositifs microelectroniques sans lithographie
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP3809467B1 (fr) Procédé de mise en courbure collective d'un ensemble de puces eléctroniques
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
WO2008012481A1 (fr) Procédé de fabrication d'un circuit intégré encapsulé et circuit intégré encapsulé associé
FR2848339A1 (fr) Procede d'adhesion de deux elements, en particulier d'un circuit integre, par exemple une encapsulation d'un resonateur, et circuit integre correspondant
FR2969374A1 (fr) Procédé d'assemblage de deux circuits intégrés et structure correspondante
FR2970117A1 (fr) Procédé de fabrication d'une puce de circuit intégré a connexion par la face arrière
FR3093861A1 (fr) Procédé d’enrobage de puces
FR2933535A1 (fr) Dispositif electronique comprenant une pluralite de composants electroniques rapportes sur un substrat et capteur infrarouge associe

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003809999

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006128134

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10538889

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003809999

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10538889

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2003809999

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP