FR3093861A1 - Procédé d’enrobage de puces - Google Patents

Procédé d’enrobage de puces Download PDF

Info

Publication number
FR3093861A1
FR3093861A1 FR1902486A FR1902486A FR3093861A1 FR 3093861 A1 FR3093861 A1 FR 3093861A1 FR 1902486 A FR1902486 A FR 1902486A FR 1902486 A FR1902486 A FR 1902486A FR 3093861 A1 FR3093861 A1 FR 3093861A1
Authority
FR
France
Prior art keywords
coating film
photosensitive coating
chips
inter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1902486A
Other languages
English (en)
Other versions
FR3093861B1 (fr
Inventor
Aurélien SUHM
Maxime Argoud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1902486A priority Critical patent/FR3093861B1/fr
Priority to EP20725802.1A priority patent/EP3921862A1/fr
Priority to US17/435,102 priority patent/US11955585B2/en
Priority to PCT/FR2020/050410 priority patent/WO2020183090A1/fr
Priority to TW109107858A priority patent/TW202105538A/zh
Publication of FR3093861A1 publication Critical patent/FR3093861A1/fr
Application granted granted Critical
Publication of FR3093861B1 publication Critical patent/FR3093861B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

L’invention concerne un procédé d’enrobage de puces (110) reposant, par une face arrière opposée à une face avant, sur une face principale d’un substrat support (100), et séparées les unes des autres par un espace inter puce, le procédé comprend les étapes suivantes :a) une étape de formation d’un film d’enrobage photosensible en recouvrement des faces avant et des espaces inter puce,b) une première séquence photo lithographique qui comprend une sous-étape b1) d’insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d’enrobage photosensible de manière à conserver ledit film exclusivement au niveau des espaces inter puce et, avantageusement en retrait par rapport aux faces avant. Figure pour l’abrégé : figure 2d.

Description

Procédé d’enrobage de puces
L’invention concerne un procédé d’enrobage de puces reportées sur un substrat support. En particulier, la présente invention concerne un procédé d’enrobage de puces permettant de préserver l’intégrité, par exemple l’intégrité mécanique, desdites puces.
Notamment, le procédé selon la présente invention est avantageusement mis en œuvre pour enrober des puces présentant une fragilité mécanique au regard des procédés connus de l’état de la technique.
Un procédé d’enrobage de puces connu de l’état de la technique est illustré aux figures 1a à 1d.
Le procédé d’enrobage comprend une première étape (figure 1a) d’assemblage des puces 11 sur une face principale du substrat support 10. En particulier, les puces sont assemblées sur la face principale du support par leur face arrière, opposée à leur face avant, et sont espacées les unes des autres par des espaces, dit espaces inter puce.
Une deuxième étape, illustrée à la figure 1b, comprend la formation d’un film d’enrobage 12 des puces, en recouvrement des faces avant desdites puces et des espaces inter puce. Le film d’enrobage peut notamment comprendre un matériau composite époxy chargé en billes de silice.
La deuxième étape est suivie d’une troisième étape destinée à exposer des zones de contact 11a au niveau de la face avant des puces (figure 1c)
La troisième étape comprend, à cet égard, une étape d’amincissement et de planarisation du film d’enrobage. Cette étape est généralement mise en œuvre afin de permettre la réalisation d’étapes subséquentes de micro fabrication telles que des étapes de photolithographie, de dépôt ou encore de gravure, voire de report d’autres puces fonctionnelles.
L’étape d’amincissement et de planarisation comprend notamment une abrasion mécanique du film d’enrobage qui, lorsqu’elle est menée à son terme, atteint la face avant des puces.
Enfin, le procédé peut comprendre une quatrième et dernière étape de retrait du substrat support et de découpe au niveau d’espaces inter puce.
Ce procédé connu de l’état de la technique n’est toutefois pas satisfaisant.
En effet, la formation du film d’enrobage implique en général un chauffage à des températures de l’ordre de 150°C, voire 200°C qui ne sont pas compatibles avec certains type de puces, parmi lesquelles on peut citer les diodes électroluminescentes organiques, et de manière plus générale les dispositifs réalisés en électronique organique.
Par ailleurs, une différence entre les coefficients d’expansion thermique du substrat support et du film d’enrobage peut générer, sous l’effet de ce chauffage, des contraintes, et plus particulièrement un décollement des puces.
Afin de pallier ce problème, les films d’enrobage mis en œuvre dans le procédé connu de l’état de la technique sont généralement des composites comportant une matrice polymère, habituellement de type époxy, chargées en billes de silice. Cependant, du fait de la présence de ces billes de diamètre moyen connu, cette solution limite la réduction de taille de l’espace inter puce de l’ordre de 500µm (5 fois le diamètre moyen classique des billes).
En outre, la troisième étape est susceptible de fragiliser, voire de rendre inopérantes, les puces lorsque ces dernières présentent une faible résistance mécanique.
Ceci est notamment le cas lorsque les puces comprennent des dispositifs électroluminescents, et plus particulièrement des dispositifs électroluminescents à micro fils ou à nano fils tels que décrits dans le document [1] cité à la fin de la description.
Par surcroit, la troisième étape, telle que proposée dans le procédé connu de l’état de la technique, ne permet pas de conserver ledit film d’enrobage exclusivement au niveau des espaces inter puce et, en retrait par rapport aux faces avants des puces, sans dégrader lesdites faces avants.
Un but de la présente invention est donc de proposer un procédé d’enrobage de puces qui permet de découvrir la face avant des puces tout en préservant l’intégrité de ces dernières.
Un autre but de la présente invention est de proposer un procédé d’enrobage de puces présent exclusivement dans un espace inter puce, et avantageusement en affleurement ou en retrait de la face avant desdites puces.
Un autre but de la présente invention est de proposer un procédé d’enrobage des puces pour lequel le budget thermique est réduit par rapport au procédé connu de la technique.
Un autre but de la présente invention est enfin de proposer un procédé d’enrobage de puces permettant de réduire l’espace inter puce.
Les buts de la présente invention sont, au moins en partie, atteints par un procédé d’enrobage de puces reposant, par une face arrière opposée à une face avant, sur une face principale d’un substrat, et séparées les unes des autres par un espace inter puce, le procédé comprenant les étapes suivantes :
a) une étape de formation d’un film d’enrobage photosensible en recouvrement des faces avant et des espaces inter puce,
b) une première séquence photo lithographique qui comprend une sous-étape b1) d’insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d’enrobage photosensible de manière à conserver ledit film exclusivement au niveau des espaces inter puce et, avantageusement en affleurement ou en retrait par rapport aux faces avant.
Il est entendu, sans qu’il soit nécessaire de le préciser, que dès lors que les puces reposent sur la face principale du substrat support, lesdites puces sont en projection par rapport à ladite face principale.
En d’autres termes, l’espace inter puce formé au niveau de la face principale et entre les puces est également en retrait par rapport aux faces avant desdites puces.
La sous-étape d’insolation b1) est réalisée au moyen d’un rayonnement, notamment un rayonnement lumineux dans le domaine ultraviolet. Cette étape d’insolation, dépendamment de la tonalité du film d’enrobage photosensible (la tonalité pouvant être positive ou négative), permet, au sein dudit film, de discriminer, en termes de solubilité, les premières régions, à l’aplomb des faces avant, des secondes régions en recouvrement des espaces inter puce. En particulier, l’étape b1) est exécutée de sorte que les premières régions soient solubles dans un solvant donné, et que les secondes régions résistent à ce dernier.
Ainsi, le procédé selon la présente invention permet de découvrir les faces avant, et de ne conserver le film d’enrobage photosensible qu’au niveau des espaces inter puce, sans appliquer d’effort mécanique sur les puces. Le procédé selon la présente invention permet donc de préserver l’intégrité mécanique des puces, et peut, à cet égard, être mis en œuvre pour enrober des puces présentant à leur surface des éléments (matériau et/ou structure) présentant une faible résistance mécanique.
Par ailleurs, il est également possible, selon ce procédé, de former un enrobage, uniquement au niveau des espaces inter puce, et en affleurement ou en retrait par rapport à la face avant des puces. Il est ainsi possible de procéder à l’exécution d’étapes de fabrication supplémentaires sur une surface relativement plane, notamment lorsque l’enrobage est en affleurement avec les faces avants dans des puces.
En d’autres termes, à l’issue de l’étape b), l’épaisseur du film d’enrobage photosensible au niveau des espaces inter puce est inférieure ou égale à une hauteur H mesurée entre la face avant et la face principale.
Une hauteur H mesurée entre deux faces essentiellement parallèles correspond à la distance la plus courte entre les deux faces.
Un tel résultat ne peut être obtenu via un procédé impliquant un amincissement par abrasion mécanique.
Selon un mode de mise en œuvre, le procédé comprend en outre une étape de fluage du film d’enrobage photosensible, avantageusement exécutée entre les étapes a) et b), ou après l’étape b).
Selon un mode de mise en œuvre, la formation du film d’enrobage photosensible comprend une application, sous vide, d’un film sec fait d’un matériau photosensible, de préférence par laminage sous vide.
La formation du film d’enrobage selon ce mode de mise en œuvre permet de remplir la totalité de l’espace inter puce en limitant, voire supprimant, la formation de vides au niveau des espaces inter puce.
Par ailleurs, selon ce mode de mise en œuvre, les températures impliquées d’une centaine de degré Celsius permettent de conserver l’intégrité de matériaux sensibles à la température (par exemple des matériaux organiques) ainsi que de limiter la dilatation relative dès lors que le puce et le substrat sont faits chacun de matériaux présentant un coefficient d’expansion thermique différent.
Par ailleurs, le film mis en œuvre n’étant préférentiellement pas chargé, notamment avec des billes de silice (résine classique photosensible), il est possible de considérer un rétrécissement de l’espace inter puce.
Selon un mode de mise en œuvre, la formation du film d’enrobage photosensible comprend l’étalement d’un matériau liquide par enduction centrifuge.
Selon un mode de mise en œuvre, la formation du film d’enrobage photosensible comprend la pulvérisation sous forme de gouttelettes d’un matériau liquide.
Selon un mode de mise en œuvre, le film d’enrobage photosensible présente un module d’Young d’un ordre de grandeur de 100 à 100 000 fois inférieur à celui du substrat support.
Ainsi, les contraintes susceptibles d’être imposées par le film d’enrobage photosensible ne sont pas de nature à générer un décollement des puces au niveau de la surface principale.
Selon un mode de mise en œuvre, le film d’enrobage photosensible présente une tonalité négative, et, à l’issue de l’étape a), est d’une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale et la face avant d’une puce.
Un film de tonalité négative (tonalité négative) permet lors de l’insolation dudit film au niveau de l’espace inter puce de réticuler ledit film, et par conséquent de conserver un film plus stable chimiquement au niveau de l’espace inter puce.
Selon un mode de mise en œuvre, le film d’enrobage photosensible présente une tonalité positive.
Selon un mode de mise en œuvre, à l’issue de l’étape a), le film d’enrobage photosensible est d’une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale et la face avant d’une puce.
Selon un mode de mise en œuvre, à l’issue de l’étape a), le film d’enrobage photosensible est d’une épaisseur E supérieure à une hauteur H mesurée entre la face principale et la face avant d’une puce.
Selon un mode de mise en œuvre, la sous-étape b1) est exécutée de sorte qu’à l’issue de la sous-étape b2), le film d’enrobage photosensible restant au niveau des espaces inter puce soit en retrait par rapport aux faces avant.
Selon un mode de mise en œuvre, le procédé comprend également une étape c) d’ouverture de contacts sur la face principale au niveau des espaces inter puce.
Selon un mode de mise en œuvre, l’étape c) comprend une seconde séquence photo lithographique.
Selon un mode de mise en œuvre, les puces comprennent des dispositifs électroluminescents.
Selon un mode de mise en œuvre, les dispositifs électroluminescents comprennent des nano fils ou des micro fils en projection par rapport à la face avant.
Selon un mode de mise en œuvre, le circuit de commande comprend des circuits de commande destinés à interconnecter les puces ou en tant que circuit de commande de la puce.
D’autres caractéristiques et avantages apparaîtront dans la description qui va suivre du procédé d’enrobage de puces selon l’invention, donnés à titre d’exemples non limitatifs, en référence aux dessins annexés dans lesquels :
sont des représentations schématiques des étapes d’un procédé d’enrobage de puces selon un procédé connu de l’état de la technique, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de couple perpendiculaire à la première face du substrat support et/ou la face avant des puces ;
sont des représentations schématiques des étapes d’un procédé d’enrobage de puces selon une première variante de la présente invention, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de coupe perpendiculaire à la face principale du substrat support et/ou la face avant des puces, cette première variante met en œuvre un film d’enrobage photosensible de tonalité négative ;
sont des représentations schématiques des étapes d’un procédé d’enrobage de puces selon une seconde variante de la présente invention, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de coupe perpendiculaire à la face principale du substrat support et/ou la face avant des puces, ce seconde variante met en œuvre un film d’enrobage photosensible de tonalité positive ;
sont des représentations schématiques, respectivement, d’un exemple de réalisation de l’étape a) et de la sous-étape b1) impliquant un film d’enrobage photosensible de tonalité positive et d’une épaisseur supérieure à la hauteur H ;
sont des représentations schématiques illustrant la prise de contact au niveau de l’espace inter puce.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
L’invention concerne un procédé d’enrobage de puces impliquant la formation d’un film d’enrobage photosensible et la mise en œuvre d’une séquence de photolithographie destinée à découvrir les faces avant des puces.
Ce procédé, contrairement aux procédés connus de l’état de la technique, ne met pas en œuvre une abrasion mécanique du film d’enrobage de sorte que l’intégrité mécanique des puces est préservée.
Il est ainsi possible, selon la présente invention, de procéder à un enrobage de puces dites fragiles, et qui ne résisteraient pas aux effets d’une abrasion mécanique.
Les figures 2a-2d et 3a-3d représentent les différentes étapes du procédé d’enrobage de puces selon la présente invention.
Le procédé comprend notamment la fourniture d’un substrat support 100 sur une face duquel, dite face principale 100a, reposent, par leur face arrière 110b, des puces 110 (figures 2a et 3a).
Les puces 110 comprennent également une face avant 110a opposée à la face arrière 110b.
Les puces 110 peuvent être agencées sur la face principale 100a de manière matricielle.
Par « agencement matricielle », on entend un maillage à N lignes et M colonnes.
Les puces 110 peuvent avoir été reportées sur le substrat support 100 de manière collective ou de manière individuelle.
Les techniques de report sont connues de l’homme du métier et ne sont pas décrites plus en détails dans l’énoncé qui suit.
Le substrat support 100 peut comprendre un matériau semi-conducteur, un matériau isolant.
À titre d’exemple, le substrat support 100 peut comprendre du silicium sur une face duquel (notamment la face principale 100a) sont formés des dispositifs micro électroniques. Les dispositifs micro électroniques peuvent notamment comprendre des circuits de commande destinés à être interconnectés avec les puces 110.
Notamment, chaque circuit de commande peut être apparié (ou interconnecté) à une ou plusieurs puces 110. Dans ce cas de figure, la une ou plusieurs puces 110 repose(nt) sur ledit circuit de commande. En d’autres termes, l’agencement des puces 110 sur la face principale 100a du substrat support 100 reproduit l’agencement des circuits de commandes.
Les puces 110 reposant sur la face principale 100a sont distantes les unes des autres, et donc séparées les unes des autres, par un espace inter puce 120.
Il est entendu, sans qu’il soit nécessaire de le préciser, que dès que les puces 110 reposent sur la face principale 100a du substrat support 100, lesdites puces 110 sont en projection par rapport à ladite face principale 100a.
En d’autres termes, l’espace inter puce formé au niveau de la face principale 100a et entre les puces 110 est également en retrait par rapport aux faces avant 110a desdites puces 110. En particulier, ledit retrait correspond à une hauteur H mesurée entre la face principale 100a et la face avant 110a.
Le procédé selon la présente invention comprend une étape a) de formation d’un film d’enrobage photosensible 130 en recouvrement des faces avant 110a et de l’espace inter puce 120 (figures 2b et 3b).
Par « film d’enrobage photosensible », on entend un film sur lequel il est possible de délimiter des motifs par une séquence photo lithographique. Une séquence photo lithographique, selon les termes de la présente invention, comprend une insolation, notamment une insolation à un rayonnement, par exemple lumineux, de régions spécifiques à travers un masque, ainsi qu’une étape de dissolution.
Selon un premier exemple, l’étape a) de formation du film d’enrobage photosensible 130 peut notamment comprendre une application, sous vide, d’un film sec fait d’un matériau photosensible. Cette formation peut être faite par laminage par exemple.
Par « sous vide », on entend une pression inférieure à 1.104Pa.
Le film sec peut notamment comprendre un film du type « MX5000 series » vendue par la société Dupont®.
L’invention n’est toutefois pas limitée à cet exemple, et l’homme du métier pourra sélectionner d’autres films secs photosensibles et les mettre œuvre pour réaliser la présente invention.
Ce mode d’application d’un film sous vide est relativement conforme, et permet également de limiter la formation de vides (« voids » selon la terminologie anglo-saxonne). En d’autres termes, le film d’enrobage photosensible épouse fidèlement la topologie imposée par les puces 110.
Par ailleurs, un chauffage modéré, par exemple à une température inférieure à 120°C, peut également être imposé lors d’application du film sec.
En outre, un film d’enrobage photosensible non chargé permet de considérer une réduction des espaces inter puce 120.
Selon un second exemple, l’étape a) de formation du film d’enrobage photosensible 130 peut comprendre l’étalement d’une résine photo lithographique par enduction centrifuge (« Spin coating » selon la terminologie anglo-saxonne).
Selon un troisième exemple, l’étape a) de formation du film d’enrobage photosensible 130 peut comprendre l’étalement d’une résine photo lithographique par pulvérisation (« spray coating » selon la terminologie anglo-saxonne) sous forme de gouttelettes de ladite résine. Toujours selon ce troisième exemple, la pulvérisation sous forme de gouttelettes peut avantageusement être remplacée l’utilisation d’une racle ou d’une filière à fente (« slot die » selon la terminologie Anglo-Saxonne).
La résine photo lithographique peut comprendre une résine de tonalité négative ou une résine de tonalité positive.
Par exemple, une résine de tonalité négative peut comprendre au moins un des éléments choisi parmi : « MX5000 series » et « WBR series » vendues par la société Dupont, « SINR series » vendue par la société ShinEtsu, « LQC series » vendue par la société ECSC, « THB N series » vendue par la société JSR Micro, « AL-X2000 series » vendue par la société AGC, « LTC9300 series » vendue par la société Fujifilm, « SU8 series » vendue par la société MicroChem.
De manière équivalente, une résine de tonalité positive peut comprendre au moins un des éléments choisi parmi : « THB P series » et « PFR IX series » vendue par la société JSR Micro, « 4500 series » vendue par la société AZ, « TELR series » vendue par la société TOK.
Le matériau formant le film d’enrobage photosensible peut présenter un module d’Young d’ordre de grandeur de 100 à 100 000 fois inférieur à celui du substrat support 100.
Le procédé selon la présente invention comprend également l’exécution d’une première séquence photo lithographique b) (figures 2c, 2d, 3c et 3d).
La première séquence photo lithographique comprend notamment :
b1) une sous-étape d’insolation à un rayonnement R à travers un masque M, et
b2) une sous-étape de dissolution sélective de premières portions 130a de film d’enrobage photosensible 130 à l’aplomb des faces avants 110a.
Ainsi, la première séquence photo lithographique conduit à un retrait partiel du film d’enrobage photosensible, en particulier des premières portions 130a, de manière à conserver des secondes portions 130b dudit film exclusivement au niveau des espaces inter puce 120.
La première séquence photo lithographique peut avantageusement être exécutée de sorte qu’à l’issue de ladite séquence le film 130, les secondes portions 130b soient en retrait par rapport aux faces avant 110a. En d’autres termes, les secondes portions 130b présentent une épaisseur inférieure à la hauteur H.
À cet égard, le film d’enrobage photo lithographique peut, à l’issue de l’étape a), présenter une épaisseur E inférieure à la hauteur H.
De manière alternative, l’épaisseur des secondes portions 130b, d’un film d’enrobage photosensible de tonalité positive, peut également être contrôlée via une focalisation du rayonnement d’insolation lors de l’exécution de la sous-étape b1). En particulier, les figures 4a et 4b sont des représentations schématiques, respectivement de l’étape a) et de la sous-étape b1).
La figure 4a illustre notamment une étape de formation d’un film d’enrobage photosensible de tonalité positive en recouvrement des faces avant 110a et des espaces inter puce. L’épaisseur dudit film est supérieure à la hauteur H.
Ce film peut être obtenu en appliquant, sous vide, un ou plusieurs films secs de manière à atteindre l’épaisseur désirée.
La sous-étape b1), illustrée à la figure 4b, peut alors être exécutée en focalisant le rayonnement lumineux au niveau des premières portions 130a et une section supérieure A des secondes portions 130b (figure 4b) du film d’enrobage photosensible de sorte que seule une section inférieure B (intercalée entre la section supérieure A et la face principale 100a) des secondes portions 130b soit résistante à la dissolution exécutée lors de la sous-étape b2). Ce résultat est obtenu pour un film d’enrobage aussi bien conforme que non conforme à la surface sur laquelle il repose.
La sous-étape d’insolation b1) peut être réalisée au moyen d’un rayonnement lumineux R, notamment un rayonnement lumineux dans le domaine ultraviolet, projeté sur le film d’enrobage photosensible à travers un masque photo lithographique M (figures 2c et 3c). Cette étape d’insolation, dépendamment de la tonalité du film d’enrobage photosensible (la tonalité pouvant être positive ou négative), permet, au sein dudit film, de discriminer en termes de solubilité des premières régions à l’aplomb des faces avant, des secondes régions en recouvrement des espaces inter puce. En particulier, l’étape b1) est exécutée de sorte que les premières régions soient solubles dans un solvant donné, et que les secondes régions résistent à ce dernier.
Ainsi, le procédé selon la présente invention permet de découvrir les faces avant, et de ne conserver le film d’enrobage photosensible qu’au niveau des espaces inter puce, sans appliquer d’effort mécanique sur les puces 110. Le procédé selon la présente invention permet donc de préserver l’intégrité mécanique des puces 110, et peut, à cet égard, être mis en œuvre pour enrober des puces 110 présentant une faible résistance mécanique.
En particulier, un film d’enrobage photosensible de tonalité négative (figure 2c) implique lors de l’exécution de l’étape b1) d’insoler les secondes régions 130b de manière à rendre ces dernières résistantes à la dissolution de la sous étape b2). En d’autres termes, le masque photo lithographique doit masquer les premières régions 130a et permettre l’insolation des secondes régions 130b.
Inversement, un film d’enrobage photosensible de tonalité positive (figure 3c) implique lors de l’exécution de l’étape b1) d’insoler les premières régions 130a de manière à rendre ces dernières sensibles à la dissolution de la sous étape b2). En d’autres termes, le masque photo lithographique doit masquer les secondes régions 130a et permettre l’insolation des premières régions 130b.
La mise en œuvre d’un film d’enrobage photosensible de tonalité positive permet avantageusement d’ouvrir des contacts 140 sur la face principale 100a au niveau des espaces inter puce 120 (figure 5a).
L’ouverture de contact peut notamment être exécutée selon une seconde séquence photo lithographique destinées à former des ouvertures 131 au niveau des secondes régions 130b. Les ouvertures 131 sont notamment traversantes et permettent d’accéder aux contacts 140 sur la face principale 100a au niveau des espaces inter puce 120.
La formation des ouvertures peut également être suivie d’une étape de remplissage desdites ouvertures par une espèce métallique, notamment du cuivre déposé par un procédé d’électrodéposition (figure 5b).
Le procédé peut également comprendre au moins une étape de fluage du film d’enrobage photosensible.
Par « fluage », on entend un traitement thermique qui comprend une élévation de température, notamment à une température supérieure à la température de transition vitreuse du matériau considéré.
Cette étape de fluage peut être réalisée immédiatement après l’étape a).
De manière alternative ou complémentaire, l’étape de fluage peut être exécutée après l’étape b). Dans ces conditions, l’étape de fluage permet de corriger des défauts susceptibles d’apparaître après l’étape b). Ces défauts peuvent notamment être dus à un mauvais dimensionnement du masque photo lithographique M ou à son mauvais alignement.
Lors de l’exécution du procédé selon la présente invention, les contraintes mécaniques exercées sur les puces sont limitées de sorte que l’intégrité mécanique de ces dernières soit préservée.
Par ailleurs, le procédé permet de découvrir intégralement la face avant des puces afin de réaliser des étapes ultérieures au niveau desdites faces.
Le procédé est par conséquent particulièrement adapté pour l’enrobage de puces comprenant des dispositifs électroluminescents au niveau de leur face avant.
En particulier, les dispositifs électroluminescents peuvent être des dispositifs électroluminescents à nano fils ou à micro fils en projection par rapport à la face avant tels que ceux décrits dans le document [1] cité à la fin de la description.
La suite de la description donne un exemple de mise en œuvre du procédé selon la présente invention réalisée par les inventeurs.
Selon cet exemple, les puces comprennent chacune sur leur face avant, une matrice de pixels de nano fils de GaN de diamètre micrométrique et de hauteur approximative de 10µm.
Chaque puce peut être hybridée, par une couche interconnections d’une épaisseur d’environ 15µm sur la face principale du substrat support. En particulier, l’hybridation est réalisée au niveau d’un circuit de commande (par exemple un circuit de commande CMOS) formé sur la face principale du substrat support.
Les puces peuvent être de forme carrée dont la côté mesure environ 21.2mm, et disposées sur la face avant selon un pas de 22mm (en d’autres termes, l’espace inter puce mesure environ 800µm).
Deux films secs photosensibles de polarité négative (« MX5000 series » vendu par la société Dupont®), et de 15 micromètre d’épaisseur, sont appliqués successivement par laminage sous vide, sur les faces avant et l’espace inter puce. Ce mode de mise en œuvre de l’étape a) permet de limiter, voire éviter, la présence de vides.
L’étape b1) comprend une insolation, par exemple avec un rayonnement ultraviolet, des secondes régions.
L’étape b2) comprend une dissolution des premières régions avec une solution chimique qui comprend du K2CO3à 0,75 %.
Des mesures réalisées avec un profilomètre mécanique après chacune des étapes ont permis de démontrer qu’à l’issue de l’étape b2), le film d’enrobage photosensible subsiste exclusivement dans l’espace inter puce, et est en retrait par rapport aux faces avants.
[1] FR 3053530

Claims (16)

  1. Procédé d’enrobage de puces (110) reposant, par une face arrière (110b) opposée à une face avant (110a), sur une face principale (100a) d’un substrat support (100), et séparées les unes des autres par un espace inter puce (120), le procédé comprend les étapes suivantes :
    a) une étape de formation d’un film d’enrobage photosensible (130) en recouvrement des faces avant et des espaces inter puce (120),
    b) une première séquence photo lithographique qui comprend une sous-étape b1) d’insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d’enrobage photosensible (130) de manière à conserver ledit film exclusivement au niveau des espaces inter puce (120) et, avantageusement en affleurement ou en retrait par rapport aux faces avant (110a).
  2. Procédé selon la revendication 1, dans lequel le procédé comprend en outre une étape de fluage du film d’enrobage photosensible (130), avantageusement exécutée entre les étapes a) et b) ou après l’étape b).
  3. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d’enrobage photosensible (130) comprend une application, sous vide, d’un film sec fait d’un matériau photosensible, de préférence par laminage sous vide.
  4. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d’enrobage photosensible (130) comprend l’étalement d’un matériau liquide par enduction centrifuge.
  5. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d’enrobage photosensible (130) comprend la pulvérisation sous forme de gouttelettes d’un matériau liquide.
  6. Procédé selon l’une des revendications 1 à 5, dans lequel le film d’enrobage photosensible (130) présente un module d’Young de 100 à 100 000 fois inférieur à celui du substrat support (100).
  7. Procédé selon l’une des revendications 1 à 6, dans lequel le film d’enrobage photosensible (130) présente une tonalité négative, et, à l’issue de l’étape a), est d’une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale (100a) et la face avant (110a) d’une puce.
  8. Procédé selon l’une des revendications 1 à 7, dans lequel le film d’enrobage photosensible (130) présente une tonalité positive.
  9. Procédé selon la revendication 8, dans lequel, à l’issue de l’étape a), le film d’enrobage photosensible (130) est d’une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale (100a) et la face avant (110a) d’une puce.
  10. Procédé selon la revendication 8, dans lequel, à l’issue de l’étape a), le film d’enrobage photosensible (130) est d’une épaisseur E supérieure à une hauteur H mesurée entre la face principale (100a) et la face avant (110a) d’une puce.
  11. Procédé selon la revendication 10, dans lequel la sous-étape b1) est exécutée de sorte qu’à l’issue de la sous-étape b2), le film d’enrobage photosensible (130) restant au niveau des espaces inter puce (120) soit en retrait par rapport aux faces avant.
  12. Procédé selon l’une des revendications 8 à 11, dans lequel le procédé comprend également une étape c) d’ouverture de contacts sur la face principale (100a) au niveau des espaces inter puce (120).
  13. Procédé selon la revendication 12, dans lequel l’étape c) comprend une seconde séquence photo lithographique.
  14. Procédé selon l’une des revendications 1 à 13, dans lequel les puces (110) comprennent des dispositifs électroluminescents.
  15. Procédé selon la revendication 14, dans lequel les dispositifs électroluminescents comprennent des nano fils ou des micro fils en projection par rapport à la face avant (110a).
  16. Procédé selon l’une des revendications 1 à 15, dans lequel le circuit de commande comprend des circuits de commande destinés à interconnecter les puces (110) pour les commander.
FR1902486A 2019-03-12 2019-03-12 Procédé d’enrobage de puces Active FR3093861B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1902486A FR3093861B1 (fr) 2019-03-12 2019-03-12 Procédé d’enrobage de puces
EP20725802.1A EP3921862A1 (fr) 2019-03-12 2020-03-02 Procede d'enrobage de puces
US17/435,102 US11955585B2 (en) 2019-03-12 2020-03-02 Method for coating chips
PCT/FR2020/050410 WO2020183090A1 (fr) 2019-03-12 2020-03-02 Procede d'enrobage de puces
TW109107858A TW202105538A (zh) 2019-03-12 2020-03-10 用於晶片之塗層方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902486A FR3093861B1 (fr) 2019-03-12 2019-03-12 Procédé d’enrobage de puces
FR1902486 2019-03-12

Publications (2)

Publication Number Publication Date
FR3093861A1 true FR3093861A1 (fr) 2020-09-18
FR3093861B1 FR3093861B1 (fr) 2021-09-17

Family

ID=67107845

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1902486A Active FR3093861B1 (fr) 2019-03-12 2019-03-12 Procédé d’enrobage de puces

Country Status (5)

Country Link
US (1) US11955585B2 (fr)
EP (1) EP3921862A1 (fr)
FR (1) FR3093861B1 (fr)
TW (1) TW202105538A (fr)
WO (1) WO2020183090A1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
US20110151623A1 (en) * 2009-12-17 2011-06-23 Yoshimi Takahashi Exposed mold
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
FR3031242A1 (fr) * 2014-12-29 2016-07-01 Aledia Procede de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US20170170373A1 (en) * 2015-12-15 2017-06-15 Innolux Corporation Light-emitting diode and display device manufactured from the light-emitting diode
FR3053530A1 (fr) 2016-06-30 2018-01-05 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
JP2018067659A (ja) * 2016-10-20 2018-04-26 日立化成株式会社 半導体装置の製造方法
US20180166491A1 (en) * 2015-06-15 2018-06-14 Sony Corporation Semiconductor device, electronic device, and manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
US20110151623A1 (en) * 2009-12-17 2011-06-23 Yoshimi Takahashi Exposed mold
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
FR3031242A1 (fr) * 2014-12-29 2016-07-01 Aledia Procede de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US20180166491A1 (en) * 2015-06-15 2018-06-14 Sony Corporation Semiconductor device, electronic device, and manufacturing method
US20170170373A1 (en) * 2015-12-15 2017-06-15 Innolux Corporation Light-emitting diode and display device manufactured from the light-emitting diode
FR3053530A1 (fr) 2016-06-30 2018-01-05 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
JP2018067659A (ja) * 2016-10-20 2018-04-26 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20220149245A1 (en) 2022-05-12
US11955585B2 (en) 2024-04-09
TW202105538A (zh) 2021-02-01
WO2020183090A1 (fr) 2020-09-17
EP3921862A1 (fr) 2021-12-15
FR3093861B1 (fr) 2021-09-17

Similar Documents

Publication Publication Date Title
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
WO2008155231A1 (fr) Dispositif comportant des composants integres encastres dans des cavites d ' une plaquette semi-conductrice d ' accueil et procede correspondant
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2943177A1 (fr) Procede de fabrication d'une structure multicouche avec report de couche circuit
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP3692577B1 (fr) Procede de report de structures electroluminescentes
EP2397530B1 (fr) Procédé de collage calibré en épaisseur entre au moins deux substrats
FR3093861A1 (fr) Procédé d’enrobage de puces
EP3035378B1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée et dispositif électronique fabriqué par le procédé
EP3944294A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP1692716B1 (fr) Collage moleculaire de composants microelectroniques sur un film polymere
WO2012120448A1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
EP4280275A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR3135728A1 (fr) Procede de collage temporaire
EP4280274A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP4280264A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
WO2004057667A2 (fr) Procede de reroutage de dispositifs microelectroniques sans lithographie
WO2020193903A1 (fr) Procede de fabrication d'une structure
WO2019170987A1 (fr) Procede de realisation d'une bille de brasure sur une face d'un substrat
WO2022229830A1 (fr) Procédé de réalisation d'une structure d'interconnexion à plots entre microcircuits
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
FR2969374A1 (fr) Procédé d'assemblage de deux circuits intégrés et structure correspondante

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200918

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6