WO2020183090A1 - Procede d'enrobage de puces - Google Patents

Procede d'enrobage de puces Download PDF

Info

Publication number
WO2020183090A1
WO2020183090A1 PCT/FR2020/050410 FR2020050410W WO2020183090A1 WO 2020183090 A1 WO2020183090 A1 WO 2020183090A1 FR 2020050410 W FR2020050410 W FR 2020050410W WO 2020183090 A1 WO2020183090 A1 WO 2020183090A1
Authority
WO
WIPO (PCT)
Prior art keywords
coating film
chips
photosensitive coating
inter
chip
Prior art date
Application number
PCT/FR2020/050410
Other languages
English (en)
Inventor
Aurélien Suhm
Maxime Argoud
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to EP20725802.1A priority Critical patent/EP3921862A1/fr
Priority to US17/435,102 priority patent/US11955585B2/en
Publication of WO2020183090A1 publication Critical patent/WO2020183090A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the invention relates to a method for coating microchips transferred onto a support substrate.
  • the present invention relates to a chip coating process making it possible to preserve the integrity, for example mechanical integrity, of said chips.
  • the method according to the present invention is advantageously implemented to coat chips exhibiting mechanical fragility with regard to the methods known from the state of the art.
  • the coating method comprises a first step (FIG. La) of assembling the chips 11 on a main face of the support substrate 10.
  • the chips are assembled on the main face of the support by their rear face, opposite their face. before, and are spaced from each other by spaces, called inter-chip spaces.
  • a second step, illustrated in FIG. 1b, comprises the formation of a coating film 12 for the chips, covering the front faces of said chips and the inter-chip spaces.
  • the coating film may in particular comprise an epoxy composite material loaded with silica beads.
  • the second step is followed by a third step intended to expose contact areas 11a at the level of the front face of the chips (figure le)
  • the third step comprises, in this regard, a step of thinning and planarization of the coating film.
  • This step is generally implemented in order to allow the realization of subsequent micro-manufacturing steps such as steps photolithography, deposition or even etching, or even transfer of other functional chips.
  • the thinning and planarization step comprises in particular a mechanical abrasion of the coating film which, when it is completed, reaches the front face of the chips.
  • the method can comprise a fourth and last step of removing the support substrate and cutting at the level of inter-chip spaces.
  • the formation of the coating film generally involves heating to temperatures of the order of 150 ° C, or even 200 ° C which are not compatible with certain types of chips, among which there may be mentioned light-emitting diodes.
  • organic and more generally devices made in organic electronics.
  • a difference between the thermal expansion coefficients of the support substrate and of the coating film can generate, under the effect of this heating, stresses, and more particularly detachment of the chips.
  • the coating films used in the process known from the state of the art are generally composites comprising a polymer matrix, usually of epoxy type, loaded with silica beads.
  • a polymer matrix usually of epoxy type
  • silica beads due to the presence of these beads of known mean diameter, this solution limits the reduction in size of the inter-chip space of the order of 500 ⁇ m (5 times the conventional mean diameter of the beads).
  • the third step is likely to weaken, or even render inoperative, the chips when the latter have low mechanical strength.
  • the chips comprise electroluminescent devices, and more particularly electroluminescent devices with microwires or nanowires as described in document [1] cited at the end of the description.
  • the third step does not make it possible to keep said coating film exclusively. at the level of the inter-chip spaces and, set back from the front faces of the chips, without degrading said front faces.
  • An aim of the present invention is therefore to provide a chip coating process which makes it possible to uncover the front face of the chips while preserving the integrity of the latter.
  • Another aim of the present invention is to provide a method for coating chips present exclusively in an inter-chip space, and advantageously flush with or set back from the front face of said chips.
  • Another object of the present invention is to provide a chip coating method for which the thermal budget is reduced compared to the method known in the art.
  • Another aim of the present invention is to propose a chip coating method making it possible to reduce the inter-chip space.
  • the objects of the present invention are, at least in part, achieved by a chip coating process resting, by a rear face opposite a front face, on a main face of a substrate, and separated from each other by an inter-chip space, the method comprising the following steps:
  • a first photolithographic sequence which comprises a sub-step b1) of exposure, and a sub-step b2) of dissolution, said sequence leading to a partial removal of the photosensitive coating film so as to keep said film exclusively at the level of the inter-chip spaces and, advantageously flush with or set back from the front faces.
  • the insolation sub-step b1) is carried out by means of radiation, in particular light radiation in the ultraviolet range.
  • This exposure step depending on the tone of the photosensitive coating film (the tone may be positive or negative), makes it possible, within said film, to discriminate, in terms of solubility, the first regions, in line with the front faces, second regions overlapping the inter-chip spaces.
  • step b1) is carried out so that the first regions are soluble in a given solvent, and that the second regions are resistant to the latter.
  • the method according to the present invention makes it possible to discover the front faces, and to keep the photosensitive coating film only at the level of the inter-chip spaces, without applying any mechanical force to the chips.
  • the method according to the present invention therefore makes it possible to preserve the mechanical integrity of the chips, and can, in this regard, be implemented to coat chips having on their surface elements (material and / or structure) having low mechanical resistance. .
  • the thickness of the photosensitive coating film at the level of the inter-chip spaces is less than or equal to a height H measured between the front face and the main face.
  • a height H measured between two essentially parallel faces corresponds to the shortest distance between the two faces.
  • the method further comprises a step of creeping the photosensitive coating film, advantageously carried out between steps a) and b), or after step b).
  • the formation of the photosensitive coating film comprises an application, under vacuum, of a dry film made of a photosensitive material, preferably by vacuum lamination.
  • the formation of the coating film according to this embodiment makes it possible to fill the entire inter-chip space by limiting, or even eliminating, the formation of voids at the level of the inter-chip spaces.
  • the temperatures involved of around one hundred degrees Celsius make it possible to maintain the integrity of temperature-sensitive materials (for example organic materials) as well as to limit the relative expansion when the chip and the substrate are each made of materials having a different coefficient of thermal expansion.
  • the film used is preferably not loaded, in particular with silica beads (conventional photosensitive resin), it is possible to consider a narrowing of the inter-chip space.
  • the formation of the photosensitive coating film comprises the spreading of a liquid material by centrifugal coating.
  • the formation of the photosensitive coating film comprises spraying in the form of droplets of a liquid material.
  • the photosensitive coating film has a Young's modulus of an order of magnitude of 100 to 100,000 times lower than that of the support substrate.
  • the constraints liable to be imposed by the photosensitive coating film are not such as to generate detachment of the chips at the level of the main surface.
  • the photosensitive coating film has a negative tone, and, at the end of step a), is of a thickness E less than or equal to a height H measured between the main face and the front face of a chip.
  • a film of negative tone (negative tone) makes it possible, during the exposure of said film at the level of the inter-chip space, to crosslink said film, and consequently to keep a film that is more chemically stable at the level of the inter-chip space.
  • the photosensitive coating film has a positive tone.
  • the photosensitive coating film has a thickness E less than or equal to a height H measured between the main face and the front face of a chip.
  • the photosensitive coating film has a thickness E greater than a height H measured between the main face and the front face of a chip.
  • the sub-step b1) is executed so that at the end of the sub-step b2), the photosensitive coating film remaining at the level of the inter-chip spaces is set back relative to on the front panels.
  • the method also comprises a step c) of opening contacts on the main face at the level of the inter-chip spaces.
  • step c) comprises a second photolithographic sequence.
  • the chips include electroluminescent devices.
  • the electroluminescent devices comprise nanowires or microwires in projection with respect to the front face.
  • control circuit comprises control circuits intended to interconnect the chips or as a control circuit for the chip.
  • FIGS. 2a to 2d are schematic representations of the steps of a chip coating method according to a first variant of the present invention, the various views relating to this method represent the chips and / or the support substrate according to a plane of cut perpendicular to the main face of the support substrate and / or the front face of the chips, this first variant uses a photosensitive coating film of negative tone;
  • FIGS. 3a to 3d are schematic representations of the steps of a chip coating method according to a second variant of the present invention, the various views relating to this method represent the chips and / or the support substrate according to a plane of cut perpendicular to the main face of the support substrate and / or the front face of the chips, this second variant uses a photosensitive coating film of positive tone;
  • FIGS. 4a and 4b are schematic representations, respectively, of an exemplary embodiment of step a) and of sub-step b1) involving a photosensitive coating film of positive tone and of a thickness greater than the height H;
  • FIGS. 5a and 5b are schematic representations illustrating the making of contact at the level of the inter-chip space.
  • the invention relates to a method of embedding chips involving the formation of a photosensitive coating film and the implementation of a photolithography sequence for uncovering the front faces of the chips.
  • This method unlike the methods known from the state of the art, does not involve mechanical abrasion of the coating film so that the mechanical integrity of the chips is preserved.
  • FIGS. 2a-2d and 3a-3d represent the different steps of the chip coating process according to the present invention.
  • the method comprises in particular the provision of a support substrate 100 on one face of which, called the main face 100a, rest, by their rear face 110b, chips 110 (FIGS. 2a and 3a).
  • Chips 110 also include a front face 110a opposite to the rear face 110b.
  • the chips 110 can be arranged on the main face 100a in a matrix fashion.
  • matrix arrangement is understood to mean a mesh with N rows and M columns.
  • the chips 110 may have been transferred onto the support substrate 100 collectively or individually.
  • the support substrate 100 can comprise a semiconductor material, an insulating material.
  • the support substrate 100 can comprise silicon on one face of which (in particular the main face 100a) microelectronic devices are formed.
  • the microelectronic devices can in particular comprise control circuits intended to be interconnected with the chips 110.
  • each control circuit can be paired (or interconnected) with one or more chips 110.
  • the one or more chips 110 rest (s) on said control circuit.
  • the arrangement of chips 110 on the main face 100a of the support substrate 100 reproduce the arrangement of the control circuits.
  • the chips 110 resting on the main face 100a are distant from each other, and therefore separated from each other, by an inter-chip space 120.
  • the inter-chip space formed at the level of the main face 100a and between the chips 110 is also set back with respect to the front faces 110a of said chips 110.
  • said setback corresponds to a height H measured between the main face 100a and the front face 110a.
  • the method according to the present invention comprises a step a) of forming a photosensitive coating film 130 covering the front faces 110a and the inter-chip space 120 (FIGS. 2b and 3b).
  • photosensitive coating film is understood to mean a film on which it is possible to delimit patterns by a photolithographic sequence.
  • a photolithographic sequence comprises an exposure, in particular an exposure to radiation, for example light, of specific regions through a mask, as well as a dissolution step.
  • step a) of forming the photosensitive coating film 130 may in particular comprise an application, under vacuum, of a dry film made of a photosensitive material. This formation can be done by rolling, for example.
  • under vacuum is meant a pressure of less than 1.10 4 Pa.
  • the dry film can in particular comprise a film like "cells wide MX5000" sold by the company Dupont ®.
  • the invention is however not limited to this example, and those skilled in the art will be able to select other photosensitive dry films and use them to carry out the present invention.
  • This method of applying a film under vacuum is relatively compliant, and also makes it possible to limit the formation of voids (“voids” according to the English terminology).
  • voids according to the English terminology.
  • the photosensitive coating film faithfully follows the topology imposed by the chips 110.
  • moderate heating for example at a temperature below 120 ° C., can also be imposed during application of the dry film.
  • an unfilled photosensitive coating film makes it possible to consider a reduction in inter-chip spaces 120.
  • step a) of forming the photosensitive coating film 130 may comprise the spreading of a photolithographic resin by centrifugal coating (“Spin coating” according to the English terminology).
  • step a) of forming the photosensitive coating film 130 may comprise the spreading of a photolithographic resin by spraying (“spray coating” according to the English terminology) in the form of droplets of said spray. resin.
  • spraying in the form of droplets can advantageously be replaced by the use of a doctor blade or a slot die (“slot die” according to Anglo-Saxon terminology).
  • the photolithographic resin may include a negative tone resin or a positive tone resin.
  • a resin of negative tone can comprise at least one of the elements chosen from: “MX5000 series” and “WBR series” sold by the company Dupont, “SINR series” sold by the company ShinEtsu, “LQ.C series” sold by the company ECSC, “THB N series” sold by the company JSR Micro, “AL-X2000 series” sold by the company AGC, “LTC9300 series” sold by the company Fujifilm, “SU8 series” sold by the company MicroChem.
  • a resin of positive tone can comprise at least one of the elements chosen from: “THB P series” and “PFR IX series” sold by the company JSR Micro, “4500 series” sold by the company AZ, “TELR series” »Sold by the company TOK.
  • the material forming the photosensitive coating film may have a Young's modulus of an order of magnitude of 100 to 100,000 times lower than that of the support substrate 100.
  • the method according to the present invention also comprises the execution of a first photolithographic sequence b) ( Figures 2c, 2d, 3c and 3d).
  • the first photolithographic sequence comprises in particular: b1) a substep of exposure to radiation R through a mask
  • the first photolithographic sequence leads to a partial removal of the photosensitive coating film, in particular of the first portions 130a, so as to keep second portions 130b of said film exclusively at the level of the inter-chip spaces 120.
  • the first photolithographic sequence can advantageously be carried out so that at the end of said film sequence 130, the second portions 130b are set back relative to the front faces 110a.
  • the second portions 130b have a thickness less than the height H.
  • the photolithographic coating film may, at the end of step a), have a thickness E less than the height H.
  • FIGS. 4a and 4b are schematic representations, respectively of step a) and of sub-step b1).
  • FIG. 4a illustrates in particular a step of forming a photosensitive coating film of positive tone covering the front faces 110a and the inter-chip spaces.
  • the thickness of said film is greater than the height H.
  • This film can be obtained by applying, under vacuum, one or more dry films so as to achieve the desired thickness.
  • Sub-step b1), illustrated in FIG. 4b, can then be carried out by focusing the light radiation at the level of the first portions 130a and an upper section A of the second portions 130b (FIG. 4b) of the photosensitive coating film so that only a lower section B (interposed between the upper section A and the main face 100a) of the second portions 130b is resistant to the dissolution carried out during the sub-step b2). This result is obtained for a coating film that is both compliant and non-compliant with the surface on which it rests.
  • the exposure sub-step b1) can be carried out by means of light radiation R, in particular light radiation in the ultraviolet range, projected onto the photosensitive coating film through a photolithographic mask M (FIGS. 2c and 3c ).
  • This exposure step depending on the tone of the photosensitive coating film (the tone may be positive or negative), allows, within said film, to discriminate in terms of solubility of the first regions directly above the front faces, second regions overlapping the inter-chip spaces.
  • step b1) is carried out so that the first regions are soluble in a given solvent, and that the second regions are resistant to the latter.
  • the method according to the present invention makes it possible to uncover the front faces, and to keep the photosensitive coating film only at the level of the inter-chip spaces, without applying any mechanical force to the chips 110.
  • the method according to the present invention therefore makes it possible to preserve the mechanical integrity of the chips 110, and can, in this regard, be implemented to coat chips 110 having low mechanical strength.
  • a photosensitive coating film of negative tone involves during the execution of step b1) to insulate the second regions 130b so as to make the latter resistant to the dissolution of the sub-step b2 ).
  • the photolithographic mask must mask the first regions 130a and allow the exposure of the second regions 130b.
  • a photosensitive coating film of positive tone involves during the execution of step b1) to insulate the first regions 130a so as to make the latter sensitive to the dissolution of sub-step b2) .
  • the photolithographic mask must mask the second regions 130a and allow the exposure of the first regions 130b.
  • a photosensitive coating film of positive tone advantageously makes it possible to open contacts 140 on the main face 100a at the level of the inter-chip spaces 120 (FIG. 5a).
  • the contact opening can in particular be performed according to a second photolithographic sequence intended to form openings 131 at the level of the second regions 130b.
  • the openings 131 are in particular through and allow access to the contacts 140 on the main face 100a at the level of the inter-chip spaces 120.
  • the formation of the openings can also be followed by a step of filling said openings with a metallic species, in particular copper deposited by an electrodeposition process (FIG. 5b).
  • a metallic species in particular copper deposited by an electrodeposition process (FIG. 5b).
  • the method can also include at least one step of creeping the photosensitive coating film.
  • creep is understood to mean a heat treatment which comprises a rise in temperature, in particular at a temperature above the glass transition temperature of the material considered.
  • This creep step can be carried out immediately after step a).
  • the creep step can be performed after step b). Under these conditions, the creep step makes it possible to correct faults liable to appear after step b). These defects can in particular be due to a bad dimensioning of the photolithographic mask M or to its bad alignment.
  • the method makes it possible to fully discover the front face of the chips in order to carry out subsequent steps at said faces.
  • the process is therefore particularly suitable for coating chips comprising electroluminescent devices at their front face.
  • the electroluminescent devices may be electroluminescent devices with nanowires or microwires in projection relative to the front face, such as those described in document [1] cited at the end of the description.
  • the chips each comprise, on their front face, a matrix of GaN nanowires pixels of micrometric diameter and of approximate height of 10 ⁇ m.
  • Each chip can be hybridized, by an interconnection layer with a thickness of about 15 ⁇ m on the main face of the support substrate.
  • the hybridization is carried out at the level of a control circuit (for example a CMOS control circuit) formed on the main face of the support substrate.
  • a control circuit for example a CMOS control circuit
  • the chips can be square in shape with the side measuring about 21.2mm, and arranged on the front face in a pitch of 22mm (in other words, the inter-chip space measures about 800pm).
  • step a) Two photosensitive dry films of negative polarity ( "MX5000 cells wide” sold by DuPont ®) and 15 micrometer thick, are successively applied by vacuum lamination, on the front and space inter chip. This implementation of step a) makes it possible to limit, or even avoid, the presence of voids.
  • Step b1) comprises exposure, for example with ultraviolet radiation, of the second regions.
  • Step b2) comprises dissolving the first regions with a chemical solution which comprises 0.75% K2CO3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

L'invention concerne un procédé d'enrobage de puces (110)reposant, par une face arrière opposée à une face avant, sur une face principale d'un substrat support (100), et séparées les unes des autres par un espace inter puce, le procédé comprend les étapes suivantes: a) une étape de formation d'un film d'enrobage photosensible en recouvrement des faces avant et des espaces inter puce, b) une première séquence photo lithographique qui comprend une sous- étape b1) d'insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d'enrobage photosensiblede manière à conserver ledit film exclusivement au niveau des espaces inter puceet, avantageusement en retrait par rapport aux faces avant.

Description

Description
Titre : PROCEDE D'ENROBAGE DE PUCES
DOMAINE TECHNIQUE
L'invention concerne un procédé d'enrobage de puces reportées sur un substrat support. En particulier, la présente invention concerne un procédé d'enrobage de puces permettant de préserver l'intégrité, par exemple l'intégrité mécanique, desdites puces.
Notamment, le procédé selon la présente invention est avantageusement mis en œuvre pour enrober des puces présentant une fragilité mécanique au regard des procédés connus de l'état de la technique.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
Un procédé d'enrobage de puces connu de l'état de la technique est illustré aux figures la à ld.
Le procédé d'enrobage comprend une première étape (figure la) d'assemblage des puces 11 sur une face principale du substrat support 10. En particulier, les puces sont assemblées sur la face principale du support par leur face arrière, opposée à leur face avant, et sont espacées les unes des autres par des espaces, dit espaces inter puce.
Une deuxième étape, illustrée à la figure lb, comprend la formation d'un film d'enrobage 12 des puces, en recouvrement des faces avant desdites puces et des espaces inter puce. Le film d'enrobage peut notamment comprendre un matériau composite époxy chargé en billes de silice.
La deuxième étape est suivie d'une troisième étape destinée à exposer des zones de contact lia au niveau de la face avant des puces (figure le)
La troisième étape comprend, à cet égard, une étape d'amincissement et de planarisation du film d'enrobage. Cette étape est généralement mise en œuvre afin de permettre la réalisation d'étapes subséquentes de micro fabrication telles que des étapes de photolithographie, de dépôt ou encore de gravure, voire de report d'autres puces fonctionnelles.
L'étape d'amincissement et de planarisation comprend notamment une abrasion mécanique du film d'enrobage qui, lorsqu'elle est menée à son terme, atteint la face avant des puces.
Enfin, le procédé peut comprendre une quatrième et dernière étape de retrait du substrat support et de découpe au niveau d'espaces inter puce.
Ce procédé connu de l'état de la technique n'est toutefois pas satisfaisant.
En effet, la formation du film d'enrobage implique en général un chauffage à des températures de l'ordre de 150°C, voire 200°C qui ne sont pas compatibles avec certains type de puces, parmi lesquelles on peut citer les diodes électroluminescentes organiques, et de manière plus générale les dispositifs réalisés en électronique organique.
Par ailleurs, une différence entre les coefficients d'expansion thermique du substrat support et du film d'enrobage peut générer, sous l'effet de ce chauffage, des contraintes, et plus particulièrement un décollement des puces.
Afin de pallier ce problème, les films d'enrobage mis en œuvre dans le procédé connu de l'état de la technique sont généralement des composites comportant une matrice polymère, habituellement de type époxy, chargées en billes de silice. Cependant, du fait de la présence de ces billes de diamètre moyen connu, cette solution limite la réduction de taille de l'espace inter puce de l'ordre de 500pm (5 fois le diamètre moyen classique des billes).
En outre, la troisième étape est susceptible de fragiliser, voire de rendre inopérantes, les puces lorsque ces dernières présentent une faible résistance mécanique.
Ceci est notamment le cas lorsque les puces comprennent des dispositifs électroluminescents, et plus particulièrement des dispositifs électroluminescents à micro fils ou à nano fils tels que décrits dans le document [1] cité à la fin de la description.
Par surcroît, la troisième étape, telle que proposée dans le procédé connu de l'état de la technique, ne permet pas de conserver ledit film d'enrobage exclusivement au niveau des espaces inter puce et, en retrait par rapport aux faces avants des puces, sans dégrader lesdites faces avants.
Un but de la présente invention est donc de proposer un procédé d'enrobage de puces qui permet de découvrir la face avant des puces tout en préservant l'intégrité de ces dernières.
Un autre but de la présente invention est de proposer un procédé d'enrobage de puces présent exclusivement dans un espace inter puce, et avantageusement en affleurement ou en retrait de la face avant desdites puces.
Un autre but de la présente invention est de proposer un procédé d'enrobage des puces pour lequel le budget thermique est réduit par rapport au procédé connu de la technique.
Un autre but de la présente invention est enfin de proposer un procédé d'enrobage de puces permettant de réduire l'espace inter puce.
EXPOSÉ DE L'INVENTION
Les buts de la présente invention sont, au moins en partie, atteints par un procédé d'enrobage de puces reposant, par une face arrière opposée à une face avant, sur une face principale d'un substrat, et séparées les unes des autres par un espace inter puce, le procédé comprenant les étapes suivantes :
a) une étape de formation d'un film d'enrobage photosensible en recouvrement des faces avant et des espaces inter puce,
b) une première séquence photo lithographique qui comprend une sous- étape bl) d'insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d'enrobage photosensible de manière à conserver ledit film exclusivement au niveau des espaces inter puce et, avantageusement en affleurement ou en retrait par rapport aux faces avant.
Il est entendu, sans qu'il soit nécessaire de le préciser, que dès lors que les puces reposent sur la face principale du substrat support, lesdites puces sont en projection par rapport à ladite face principale. En d'autres termes, l'espace inter puce formé au niveau de la face principale et entre les puces est également en retrait par rapport aux faces avant desdites puces.
La sous-étape d'insolation bl) est réalisée au moyen d'un rayonnement, notamment un rayonnement lumineux dans le domaine ultraviolet. Cette étape d'insolation, dépendamment de la tonalité du film d'enrobage photosensible (la tonalité pouvant être positive ou négative), permet, au sein dudit film, de discriminer, en termes de solubilité, les premières régions, à l'aplomb des faces avant, des secondes régions en recouvrement des espaces inter puce. En particulier, l'étape bl) est exécutée de sorte que les premières régions soient solubles dans un solvant donné, et que les secondes régions résistent à ce dernier.
Ainsi, le procédé selon la présente invention permet de découvrir les faces avant, et de ne conserver le film d'enrobage photosensible qu'au niveau des espaces inter puce, sans appliquer d'effort mécanique sur les puces. Le procédé selon la présente invention permet donc de préserver l'intégrité mécanique des puces, et peut, à cet égard, être mis en œuvre pour enrober des puces présentant à leur surface des éléments (matériau et/ou structure) présentant une faible résistance mécanique.
Par ailleurs, il est également possible, selon ce procédé, de former un enrobage, uniquement au niveau des espaces inter puce, et en affleurement ou en retrait par rapport à la face avant des puces. Il est ainsi possible de procéder à l'exécution d'étapes de fabrication supplémentaires sur une surface relativement plane, notamment lorsque l'enrobage est en affleurement avec les faces avants dans des puces.
En d'autres termes, à l'issue de l'étape b), l'épaisseur du film d'enrobage photosensible au niveau des espaces inter puce est inférieure ou égale à une hauteur H mesurée entre la face avant et la face principale.
Une hauteur H mesurée entre deux faces essentiellement parallèles correspond à la distance la plus courte entre les deux faces.
Un tel résultat ne peut être obtenu via un procédé impliquant un amincissement par abrasion mécanique. Selon un mode de mise en œuvre, le procédé comprend en outre une étape de fluage du film d'enrobage photosensible, avantageusement exécutée entre les étapes a) et b), ou après l'étape b).
Selon un mode de mise en œuvre, la formation du film d'enrobage photosensible comprend une application, sous vide, d'un film sec fait d'un matériau photosensible, de préférence par laminage sous vide.
La formation du film d'enrobage selon ce mode de mise en œuvre permet de remplir la totalité de l'espace inter puce en limitant, voire supprimant, la formation de vides au niveau des espaces inter puce.
Par ailleurs, selon ce mode de mise en œuvre, les températures impliquées d'une centaine de degré Celsius permettent de conserver l'intégrité de matériaux sensibles à la température (par exemple des matériaux organiques) ainsi que de limiter la dilatation relative dès lors que le puce et le substrat sont faits chacun de matériaux présentant un coefficient d'expansion thermique différent.
Par ailleurs, le film mis en œuvre n'étant préférentiellement pas chargé, notamment avec des billes de silice (résine classique photosensible), il est possible de considérer un rétrécissement de l'espace inter puce.
Selon un mode de mise en œuvre, la formation du film d'enrobage photosensible comprend l'étalement d'un matériau liquide par enduction centrifuge.
Selon un mode de mise en œuvre, la formation du film d'enrobage photosensible comprend la pulvérisation sous forme de gouttelettes d'un matériau liquide.
Selon un mode de mise en œuvre, le film d'enrobage photosensible présente un module d'Young d'un ordre de grandeur de 100 à 100 000 fois inférieur à celui du substrat support.
Ainsi, les contraintes susceptibles d'être imposées par le film d'enrobage photosensible ne sont pas de nature à générer un décollement des puces au niveau de la surface principale.
Selon un mode de mise en œuvre, le film d'enrobage photosensible présente une tonalité négative, et, à l'issue de l'étape a), est d'une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale et la face avant d'une puce. Un film de tonalité négative (tonalité négative) permet lors de l'insolation dudit film au niveau de l'espace inter puce de réticuler ledit film, et par conséquent de conserver un film plus stable chimiquement au niveau de l'espace inter puce.
Selon un mode de mise en œuvre, le film d'enrobage photosensible présente une tonalité positive.
Selon un mode de mise en œuvre, à l'issue de l'étape a), le film d'enrobage photosensible est d'une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale et la face avant d'une puce.
Selon un mode de mise en œuvre, à l'issue de l'étape a), le film d'enrobage photosensible est d'une épaisseur E supérieure à une hauteur H mesurée entre la face principale et la face avant d'une puce.
Selon un mode de mise en œuvre, la sous-étape bl) est exécutée de sorte qu'à l'issue de la sous-étape b2), le film d'enrobage photosensible restant au niveau des espaces inter puce soit en retrait par rapport aux faces avant.
Selon un mode de mise en œuvre, le procédé comprend également une étape c) d'ouverture de contacts sur la face principale au niveau des espaces inter puce.
Selon un mode de mise en œuvre, l'étape c) comprend une seconde séquence photo lithographique.
Selon un mode de mise en œuvre, les puces comprennent des dispositifs électroluminescents.
Selon un mode de mise en œuvre, les dispositifs électroluminescents comprennent des nano fils ou des micro fils en projection par rapport à la face avant.
Selon un mode de mise en œuvre, le circuit de commande comprend des circuits de commande destinés à interconnecter les puces ou en tant que circuit de commande de la puce.
BRÈVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages apparaîtront dans la description qui va suivre du procédé d'enrobage de puces selon l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés dans lesquels : - les figures la à le sont des représentations schématiques des étapes d'un procédé d'enrobage de puces selon un procédé connu de l'état de la technique, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de couple perpendiculaire à la première face du substrat support et/ou la face avant des puces ;
- les figures 2a à 2d sont des représentations schématiques des étapes d'un procédé d'enrobage de puces selon une première variante de la présente invention, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de coupe perpendiculaire à la face principale du substrat support et/ou la face avant des puces, cette première variante met en œuvre un film d'enrobage photosensible de tonalité négative ;
- les figures 3a à 3d sont des représentations schématiques des étapes d'un procédé d'enrobage de puces selon une seconde variante de la présente invention, les différentes vues relatives à ce procédé représentent les puces et/ou le substrat support selon un plan de coupe perpendiculaire à la face principale du substrat support et/ou la face avant des puces, ce seconde variante met en œuvre un film d'enrobage photosensible de tonalité positive ;
- les figures 4a et 4b sont des représentations schématiques, respectivement, d'un exemple de réalisation de l'étape a) et de la sous-étape bl) impliquant un film d'enrobage photosensible de tonalité positive et d'une épaisseur supérieure à la hauteur H ;
- les figures 5a et 5b sont des représentations schématiques illustrant la prise de contact au niveau de l'espace inter puce.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
L'invention concerne un procédé d'enrobage de puces impliquant la formation d'un film d'enrobage photosensible et la mise en œuvre d'une séquence de photolithographie destinée à découvrir les faces avant des puces. Ce procédé, contrairement aux procédés connus de l'état de la technique, ne met pas en œuvre une abrasion mécanique du film d'enrobage de sorte que l'intégrité mécanique des puces est préservée.
Il est ainsi possible, selon la présente invention, de procéder à un enrobage de puces dites fragiles, et qui ne résisteraient pas aux effets d'une abrasion mécanique.
Les figures 2a-2d et 3a-3d représentent les différentes étapes du procédé d'enrobage de puces selon la présente invention.
Le procédé comprend notamment la fourniture d'un substrat support 100 sur une face duquel, dite face principale 100a, reposent, par leur face arrière 110b, des puces 110 (figures 2a et 3a).
Les puces 110 comprennent également une face avant 110a opposée à la face arrière 110b.
Les puces 110 peuvent être agencées sur la face principale 100a de manière matricielle.
Par « agencement matricielle », on entend un maillage à N lignes et M colonnes.
Les puces 110 peuvent avoir été reportées sur le substrat support 100 de manière collective ou de manière individuelle.
Les techniques de report sont connues de l'homme du métier et ne sont pas décrites plus en détails dans l'énoncé qui suit.
Le substrat support 100 peut comprendre un matériau semi-conducteur, un matériau isolant.
À titre d'exemple, le substrat support 100 peut comprendre du silicium sur une face duquel (notamment la face principale 100a) sont formés des dispositifs micro électroniques. Les dispositifs micro électroniques peuvent notamment comprendre des circuits de commande destinés à être interconnectés avec les puces 110.
Notamment, chaque circuit de commande peut être apparié (ou interconnecté) à une ou plusieurs puces 110. Dans ce cas de figure, la une ou plusieurs puces 110 repose(nt) sur ledit circuit de commande. En d'autres termes, l'agencement des puces 110 sur la face principale 100a du substrat support 100 reproduit l'agencement des circuits de commandes.
Les puces 110 reposant sur la face principale 100a sont distantes les unes des autres, et donc séparées les unes des autres, par un espace inter puce 120.
Il est entendu, sans qu'il soit nécessaire de le préciser, que dès que les puces 110 reposent sur la face principale 100a du substrat support 100, lesdites puces 110 sont en projection par rapport à ladite face principale 100a.
En d'autres termes, l'espace inter puce formé au niveau de la face principale 100a et entre les puces 110 est également en retrait par rapport aux faces avant 110a desdites puces 110. En particulier, ledit retrait correspond à une hauteur H mesurée entre la face principale 100a et la face avant 110a.
Le procédé selon la présente invention comprend une étape a) de formation d'un film d'enrobage photosensible 130 en recouvrement des faces avant 110a et de l'espace inter puce 120 (figures 2b et 3b).
Par « film d'enrobage photosensible », on entend un film sur lequel il est possible de délimiter des motifs par une séquence photo lithographique. Une séquence photo lithographique, selon les termes de la présente invention, comprend une insolation, notamment une insolation à un rayonnement, par exemple lumineux, de régions spécifiques à travers un masque, ainsi qu'une étape de dissolution.
Selon un premier exemple, l'étape a) de formation du film d'enrobage photosensible 130 peut notamment comprendre une application, sous vide, d'un film sec fait d'un matériau photosensible. Cette formation peut être faite par laminage par exemple.
Par « sous vide », on entend une pression inférieure à 1.104 Pa.
Le film sec peut notamment comprendre un film du type « MX5000 sériés » vendue par la société Dupont®.
L'invention n'est toutefois pas limitée à cet exemple, et l'homme du métier pourra sélectionner d'autres films secs photosensibles et les mettre œuvre pour réaliser la présente invention. Ce mode d'application d'un film sous vide est relativement conforme, et permet également de limiter la formation de vides (« voids » selon la terminologie anglo- saxonne). En d'autres termes, le film d'enrobage photosensible épouse fidèlement la topologie imposée par les puces 110.
Par ailleurs, un chauffage modéré, par exemple à une température inférieure à 120°C, peut également être imposé lors d'application du film sec.
En outre, un film d'enrobage photosensible non chargé permet de considérer une réduction des espaces inter puce 120.
Selon un second exemple, l'étape a) de formation du film d'enrobage photosensible 130 peut comprendre l'étalement d'une résine photo lithographique par enduction centrifuge (« Spin coating » selon la terminologie anglo-saxonne).
Selon un troisième exemple, l'étape a) de formation du film d'enrobage photosensible 130 peut comprendre l'étalement d'une résine photo lithographique par pulvérisation (« spray coating » selon la terminologie anglo-saxonne) sous forme de gouttelettes de ladite résine. Toujours selon ce troisième exemple, la pulvérisation sous forme de gouttelettes peut avantageusement être remplacée l'utilisation d'une racle ou d'une filière à fente (« slot die » selon la terminologie Anglo-Saxonne).
La résine photo lithographique peut comprendre une résine de tonalité négative ou une résine de tonalité positive.
Par exemple, une résine de tonalité négative peut comprendre au moins un des éléments choisi parmi : « MX5000 sériés » et « WBR sériés » vendues par la société Dupont, « SINR sériés » vendue par la société ShinEtsu, « LQ.C sériés » vendue par la société ECSC, « THB N sériés » vendue par la société JSR Micro, « AL-X2000 sériés » vendue par la société AGC, « LTC9300 sériés » vendue par la société Fujifilm, « SU8 sériés » vendue par la société MicroChem.
De manière équivalente, une résine de tonalité positive peut comprendre au moins un des éléments choisi parmi : « THB P sériés » et « PFR IX sériés » vendue par la société JSR Micro, « 4500 sériés » vendue par la société AZ, « TELR sériés » vendue par la société TOK. Le matériau formant le film d'enrobage photosensible peut présenter un module d'Young d'ordre de grandeur de 100 à 100 000 fois inférieur à celui du substrat support 100.
Le procédé selon la présente invention comprend également l'exécution d'une première séquence photo lithographique b) (figures 2c, 2d, 3c et 3d).
La première séquence photo lithographique comprend notamment : bl) une sous-étape d'insolation à un rayonnement R à travers un masque
M, et
b2) une sous-étape de dissolution sélective de premières portions 130a de film d'enrobage photosensible 130 à l'aplomb des faces avants 110a.
Ainsi, la première séquence photo lithographique conduit à un retrait partiel du film d'enrobage photosensible, en particulier des premières portions 130a, de manière à conserver des secondes portions 130b dudit film exclusivement au niveau des espaces inter puce 120.
La première séquence photo lithographique peut avantageusement être exécutée de sorte qu'à l'issue de ladite séquence le film 130, les secondes portions 130b soient en retrait par rapport aux faces avant 110a. En d'autres termes, les secondes portions 130b présentent une épaisseur inférieure à la hauteur H.
À cet égard, le film d'enrobage photo lithographique peut, à l'issue de l'étape a), présenter une épaisseur E inférieure à la hauteur H.
De manière alternative, l'épaisseur des secondes portions 130b, d'un film d'enrobage photosensible de tonalité positive, peut également être contrôlée via une focalisation du rayonnement d'insolation lors de l'exécution de la sous-étape bl). En particulier, les figures 4a et 4b sont des représentations schématiques, respectivement de l'étape a) et de la sous-étape bl).
La figure 4a illustre notamment une étape de formation d'un film d'enrobage photosensible de tonalité positive en recouvrement des faces avant 110a et des espaces inter puce. L'épaisseur dudit film est supérieure à la hauteur H.
Ce film peut être obtenu en appliquant, sous vide, un ou plusieurs films secs de manière à atteindre l'épaisseur désirée. La sous-étape bl), illustrée à la figure 4b, peut alors être exécutée en focalisant le rayonnement lumineux au niveau des premières portions 130a et une section supérieure A des secondes portions 130b (figure 4b) du film d'enrobage photosensible de sorte que seule une section inférieure B (intercalée entre la section supérieure A et la face principale 100a) des secondes portions 130b soit résistante à la dissolution exécutée lors de la sous-étape b2). Ce résultat est obtenu pour un film d'enrobage aussi bien conforme que non conforme à la surface sur laquelle il repose
La sous-étape d'insolation bl) peut être réalisée au moyen d'un rayonnement lumineux R, notamment un rayonnement lumineux dans le domaine ultraviolet, projeté sur le film d'enrobage photosensible à travers un masque photo lithographique M (figures 2c et 3c). Cette étape d'insolation, dépendamment de la tonalité du film d'enrobage photosensible (la tonalité pouvant être positive ou négative), permet, au sein dudit film, de discriminer en termes de solubilité des premières régions à l'aplomb des faces avant, des secondes régions en recouvrement des espaces inter puce. En particulier, l'étape bl) est exécutée de sorte que les premières régions soient solubles dans un solvant donné, et que les secondes régions résistent à ce dernier.
Ainsi, le procédé selon la présente invention permet de découvrir les faces avant, et de ne conserver le film d'enrobage photosensible qu'au niveau des espaces inter puce, sans appliquer d'effort mécanique sur les puces 110. Le procédé selon la présente invention permet donc de préserver l'intégrité mécanique des puces 110, et peut, à cet égard, être mis en œuvre pour enrober des puces 110 présentant une faible résistance mécanique.
En particulier, un film d'enrobage photosensible de tonalité négative (figure 2c) implique lors de l'exécution de l'étape bl) d'insoler les secondes régions 130b de manière à rendre ces dernières résistantes à la dissolution de la sous étape b2). En d'autres termes, le masque photo lithographique doit masquer les premières régions 130a et permettre l'insolation des secondes régions 130b.
Inversement, un film d'enrobage photosensible de tonalité positive (figure 3c) implique lors de l'exécution de l'étape bl) d'insoler les premières régions 130a de manière à rendre ces dernières sensibles à la dissolution de la sous étape b2). En d'autres termes, le masque photo lithographique doit masquer les secondes régions 130a et permettre l'insolation des premières régions 130b.
La mise en œuvre d'un film d'enrobage photosensible de tonalité positive permet avantageusement d'ouvrir des contacts 140 sur la face principale 100a au niveau des espaces inter puce 120 (figure 5a).
L'ouverture de contact peut notamment être exécutée selon une seconde séquence photo lithographique destinées à former des ouvertures 131 au niveau des secondes régions 130b. Les ouvertures 131 sont notamment traversantes et permettent d'accéder aux contacts 140 sur la face principale 100a au niveau des espaces inter puce 120.
La formation des ouvertures peut également être suivie d'une étape de remplissage desdites ouvertures par une espèce métallique, notamment du cuivre déposé par un procédé d'électrodéposition (figure 5b).
Le procédé peut également comprendre au moins une étape de fluage du film d'enrobage photosensible.
Par « fluage », on entend un traitement thermique qui comprend une élévation de température, notamment à une température supérieure à la température de transition vitreuse du matériau considéré.
Cette étape de fluage peut être réalisée immédiatement après l'étape a).
De manière alternative ou complémentaire, l'étape de fluage peut être exécutée après l'étape b). Dans ces conditions, l'étape de fluage permet de corriger des défauts susceptibles d'apparaître après l'étape b). Ces défauts peuvent notamment être dus à un mauvais dimensionnement du masque photo lithographique M ou à son mauvais alignement.
Lors de l'exécution du procédé selon la présente invention, les contraintes mécaniques exercées sur les puces sont limitées de sorte que l'intégrité mécanique de ces dernières soit préservée.
Par ailleurs, le procédé permet de découvrir intégralement la face avant des puces afin de réaliser des étapes ultérieures au niveau desdites faces. Le procédé est par conséquent particulièrement adapté pour l'enrobage de puces comprenant des dispositifs électroluminescents au niveau de leur face avant.
En particulier, les dispositifs électroluminescents peuvent être des dispositifs électroluminescents à nano fils ou à micro fils en projection par rapport à la face avant tels que ceux décrits dans le document [1] cité à la fin de la description.
La suite de la description donne un exemple de mise en œuvre du procédé selon la présente invention réalisée par les inventeurs.
Selon cet exemple, les puces comprennent chacune sur leur face avant, une matrice de pixels de nano fils de GaN de diamètre micrométrique et de hauteur approximative de 10pm.
Chaque puce peut être hybridée, par une couche interconnections d'une épaisseur d'environ 15pm sur la face principale du substrat support. En particulier, l'hybridation est réalisée au niveau d'un circuit de commande (par exemple un circuit de commande CMOS) formé sur la face principale du substrat support.
Les puces peuvent être de forme carrée dont la côté mesure environ 21.2mm, et disposées sur la face avant selon un pas de 22mm (en d'autres termes, l'espace inter puce mesure environ 800pm).
Deux films secs photosensibles de polarité négative (« MX5000 sériés » vendu par la société Dupont®), et de 15 micromètre d'épaisseur, sont appliqués successivement par laminage sous vide, sur les faces avant et l'espace inter puce. Ce mode de mise en œuvre de l'étape a) permet de limiter, voire éviter, la présence de vides.
L'étape bl) comprend une insolation, par exemple avec un rayonnement ultraviolet, des secondes régions.
L'étape b2) comprend une dissolution des premières régions avec une solution chimique qui comprend du K2CO3 à 0,75 %.
Des mesures réalisées avec un profilomètre mécanique après chacune des étapes ont permis de démontrer qu'à l'issue de l'étape b2), le film d'enrobage photosensible subsiste exclusivement dans l'espace inter puce, et est en retrait par rapport aux faces avants. REFERENCES
[1] FR 3053530

Claims

Revendications
1. Procédé d'enrobage de puces (110) reposant, par une face arrière (110b) opposée à une face avant (110a), sur une face principale (100a) d'un substrat support (100), et séparées les unes des autres par un espace inter puce (120), le procédé comprend les étapes suivantes :
a) une étape de formation d'un film d'enrobage photosensible (130) en recouvrement des faces avant et des espaces inter puce (120), le film d'enrobage photosensible (130) présentant soit une tonalité négative soit une tonalité positive, et, à l'issue de l'étape a), est d'une épaisseur E inférieure ou égale à une hauteur H mesurée entre la face principale (100a) et la face avant (110a) d'une puce,
b) une première séquence photo lithographique qui comprend une sous- étape bl) d'insolation, et une sous-étape b2) de dissolution, ladite séquence conduisant à un retrait partiel du film d'enrobage photosensible (130) de manière à conserver ledit film exclusivement au niveau des espaces inter puce (120) et, avantageusement en affleurement ou en retrait par rapport aux faces avant (110a).
2. Procédé selon la revendication 1, dans lequel le procédé comprend en outre une étape de fluage du film d'enrobage photosensible (130), avantageusement exécutée entre les étapes a) et b) ou après l'étape b).
3. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d'enrobage photosensible (130) comprend une application, sous vide, d'un film sec fait d'un matériau photosensible, de préférence par laminage sous vide.
4. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d'enrobage photosensible (130) comprend l'étalement d'un matériau liquide par enduction centrifuge.
5. Procédé selon la revendication 1 ou 2, dans lequel la formation du film d'enrobage photosensible (130) comprend la pulvérisation sous forme de gouttelettes d'un matériau liquide.
6. Procédé selon l'une des revendications 1 à 5, dans lequel le film d'enrobage photosensible (130) présente un module d'Young de 100 à 100 000 fois inférieur à celui du substrat support (100).
7. Procédé selon l'une des revendications 8 à 11, dans lequel le film d'enrobage photosensible est d'une tonalité positive, et le procédé comprend également une étape c) d'ouverture de contacts sur la face principale (100a) au niveau des espaces inter puce (120).
8. Procédé selon la revendication 7, dans lequel l'étape c) comprend une seconde séquence photo lithographique.
9. Procédé selon l'une des revendications 1 à 8, dans lequel les puces (110) comprennent des dispositifs électroluminescents.
10. Procédé selon la revendication 9, dans lequel les dispositifs électroluminescents comprennent des nano fils ou des micro fils en projection par rapport à la face avant (110a).
11. Procédé selon l'une des revendications 1 à 10, dans lequel le circuit de commande comprend des circuits de commande destinés à interconnecter les puces (110) pour les commander.
PCT/FR2020/050410 2019-03-12 2020-03-02 Procede d'enrobage de puces WO2020183090A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20725802.1A EP3921862A1 (fr) 2019-03-12 2020-03-02 Procede d'enrobage de puces
US17/435,102 US11955585B2 (en) 2019-03-12 2020-03-02 Method for coating chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902486 2019-03-12
FR1902486A FR3093861B1 (fr) 2019-03-12 2019-03-12 Procédé d’enrobage de puces

Publications (1)

Publication Number Publication Date
WO2020183090A1 true WO2020183090A1 (fr) 2020-09-17

Family

ID=67107845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2020/050410 WO2020183090A1 (fr) 2019-03-12 2020-03-02 Procede d'enrobage de puces

Country Status (5)

Country Link
US (1) US11955585B2 (fr)
EP (1) EP3921862A1 (fr)
FR (1) FR3093861B1 (fr)
TW (1) TW202105538A (fr)
WO (1) WO2020183090A1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
US20110151623A1 (en) * 2009-12-17 2011-06-23 Yoshimi Takahashi Exposed mold
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
FR3031242A1 (fr) * 2014-12-29 2016-07-01 Aledia Procede de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US20170170373A1 (en) * 2015-12-15 2017-06-15 Innolux Corporation Light-emitting diode and display device manufactured from the light-emitting diode
FR3053530A1 (fr) 2016-06-30 2018-01-05 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
JP2018067659A (ja) * 2016-10-20 2018-04-26 日立化成株式会社 半導体装置の製造方法
US20180166491A1 (en) * 2015-06-15 2018-06-14 Sony Corporation Semiconductor device, electronic device, and manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
US20110151623A1 (en) * 2009-12-17 2011-06-23 Yoshimi Takahashi Exposed mold
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
FR3031242A1 (fr) * 2014-12-29 2016-07-01 Aledia Procede de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US20180166491A1 (en) * 2015-06-15 2018-06-14 Sony Corporation Semiconductor device, electronic device, and manufacturing method
US20170170373A1 (en) * 2015-12-15 2017-06-15 Innolux Corporation Light-emitting diode and display device manufactured from the light-emitting diode
FR3053530A1 (fr) 2016-06-30 2018-01-05 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
JP2018067659A (ja) * 2016-10-20 2018-04-26 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US11955585B2 (en) 2024-04-09
FR3093861A1 (fr) 2020-09-18
TW202105538A (zh) 2021-02-01
FR3093861B1 (fr) 2021-09-17
US20220149245A1 (en) 2022-05-12
EP3921862A1 (fr) 2021-12-15

Similar Documents

Publication Publication Date Title
WO2009141327A1 (fr) Procede de realisation d'un dispositif optique a composants optoelectroniques integres
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP3692577B1 (fr) Procede de report de structures electroluminescentes
EP2397530B1 (fr) Procédé de collage calibré en épaisseur entre au moins deux substrats
EP2406815B1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP3109900A1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
EP3921862A1 (fr) Procede d'enrobage de puces
BE1023710A1 (fr) Procede de separation mecanique pour un double transfert de couche
EP2661413B1 (fr) Procede d'encapsulation d'un microcomposant
WO2023062139A1 (fr) Procédé de report d'un dispositif optoélectronique
EP3035378B1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée et dispositif électronique fabriqué par le procédé
EP3944294A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
WO2012120448A1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
EP2250670B1 (fr) Procédé de connexion électrique pour un composant muni d'inserts avec cales compensatrices
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
FR3135728A1 (fr) Procede de collage temporaire
EP3743940A1 (fr) Procede de realisation d'une bille de brasure sur une face d'un substrat
EP4280275A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP4280274A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
WO2024115528A1 (fr) Dispositif optoélectronique et son procédé de fabrication
FR2969374A1 (fr) Procédé d'assemblage de deux circuits intégrés et structure correspondante
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
CH704884B1 (fr) Substrat destiné à recevoir des contacts électriques.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20725802

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020725802

Country of ref document: EP

Effective date: 20210909