WO2003107553A1 - Cdma受信装置 - Google Patents

Cdma受信装置 Download PDF

Info

Publication number
WO2003107553A1
WO2003107553A1 PCT/JP2003/007186 JP0307186W WO03107553A1 WO 2003107553 A1 WO2003107553 A1 WO 2003107553A1 JP 0307186 W JP0307186 W JP 0307186W WO 03107553 A1 WO03107553 A1 WO 03107553A1
Authority
WO
WIPO (PCT)
Prior art keywords
noise power
interference noise
finger
averaging
slot
Prior art date
Application number
PCT/JP2003/007186
Other languages
English (en)
French (fr)
Inventor
大浦 聡
青山 明雄
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to DE60321788T priority Critical patent/DE60321788D1/de
Priority to US10/517,371 priority patent/US7352798B2/en
Priority to EP20030736069 priority patent/EP1513264B1/en
Publication of WO2003107553A1 publication Critical patent/WO2003107553A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/712Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop

Definitions

  • the present invention relates to a CDMA receiver, and more particularly, to estimating interference noise power in a CDMA receiver.
  • a receiver using the CDMA (Code Division Multiple Access) communication system estimates the signal power and interference noise power of the received signal for each finger, and calculates the signal power to interference noise power ratio (SINR) estimated based on these signals. Is used as the weight at the time of maximal ratio combining. A decrease in the accuracy of the SINR estimation degrades the accuracy of the maximum ratio combining and causes deterioration of the reception characteristics. Therefore, it is necessary to improve the estimation accuracy of the signal power and the interference noise power.
  • CDMA Code Division Multiple Access
  • the signal power and the interference noise power are usually estimated at regular intervals, for example, on a slot basis.
  • the estimation accuracy of signal power and interference noise power in one slot is low because a limited measurement section such as a pilot signal is used.
  • As a method for improving the estimation accuracy of the signal power and the interference noise power there is a technique of averaging the estimated values obtained in one slot among a plurality of slots.
  • the present invention focuses on improving the estimation accuracy of interference noise power, thereby improving the accuracy of SINR estimation, and preventing deterioration of the characteristics of the CDMA receiver.
  • FIG. 8 shows an example of a receiving device configured to average and estimate interference noise power among a plurality of slots.
  • n is a natural number less than or equal to N
  • the interference noise power estimated one slot before is stored in the interference noise power memory 809 one slot before
  • the interference noise power 8 0 7—n calculated in the above and the interference noise power 8 1 0_n estimated one slot before are averaged by the interference noise power inter-slot averaging circuit 8 0 8—n .
  • the interference noise power estimate one slot before does not exist.
  • finger is valid indicates a state in which the synchronization timing is detected for the finger.
  • finger invalid means that no synchronization timing is detected for the corresponding finger.
  • the interference noise power memory before one slot 809 does not hold the interference noise power.
  • the interference noise power inter-slot averaging circuit 808-n performs averaging processing between 0 and the interference noise power in the current slot 807-n. Therefore, one slot before If there is no interference noise power estimation value, the interference noise power slot-to-slot averaging circuit
  • an object of the present invention is to provide a CDMA receiver capable of preventing degradation of reception quality by accurately estimating interference noise power even when there is no interference noise power estimation value one slot before. Is to provide.
  • the present invention is a CDMA receiving apparatus that estimates the signal power and interference noise power of a received signal for each finger, and synthesizes a demodulated signal using the signal power to interference noise power ratio estimated therefrom.
  • the interference noise power calculation means for estimating the interference noise power in the current slot for the finger, and the interference noise power estimation value for the last valid slot before the current slot for each finger are stored.
  • Averaging means for averaging the interference noise power in the current slot estimated by the interference noise power calculation means and the interference noise power estimation value stored in the storage means; Means for determining in which slot the wireless link becomes valid after the establishment of the radio link, and the interference noise power calculating means in accordance with the determination result of the determining means.
  • Providing C DMA reception apparatus characterized by comprising a switching means for storing the interference noise power in said storage means in a current slot that is.
  • the present invention provides a high-precision interference noise power. It realizes a CDMA (Code Division Multiple Access) receiver that improves communication quality by estimating each time.
  • FIG. 1 is a block diagram of a CDMA receiving apparatus according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram of a CDMA receiving device according to a second embodiment of the present invention.
  • FIG. 3 is a block diagram of a CDMA receiver according to a third embodiment of the present invention.
  • FIG. 4 is a block diagram of a CDMA receiving apparatus according to a fourth embodiment of the present invention.
  • FIG. 5 is a diagram showing a first estimation example of interference noise power.
  • FIG. 6 is a diagram showing a second example of estimating interference noise power.
  • FIG. 7 is a diagram showing a third example of estimating interference noise power.
  • FIG. 8 is a block diagram of an example of a conventional receiving device. BEST MODE FOR CARRYING OUT THE INVENTION
  • the switching circuit 112 will store the current intra-slot interference noise power 107-n as the past slot interference noise power memory. It is controlled by the in-slot interference noise power output control circuit 115 so as to output it to 110. Although the interference noise power of the previous slot is not estimated, In the case where the interference noise power estimated once exists, the past slot interference noise power memory 110 holds the interference noise power of the last valid slot.
  • an inter-slot averaging process is performed between the interference noise power 1 11 1-n output from the past slot interference noise power memory 110 and the current slot interference noise power estimation value 107-n. And the interference noise power can be estimated with high accuracy.
  • the interference noise power for averaging between slots is stored in the past slot interference noise power memory 110 even when the interference noise power estimation value does not exist one slot before.
  • the SINR can be estimated using the interference noise power estimated with high accuracy, so that it is possible to prevent deterioration of the reception quality.
  • a block for processing a radio band includes an antenna unit 100 for receiving a communication signal and a radio reception unit 102 for frequency-converting a radio communication signal to a baseband band.
  • the block for despreading and demodulating the baseband signal is composed of N demodulation circuits 104-1-1 to 104-N.
  • N is a natural number and is equal to the number of fingers, but here the number of N does not matter.
  • the blocks for estimating the interference noise power are estimated in the past slots, with N in-slot interference noise power calculation circuits 106-1-1 to 106-N for estimating the interference noise power in the current slot.
  • the past slot interference noise power memory 110 for holding the interference noise power, the interference noise power in the slot of the current slot and the past slot held in the past slot interference noise power memory 110 It includes N interference noise power inter-slot averaging circuits 108-1-1 to 108-N for performing inter-slot averaging processing with the interference noise power. Each time the interference noise power is input, the past slot interference noise power memory 110 overwrites the interference noise power held immediately before with a new value.
  • the in-slot interference noise power output control circuit 1 15 is a finger state notification signal 1 1 4 1 1 to 1 1 4—N output from the N demodulation circuits 10 4—1 to 10 4—N.
  • An in-slot interference noise power output control signal 1 16 is generated and output to the switching circuit 1 12.
  • the switching circuit 1 1 uses the past slot interference noise power 1 107 — 1 to 107 — N in the slot based on the in-slot interference noise power output power signal 1 Toggle output for 10
  • N signal power calculation circuits 1 1 7— :! ⁇ 1 1 7-N is the signal power 1 1 8-1 ⁇
  • the SINR calculation circuit 1 19 calculates the N signal power to interference noise power ratio (SINR) from the interference noise power 1 109—1 to 1109—N and the signal power 1 1188—1 to 1188—N. ) 1 2 0— 1 to 1 2 0—N is calculated and output to the maximum ratio combiner 1 2 1.
  • the maximum ratio combiner 1 2 1 performs maximum ratio combining using the SINR 1 2 0—1 to 1 2 0—N for each finger as a weight for the demodulation result, and outputs the combined result to the decoding processing unit 1 2 3 I do.
  • the frequency of the wireless communication signal 101 received by the antenna unit 100 is converted to a baseband frequency band by the wireless receiving unit 102.
  • the baseband signal 10 3 _ :! to 10 3 —N distributed to N according to the number of fingers is input to the demodulation circuit 10 4 ⁇ 1 to 10 4 —N and despread and demodulated. You.
  • the processing subsequent to the demodulation circuit 104-k is not performed.
  • the demodulation circuits 104-1-1 to 104-N transmit finger state notification signals 111-1-1 to notify the state of each finger, and the in-slot interference noise power.
  • Output to output control circuit 1 15 Demodulated signal 1 0 5— generated for each finger::! 1 1 0 5 — N are distributed, and the maximum ratio between the in-slot interference noise power calculation circuit 10 6 _ 1 to 10 6 — N and the signal power calculation circuit 1 17 7 1 to 1 17 — N It is input to the synthesizer 1 2 1.
  • the interference noise power and the signal power are estimated independently for each of the N fingers.
  • the in-slot interference noise power calculation circuit 106-1-1 to 106-N estimates the interference noise power in the current slot.
  • the in-slot interference noise power can be estimated as the variance from the average of the fusing envelope with the pilot signal as the measurement interval, as shown in, for example, Reference 2 described above. Any method may be used for estimating the intra-channel interference noise power.
  • the interference noise power 1 07—1 to 107—N in the current slot is input to the interference noise power inter-slot averaging circuit 108—1 to 108—N, and at the same time, the switching circuit 1 Entered in 1 2
  • the in-slot interference noise power output control circuit 1 15 receives the finger state notification signal 1 1 4 1 to 1 1 4 1 N, and the in-slot interference noise power output control signal containing control information for each finger. 1 1 6 is output.
  • the information included in the finger status notification signal 1 1 4 1 1 to 1 1 4 1 N includes, for example, the valid / invalid flag of the finger and the slot number.
  • the intra-slot interference noise power output control circuit 1 15 outputs an inter-slot interference noise power output control signal 1 16 depending on the finger state notification signal 1 14—1 to 1 14—N.
  • the in-slot interference noise power output control signal 116 includes control information for the switching circuit 112 of each finger, and is output only when the corresponding finger is valid.
  • in-slot interference noise power output control signal 1 There are two types of in-slot interference noise power output control signal 1 16, ON and OFF.
  • the ON control signal is a slot that becomes effective only after the corresponding finger establishes a wireless link.
  • the control signal that is turned off is output only in the slot where the corresponding finger is valid.
  • the switching circuit 112 outputs the intra-slot interference noise power 107-j to the past slot interference noise power memory 110 only for the finger j (j is a natural number less than or equal to N) for which the intra-slot interference noise power output control signal 116 is on. .
  • the interference noise power inter-slot averaging circuit 108—1 to 108—N is the interference noise power 111-1 1 to 11 1-N held in the past slot interference noise power memory 110 and the current intra-slot interference.
  • the inter-slot averaging process is performed between the noise power 107-1 and 107-N.
  • the inter-slot averaging process is performed by an averaging method using a forgetting factor or a moving average.
  • the interference noise power average NA is calculated as follows, where the forgetting factor is obtained, the interference noise power in the current slot is PR I NP, and the interference noise power in the past slot is PA I NP. Is done.
  • NA (1 ⁇ ) XPR I ⁇ + ⁇ XPA I NP
  • the signal power is estimated by the signal power calculation circuit 117—1 to 117_N, and S
  • the signal power in one slot is estimated as the square of the average of the fusing envelope with the pilot signal as the measurement section, and the average is further averaged between slots. Processing can be performed, but any method may be used here for the estimation method.
  • the SI NR calculation circuit 119 uses the input interference noise power 109—1 to 109—N and the signal power 118—1 to 118—N to provide a signal power to interference noise power ratio (S INR) 120 for each finger.
  • S INR signal power to interference noise power ratio
  • 120120—N is estimated and output to the maximum ratio combiner 121.
  • the maximum ratio combiner 121 performs maximum ratio combining of the demodulated signals using the SI NR 120-1 to 120-N for each finger as a weight.
  • the result 1 2 2 is output to the decryption processing section 1 2 3.
  • the interference noise power averaged between the slots was estimated by the interference noise power inter-slot averaging circuit 108_n one slot before, the average inter-slot noise power before the one slot becomes the past slot interference. It is stored in the noise power memory 110. At this time, the inter-slot averaging process can be performed between the interference noise power in the previous slot and the interference noise power in the current slot, and the average result 109-n is stored in the past slot interference noise power memory 110 and the SINR Output to the calculation circuit 1 19. 'On the other hand, if the inter-slot average value of the interference noise power could not be estimated one slot before, two cases can be considered. The first case is immediately after the establishment of the radio link, and there is no previous estimated interference noise power.
  • the interference noise power in current slot 107-n is written to the past slot interference noise power memory 110 by the switching circuit 112 as described above.
  • the interference noise power inter-slot averaging circuit 1 08 — n averages the interference noise power in the current slot with each other.
  • the interference noise power in the current slot is calculated by the SINR calculation circuit 1 19 Output to Such a case is illustrated in the first example of estimation of the noise interference power in FIG. 5, which corresponds to slot M in the slot number.
  • the interference noise power estimated according to the present invention is the interference noise power estimation value 10 in slot M.
  • the other case is when the interference noise power has been estimated at least once in the past.
  • finger n is the last valid slot before the current slot.
  • the interference noise power estimation value is maintained.
  • the interference noise power inter-slot averaging circuit 108-n performs inter-slot averaging between the last valid slot and the interference noise power in the current slot.
  • the interference noise power estimated according to the present invention is a value obtained by averaging the interference noise power between the estimated value of interference noise power 10 in slot M and the estimated value 13 in slot M-17.
  • FIG. 2 there is shown a CDMA receiving apparatus according to a second embodiment of the present invention.
  • the second embodiment is different from the first embodiment shown in FIG. 1 in that a circuit for averaging interference noise power between fingers is added.
  • Other configurations are the same as in the first embodiment.
  • the block for averaging the interference noise power between the fingers includes an interference noise power averaging control circuit between fingers 2 23, a switching circuit 210, a switching circuit 219, and an interference noise power averaging between fingers.
  • the interference noise powers 209-1-2 to 9-N output by the N interference noise power inter-slot averaging circuits 208-1-2 are divided into two and switched. It is input to the circuit 210 and the switching circuit 219.
  • the interference noise power finger-to-finger averaging control circuit 2 2 3 includes a finger status notification signal 2 1 2 _ 1 to 2 1 2 — input from N demodulation circuits 2 4 — 1 to 2 4 _ N. Based on N, the interference noise power for controlling which finger is to be averaged among the fingers is controlled by the switching circuit 210 and the switching circuit 219. Output to
  • the interference noise power finger-to-finger averaging control signal 224 includes control information for each finger for the switching circuit 210 and the switching circuit 219, and is output only when the corresponding finger is valid.
  • the interference noise power finger-to-finger averaging control signal 2 2 4 has two types, ON and OFF.
  • the ON control signal is used when the corresponding finger is continuously enabled for a certain period of time.
  • the control signal of OFF is output when the corresponding finger is valid otherwise. At this time, the continuous time of the effective state must be sufficient to perform the inter-slot averaging process on the interference noise power.
  • the switching circuit 219 Based on the interference noise power finger-to-finger averaging control signal 224, the switching circuit 219 outputs only the interference noise power 222-k to the interference noise power finger averaging circuit 222.
  • the interference noise power finger-to-finger averaging circuit 2 2 1 estimates the finger-to-finger average 2 2 2 of the input interference noise power 2 2 0—k, and outputs it to the switching circuit 2 10.
  • the switching circuit 210 outputs the inter-slot average interference noise power 209_k for the finger k, and outputs the finger-to-finger average interference noise power 222 for the finger m to the SINR calculation circuit 227.
  • the interference noise power is 209— :! 2209-N is output to the SINR calculation circuit 227.
  • the interference noise power finger-to-finger averaging control signal 224 is turned on for finger numbers 1 and 3, and turned off for finger number 2. Therefore, the interference noise power 2 1 1-2 output from the switching circuit 2 10 is the average value between the fingers 1 and 2, which is the estimated interference noise power in slot M of finger numbers 1 and 3. It becomes 1. On the other hand, the interference noise powers 2 1 1—1 and 2 1 1—3 are 10 and 12, respectively.
  • optimal maximum ratio combining can be performed even when there is a finger for which no interference noise power estimation value exists one slot before.
  • the reason is, This is because the accuracy of estimating the interference noise power is improved by adding a configuration for averaging the interference noise power of the finger that has undergone sufficient inter-slot averaging processing between the fingers.
  • FIG. 3 shows a CDMA receiving apparatus according to a third embodiment of the present invention.
  • the third embodiment is different from the first embodiment in that if there is no interference noise power estimation value one slot before, after performing the inter-slot averaging process of the interference noise power for a certain period of time, The difference is that a circuit for using the demodulated signal for maximum ratio combining is added.
  • the added configuration is a combination processing delay control circuit 319, a switching circuit 310, and a switching circuit 326.
  • the past slot interference noise power memory 110 has been changed to the previous slot interference noise power memory 317.
  • the synthesis processing delay control circuit 3 19 is a demodulation circuit 3 0 4— :! Based on the finger status notification signal 3 1 2—1 to 3 1 2—N input from 3 to 4—N, a synthesis processing delay control signal 3 2 that controls which finger is used for maximum ratio synthesis. 0 is output to the switching circuit 310 and the switching circuit 326.
  • the combination processing delay control signal 3 20 Contains control information for each finger for 26, and is output only when the corresponding finger is valid. There are two types of synthesis processing delay control signal 320, ON and OFF. The OFF control signal is enabled when the corresponding finger that was disabled one slot before was enabled in the current slot. It is output for a certain period of time.
  • the ON control signal is output after the valid state of the corresponding finger has continued for a certain period of time.
  • the control signal that is ON continues to be output as long as the corresponding finger is not invalidated. At this time, the continuous time of the effective state must be sufficient to perform the inter-slot averaging process on the interference noise power.
  • the switching circuit 310 outputs the interference noise power 3 1 1-n and the signal power 3 2 3—n to the SINR calculation circuit 3 2 4 when the OFF synthesis processing delay control signal 3 2 0 is input. Output.
  • the interference noise power is input to and held in the interference noise power memory 317 one slot before, it can be used for inter-slot averaging of the interference noise power in the next slot.
  • the switching circuit 326 does not output the demodulated signal 305_n to the maximum ratio combiner 328. Therefore, while the synthesis processing delay control signal 320 is off, the finger n is used only for estimating the interference noise power and the signal power.
  • the switching circuit 3 10 sends the interference noise power 3 1 1-n and the signal power 3 2 3-n to the SINR calculation circuit 3 2 4 Output and start SINR estimation for the corresponding finger.
  • the switching circuit 326 outputs the demodulated signal 327-n to the maximum ratio combiner 328, and performs maximum ratio synthesis for the demodulated signal based on the estimated SINR 325-n.
  • the interference noise power estimation value exists one slot before. Even when there is a finger that is not present, optimal maximum ratio combining can be performed. The reason is that by adding a configuration that does not perform maximum ratio combining for the relevant finger until the interference noise power is sufficiently averaged between slots, high-precision interference noise power is always obtained by maximum ratio combining. It is because it can be used for.
  • FIG. 4 there is shown a CDMA receiving apparatus according to a fourth embodiment of the present invention.
  • the fourth embodiment differs from the first embodiment in that a finger dedicated to interference noise power calculation is provided.
  • the part for estimating the interference noise power by using the interference noise power calculation finger includes the interference noise power calculation finger output control circuit 4 19, the switching circuit 4 16, and the interference noise power calculation dedicated demodulation circuit 4 1 0, an intra-slot interference noise power calculation circuit 4 12, and an interference noise power inter-slot averaging circuit 4 14.
  • the past slot interference noise power memory 110 has been changed to the interference noise power memory 425 before one slot. This is because if there is no interference noise power one slot before, the finger dedicated to interference noise power calculation estimates even if the inter-slot averaging is not performed using the interference noise power of the past slot as in the first embodiment. This is because the highly accurate interference noise power can be used for SINR estimation.
  • the baseband signal output by the wireless receiver 402 is distributed to (N + 1). This is because, in addition to the N fingers for demodulating the received signal, the fingers are distributed to the fingers dedicated to the calculation of the interference noise power.
  • Baseband signal 4 0 3— :! 4 403-(N + 1) are input to N demodulation circuits 404-1 to 404 -N and a demodulation circuit 410 dedicated to interference noise power calculation.
  • the interference noise power calculation dedicated demodulation circuit 410 performs despreading demodulation on the baseband signal 403— (N + 1) based on the set arbitrary synchronization timing. Therefore, in the finger dedicated to the calculation of interference noise power, demodulation is not performed because synchronization timing is not detected. is there.
  • the interference noise power due to the interference noise power calculation finger is always estimated with high accuracy through inter-slot averaging.
  • In-slot interference noise power calculation circuit 4 1 2 estimates interference noise power in the current slot from demodulated signal 4 11 demodulated by demodulation circuit 4 10, interference noise power between slots
  • the averaging circuit 414 performs an inter-slot averaging process of the interference noise power.
  • the interference noise power inter-slot average value 4 15 is stored in the interference noise power memory 4 25 one slot before, as in the interference noise power estimation processing for the fingers other than the interference noise power calculation finger. It is used for the inter-slot averaging process in the.
  • the finger output control circuit 4 19 dedicated to interference noise power calculation is a finger status notification signal 4 1 8 1 to 4 1 8 N input from the N demodulation circuits 4 4 1 to 4 0 4 N.
  • a finger-only output control signal for interference noise power calculation that controls which finger performs SINR estimation using the interference noise power estimated by the interference noise power calculation finger based on the Output to 16
  • the finger output control signal 420 dedicated to interference noise power calculation includes control information for each finger for the switching circuit 416, and is output only when the corresponding finger is valid.
  • the ON control signal is output when the corresponding finger is continuously enabled for a certain period of time, and the OFF control signal is Output when the corresponding finger is valid.
  • the continuous time of the effective state must be sufficient to perform the inter-slot averaging process on the interference noise power.
  • the finger k with the finger output control signal 420 for exclusive use in interference noise power calculation and the finger m with the finger off are considered.
  • Switching circuit 4 1 6 outputs the interference noise power 4 15 estimated by the interference noise power dedicated finger to the SI noise power 4 17 1 m to the SINR calculation circuit 4 30.
  • the interference noise power 417_k the interference noise power 409_k subjected to the inter-slot averaging process by the finger k is output to the SINR calculation circuit 430.
  • optimal maximum ratio combining can be performed even when there is a finger for which no interference noise power estimation value exists one slot before. The reason is that the addition of a configuration that always performs the inter-slot averaging process in the interference noise power calculation finger improves the interference noise power estimation accuracy.
  • the CDMA receiving apparatus can prevent deterioration of reception quality by accurately estimating interference noise power even when there is no interference noise power estimation value one slot before. Becomes
  • the optimum maximum ratio combining is performed. It can be performed.
  • the interference noise power estimation accuracy is improved by adding a configuration that always keeps the interference noise power to be subjected to the inter-slot averaging process in the past slot interference noise power memory 110. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

無線リンクの確立直後にフィンガーnの1スロット前の干渉雑音電力推定値が存在しない場合、切り替え回路(112)は現スロット内干渉雑音電力(107−n)を過去スロット干渉雑音電力メモリ(110)に対して出力するよう、スロット内干渉雑音電力出力制御回路(115)によって制御される。1スロット前の干渉雑音電力は推定されていないが、過去スロットにおいて一度は推定された干渉雑音電力が存在する場合、過去スロット干渉雑音電力メモリ(110)は最後に有効であったスロットの干渉雑音電力を保持する。過去スロット干渉雑音電力メモリ(110)からの干渉雑音電力(111−n)と現スロット内干渉雑音電力推定値(107−n)との間でスロット間平均化処理を行う。

Description

C DMA受信装置 技術分野
本発明は、 C DMA受信装置に関し、 特に C DMA受信装置における干渉雑 音電力の推定に関する。 背景技術
C DMA (符号分割多元接続) 通信方式による受信装置は、 各フィンガーに ついて受信信号の信号電力と干渉雑音電力を推定し、 これらにより推定される 信号電力対干渉雑音電力比 (S I N R) を復調信号の最大比合成時の重み付け として用いる。 S I N R推定精度の低下は最大比合成の精度を劣化させ、 受信 特性の劣化を引き起こすため、 信号電力および干渉雑音電力の推定精度を向上 させる必要がある。
信号電力や干渉雑音電力は通常、 一定周期、 例えばスロット単位で推定され る。 1スロット内における信号電力および干渉雑音電力の推定は、 パイロット 信号などの限られた測定区間を用いるために推定精度が低い。 信号電力や干渉 雑音電力の推定精度を向上させる方法として、 1スロット内で求めた推定値を 複数スロッ卜間において平均化する技術があげられる。
しかしながら、 安藤、 佐和橋による 「D S _ C DMAにおける複数パイロッ トブロックを用いる高精度チャネル推定法」 ( 1 9 9 6年電子情報通信学会 信学技報 R C S 9 6— 7 2 ) (以下、文献 1という)に記載されているように、 信号電力におけるスロット間平均化による推定精度の向上は限定的なものであ る。 これは、 スロット間平均により受信信号に含まれる干渉雑音成分が抑圧さ れる反面、 レイリーフェージングによる信号電力の時間的変動が大きいため、 フェージング追従性が低下するためである。
一方、 干渉雑音電力は時間的にほぼ定常であるため、 スロット間平均化処理 による推定精度向上の効果は大きい。 本発明では千渉雑音電力の推定精度を向 上させることにより、 S I N R推定精度を上げ、 C D MA受信装置の特性劣化 を防ぐことに着目する。
清尾、 奥村、 土肥による 「D S— C DMAの適応送信電力制御における S I R測定法の検討」 (1 9 9 6年電子情報通信学会通信ソサエティ大会 B— 3 3 0 ) (以下、文献 2という) に記載されているように、干渉雑音電力を複数ス ロット間で平均化して推定するよう構成された受信装置の一例を図 8に示す。 図 8では、 任意のフィンガー番号 n (nは N以下の自然数) について、 1スロ ッ卜前に推定された干渉雑音電力は 1スロット前干渉雑音電力メモリ 8 0 9に 格納されており、 現スロット内で計算された干渉雑音電力 8 0 7— nと、 1ス ロット前に推定された干渉雑音電力 8 1 0 _ nが干渉雑音電力スロット間平均 化回路 8 0 8— nによって平均化される。
しかしながら、 受信装置が送信装置との間で無線リンクを確立した直後や、 フィンガーが一旦無効状態になった後、 有効になった場合には 1スロット前の 干渉雑音電力推定値は存在しない。なお、 「フィンガ一が有効」 とは、該当フィ ンガ一について同期タイミングが検出される状態のことを指す。同様に、「フィ ンガ一が無効」 とは、 該当フィンガーについて同期タイミングが検出されない 状態のことを指す。
図 8において、 1スロット前の干渉雑音電力推定値が存在していない場合、 1スロット前干渉雑音電力メモリ 8 0 9は干渉雑音電力を保持していない。 こ のとき、 干渉雑音電力スロット間平均化回路 8 0 8— nは 0と現スロット内干 渉雑音電力 8 0 7 — nとの間で平均化処理を行う。 このため、 1スロット前の 干渉雑音電力推定値が存在しない場合、 干渉雑音電力スロッ卜間平均化回路
8 0 8— nは推定精度の低い干渉雑音電力 8 1 1— nを S I N R計算回路 8 1 4に対して出力する。 その結果、 S I N Rの推定精度が低下し、 復調信号の 最大比合成精度が劣化することにより、 C DMA受信装置の特性劣化を引き起 こす。 発明の開示
そこで、 本発明の目的は、 1スロット前の千渉雑音電力推定値が存在しない 場合でも、 高精度に干渉雑音電力を推定することにより、 受信品質の劣化を防 ぐことが可能な C D M A受信装置を提供することにある。
本発明は、 各フィンガーについて受信信号の信号電力と干渉雑音電力を推定 し、 これらから推定される信号電力対干渉雑音電力比を用いて復調信号の合成 を行う C DMA受信装置であって、 各フィンガ一について、 現スロット内にお ける干渉雑音電力を推定する干渉雑音電力計算手段と、 各フィンガ一につい て、 現スロット以前で最後に有効であったスロットでの干渉雑音電力推定値が 記憶される記憶手段と、' 前記干渉雑音電力計算手段により推定された現ズロッ ト内における干渉雑音電力と、 前記記憶手段に記憶された干渉雑音電力推定値 とを平均化する平均化手段と、 各フィンガが無線リンク確立後、 どのスロット で有効になつたかを判定する判定手段と、 前記判定手段の判定結果にしたがつ て前記干渉雑音電力計算手段で推定された現スロット内における干渉雑音電力 を前記記憶手段に記憶させる切り替え手段とを含むことを特徴とする C DMA 受信装置を提供する。
本発明の C DMA受信装置によれば、 1スロット前の干渉雑音電力推定値が 存在しない場合でも、 高精度に干渉雑音電力を推定することにより、 受信品質 の劣化を防ぐことが可能となる。 本発明は、 このように、 干渉雑音電力を高精 度に推定することにより、 通信品質の改善を実現する C DMA (符号分割多 元接続) 受信装置を実現するものである。 図面の簡単な説明 '
図 1は、 本発明の第 1の実施の形態に係る C D MA受信装置のブロック図で ある。
図 2は、 本発明の第 2の実施の形態に係る C DMA受信装置のプロック図で ある。
図 3は、 本発明の第 3の実施の形態に係る C DMA受信装置のプロック図で ある。
図 4は、 本発明の第 4の実施の形態に係る C DM A受信装置のプロック図で ある。
図 5は、 干渉雑音電力の第 1の推定例を示す線図である。
図 6は、 干渉雑音電力の第 2の推定例を示す線図である。
図 7は、 干渉雑音電力の第 3の推定例を示す線図である。
図 8は、 従来の受信装置の一例のブロック図である。 発明を実施するための最良の形態
本発明の実施形態例の記述に先立って本発明の原理を記述する
図 1を参照すると、 本発明の第 1の実施形態例に係る C DMA受信装置が示 されている。 無線リンクの確立直後にフィンガー nの 1スロット前の干渉雑音 電力推定値が存在しない場合には、 切り替え回路 1 1 2は現スロット内干渉雑 音電力 1 0 7— nを過去スロット干渉雑音電力メモリ 1 1 0に対して出力する よう、 スロット内干渉雑音電力出力制御回路 1 1 5によって制御される。 また、 1スロット前の干渉雑音電力は推定されていないが、 過去スロットに おいて一度は推定された干渉雑音電力が存在する場合には、 過去スロット干 渉雑音電力メモリ 1 1 0は最後に有効であったスロットの干渉雑音電力を保 持する。
これにより、 過去スロット干渉雑音電力メモリ 1 1 0から出力された干渉雑 音電力 1 1 1— nと、 現スロット内干渉雑音電力推定値 1 0 7— nとの間でス ロット間平均化処理を行い、 高精度に干渉雑音電力を推定できる。
上記実施形態例の C DMA受信装置では、 1スロット前において干渉雑音電 力の推定値が存在しない状態でも、 スロット間平均を行う干渉雑音電力を過去 スロット干渉雑音電力メモリ 1 1 0に保持する構成の追加により、 高精度に推 定した干渉雑音電力を用いて S I N Rを推定できるため、 受信品質の劣化を防 ぐことが可能となる。
以下、 添付図面を参照し、 本発明の実施形態に基づいて本発明を更に詳細に 記述する。 図 1において、 無線帯域を処理するブロックは、 通信信号を受信す るアンテナ部 1 0 0と、 ベースバンド帯域に無線通信信号を周波数変換する無 線受信部 1 0 2とを含む。
ベースバンド信号を逆拡散復調するブロックは、 N個の復調回路 1 0 4— 1 〜1 0 4—Nからなる。 Nは自然数でフィンガー数に等しいが、 ここでは Nの 数は問わないものとする。
干渉雑音電力を推定するブロックは、 現スロット内での干渉雑音電力を推定 する N個のスロット内干渉雑音電力計算回路 1 0 6— 1〜1 0 6— Nと、 過去 のスロットにおいて推定された干渉雑音電力を保持するための過去スロット干 渉雑音電力メモリ 1 1 0と、 現スロットのスロット内干渉雑音電力と過去スロ ット千渉雑音電力メモリ 1 1 0に保持されている過去のスロットの干渉雑音電 力との間で、 スロット間平均化処理を行う N個の干渉雑音電力スロット間平均 化回路 1 0 8— 1〜 1 0 8— Nとを含む。 過去スロット干渉雑音電力メモリ 1 1 0は、 干渉雑音電力が入力される毎 に、 直前まで保持していた干渉雑音電力を新しい値で上書きする。 スロッ卜 内干渉雑音電力出力制御回路 1 1 5は、 N個の復調回路 1 0 4— 1〜 1 0 4— Nから出力されるフィンガ一状態通知信号 1 1 4一 1〜1 1 4— Nをもとに、 スロット内干渉雑音電力出力制御信号 1 1 6を生成して切り替え回路 1 1 2へ 出力する。
切り替え回路 1 1 2は、 スロット内干渉雑音電力出力制御信号 1 1 6をもと に、 スロット内干渉雑音電力 1 0 7— 1〜 1 0 7— Nの過去ス口ット干渉雑音 電力メモリ 1 1 0に対する出力を切り替える。
N個の信号電力計算回路 1 1 7—:!〜 1 1 7— Nは、 信号電力 1 1 8— 1〜
1 1 8— Nを推定する。 S I N R計算回路 1 1 9は、 干渉雑音電力 1 0 9— 1 〜1 0 9—Nおよび信号電力 1 1 8— 1〜1 1 8— Nから、 N個の信号電力対 干渉雑音電力比 (S I N R) 1 2 0— 1〜1 2 0— Nを求め、 最大比合成器 1 2 1に対して出力する。 最大比合成器 1 2 1は、 フィンガー毎の S I N R 1 2 0— 1〜1 2 0— Nを復調結果に対する重み付けとして用いて最大比合成を行 い、 合成結果を復号処理部 1 2 3へ出力する。
動作において、 アンテナ部 1 0 0で受信された無線通信信号 1 0 1の周波数 は、無線受信部 1 0 2によってベースバンド周波数帯域へ変換される。次いで、 フィンガー数に対応して N分配されたベースバンド信号 1 0 3 _:!〜 1 0 3— Nは、 復調回路 1 0 4— 1〜1 0 4— Nへ入力され、 逆拡散復調される。
このとき、 無効状態にあるフィンガ一 k ( kは N以下の自然数) については、 復調回路 1 0 4— kより後段の処理は行われない。 また、 復調回路 1 0 4— 1 〜1 0 4— Nは、 各フィンガーについての状態を通知するためのフィンガー状 態通知信号 1 1 4一 1〜 1 1 4一 Nを、 スロット内干渉雑音電力出力制御回路 1 1 5に対して出力する。 フィンガー毎に生成された復調信号 1 0 5— :!〜 1 0 5— Nは分配され、 それぞれスロット内干渉雑音電力計算回路 1 0 6 _ 1〜1 0 6— Nと、 信号 電力計算回路 1 1 7— 1〜1 1 7— Nと、最大比合成器 1 2 1とに入力される。 干渉雑音電力および信号電力は、 N個のフィンガーについてそれぞれ独立に推 定される。
スロット内干渉雑音電力計算回路 1 0 6— 1〜1 0 6— Nは、 現スロット内 での干渉雑音電力を推定する。 スロット内干渉雑音電力は、 例えば前述の文献 2に示されているように、 パイロット信号を測定区間としたフエ一ジング ·ェ ンベロップの平均値からの分散として推定することができるが、 ここではス口 ット内干渉雑音電力の推定方法については如何なる方法を用いてもよい。 現ス ロット内の干渉雑音電力 1 0 7— 1〜1 0 7— Nは、 干渉雑音電力スロット間 平均化回路 1 0 8— 1〜 1 0 8—Nに入力されると同時に、 切り替え回路 1 1 2に入力される。
スロット内干渉雑音電力出力制御回路 1 1 5は、 フィンガ一状態通知信号 1 1 4一 1〜1 1 4一 Nを受信し、 フィンガ一毎の制御情報が含まれるスロット 内干渉雑音電力出力制御信号 1 1 6を出力する。 フィンガー状態通知信号 1 1 4一 1〜 1 1 4一 Nに含まれる情報には、 例えばフィンガーの有効 ·無効フラ グゃスロット番号などがある。
スロット内干渉雑音電力出力制御回路 1 1 5は、 フィンガー状態通知信号 1 1 4— 1〜1 1 4— Nに依存したスロット内干渉雑音電力出力制御信号 1 1 6 を出力する。 スロット内干渉雑音電力出力制御信号 1 1 6は各フィンガーの切 り替え回路 1 1 2に対する制御情報を含み、 該当フィンガーが有効な場合のみ 出力される。
スロット内干渉雑音電力出力制御信号 1 1 6にはオンとオフの 2種類あり、 オンの制御信号は該当フィンガ一が無線リンク確立後はじめて有効になるスロ ットにおいてのみ出力され、 オフの制御信号はそれ以外で該当フィンガーが 有効なスロットにおいて出力される。
スロット内干渉雑音電力出力制御信号 116がオンのフィンガー j ( jは N 以下の自然数) についてのみ、 切り替え回路 112はスロット内干渉雑音電力 107 - jを過去スロット干渉雑音電力メモリ 110に対して出力する。 干渉雑音電力スロット間平均化回路 108— 1〜108— Nは、 過去ス口ッ ト干渉雑音電力メモリ 1 10に保持されている千渉雑音電力 111一 1〜11 1—Nと現スロット内干渉雑音電力 107— 1〜107— Nとの間でスロット 間平均化処理を行う。 スロット間平均化処理は、 忘却係数を用いる平均方法や 移動平均により行う。
忘却係数を用いる方法では、 干渉雑音電力平均値 NAは、 忘却係数をえ、 現 スロット内干渉雑音電力を PR I NP、 過去スロッ卜の干渉雑音電力を PA I NPとすると、 以下のように計算される。
NA= (1一 λ) XPR I ΝΡ + λ XPA I NP
信号電力は信号電力計算回路 117— 1〜117 _Nによって推定され、 S
I NR計算回路 119に対して出力される。 例えば、 前述の文献 1に示されて いるように、 1スロット内の信号電力はパイロット信号を測定区間としたフエ —ジング ·ェンベロップの平均値の 2乗として推定し、 さらにスロット間で平 均化処理を行うことができるが、 ここでは推定方法については如何なる方法を 用いてもよい。
S I NR計算回路 119は、 入力された干渉雑音電力 109— 1〜 109— Nおよび信号電力 1 18— 1〜 118— Nを用いてフィンガ一毎に信号電力対 干渉雑音電力比 (S INR) 120— :!〜 120— Nを推定し、 最大比合成器 121に対して出力する。 最大比合成器 121はフィンガ一毎の S I NR 12 0— 1〜120— Nを重み付けとして用いて復調信号の最大比合成を行い、 合 成結果 1 2 2を復号処理部 1 2 3へ出力する。
次に、 干渉雑音電力の推定をより詳しく記述するため、 現スロットにおい て有効なあるフィンガ一 nについて考える。
1スロット前において、 干渉雑音電力スロット間平均化回路 1 0 8 _ nによ りスロット間平均した干渉雑音電力が推定できていた場合、 1スロット前のス ロット間平均干渉雑音電力が過去スロット干渉雑音電力メモリ 1 1 0に保持さ れている。 このとき、 1スロット前と現スロット内における干渉雑音電力の間 でスロット間平均化処理を行うことができ、 平均結果 1 0 9— nが過去ス口ッ ト干渉雑音電力メモリ 1 1 0と S I N R計算回路 1 1 9に対して出力される。' 一方、 1スロット前において干渉雑音電力のスロット間平均値が推定できて いない場合は、 2通りのケースが考えられる。 1つ目は無線リンク確立直後で あり、 過去の干渉雑音電力推定値が存在しない場合である。 この場合は、 前述 のように切り替え回路 1 1 2によって、 現スロット内干渉雑音電力 1 0 7— n が過去スロット干渉雑音電力メモリ 1 1 0に書き込まれる。 この場合、 干渉雑 音電力スロット間平均化回路 1 0 8 — nは、 現スロット内干渉雑音電力同士で 平均化を行うこととなり、 結果として現スロット内干渉雑音電力を S I N R計 算回路 1 1 9に対して出力する。 このような場合を図示したのが図 5の千渉雑 音電力の第 1の推定例であり、 スロット番号ではスロット Mに相当する。 この 場合、 本発明により推定される千渉雑音電力は、 スロット M内の干渉雑音電力 推定値 1 0となる。
もう 1つのケースは、 過去に一度でも干渉雑音電力が推定できている場合で あり、 過去スロット干渉雑音電力メモリ 1 1 0には、 フィンガー nが現スロッ ト以前で最後に有効であったスロットでの千渉雑音電力推定値が保持されてい る。 このとき、 最後に有効だったスロットと現スロット内の干渉雑音電力の間 で干渉雑音電力スロット間平均化回路 1 0 8— nはスロット間平均化処理を行 ラ。
このような場合を図示したのが図 6の干渉雑音電力の第 2の推定例であり、 スロット番号ではスロット Mに相当する。 この場合、 本発明により推定される 干渉雑音電力はスロット M内での干渉雑音電力推定値 1 0およびスロット M— 1 7での推定値 1 3との間でスロット間平均した値となる。
図 2を参照すると、 本発明の第 2の実施の形態に係る C DMA受信装置が示 される。 第 2の実施の形態は、 図 1に示される第 1の実施の形態と、 干渉雑音 電力をフィンガ一間で平均化する回路が追加されている点で異なる。 その他の 構成は第 1の実施の形態と同様である。
干渉雑音電力についてフィンガー間で平均化を行うブロックは、 干渉雑音電 カフィンガ一間平均化制御回路 2 2 3と、 切り替え回路 2 1 0と、 切り替え回 路 2 1 9と、 干渉雑音電力フィンガー間平均化回路 2 2 1とからなる。
動作において、 N個の干渉雑音電力スロット間平均化回路 2 0 8— 1〜2 0 8— Nによって出力された干渉雑音電力 2 0 9— 1〜2 0 9— Nは、 2分配さ れ切り替え回路 2 1 0と切り替え回路 2 1 9とに入力される。
干渉雑音電力フィンガ一間平均化制御回路 2 2 3は、 N個の復調回路 2 0 4 — 1〜2 0 4 _ Nから入力されたフィンガ一状態通知信号 2 1 2 _ 1〜2 1 2 — Nをもとに、 どのフィンガ一についてフィンガ一間の平均化処理を行うかを 制御する干渉雑音電力フィンガ一間平均化制御信号 2 2 4を、 切り替え回路 2 1 0および切り替え回路 2 1 9に対して出力する。
干渉雑音電力フィンガ一間平均化制御信号 2 2 4は切り替え回路 2 1 0およ び切り替え回路 2 1 9に対する各フィンガ一についての制御情報を含み、 該当 フィンガ一が有効な場合のみ出力される。
干渉雑音電力フィンガ一間平均化制御信号 2 2 4には、 オンとオフの 2種類 あり、 オンの制御信号は該当フィンガーが一定時間連続して有効状態にある場 合に出力され、 オフの制御信号はそれ以外で該当フィンガーが有効な場合に 出力される。 このとき、 有効状態の連続する時間は、 干渉雑音電力について 十分ス口ット間平均化処理できるものでなければならない。
ここで、 干渉雑音電力フィンガ一間平均化制御信号 2 2 4がオンのあるフィ ンガ一 kと、 オフのあるフィンガー m (mは N以下の自然数) について考える。 干渉雑音電力フィンガ一間平均化制御信号 2 2 4に基づき、 切り替え回路 2 1 9は干渉雑音電力 2 2 0— kのみを干渉雑音電力フィンガー間平均化回路 2 2 1へ出力する。
干渉雑音電力フィンガ一間平均化回路 2 2 1は、 入力された干渉雑音電力 2 2 0— kのフィンガ一間平均 2 2 2を推定し、切り替え回路 2 1 0へ出力する。 切り替え回路 2 1 0はフィンガー kについてスロット間平均干渉雑音電力 2 0 9 _ kを出力し、 フィンガー mについてフィンガ一間平均干渉雑音電力 2 2 2 を S I N R計算回路 2 2 7へ出力する。 ただし、 すべてのフィンガーについて 制御信号がオフの場合、 干渉雑音電力 2 0 9—:!〜 2 0 9— Nを S I N R計算 回路 2 2 7へ出力することとする。
次に、 本実施の形態による動作をより深く記述するため、 図 7の干渉雑音電 力の第 3の推定例で示される例における、 スロット Mでの干渉雑音電力の推定 を考える。 この場合、 干渉雑音電力フィンガ一間平均化制御信号 2 2 4はフィ ンガー番号 1と 3についてオンとなり、フィンガー番号 2についてオフとなる。 そのため、 切り替え回路 2 1 0から出力される千渉雑音電力 2 1 1— 2は、 フィンガー番号 1と 3のスロット Mにおける干渉雑音電力推定値である 1 0と 1 2のフィンガ一間平均値 1 1となる。 一方、 干渉雑音電力 2 1 1— 1と 2 1 1—3は、 それぞれ 1 0、 1 2となる。
第 2の実施の形態によれば、 1スロット前において干渉雑音電力推定値が存 在しないフィンガーがある場合でも、最適な最大比合成ができる。その理由は、 十分にスロット間平均化処理を行ったフィンガーの干渉雑音電力をフィンガ —間平均するための構成を追加することにより、 干渉雑音電力推定精度が向 上するためである。
図 3を参照すると、 本発明の第 3の実施の形態に係る C DM A受信装置が示 される。 第 3の実施の形態は、 第 1の実施例と比較して、 1スロット前におけ る干渉雑音電力推定値が存在しない場合、 干渉雑音電力のスロット間平均化処 理を一定時間行った後、 復調信号を最大比合成に用いるための回路が追加され ている点で異なる。
追加される構成は、合成処理遅延制御回路 3 1 9と、切り替え回路 3 1 0と、 切り替え回路 3 2 6である。 また、 過去スロット干渉雑音電力メモリ 1 1 0は 1スロット前干渉雑音電力メモリ 3 1 7に変更されている。
これは、 第 3の実施の形態では、 1スロット前での干渉雑音電力推定値が存 在しないとき、 十分にスロット間で干渉雑音電力を平均化した後、 最大比合成 に利用するため、 第 1の実施の形態のように過去の推定値を用いてスロッ卜間 平均化処理を行う必要がないからである。
動作において、 N個の干渉雑音電力スロット間平均化回路 3 0 8— 1〜3 0 8— Nによって出力された干渉雑音電力 3 0 9—;!〜 3 0 9— Nは、 切り替え 回路 3 1 0へ入力される。 また、 N個の復調回路 3 0 4— 1〜3 0 4— Nによ り出力された復調信号 3 0 5— 1〜3 0 5—Nは切り替え回路 3 2 6へ入力さ れる。
合成処理遅延制御回路 3 1 9は、 復調回路 3 0 4—:!〜 3 0 4— Nから入力 されたフィンガー状態通知信号 3 1 2— 1〜3 1 2— Nをもとに、 どのフィン ガーを最大比合成に用いるかを制御する合成処理遅延制御信号 3 2 0を、 切り 替え回路 3 1 0と切り替え回路 3 2 6とに対して出力する。
合成処理遅延制御信号 3 2 0は、 切り替え回路 3 1 0および切り替え回路 3 2 6に対する各フィンガーについての制御情報を含み、 該当フィンガーが有 効な場合のみ出力される。 合成処理遅延制御信号 3 2 0にはオンとオフの 2 種類あり、 オフの制御信号は 1スロッ卜前には無効状態にあった該当フィンガ 一が現スロットで有効になった場合、 有効状態が一定時間連続するまでの間出 力される。
オンの制御信号は該当フィンガ一について有効状態が一定時間連続した後、 出力される。 オンの制御信号は該当フィンガーが無効にならないかぎり、 出力 されつづける。 このとき、 有効状態の連続する時間は、 干渉雑音電力について 十分スロット間平均化処理できるものでなければならない。
ここで、 あるフィンガー nについて考える。 切り替え回路 3 1 0は、 オフの 合成処理遅延制御信号 3 2 0が入力された場合、 干渉雑音電力 3 1 1— nおよ び信号電力 3 2 3— nを S I N R計算回路 3 2 4に対して出力しない。 しかし ながら、 干渉雑音電力は 1スロット前干渉雑音電力メモリ 3 1 7に入力され、 保持されるため、 次のスロットでの干渉雑音電力のスロット間平均化処理に用 いることができる。
同様にして切り替え回路 3 2 6は、オフの制御信号 3 2 0が入力された場合、 復調信号 3 0 5 _ nを最大比合成器 3 2 8に対して出力しない。 したがって、 合成処理遅延制御信号 3 2 0がオフの間、 フィンガー nは干渉雑音電力と信号 電力の推定のためのみに使われる。 合成処理遅延制御信号 3 2 0がオフからォ ンに変わった時点で、 切り替え回路 3 1 0は干渉雑音電力 3 1 1— nと信号電 力 3 2 3— nを S I N R計算回路 3 2 4へ出力し、 該当フィンガーについての S I N R推定を開始する。 同時に、 切り替え回路 3 2 6は復調信号 3 2 7— n を最大比合成器 3 2 8へ出力し、 推定した S I N R 3 2 5— nをもとに復調信 号に対する最大比合成を行う。
第 3の実施の形態によれば、 1スロット前において干渉雑音電力推定値が存 在しないフィンガ一がある場合でも、最適な最大比合成を行うことができる。 その理由は、 干渉雑音電力が十分にスロット間平均されるまでの間、 該当フ ィンガーについて最大比合成を行わないための構成を追加することにより、 常 に高精度の干渉雑音電力を最大比合成に用いることができるためである。
図 4を参照すると、 本発明の第 4の実施の形態に係る C DMA受信装置が示 される。 第 4の実施の形態は、 第 1の実施の形態と、 干渉雑音電力計算専用の フィンガーを備える点で異なる。
干渉雑音電力計算専用フィンガ一を用いて干渉雑音電力の推定を行う部分は、 干渉雑音電力計算専用フィンガー出力制御回路 4 1 9と、 切り替え回路 4 1 6 と、 干渉雑音電力計算専用復調回路 4 1 0と、 スロット内干渉雑音電力計算回 路 4 1 2と、 干渉雑音電力スロット間平均化回路 4 1 4とからなる。
また、 過去スロット干渉雑音電力メモリ 1 1 0は 1スロット前干渉雑音電力 メモリ 4 2 5に変更されている。 これは、 1スロット前の干渉雑音電力が存在 しない場合、 第 1の実施例のように過去スロットの干渉雑音電力を用いてスロ ット間平均を行わなくとも、 干渉雑音電力計算専用フィンガーが推定した高精 度な干渉雑音電力を S I N R推定に用いることができるからである。
動作において、無線受信部 4 0 2によって出力されたベースパンド信号は(N + 1 ) に分配される。 これは、受信信号復調のためのフィンガ一 N個に加えて、 干渉雑音電力計算専用フィンガーへ分配するためである。 ベースバンド信号 4 0 3—:!〜 4 0 3— (N + 1 ) は、 N個の復調回路 4 0 4— 1〜4 0 4— Nお よび干渉雑音電力計算専用復調回路 4 1 0に入力される。
干渉雑音電力計算専用復調回路 4 1 0は、 設定された任意の同期タイミング をもとにべ一スバンド信号 4 0 3— (N + 1 ) について逆拡散復調を行う。 し たがって、 干渉雑音電力計算専用フィンガーにおいては、 同期タイミングが検 出されないなどの理由によって復調が行われないことがなく、 常に有効状態に ある。
したがって、 干渉雑音電力計算専用フィンガーによる干渉雑音電力は、 常 にスロット間平均化処理が行われ高精度に推定される。 干渉雑音電力計算専用 復調回路 4 1 0によって復調された復調信号 4 1 1から、 スロット内干渉雑音 電力計算回路 4 1 2は現スロット内での千渉雑音電力を推定し、 干渉雑音電力 スロット間平均化回路 4 1 4により干渉雑音電力のスロット間平均化処理が行 われる。 干渉雑音電力スロット間平均値 4 1 5は、 干渉雑音電力計算専用フィ ンガー以外のフィンガ一についての干渉雑音電力推定処理同様に、 1スロット 前干渉雑音電力メモリ 4 2 5に保持され、 次のスロットでのスロット間平均処 理に用いられる。
干渉雑音電力計算専用フィンガー出力制御回路 4 1 9は、 N個の復調回路 4 0 4— 1〜4 0 4— Nから入力されたフィンガ一状態通知信号 4 1 8— 1〜4 1 8— Nをもとに、 どのフィンガ一について干渉雑音電力計算専用フィンガー により推定された干渉雑音電力を用いて S I N R推定を行うかを制御する干渉 雑音電力計算専用フィンガ一出力制御信号 4 2 0を切り替え回路 4 1 6に対し て出力する。
干渉雑音電力計算専用フィンガー出力制御信号 4 2 0は、 切り替え回路 4 1 6に対する各フィンガ一についての制御情報を含み、 該当フィンガ一が有効な 場合のみ出力される。 干渉雑音電力計算専用フィンガー出力制御信号 4 2 0に はオンとオフの 2種類あり、 オンの制御信号は該当フィンガーが一定時間連続 して有効状態にある場合に出力され、 オフの制御信号はそれ以外で該当フィン ガーが有効な場合に出力される。 このとき、 有効状態の連続する時間は、 干渉 雑音電力について十分スロット間平均化処理できるものでなければならない。 ここで、 干渉雑音電力計算専用フィンガ一出力制御信号 4 2 0がオンのある フィンガー kと、 オフのあるフィンガ一 mについて考える。 切り替え回路 4 1 6は千涉雑音電力 4 1 7一 mについて、 干渉雑音電力専用フィンガーによつ て推定された干渉雑音電力 4 1 5を S I N R計算回路 4 3 0に出力する。 一 方、 干渉雑音電力 4 1 7 _ kについては、 フィンガー kによってスロット間平 均化処理された干渉雑音電力 4 0 9 _ kを S I N R計算回路 4 3 0へ出力する。 第 4の実施の形態によれば、 1スロット前において干渉雑音電力推定値が存 在しないフィンガーがある場合でも、 最適な最大比合成を行うことができる。 その理由は、 干渉雑音電力計算専用フィンガ一において常にスロット間平均化 処理を行う構成を追加することにより、 干渉雑音電力推定精度が向上するため である。
以上記述したように本発明による C DMA受信装置は、 1スロット前の干渉 雑音電力推定値が存在しない場合でも、 高精度に干渉雑音電力推定することに より、 受信品質の劣化を防ぐことが可能となる。
本発明によれば、 無線リンクの確立直後や、 フィンガーが一旦無効になった 後に再度有効になる場合など、 1スロッ卜前において干渉雑音電力の推定値が 存在しない状態でも、 最適な最大比合成を行うことができる。 その理由は、 ス ロット間平均化処理を行う対象の干渉雑音電力を過去スロット干渉雑音電力メ モリ 1 1 0に常に保持する構成を追加することにより、 干渉雑音電力推定精度 が向上するためである。

Claims

請求の範囲
1. 各フィンガーについて受信信号の信号電力と干渉雑音電力とを推定じ、 これらから推定される信号電力対干渉雑音電力比を用いて復調信号の合成を行 う CDMA受信装置であって、
各フィンガーについて、 現スロット内における干渉雑音電力を推定する干渉 雑音電力計算手段 (106, 206, 306, 406) と、
各フィンガ一について、 現スロット以前で最後に有効であったスロットでの 干渉雑音電力推定値が記憶される記憶手段(110, 217, 317, 425) と、
前記干渉雑音電力計算手段 (106, 206, 306, 406) により推定 された現スロット内における干渉雑音電力と、 前記記憶手段(110, 217,
317, 425) に記憶された干渉雑音電力推定値とを平均化する第 1の平均 化手段 (108, 208, 308, 408) と、
各フィンガーが無線リンク確立後、 どのスロットで有効になつたかを判定す る第 1の判定手段 (115, 213, 313, 421) と、
前記第 1の判定手段 (115, 213, 313, 421) の判定結果にした がって前記干渉雑音電力計算手段 (106, 206, 306, 406 ) で推定 された現スロット内における干渉雑音電力を前記記憶手段 (110, 217, 317, 425) に記憶させる第 1の切り替え手段 (112, 215, 315,
423) とを含むことを特徴とする CDMA受信装置。
2. 前記第 1の切り替え手段 (112, 215, 315, 423 ) は、 前記 第 1の判定手段 (115, 213, 313, 421) により前記フィンガーが 無線リンク確立後はじめて有効になったと判定された場合に、 前記干渉雑音電 力計算手段 (106, 206, 306, 406 ) で推定された現スロット内 における干渉雑音電力を前記記憶手段 (110, 217, 317, 425) に記憶させる、 請求項 1に記載の CDMA受信装置。
3. 各フィンガ一がー定時間連続して有効状態にあるか否かを判定する第 2 の判定手段 (223) と、
干渉雑音電力をフィンガー間で平均化する第 2の平均化手段 (221) と、 前記第 2の判定手段(223)の判定結果に従つて前記第 1の平均化手段( 2
08) で平均化された干渉雑音電力推定値を前記第 2の平均化手段 (221) で平均化させる第 2の切り替え手段 (219) と、
前記第 2の判定手段 (223) の判定結果にしたがって前記第 1の平均化手 段 (208) の平均化結果と前記第 2の平均化手段 (221) の平均化結果と のいずれかを出力する第 3の切り替え手段 (210) とを含む、 請求項 1また は 2に記載の C D M A受信装置。
4. 前記第 2の切り替え手段 (219) は、 前記第 2の判定手段 (223) にてフィンガーが一定時間連続して有効状態にあると判定された場合に、 その フィンガーの干渉雑音電力推定値を前記第 2の平均化手段 (221) で平均化 させ、
前記第 3の切り替え手段 (210) は、 前記第 2の判定手段 (223) にて フィンガ一がー定時間連続はしないが有効状態にあると判定された場合に、 そ のフィンガーの干渉雑音電力推定値に代えて前記第 2の平均化手段 (221) での平均化結果を出力する、 請求項 3に記載の CDMA受信装置。
5. 前記記憶手段 (317) には、 各フィンガ一について、 1スロット前の 干渉雑音電力推定値のみが記憶され、 更に、
各フィンガーが一定時間連続して有効状態にあるか否かを判定する第 2の 判定手段 (319) と、
前記第 2の判定手段 (319) での判定結果にしたがって前記第 1の平均化 手段 (308) により平均化された干渉雑音電力推定値を出力するか否かを切 り替える第 2の切り替え手段 (310) とを更に備える、 請求項 1または 2記 載の CDMA受信装置。
6. 前記第 2の切り替え手段 (310) の出力を基に信号電力対干渉雑音電 力比を計算する信号電力対干渉雑音電力比計算手段 (324) と、 前記信号電 力対千渉雑音電力比計算手段 (324) による計算結果に基づき復調信号の合 成を行う復調信号合成手段 (328) とを更に備え、
前記第 2の判定手段 (319) での判定結果にしたがって前記復調信号を前 記復調信号合成手段 (328) に出力する第 3の切り替え手段 (326) を更 に備える、 請求項 5に記載の CDMA受信装置。
7. 前記第 2の切り替え手段 (310) は、 前記第 2の判定手段 (319) にて前記フィンガーが一定時間連続して有効状態にあると判定された場合に、 前記第 1の平均化手段 (308) の出力を出力し、 前記第 2の判定手段 (31 9) にて前記フィンガーが一定時間連続して有効状態にないと判定された場合 に、 前記第 1の平均化手段 (308) により平均化された干渉雑音電力推定値 を出力せず、
前記第 3の切り替え手段 (326) は、 前記第 2の判定手段 (319) にて 前記フィンガーが一定時間連続して有効状態にあると判定された場合に、 前記 復調信号を前記復調信号合成手段( 328 )に出力し、前記第 2の判定手段( 3 19) にて前記フィンガーが一定時間連続して有効状態にないと判定された 場合に、 前記復調信号を前記復調信号合成手段 (328) に出力しない、 請 求項 5または 6に記載の C D M A受信装置。
8. 前記記憶手段 (425) には、 各フィンガ一について、 1スロット前の 干渉雑音電力推定値のみが記憶され、
設定された任意の同期タイミングを用いて受信信号の復調を行う復調手段 (410) と、 前記復調手段 (410) によって復調された復調信号について 現スロット内における干渉雑音電力を推定する第 2の干渉雑音電力計算手段 (412) と、 前記第 2の干渉雑音電力計算手段 (412) により推定された 現スロット内における干渉雑音電力と、 前記記憶手段 (425) に記憶された 干渉雑音電力推定値とを平均化する第 2の平均化手段 (414) と、
各フィンガーが一定時間連続して有効状態にあるか否かを判定する第 2の判 定手段 (419) と 前記第 2の判定手段 (419) での判定結果にしたがつ て、 前記第 1の平均化手段 (408) での平均化結果と前記第 2の平均化手段 (414) での平均化結果とのいずれかを出力する第 2の切り替え手段 (41 6) とを更に備える、 請求項 1または 2に記載の CDMA受信装置。
9. 前記第 2の切り替え手段 (416) は、 前記第 2の判定手段 (419) にてフィンガ一がー定時間連続して有効状態にあると判定された場合に、 前記 第 1の平均化手段 (408) の出力を出力し、 前記第 2の判定手段 (419) にてフィンガーが一定時間連続して有効状態にないと判定された場合に、 前記 第 2の平均化手段 (414) の出力を出力する、 請求項 8に記載の CDMA受
PCT/JP2003/007186 2002-06-12 2003-06-06 Cdma受信装置 WO2003107553A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE60321788T DE60321788D1 (de) 2002-06-12 2003-06-06 CDMA-Empfangseinrichtung
US10/517,371 US7352798B2 (en) 2002-06-12 2003-06-06 CDMA reception device
EP20030736069 EP1513264B1 (en) 2002-06-12 2003-06-06 CDMA reception device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002170832A JP3901026B2 (ja) 2002-06-12 2002-06-12 Cdma受信装置
JP2002-170832 2002-06-12

Publications (1)

Publication Number Publication Date
WO2003107553A1 true WO2003107553A1 (ja) 2003-12-24

Family

ID=29727779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007186 WO2003107553A1 (ja) 2002-06-12 2003-06-06 Cdma受信装置

Country Status (6)

Country Link
US (1) US7352798B2 (ja)
EP (1) EP1513264B1 (ja)
JP (1) JP3901026B2 (ja)
CN (1) CN100362754C (ja)
DE (1) DE60321788D1 (ja)
WO (1) WO2003107553A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312138A (ja) * 2004-04-19 2005-11-04 Canon Inc 電力制御装置、発電システム及び電力系統システム
DE102004026071A1 (de) * 2004-05-25 2005-12-22 Micronas Gmbh Verfahren und Vorrichtung zum Verarbeiten empfangener Daten einer Funkschnittstelle
US9025638B2 (en) 2004-06-16 2015-05-05 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus to compensate for receiver frequency error in noise estimation processing
CN101136719B (zh) * 2006-11-22 2012-09-26 中兴通讯股份有限公司 时分复用前向信道的链路级仿真方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039545A1 (fr) * 1996-04-12 1997-10-23 Ntt Mobile Communications Network Inc. Procede et instrument permettant de mesurer le sir de reception et dispositif de commande de puissance d'emission
JP2000059334A (ja) * 1998-08-14 2000-02-25 Oki Electric Ind Co Ltd 信号対干渉波電力比観測装置及び通信端末装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190497A (ja) * 1996-12-27 1998-07-21 Fujitsu Ltd Sir測定装置
US6400780B1 (en) * 1998-11-06 2002-06-04 Lucent Technologies Inc. Space-time diversity for wireless systems
JP2001016166A (ja) * 1999-07-01 2001-01-19 Matsushita Electric Ind Co Ltd 送信電力制御方法および送受信装置
JP2002158621A (ja) * 2000-11-16 2002-05-31 Matsushita Electric Ind Co Ltd Sir測定方法及びsir測定装置
US6882678B2 (en) * 2000-12-01 2005-04-19 Ning Kong Method and system for canceling multiple access interference in CDMA wireless communication system
JP3558053B2 (ja) * 2001-06-06 2004-08-25 日本電気株式会社 適応アンテナ受信装置
US7027503B2 (en) * 2002-06-04 2006-04-11 Qualcomm Incorporated Receiver with a decision feedback equalizer and a linear equalizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039545A1 (fr) * 1996-04-12 1997-10-23 Ntt Mobile Communications Network Inc. Procede et instrument permettant de mesurer le sir de reception et dispositif de commande de puissance d'emission
JP2000059334A (ja) * 1998-08-14 2000-02-25 Oki Electric Ind Co Ltd 信号対干渉波電力比観測装置及び通信端末装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1513264A4 *

Also Published As

Publication number Publication date
EP1513264A4 (en) 2007-07-11
US7352798B2 (en) 2008-04-01
JP3901026B2 (ja) 2007-04-04
EP1513264B1 (en) 2008-06-25
US20050254607A1 (en) 2005-11-17
DE60321788D1 (de) 2008-08-07
EP1513264A1 (en) 2005-03-09
JP2004015777A (ja) 2004-01-15
CN1659797A (zh) 2005-08-24
CN100362754C (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
JP5237160B2 (ja) 移動局において受信ダイバーシティを決定するための方法及び装置
US6977915B2 (en) Method and system for controlling device transmit power in a wireless communication network
JP3930187B2 (ja) 同期制御方法、受信機、基地局及び移動端末
JPH11150521A (ja) スペクトラム拡散通信装置
JP2000082975A (ja) Cdma受信機
JP2002537675A (ja) 移動通信システムにおける近似mmseベースのチャネル推定器
EP1677429B1 (en) Method and apparatus for acquiring code group in asynchronous wideband code division multiple access system using receiver diversity
JP2003503933A (ja) 改良型パイロットチャネルを有する符合分割多重アクセスシステム
EP1315310A2 (en) Radio base station, mobile station, radio receiving apparatus, SIR estimation method, transmission power controlling method and program
JP4008783B2 (ja) 無線通信システム、無線通信方法、これらに用いて好適な基地局
JP2001203619A (ja) 無線基地局装置及び無線通信方法
JP2001024551A (ja) 通信端末装置及び無線受信方法
WO2003024001A1 (fr) Appareil de mesure de l'energie ondulatoire d'interference, appareil de commande de la puissance d'emission, et procede correspondant
US6529496B1 (en) TSTD transmitter for limiting transmission power of antenna and controlling method thereof for base station in mobile communication system
JP2001326586A (ja) Cdma通信システム及びそれに用いるチャネル推定方法
WO2005076492A1 (ja) Rake受信装置およびrake受信方法
WO2003107553A1 (ja) Cdma受信装置
US6985106B2 (en) Array antenna radio communication apparatus
JPH11186940A (ja) Cdmaシステムにおける受信方法、受信品質推定方法、送信電力制御方法及び送受信装置
JP3357653B2 (ja) 無線受信装置
JP2004120643A (ja) Rake受信機とその受信制御プログラム
WO2003063388A1 (fr) Dispositif et procede permettant d'agir sur la puissance d'emission lors d'une recherche de cellule
JP3785076B2 (ja) 復調装置及び復調方法
JP2005130246A (ja) 無線受信装置およびフィンガ割り当て方法
JP2005268849A (ja) ダイバーシチ受信装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CA CN KR NO SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10517371

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003736069

Country of ref document: EP

Ref document number: 20038137089

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003736069

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2003736069

Country of ref document: EP