WO2003085475A2 - Schaltungsanordnung zur spannungsregelung - Google Patents

Schaltungsanordnung zur spannungsregelung Download PDF

Info

Publication number
WO2003085475A2
WO2003085475A2 PCT/DE2003/000860 DE0300860W WO03085475A2 WO 2003085475 A2 WO2003085475 A2 WO 2003085475A2 DE 0300860 W DE0300860 W DE 0300860W WO 03085475 A2 WO03085475 A2 WO 03085475A2
Authority
WO
WIPO (PCT)
Prior art keywords
input
voltage
output
circuit arrangement
connection
Prior art date
Application number
PCT/DE2003/000860
Other languages
English (en)
French (fr)
Other versions
WO2003085475A3 (de
Inventor
Manfred Mauthe
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to DE50310741T priority Critical patent/DE50310741D1/de
Priority to EP03722220A priority patent/EP1493070B1/de
Publication of WO2003085475A2 publication Critical patent/WO2003085475A2/de
Publication of WO2003085475A3 publication Critical patent/WO2003085475A3/de
Priority to US10/958,822 priority patent/US6989660B2/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Definitions

  • the present invention relates to a circuit arrangement for voltage regulation.
  • CMOS Complementary Metal Oxide Semiconductor
  • transistors for the construction of analog circuits, in particular for the formation of interfaces of the integrated circuit are provided with a relatively high dielectric strength in addition to transistors which are suitable for the construction of digital circuits and have a significantly lower dielectric strength ha - ben.
  • a so-called on-chip voltage regulator is usually provided, which is normally designed as a continuously operating linear regulator.
  • Such voltage regulators should be able to do without external inductors or capacitors.
  • a voltage regulator is desired to supply the voltage-controlled oscillators usually provided, the output voltage of which has a good supply voltage suppression, English: Power Supply Rejection Ratio, PSRR and at the same time has low self-noise the Not to deteriorate the phase noise of the oscillator to be supplied.
  • the gate connection of the control transistor is controlled in each case by a differential amplifier which is provided with a reference voltage, for example by a bandgap circuit, and a derivative from the output voltage of the controller
  • a differential amplifier which is provided with a reference voltage, for example by a bandgap circuit, and a derivative from the output voltage of the controller
  • the circuit variant with the PMOS transistor offers a large voltage modulation range, but has the disadvantage of an insufficient supply voltage suppression at frequencies above the amplifier bandwidth.
  • transistor Although transistor shows good PSRR properties, it has a relatively low achievable output voltage.
  • control transistor in a circuit according to FIG. 2a or 2b of the last-mentioned document is equipped with a dielectric strength that is lower than the input voltage of the voltage regulator, it can, in particular with a mixed oh sh-capacitive load, when the voltage regulator is switched on, a voltage drop above the control transistor is greater than its permissible voltage. If a bandgap voltage source is used for the di ferential amplifier that drives the control transistor, the voltage of which must only build up starting at 0 volts, then the full input voltage is present across the control transistor at the moment of switching on.
  • the object of the present invention is to provide a circuit arrangement for voltage regulation which is highly integrable and in which a transistor can be used as the control transistor, the dielectric strength of which is lower than the input voltage which supplies the voltage regulator.
  • a circuit arrangement for voltage regulation comprising
  • An output stage comprising a control input and a controlled path with a first and a second load connection, the first load connection being coupled to the input connection of the circuit arrangement and the second load connection being connected to the output connection of the circuit arrangement and via an electrical load to a Reference potential connection is coupled, a reference generator which provides a reference potential at its output,
  • a comparator which comprises a first input which is connected to the reference generator and which comprises a second input which is coupled to the output terminal of the circuit arrangement for regulating the output voltage
  • An auxiliary regulator for limiting the voltage drop across the output stage, comprising an actuator which is connected on the one hand to the input connection and on the other hand in a circuit node to the controlled path of the output stage, and comprising a further comparator with a setpoint input, which is connected to the control input of the output stage is coupled and with an actual value input which is coupled to the circuit node.
  • the auxiliary controller especially when the voltage controller is switched on, the voltage drop across the output stage is limited to a permissible level. It is thus possible to advantageously implement the output stage with semiconductor components whose dielectric strength is lower than the supply voltage that can be supplied at the input connection.
  • the auxiliary regulator limits the voltage between the circuit node at one of the load connections of the controlled path of the output stage and the control input of the output stage to a maximum voltage amount, for example 0.5 volt.
  • the actuator forms a closed switch between the input connection and the switching node on the controlled path of the output stage, so that the modulation range of the output stage is not reduced in normal operation.
  • a so-called floating end is preferably used to control the actuator in the auxiliary regulator by means of the further comparator
  • Battery provided, which is connected between one of the inputs of the further comparator in the auxiliary controller and the control input of the output stage of the circuit arrangement.
  • the auxiliary regulator automatically limits the voltage at the circuit node to the supply voltage as soon as the voltage at the control input of the output stage exceeds the voltage value that results from the difference in the supply voltage and the fixed voltage amount that the floating voltage Provides battery results.
  • the auxiliary controller represents a short circuit with regard to its output stage, that is to say a closed switch.
  • the output stage and / or the actuator of the auxiliary regulator are each designed as MOS transistors.
  • the MOS transistor of the output stage is preferably provided as a MOS transistor designed for low dielectric strength and regular threshold voltage.
  • the MOS transistor of the actuator of the auxiliary regulator is preferably designed as a transistor which is complementary in terms of the conductivity type of the channel to that of the output stage, but has a higher dielectric strength than the transistor of the output stage.
  • the gate connection in each case represents the control input of the actuator or output stage, while the source and drain connection of the MOS transistors each represent the connections of the controlled sections.
  • a voltage divider is preferably provided to form the signal to be fed back, which is derived from the output voltage and is fed to the comparator which controls the output stage.
  • its interpretation depends on the desired output voltage and on the other hand on the voltage that the reference generator supplies at its output. In bandgap reference sources implemented in silicon technology, this bandgap voltage is usually 1.2 volts.
  • the comparator of the circuit arrangement, which controls the output stage of the controller, and the further comparator in the auxiliary controller are preferably each designed as differential amplifiers or operational amplifiers, each of which comprises an inverting and a non-inverting input.
  • the differential amplifier which controls the output stage is advantageously designed such that its output signal can be controlled up to the positive supply voltage.
  • a further improvement in the suppression of disturbances on the supply voltage can be achieved by developing the circuit arrangement with a further control circuit which supplies the reference generator.
  • a further control circuit which comprises an actuator, a comparator and a feedback branch from the actuator to the comparator via a voltage divider.
  • An output of the actuator is coupled to a supply connection of the reference generator.
  • the floating battery, as well as the comparator which controls the output stage and the further comparator which is provided in the auxiliary controller, can also be supplied with advantage by this additional auxiliary voltage.
  • a switch is preferably provided which can switch the voltage to be supplied to the reference generator for its supply between the actual supply voltage of the control circuit and the auxiliary voltage generated. Further details and preferred embodiments of the present principle are the subject of the dependent claims.
  • FIG. 1 shows a simplified circuit diagram of a first embodiment of the present invention
  • FIG. 2 shows an exemplary embodiment for a fixed value voltage source according to FIG. 1 using a circuit diagram
  • FIG. 3 shows a further development of the voltage regulator from FIG. 1 with a further control loop
  • FIG. 4 shows an exemplary embodiment for the operational amplifiers according to FIGS. 1 and 3 in CMOS circuit technology
  • FIG. 5 is a graph showing the voltage profiles of selected node voltages in the circuit of FIG. 1 as a function of the supply voltage
  • FIG. 6 shows the switch-on behavior of the circuit from FIG. 1 with interference superimposed on the supply voltage
  • FIG. 7 shows an enlarged detail of the diagram from FIG. 6.
  • FIG. 1 shows a circuit arrangement for voltage regulation with an input connection 1 for supplying a supply voltage of 2.5 volts and an output connection 2 for tapping a regulated output voltage of 1.5 volts.
  • An N-channel MOS field-effect transistor 3 is provided as the output stage, with a gate connection, a source connection and a drain connection.
  • the source connector of output stage 3 forms the output terminal 2 of the circuit.
  • the gate connection is connected to the output of a differential amplifier 4, which works as a comparator and has an inverting and a non-inverting input.
  • the non-inverting input of the comparator 4 is connected to the output of a bandgap reference generator 5, which provides a bandgap voltage of 1.2 volts.
  • the output 2 of the circuit is connected via a voltage divider 6, 7, comprising a series circuit consisting of a 300 ohm resistor 6 and a 1.2 kilohm resistor 7 to the inverting input of the comparator 4 and further coupled to a reference potential connection 8, to which the bandgap generator 5 is also connected.
  • a resistor 9 and, in addition, a capacitor 10 are connected in parallel, which represent a resistive load.
  • a further transistor 11 is provided, which is designed as a P-channel MOS field-effect transistor and with its drain connection in a circuit node 12 of the controller is connected to the drain of output stage 3.
  • the source terminal of the transistor 11 is connected to the input terminal 1 of the regulator circuit.
  • a further differential amplifier 13 is also provided, the output of which is connected to the gate terminal of the transistor 11 operating as an actuator.
  • the non-inverting input of the further comparator 13 is connected to the circuit node 12, while the inverting input of the further comparator 13 designed as an operational amplifier is connected to the output of the comparator 4 via a floating battery 14.
  • the connections of the floating battery are provided with the reference numerals 15 and 16.
  • the floating battery raises the potential at the gate of output stage 3 by 0.5 volts and supplies this potential-increased voltage to the inverting input of comparator 13. While the dielectric strength of the NMOS output transistor 3 is only 1.5 volts, the PMOS transistor 11 has a dielectric strength of 2.5 volts.
  • the control transistor 3 works as a source follower, the source voltage following the gate voltage.
  • the auxiliary regulator whose actuator 11 is connected into the drain branch of the control transistor 3, causes the drain terminal 12 of the control transistor 3 to be at most 0.5 volts above its gate voltage. This is done by the feedback control of the amplifier 13 and the floating battery voltage of approximately 0.5 volts.
  • the voltage at the circuit node 12 is set by means of the differential amplifier 13 so that it is basically equal to the sum of the voltage at the gate terminal of the transistor 3 and the floating battery voltage of 0.5 volts. In this case, however, it is advantageous that the voltage at the circuit node 12 is automatically limited to 2.5
  • the transistor 11 is a closed switch.
  • the linear regulator described offers a significantly improved PSSR, Power Supply Rejection Ratio.
  • the additional auxiliary regulator 11, 12, 13, 14 protects the output transistor 3, which only has a dielectric strength of 1.5 volts, from an overvoltage, which otherwise occurs when the regulator is switched on, that is to say during the ramp-up of the control voltage would be immediately between its drain and gate.
  • the positive supply voltage of the 1.5 volt fixed NMOS control transistor 3 is held at a value during switching on which is x 0.5 volts above its gate voltage. A breakdown of the control transistor 3 is thus effectively avoided.
  • the relatively thin gate oxide layer and the relatively short channel of the transistor 3 lead to a low strength of its gate-source voltage of only 1.5 volts, but enable the desired, good PSSR, which in particular provides the voltage supply for highly sensitive, voltage-controlled Oscillators are made possible as they are required in resonant circuits, especially in mobile radio.
  • transistor 3 is a transistor with a conventional threshold voltage
  • transistor 11 is designed for analog circuit technology and has a corresponding threshold voltage.
  • the voltage source 14 can alternatively also be designed as a level shifter or level shifter circuit.
  • FIG. 2 shows the floating battery 14 from FIG. 1, which provides a voltage at its output connection 15 which is always 0.5 volts higher than the voltage present at its input 16.
  • the output voltage of the voltage source 14 is higher than the input voltage at the node 16 by the amount of the threshold voltage of the PMOS transistor 17.
  • the transistor 17 is connected with its gate connection to the input 16 and connects a reference potential connection 18 with its controlled path with the output terminal 15.
  • the transistor 17 is switched as a source follower and is supplied by a BIAS current source 19, which is connected to the reference potential terminal 18, via a current mirror 20.
  • the current mirror 20 comprises two further PMOS transistors, the gates of which are connected to one another and which are each connected to the supply potential connection 21 of the voltage source 14 by one connection of their controlled paths.
  • the input transistor of the current mirror 20 is connected as a diode.
  • the transistor 17 has a threshold voltage of 0.5 volts. Threshold voltages of PMOS transistors in the range from 0.5 to 0.7 volts are common.
  • FIG. 3 shows an advantageous development of the voltage regulator arrangement from FIG. 1, which brings about a further improvement in the spread of interference by means of an additional control circuit, which provides an additional, regulated supply voltage for the reference generator 5 and the differential amplifiers 4, 13.
  • circuit according to FIG. 3 largely corresponds in structure and advantageous mode of operation to that of FIG. 1 and should not be repeated here to this extent.
  • FIG. 3 only the added components, their interconnection with one another and the additional functionality with their advantages are described.
  • a further control circuit is provided with an actuator designed as a transistor 22 of the P-channel type with a control input and a controlled path, the control input, that is to say the gate connection of the transistor 22, with a comparator 23 designed as a differential amplifier is connected at the output.
  • the comparator 23 is connected to the input terminal 1 for its voltage supply.
  • the source terminal of the actuator transistor 22 is also connected to the input terminal 1, while the drain terminal forms the output 24 of the further control loop.
  • a regulated voltage of 2.25 volts is provided at this output.
  • a series circuit comprising a resistor 25 of 1.05 kiloohms and a resistor 26 of 1.2 kilohms is connected to form a voltage divider, the tap point for tapping a divided voltage with the inverting Input of the differential amplifier 23 is connected.
  • the non-inverting input of the differential amplifier 23 is connected to the output terminal 15 of the bandgap reference generator 5 for supplying the bandgap voltage at a constant level of 1.2 volts.
  • the output 24 of the further control circuit for supplying voltage to the reference generator 5 is connected to a connection for supplying a supply voltage to the floating battery 14, the differential amplifier 13 and the differential amplifier 4.
  • a connection to the input terminal 16 of the reference generator 5 is established via a changeover switch 27.
  • Another input of the switch 27 is connected to the input terminal 1 of the circuit for voltage regulation.
  • the changeover switch 27 has a control input for supplying a changeover command, to which a comparator 28 is connected with its output.
  • the comparator 28 has two inputs which are connected on the one hand to the output 24 of the further control circuit and on the other hand to the output 15 of the reference generator 5.
  • the PMOS regulating transistor 22 provides a regulated voltage with the greatest possible voltage level.
  • the comparator 28 in conjunction with the voltage changeover switch 27 enable the reference generator 5 to be supplied first when the supply voltage is switched on at the connection 1, and later, when the auxiliary voltage tapped at the output 24 has run up, to be switched over to it.
  • the interference from interference, in particular onto the reference generator 5 and the amplifier 4 can be further reduced, so that the quality of the voltage which can be tapped at the output terminal 2 and is regulated is further improved.
  • FIG. 4 shows a two-stage operational amplifier constructed using CMOS circuit technology, as is preferably used in the circuits according to FIGS. 1 and 3.
  • the operational amplifiers 4 and 13, and in FIG. 3 additionally the operational amplifier 23 are preferably designed as a two-stage operational amplifier as shown in FIG. 4.
  • the operational amplifier according to FIG. 4 has an inverting input 30, a non-inverting input 31 and an output 32.
  • auxiliary inputs 33, 34 are provided.
  • the operational amplifier is connected between a supply potential connection 35 and a reference potential connection 36. While a changeover command for putting the operational amplifier into an idle state (power down) can be supplied at the auxiliary input 33, a quiescent or bias current, BIAS, can be supplied at the connection 34.
  • the operational amplifier is constructed as a differential amplifier and provides at its output 32 a signal which is dependent on the voltage difference between the signals present at the inputs 30, 31.
  • the operational amplifier 4 is designed in two stages and is equipped with a miller compensation to stabilize the frequency response.
  • FIG. 5 shows a switch-on process for the voltage regulator from FIG. 1 using a diagram
  • FIG. 6 shows the course of the supply voltage from 0 volts up to 2.5 volts and back again over the time axis t in the circuit arrangement of FIG. 1.
  • a disturbance with an amplitude of 100 mV is superimposed on the supply voltage. It can be seen that with the regulated output voltage D the value of this disturbance is reduced to 1 mV.
  • the diagram in FIG. 6 thus shows the good PSRR properties, that is to say the good suppression of interference on the supply voltage, which is brought about by the present principle of voltage regulation.
  • FIG. 7 shows an enlarged detail of the diagram in FIG. 6 with a higher resolution of the time axis.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Es ist eine Schaltungsanordnung zur Spannungsregelung angegeben, bei der zusätzlich zu einem Regelkreis mit Vergleicher (4), Ausgangsstufe (3) und einem Rückkopplungszweig ein Hilfsregler (11 - 14) vorgesehen ist, der die über der Ausgangsstufe (3) abfallende Spannung begrenzt und hierfür ein Stellglied (11) und einen weiteren Vergleicher (13) umfasst. Somit kann mit Vorteil die Ausgangsstufe (3) des Spannungsreglers eine Spannungsfestigkeit haben, die geringer ist als die am Eingang (1) zuführbare Versorgungsspannung. Aufgrund seiner guten Versorgungsspannungsunterdrückung ist der beschriebene Spannungsregler besonders gut zur Versorgung von On-Chip VCOs geeignet.

Description

Beschreibung
Schaltungsanordnung zur Spannungsregelung
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Spannungsregelung.
Immer höhere Integrationsdichten bei integrierten Schaltungen gehen normalerweise einher mit einer ständigen Abnahme der VersorgungsSpannung der integrierten Schaltungen. Dabei kann es vorkommen, daß in bestimmten Integrationstechnologien Halbleiterbauelemente mit unterschiedlichen Versorgungsspannungen vorgesehen sind. Beispielsweise bei CMOS (Complementary Metal Oxide Semiconductor) -Fertigungstechniken sind Transi- stören zum Aufbau von Analogschaltungen, insbesondere zur Bildung von Schnittstellen der integrierten Schaltung, mit verhältnismäßig hoher Spannungsfestigkeit neben Transistoren vorgesehen, welche zum Aufbau digitaler Schaltungen geeignet sind und eine signifikant geringere Spannungsfestigkeit ha- ben.
Um integrierte Schaltungen, welche intern verschiedene Versorgungsspannungen benötigen, mit lediglich einer externen VersorgungsSpannung zu versorgen, ist üblicherweise ein soge- nannter On-Chip-Spannungsregler vorgesehen, der normalerweise als kontinuierlich arbeitender Linearregler ausgeführt ist. Derartige Spannungsregler sollten dabei ohne externe Induktivitäten oder Kapazitäten auskommen können.
Insbesondere bei der Ansteuerung von Schwingkreisen, beispielsweise zur Erzeugung hochfrequenter Trägersignale, ist zur Versorgung der üblicherweise dabei vorgesehenen spannungsgesteuerten Oszillatoren ein Spannungsregler gewünscht, dessen AusgangsSpannung eine gute Versorgungsspannungsunter- drückung, englisch: Power Supply Rejection Ratio, PSRR aufweist und zugleich geringes Eigenrauschen besitzt, um das Phasenrauschen des zu versorgenden Oszillators nicht zu verschlechtern.
In dem Dokument V.R. von KAENEL, A High-Speed, Low-Power Clock Generator for a Microprocessor Application, IEEE Journal of Solid-State Circuits, Vol. 33, No . 11, November 1998 ist eine Phasenregelschleife in einem Taktgenerator angegeben, welche einen Spannungsregler anhand eines Schaltbildes in verallgemeinerter Darstellung zeigt, vergleiche dort Fi- gur 2.
In dem Aufsatz G. . Den Besten, B. Nauta, Embedded 5 V-to- 3.3 V Voltage Regulator for Supplying Digital IC"s in 3,3 Volt CMOS-Technology, IEEE Journal of Solid-State Circuits, Vol. 33, No . 7, July 1998, ist ein Spannungsregler zum Umsetzen einer EingangsSpannung von 5 Volt in eine Ausgangsspannung von 3,3 Volt in CMOS-Schaltungstechnik angegeben. In Figuren 2a und 2b sind übliche Spannungsregler gezeigt, welche als Regeltransistor entweder einen P-Kanal MOS-Transistor, vergleiche Figur 2a, oder einen N-Kanal MOS-Transistor, vergleiche Figur 2b verwenden. Der Gate-Anschluß des Regeltransistors ist jeweils von einem Differenzverstärker angesteuert, dem einerseits eine Referenzspannung, beispielsweise von einem Bandgap-Schaltkreis bereitgestellt, und andererseits ein von der Ausgangsspannung des Reglers abgeleitetes Signal zugeführt wird. Die Schaltungsvariante mit dem PMOS- Transistor bietet zwar einen großen Spannungsaussteuerbereich, hat jedoch den Nachteil einer unzureichenden VersorgungsSpannungsunterdrückung bei Frequenzen oberhalb der Ver- Stärkerbandbreite. Die Reglerschaltung mit dem NMOS-
Transistor zeigt zwar gute PSRR-Eigenschaften, hat jedoch eine verhältnismäßig geringe erreichbare AusgangsSpannung.
Wird der Regeltransistor bei einer Schaltung gemäß Figur 2a oder 2b des letztgenannten Dokumentes mit einer Spannungsfestigkeit ausgestattet, die geringer ist als die Eingangsspannung des Spannungsreglers, so kann, insbesondere bei einer gemischt oh sch-kapazitiven Last, beim Einschalten des Spannungsreglers über dem Regeltransistor eine Spannung abfallen, die größer ist als seine zulässige Spannung. Wenn für den Di ferenzverstärker, der den Regeltransistor ansteuert, eine Bandgap-Spannungsquelle verwendet wird, deren Spannung sich erst beginnend mit 0 Volt aufbauen muß, so liegt über dem Regeltransistor im Einschaltmoment sogar die volle Eingangsspannung an.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Spannungsregelung anzugeben, welche hochinte- grierbar ist und bei der als Regeltransistor ein Transistor verwendet werden kann, dessen Spannungsfestigkeit geringer ist als die Eingangsspannung, welche den Spannungsregler ver- sorgt.
Erfindungsgemäß wird die Aufgabe gelöst durch eine Schal- tungsanordnung zur Spannungsregelung, aufweisend
- einen Eingangsanschluß zum Zuführen einer Versorgungsspan- nung,
- einen Ausgangsanschluß zum Abgreifen einer Ausgangsspannung,
- eine Ausgangsstufe, die einen Steuereingang und eine gesteuerte Strecke mit einem ersten und einem zweiten Lastan- schluß umfaßt, wobei der erste Lastanschluß mit dem Eingangsanschluß der Schaltungsanordnung gekoppelt ist und der zweite Lastanschluß mit dem Ausgangsanschluß der Schaltungsanordnung verbunden und über eine elektrische Last mit einem Bezugspotentialanschluß gekoppelt ist, - einen Referenzgenerator, der an seinem Ausgang ein Referenzpotential bereitstellt,
- einen Vergleicher, der einen ersten Eingang umfaßt, welcher mit dem Referenzgenerator verbunden ist, und der einen zweiten Eingang umfaßt, welcher mit dem Ausgangsanschluß der Schaltungsanordnung gekoppelt ist, zur Regelung der AusgangsSpannung, und - einen Hilfsregler zur Begrenzung der über der Ausgangsstufe abfallenden Spannung, umfassend ein Stellglied, welches einerseits mit dem Eingangsanschluß und andererseits in einem Schaltungsknoten mit der gesteuerten Strecke der Ausgangs- stufe verbunden ist, und umfassend einen weiteren Vergleicher mit einem Sollwert-Eingang, der mit dem Steuereingang der Ausgangsstufe gekoppelt ist und mit einem Istwert- Eingang, der mit dem Schaltungsknoten gekoppelt ist.
Mit dem Hilfsregler wird, insbesondere im Einschaltmoment des Spannungsreglers, die über der Ausgangsstufe abfallende Spannung auf ein zulässiges Maß begrenzt. Somit ist es möglich, die Ausgangsstufe mit Vorteil mit Halbleiterbauelementen zu realisieren, deren Spannungsfestigkeit geringer ist als die am Eingangsanschluß zuführbare VersorgungsSpannung.
Es entspricht dabei dem vorliegenden Prinzip, daß der Hilfsregler die Spannung zwischen dem Schaltungsknoten an einem der Lastanschlüsse der gesteuerten Strecke der Ausgangs- stufe und dem Steuereingang der Ausgangsstufe auf einen maximalen Spannungsbetrag, von beispielsweise 0,5 Volt, begrenzt. Sobald jedoch die Spannung am Steuereingang der Ausgangsstufe einen bestimmten Wert überschreitet, bildet das Stellglied einen geschlossenen Schalter zwischen Eingangsanschluß und dem Schaltungsknoten an der gesteuerten Strecke der Ausgangs- stufe, so daß in einem Normalbetrieb der Aussteuerbereich der Ausgangsstufe nicht verringert ist.
Zur Ansteuerung des Stellgliedes im Hilfsregler mittels des weiteren Vergleichers ist bevorzugt eine sogenannte floatende
Batterie vorgesehen, welche zwischen einen der Eingänge des weiteren Vergleichers im Hilfsregler und den Steuereingang der Ausgangsstufe der Schaltungsanordnung geschaltet ist.
Diese stellt somit sicher, daß das Potential an dem Sollwert- Eingang des weiteren Vergleichers im Hilfsregler stets um einen festlegbaren Spannungsbetrag größer ist als das Potential am Steuereingang der Ausgangsstufe . Hierdurch wird die Spannung am Schaltungsknoten der Schaltungsanordnung so eingestellt, daß diese grundsätzlich gleich der Summe aus der Spannung am Steuereingang der Ausgangsstufe und der floaten- den Batteriespannung ist. Hierbei gilt gemäß vorliegendem Prinzip die Beschränkung, daß selbsttätig mittels des Hilfsreglers eine Begrenzung der Spannung am Schaltungsknoten auf die VersorgungsSpannung erfolgt, sobald die Spannung am Steuereingang der Ausgangsstufe denjenigen Spannungswert überschreitet, der sich aus der Differenz der Versorgungsspannung und dem festen Spannungsbetrag, den die floatende Batterie bereitstellt, ergibt. In diesem Fall stellt der Hilfsregler bezüglich seiner Ausgangsstufe einen Kurzschluß, das heißt einen geschlossenen Schalter dar.
Gemäß einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung sind die Ausgangsstufe und/oder das Stellglied des Hilfsreglers jeweils als MOS-Transistoren ausgebildet.
Dabei ist der MOS-Transistor der Ausgangsstufe bevorzugt als für geringe Spannungsfestigkeit und reguläre Schwellenspannung ausgelegter MOS-Transistor vorgesehen. Der MOS- Transistor des Stellgliedes des Hilfsreglers ist bevorzugt als bezüglich des Leitfähigkeitstyps des Kanals komplementärer Transistor zu dem der Ausgangsstufe ausgebildet, weist jedoch eine höhere Spannungsfestigkeit als der Transistor der Ausgangsstufe auf. Dabei repräsentiert der Gate-Anschluß jeweils der Steuereingang von Stellglied beziehungsweise Aus- gangsstufe, während Source- und Drain-Anschluß der MOS- Transistoren jeweils die Anschlüsse der gesteuerten Strecken repräsentieren.
Zur Bildung des von der AusgangsSpannung abgeleiteten, rück- zuführenden Signals, welches an den Vergleicher zugeführt wird, der die Ausgangsstufe ansteuert, ist bevorzugt ein Spannungsteiler vorgesehen. Dessen Auslegung hängt zum einen von der gewünschten Ausgangsspannung und zum anderen von der Spannung ab, die der Referenzgenerator an seinem Ausgang liefert. Bei in Siliziumtechnologie realisierten Bandgap- Referenzquellen beträgt diese Bandgap-Spannung üblicherweise 1,2 Volt.
Der Vergleicher der Schaltungsanordnung, der die Ausgangsstufe des Reglers ansteuert, und der weitere Vergleicher im Hilfsregler sind bevorzugt jeweils als Dif erenzverstärker oder Operationsverstärker ausgebildet, die je einem invertierenden und einen nicht-invertierenden Eingang umfassen.
Derjenige Differenzverstärker, der die Ausgangsstufe ansteuert, ist dabei mit Vorteil bevorzugt so ausgebildet, daß sich sein Ausgangssignal bis zur positiven VersorgungsSpannung hin aussteuern läßt .
Eine weitere Verbesserung der Unterdrückung von Störungen auf der VersorgungsSpannung kann durch Weiterbilden der Schal- tungsanordnung mit einem weiteren Regelkreis erzielt werden, der den Referenzgenerator versorgt.
Hierbei ist bevorzugt ein weiterer Regelkreis gebildet, der ein Stellglied, einen Vergleicher und einen Rückführungszweig vom Stellglied zum Vergleicher über einen Spannungsteiler umfaßt. Ein Ausgang des Stellgliedes ist dabei mit einem Versorgungsanschluß des Referenzgenerators gekoppelt . Mit Vorteil kann auch die floatende Batterie, sowie der Vergleicher, der die Ausgangsstufe ansteuert, und der weitere Vergleicher, der im Hilfsregler vorgesehen ist, von dieser zusätzlichen Hilfsspannung versorgt werden.
Dabei ist bevorzugt ein Schalter vorgesehen, der die dem Referenzgenerator zu seiner Versorgung zuzuführende Spannung zwischen der eigentlichen VersorgungsSpannung der Regelschaltung und der erzeugten Hilfsspannung umschalten kann. Weitere Einzelheiten und bevorzugte Ausführungsformen des vorliegenden Prinzips sind Gegenstand der Unteransprüche.
Nachfolgend wird die Erfindung an mehreren Ausführungsbei- spielen an Hand der Zeichnung näher erläutert. Es zeigen:
Figur 1 ein vereinfachtes Schaltbild einer ersten Ausführungsform der vorliegenden Erfindung,
Figur 2 an Hand eines Schaltplanes ein Ausführungsbeispiel für eine Festwert-Spannungsquelle gemäß Figur 1,
Figur 3 eine Weiterbildung des Spannungsreglers von Figur 1 mit einem weiteren Regelkreis,
Figur 4 ein Ausführungsbeispiel für die Operationsverstärker gemäß Figuren 1 und 3 in CMOS- Schaltungstechnik,
Figur 5 an Hand eines Schaubildes die Spannungsverläufe ausgewählter Knotenspannungen der Schaltung von Figur 1 in Abhängigkeit von der Versorgungsspannung,
Figur 6 das Einschaltverhalten der Schaltung von Figur 1 mit auf der Versorgungsspannung überlagerter Störung und
Figur 7 eine vergrößerte Ausschnittsdarstellung des Schaubildes von Figur 6.
Figur 1 zeigt eine Schaltungsanordnung zur Spannungsregelung mit einem Eingangsanschluß 1 zum Zuführen einer Versorgungs- Spannung von 2,5 Volt und einem Ausgangsanschluß 2 zum Abgreifen einer geregelten Ausgangsspannung von 1,5 Volt. Als Ausgangsstufe ist ein N-Kanal MOS-Feldeffekttransistor 3 vorgesehen, mit einem Gate-Anschluß, einem Source-Anschluß und einem Drain-Anschluß. Der Source-Anschluß der Ausgangsstufe 3 bildet den Ausgangsanschluß 2 der Schaltung. Der Gate- Anschluß ist mit dem Ausgang eines Differenzverstärkers 4, der als Vergleicher arbeitet, und einen invertierenden und einen nicht-invertierenden Eingang hat, verbunden. Der nicht- invertierende Eingang des Vergleichers 4 ist mit dem Ausgang eines Bandgap-Referenzgenerators 5 verbunden, der eine Bandgap-Spannung von 1,2 Volt bereitstellt. Der Ausgang 2 der Schaltung ist über einen Spannungsteiler 6, 7, umfassend eine Serienschaltung aus einem 300 Ohm-Widerstand 6 und einem 1,2 Kiloohm-Widerstand 7 an den invertierenden Eingang des Vergleichers 4 angeschlossen und weiterhin mit einem Bezugspotentialanschluß 8 gekoppelt, an den auch der Bandgap- Generator 5 angeschlossen ist. Zwischen dem Ausgangsanschluß 2 und dem Bezugspotentialanschluß 8 der RegelSchaltung von Figur 1 sind außerdem ein Widerstand 9 sowie dazu parallel eine Kapazität 10 geschaltet, welche eine ohmsch- kapazitive Last repräsentieren.
Gemäß vorliegendem Prinzip ist zum Schutz der Ausgangsstufe 3 vor der verhältnismäßig hohen EingangsSpannung oder Versorgungsspannung beim Einschalten des Reglers ein weiterer Transistor 11 vorgesehen, der als P-Kanal MOS-Feldeffekt- transistor ausgeführt ist und mit seinem Drain-Anschluß in einem Schaltungsknoten 12 des Reglers an den Drain-Anschluß der Ausgangsstufe 3 angeschlossen ist. Der Source-Anschluß des Transistors 11 ist mit dem Eingangsanschluß 1 der Reglerschaltung verbunden. Zur Bildung des Hilfsreglers ist außerdem ein weiterer Differenzverstärker 13 vorgesehen, dessen Ausgang mit dem Gate-Anschluß des als Stellglied arbeitenden Transistors 11 verbunden ist. Der nicht-invertierende Eingang des weiteren Vergleichers 13 ist mit dem Schaltungsknoten 12 verbunden, während der invertierende Eingang des als Operationsverstärker ausgebildeten weiteren Vergleichers 13 über eine floatende Batterie 14 an den Ausgang des Vergleichers 4 angeschlossen ist. Die Anschlüsse der floatenden Batterie sind mit den Bezugszeichen 15 und 16 versehen. Die floatende Batterie hebt das Potential am Gate der Ausgangsstufe 3 um 0,5 Volt an und führt diese potentialmäßig erhöhte Spannung dem invertierenden Eingang des Vergleichers 13 zu. Während die Spannungsfestigkeit des NMOS- Ausgangstransistors 3 lediglich 1,5 Volt beträgt, hat der PMOS-Transistor 11 eine Spannungsfestigkeit von 2,5 Volt.
Der Regeltransistor 3 arbeitet als Sourcefolger, wobei die Sourcespannung der Gatespannung folgt. Der Hilfsregler, des- sen Stellglied 11 in den Drainzweig des Regeltransistors 3 geschaltet ist, bewirkt, daß der Drainanschluß 12 des Regel- transistors 3 höchstens um 0,5 Volt über seiner Gate-Spannung liegt. Dies erfolgt durch die rückkoppelnde Ansteuerung des Verstärkers 13 und der floatenden Batteriespannung von ca. 0,5 Volt. Die Spannung am Schaltungsknoten 12 wird mittels des Differenzverstärkers 13 so eingestellt, daß sie grundsätzlich gleich der Summe aus der Spannung am Gate-Anschluß des Transistors 3 und der floatenden Batteriespannung von 0,5 Volt ist. Dabei gilt allerdings, daß mit Vorteil selbsttätig eine Begrenzung der Spannung am Schaltungsknoten 12 auf 2,5
Volt, nämlich auf die VersorgungsSpannung erfolgt, sobald die Spannung am Gate des Transistors 3 den Wert 2 Volt überschreitet. In diesem Fall stellt der Transistor 11 nämlich einen geschlossenen Schalter dar.
Der beschriebene Linearregler bietet ein deutlich verbessertes PSSR, Power Supply Rejection Ratio. Der zusätzliche Hilfsregler 11, 12, 13, 14 schützt während des Einschaltens des Reglers, das heißt während des Hochlaufens der Regelspan- nung, den Ausgangstransistor 3, welcher lediglich eine Spannungsfestigkeit von 1,5 Volt hat, vor einer Überspannung, welche beim Einschalten sonst sofort zwischen seinem Drain- Anschluß und seinem Gate-Anschluß anliegen würde.
Gemäß dem beschriebenen Prinzip wird die positive Versorgungsspannung des 1,5 Volt-festen NMOS-Regeltransistors 3 während des Einschaltens auf einem Wert festgehalten, der ma- ximal 0,5 Volt über seiner Gate-Spannung liegt. Somit wird ein Durchbrechen des Regeltransistors 3 wirksam vermieden. Die verhältnismäßig dünne Gateoxidschicht und der verhältnismäßig kurze Kanal des Transistors 3 führen dabei zwar zu ei- ner geringen Festigkeit seiner Gate-Source-Spannung von lediglich 1,5 Volt, ermöglichen jedoch das gewünschte, gute PSSR, welches insbesondere die Spannungsversorgung von hochempfindlichen, spannungsgesteuerten Oszillatoren ermöglicht, wie sie in Schwingkreisen, insbesondere im Mobilfunk, benö- tigt werden.
Während der Transistor 3 ein Transistor mit einer herkömmlichen SchwellSpannung ist, ist der Transistor 11 für analoge Schaltungstechnik ausgelegt und hat eine entsprechende Schwel1Spannung .
Die Spannungsquelle 14 kann alternativ auch als Levelshifter oder Pegelschieberschaltung ausgeführt sein.
Figur 2 zeigt die floating battery 14 von Figur 1, welche an ihrem Ausgangsanschluß 15 eine Spannung bereitstellt, die stets um 0,5 Volt größer ist als die an ihrem Eingang 16 anliegende Spannung. Die AusgangsSpannung der Spannungsquelle 14 ist dabei gerade um den Betrag der EinsatzSpannung des PMOS-Transistors 17 höher als die EingangsSpannung am Knoten 16. Der Transistor 17 ist dabei mit seinem Gate-Anschluß an den Eingang 16 angeschlossen und verbindet mit seiner gesteuerten Strecke einen Bezugspotentialanschluß 18 mit dem Ausgangsanschluß 15. Der Transistor 17 ist als Sourcefolger ge- schaltet und wird von einer BIAS-Stromquelle 19, welche mit dem Bezugspotentialanschluß 18 verbunden ist, über einen Stromspiegel 20 versorgt. Der Stromspiegel 20 umfaßt zwei weitere PMOS-Transistoren, deren Gates miteinander verbunden sind, und welche mit je einem Anschluß ihrer gesteuerten Strecken mit dem Versorgungspotentialanschluß 21 der Spannungsquelle 14 verbunden sind. Der Eingangstransistor des Stromspiegels 20 ist dabei als Diode verschaltet. Im vorliegenden Ausführungsbeispiel weist der Transistor 17 eine SchwellSpannung von 0,5 Volt auf. SchwellSpannungen von PMOS-Transistoren im Bereich von 0,5 bis 0,7 Volt sind üb- lieh.
Figur 3 zeigt eine vorteilhafte Weiterbildung der Spannungs- regleranordnung von Figur 1, welche eine weitere Verbesserung der Einstreuung von Störungen bewirkt durch einen zusätzli- chen Regelkreis, welcher eine zusätzliche, geregelte Versorgungsspannung für den Referenzgenerator 5 sowie die Differenzverstärker 4, 13 bereitstellt.
Die Schaltung gemäß Figur 3 entspricht in Aufbau und vorteil- hafter Wirkungsweise weitgehend derjenigen von Figur 1 und soll an dieser Stelle insoweit nicht wiederholt werden. Im Folgenden werden lediglich die hinzugefügten Bauteile, deren Verschaltung miteinander sowie die zusätzliche Funktionalität mit ihren Vorteilen geschildert.
Gemäß Figur 3 ist ein weiterer Regelkreis vorgesehen mit einem als Transistor 22 vom P-Kanal-Typ ausgebildeten Stellglied mit einem Steuereingang und einer gesteuerten Strecke, wobei der Steuereingang, das heißt der Gate-Anschluß des Transistors 22, mit einem als Differenzverstärker ausgebildeten Vergleicher 23 an dessen Ausgang verbunden ist. Der Vergleicher 23 ist zu seiner Spannungsversorgung mit dem Eingangsanschluß 1 verbunden. Der Source-Anschluß des Stellglied-Transistors 22 ist ebenfalls mit dem Eingangsanschluß 1 verbunden, während der Drain-Anschluß den Ausgang 24 des weiteren Regelkreises bildet. An diesem Ausgang wird eine geregelte Spannung von 2,25 Volt bereitgestellt. Zwischen dem Ausgang 24 des weiteren Regelkreises und Bezugspotentialanschluß 8 ist zur Bildung eines Spannungsteilers eine Serien- Schaltung aus einem Widerstand 25 von 1,05 Kiloohm und einem Widerstand 26 von 1,2 Kiloohm geschaltet, deren Abgriffspunkt zum Abgreifen einer geteilten Spannung mit dem invertierenden Eingang des Differenzverstärkers 23 verbunden ist. Der nicht- invertierende Eingang des Differenzverstärkers 23 ist mit dem Ausgangsanschluß 15 des Bandgap-Referenzgenerators 5 verbunden zur Zuführung der Bandgap-Spannung in Höhe von konstant 1,2 Volt. Der Ausgang 24 des weiteren Regelkreises zur Spannungs ersorgung des Referenzgenerators 5 ist mit je einem Anschluß zur Zuführung einer VersorgungsSpannung der floatenden Batterie 14, des Differenzverstärkers 13, sowie des Differenzverstärkers 4 angeschlossen. Zusätzlich ist über einen Umschalter 27 eine Verbindung zum Eingangsanschluß 16 des Referenzgenerators 5 hergestellt. Ein weiterer Eingang des Umschalters 27 ist mit dem Eingangsanschluß 1 der Schaltung zur Spannungsregelung verbunden. Der Umschalter 27 weist zum Zuführen eines Umschaltbefehls einen Steuereingang auf, an dem ein Komparator 28 mit seinem Ausgang angeschlossen ist. Der Komparator 28 weist zwei Eingänge auf, die zum einen mit dem Ausgang 24 des weiteren Regelkreises und zum anderen mit dem Ausgang 15 des Referenzgenerators 5 verbunden sind.
Mit dem PMOS-Regeltransistor 22 wird eine geregelte Spannung mit größtmöglichem Spannungspegel bereitgestellt. Der Komparator 28 in Verbindung mit dem Spannungsumschalter 27 ermöglichen, daß beim Einschalten der Versorgungsspannung am Anschluß 1 diese zunächst den Referenzgenerator 5 versorgt und später, wenn die am Ausgang 24 abgreifbare Hilfsspannung hochgelaufen ist, auf diese umgeschaltet wird. Hierdurch kann die Einstreuung von Störungen, insbesondere auf den Referenzgenerator 5 und den Verstärker 4, weiter reduziert werden, so daß die Qualität der am Ausgangsanschluß 2 abgreifbaren Span- nung, welche geregelt ist, weiter verbessert ist.
Figur 4 zeigt einen in CMOS-Schaltungstechnik aufgebauten, zweistufigen Operationsverstärker, wie er bevorzugt bei Schaltungen gemäß Figuren 1 und 3 eingesetzt ist. Bei Figur 1 sind die Operationsverstärker 4 und 13, und bei Figur 3 zusätzlich der Operationsverstärker 23 bevorzugt als zweistufiger Operationsverstärker wie in Figur 4 gezeigt ausgeführt . Der Operationsverstärker gemäß Figur 4 hat einen invertierenden Eingang 30, einen nicht-invertierenden Eingang 31 und einen Ausgang 32. Zusätzlich sind Hilfseingänge 33, 34 vorgese- hen. Der Operationsverstärker ist zwischen einen Versorgungspotentialanschluß 35 und einen Bezugspotentialanschluß 36 geschaltet. Während am Hilfseingang 33 ein Umschaltbefehl zum Versetzen des Operationsverstärkers in einen Ruhezustand (po- wer down) zugeführt werden kann, ist am Anschluß 34 ein Ruhe- oder Vorstrom, englisch BIAS, zuführbar. Der Operationsverstärker ist als Differenzverstärker aufgebaut und stellt an seinem Ausgang 32 ein Signal bereit, welches abhängig ist von der Spannungsdifferenz der an den Eingängen 30, 31 anliegenden Signale. Der Operationsverstärker 4 ist zweistufig ausge- führt und mit einer Millerkompensation zur Stabilisierung des Frequenzgangs ausgestattet.
Von besonderer Bedeutung bei dem Operationsverstärker gemäß Figur 4 bei Einsatz in einer Schaltung zur Spannungsregelung gemäß Figuren 1 oder 3 ist, daß das am Ausgang 32 abgreifbare Signal nahezu bis zur positiven VersorgungsSpannung hin, welche am Versorgungsanschluß 35 zugeführt wird, aussteuerbar ist. Dies wird bei dem zweistufigen Operationsverstärker dadurch erzielt, daß die beiden komplementären Ausgangstransi- stören 37, 38 der Ausgangsstufe des Operationsverstärkers beide mit einem von der Eingangs-Differenzspannung abhängigen Signal angesteuert werden.
Figur 5 zeigt anhand eines Schaubildes einen Einschaltvorgang des Spannungsreglers von Figur 1. Dabei sind verschiedene
Spannungspegel A, B, C, D in Abhängigkeit von der vom Referenzgenerator 5 bereitgestellten Bandgap-Spannung eingezeichnet. Diese wurde bei dem Schaubild von Figur 5 zu Simulationszwecken von 0 Volt auf ihren Nennwert von 1,2 Volt hochge- fahren. Deutlich erkennbar ist die grundsätzlich konstante Spannungsdifferenz von ca. 0,5 Volt zwischen dem Pegel A am Eingang der Ausgangsstufe und dem Pegel B am Schaltungsknoten 12. Erst wenn die VersorgungsSpannung diese Spannungsdifferenz nicht mehr ermöglicht, bleibt der Signalpegel B konstant, während der Pegel C, der den Spannungswert am Steuereingang des Stellgliedes 11 des Hilfsreglers beschreibt, auf 0 Volt geht. Somit liegt die volle VersorgungsSpannung am Gate des Transistors an. Die Kurve D beschreibt die geregelte Spannung am Ausgang 2 der Schaltung. Das Schaubild nach Figur 5 belegt demnach die wirksame Begrenzung der über der Ausgangsstufe 3 abfallenden Spannung.
Figur 6 zeigt den Verlauf der VersorgungsSpannung von 0 Volt hoch auf 2 , 5 Volt und wieder zurück über der Zeitachse t bei der Schaltungsanordnung von Figur 1. Dabei ist der Versorgungsspannung eine Störung mit einer Amplitude von 100 mV überlagert. Man erkennt, daß bei der geregelten Ausgangsspannung D der Wert dieser Störung auf 1 mV reduziert ist. Somit zeigt das Schaubild von Figur 6 die guten PSRR-Eigenschaften, das heißt die gute Unterdrückung von Störungen auf der Versorgungsspannung, die durch das vorliegende Prinzip der Span- nungsregelung bewirkt ist.
Dies wird insbesondere durch die Darstellung von Figur 7 deutlich, welche eine Ausschnittsvergrößerung des Schaubildes von Figur 6 mit höherer Auflösung der Zeitachse zeigt .
Bezugszeichenliste
1 Eingangsanschluß
2 Ausgangsanschluß 3 Ausgangsstufe
4 Vergleicher
5 Referenzgenerator
6 Widerstand
7 Widerstand 9 Ohmsehe Last
10 Kapazitive Last
11 Stellglied
12 Schaltungsknoten
13 weiterer Vergleicher 14 Festwert-Spannungsquelle
15 Ausgang
16 Eingang
17 Transistor
18 Bezugspotentialanschluß

Claims

Patentansprüche
1. Schaltungsanordnung zur Spannungsregelung, aufweisend
- einen Eingangsanschluß (1) zum Zuführen einer Versorgungs- Spannung,
- einen Ausgangsanschluß (2) zum Abgreifen einer Ausgangsspannung (D) ,
- eine Ausgangsstufe (3) , die einen Steuereingang und eine gesteuerte Strecke mit einem ersten und einem zweiten Lastanschluß umfaßt, wobei der erste Lastanschluß mit dem Eingangsanschluß (1) der Schaltungsanordnung gekoppelt ist und der zweite Lastanschluß mit dem Ausgangsanschluß (2) der Schaltungsanordnung verbunden und über eine elektrische Last (9, 10) mit einem Bezugspotentialanschluß (8) gekop- pelt ist,
- einen Referenzgenerator (5) , der an seinem Ausgang ein Referenzpotential bereitstellt,
- einen Vergleicher (4) , der einen ersten Eingang umfaßt, welcher mit dem Referenzgenerator (5) verbunden ist, und der einen zweiten Eingang umfaßt, welcher mit dem Ausgangs- anschluß (2) der Schaltungsanordnung gekoppelt ist, zur Regelung der AusgangsSpannung, und
- einen Hilfsregler (11, 12, 13, 14) zur Begrenzung der über der Ausgangsstufe abfallenden Spannung, umfassend ein Stellglied (11) , welches den Eingangsanschluß (1) mit der gesteuerten Strecke der Ausgangsstufe (3) in einem Schaltungsknoten (12) koppelt und umfassend einen weiteren Vergleicher (13) mit einem Sollwert-Eingang, der mit dem Steuereingang der Ausgangsstufe (3) gekoppelt ist und mit einem Istwert-Eingang, der mit dem Schaltungsknoten (12) gekoppelt ist.
2 . Schaltungsanordnung nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , daß zur Kopplung des Sollwert-Eingangs des Vergleichers (13) im Hilfsregler mit dem Steuereingang der Ausgangsstufe (3) eine potentialfreie Festwert-Spannungsquelle (14) vorgesehen ist.
3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die potentialfreie Festwert-Spannungsquelle (14) als floaten- de Batterie ausgebildet ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3 , d a d u r c h g e k e n n z e i c h n e t, daß die Ausgangsstufe (3) einen MOS-Transistor umfaßt.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß das Stellglied (11) des Hilfsreglers als MOS-Transistor ausgebildet ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß zur Kopplung des Ausgangsanschlusses (2) der Schaltungsanordnung mit dem zweiten Eingang des Vergleichers (4) ein Span- nungsteiler (6, 7) vorgesehen ist.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß der Vergleicher (4) der Schaltungsanornung und der weitere Vergleicher (13) im Hilfsregler jeweils als Operationsverstärker ausgebildet sind.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß zur Spannungsversorgung des Referenzgenerators ein weiterer Regelkreis (22 - 28) vorgesehen ist, umfassend - ein Stellglied (22) mit einem Steuereingang und einer gesteuerten Strecke, die den Eingangsanschluß (1) der Schaltungsanordnung mit einem Ausgang (24) des weiteren Regel- kreises verbindet und mit einem Versorgungsanschluß (16) des Referenzgenerators (5) koppelt, und - einen Vergleicher (23) mit einem ersten Eingang, der mit dem Ausgang (15) des Referenzgenerators (5) gekoppelt ist, mit einem zweiten Eingang, der mit Ausgang (24) des weiteren Regelkreises gekoppelt ist und mit einem Ausgang, der mit dem Eingang (16) des Referenzgenerators (5) verbunden ist .
9. Schaltungsanordnung nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, daß ein Umschalter (27) vorgesehen ist, mit einem ersten Eingang, der mit dem Eingangsanschluß (1) der Schaltungsanordnung verbunden ist, mit einem zweiten Eingang, der an den Ausgang (24) des weiteren Regelkreises angeschlossen ist und mit einem Ausgang, der an den Eingang (16) des Referenzgenera- tors (5) angeschlossen ist.
10. Schaltungsanordnung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, daß ein Komparator (28) vorgesehen ist, mit einem ersten Eingang, der an den Ausgang (24) des weiteren Regelkreises angeschlossen ist, mit einem zweiten Eingang, der mit dem Ausgang (15) des Referenzgenerators (5) verbunden ist und mit einem Ausgang, der an einen Steuereingang des Umschalters (27) zum Zuführen eines Umschaltbefehls angeschlossen ist.
PCT/DE2003/000860 2002-04-05 2003-03-17 Schaltungsanordnung zur spannungsregelung WO2003085475A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE50310741T DE50310741D1 (de) 2002-04-05 2003-03-17 Schaltungsanordnung zur spannungsregelung
EP03722220A EP1493070B1 (de) 2002-04-05 2003-03-17 Schaltungsanordnung zur spannungsregelung
US10/958,822 US6989660B2 (en) 2002-04-05 2004-10-05 Circuit arrangement for voltage regulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10215084A DE10215084A1 (de) 2002-04-05 2002-04-05 Schaltungsanordnung zur Spannungsregelung
DE10215084.2 2002-04-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/958,822 Continuation US6989660B2 (en) 2002-04-05 2004-10-05 Circuit arrangement for voltage regulation

Publications (2)

Publication Number Publication Date
WO2003085475A2 true WO2003085475A2 (de) 2003-10-16
WO2003085475A3 WO2003085475A3 (de) 2003-11-27

Family

ID=28684778

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000860 WO2003085475A2 (de) 2002-04-05 2003-03-17 Schaltungsanordnung zur spannungsregelung

Country Status (4)

Country Link
US (1) US6989660B2 (de)
EP (1) EP1493070B1 (de)
DE (2) DE10215084A1 (de)
WO (1) WO2003085475A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477046B2 (en) * 2004-12-03 2009-01-13 Dialog Semiconductor Gmbh Voltage regulator output stage with low voltage MOS devices
EP2093645A3 (de) * 2008-02-21 2013-12-04 MediaTek Inc. Regler mit geringer Abschaltspannung
WO2014159407A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. Controlled start-up of a linear voltage regulator where input supply voltage is higher than device operational voltage
CN111868660A (zh) * 2018-01-17 2020-10-30 罗伯特·博世有限公司 用于识别电路缺陷并用于避免调节器中的过电压的电路

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056737B1 (ko) 2004-09-20 2011-08-16 삼성전자주식회사 내부 전원 전압을 발생하는 장치
JP4970759B2 (ja) 2004-09-20 2012-07-11 三星電子株式会社 電流消耗が減少した内部電源電圧発生器
JP2007014176A (ja) * 2005-07-04 2007-01-18 Fujitsu Ltd 多電源供給回路および多電源供給方法
US8019560B2 (en) * 2005-09-28 2011-09-13 Nec Corporation Signal measuring device
EP1811654A1 (de) * 2006-01-20 2007-07-25 Stmicroelectronics SA Verstärkersrückkopplungschalterkonfiguration mit verbesserter Störunterdrückung der Stromversorgung
EP1811653A1 (de) * 2006-01-20 2007-07-25 Stmicroelectronics SA Verstärkereingangsschalterkonfiguration mit erhöhter PSRR
EP1837983A1 (de) * 2006-03-24 2007-09-26 STMicroelectronics S.r.l. Spannungschaltreglerssteurungsvorrichtung
US20070236275A1 (en) * 2006-04-07 2007-10-11 Mellanox Technologies Ltd. Global Reference Voltage Distribution System With Local Reference Voltages Referred to Ground And Supply
US7656145B2 (en) * 2007-06-19 2010-02-02 O2Micro International Limited Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio
DE102007031054B4 (de) 2007-07-04 2018-08-02 Texas Instruments Deutschland Gmbh Referenzspannungsgenerator mit Bootstrap-Effekt
KR101154894B1 (ko) * 2007-08-21 2012-06-18 삼성전자주식회사 스위칭 전원장치 및 그 제어방법
TW200910050A (en) * 2007-08-22 2009-03-01 Faraday Tech Corp Bandgap reference circuit
US8040115B2 (en) * 2009-08-04 2011-10-18 International Business Machines Corporation Multiple branch alternative element power regulation
US8791674B2 (en) * 2010-07-16 2014-07-29 Analog Devices, Inc. Voltage regulating circuit and a method for producing a regulated DC output voltage from an unregulated DC input voltage
TW201218631A (en) * 2010-10-19 2012-05-01 Analog Integrations Corp Bootstrap circuit without a regulator and a diode
TWI484743B (zh) * 2011-04-26 2015-05-11 Mstar Semiconductor Inc 以低壓驅動之升壓電路與相關方法
CN103163926B (zh) * 2011-12-15 2014-11-05 无锡中星微电子有限公司 高精度低压差电压调节器
US8760131B2 (en) * 2012-01-06 2014-06-24 Micrel, Inc. High bandwidth PSRR power supply regulator
CN103257662B (zh) * 2012-03-14 2014-12-24 美芯晟科技（北京）有限公司 线性恒流调制电路
US9671801B2 (en) * 2013-11-06 2017-06-06 Dialog Semiconductor Gmbh Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines
US11095216B2 (en) * 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators
US9348346B2 (en) * 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
US9831764B2 (en) 2014-11-20 2017-11-28 Stmicroelectronics International N.V. Scalable protection voltage generator
US9891646B2 (en) * 2015-01-27 2018-02-13 Qualcomm Incorporated Capacitively-coupled hybrid parallel power supply
FR3032309B1 (fr) * 2015-02-02 2017-06-23 St Microelectronics Alps Sas Circuit de regulation de tension adapte aux fortes et faibles puissances
JP6491520B2 (ja) * 2015-04-10 2019-03-27 ローム株式会社 リニア電源回路
US9958891B1 (en) * 2015-05-26 2018-05-01 Arrowhead Center, Inc. High-voltage micro-ampere current regulator
DE102015118905B4 (de) * 2015-11-04 2018-08-30 Infineon Technologies Ag Spannungsregler
US10663993B2 (en) * 2016-07-15 2020-05-26 Qualcomm Incorporated Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator
CN110515013A (zh) * 2019-07-25 2019-11-29 广东浪潮大数据研究有限公司 一种抗电强度测试方法、系统及服务器电源
US11669115B2 (en) * 2021-08-27 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. LDO/band gap reference circuit
CN113721689A (zh) * 2021-09-08 2021-11-30 无锡力芯微电子股份有限公司 提升电源抑制比的电源稳压芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528129A (en) * 1992-07-23 1996-06-18 Kabushiki Kaisha Toshiba Semiconductor integrated circuit for generating constant internal voltage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622511A (en) * 1985-04-01 1986-11-11 Raytheon Company Switching regulator
IT1227731B (it) * 1988-12-28 1991-05-06 Sgs Thomson Microelectronics Stabilizzatore di tensione a bassissima caduta di tensione, atto a sopportare transitori di tensione elevata
JP2714620B2 (ja) 1988-12-29 1998-02-16 コニカ株式会社 写真要素及びその製造方法
US5412308A (en) * 1994-01-06 1995-05-02 Hewlett-Packard Corporation Dual voltage power supply
US5629609A (en) * 1994-03-08 1997-05-13 Texas Instruments Incorporated Method and apparatus for improving the drop-out voltage in a low drop out voltage regulator
US5864225A (en) * 1997-06-04 1999-01-26 Fairchild Semiconductor Corporation Dual adjustable voltage regulators
US5991168A (en) * 1998-05-05 1999-11-23 Lucent Technologies Inc. Transient response network, method of diverting energy in a multiple output power converter and a power converter employing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528129A (en) * 1992-07-23 1996-06-18 Kabushiki Kaisha Toshiba Semiconductor integrated circuit for generating constant internal voltage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477046B2 (en) * 2004-12-03 2009-01-13 Dialog Semiconductor Gmbh Voltage regulator output stage with low voltage MOS devices
US7477043B2 (en) * 2004-12-03 2009-01-13 Dialog Semiconductor Gmbh Voltage regulator output stage with low voltage MOS devices
EP2093645A3 (de) * 2008-02-21 2013-12-04 MediaTek Inc. Regler mit geringer Abschaltspannung
WO2014159407A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. Controlled start-up of a linear voltage regulator where input supply voltage is higher than device operational voltage
US9385587B2 (en) 2013-03-14 2016-07-05 Sandisk Technologies Llc Controlled start-up of a linear voltage regulator where input supply voltage is higher than device operational voltage
CN111868660A (zh) * 2018-01-17 2020-10-30 罗伯特·博世有限公司 用于识别电路缺陷并用于避免调节器中的过电压的电路
CN111868660B (zh) * 2018-01-17 2022-11-18 罗伯特·博世有限公司 用于识别电路缺陷并用于避免调节器中的过电压的电路

Also Published As

Publication number Publication date
EP1493070A2 (de) 2005-01-05
DE50310741D1 (de) 2008-12-18
EP1493070B1 (de) 2008-11-05
WO2003085475A3 (de) 2003-11-27
DE10215084A1 (de) 2003-10-30
US20050110477A1 (en) 2005-05-26
US6989660B2 (en) 2006-01-24

Similar Documents

Publication Publication Date Title
EP1493070B1 (de) Schaltungsanordnung zur spannungsregelung
DE69910888T2 (de) Stromeffiziente Regelungseinrichtung mit kleiner Verlustspannung, verbesserter Lastregelung und Frequenzgang
EP0821475B1 (de) Verstärker mit Neuron-MOS Transistoren
EP1704452B1 (de) Transistoranordnung mit temperaturkompensation und verfahren zur temperaturkompensation
EP1321843B1 (de) Stromquellenschaltung
DE10142707A1 (de) Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis
DE102009031144B4 (de) Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals
DE102006007479B4 (de) Shunt-Regler
DE10343567B3 (de) Mehrstufiger Differenzverstärker
EP1523703B1 (de) Bandabstands-referenzschaltung
EP0685782B1 (de) Spannungsregler
EP1154564A2 (de) Zweistufiger Verstärker
EP1481469B1 (de) Schaltungsanordnung zur erzeugung eines referenzstromes und oszillatorschaltung mit der schaltungsanordnung
DE102005055415A1 (de) Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
DE4242989C1 (de) Spannungsregler
DE102006054547B4 (de) Chip mit einer Schaltungsanordnung zur Spannungsregelung
WO2005013466A1 (de) Schaltungsanordnung zur spannungsregelung und verfahren zum betreiben einer schaltungsanordnung zur spannungsregelung
DE102013018076B4 (de) Vorrichtung zur Differenzverstärkung mit einer Erweiterung des Gleichtakteingangsspannungsbereiches
EP1402328B1 (de) Stromquellenschaltung
DE19630111C1 (de) Vorrichtungen zur selbstjustierenden Arbeitspunkteinstellung in Verstärkerschaltungen mit Neuron-MOS-Transistoren
DE4431466C1 (de) Spannungsregler
EP1490742B1 (de) Spannungsregleranordnung
EP0510221A1 (de) Anordnung zur Optimierung des Betriebsverhaltens von MOS-Treiberstufen in taktgesteuerten digitalen Schaltungen
EP0623865B1 (de) Stromquellenanordnung
DE10133364C1 (de) Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10958822

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003722220

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003722220

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP