CN111868660A - 用于识别电路缺陷并用于避免调节器中的过电压的电路 - Google Patents

Abstract

描述一种用于识别电路缺陷和/或用于避免调节器中的过电压的电路，该电路包括功率调节器电路和过电压抑制电路，该功率调节器电路具有第一晶体管(MOS_PWR)、包括运算放大器(OTA_PWR)以及第一参考电压源(V_REF1)的调节环路和反馈电阻(R₁、R₂、R₃)，该过电压抑制电路具有第二晶体管(MOS_PROT)、包括运算放大器(OTA_PROT)以及参考电压源(V_RFF2)的调节环路和反馈电阻(R₄、R₅、R₆)，其中，功率调节器电路设置为用于为过电压抑制电路提供电压(V_{DD_PWR})，过电压抑制电路设置为用于提供受保护的电压(V_{DD_PROT})。

Description

用于识别电路缺陷并用于避免调节器中的过电压的电路

技术领域

本发明涉及一种用于识别电路缺陷和/或用于避免调节器中的过电压的电路，该电路包括功率调节器电路和过电压抑制电路，其中，该功率调节器电路设置为用于为过电压抑制电路提供电压，该过电压抑制电路设置为用于提供受保护的电压。

背景技术

由现有技术已知不同的方法，借助所述不同的方法可以识别电路中的过电压。

例如，美国专利文献US 7,576,964 B2公开一种用于MOS晶体管和耗电器的开关电路的过电压保护电路，该开关电路串联连接在第一电流供应装置与第二电流供应装置之间。该过电压保护电路包含控制信号电路、动态钳位电路、控制开关和过电压检测电路。

此外，由美国专利文献US 9,007,737 B2已知一种过电压保护电路，该过电压保护电路包括电阻分压器、参考电压供应单元、比较器和逆变器，其中，该逆变器包括第一至第三半导体开关元件的串联-并联组合电路，所述第一至第三半导体开关元件由比较器的输出操控。在此，通过接收比较器的输出信号来操控第一半导体开关元件和第二半导体开关元件或第三半导体开关元件，并且当外部电压处于内部开关电路所需的电压的范围内时输出外部电压。以这种方式，外部电压流到接地并且因此使施加在内部电路上的电压为0伏，以便保护内部开关电路免受外部的过电压。

此外，电气和电子工程师协会(IEEE)的公开文献“Low drop regulator withovervoltage protection and reset function for automotive environment”描述双极高压工艺如何实现如下电压调节器的集成：该电压调节器可以以最小的电压降工作并且可以承受直至80伏的正过电压以及负过电压。功率侧的被完全表面保护的PNP晶体管使得能够实现尤其为汽车应用和工业应用所需的大的使用范围。所谓的“齐纳击穿-平衡(Zener-Zap-Trimm)”参考使得能够在没有可调节的或高度精准的外部组件的情况下精准地接通和关断复位逻辑电路。

在上述方法中通过如下方式避免或探测过电压事件：在使用过电压检测电路和钳位电路的情况下阻止输出端MOS晶体管的破坏，由此关断输出端MOS晶体管并将输出端电压以接地为参照或者关断输出端功率PNP晶体管。

在所述方法的每个中假设，输出端MOS/PNP晶体管不具有诸如漏极与源极之间的短路或集电极与发射极之间的短路之类的缺陷。这样的缺陷可能导致造成板载电路和负载或耗电器的破坏的外部电池电压在没有任何调节的情况下直接出现在负载处或出现在耗电器处。这在汽车领域中是重要的，因为电池电压标称上为14伏但是在负载沉积(Lastablagerung)的情况下可能升高。

发明内容

根据本发明，提供一种用于识别电路缺陷和/或用于避免调节器中的过电压的电路，该电路包括功率调节器电路和过电压抑制电路，该功率调节器电路具有第一晶体管、包括运算放大器以及第一参考电压源的调节环路、反馈电阻，该过电压抑制电路具有第二晶体管、包括运算放大器以及参考电压源的调节环路、反馈电阻，其中，该功率调节器电路设置为用于为过电压抑制电路提供电压，该过电压抑制电路设置为用于提供受保护的电压。

本发明的优点

本发明使得不仅能够检测调节器的不同的部分电路中的缺陷，而且能够检测输出端MOS晶体管本身中的缺陷。部分电路和输出端MOS晶体管中的每个缺陷都可能引起造成芯片的功能故障或破坏的过电压事件或欠电压事件。

此外，本发明使得不仅能够检测过电压事件，而且能够限制这些过电压事件，使得在2.7V至3.6V的范围中工作的数字逻辑电路和负载回路可以按照规定地起作用。这使得数字逻辑电路能够采取相应的措施——例如受控的关断的措施。电压抑制电路将电压限制在通电电路的最大运行范围上，使得所述通电电路即使在存在缺陷(例如功率晶体管的漏极-源极短路)的情况下也能良好地起作用。这对于汽车领域中的应用是特别有用的，在所述汽车领域中，不受控的关断可能导致所不期望的行为。

有利地，该电路还包括第三晶体管，该第三晶体管的栅极连接端与过电压抑制电路的第二晶体管的源极连接端连接，并且该第三晶体管设置为用于限制该第三晶体管的源极连接端上的过电压。根据本发明，由此可以实现，第三晶体管的漏极连接端上的超过3.6伏的电压值在源极连接端上变得不被允许。

根据该电路的一种特别的构型，在第三晶体管的源极连接端上连接有如下比较器的输入端：该比较器设置为用于通过将受限的电压与第二参考电压源的电压进行比较来探测过电压。以这种方式可以产生标明过电压的存在的可进一步处理的二进制输出端信号。

优选地，设置为用于探测过电压的第一比较器被设置为用于输出表示过电压的二进制值。这使得能够实现，尽管第二比较器和保护调节器使用相同的第二参考电压源，但是可以由第一比较器识别出第二参考电压源中的导致较低目标值的缺陷。

在一种有利的构型中，该电路还包括用于借助第二比较器来探测功率调节器的欠电压的电路，该第二比较器将第二参考电压源的电压与通过所提供的受保护的电压而获得的电压进行比较。由此可以产生标明欠电压的存在的可进一步处理的二进制输出端信号。

在本发明的一种特别的实施方式中，设置为用于探测欠电压的比较器在此被设置为用于输出表示欠电压的二进制值。由此可以实现，不低于预限定的电压值，使得在2.7伏至3.6伏的范围中工作的数字逻辑电路和负载回路可以按照规定地起作用。

根据本发明的一种替代的实施方式，该电路还包括借助两个比较器来探测功率调节器的欠电压的电路，其中设置，将通过第一或第二参考电压源的电压而获得的电压与借助所提供的受保护的电压而获得的电压进行比较。由此使得能够在由功率调节器电路所提供的电压中的过电压与所提供的受保护的电压中的欠电压之间进行明确的区分。

有利地，两个比较器在此设置为用于输出表示欠电压的二进制值。根据本发明的一种优选的实施方式，还设置有逻辑与门，所述逻辑与门用于将反映欠电压的二进制值相关联。由此，在由功率调节器电路所提供的电压明显低于预限定的值的情况下将输出值附加地置为1，从而可以识别第二参考电压源中的故障。

根据本发明的另一替代的实施方式，该电路还包括具有可变换的参考源的欠电压识别比较器，该欠电压识别比较器用于探测参考源中的造成功率调节器过电压或保护调节器欠电压的缺陷。由此使得能够在由于调节器中的故障和参考电压中的故障而引起的过电压或欠电压之间进行明确的区分。

优选地，根据本发明的电路包括数字部分，在该数字部分处提供受保护的电压。通过这种数字部分尤其可以对电路的确定构件(例如功率调节器和/或比较器)进行电激励。

根据本发明的另一有利的变型方案，数字部分具有用于接收二进制值的输入端和用于发送二进制值的输出端。通过发送二进制值，例如可以基于所接收的二进制值对负载回路进行受控制的关断，以便避免电路的损坏和/或该电路的耗电器或负载回路的损坏。

根据本发明还可以设置，借助外部的电池电压来对第一参考电压源、第二参考电压源、功率调节器电路和过电压抑制电路进行供电。

本发明的有利扩展方案在从属权利要求中说明并且在说明书中描述。

附图说明

根据附图和以下描述进一步阐述本发明的实施例。附图示出：

图1示出根据本发明的用于探测缺陷并用于过电压抑制的电路；

图2以流程图示出在BIST阶段期间相应于根据本发明的电路所实现的值改变；

图3示出根据本发明的电路的另一实施方式，其使得能够在由于参考电压中的缺陷而引起的V_{DD_PWR}中的过电压与V_{DD_PROT}中的欠电压之间进行明确的区分；

图4示出根据本发明的电路的一种实施方式，其与由图3已知的实施例相比仅需要一个欠电压比较器；

图5示出根据本发明的电路的实现关断模式/待机模式的一种替代的实施方式。

具体实施方式

在图1中示出根据本发明的适用于汽车领域中的应用的电路，该电路用于探测缺陷并且用于对高压BCD(双极(Bipolar)、CMOS和DMOS)半导体工艺进行过电压抑制。也可以将该电路匹配于其他的半导体工艺。

由电池以电压V_BATT对调节器进行供电。功率调节器包含高压晶体管MOS_PWR、调节环路和高欧姆反馈电阻R₁、R₂以及R₃，该调节环路包括运算放大器OTA_PWR和作为参考电压源的欠电压带隙参考电压V_REF1。功率调节器为过电压抑制电路供应电压V_{DD_PWR}。

过电压抑制电路包含高压保护晶体管MOS_PROT、调节环路和高欧姆反馈电阻R₄、R₅以及R₆，该调节环路包括运算放大器OTA_PROT和作为参考电压源的欠电压带隙参考电压V_REF2。过电压抑制电路将受保护的电压V_{DD_PROT}提供给由数字部分DT表示的数字逻辑电路和提供给负载回路LOAD、CP。

由电压V_{DD_PROT}供电的电荷泵CP在V_BATT电压较低的情况下为运算放大器OTA_PWR和OTA_PROT提供较高的电压V_CP，使得晶体管MOS_PWR和MOS_PROT的漏极连接端和源极连接端上的电压仅受限于其接通电阻和负载电流，而不受限于其栅极上的调节电压。

为了更好地理解根据本发明的电路，给出以下相互关系：

(1)R₂＝R₁*2085/1215

(2)R₃＝R₁*300/1215

(3)R₅＝R₄*288/1215

(4)R₆＝R₄*1897/1215

(5)R₈＝R₇*4670/1215

(6)R₉＝R₇*55/1215

(7)V_{DD_PWR}＝V_REF1*(3300+(BIST_PWR*300))/1215

(8a)V_{DD_PROT}＝V_{DD_PWR}，对于V_{DD_PWR}＜3.4V

(8b)V_{DD_PROT}＝V_REF2*3400/1215，对于V_{DD_PWR}≥3.4V

(9)V_UV＝V_{DD_PROT}*1503/3400

(10)V_OV＝(V_DDPWR+V_{DD_PROT})/(2+(4670/(1215+(BIST_OV*55))))

(11a)FLAG_UV＝1，对于V_UV＜V_REF2

(11b)FLAG_UV＝0，对于V_UV≥V_REF2

(12a)FLAG_OV＝0，对于V_OV＜V_REF2

(12b)FLAG_OV＝1，对于V_OV≥V_REF2

在本文中假定：参数V_BATT的标称值为14伏、表示电荷泵的输出端电压的参数V_CP的标称值大于7伏、作为参考电压的欠电压带隙参考电压V_REF1和V_REF2的标称值分别为1.215伏、经调节的电压V_{DD_PWR}的标称值为3.3伏、通过BIST_PWR调节的电压V_{DD_PWR}的标称值为3.6伏、经调节的电压V_{DD_PROT}的标称值为3.4伏。此外，为了激活FLAG_UV，V_{DD_PROT}的标称值必须小于2.75伏。为了激活FLAG_OV，平均值((V_{DD_PWR}+V_{DD_PROT})/2)必须大于3.55伏，而为了激活BIST_OV中的FLAG_OV，平均值((V_{DD_PWR}+V_{DD_PROT})/2)必须大于3.45伏。用于数字逻辑电路DT和负载回路的运行电压的范围位于2.7伏至3.6伏的范围中。

在本文中，由比较器COMP_UV和参考电压V_REF2通过如下方式识别调节器的欠电压：如果电压V_{DD_PROT}低于其2.75伏的阈值，则将FLAG_UV置为值1。由比较器COMP_OV和参考电压V_REF2通过如下方式识别调节器的过电压：如果V_OV电压大于V_REF2参考电压，则将FLAG_OV置为值1。当电压V_{DD_PWR}高于3.6伏时，晶体管MOS_OV限制施加在比较器COMP_OV的正输入端处的最大电压。数字逻辑电路和负载回路在2.7伏至3.6伏之间的供电电压下正确地起作用。

在正常运行中，即如果不存在缺陷，则保护调节器允许总的所调节的3.3伏电压V_{DD_PWR}通过。这是因为保护调节器将电压V_{DD_PROT}调节到较高的值3.4伏。因此，晶体管MOS_PROT在正常运行中作为所谓的源极跟随器起作用，这导致电压V_{DD_PROT}等于3.3伏的电压V_{DD_PWR}。由于电压V_OV小于COMP_OV阈值V_REF2，因此在正常运行中不将FLAG_OV置为值1。

本发明提供关于参考电压V_REF1和V_REF2内的缺陷、电压V_{DD_PWR}和V_{DD_PROT}的调节路径内的缺陷、输出端晶体管MOS_PWR和MOS_PROT内的缺陷的全面覆盖。如果存在缺陷，则V_{DD_PWR}、V_{DD_PROT}、V_REF1和V_REF2的值发生改变并且导致激活FLAG_UV或FLAG_OV。FLAG_UV或FLAG_OV的值的置位则用于引起负载回路受控制地关断，以避免损坏。

下面基于图1进一步描述用于检测这些部分电路中的每个中的缺陷的手段。

V_REF1参考电压的电压源的缺陷可能导致电压的值高于或低于1.215伏的标称值。如果V_REF1参考电压小于额定值1.215伏，使得电压V_{DD_PWR}和V_{DD_PROT}小于2.75伏，则通过比较器COMP_UV将FLAG_UV置为值1，该比较器使用独立的第二参考电压V_REF2。如果V_REF1参考电压高于1.215伏的额定值，使得电压V_{DD_PWR}高于3.7伏并且保护调节器将输出端V_{DD_PROT}调节为3.4伏，则将FLAG_OV置为值1，因为平均值((V_DDPWR+V_{DD_PROT})/2)大于3.55伏并且因此电压V_OV大于在比较器COMP_OV中所设定的阈值V_REF2。

调节路径V_{DD_PWR}的任何缺陷(例如反馈电阻R₁、R₂、R₃中或晶体管MOS_PWR中的缺陷)都会引起电压V_{DD_PWR}高于或低于3.3伏的标称值。如果调节环路中的缺陷使得电压V_{DD_PWR}偏离3.3伏的标称值而变得低于2.75伏，则将FLAG_UV置为值1，以显示功率调节器欠电压。如果调节环路中的缺陷(例如晶体管MOS_PWR的漏极-源极短路)使得电压V_{DD_PWR}向上偏离值3.3伏并且变得大于3.7伏，则将FLAG_OV置为值1，以显示功率调节器中过电压。

V_REF2参考电压的缺陷可能导致V_REF2的值高于或低于1.215伏的标称值。如果V_REF2值小于1.215伏的额定值，使得保护调节器将输出端V_{DD_PROT}调节为小于V_{DD_PWR}的值，则在晶体管MOS_PROT上产生差分电压。如果该差足够大，则比较器COMP_OV将FLAG_OV的值置为1，以便由此显示V_REF2参考电压中可能有缺陷。基于上述标称值和等式(1)至(12b)，可以将FLAG_OV被置为值1时V_REF2参考电压的值以1.084伏计算，并且电压V_{DD_PROT}的相应的电压降为3.033伏。因此，通过将FLAG_OV的值置为1来显示V_REF2电压值的缺陷，该缺陷使其目标值降低0.131伏以上。所提出的过电压监控方案的优点在于，尽管比较器COMP_UV和保护调节器使用相同的参考电压V_REF2，但是可以由比较器COMP_OV通过FLAG_OV的值识别出V_REF2参考电压中的导致较低目标值的缺陷。在这种情况下，FLAG_OV的值的设定不一定意味着存在过电压，而是表明了V_REF2参考电压中的导致电压V_{DD_PROT}低于电压V_{DD_PWR}的问题。如果必须在V_{DD_PWR}中的过电压与V_{DD_PROT}中的欠电压之间做出明确的区分，则可以使用后面结合图3和图4所描述的实施方式。如果V_REF2值高于1.215伏的目标值，则保护调节器尝试将电压V_{DD_PROT}调节为较高的值。但是，由于保护调节器的输入端受功率调节器限制，因此V_{DD_PROT}的电压值保持在3.3伏，并且因此电压V_UV的值不发生改变。然而，电压V_REF2的较高的值引起比较器COMP_UV将FLAG_UV的值置为1，因为V_REF2值高于其阈值电压V_UV。基于上述标称值和等式(1)至(12b)，可以将导致FLAG_UV被置为值1的V_REF2增加以1.458伏计算。因此，通过将FLAG_UV置为值1来显示V_REF2的将其目标值增加0.243伏的缺陷。在这种情况下，FLAG_UV的值的设定不一定意味着存在欠电压，而是表明了V_REF2参考电压中的导致电压V_UV低于参考电压V_REF2的问题。

调节路径V_{DD_PROT}的每个缺陷(例如反馈电阻R₄、R₅、R₆中或晶体管MOS_PROT中的缺陷)都会引起电压V_{DD_PROT}被调节到一个低于或高于3.4伏标称值的值。如果调节环路中的缺陷导致电压V_{DD_PROT}向下偏离标称值3.4伏并且变得低于2.75伏，则将FLAG_UV置为值1，以便显示在电压V_{DD_PROT}的调节路径中有故障。如果调节环路中的缺陷(例如晶体管MOS_PROT的漏极-源极短路)导致电压V_{DD_PROT}向上偏离标称值3.4伏并且调节到3.5伏或更大的较高值上，则在BIST(Built-In Self-Test，内置自检)阶段中，FLAG_OV的值的行为将显示该缺陷。在接通调节器之后并且在激活负载回路之前执行BIST阶段。如果存在故障，则闭锁负载回路的激活和所有电路，直至故障被清除。在BIST阶段期间，对输出电压V_{DD_PWR}的功率调节器和比较器COMP_OV进行激励，以便由FLAG_OV产生确定的输出端模式。如果该模式发生改变，则表明在V_{DD_PROT}的调节路径中存在缺陷。在正常运行中，即如果不存在缺陷，则数字部分DT通过信号BIST_PWR激励功率调节器，使得电压V_{DD_PWR}上升至3.6伏。保护调节器将电压V_{DD_PROT}的输出端调节至3.4伏，低于电压V_REF2的参考值的电压V_OV阻止比较器COMP_OV将FLAG_OV的值置为1。接着，数字部分DT通过所输出的信号BIST_OV对过电压比较器COMP_OV进行激励，使得该过电压比较器的比较阈值发生改变。由此将FLAG_OV置为值1，因为V_OV电压现在高于参考电压V_REF2。因此，如果不存在缺陷，FLAG_OV在BIST阶段期间的预期输出端模式为值0，然后为值1。然而，如果调节路径V_{DD_PROT}具有缺陷，使得该调节路径调节到高于标称值的值，具有3.5伏，则在BIST阶段期间——当数字部分DT通过信号BIST_PWR激励保护调节器时——V_{DD_PROT}的值将上升至3.5伏并且因此电压V_OV变得大于参考电压V_REF2，由此引起比较器COMP_OV将FLAG_oV置为值1。因此，在调节环路中存在缺陷的情况下，FLAG_OV的输出端模式为值1，之后重新为值1。相反地，在没有缺陷的情况下，在第一值0之后跟随的是第二值1。实际上，当电压V_{DD_PWR}向下偏离标称值3.4伏并且调节到3.3伏或更小的较小值时，在BIST阶段中也识别到调节环路中的故障。在这种情况下，在调节环路中存在缺陷的情况下，FLAG_OV的输出端模式为值0，之后重新为值0。

同样的情况适用于晶体管MOS_PWR、MOS_PROT中或调节环路中在电压V_{DD_PWR}或参考电压V_REF1和V_REF2方面的缺陷。实际上，仅当V_{DD_PWR}调节器和V_{DD_PROT}调节器以及参考电压V_REF1和V_REF2在其极限内工作时，BIST阶段才能通过。基于上述标称值和等式(1)至(12b)，如果电压V_{DD_PWR}或V_{DD_PROT}中的一个偏离其标称值大约±0.1伏或者如果参考电压V_REF1或V_REF2中的一个偏离其标称值大约±0.034伏，则在BIST阶段中产生故障。如果电压或参考电压中的一个向上偏离，则FLAG_OV在BIST阶段中产生值1，之后重新为值1。如果电压向下偏离，则FLAG_OV在BIST阶段产生值0，之后重新为值0。

在图2中，根据在BIST阶段期间在调节路径中具有和没有缺陷的情况下的相应波形来以图形的方式示出根据本发明的电路的参照图1所阐述的流程。在此，对于参数V_BATT、V_REF1、V_REF2、V_{DD_PWR}、V_{DD_PROT}和V_OV，以伏特为单位说明相应的电压值，而对于参数FLAG_UV、FLAG_OV、BIST_PWR和BIST_OV，可以采用逻辑值或二进制值0和1。如上所述，在参数FLAG_OV的变化曲线中首先示出的值0和1的序列表示存在无缺陷的V_{DD_PROT}调节环路。相反地，参数FLAG_OV的接着示出的值1和1的序列或0和0的序列使得识别出在V_{DD_PROT}调节环路中存在缺陷。

在图3中示出根据本发明的电路的一种实施方式，其使得能够在V_{DD_PWR}中的过电压与V_{DD_PROT}中的欠电压之间进行明确的区分。在此，该电路附加地包括两个双电压识别比较器COMP_UV1和COMP_UV2，所述两个双电压识别比较器在参考电压V_REF1和V_REF2上工作。在该实施方式中，如果电压V_{DD_PROT}明显低于2.75伏，则FLAG_UV的值由于中间连接的逻辑与门AND而被在参考电压V_REF1上工作的比较器COMP_UV2附加地置为1。以这种方式，通过将FLAG_UV和FLAG_OV置为值1来识别出V_REF2参考电压中的故障。

在图4中示出根据本发明的电路的一种实施方式，与图3相反，该电路仅具有欠电压识别比较器COMP_UV，该欠电压识别比较器具有可变换的参考电压，以便能够在由于调节器中的故障和参考电压中的故障而引起的过电压/欠电压之间进行明确的区分。当FLAG_OV具有值0时，COMP_UV使用参考电压V_REF2；当FLAG_OV具有值1时，COMP_UV使用参考电压V_REF1。在该实施方式中，由于参考电压V_REF2中的缺陷，当电压V_{DD_PROT}明显低于2.75伏时，FLAG_UV的值由于变换到V_REF1参考电压而被附加地置为1。以这种方式，通过将FLAG_UV和FLAG_OV置为值1来识别V_RFF2参考电压中的故障。类似于此地，如果参考电压V_REF1由于缺陷而偏离到高于1.5伏的值，则在V_{DD_PWR}上存在过电压。保护调节器将电压V_{DD_PWR}限制在3.4伏并且因此将V_UV限制在1.5伏。由于过电压，COMP_OV将FLAG_OV置为值1并且因此将COMP_UV的参考电压从V_REF2变换到V_REF1。然而，电压V_REF1的较高值引起比较器COMP_UV将FLAG_UV的值置为1，因为V_REF1值高于其阈值电压V_UV。因此，通过将FLAG_UV和FLAG_OV置为值1来显示V_REF1的使其目标值增加0.285伏的缺陷。

在图5中示出根据本发明的电路的一种替代的实施方式，该电路能够实现关断模式，在该关断模式中，可以借助二进制信号EN₃关断过电压识别比较器COMP_OV并且可以借助二进制信号EN₁关断保护调节器，并且通过EN₂无源地调节保护晶体管MOS_PROT，使得电压不超出3.6伏的最大运行电压。这可以通过使用齐纳钳位二极管Z与具有正温度系数的电阻R_TKP和具有负温度系数的R_TKN和MOS_PROT2的晶体管阈值电压的并联组合来实现。从由电阻R_TKP、R_TKN构成的电阻分压器和晶体管阈值电压MOS_PROT2中产生保护晶体管MOS_PROT2的栅极控制电压，使得栅极电压表现出与保护晶体管MOS_PROT的阈值电压的温度系数类似的温度系数。这导致关于温度稳定的无源栅极钳位电压，该栅极钳位电压可以将电压V_{DD_PROT}限制在3.6伏的最大值。在该实施方式中，可以通过数字部分DT在接收到外部开通信号EN₀时开通过电压检测逻辑电路和保护调节环路，该数字部分将整个专用集成电路(英语Application SpecificIntegrated Circuit；ASIC)从关断模式/待机模式切换至激活模式。替代高欧姆的电阻分压器(R7、R8、R9)，可以替代地在晶体管MOS_PROT的漏极和源极上设置差分电压探测器，以便检测晶体管MOS_PROT上的电压降。也可以将相同的原理匹配用于具有其他晶体管类型(例如PMOS或BJT)的调节器。

Claims (13)

1.一种用于识别电路缺陷和/或用于避免调节器中的过电压的电路，所述电路包括：

-功率调节器电路，所述功率调节器电路具有第一晶体管(MOS_PWR)、包括运算放大器(OTA_PWR)以及第一参考电压源(V_REF1)的调节环路、反馈电阻(R₁，R₂，R₃)；

-过电压抑制电路，所述过电压抑制电路具有第二晶体管(MOS_PROT)、包括运算放大器(OTA_PROT)以及参考电压源(V_REF2)的调节环路、反馈电阻(R₄，R₅，R₆)；

其中，所述功率调节器电路设置为用于为所述过电压抑制电路提供电压(V_{DD_PWR})，所述过电压抑制电路设置为用于提供受保护的电压(V_{DD_PROT})。

2.根据权利要求1所述的电路，所述电路还包括第三晶体管(MOS_OV)，所述第三晶体管的栅极连接端与所述第二晶体管(MOS_PROT)的源极连接端连接，并且所述第三晶体管设置为用于限制所述第三晶体管(MOS_OV)的源极连接端上的过电压。

3.根据权利要求2所述的电路，其中，在所述第三晶体管(MOS_OV)的所述源极连接端上连接有第一比较器(COMP_OV)的输入端，所述第一比较器设置为用于通过将受限的电压(V_OV)与所述第二参考电压源(V_REF2)的电压进行比较来探测过电压。

4.根据权利要求3所述的电路，其中，设置为用于探测过电压的所述第一比较器(COMP_OV)被设置为用于输出表示过电压的二进制值(FLAG_OV)。

5.根据权利要求1至4中任一项所述的电路，所述电路还包括用于借助第二比较器(COMP_UV)来探测所述功率调节器的欠电压的电路，所述第二比较器将所述第二参考电压源(V_REF2)的电压与通过所提供的受保护的电压(V_{DD_PROT})而获得的电压(V_UV)进行比较。

6.根据权利要求5所述的电路，其中，设置为用于探测欠电压的所述第二比较器(COMP_UV)被设置为用于输出表示欠电压的二进制值(FLAG_UV)。

7.根据权利要求1至4中任一项所述的电路，所述电路还包括用于借助两个比较器(COMP_UV1，COMP_UV2)来探测所述功率调节器的欠电压的电路，其中设置，将通过所述第一参考电压源或所述第二参考电压源(V_REF1，V_REF2)的电压而获得的电压与借助所述所提供的受保护的电压(V_{DD_PROT})而获得的电压(V_UV)进行比较。

8.根据权利要求7所述的电路，其中，所述两个比较器(COMP_UV1，COMP_UV2)设置为用于输出表示欠电压的二进制值(FLAG_UV1，FLAG_UV2)。

9.根据权利要求8所述的电路，其中，设置有逻辑与门(AND)，所述逻辑与门用于将反映欠电压的二进制值(FLAG_UV1，FLAG_UV2)相关联。

10.根据权利要求1至4中任一项所述的电路，所述电路还包括用于探测所述参考源中的造成所述功率调节器过电压或造成所述保护调节器欠电压的缺陷的电路，该电路包括具有能够变换的参考源的欠电压识别比较器(COMP_UV)。

11.根据权利要求1至10中任一项所述的电路，所述电路还包括数字部分(DT)，在所述数字部分处提供所述受保护的电压(V_{DD_PROT})。

12.根据权利要求11所述的电路，其中，所述数字部分(DT)具有用于接收二进制值(FLAG_oV，FLAG_UV)的输入端和用于发送二进制值(BIST_PWR，BIST_oV，EN_LOAD，EN₁，EN₂，EN₃)的输出端。

13.根据权利要求1至12中任一项所述的电路，其中，借助外部的电池电压(V_BATT)来对所述第一参考电压源(V_REF1)、所述第二参考电压源(V_REF2)、所述功率调节器电路和所述过电压抑制电路进行供电。

Images