WO2002071492A1 - Transistor bipolaire - Google Patents

Transistor bipolaire Download PDF

Info

Publication number
WO2002071492A1
WO2002071492A1 PCT/JP2002/002129 JP0202129W WO02071492A1 WO 2002071492 A1 WO2002071492 A1 WO 2002071492A1 JP 0202129 W JP0202129 W JP 0202129W WO 02071492 A1 WO02071492 A1 WO 02071492A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitter
bipolar transistor
doped
region
Prior art date
Application number
PCT/JP2002/002129
Other languages
English (en)
French (fr)
Inventor
Noriaki Matsuno
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US10/469,940 priority Critical patent/US7023072B2/en
Publication of WO2002071492A1 publication Critical patent/WO2002071492A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a bipolar transistor having a base layer made of silicon germanium (SiGe).
  • SiGe silicon germanium
  • Bipolar transient scan to reduce the minimum noise figure of the evening is to reduce the Besuemitta indirect coupling capacitance C BE, improving the DC current gain, and / or base resistance R B and Emitta resistance R E of the sum R B + it is effective to reduce the R E.
  • the band gap of SiGe is limited to the emitter (silicon (Si) or polysilicon (Po1y-Si)). since narrower than the band gap, it is possible to obtain a direct current gain) 8 sufficiently large by increasing the impurity concentration of the base to reduce the base one scan resistor R B. Also, in the SiGe base-spipolar transistor, by increasing the base Ge composition ratio from the emitter side to the collector side, the junction capacitance C BE between the base emitters can be reduced. Therefore, the Si Ge-based bipolar transistor can have a smaller minimum noise figure than the conventional Si homojunction bipolar transistor.
  • FIGS. 1 to 3 show examples of profiles near the base (depth distribution of Ge composition ratio and impurity concentration in the depth direction) of three S 1 Ge base bipolar transistors prepared by the conventional technique.
  • first solid lines 10, 20, and 30 indicate the concentration of arsenic (As), which is the dopant of the n-type emitter, respectively.
  • the second solid lines 11, 21 and 31 respectively show the concentration of boron (B), a p-type based dopant.
  • the third solid lines 12, 22, and 32 respectively Indicates the concentration of phosphorus (P), which is the dopant of the n-type collector.
  • Dashed lines 13, 23 and 33 indicate germanium Ge composition ratios (concentrations).
  • the first two-way arrows 14, 24 and 34 indicate the Emily Poly Si region, respectively.
  • the second double arrows 15, 25, and 35 are P-type in the As-depo state (the state immediately after deposition), respectively, but arsenic diffuses from the Emitter poly Si region 14, 24, or 34, respectively. This shows the single-crystal Si region that eventually becomes n-type.
  • the third bidirectional arrows 16, 26, and 36 each indicate a Si Ge region (base region).
  • Fourth bidirectional arrows 17, 27, and 37 indicate single-crystal Si regions (collector regions) to be collectors, respectively.
  • the emitter-base junction is a hetero junction. Further, in FIG. 1, the Ge composition ratio of the base region 16 is 6% in the emitter-base junction. In FIG. 2, the Ge content of the base region 26 in the emitter-base junction is 0%. Further, in FIG. 3, the Ge composition ratio in the SiGe region 36 is constant at 12%.
  • the DC current gain of a Si Ge-based bipolar transistor] 3 depends on the Ge composition ratio at the emitter-base junction. In other words, the DC current gain / 3 of the Si Ge base bipolar transistor having the profile shown in FIG. 3 is larger than that of the Si Ge base bipolar transistor having the profiles shown in FIGS. 1 and 2. Is also expensive.
  • the DC current gain iS of the Si Ge bipolar bipolar transistor having the profile shown in FIG. 1 is higher than that of the Si Ge base bipolar transistor having the profile shown in FIG.
  • the Si Ge base bipolar transistor having the profile of FIG. 1 or 2 in which the Ge composition ratio in the base is inclined is shown.
  • the transistor is smaller than the SiGe base bipolar transistor having the profile shown in FIG. 3 in which the Ge composition ratio in the base is constant.
  • the junction capacitance C BE between the base and the emitter of the Si Ge base bipolar transistor having the profile shown in FIG. 1 is almost the same as that of the Si Ge base bipolar transistor having the profile shown in FIG. equal.
  • FIG. 4 shows an impurity profile near the base of a SiGe base bipolar transistor where a non-doping layer is arranged between the base and the emitter.
  • the first solid line 40 indicates the concentration of arsenic (A s) which is a dopant of the n-type emitter.
  • the second solid line 41 indicates the concentration of boron (B), which is a p-type base dopant.
  • the third solid line 42 indicates the concentration of phosphorus (P), which is the dopant of the n-type collector.
  • the second bidirectional arrow 45 is undoped in the As_dep0 state (the state immediately after the deposition), and finally arsenic diffuses from the emitta poly Si region 44, so that a part of the arsenic finally becomes n.
  • the single crystal Si region that becomes a mold is shown.
  • a third bidirectional arrow 46 indicates a S i Ge region (base region).
  • the fourth bidirectional arrow 47 indicates a single-crystal Si region (collector region) serving as a collector.
  • the non-doping layer 45 is provided between the base area 46 and the emitter area 44, the case where the non-doping layer 45 is not provided (corresponding to FIG. 1) will be compared.
  • a decrease in DC current gain results in an increase in the minimum noise figure.
  • the thickness of the non-doped layer 45 is about several tens nm or less, the effect of the decrease in the base-to-emissive junction capacitance C BE is superior to the effect of the decrease in the DC current gain / 3.
  • the minimum noise figure of the SiGe base transistor having the non-doped layer 45 is smaller than the minimum noise figure of the SiGe base transistor having no non-doped layer 45.
  • the S i Ge base bipolar transistor with the profile shown in Fig. 4 has a smaller minimum noise figure than the S i Ge base bipolar transistor with the profile shown in Fig. 1. have.
  • the first solid line 50 indicates the concentration of arsenic (A s), which is the dopant of the n-type emitter, and corresponds to the first solid line 40 in FIG.
  • the second solid line 51 indicates the concentration of boron (B), which is a p-type base dopant, and corresponds to the second solid line 41 in FIG.
  • the third solid line 52 indicates the concentration of phosphorus (P), which is the dopant of the n-type collector, and corresponds to the third solid line 42 in FIG.
  • the dashed line 53 indicates the Ge composition ratio, and corresponds to the dashed line 43 in FIG.
  • the first bidirectional arrow 54 indicates the emitter poly-Si region, and corresponds to the first bidirectional arrow 44 in FIG.
  • the second bidirectional arrow 55 indicates the non-doped single-crystal Si region in the As-dep 0 state (the state immediately after the deposition), and corresponds to the second bidirectional arrow 45 in FIG. I have.
  • a third double arrow 56 indicates a Si Ge region (base region), and corresponds to the third double arrow 46 in FIG.
  • the fourth bidirectional arrow 57 indicates a single crystal Si region serving as a collector, and corresponds to the fourth bidirectional arrow 47 in FIG.
  • the base side changes to p-type and the emitter side changes to n-type in part due to the thermal history during device fabrication. Since the base side of the single crystal Si region 55 becomes partially p-type, the position of the base-emitter junction moves to the emitter side from the position of the SiGe-Si heterointerface.
  • the bipolar transistor having the profile shown in Fig. 5 has a larger base-emitter junction capacitance C BE and a lower DC current gain ⁇ than the one having the profile shown in Fig. 4. Therefore, the minimum noise figure becomes large.
  • the present invention has been made in view of the above problems, and its main purpose is to achieve a small minimum noise figure by achieving both a small base-emitter junction capacitance C BE and a high DC current gain. It is an object of the present invention to provide a bipolar transistor. Disclosure of the invention
  • the non-doped SiGe layer prevents impurities in the base layer from thermally diffusing to the emitter layer side.
  • the SiGe base layer and the emitter layer are provided between the SiGe base layer and the emitter layer.
  • a non-doped Si Ge layer adjacent to the base layer and a non-doped Si layer adjacent to the non-doped Si Ge layer and also adjacent to the emitter layer are provided.
  • the Ge composition ratio of the non-doped Si Ge layer is lower than the Ge composition ratio of the Si Ge base layer.
  • the Ge composition ratio of the Si Ge base layer decreases continuously or stepwise toward the emitter side at least on a part of the emitter side.
  • a bipolar transistor has a structure in which a collector layer, a SiGe base layer, a non-doped Si Ge layer, a non-doped Si layer, and an emitter layer are stacked in this order.
  • the Ge composition ratio of the Si Ge base layer gradually decreases toward the emitter layer side at least on a part of the emitter layer side.
  • the Ge composition ratio of the SiGe layer is set at the end of the SiGe base layer on the emitter layer side. Lower than the Ge composition ratio in
  • a bipolar transistor has a structure in which a collector layer, a SiGe base layer, a non-doped Si Ge layer, a non-doped Si layer, and an emitter layer are stacked in this order.
  • the Ge composition ratio of the Si Ge base layer decreases stepwise toward the emitter layer side at least on a part of the emitter layer side.
  • the Ge composition of the non-doped Si Ge layer is lower than the Ge composition of the Si Ge base layer at the end of the emitter layer.
  • the total thickness of the non-doped Si Ge layer and the non-doped Si layer is 5 nm or more and 60 nm or less. preferable.
  • the composition ratio of Ge at the end of the SiGe base layer on the emitter layer side is 3% or more, preferably 6% or more.
  • the Ge composition ratio of the Si Ge base layer at the end of the emitter layer side is the maximum of the Ge composition ratio of the Si Ge base layer.
  • the value is 1 Z 5 or more.
  • the non-doped Si Ge layer and the non-doped Si layer are both layers whose impurity concentration is 1 ⁇ 10 17 cm ⁇ 3 or less. Both layers have a certain force or an impurity concentration of 1/50 or less of the impurity concentration of the SiGe base region.
  • a band gap of a space charge region including the non-doped Si Ge layer and the non-doped Si layer is a band gap of the emitter layer.
  • the band gap of the SiGe base layer is a band gap of the SiGe base layer.
  • the Ge composition ratio of the SiGe base layer was reduced toward the emitter layer side from the emitter layer side, and a non-doped layer (non-doped SiGe layer and non-doped Si layer) was provided between the emitter layer and the base layer.
  • a non-doped layer non-doped SiGe layer and non-doped Si layer
  • the junction capacitance C BE between the base and the emitter has a small value.
  • the DC current gain ⁇ has a large value by setting the Ge composition ratio to a predetermined value or more.
  • the bipolar transistor according to the present invention has a lower minimum noise figure than the conventional one.
  • the non-doped Si Ge layer is replaced with the emitter layer of the Si Ge base layer. Spreading to cover the side edges suppresses the diffusion of boron from the base layer to the emitter due to thermal history.
  • the non-doped Si Ge layer was adopted by making the 06 composition ratio of the non-doped Si 06 layer smaller than the Ge composition ratio at the end of the 3 i Ge base layer on the side of the emitter layer. Characteristic deterioration due to the above can be suppressed.
  • FIG. 1 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of a conventional bipolar transistor.
  • FIG. 2 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of another conventional bipolar transistor.
  • FIG. 3 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of still another conventional bipolar transistor.
  • FIG. 4 is a diagram showing the depth direction distribution of the impurity concentration and the Ge composition ratio of an ideal bipolar transistor having a non-doped layer between the base layer and the emitter layer.
  • FIG. 5 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio for explaining a problem in manufacturing a bipolar transistor having the profile of FIG.
  • FIG. 6 is a cross-sectional view showing a structure of a main part of a bipolar transistor according to one embodiment of the present invention.
  • FIG. 7 is a diagram showing the depth direction distribution of the impurity concentration and the Ge composition in the bipolar transistor shown in FIG.
  • FIG. 8 is a diagram showing the results of device simulation for the bipolar transistor shown in FIG.
  • FIG. 9 is a diagram showing a device simulation result of a conventional bipolar transistor having an ideal structure.
  • FIG. 10 is a diagram showing the depth direction distribution of the impurity concentration and the Ge composition ratio of the bipolar transistor according to the first example of the present invention.
  • FIG. 11 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of a bipolar transistor according to a second example of the present invention.
  • FIG. 12 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of a bipolar transistor according to a third example of the present invention.
  • FIG. 13 is a diagram showing a depth direction distribution of an impurity concentration and a Ge composition ratio of a bipolar transistor according to a fourth example of the present invention.
  • FIG. 6 is a schematic cross-sectional view of a main part of a SiGe base bipolar transistor according to a preferred embodiment of the present invention.
  • This bipolar transistor has an n + -type Si layer 60 serving as a collector, a single-crystal Si layer 61 also serving as a collector, a SiGe base layer 62, a non-doped Si Ge layer 63, and a non-doped Si layer.
  • the Si layer 64 and the emitter poly Si layer 65 have a structure laminated in this order.
  • the bipolar transistor is formed on both sides of the single-crystal Si layer 61, on the upper surface of the n-type Si layer 66, on the upper surface of the n-type Si layer 66, and on the insulating film 67 and the insulating film 67. And a non-doped Si layer 64 and a base Si layer 68, and an insulating film 69 separating the emitter poly Si layer 65 and the base poly Si layer 68.
  • the bipolar transistor of this embodiment is characterized by a non-doped SiGe layer 63.
  • the non-doped Si Ge layer 63 is disposed between the base layer 62 and the emitter layer 65 so as to cover the base layer 62 together with the non-doped Si layer 64.
  • FIG. 7 shows the distribution (profile) of the impurity concentration and the Ge concentration in the depth direction of the bipolar transistor of FIG.
  • the first solid line 70 is an n-type emitter. It shows the concentration of arsenic (As), which is a dopant of the present invention.
  • a second solid line 71 indicates the concentration of boron (B), which is a p-type dopant.
  • the third solid line 72 indicates the concentration of phosphorus (P), which is a dopant of the n-type collector.
  • the broken line 73 indicates the Ge composition ratio (concentration).
  • the first bidirectional arrow 74 indicates the Emitter poly Si region (emitter poly Si layer 65 in FIG. 6), and the second bidirectional arrow 75 indicates the As-de po state (state immediately after deposition). Although it is non-doped, it shows a single-crystal Si region (non-doped Si layer 64 in FIG. 6) in which part of the arsenic eventually becomes n-type due to the diffusion of arsenic from the emitter Si region 74. .
  • the third bidirectional arrow 76 is undoped in the As-depo state (the state immediately after deposition), but eventually becomes partly p-type due to the diffusion of boron from the base region 77.
  • the region (the non-doped Si Ge layer 63 in FIG. 6) is shown.
  • the fourth bidirectional arrow 77 indicates the Si Ge base region (Si Ge base layer 62 in FIG. 6).
  • the fifth bidirectional arrow indicates the single-crystal Si region (the single-crystal Si layer 61 in FIG. 6) that will be the collector.
  • the Ge composition ratio of the SiGe base region 77 gradually decreases partially toward the emitter region and gradually toward the emitter region. Further, the Ge composition ratio of the non-doped Si Ge region 76 is smaller than the Ge composition ratio at the end of the Si Ge base region 77 on the emitter region side. Due to these changes in the Ge composition ratio and the suppression of the thermal diffusion of boron described above, a small base-emitter junction capacitance C BE can be obtained. In addition, the Ge composition ratio at the end of the Si Ge base region 77 on the emitter side is set to a relatively high value.
  • a bipolar transistor having the profile of FIG. 7 can achieve a small minimum noise figure.
  • the band gap of the SiGe region 76 is narrower than the band gap of the region (the base region side of the non-doped layer 45) in FIG. 4 corresponding to this region.
  • this difference in bandgap does not affect device characteristics, as described below.
  • the non-doped region composed of the single crystal Si region 75 and the Si Ge region 76 becomes a space charge region during device operation.
  • both the conduction band energy and the valence band energy greatly change depending on the position.
  • the potential for electrons decreases sharply toward the emitter region 74
  • the potential for holes decreases sharply toward the base region 77. Therefore, if the band gap of this space charge region is an intermediate value between the band gap of the emitter region 74 and the band gap of the base region 77, the carrier transport between the base and the emitter is adversely affected. I will not give.
  • the band gap of the space charge region is wider than that of the emitter region 74 or narrower than that of the base region 77, a potential barrier that prevents electron transport appears in the conduction band, In the valence band, the potential barrier for holes may drop. As a result, the direct current gain] 3 and the effective base-emitter junction capacitance C BE are adversely affected.
  • the band gap in the Si Ge region 76 takes a value intermediate between that of the base region 77 and that of the emitter region 74 and the single crystal Si region 75. And the Ge composition ratio continuously changes from 0% to 6% toward the base region 77. Therefore, the bipolar transistor corresponding to FIG. 7 has almost the same carrier transport characteristics, that is, the minimum noise figure, as the bipolar transistor corresponding to FIG.
  • FIG. 8 shows the characteristics of a bipolar transistor having the profile of FIG. 7 obtained by device simulation.
  • FIG. 9 shows the characteristics of a bipolar transistor having the ideal profile of FIG. 4 obtained by device simulation.
  • the horizontal axis represents the collector current density J c
  • the left vertical axis represents the cutoff frequency f tau and the maximum oscillation frequency f max
  • the right vertical axis represents current gain h FE and a minimum noise figure F m in Show. Comparing FIG. 8 and FIG. 9, it can be seen that these characteristics are almost the same. That is, it can be seen from FIGS. 8 and 9 that the bipolar transistor having the profile of FIG. 7 has almost the same characteristics as the bipolar transistor having the ideal profile of FIG.
  • FIG. 10 shows the depth direction distribution of the impurity concentration and the Ge composition ratio of the bipolar transistor according to the first example.
  • the first solid line 100 shows the concentration of arsenic, which is a dopant of the n-type emitter.
  • the second solid line 101 indicates the concentration of boron as a p-type dopant.
  • the third solid line 102 shows the concentration of phosphorus, which is the dopant of the n-type collector.
  • the broken line 103 shows the Ge composition ratio.
  • the first double-headed arrow 104 indicates the emitta poly Si region.
  • the second double-headed arrow 105 is undoped in the As-depo state, but the single-crystal S becomes partially n-type due to the diffusion of arsenic from the emitter region Si 104. Indicates the i-region (non-doped Si region).
  • the third double-headed arrow 106 is undoped in the As-depo state, but eventually becomes part of p-type due to the diffusion of polon from the base region. S i Ge region).
  • the fourth bidirectional arrow 107 indicates the SiGe base region.
  • the fifth bidirectional arrow 108 indicates a single-crystal Si region serving as a collector.
  • the Ge composition ratio in the base region 107 was reduced toward the emitter region, and the non-doped layers 105 and 106 were arranged between the emitter region and the base region. thereby improving the 3; Besuemitsu evening junction capacitance C B E is reduced, and the DC current gain by the G e composition ratio in Emitta region side edge of the base region 1 0 7 4% by. Between the base emitters The minimum noise figure has been reduced by reducing the junction capacitance C BE and improving the DC current gain3.
  • the non-doped SiGe layer 106 diffusion of boron from the base side to the emitter side due to thermal history is suppressed.
  • the characteristic degradation due to the potential barrier is generated. Is suppressed.
  • the Ge composition ratio at the end of the base region 107 on the emitter region side was 4%.
  • the base region 107 was located on the emitter region side of the base region 107. It is sufficient that the Ge composition ratio at the end is 3% or more, or 1 Z5 or more, which is the maximum value of the Ge composition ratio in the base region 107.
  • the total thickness of the non-doped Si Ge layer and the non-doped Si layer is desirably in the range of 5 nm to 60 nm. This is because if the total thickness of the non-doped layer is smaller than this, the impurities implanted in the base layer diffuse to the emitter due to the thermal history at the time of device fabrication. Also, if the total thickness of the non-doped layer is larger than this, the decrease of the DC current gain
  • FIG. 11 shows the depth direction distribution of the impurity concentration and the Ge composition ratio of the bipolar transistor according to the second example.
  • the first solid line 110 indicates the concentration of arsenic, which is the dopant of the n-type emitter.
  • the second solid line 111 shows the concentration of boron, which is a p-type dopant.
  • the third solid line 112 represents the concentration of phosphorus, which is the dopant of the n-type collector.
  • Dashed lines 1 13 indicate the Ge composition ratio.
  • the first two-way arrow 1 14 indicates the emitta poly Si region.
  • the second double-headed arrow 1 15 is undoped in the As-depo state, but the single-crystal S that becomes partially n-type by diffusion of arsenic from the emitter region Si 14 Indicates the i-region (non-doped Si region).
  • the third bidirectional arrow 1 16 is non-doped in the As-depo state, but eventually becomes part of p-type by diffusion of polon from the base region. S i Ge region).
  • Fourth double arrow 1 1 ⁇ Indicates a Si Ge base region.
  • the fifth bidirectional arrow 1 18 indicates a single-crystal Si region serving as a collector.
  • the Ge composition ratio in the base region 117 is reduced stepwise toward the emitter region side, and the non-doping layer 1 is located between the emitter region 114 and the base region 117.
  • the junction capacitance C BE between the base and the emitter is reduced.
  • the DC current gain ⁇ is improved by increasing the Ge composition ratio at the end of the base region 117 toward the emitter region to 6%.
  • the base-emitter junction capacitance C BE and improving the DC current gain) 3 the minimum noise figure is reduced.
  • by providing a non-doped Si Ge region 116 diffusion of boron toward the emitter region due to thermal history is suppressed.
  • This bipolar transistor has the advantages that the Ge composition ratio is changed stepwise, so that it is easy to manufacture and the manufacturing variation can be reduced.
  • FIG. 12 shows the depth direction distribution of the impurity concentration and the Ge composition ratio of the bipolar transistor according to the third embodiment.
  • the first solid line 120 indicates the concentration of arsenic, which is a dopant of the n-type emitter.
  • the second solid line 1 2 1 indicates the concentration of boron, which is a p-type dopant.
  • the third solid line 122 represents the concentration of phosphorus, which is the dopant of the n-type collector.
  • the broken line 123 shows the Ge composition ratio.
  • the first double-headed arrow 1 2 4 indicates the emitta poly Si region.
  • the second bidirectional arrow 1 2 5 is a p-type with a low impurity concentration in the As-depo state, but partly becomes n-type due to arsenic diffusion from the emittapo US i region 124. This shows the single crystal Si region (region that can be regarded as a non-doped Si region).
  • a third bidirectional arrow 1 26 indicates a p-type Si Ge region having a low impurity concentration (a region that can be regarded as a non-doped Si Ge layer).
  • the fourth bidirectional arrow 75 indicates the S i Ge base region.
  • Fifth double arrow Reference numeral 76 denotes a single crystal Si region serving as a collector.
  • the dopant (gas) used to deposit the base region 127 may remain in the growth chamber thereafter.
  • the dopant remaining in the growth chamber is incorporated into the non-doped Si Ge layer 126 and the non-doped Si layer 125 when these layers are deposited.
  • the impurity concentration distribution is as shown in FIG.
  • the impurity concentration is 1 ⁇ 10 17 cm ⁇ 3 or less or the impurity concentration of the base region 127 is 1 Z50 or less, these It has been confirmed that this layer acts in the same manner as the non-doped layer.
  • the Ge composition ratio of the base region 127 is reduced stepwise toward the emitter region, and the impurity concentration between the emitter region 124 and the base region 127 is reduced.
  • the junction capacitance C BE between base emitters is reduced.
  • the DC current gain / 3 is improved by increasing the Ge composition ratio at the end of the emitter region 127 of the base region 127 to 6%. The reduction of the minimum noise figure has been achieved by reducing the base-emitter junction capacitance C BE and improving the DC current gain ⁇ .
  • SiGe layer 126 having a low p-type impurity concentration by providing a SiGe layer 126 having a low p-type impurity concentration, diffusion of boron from the base region 127 to the emitter region side due to thermal history is suppressed.
  • the Ge composition ratio of the Si Ge region 126 having a low p-type impurity concentration smaller than that at the end of the emitter region side of the base region 127, the characteristic accompanying the generation of the potential barrier is obtained. Deterioration is suppressed.
  • the Ge composition ratio of the base region 127 is changed stepwise, device fabrication is easy and manufacturing variations are small.
  • the Ge composition ratio is continuously changed.
  • this region 126 is included in the space charge region during device operation, this region is Does not need to be so strictly controlled. Therefore, the advantage of changing the Ge composition ratio of the base region 127 in a stepwise manner is not impaired.
  • the Ge composition ratio on the base region side can be made as high as possible to suppress boron diffusion and suppress the development of a potential barrier.
  • FIG. 13 shows the depth direction distribution of the impurity concentration and the Ge composition ratio of the bipolar transistor according to the fourth example.
  • the first solid line 130 indicates the concentration of arsenic, which is the dopant of the n-type emitter.
  • the second solid line 13 1 indicates the concentration of boron as a p-type dopant.
  • the third solid line 132 shows the concentration of phosphorus, which is a dopant of the n-type collector.
  • the broken line 133 indicates the Ge composition ratio.
  • the first bidirectional arrow 1 3 4 indicates the emitta poly Si region.
  • the second bidirectional arrow 1 3 5 is non-doped in the As_depo state, but is finally n-type due to arsenic diffusion from the emitter Si region 13 4 and phosphorus ion implantation during collector formation.
  • the single crystal Si region region that can be regarded as a non-doped Si region
  • the third bidirectional arrow 1 3 6 is a non-doped Si Ge region (non-doped Si Ge), which is non-doped in the As-depo state but eventually becomes n-type by phosphorus ion implantation during collector formation. (Area that can be regarded as an area).
  • the fourth bidirectional arrow 1 37 indicates the SiGe base region.
  • the fifth bidirectional arrow 1 38 indicates a single-crystal Si region serving as a collector.
  • the Si region 135 and the SiGe region 136 formed as non-doped regions may become low-concentration n-type due to implantation of phosphorus ions into the collector region 138.
  • the impurity concentration distribution is as shown in FIG.
  • the impurity concentration of these regions 135 and 136 is as low as about 100% of the impurity concentration of the base region. 135 and 136 act substantially as non-doped regions.
  • the Ge composition ratio in the base region 137 was reduced toward the emitter region, and the impurity concentration between the emitter region 334 and the base region 137 was extremely small.
  • the capacity of the indirect signal C BE is reduced.
  • the Ge composition ratio at the emitter region side end of the base region 137 to 4.7%, The current gain 3 has been improved.
  • the junction capacitance C BE between the base-emitter and improving the DC current gain] 3 the minimum noise figure has been reduced.
  • the SiGe layer 136 having a low n-type impurity concentration diffusion of boron from the base region 137 to the emitter region side due to thermal history is suppressed.
  • the characteristic deterioration due to the generation of a potential barrier is achieved. Has been suppressed.
  • the device characteristics are further improved by continuously changing the Ge composition ratio in the base region 137.
  • the device structure is simplified by keeping the Ge composition ratio of the region that does not affect the device characteristics, that is, the Si Ge region 136 having a low n-type impurity concentration constant. I have. Industrial applicability
  • the minimum noise figure is reduced by providing the non-doped Si Ge region and the non-doped Si region between the base region and the emitter region of the Si Ge base bipolar transistor. can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

明 細 書 バイポ一ラトランジスタ 技術分野
本発明は、 半導体装置に関し、 特に、 シリコンゲルマニウム （S i Ge) カ^な るベース層を有するバイポーラトランジスタに関する。 背景技術
バイポーラトランジス夕の最小雑音指数を低減するには、ベースーェミッタ間接 合容量 CBEを低減すること、 直流電流利得 を向上させること、 及び/又はベー ス抵抗 RBとェミッタ抵抗 REの和 RB + REを低減することが有効である。
ベース材料として S i Geを用いる S i Geベースバイポーラトランジスタの 場合は、 S i Geのパンドギャップが、 ェミッタ材料であるシリコン （S i ) もし くはポリシリコン（P o 1 y— S i ) のバンドギャップよりも狭いので、 ベースの 不純物濃度を上げてベ一ス抵抗 RBを小さくすることにより充分大きい直流電流利 得 )8を得ることが出来る。 また、 S i Geベ一スパイポーラトランジスタでは、 ベ —スの Ge組成率をェミッタ側からコレクタ側に向かって増加させことにより、ベ 一スーェミッタ間接合容量 CBEを小さくすることが出来る。 従って S i Geベー スバイポーラトランジスタでは、従来の S iホモ接合バイポーラトランジスタに比 ベ、 最小雑音指数を小さくすることが出来る。
S i Geベ一スパイポーラトランジスタにおいて、 Ge組成率プロファイルは、 最小雑音指数に大きな影響を与える。第 1図乃至第 3図は、従来技術により作成し た 3つの S 1 Geベースバイポーラトランジスタのベース付近のプロファイル（G e組成率及び不純物濃度の深さ方向分布）の例を示している。 これらの図中におい て、 第 1の実線 10、 20、 30は、 各々、 n型ェミッタのドーパントであるヒ素 (As) の濃度を示す。 第 2の実線 11、 21及び 31は、 各々、 p型ベースのド 一パントであるボロン（B)の濃度を示す。第 3の実線 12、 22及び 32は、各々、 n型コレクタのド一パントであるリン （P) の濃度を示す。 また、 破線 1 3、 2 3 及び 3 3は、 各々、 ゲルマニウム Ge組成率 （濃度） を示している。 また、 第 1の 双方向矢印 1 4、 24及び 34は、 各々、 エミッ夕ポリ S i領域を示す。 第 2の双 方向矢印 1 5、 2 5及び 3 5は、 各々、 A s— d e p o状態 （堆積直後の状態） で は P型であるが、 ェミッタポリ S i領域 14, 24又は 34からヒ素が拡散するこ とにより最終的に n型になる単結晶 S i領域を示す。第 3の双方向矢印 1 6、 2 6、 及び 36は、 各々、 S i Ge領域 （ベース領域） を示す。 第 4の双方向矢印 1 7、 27及び 3 7は、 各々、 コレクタとなる単結晶 S i領域 （コレクタ領域） を示して いる。
第 1図乃至第 3図において、エミッターベース接合はへテロ接合になっている。 また、 第 1図では、 ベ一ス領域 1 6の Ge組成率は、 ェミッタ一べ一ス接合におい て 6%である。第 2図では、 ェミッタ—ベース接合におけるベース領域 2 6の Ge 組成率は 0%となっている。 また、 第 3図では、 S i Ge領域 3 6内の Ge組成率 は 1 2%で一定である。
S i Geベースバイポ一ラトランジスタの直流電流利得 ]3は、ェミッタ—ベース 接合における Ge組成率に依存する。つまり、第 3図に示されるプロファイルを持 つ S i Geベ一スパイポーラトランジスタの直流電流利得 /3は、第 1図及び第 2図 に示されるプロファイルを有する S i Geベースバイポーラトランジスタのそれ よりも高い。 また、第 1図に示されるプロファイルを持つ S i Geバイポーラバイ ポーラトランジスタの直流電流利得 iSは、第 2図に示されるプロファイルを有する S i Geベ一スバイポーラトランジスタのそれよりも高い。
一方、 S i Geベースバイポ一ラトランジスタのベースーェミッタ間接合容量 C BEに関しては、 ベース内の Ge組成率に傾斜をつけた第 1図または第 2図のプロ ファイルを有する S i Geベ一スパイポ一ラトランジスタの方が、ベース内の Ge 組成率が一定である第 3図に示されるプロファイルを持つ S i Geベースバイポ ーラトランジスタよりも小さい。 また、第 1図に示されるプロファイルを持つ S i Geベースバイポーラトランジスタのベースーェミッタ間接合容量 CBEは、 第 2 図のプロファイルを有する S i Geベースバイポーラトランジスタのそれとほぼ 等しい。
以上のことから、 最小雑音指数に関しては、 より高い直流電流利得^と、 より小 さいべ一スーェミッタ間接合容量 C B Eとを両立させている、 第 1図に示されるプ 口ファイルを持つ S i G eベースバイポーラトランジスタが最も小さい値を持つ。 また、 S i G eベースバイポーラトランジスタの最小雑音指数を更に小さくする ための技術として、ベ一スとエミッ夕との間にノンドープ層を設けることによって、 ベース—ェミッタ間接合容量 C B Eを低減させる方法が知られている。
第 4図は、ベ一スとェミツ夕との間にノンド一プ層を配置した S i G eベ一スバ ィポーラトランジス夕のベース付近の不純物プロファイルを示す。第 4図において、 第 1の実線 4 0は、 n型ェミッタのドーパントであるヒ素 （A s ) の濃度を示す。 第 2の実線 4 1は、 p型ベースのドーパントであるボロン （B ) の濃度を示す。 第 3の実線 4 2は、 n型コレクタのドーパントであるリン （P ) の濃度を示す。 破線
4 3は、 G e組成率を示している。 また、 第 1の双方向矢印 4 4は、 ェミッタポリ
5 i領域を示す。第 2の双方向矢印 4 5は、 A s _ d e p 0状態（堆積直後の状態） ではノンドープで、 ェミッタポリ S i領域 4 4からヒ素が拡散することにより、 最 終的にはその一部が n型になる単結晶 S i領域を示す。更に第 3の双方向矢印 4 6 は、 S i G e領域 （ベース領域） を示す。 第 4の双方向矢印 4 7は、 コレクタとな る単結晶 S i領域 （コレクタ領域） を示している。
第 4図のプロファイルを有するバイポーラトランジスタは、ベース領域 4 6のェ ミッタ側部分の G e組成率を、ェミッタ領域側に向かって小さくしたこと及びェミ ッタ領域 4 4とベース領域 4 6との間にノンド一プ層 4 5を設けたことにより、ベ 一スーェミッタ間接合容量 C B Eを低減するものである。 また、 このパイポーラト ランジス夕は、ベース領域 4 6のエミッ夕領域側端における G e組成率を 6 %と高 くすることにより直流電流利得 |3を向上させるものである。そして、 このバイポー ラトランジス夕では、 ベース一エミッ夕間接合容量 C B Eの低減と直流電流利得 ]3 の向上によって、 最小雑音指数の低減を図るものである。
ところで、ベ一ス領域 4 6とェミッタ領域 4 4との間にノンド一プ層 4 5を設け ると、 ノンド一プ層 4 5を設けていない場合 （第 1図に対応する場合） に比べ、 直 流電流利得 /3力低くなる。そして、 直流電流利得 の低下は、 最小雑音指数の増大 をもたらす。 しかしながら、 ノンドープ層 4 5の厚さが数十 n m程度以下の場合に は、 直流電流利得 /3の減少の影響よりもベース一エミッ夕間接合容量 C B Eの減少 の影響の方が勝るため、結果としてノンドープ層 4 5を有する S i G eベーストラ ンジス夕の最小雑音指数は、ノンド一プ層 4 5を持たない S i G eベーストランジ ス夕の最小雑音指数に比べて小さくなる。
以上のことから、第 4図に示されるプロファイルを持つ S i G eベースバイポー ラトランジス夕は、第 1図のプロファイルを持つ S i G eベースバイポーラ卜ラン ジス夕に比べて、 小さな最小雑音指数を持つ。
しかしながら、第 4図に示されるプロフアイルを持つデバィスを実際に作製する ことは困難であるという問題点がある。その理由は、デバイス作製時の熱履歴によ り、 ベース領域 4 6に導入されるボロン （第 2の実線 4 1で示される） がェミッタ 領域 4 4側へ拡散し、ノンド一プ層 4 5の一部が p型ベースの一部に変わってしま うからである。つまり、第 4図のプロファイルを持つデバイスを作成しようとした 場合に、 実際に作製されるデバイスのプロファイルは、 第 5図に示すようになる。 第 5図において、 第 1の実線 5 0は、 n型ェミッタのドーパントであるヒ素 （A s ) の濃度を示し、 第 4図の第 1の実線 4 0に対応する。第 2の実線 5 1は、 p型 ベースのドーパントであるボロン（B ) の濃度を示し、 第 4図の第 2の実線 4 1に 対応している。 第 3の実線 5 2は、 n型コレクタのドーパン卜であるリン ( P ) の 濃度示し、 第 4図の第 3の実線 4 2に対応している。破線 5 3は、 G e組成率を示 し、 第 4図の破線 4 3に対応している。 また、 第 1の双方向矢印 5 4は、 ェミッタ ポリ S i領域を示し、第 4図の第 1の双方向矢印 4 4に対応している。第 2の双方 向矢印 5 5は、 A s - d e p 0状態 （堆積直後の状態） におけるノンドープの単結 晶 S i領域を示し、第 4図の第 2の双方向矢印 4 5に対応している。更に第 3の双 方向矢印 5 6は、 S i G e領域（ベ一ス領域） を示し、 第 4図の第 3の双方向矢印 4 6に対応している。第 4の双方向矢印 5 7は、 コレクタとなる単結晶 S i領域を 示し、 第 4図の第 4の双方向矢印 4 7に対応している。
A s — d e p o状態（堆積直後の状態） においてノンド一プである単結晶 S i領 域 55は、 デバイス作製時の熱履歴により、 部分的に、 ベ一ス側は p型に、 ェミツ タ側は n型に変化する。単結晶 S i領域 55のべ一ス側が部分的に p型になること により、ベ一ス―ェミッタ接合の位置が S i Ge— S iヘテロ界面の位置よりもェ ミッタ側に移動する。その結果、 第 5図に示されるプロファイルを有するバイポー ラトランジス夕は、 第 4図のプロファイルを持つものに比べて、 ベ一ス一ェミッタ 間接合容量 CBEが大きくなり、 また直流電流利得^が低くなつて、 最小雑音指数 が大きくなる。 このように、 小さいベースーェミッタ間接合容量 CBEと高い直流 電流利得 を両立させることができる第 4図に示すプロファイルを持つ構造（理想 構造） を実現することは困難である。
本発明は、 上記問題点に鑑みてなされたものであって、 その主たる目的は、 小さ いベース—エミッ夕間接合容量 CBEと高い直流電流利得 ]3を両立することにより 小さい最小雑音指数を持つバイポーラトランジスタを提供することにある。 発明の開示
本発明において、 ノンドープ S i Ge層は、 ベース層の不純物がェミッタ層側へ 熱拡散することを防止する。
本発明の第 1の要旨によれば、 S i Geベース層とェミッタ層とを有するバイポ ーラトランジスタおいて、 前記 S i Geベ一ス層と前記ェミッタ層との間に、前記 S i Geベース層に隣接するノンド一プ S i Ge層と、該ノンド一プ S i Ge層に 隣接するとともに前記ェミッタ層にも隣接するノンド一プ S i層とが設けられる。 ここで、 前記ノンドープ S i Ge層の Ge組成率は、 前記 S i G eベース層の G e組成率よりも低い。 また、 前記 S i Geベ一ス層の Ge組成率は、 少なくともェ ミッタ側の一部において、 エミッタ側向かって連続的又は段階的に減少している。 また、 本発明の第 2の要旨によれば、 バイポーラトランジスタは、 コレクタ層、 S i Geベース層、 ノンドープ S i Ge層、 ノンド一プ S i層、 及びェミッタ層を この順に積層した構造を有する。前記 S i Geベ一ス層の Ge組成率は、 ェミッタ 層側の少なくとも一部において、 ェミッタ層側に向かって徐々に小さくなる。前記 -プ S i Ge層の Ge組成率は、前記 S i G eベース層のェミッタ層側端に おける G e組成率よりも低い。
また、 本発明の第 3の要旨によれば、 バイポーラトランジスタは、 コレクタ層、 S i Geベース層、 ノンドープ S i Ge層、 ノンドープ S i層、 及びェミッタ層を この順に積層した構造を有する。前記 S i Geベース層の Ge組成率は、 ェミッタ 層側の少なくとも一部において、エミッタ層側に向かってステップ状に小さくなる。 前記ノンド一プ S i Ge層の Ge組成率は、前記 S i G eベース層のエミッ夕層側 端における G e組成率よりも低い。
上記第 1、 第 2または第 3の要旨によるバイポーラトランジスタにおいて、 前記 ノンド一プ S i Ge層と前記ノンド一プ S i層との合計の膜厚は、 5 nm以上 60 nm以下であることが好ましい。
また、 上記第 1、第 2または第 3の要旨によるバイポ一ラトランジス夕において、 前記 S i Geベース層のェミッタ層側端における Geの組成率は、 3%以上、好ま しくは 6 %以上である。
また、 上記第 1、第 2または第 3の要旨によるバイポーラトランジスタにおいて、 前記 S i Geベース層のェミッタ層側端における Ge組成率は、該 S i Geベ一ス 層の G e組成率の最大値の 1 Z 5以上であることが好ましい。
また、 上記第 1、第 2または第 3の要旨によるバイポーラトランジスタにおいて、 前記ノンド一プ S i Ge層及び前記ノンドープ S i層は、ともにその不純物濃度が 1 X 1017 cm— 3以下の層である力 或いは、 ともに前記 S i Geベース領域の 不純物濃度の 1/50以下の不純物濃度を有する層である。
また、 上記第 1、第 2または第 3の要旨によるバイポーラトランジスタにおいて、 前記ノンドープ S i Ge層と前記ノンド一プ S i層とからなる空間電荷領域のバ ンドギャップは、前記ェミッタ層のバンドギャップと前記 S i Geベース層のバン ドギヤップの間の値に設定されている。
S i Geベース層の Ge組成率をェミッタ層側において、ェミッタ層側に向かつ て小さくしたこと、 及びェミッタ層とベース層との間にノンド一プ層 （ノンドープ S i Ge層及びノンドープ S i層）を配置したことによりベース一ェミッタ間接合 容量 CBEは小さな値を持つ。、 また、 S i Geベ一ス層のェミッタ層側端における G e組成率を所定の値以上に設定することにより直流電流利得 βが大きな値をも つ。 こうして本発明によるパイポーラトランジスタは、従来のものよりも最小雑音 指数の低減が図られる。
また、 S i G e結晶中のボロンの拡散係数は S i結晶中のそれよりも遙かに小さ いという特徴があるので、ノンドープ S i G e層を S i G eベース層のエミッ夕層 側端を覆うように広げることで熱履歴によるべ一ス層からェミッタ側へのボロン の拡散が抑制される。 また、 ノンド一プ S i 0 6層の0 6組成率を3 i G eベース 層のエミッ夕層側端における G e組成率よりも小さくすることにより、ノンドープ S i G e層を採用したことによる特性劣化を抑制することができる。 図面の簡単な説明
第 1図は、従来のバイポーラトランジスタの不純物濃度及び G e組成率の深さ方 向分布を示す図である。
第 2図は、他の従来のバイポーラトランジス夕の不純物濃度及び G e組成率の深 さ方向分布を示す図である。
第 3図は、さらに他の従来のバイポーラトランジスタの不純物濃度及び G e組成 率の深さ方向分布を示す図である。
第 4図は、ベース層とェミッタ層との間にノンドープ層を備えた理想的なパイポ ーラトランジスタの不純物濃度及び G e組成率の深さ方向分布を示す図である。 第 5図は、第 4図のプロファイルを持つバイポーラトランジスタを製造する場合 の問題点を説明するための不純物濃度及び G e組成率の深さ方向分布を示す図で ある。
第 6図は、本発明の一実施例に係るバイポーラトランジスタの主要部の構造を示 す断面図である。
第 7図は、第 6図のバイポーラトランジス夕の不純物濃度及び G e組成の深さ方 向分布を示す図である。
第 8図は、第 6図のバイポーラトランジス夕についてのデバイスシミュレーショ ン結果を示す図である。 第 9図は、理想構造を有する従来のバイポーラトランジスタについてのデバイス シミュレーション結果を示す図である。
第 1 0図は、本発明の第 1の例に係るバイポーラトランジス夕の不純物濃度及び G e組成率の深さ方向分布を示す図である。
第 1 1図は、本発明の第 2の例に係るバイポーラトランジス夕の不純物濃度及び G e組成率の深さ方向分布を示す図である。
第 1 2図は、本発明の第 3の例に係るバイポーラトランジスタの不純物濃度及び G e組成率の深さ方向分布を示す図である。
第 1 3図は、本発明の第 4の例に係るバイポーラトランジスタの不純物濃度及び G e組成率の深さ方向分布を示す図である。 発明を実施するための最良の形態
以下、本発明をより理解するため、好ましい実施例について図面を参照して詳細 に説明する。
第 6図は、本発明の好ましい実施例による S i G eベースバイポーラトランジス 夕の主要部の概略断面図である。 このバイポーラトランジスタは、 コレクタとなる n +型 S i層 6 0、 同じくコレクタとなる単結晶 S i層 6 1、 S i G eベ一ス層 6 2、 ノンドープ S i G e層 6 3、 ノンドープ S i層 6 4、 及びェミッタポリ S i層 6 5が、 この順に積層された構造を有している。 また、 このバイポ一ラトランジス 夕は、 単結晶 S i層 6 1の両側に n—型 S i層 6 6、 n一型 S i層 6 6の上面に 絶縁膜 6 7、絶縁膜 6 7の上に形成されノンドープ S i層 6 4に接触するべ一スポ リ S i層 6 8、ェミッタポリ S i層 6 5とべ一スポリ S i層 6 8とを隔てる絶縁膜 6 9と有している。
本実施例のバイポ一ラトランジスタは、ノンドープ S i G e層 6 3によって特徴 づけられる。 ノンドープ S i G e層 6 3は、 ノンドープ S i層 6 4とともに、 ベー ス層 6 2を覆うように、 ベ一ス層 6 2とェミッタ層 6 5との間に配置されている。 第 6図のバイポーラトランジスタの、不純物濃度及び G e濃度の深さ方向の分布 (プロファイル） を第 7図に示す。 第 7図において、 第 1の実線 7 0は、 n型エミ ッ夕のドーパントであるヒ素 （As) の濃度を示す。第 2の実線 71は、 p型べ一 スのドーパントであるボロン （B) の濃度を示す。 第 3の実線 72は、 n型コレク 夕のドーパントであるリン （P) の濃度を示す。 破線 73は、 Ge組成率 （濃度） を示している。 また、 第 1の双方向矢印 74は、 ェミッタポリ S i領域 （第 6図の ェミッタポリ S i層 65) を、 第 2の双方向矢印 75は、 As— d e po状態 （堆 積直後の状態）ではノンド一プであるが、ェミッタポリ S i領域 74からのヒ素の 拡散により最終的にはその一部が n型になる単結晶 S i領域（第 6図のノンドープ S i層 64) を示している。第 3の双方向矢印 76は、 A s— d e p o状態 （堆積 直後の状態）ではノンドープであるが、ベース領域 77からのボロンの拡散により 最終的にはその一部が p型になる S i Ge領域（第 6図のノンド一プ S i Ge層 6 3) を示す。 第 4の双方向矢印 77は、 S i Geベース領域 （第 6図の S i Geベ —ス層 62) を示す。第 5の双方向矢印は、 コレクタとなる単結晶 S i領域 （第 6 図の単結晶 S i層 61) とを示している。
第 7図と第 5図とを比較すると、第 7図のプロファイルでは、ベース領域 77か らェミッタポリ S i領域 74側へのボロンの拡散（熱拡散）が抑制されていること が分かる。 これは、 よく知られているように、 S i Ge結晶中のボロンの拡散係数 が S i結晶中のそれよりも遙かに小さいからである。 つまり、 本実施例では、 S i G e領域 76を設けたことによって、ベ一ス領域 77からエミッ夕領域 74側へ向 かうボロンの拡散を抑制することができ、第 4図に示される理想的なプロファイル と類似のプロフアイルが実現される。
第 7図において、 S i G eベース領域 77の G e組成率は、エミッ夕領域側で部 分的に、 ェミッタ領域側に向かって徐々に小さくなつている。 また、 ノンドープ S i G e領域 76の G e組成率は、 S i Geベース領域 77のエミッタ領域側端での Ge組成率よりも小さくなつている。 これらの Ge組成率変化と、上述したボロン の熱拡散の抑制とにより、 小さいなベースーェミッタ間接合容量 CBEが得られる。 また、 S i Geベース領域 77のェミッタ領域側端での Ge組成率を比較的高い値
(6%) としたことにより、 高い直流電流利得 ]3が得られる。 こうして、 第 7図の プロファイルを持つバイポーラトランジスタは、小さな最小雑音指数を実現できる。 なお、 S i G e領域 7 6のバンドギャップは、 この領域に対応する第 4図の領域 (ノンド一プ層 4 5のべ一ス領域側) のバンドギャップよりも狭い。 しかしながら、 このバンドギャップの違いは、以下に説明するように、デバイス特性に影響を与え ない。
単結晶 S i領域 7 5と S i G e領域 7 6とからなるノンドープ領域は、デバイス 動作時には空間電荷領域となる。 この空間電荷領域内では、伝導帯エネルギー及び 価電子帯エネルギーがともに位置に応じて大きく変化する。則ち、 この空間電荷領 域内では、電子に対するポテンシャルはエミッタ領域 7 4側に行くほど急激に低く なる一方、 ホールに対するポテンシャルは、ベース領域 7 7側に行くほど急激に低 くなる。従って、 この空間電荷領域のバンドギャップが、 ェミッタ領域 7 4のバン ドギャップとべ一ス領域 7 7のバンドギャップの中間の値であれば、ベ一ス一エミ ッ夕間でのキヤリァ輸送に悪影響を与えることはない。
これに対し、空間電荷領域のバンドギャップがエミッタ領域 7 4のそれよりも広 かったり、 あるいはベース領域 7 7のそれよりも狭かったりすると、伝導帯に電子 輸送を妨げるポテンシャルバリァが現れたり、荷電子帯においてホールに対するポ テンシャルバリアが下がったりする。その結果、直流電流利得 ]3や実効的なベ一ス —エミッタ間接合容量 C B Eに悪影響が及ぶ。 第 7図のプロファイルを持つバイポ —ラトランジス夕では、 S i G e領域 7 6におけるバンドギャップがベース領域 7 7のそれとェミッタ領域 7 4及び単結晶 S i領域 7 5のそれとの中間の値を取り、 かつ G e組成率がベース領域 7 7に向かって 0 %から 6 %へと連続的に変化して いる。 それゆえ、第 7図に対応するバイポーラトランジスタは、第 4図に対応する バイポーラトランジスタとほぼ同じキャリア輸送特性、則ち最小雑音指数、が得ら れる。
以上述べてきたことを検証するために、第 7図及び第 4図に対応するバイポーラ トランジスタのデバイス特性をシミュレーションにより求めた。第 8図は、デバイ スシミュレーションにより求めた第 7図のプロファイルを有するバイポーラトラ ンジス夕の特性を示す。 また、第 9図は、 デバイスシミュレ一ションにより求めた 第 4図の理想プロファイルを有するバイポーラトランジス夕の特性を示す。第 8図 及び第 9図のそれぞれにおいて、 横軸はコレクタ電流密度 J cを、 左側縦軸は遮断 周波数 f τと最大発振周波数 f m a xを、右側縦軸は電流利得 h F Eと最小雑音指数 F m i nを示す。 第 8図と第 9図とを比較すると、 これらの特性がほぼ同じであること が分かる。 即ち、 第 8図及び第 9図から、 第 7図のプロファイルを有するバイポー ラトランジス夕が、第 4図の理想的プロファイルを持つバイポーラトランジスタと ほぼ同じ特性を持つ、 ということが分かる。
次に、 本発明の代表例について図面を参照して説明する。 なお、 各例のバイポ一 ラトランジス夕は、 第 6図に示す構造を有しているものとする。
[例 1 ]
まず、本発明の第 1の例に係るバイポーラトランジスタについて、第 1 0図を参 照して説明する。第 1 0図は、 第 1の例に係るバイポーラトランジスタの不純物濃 度及び G e組成率の深さ方向分布を示す。第 1 0図において、第 1の実線 1 0 0は、 n型ェミッタのド一パントであるヒ素の濃度を示す。第 2の実線 1 0 1は、 p型べ —スのドーパントであるボロンの濃度を示す。第 3の実線 1 0 2は、 n型コレクタ のド一パントであるリンの濃度を示す。破線 1 0 3は、 G e組成率を示している。 第 1の双方向矢印 1 0 4は、 ェミッタポリ S i領域を示す。第 2の双方向矢印 1 0 5は、 A s— d e p o状態ではノンドープであるが、 ェミッタポリ S i領域 1 0 4 からのヒ素の拡散により最終的にはその一部が n型になる単結晶 S i領域（ノンド ープ S i領域） を示す。 第 3の双方向矢印 1 0 6は、 A s— d e p o状態ではノン ドープであるが、ベース領域からのポロンの拡散により最終的にはその一部が p型 になる S i G e領域 （ノンドープ S i G e領域） を示す。 第 4の双方向矢印 1 0 7 は、 S i G eベース領域を示す。 第 5の双方向矢印 1 0 8は、 コレクタとなる単結 晶 S i領域を示している。
このバイポーラトランジスタでは、ベース領域 1 0 7における G e組成率をエミ ッ夕領域側に向かって小さくしたこと及びェミッタ領域とベース領域との間にノ ンドープ層 1 0 5、 1 0 6を配置したことによりベースーェミツ夕間接合容量 C B Eが低減され、 かつベース領域 1 0 7のェミッタ領域側端における G e組成率を 4 %とすることにより直流電流利得 ;3を向上させている。このべ一スーェミッタ間 接合容量 C B Eの低減と直流電流利得 3の向上により、 最小雑音指数の低減が図ら れている。 またノンド一プ S i G e層 1 0 6を設けることにより、 熱履歴によるボ ロンのベース側からェミッタ側への拡散を抑制している。 また、 ノンド一プ S i G e層 1 0 6の G e組成率をべ一ス領域 1 0 7のェミツ夕領域側端におけるそれよ りも小さくすることにより、ポテンシャルバリアの発生に伴う特性劣化を抑制して いる。
なお、 本例では、 ベース領域 1 0 7のェミッタ領域側端における G e組成率を 4 %としたが、本発明者による他の実験によれば、ベース領域 1 0 7のエミッ夕領 域側端での G e組成率は 3 %以上、 または、 ベース領域 1 0 7における G e組成率 の最大値の 1 Z 5以上あればよい。
また、本発明者による他の実験によれば、 ノンド一プ S i G e層とノンドープ S i層との合計膜厚は、 5 n m〜6 0 n mの範囲とすることが望ましい。 これは、 ノ ンドープ層の合計膜厚が、 これより薄いと、 ベース層に注入される不純物がデバイ ス製作時の熱履歴によりェミッタ側に拡散するからである。 また、 ノンドープ層の 合計膜厚が、 これより厚いと直流電流利得 |Sの減少が大きくなるからである。 ' [例 2 ]
次に、 本発明の第 2の例に係るバイポーラトランジスタについて、第 1 1図を参 照して説明する。第 1 1図は、第 2の例に係るバイポーラトランジスタの不純物濃 度及び G e組成率の深さ方向分布を示す。第 1 1図において、第 1の実線 1 1 0は、 n型ェミッタのドーパントであるヒ素の濃度を示す。第 2の実線 1 1 1は、 p型べ ースのドーパントであるボロンの濃度を示す。第 3の実線 1 1 2は、 n型コレクタ のド一パントであるリンの濃度を示す。破線 1 1 3は、 G e組成率を示している。 第 1の双方向矢印 1 1 4は、 ェミッタポリ S i領域を示す。第 2の双方向矢印 1 1 5は、 A s— d e p o状態ではノンドープであるが、 ェミッタポリ S i領域 1 1 4 からのヒ素の拡散により最終的にはその一部が n型になる単結晶 S i領域（ノンド ープ S i領域） を示す。 第 3の双方向矢印 1 1 6は、 A s— d e p o状態ではノン ドープであるが、ベース領域からのポロンの拡散により最終的にはその一部が p型 になる S i G e領域 （ノンドープ S i G e領域） を示す。 第 4の双方向矢印 1 1 Ί は、 S i G eベ一ス領域を示す。第 5の双方向矢印 1 1 8は、 コレクタとなる単結 晶 S i領域を示している。
このバイポーラトランジスタにおいては、ベース領域 1 1 7における G e組成率 をェミッタ領域側に向けてステップ状に小さくしたこと及びェミッタ領域 1 1 4 とベース領域 1 1 7との間にノンド一プ層 1 1 5及び 1 1 6を配置したことによ りベースーェミッタ間接合容量 C B Eが低減される。 また、 ベース領域 1 1 7のェ ミッタ領域側端における G e組成率を 6 %と高くすることにより直流電流利得 β を向上させている。 このベースーェミッタ間接合容量 C B Eの低減と直流電流利得 )3の向上により、 最小雑音指数の低減が図られている。 また、 ノンド一プ S i G e 領域 1 1 6を設けることにより、熱履歴によるボロンのェミッタ領域側への拡散を 抑制している。 また、 ノンド一プ S 1 0€領域1 1 6の G e組成率をべ一ス領域 1 1 7のエミッタ領域側端におけるそれよりも小さくすることにより、ポテンシャル バリアの発生に伴う特性劣化を抑制している。このバイポーラトランジスタは G e 組成率をステップ状に変化させるようにしたので、作製が容易で、かつ製造バラッ キを小さくできるという利点がある。
[例 3 ]
次に、本発明の第 3の実施例に係るバイポーラトランジスタについて、第 1 2図 を参照して説明する。第 1 2図は、第 3の実施例に係るバイポーラトランジスタの 不純物濃度、 G e組成率の深さ方向分布を示す。第 1 2図において、 第 1の実線 1 2 0は、 n型ェミッタのド一パントであるヒ素の濃度を示す。第 2の実線 1 2 1は、 p型べ一スのド一パントであるボロンの濃度を示す。第 3の実線 1 2 2は、 n型コ レクタのドーパントであるリンの濃度を示す。破線 1 2 3は、 G e組成率を示して いる。 第 1の双方向矢印 1 2 4は、 ェミッタポリ S i領域を示す。 第 2の双方向矢 印 1 2 5は、 A s— d e p o状態では不純物濃度の低い p型であるが、ェミッタポ U S i領域 1 2 4からのヒ素の拡散により最終的にはその一部が n型になる単結 晶 S i領域 （ノンドープ S i領域と見なせる領域） を示す。第 3の双方向矢印 1 2 6は、不純物濃度の低い p型 S i G e領域（ノンドープ S i G e層と見なせる領域） を示す。 第 4の双方向矢印 7 5は、 S i G eベース領域を示す。第 5の双方向矢印 7 6は、 コレクタとなる単結晶 S i領域を示している。
現実のデバイス作製においては、ベース領域 1 2 7のを堆積させる際に使用した ドーパント （ガス） が、 その後も成長チャンバ内に残留する場合がある。 この様な 場合、 成長チャンバ内に残留したド一パントは、 ノンドープ S i G e層 1 2 6及び ノンド一プ S i層 1 2 5を堆積させる際に、 これらの層に取り込まれる。その結果、 不純物濃度分布は、 第 1 2図に示されるようになる。 しかしながら、本発明者によ る他の実験によって、 その不純物濃度が 1 X 1 0 1 7 c m— 3以下、 又は、 ベース領 域 1 2 7の不純物濃度の 1 Z 5 0以下であれば、 これらの層が、 ノンドープ層と同 じょうに作用することが確認されている。
このバイポーラトランジスタでは、ベース領域 1 2 7の G e組成率をェミッタ領 域側に向かってステップ状に小さくしたこと及びェミッタ領域 1 2 4とべ一ス領 域 1 2 7との間に不純物濃度のごく低い （ノンド一プ層と見なせる） p型層 1 2 5 及び 1 2 6を配置したことによりべ一スーェミッタ間接合容量 C B Eが低減される。 また、かつべ一ス領域 1 2 7のェミッタ領域側端における G e組成率を 6 %と高く することにより直流電流利得 /3を向上させている。このベースーェミッタ間接合容 量 C B Eの低減と直流電流利得^の向上により、 最小雑音指数の低減が図られてい る。 また p型不純物濃度の低い S i G e層 1 2 6を設けることにより、熱履歴によ るボロンのベース領域 1 2 7からェミッタ領域側への拡散を抑制している。また p 型不純物濃度の低い S i G e領域 1 2 6の G e組成率をベース領域 1 2 7のエミ ッタ領域側端におけるそれよりも小さくすることにより、ポテンシャルバリアの発 生に伴う特性劣化を抑制している。
本例のバイポーラトランジスタでは、ベース領域 1 2 7の G e組成率をステップ 状に変化させるので、 デバイス作製が容易で、 かつ製造バラツキも少ない。 また p 型不純物濃度の低い S i G e領域 1 2 6では G e組成率を連続的に変化させてい るが、 この領域 1 2 6は、 デバイス動作時には空間電荷領域に含まれるため、 この 領域における G e組成プロファイルはさほど厳密に制御する必要がない。従つて、 ベース領域 1 2 7の G e組成率をステップ状に変化させたことによる利点を損な うことはない。 また、 この領域 1 2 6の G e組成率を連続的に変化させることによ り、ベース領域側の G e組成率を極力高くしてボロン拡散を抑制するとともに、ポ テンシャルバリァの発現を抑制できるという利点がある。
[例 4 ]
次に、本発明の第 4の例に係るパイポーラトランジスタについて、第 1 3図を参 照して説明する。第 1 3図は、第 4の例に係るバイポーラトランジスタの不純物濃 度及び G e組成率の深さ方向分布を示す。第 1 3図において、第 1の実線 1 3 0は、 n型ェミッタのドーパントであるヒ素の濃度を示す。第 2の実線 1 3 1は、 p型べ —スのドーパントであるボロンの濃度を示す。、 第 3の実線 1 3 2は、 n型コレク タのド一パントであるリンの濃度を示す。破線 1 3 3は、 G e組成率を示している。 第 1の双方向矢印 1 3 4は、 ェミッタポリ S i領域を示す。第 2の双方向矢印 1 3 5は、 A s _ d e p o状態ではノンド一プであるが、ェミッタポリ S i領域 1 3 4 からのヒ素の拡散とコレクタ形成時のリンイオン注入により最終的には n型にな る単結晶 S i領域 （ノンドープ S i領域と見なせる領域） を示す。第 3の双方向矢 印 1 3 6は、 A s— d e p o状態ではノンドープであるが、 コレクタ形成時のリン イオン注入により最終的には n型になる S i G e領域（ノンドープ S i G e領域と 見なせる領域） を示す。第 4の双方向矢印 1 3 7は、 S i G eベース領域を示す。 第 5の双方向矢印 1 3 8は、 コレクタとなる単結晶 S i領域を示している。
ノンド一プ領域として形成した S i領域 1 3 5及び S i G e領域 1 3 6は、は、 コレクタ領域 1 3 8へのリンイオンの注入により低濃度の n型となる場合がある。 この様な場合に、 その不純物濃度分布が、 第 1 3図に示すようになる。 しかしなが ら、 第 1 3図に示される通り、 これらの領域 1 3 5及び 1 3 6の不純物濃度は、 ベ ース領域の不純物濃度の 1ノ 1 0 0程度と低いため、これらの領域 1 3 5及び 1 3 6は、 実質的にはノンドープ領域として作用する。
本例のバイポーラトランジスタにおいては、ベース領域 1 3 7における G e組成 率をェミッタ領域側に向けて小さくしたこと及びエミッ夕領域 1 3 4とベース領 域 1 3 7との間に不純物濃度のごく低い n型領域 1 3 5及び 1 3 6を配置したこ とによりべ一スーェミツ夕間接号容量 C B Eが低減される。 また、 ベース領域 1 3 7のエミッタ領域側端における G e組成率を 4. 7 %と高くすることにより直流電 流利得 3を向上させている。 このベースーェミッタ間接合容量 C B Eの低減と直流 電流利得 ]3の向上により、 最小雑音指数の低減が図られている。 また n型不純物濃 度の低い S i G e層 1 3 6を設けることにより、熱履歴によるボロンのベース領域 1 3 7からェミッタ領域側への拡散を抑制している。
また n型不純物濃度の低い S i G e領域 1 3 6の G e組成率をベース領域 1 3 7のェミツ夕領域側端におけるそれよりも小さくすることにより、ポテンシャルバ リアの発生に伴う特性劣化を抑制している。
本例によるバイポーラトランジスタではべ一ス領域 1 3 7における G e組成率 を連続的に変化させることでデバイス特性のより一層の向上を図っている。他方、 このバイポーラトランジスタでは、 デバイス特性に影響を及ぼさない領域、 即ち低 い n型不純物濃度の S i G e領域 1 3 6の G e組成率を一定にして、デバイス構造 の単純化を図っている。 産業上の利用可能性
—本発明によれば、 S i G eベースパイポーラトランジスタのベース領域とェミツ タ領域との間に、ノンドープ S i G e領域とノンドープ S i領域とを設けたことで、 最小雑音指数を低減することができる。

Claims

請 求 の 範 囲
1. S i Geベース層とェミッタ層とを有するパイポーラトランジスタにおいて、 前記 S i Geベース層と前記ェミッタ層との間に、前記 S i Geベース層に隣接 するノンド一プ S i Ge層と、該ノンドープ S i G e層に隣接するとともに前記ェ ミツ夕層にも隣接するノンドープ S i層とを設けたことを特徴とするバイポーラ トランジスタ。
2. 請求項 1に記載のバイポーラトランジス夕において、
前記ノンドープ S i Ge層の Ge組成率が、前記 S i G eベース層の G e組成率 よりも低いことを特徵とするバイポ一ラトランジスタ。
3. 請求項 1又は 2に記載のバイポ一ラトランジス夕において、
前記 S i Geベース層の Ge組成率が、少なくともェミッタ側の一部において、 ェミッタ側向かつて連続的又は段階的に減少していることを特徵とするバイポ一 ラトランジスタ。
4. バイポーラトランジスタにおいて、
コレクタ層、 S i Geベ一ス層、 ノンド一プ S i Ge層、 ノンドープ S i層、 及 び n型ェミッタ層を、 この順に積層した構造を有し、
前記 S i Geベ一ス層の Ge組成率が、ェミッタ層側の少なくとも一部において、 ェミッタ層側に向かって徐々に減少し、 かつ、前記ノンド一プ S i Ge層の Ge組 成率が、前記 S i Geベース層のェミッタ側端における Ge組成率よりも低いこと を特徴とするバイポーラトランジスタ。
5. バイポーラトランジスタにおいて、
コレクタ層、 S i Geベース層、 ノンドープ S i Ge層、 ノンド一プ S i層、 及 び n型ェミッタ層を、 この順に積層した構造を有し、
前記 S i Geベ一ス層の Ge組成率が、ェミッタ層側の少なくとも一部において、 ェミッタ層側に向かってステップ状に減少し、かつ、前記ノンド一プ S i Ge層の Ge組成率が、前記 S i Geベース層のェミッタ層側端における Ge組成率よりも 低いことを特徴とするバイポーラトランジスタ。
6 .請求項 1乃至 5のうちのいずれか一に記載のバイポーラトランジス夕におい て、
前記ノンド一プ S i G e層及び前記ノンドープ S i層の合計の膜厚が、 5 n m以 上 6 0 n m以下であることを特徴とするバイポーラトランジスタ。
7 .請求項 1乃至 6のうちいずれか一に記載のバイポーラトランジスタにおいて、 前記 S i G eベース層のェミッタ層側端における G eの組成率が、 3 %以上であ ることを特徴とするバイポーラトランジスタ。
8 . 請求項 7に記載のバイポーラトランジス夕において、
前記 S i G eベース層のェミッタ層側端における G eの組成率が、 6 %以上であ ることを特徴とするバイポーラトランジスタ。
9 .請求項 1乃至 6のうちいずれか一に記載のバイポーラトランジスタにおいて、 前記 S i G eベース層のェミッタ層側端における G e組成率が、該 S i G eベー ス層の G e組成率の最大値の 1 / 5以上であることを特徴とするバイポーラトラ ンジス夕。
1 0 .請求項 1乃至 9のうちいずれか一に記載のバイポーラトランジスタにおい て、
前記ノンドープ S i G e層及び前記ノンド一プ S i層が、ともに不純物濃度が 1 X 1 0 1 7 c m— 3以下の層からなることを特徴とするバイポーラトランジスタ。
1 1 .請求項 1乃至 9のうちいずれか一に記載のバイポーラトランジスタにおい て、
前記ノンド一プ S i G e層及び前記ノンド一プ S i層が、ともに不純物濃度が前 記ベース領域の不純物濃度の 1 Z 5 0以下の層からなることを特徴とするバイポ ーラ卜ランンス夕。
1 2 .請求項 1乃至 1 1のうちいずれか一に記載のバイポーラトランジスタにお いて、
前記ノンドープ S i G e層と前記ノンドープ S i層とが形成する空間電荷領域 のバンドギヤップが、前記ェミッタ層のバンドギャップと前記べ一ス層のバンドギ ャップの間の値に設定されていることを特徴とするバイポーラトランジスタ。
PCT/JP2002/002129 2001-03-07 2002-03-07 Transistor bipolaire WO2002071492A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/469,940 US7023072B2 (en) 2001-03-07 2002-03-07 Bipolar transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001063330A JP2002270816A (ja) 2001-03-07 2001-03-07 バイポーラトランジスタ
JP2001-063330 2001-03-07

Publications (1)

Publication Number Publication Date
WO2002071492A1 true WO2002071492A1 (fr) 2002-09-12

Family

ID=18922342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/002129 WO2002071492A1 (fr) 2001-03-07 2002-03-07 Transistor bipolaire

Country Status (3)

Country Link
US (1) US7023072B2 (ja)
JP (1) JP2002270816A (ja)
WO (1) WO2002071492A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394861A2 (en) * 2002-08-19 2004-03-03 Chartered Semiconductor Manufacturing ,Limited Double polysilicon bipolar transistor and method of manufacture therefor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1617888B1 (en) 2003-04-23 2019-06-12 Valeritas, Inc. Hydraulically actuated pump for long duration medicament administration
WO2006014425A1 (en) 2004-07-02 2006-02-09 Biovalve Technologies, Inc. Methods and devices for delivering glp-1 and uses thereof
KR101118649B1 (ko) * 2005-01-24 2012-03-06 삼성전자주식회사 바이폴라 트랜지스터 및 그 형성 방법
WO2007115039A2 (en) 2006-03-30 2007-10-11 Valeritas, Llc Multi-cartridge fluid delivery device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574800A (ja) * 1991-09-17 1993-03-26 Nec Corp シリコンヘテロ接合バイポーラトランジスタ
JP2000068283A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd バイポーラトランジスタ
JP2000077420A (ja) * 1998-08-31 2000-03-14 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338930A (ja) * 2000-05-29 2001-12-07 Nec Corp 半導体装置および半導体製造方法
US6362065B1 (en) * 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574800A (ja) * 1991-09-17 1993-03-26 Nec Corp シリコンヘテロ接合バイポーラトランジスタ
JP2000068283A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd バイポーラトランジスタ
JP2000077420A (ja) * 1998-08-31 2000-03-14 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394861A2 (en) * 2002-08-19 2004-03-03 Chartered Semiconductor Manufacturing ,Limited Double polysilicon bipolar transistor and method of manufacture therefor
EP1394861A3 (en) * 2002-08-19 2004-12-01 Chartered Semiconductor Manufacturing ,Limited Double polysilicon bipolar transistor and method of manufacture therefor

Also Published As

Publication number Publication date
US20040094823A1 (en) 2004-05-20
JP2002270816A (ja) 2002-09-20
US7023072B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
US5523243A (en) Method of fabricating a triple heterojunction bipolar transistor
US6492711B1 (en) Heterojunction bipolar transistor and method for fabricating the same
JP2582519B2 (ja) バイポーラ・トランジスタおよびその製造方法
US7135721B2 (en) Heterojunction bipolar transistor having reduced driving voltage requirements
US7119382B2 (en) Heterobipolar transistor and method of fabricating the same
US7842973B2 (en) Semiconductor device and manufacturing method of the same
WO2007056018A2 (en) Bandgap engineered mono-crystalline silicon cap layers for si-ge hbt performance enhancement
US6847062B2 (en) Semiconductor device
WO2002071492A1 (fr) Transistor bipolaire
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
US5721438A (en) Heterojunction semiconductor device and method of manufacture
US20040084692A1 (en) Graded- base- bandgap bipolar transistor having a constant - bandgap in the base
JP3415608B2 (ja) ヘテロバイポーラトランジスタ
US6847063B2 (en) Semiconductor device
US6972441B2 (en) Silicon germanium heterojunction bipolar transistor with step-up carbon profile
US7084484B2 (en) Semiconductor integrated circuit
US6555852B1 (en) Bipolar transistor having an emitter comprised of a semi-insulating material
JP4850398B2 (ja) 半導体装置及びその製造方法
JP2001168105A (ja) 半導体装置及びその製造方法
JP3990989B2 (ja) ヘテロバイポーラトランジスタ
JP2003045885A (ja) ヘテロ接合バイポーラトランジスタ
JPH0758119A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR IT NL

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10469940

Country of ref document: US

122 Ep: pct application non-entry in european phase