WO2002071474A3 - Procede d'elargissement de zones a semi-conducteurs actives - Google Patents

Procede d'elargissement de zones a semi-conducteurs actives Download PDF

Info

Publication number
WO2002071474A3
WO2002071474A3 PCT/EP2002/001786 EP0201786W WO02071474A3 WO 2002071474 A3 WO2002071474 A3 WO 2002071474A3 EP 0201786 W EP0201786 W EP 0201786W WO 02071474 A3 WO02071474 A3 WO 02071474A3
Authority
WO
WIPO (PCT)
Prior art keywords
pad
broadening
semiconductor substrate
oxide layer
active semiconductor
Prior art date
Application number
PCT/EP2002/001786
Other languages
German (de)
English (en)
Other versions
WO2002071474A2 (fr
Inventor
Dietmar Temmler
Andreas Wich-Glasen
Original Assignee
Infineon Technologies Ag
Dietmar Temmler
Andreas Wich-Glasen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Dietmar Temmler, Andreas Wich-Glasen filed Critical Infineon Technologies Ag
Publication of WO2002071474A2 publication Critical patent/WO2002071474A2/fr
Publication of WO2002071474A3 publication Critical patent/WO2002071474A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé d'élargissement de zones à semi-conducteurs actives (2) sur un substrat à semi-conducteurs (1) présentant au moins une isolation de tranchées (3). Ledit procédé consiste à déposer une couche d'oxyde de plot de connexion (5) sur une surface (4) du substrat à semi-conducteurs (1), à déposer une couche de nitrure de plot de connexion (6) sur la couche d'oxyde de plot de connexion (5), à structurer la couche de nitrure de plot de connexion (6) de manière à créer au moins une ouverture dans la couche de nitrure de plot de connexion (6), et à graver la ou les isolations de tranchées (3) dans la couche d'oxyde de plot de connexion (5) et dans le substrat à semi-conducteurs (1). L'invention vise à régler les largeurs de structures de zones à semi-conducteurs actives de manière simple et économique, et essentiellement indépendante d'autres étapes lors de la fabrication du composant. A cet effet, le procédé selon l'invention est caractérisé en ce qu'il consiste à déposer sélectivement une couche épitaxiale (7) avec une épaisseur prédéfinie, et à oxyder la surface (4) du substrat à semi-conducteurs (1) de manière à produire une fine couche d'oxyde (9) destinée à une passivation.
PCT/EP2002/001786 2001-03-07 2002-02-20 Procede d'elargissement de zones a semi-conducteurs actives WO2002071474A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2001110974 DE10110974C2 (de) 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat
DE10110974.1 2001-03-07

Publications (2)

Publication Number Publication Date
WO2002071474A2 WO2002071474A2 (fr) 2002-09-12
WO2002071474A3 true WO2002071474A3 (fr) 2002-11-28

Family

ID=7676613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/001786 WO2002071474A2 (fr) 2001-03-07 2002-02-20 Procede d'elargissement de zones a semi-conducteurs actives

Country Status (3)

Country Link
DE (1) DE10110974C2 (fr)
TW (1) TW527645B (fr)
WO (1) WO2002071474A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035481A (zh) * 2012-08-09 2013-04-10 上海华虹Nec电子有限公司 沟槽的形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980306A (en) * 1987-11-11 1990-12-25 Seiko Instruments Inc. Method of making a CMOS device with trench isolation device
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
EP0736897A2 (fr) * 1995-04-04 1996-10-09 Motorola, Inc. Procédé pour former une structure de rainure pour isolation pour circuit intégré
US5897360A (en) * 1996-10-21 1999-04-27 Nec Corporation Manufacturing method of semiconductor integrated circuit
US6063691A (en) * 1997-12-29 2000-05-16 Lg Semicon Co., Ltd. Shallow trench isolation (STI) fabrication method for semiconductor device
US6184108B1 (en) * 1996-01-31 2001-02-06 Advanced Micro Devices, Inc. Method of making trench isolation structures with oxidized silicon regions
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
US6274455B1 (en) * 1997-12-29 2001-08-14 Hyundai Electronics Industries Co., Ltd. Method for isolating semiconductor device
JP2001284445A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
US20020001918A1 (en) * 2000-06-30 2002-01-03 Park Myoung Kyu Method for forming a field oxide film on a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4900692A (en) * 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
JPH1174522A (ja) * 1996-12-19 1999-03-16 Texas Instr Inc <Ti> 絶縁体上にソースとドレインと共にプレーナー型ｆｅｔを形成する方法および装置
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
US5970363A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Shallow trench isolation formation with improved trench edge oxide
KR100251280B1 (ko) * 1998-03-25 2000-04-15 윤종용 샐로우 트랜치 아이솔레이션 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980306A (en) * 1987-11-11 1990-12-25 Seiko Instruments Inc. Method of making a CMOS device with trench isolation device
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
EP0736897A2 (fr) * 1995-04-04 1996-10-09 Motorola, Inc. Procédé pour former une structure de rainure pour isolation pour circuit intégré
US6184108B1 (en) * 1996-01-31 2001-02-06 Advanced Micro Devices, Inc. Method of making trench isolation structures with oxidized silicon regions
US5897360A (en) * 1996-10-21 1999-04-27 Nec Corporation Manufacturing method of semiconductor integrated circuit
US6063691A (en) * 1997-12-29 2000-05-16 Lg Semicon Co., Ltd. Shallow trench isolation (STI) fabrication method for semiconductor device
US6274455B1 (en) * 1997-12-29 2001-08-14 Hyundai Electronics Industries Co., Ltd. Method for isolating semiconductor device
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
JP2001284445A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
US6399992B1 (en) * 2000-03-29 2002-06-04 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
US20020001918A1 (en) * 2000-06-30 2002-01-03 Park Myoung Kyu Method for forming a field oxide film on a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 018, no. 225 (E - 1541) 22 April 1994 (1994-04-22) *
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 02 2 April 2002 (2002-04-02) *

Also Published As

Publication number Publication date
WO2002071474A2 (fr) 2002-09-12
TW527645B (en) 2003-04-11
DE10110974C2 (de) 2003-07-24
DE10110974A1 (de) 2002-09-26

Similar Documents

Publication Publication Date Title
TW200612484A (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
WO2004059808A3 (fr) Procede de fabrication de dispositifs a semiconducteurs comprenant des structures mesa et de multiples couches de passivation et dispositifs associes
WO2005050716A3 (fr) Dispositifs a temperature elevee places sur des substrats d&#39;isolants
WO2005091820A3 (fr) Collage selectif pour formation de micro-vanne
EP0962275A3 (fr) Procédé de liaison de substrats micro-usinés utilisant une brasure
WO2002065512A3 (fr) Chimie a processus unique pour la realisation de gravures dans des materiaux organiques a constante k faible
EP1235279A3 (fr) Dispositif semi-conducteur utilisant un composé de nitrure et procédé pour sa fabrication
EP1164637A3 (fr) Procédé pour la fabrication de structures de métallisation et de contact dans un circuit intégré avec une couche d&#39;arrêt d&#39;attaque
WO2005091974A3 (fr) Procedes d&#39;optimisation de la gravure d&#39;un substrat dans un systeme de traitement au plasma
WO2003088318A3 (fr) Procede de fabrication de del a structure verticale
WO2003015143A1 (fr) Film semi-conducteur en nitrure du groupe iii et son procede de production
TW200607047A (en) Technique for forming a substrate having crystalline semiconductor regions of different characteristics
WO2003044833A3 (fr) Procede de limitation de formation d&#39;evidement dans des processus d&#39;isolation par tranchee peu profonde
WO2004038785A8 (fr) Procede de production d&#39;un transistor a haute mobilite d&#39;electrons autoaligne a double cavite et a gravure selective
WO2004003977A3 (fr) Procede permettant de definir les dimensions d&#39;elements de circuits par l&#39;utilisation de techniques de depot de couches d&#39;espacement
WO2006033746A3 (fr) Procede de formation d&#39;un dispositif a semi-conducteur ayant une couche metallique
TW200614395A (en) Bumping process and structure thereof
EP1361616A4 (fr) Element semi-conducteur compose a base de nitrure du groupe iii des elements
WO2000052754A6 (fr) Circuit integre et son procede de fabrication
WO2005122254A3 (fr) Empilement de grilles et sequence d&#39;attaque d&#39;empilements de grille pour une integration de grilles metalliques
TW200614396A (en) Bumping process and structure thereof
EP1403912A4 (fr) Procede de production d&#39;un semiconducteur au nitrure iii
WO2006038974A3 (fr) Methode et systeme pour former une caracteristique dans une couche a constante dielectrique k elevee
EP1507293A4 (fr) Procede de formation d&#39;un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication
WO2003050853A3 (fr) Procede de formation d&#39;une couche de nitrure de silicium sur un substrat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP