WO2002015246A1 - Procede de polissage de tranches de semiconducteurs - Google Patents

Procede de polissage de tranches de semiconducteurs Download PDF

Info

Publication number
WO2002015246A1
WO2002015246A1 PCT/JP2001/006775 JP0106775W WO0215246A1 WO 2002015246 A1 WO2002015246 A1 WO 2002015246A1 JP 0106775 W JP0106775 W JP 0106775W WO 0215246 A1 WO0215246 A1 WO 0215246A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
scratches
layer
polishing cloth
wafer
Prior art date
Application number
PCT/JP2001/006775
Other languages
English (en)
French (fr)
Inventor
Kazuhito Takanashi
Kiyoshi Suzuki
Yoshinori Watanabe
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP01954485A priority Critical patent/EP1316991A1/en
Priority to KR10-2003-7000368A priority patent/KR20030015885A/ko
Priority to US10/344,660 priority patent/US6969304B2/en
Publication of WO2002015246A1 publication Critical patent/WO2002015246A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/22Lapping pads for working plane surfaces characterised by a multi-layered structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

' 明 細 書 半導体ゥエーハの研磨方法 技術分野
本発明は、 半導体ゥユーハ (以下、 単にゥユーハということがある) の鏡面研磨工程、 特に、 仕上げ研磨で使用される研磨布として特定の研 磨布を用いることによってゥエーハ表面に微小傷や潜傷が発生しないよ うにした半導体ゥエーハの研磨方法に関する。 背景技術
半導体ゥエーハの加工方法として、 単結晶インゴッ トから薄板 (ゥ工 ーハ) を切り出すスライス工程、 ゥヱーハの面取り、 ラッピング、 エツ チング、 研磨、 洗浄等の工程を経て製造される。
ケミカルエッチングされたゥエーハ表面は鏡面研磨工程で、 平滑で無 歪の鏡面に加工される。 シリ コンゥヱーハの鏡面研磨は、 研磨剤を供給 しながら、 ゥユーハと研磨布の間に一定加重と相対速度を与えながら行 なう。 研磨剤はアル力リ溶液中にコロイダルシリ力等を分散されたもの が主に用いられている。
研磨工程のなかでも、 平坦化を目的とした粗研磨 ( 1次研磨などと呼 ばれる) と表面粗さの改善や研磨傷の除去を目的とした仕上げ研磨など 2段以上の複数段研磨工程を採用するのが一般的である。
1次研磨では、 発泡ゥレタンシートゃポリエステル等の不織布にゥレ タン樹脂を含浸させた硬質な研磨布 (ベロアタイプ) と研磨促進剤を添 加した高能率の研磨剤が用いられている。
仕上げ研磨では、 不織布の基布の上にゥレタン樹脂を発泡させた 2層 のスエード状研磨布 (スエー ドタイプ) とヘイズと呼ばれる集光灯下で 観察されるゥエーハ表面上のく もりを制御するために添加剤を加えた研 磨剤などが用いられている。
特に仕上げ研磨に用いられるスエードタイプの研磨布について更に詳 しく説明すると、 図 1に示すように、 ポリエステルフェルトにポリウレ タンを含浸させた基材にポリ ウレタンをコート (積層) し、 ポリ ウレタ ン内に発泡層を成長させ、 表面部を除去し発泡層に開口部を備えたもの である。 この層をナップ層と呼ぴ、 この厚さ又は長さについては一応の 規定は設けているものの、 一般に 4 5 0 μ m程度の範囲で使用されてい る。
. 仕上げ研磨後のゥ ーハ表面に、 研磨が原因と考えられる微小傷や潜 傷が発生することがあった。 これらの傷が発生するとデパイス工程など で歩留まりが悪くなり問題である。
ここで、 ゥエーハ表面の微小傷 (研磨微弱傷ともいう) とは、 パーテ ィクルカウンターで粒径が 0 . 1 0 μ m以下でカウントされる非常に小 さい研磨傷のことをいう。
また、 ゥエーハ表面の潜傷とは、 通常の外観検査では観察できない欠 陥 (ダメージ) であり、 ゥヱーハを選択エッチングし観察する方法で評 価される。 発明の開示
本発明は、 上記した従来技術の問題点に鑑みなされたもので、 半導 体ゥエーハの鏡面研磨工程、 特に、 仕上げ研磨で使用される研磨布とし て特定の研磨布を用いることによって、 ゥヱーハ表面に微小傷や潜傷が 発生しないようにした半導体ゥエーハの研磨方法を提供することを目的 とする。 上記課題を解決するために, 本発明の半導体ゥエーハの研磨方法は、 スエードタイプの研磨布を使用し半導体ゥエーハを研磨する研磨工程に おいて、 ナップ層の厚さが 5 0 0 μ m以上の研磨布を用いて研磨するこ とを特徴とする。
ナップ層の厚さ (ナップ長) については、 従来から一応の規定は設け ているものの、 特別厳しい管理は行われず、 一般に 4 5 0 μ m前後のナ ップ長で研磨が行われていた。 本発明者等がナップ長と微小傷、 潜傷の 発生との関係に着目して研究を進めたところ、 ナップ長が短くなると微 小傷、 潜傷の発生につながる事が分かり、 逆にナップ長を 5 0 0 ^ m以 上にすることで微小傷、 潜傷がほとんど発生しなくなるという新たな知 見を得た。
これは、 ナップ長を長く したことにより、 ゥエーハに直接接する仕上 げ研磨布表層がこれまで以上に適度な弾性を保ちながら研磨できる為、 あるいは、 傷を発生させる原因と成り得る微小な不純物をより長いナツ プ層中に完全に取り込んでしまえる為、 傷の発生が抑えられていると考 えられる。
また、 研磨布の形態として、 研磨布が、 不織布からなる基材部とウレ タンからなるナップ層を有する表層部の 2層で形成されたスエードタイ プの研磨布 (図 1 ) であること、 または研磨布が、 硬質プラスチックシ 一トからなる基材部と、 'ゥレタンからなるナップ層を有する表層部と、 その研磨布の基材部の下面に貼着された弾性体シートからなる下層部と の 3層構造になっているスエードタイプの研磨布であること (図 2 ) が 好ましい。 特に基材に不織布を用いない後者の 3層の研磨布が好ましい c 上記 3層の研磨布で、 例えば硬質プラスチックシートは、 ポリエチレ ンテレフタレート (P E T ) やポリイ ミ ド、 ポリエチレンまたはポリ ウ レタン等の比較的硬質の部類に属するプラスチックが使用できる。 また. 弾性体シートとしては、 発泡シリ コンゴム、 発泡ウレタンゴム等、 スポ ンジ状のゴム弾性体が好ましい。 このような研磨布を用いれば、 ナップ 長を長く したことにより微小傷や潜傷がほとんど発生しなくなると共に、 加工時の水平方向の力による研磨布のうねり、 特に下層部のうねりが表 層部へ伝播することを抑制し、 かつゥエーハ自体の反りやうねりに起因 する研磨代の不均一性を改善し、 ゥエーハ全体の平坦度維持能力が向上 し、 ゥエーハ外周部のダレ防止及び優れ,た平坦度と面粗さを持つ鏡面研 磨ゥエーハが得られる。
これらの研磨布を使用し研磨する工程としては、 仕上げ研磨工程が好 適である。 本発明でいう「仕上げ研磨」とは、 複数段で行なう研磨の最終 研磨の事をいう。 ナップ層を有する研磨布を用いた研磨は仕上げ研磨以 外にも考えられるが、 本発明の研磨方法を仕上げ研磨工程に適用するこ とによって、 仕上げ研磨で起こる極微小な研磨傷 (研磨微弱傷) を防止 できる。
本発明方法で用いられる研磨布のナップ長を 5 0 0 μ πι以上としたの は、 パーティクルカウンターで評価した時の 0 . l O ^ m以下の信号 (微小傷) が著しく減少することがわかり、 これ以上にすれば加工起因 の微小傷の発生を防止できることが明らかになった為である。 上限は特 に限定しないが、 ナップ長があまりに長い研磨布を製造することは困難 であり、 現状ではおよそ 6 0 0 μ m程度が使用できる範囲と考えられる c 図面の簡単な説明
図 1は、 本発明方法に用いられる研磨布の一例を示す図面である。 図 2は、 本発明方法に用いられる研磨布の他の例を示す概略断面図で ある。
図 3は、 本発明方法に用いられる研磨装置の一例を示す側面説明図で ある。
図 4は、 比較例 1における研磨微小傷の発生状態を示す研磨ゥ ーハ の上面図である。
図 5は、 比較例 1における潜傷の発生状態を示す研磨ゥエーハの上面 図である。
図 6は、 実施例 1における研磨微小傷の発生状態を示す研磨ゥエーハ の上面図である。
図 7は、 実施例 1における潜傷の発生状態を示す研磨ゥ ーハの上面 図である。
図 8は、 ナップ長と研磨微小傷の関係を示すグラフである。
図 9は、 ナップ長と潜傷の関係を示すグラフである。
図 1 0は、 比較例 3における研磨微小傷の発生状態を示す研磨ゥエー ハの上面図である。 発明を実施するための最良の形態
以下に本発明の半導体ゥ ーハの研磨方法に用いられる研磨布の構成 例を図 1及び図 2を用いて説明し、 また研磨装置の構造例を図 3を用い て説明する。
研磨微弱傷や潜傷は、 バッチ式の仕上げ研磨工程及ぴ枚葉式の C M P 仕上げ研磨工程などで観察されるものであり、 仕上げ研磨に用いる装置 の構成、 つまり研磨装置などが図 3に示した装置例に限定されるもので はない。 ·
図 1は本発明方法に用いられる研磨布の一例を示す図面で、 ( a ) は 概略断面図及び (b ) は ( a ) の拡大概略断面図である。 図 1において. 1 0は本発明方法に用いられる研磨布で、 基材部 1 2と該基材部 1 2の 上面に設けられた表層部 1 4との 2層構造となっている。 該基材部 1 2は不織布で構成され、 該表層部 1 4はウレタンからなる ナップ層 1 6を有している。 本発明の研磨方法においては、 該ナップ層 1 6の厚さは 5 0 0 μ πι以上とすることが必要である。
図 2は本発明方法に用いられる研磨布の他の例を示す概略断面図であ る。 図 2において、 1 0 aは本発明方法に用いられる研磨布で、 図 1 と 同様に、 基材部 1 2 a と該基材部 1 2 aの上面に設けられた表層部 1 4 を有するが、 その他に、 該基材部 1 2 aの下面に下層部 1 8が設けられ- 3層構造となっている点が特徴である。
該基材部 1 2 aは硬質プラスチック製の薄膜剛性フィルム等からなる シートで構成され、 該表層部 1 4は、 図 1に示した場合と同様にウレタ ンからなるナップ層 1 6を有している。 該下層部 1 8は、 該基材部 1 2 aの下面に貼着された弾性体シートから構成されている。 図 2の構成に おいても、 ナップ層 1 6の厚さは 5 0 0 μ πι以上とすることが必要であ る。
本発明の半導体ゥ ーハの研磨方法の実施には, 従来公知の研磨装置 が適用可能であるが、 例えば、 図 3に示すような研磨装置が使用される ( 図 3はパッチ式の研磨装置の一例を示すもので、 研磨装置 Aは回転軸 3 7により所定の回転速度で回転せしめられる研磨定盤 3 0を有している ( 該研磨定盤 3 0の上面には研磨布 Pが貼設されている。
3 3はワーク保持盤で上部荷重 3 5を介して回転シャフト 3 8によつ て回転せしめられる。 複数枚のゥヱーハ Wは接着の手段によってワーク 保持盤 3 3の下面に保持された状態で上記研磨布 Pの表面に押し付けら れ、 同時に研磨剤供給装置 (図示せず) より研磨剤供給管 3 4を通して 所定の流量で研磨剤溶液 (スラリー) 3 9を研磨布 P上に供給し、 この 研磨剤溶液 3 9を介してゥエーハ Wの被研磨面が研磨布 P表面と摺擦さ れてゥエーハ Wの研磨が行われる。 本発明方法においては、 研磨布 Pと して、 図 1及び図 2に示したような研磨布 1 0, 1 0 aが用いられるも のである。
枚葉式の研磨装置でも、 基本的な研磨構成はバッチ式と略同じである パッチ式の研磨と大きく異なる点は、 ゥエーハを保持する部分に枚葉式 のヘッ ドを有し、 1ヘッ ド当たり 1枚のゥヱーハを保持して研磨すると いう点である。
以下、 実施例を挙げて本発明についてさらに具体的に説明する。 これ らの実施例は例示的に示されるもので限定的に解釈されるべきでないこ とはいうまでもない。
(比較例 1及ぴ 2.)
ェピタキシャル層の厚さ (ェピ厚) が 1 0 μ mの 8インチェピタルシ ャルゥ m—ハ (以下ェピウエーハともいう) を枚葉式の CMP仕上げ研 磨機で研磨した。 仕上げ研磨条件は、 研磨圧力 2 0 0 g / c m2、 相対 速度 5 0 mZm i n、 研磨代 0. 1 μ mで行った。 研磨剤は、 コロイダ ルシリカ含有のアルカリ溶液 (p H== 1 0 ) を用いた。
研磨布は図 2に示すような 3層の仕上げ研磨布を用いた。 具体的な構 造は、 研磨布が、 ポリエチレンテレフタレート製の硬質プラスチックシ ート (今回は厚さ 1 8 8 μ mのものを使用。 以下、 これを # 1 8 8 P E Tと呼ぶことにする) からなる基材部と、 ナップ層が 4 2 0 m (比較 例 1 ) 及ぴ 4 7 0 m (比較例 2 ) の表層部 F S— 3 (第一レース社製 商品名) で構成されており、 且つその研磨布の基材部の下面に下部層と して更に弾性体シート HN— 4 0 0 (サンポリマー社製商品名) を貼り 付けた 3層構造である (以下、 F S— 3 / # 1 8 8 P E T/HN— 4 0 0と呼ぶことにする) 。
ナップ層の厚さは、 走查型電子顕微鏡 S— 4 0 0 0、 4 1 6 0 (日立 製作所社製商品名) による研磨布断面観察により確認した。 ゥエーハ表面の微小傷 (研磨微弱傷) は、 パーティクルカウンター L
5— 6 5 0 0 (日立電子エンジニアリング社製商品名) を用い、 粒径が 0. 1 0 m以下としてカウントされる非常に小さい傷として評価した c 潜傷は、 5 0重量%HF : 6 1重量%1 1^03: 1 0 0重量%CH3C O O H : H20 = 1 : 1 5 : 3 : 3 (体積比) の混酸 ( J I S H 0
6 0 9— B液) にゥエーハを 1分間浸漬させてエッチングした後、 集光 灯下における外観検査により観察した。
比較例 1及び 2 (F S— 3 /# 1 8 8 P E TZHN— 4 0 0 ) では、 数は少ないものの研磨微小傷及び潜傷共に発生した。 ゥエーハ Wについ ての代表的な研磨結果 '(比較例 1の結果) を図 4 (研磨微小傷) 及び図 5 (潜傷) に示す。 図 4の研磨微小傷 (粒径が 0. 1 0 /z m〜0. 0 9 μ m) のカウント数は 3 3 8個であった。 なお図には 0. 1 0 /z m以上 の粒径のものもプロッ トされている。
(実施例 1及び 2)
比較例 1及び 2と同様な構成の研磨布で、 スエードタイプの仕上げ研 磨布の表層部を F S— 3からナップ層が 5 20 μ m (実施例 1 ) 及ぴ 5
7 0 /z m (実施例 2) の F S— 7 (第一レース社製商品名) に変えて、 F S— 7 # 1 8 8 P E T/HN- 4 0 0の 3層構造にし、 比較例 1及 ぴ 2と同じ条件、 同じ研磨剤で研磨を行った。
実施例 1及ぴ 2 (F S— 7Z# 1 8 8 P ET/HN— 4 00) では、 研磨微小傷、 潜傷共にほとんど発生しなかった。 ゥエーハ Wについての 代表的な研磨結果 (実施例 1の結果) を図 6 (研磨微小傷) 及び図 7 (潜傷) に示す。 なお、 図 6の研磨微小傷 (粒径 0. 1 0 μ πι〜 0. 0 9 μ m) のカウント数は 74個であった。
そして、 比較例 1及ぴ 2 ( F S— 3 / # 1 8 8 P E TZHN— 4 0 0) と実施例 1及び 2 (F S— Ζ^ Ι δ δ Ρ Ε Τ/ΗΝ— 4 0 0) の 両者の結果をグラフで示すと図 8及び図 9のようになる。 ここで図 8の 研磨微小傷の有無については粒径 0. 1 0 μ m以下の力ゥント数が 1 0 0個以下のものを無し、 それより多いものを有り とした。 また図 9の潜 傷については外観検査ですこしでもすじ状の傷がみえるものを有り とし た。 ' (比較例 3及ぴ 4)
8インチェピウエーハ (ェピ厚 Ι Ο μ πι) をパッチ式の仕上げ研磨機 で研磨した。 仕上げ研磨布には、 不織布とポリ ウレタン層からなる図 1 のような 2層の研磨布で、 ナップ層が 4 0 0 m (比較例 3 ) 及び 4 5 0 μ m (比較例 4) の研磨布シーガル 7 3 5 5 FM (第一レース社製商 品名) を用いた。
比較例 3及ぴ 4において、 ゥヱーハ表面の微小傷を比較例 1及ぴ 2と 同様に評価した結果、 微小傷が面内全体に観察された。 ゥ ーハ Wにつ いての代表的な研磨結果 (比較例 3の結果) を図 1 0 (研磨微小傷) に 示す。 この研磨微小傷 (粒径 0. 1 0 μ mm〜 0. 0 9 z m) のカウン ト数は 8 2 7個であった。 また比較例 3及ぴ 4において、 図 5と同様な ゥエーハ表面の潜傷も観察された。
(実施例 3及び 4)
比較例 3及ぴ 4と同様な構成の研磨布 (図 1の 2層研磨布) で、 ナツ プ層を 5 3 0 μ πι (実施例 3 ) 及ぴ 5 5 0 μ m (実施例 4) に変えたも のを使用して比較例 3及ぴ 4と同様にゥヱーハを研磨した。
その結果、 ゥエーハ表面の微小傷 (研磨微弱傷) 及び潜傷共、 どちら の研磨布を用いた場合もほとんど観察されなかった。
(実施例 5)
研磨機は比較例 3及ぴ 4と同様のバッチ式の研磨装置を用い、 仕上げ 研磨布として 3層研磨布を使用した。 0
3層研磨布には、 ナップ層 5 7 0 m (実施例 2と同様) の F S— 7 Z # 1 8 8 P E T / H N— 4 0 0を使用した。
その結果、 ゥヱーハ表面の微小傷及び潜傷は観察されなかった。 また. ゥエーハ外周部の平坦度も 2層研磨布を用いた時よりも良好であった。 上記のように、 研磨装置の形態 (バッチ式、 枚様式) を問わず、 2層 研磨布、 3層研磨布等を問わず、 ナップ長の長さによって、 ゥエーハ表 面の研磨微小傷 (微弱傷) 及ぴ潜傷の発生が防止できることがわかった 特に 5 0 0 m以上の長さのナップ層を有する仕上げ研磨布を用いるこ とが有効である。
なお、 本発明は、 上記実施の形態及び実施例の記載に限定されるもの ではない。 上記実施の形態及ぴ実施例は単なる例示であり、 本発明の特 許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、 同 様な作用効果を奏するものは、 いかなるものであっても本発明の技術範 囲に包含されることはいうまでもない。 産業上の利用可能性
以上述べたごとく、 本発明方法によれば、 ゥエーハの鏡面研磨工程、 特に、 仕上げ研磨で使用される研磨布として特定の研磨布を用いること によって、 ゥエーハ表面に微小傷、 潜傷が発生しないゥエーハが安定し て製造できるという大きな効果が達成される。

Claims

請 求 の 範 囲
1 . 研磨布を使用し半導体ゥエーハを鏡面研磨する研磨工程において、 ナップ層の厚さが 5 0 0 μ m以上の研磨布を用いて研磨することを特徴 とする半導体ゥ ーハの研磨方法。
2 . 前記研磨布が、 不織布からなる基材部と、 ウレタンからなるナップ 層を有する表層部との 2層で構成されていることを特徴とする請求項 1 記載の半導体ゥ ーハの研磨方法。
3 . 前記研磨布が、 硬質プラスチックシートからなる基材部と、 ウレタ ンからなるナップ層を有する表層部と、 その研磨布の基材部の下面に貼 着された弾性体シートからなる下層部との 3層構造に っていることを 特徴とする請求項 1記載の半導体ゥユーハの研磨方法。
4 . 前記研磨布を使用し鏡面研磨する工程が、 仕上げ研磨工程であるこ とを特徴とする請求項 1〜請求項 3に記載の半導体ゥ ーハの研磨方法 c
PCT/JP2001/006775 2000-08-17 2001-08-07 Procede de polissage de tranches de semiconducteurs WO2002015246A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP01954485A EP1316991A1 (en) 2000-08-17 2001-08-07 Method of polishing semiconductor wafer
KR10-2003-7000368A KR20030015885A (ko) 2000-08-17 2001-08-07 반도체 웨이퍼의 연마방법
US10/344,660 US6969304B2 (en) 2000-08-17 2001-08-07 Method of polishing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000247829A JP2002059356A (ja) 2000-08-17 2000-08-17 半導体ウェーハの研磨方法
JP2000-247829 2000-08-17

Publications (1)

Publication Number Publication Date
WO2002015246A1 true WO2002015246A1 (fr) 2002-02-21

Family

ID=18737842

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/006775 WO2002015246A1 (fr) 2000-08-17 2001-08-07 Procede de polissage de tranches de semiconducteurs

Country Status (6)

Country Link
US (1) US6969304B2 (ja)
EP (1) EP1316991A1 (ja)
JP (1) JP2002059356A (ja)
KR (1) KR20030015885A (ja)
TW (1) TW503157B (ja)
WO (1) WO2002015246A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200338688A1 (en) * 2019-04-25 2020-10-29 Lth Co., Ltd. Method for automatically verifying and cleaning large-sized particle counter for analyzing cmp slurry and verification system suitable for same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848079B1 (en) 2006-01-18 2010-12-07 Musco Corporation Multi-capacitor assembly
KR101109994B1 (ko) * 2010-02-26 2012-01-31 현대제철 주식회사 산소제조설비의 기화장치 및 기화방법
JP6178190B2 (ja) * 2012-09-28 2017-08-09 富士紡ホールディングス株式会社 研磨パッド
JP6178191B2 (ja) * 2012-09-28 2017-08-09 富士紡ホールディングス株式会社 研磨パッド
JP6582057B2 (ja) 2015-10-29 2019-09-25 古河電気工業株式会社 研磨パッド、研磨パッドを用いた研磨方法及び該研磨パッドの使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108454A (ja) * 1992-12-01 1995-04-25 Chiyoda Kk 精密研磨用パッド
WO1997047433A1 (en) * 1996-06-14 1997-12-18 Speedfam Corporation Methods and apparatus for the chemical mechanical planarization of electronic devices
JPH11277408A (ja) * 1998-01-29 1999-10-12 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨用研磨布、鏡面研磨方法ならびに鏡面研磨装置
WO2000053370A2 (en) * 1999-03-08 2000-09-14 Speedfam-Ipec Corporation Method and apparatus for non-abrasive conditioning of polishing pads

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996040461A1 (en) 1995-06-07 1996-12-19 Credo Tool Company Masonry drill bit
US6589106B1 (en) * 1997-04-04 2003-07-08 Etablissements D Curt, Societe Anonyme Consumable polishing element, particularly for finishing optical glass

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108454A (ja) * 1992-12-01 1995-04-25 Chiyoda Kk 精密研磨用パッド
WO1997047433A1 (en) * 1996-06-14 1997-12-18 Speedfam Corporation Methods and apparatus for the chemical mechanical planarization of electronic devices
JPH11277408A (ja) * 1998-01-29 1999-10-12 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨用研磨布、鏡面研磨方法ならびに鏡面研磨装置
WO2000053370A2 (en) * 1999-03-08 2000-09-14 Speedfam-Ipec Corporation Method and apparatus for non-abrasive conditioning of polishing pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200338688A1 (en) * 2019-04-25 2020-10-29 Lth Co., Ltd. Method for automatically verifying and cleaning large-sized particle counter for analyzing cmp slurry and verification system suitable for same

Also Published As

Publication number Publication date
US6969304B2 (en) 2005-11-29
JP2002059356A (ja) 2002-02-26
US20040043707A1 (en) 2004-03-04
KR20030015885A (ko) 2003-02-25
TW503157B (en) 2002-09-21
EP1316991A1 (en) 2003-06-04

Similar Documents

Publication Publication Date Title
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
JP4038429B2 (ja) ウェーハの製造方法及び研磨装置並びにウェーハ
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
WO2013187441A1 (ja) 半導体ウェーハの製造方法
JP3317330B2 (ja) 半導体鏡面ウェーハの製造方法
KR20010078289A (ko) 연마에지를 가진 반도체웨이퍼의 제조방법
JPH11277408A (ja) 半導体ウエーハの鏡面研磨用研磨布、鏡面研磨方法ならびに鏡面研磨装置
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
CN111095491B (zh) 硅晶片的双面抛光方法
JP2003142437A (ja) ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2013258227A (ja) 半導体ウェーハの製造方法
TWI648129B (zh) 研磨墊以及其製造方法
JP2002231669A (ja) 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法
JP5401683B2 (ja) 両面鏡面半導体ウェーハおよびその製造方法
WO2002015246A1 (fr) Procede de polissage de tranches de semiconducteurs
JP2003179020A (ja) 研磨布テクスチャの転写防止方法
JP4110801B2 (ja) 半導体ウェーハの研磨方法
JPS6234689Y2 (ja)
JP7464088B2 (ja) 半導体ウェーハの両面研磨方法、研磨ウェーハの製造方法、及び半導体ウェーハの両面研磨装置
JP3107546B2 (ja) 化学的機械的研磨加工方法
JP2004319717A (ja) 半導体ウェーハの製造方法
JP5033356B2 (ja) 研磨パッド
JP2001257183A (ja) 半導体ウェーハの研磨方法
JP2005271172A (ja) 研磨パッド
JP4598551B2 (ja) 被加工物保持材および被加工物保持材の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037000368

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001954485

Country of ref document: EP

Ref document number: 10344660

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037000368

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001954485

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001954485

Country of ref document: EP