WO2001080428A1 - Frequenzsynthesizer - Google Patents

Frequenzsynthesizer Download PDF

Info

Publication number
WO2001080428A1
WO2001080428A1 PCT/DE2001/001392 DE0101392W WO0180428A1 WO 2001080428 A1 WO2001080428 A1 WO 2001080428A1 DE 0101392 W DE0101392 W DE 0101392W WO 0180428 A1 WO0180428 A1 WO 0180428A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital
frequency
synthesizer
output signal
signal
Prior art date
Application number
PCT/DE2001/001392
Other languages
English (en)
French (fr)
Inventor
Armin Splett
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to US10/258,140 priority Critical patent/US6825729B2/en
Publication of WO2001080428A1 publication Critical patent/WO2001080428A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Definitions

  • the invention relates to a frequency synthesizer, in particular for radio stations of a mobile radio system, according to the features of the preamble of claim 1.
  • a frequency synthesizer designed in this way is known in principle from US 4,965,533.
  • frequency synthesizers are required for the frequency hopping method, which can be tuned within a few microseconds across the entire frequency band available for transmitting radio signals.
  • the signals generated by such frequency synthesizers must have a very low phase noise in order to achieve good transmission quality of the radio signals.
  • frequency synthesizers are used, for example, in mobile radio base stations, between which a switch is used alternately.
  • the hardware expenditure for such a solution is quite high; in addition, the frequency synthesizers have to be isolated from one another, i.e. crosstalk of signals from one frequency synthesizer into the other frequency synthesizer must be suppressed as much as possible.
  • a further embodiment of a frequency synthesizer with a direct digital frequency synthesizer is in the feedback loop of a phase-locked loop (PLL) arrangement known (DE 43 20 087), and an embodiment of a direct digital frequency synthesizer (US 5,563,535).
  • the known circuit arrangements are not suitable, either individually or in combination, for quickly transforming an input signal with a frequency that is very low in relation to the frequency of the output signal into an output signal with an RF carrier frequency.
  • the object of the present invention is therefore to design a frequency synthesizer, in particular for radio stations, with relatively little hardware outlay in such a way that an input signal with a frequency that is very low in relation to the frequency of the output signal is quickly transformed into an output signal with an RF carrier frequency ,
  • the frequency synthesizer in particular for radio stations, transforms a digital input signal with a first frequency into a digital output signal with a second frequency. Similar to a "fractional N" synthesizer, the digital input signal is fed to a series circuit comprising a phase detector, a filter and a voltage-controlled oscillator. The digital output signal is fed back to a second input of the phase detector, which phase-compares the fed-back signal with the digital input signal and accordingly feeds its output signal to a downstream filter, in the present case a loop filter.
  • the loop filter filters the supplied output signal of the phase detector and maps it into a voltage suitable for controlling the voltage-controlled oscillator.
  • the voltage-controlled oscillator then generates the digital output signal with the second frequency depending on the voltage supplied.
  • the frequency synthesizer When used in mobile radio base stations, the frequency synthesizer should transform a digital input signal with a first frequency as quickly as possible into a digital output signal with a second frequency.
  • This rapid conversion or transformation is now achieved according to the invention by a digital synthesizer in the feedback path of the frequency synthesizer.
  • An important point of the invention is accordingly that the usual N / N + 1 divider provided in the feedback path, as in the "fractional N" synthesizer, is replaced by a type of digital synthesizer which is connected to the digital output signal from the voltage-controlled oscillator is generated, clocked or fed.
  • the digital synthesizer is preferably suitable for execution as an integrated circuit. Since the frequency of the digital output signal is usually much higher than the frequency of the digital input signal, the output signal of the digital synthesizer can be generated in a very large frequency range around the frequency of the digital input signal so purely, that is without interference frequencies, that no switchable Loop filter as more is needed with the "fractional N” synthesizer. In addition, the digital synthesizer is easily digitally programmable, making the Frequency synthesizers with digital signals can be controlled directly by a logic circuit or a processor, for example.
  • the digital synthesizer preferably has a first one
  • Sigma-delta modulator which transforms the digital output signal into a signal with a third frequency, which is suitable for processing by the phase detector and further modules connected upstream thereof.
  • the first sigma-delta modulator is preferably of the fourth order. This embodiment has proven to be the cheapest compromise between hardware expenditure and achievable accuracy of the frequency synthesizer.
  • the first sigma-delta modulator is controlled by a digital oscillator, to which the digital output signal is fed.
  • the digital oscillator comprises a series circuit comprising a second sigma-delta modulator, which is preferably of the fourth order, and a digital integrator.
  • the digital output signal is mixed down via the digital oscillator, i. H. transformed into a signal with a different, in particular lower frequency.
  • the digital integrator has a modulo-N integrator and a memory.
  • the modulo-N integrator integrates the output signal of the second sig a-delta modulator in the discrete time domain modulo N and generates a digital output signal that drives the memory, which in turn contains a table with N values of the sine function. A certain value of the sine function is thus read out of the memory via the digital output signal of the module-N integrator and sent to the first sig- Delta modulator passed on as an input signal.
  • the formal relationship between the input signal or value "i" of the memory and the function values stored in the memory is: 4 sin (2 ⁇ -i / N).
  • the digital synthesizer preferably has an analog modulator, to which the digital output signal and the output signal of the first sigma-delta modulator is fed and which generates a signal which is fed to the second input of the phase detector.
  • the analog modulator serves to suppress jitter of the output signal of the digital synthesizer and thus ultimately to achieve a high degree of accuracy in the transformation of the digital input signal of the frequency synthesizer into the digital output signal.
  • the digital synthesizer is followed by a bandpass filter in order to remove interfering frequencies, in particular harmonics and "spurious responses" from the output signal of the digital synthesizer, which can likewise influence the accuracy of the transformation by the frequency synthesizer.
  • An alternative embodiment to the implementation according to the prior art described is the use of a so-called “fractional N” synthesizer instead of two frequency synthesizers, the "fractional ⁇ 'synthesizer having a high comparison frequency and a high loop bandwidth and thus short tuning time.
  • This is achieved by setting a fractional-rational divider ratio between the comparison frequency and the output frequency of the frequency synthesizer, since when the commonly used N / N + 1 divider of the "fractional N" syn- thesizers phase disturbances can occur, the output signal of the divider must be processed by means of sigma-delta modulation, whereby the disturbances are spectrally distributed in frequency ranges which can be suppressed by means of a loop filter.
  • the bandwidth available for the spectral distribution of the phase interference is given by the comparison frequency, which is usually generated by quartz oscillators which have an oscillation frequency below approximately 100 MHz.
  • Switchable loop filters corresponding to the output frequencies to be generated are therefore required for quick tuning, however, a high amount of hardware is required to implement them, and they are also technologically difficult to master.
  • FIG. 1 is a block diagram of an embodiment of the frequency synthesizer according to the invention.
  • FIG. 2 shows a block diagram of an exemplary embodiment of the digital synthesizer which is connected in the feedback path of the frequency synthesizer according to FIG. 1;
  • Figure 3 shows an embodiment of the digital oscillator used in the digital synthesizer
  • FIG 4 is a block diagram of the embodiment of the frequency synthesizer shown in Figure 1, the in Figure 2 and Figure 3 include block diagrams;
  • Figure 5 is a block diagram of an embodiment of the first sigma-delta modulator used in the digital synthesizer
  • FIG. 6 shows an embodiment of an analog modulator that is used in the digital frequency synthesizer
  • FIG. 1 shows a block diagram of an exemplary embodiment of the frequency synthesizer according to the invention with the essential blocks for carrying out the transformation of a digital input signal 11 with a first frequency into a digital output signal 12 with a second frequency.
  • the carrier frequency or the first frequency of the digital input signal 11 is 50 MHz in this example and the second frequency or carrier frequency of the digital output signal 12 is 1.6 GHz.
  • a digital baseband input signal is thus transformed by means of the frequency synthesizer 10 into a digital signal which lies in a frequency range of the frequency spectrum which is directly suitable for transmission via a mobile radio channel.
  • the aforementioned frequency values only correspond to typical operating values and can be changed depending on requirements and In particular, the mobile radio standard used may vary accordingly.
  • the frequency of the input signal is typically in the range from 10 MHz to 100 MHz.
  • the frequency of the output signal is typically in the range from 700 MHz to 3500 MHz.
  • the block diagram according to FIG. 1 is explained below on the basis of the processing of the digital input signal.
  • the digital input signal 11 is fed to a first input of a phase detector 13.
  • the phase detector 13 compares the phase of the digital input signal 11 with the phase of a feedback signal and, depending on the phase difference, forwards an output signal to a filter 14 (also referred to as a loop filter).
  • the filter 14 serves essentially to integrate the received signal and passes an output signal or a voltage 15 on to a voltage-controlled oscillator 16, which generates a digital output signal 12 with a frequency that is dependent on the voltage 15 supplied to the voltage-controlled oscillator 16.
  • the digital output signal 12 has a much higher carrier frequency than the digital input signal 11, in particular when used in mobile radio base stations (as previously mentioned, for example 1.6 GHz in relation to 50 MHz). Similar to the previously mentioned "fractional N" synthesizer, the digital output signal 12 is now fed back and fed to a second input of the phase detector 13 for the above-mentioned phase comparison with the digital input signal 11.
  • a digital synthesizer 17 is provided in the feedback path, which receives the digital output signal 12 and transforms it into a digital signal 24, which in turn is fed to a bandpass filter 26.
  • the bandpass filter 26 removes or filters interfering frequencies, such as harmonics or "spurious responses", from the supplied signal 24.
  • the output signal of the bandpass filter which now corresponds to the filtered output signal 24 of the digital synthesizer 17, is carried at the second input of the phase detector 13 and is compared in phase by the latter with the digital input signal 11.
  • FIG. 2 shows a block diagram of the digital synthesizer 17.
  • the digital output signal 12 of the frequency synthesizer 10 is supplied on the one hand to an analog modulator 23 and on the other hand to a digital oscillator 19.
  • the analog modulator 23 essentially serves to suppress jitter contained in the digital output signal 12.
  • the frequency of the digital output signal 12 is essentially set via the digital oscillator 19. This is explained in more detail using the following figures.
  • the digital oscillator 19 is followed by a first sigma-delta modulator 18, the output signal of which is fed to a second input of the analog modulator 23.
  • the sigma-delta modulator 18 reduces the word width of the supplied signal.
  • the resulting quantization error is distributed in the frequency domain so that it can be easily removed by filtering.
  • the bandpass filter 26 or the loop filter 14 or a combination of both filters can be used for filtering.
  • the sigma-delta modulator 18 serves to improve the signal-to-noise ratio of the output signal 24
  • FIG. 3 shows the detailed structure of the digital oscillator 19 in a further block diagram.
  • the digital output signal 12 and, on the other hand, a setting signal 25 are applied to a second sigma-delta modulator 20. leads.
  • the setting signal 25, which can be generated, for example, by a digital control circuit or a microprocessor, now essentially serves to set the ratio of the carrier frequency of the digital output signal 12 to the carrier frequency of the digital input signal 11.
  • the digital setting signal 25 corresponds to a value N fsiN / fvcO *
  • the output signal of the sigma-delta modulator 20 is integrated with a modulo-N integrator 21 in the discrete time domain modulo N (discrete transmission function l / (lz _1 ), the output signal 12 being used for the clock frequency).
  • the signal "i" thus obtained or the corresponding digital value is used to control a memory 22 in which N values of the sine function are stored in the form of a table.
  • the control signal "i" of the memory 22 ideally corresponds to the address of a memory cell in which the value of the sine function assigned to the input signal "i" is stored.
  • the formulaic relationship between the input signal or value "i" and the sine function is as follows: 4 sin (2 ⁇ * i / N).
  • the digital output signal 12 is transformed by means of the setting signal 25 and the second sigma-delta modulator into a third frequency range or a signal with a third frequency which differs substantially from the second frequency or the second frequency range of the Distinguishes digital output signal 12, integrated and converted into a sine function of a certain frequency corresponding to the value N by reading out a table.
  • the frequency spectrum of the output signal generated in this way is shown in FIG.
  • the frequency spectrum shown corresponds to a simulation in which the sigma-delta modulators used are fourth-order and a 31-stage analog modulator is used. It is easy to recognize hand of the frequency spectrum that a signal-to-noise ratio of almost 150 dB / Hz is achieved.
  • FIG. 4 again shows a block diagram of the frequency synthesizer shown in FIG. 1, but in which the digital synthesizer is detailed in the feedback path as shown in FIGS. 2 and 3.
  • the block diagram shown in FIG. 4 shows that the frequency synthesizer essentially receives two different input signals and generates one output signal.
  • the input signals are, on the one hand, the digital input signal 11, which is transformed into the digital output signal 12, and the setting signal 25, via which the frequency ratio between the digital output signal 12 and the digital input signal 11 and thus the second frequency of the output signal 12 to be generated is set becomes.
  • FIG. 5 shows the construction of an exemplary embodiment of the first sigma-delta modulator 18, which is of the fourth order.
  • the sigma-delta modulator 18 has four different paths, the output signals of which are summed to an output signal of the sigma-delta modulator 18 by means of adders 35-37.
  • Each path of the sigma-delta modulator 18 has a delay element (z ⁇ ⁇ ) 27 and a decision maker 28-31.
  • the decision maker of the first path outputs +8, - 8 or 0 as output value if the input signal is> +4, ⁇ -4 or in the range between +4 and -4.
  • the decision maker 29 of the second path outputs +4, -4 or 0 as the output signal if the input signal is> +2, ⁇ -2 or in a range from +2 to -2.
  • the decision maker 30 of the third path outputs +2, -2 or 0 as the output signal, depending on whether the input signal is> + 1, ⁇ -1 or is in the range between +1 and -1.
  • the fourth decision maker 31 gives in the fourth path as output signal +1, -1 or 0, depending on whether the input signal is> +0.5, ⁇ -0.5 or is in a range between +0.5 and -0.5.
  • the decision-makers 29 to 31 are each followed by a digital filter 32 to 34 of the first, second and third order. Otherwise, the sigma-delta modulator 18 has the structure known from sigma-delta modulators of the prior art.
  • FIG. 6 shows an embodiment of the circuit of the analog modulator 23.
  • the analog modulator has a total of 31 stages, each stage having two differential amplifiers made of npn bipolar transistors connected in series.
  • Each stage of the analog modulator 23 is constructed as follows: A current source is connected to the base of the first differential amplifier. On the one hand, the digital output signal 12 and a signal designated BIAS for setting the switching point of the first differential amplifier are fed to the first differential amplifier as an input signal. The right transistor of the first differential amplifier, which is driven by the signal BIAS, is connected to a reference potential, for example ground, at its collector. The left transistor of the first differential amplifier, to which the digital output signal 12 is supplied as an input signal, more precisely 1 bit of the digital output signal 12, is connected at its collector to the base of the second differential amplifier.
  • the second differential amplifier receives, as an input signal pair, signals designated DATA1 and NDATA1, which are at least partially output signals of the sigma-delta modulator 18 which drives the analog modulator 23.
  • the output signal pair 24 of the analog modulator 23 is fed to the bandpass filter 26, as shown for example in FIG. FIG. 6 also shows the course of the current over time as a function of the digital output signal 12 which is present at the left transistor of the first differential amplifier. This shows that only one collector current flows in the left transistor of the first differential amplifier during the positive half-wave of the sinusoidal digital output signal 12.
  • the signal with the index n-16 corresponds to the output signal of the sigma-delta modulator 18.
  • the largest signal-to-noise ratio of approx. 120 dB / Hz is achieved in the range from 0 to approx. 50 MHz. At higher frequencies, the signal-to-noise ratio drops to values of around 40 to 30 dB / Hz.
  • the signal-to-noise ratio can be improved on the one hand by enlarging the table stored in the memory 22 (by multiplying the values of the sine function stored there, that is to say a finer resolution of the sine function stored there) and on the other hand by transforming the sigma delta -Modulator 18 from low-pass to band-pass.

Abstract

Die Erfindung betrifft einen Frequenzsynthesizer, insbesondere für Mobilfunk-Basisstationen, der ein digitales Eingangssignal mit einer ersten Frequenz in ein digitales Ausgangssignal mit einer zweiten Frequenz transformiert. Ähnlich einem 'fractional N'-Synthesizer wird bei dem erfindungsgemäßen Frequenzsynthesizer das digitale Eingangssignal einer Reihenschaltung aus einem Phasendetektor, einem Filter und einem spannungsgesteuerten Oszillator zugeführt. Ein wesentlicher Punkt der Erfindung liegt darin, daß der übliche, im Rückkopplungspfad vorgesehene N/N+1-Teiler wie bei einem 'fractional N'-Synthesizer durch eine Art digitaler Synthesizer ersetzt wird, der mit dem digitalen Ausgangssignal, das vom spannungsgesteuerten Oszillator erzeugt wird, getaktet bzw. gespeist wird.

Description

Beschreibung
Frequenzsynthesizer
Die Erfindung betrifft einen Frequenzsynthesizer, insbesondere für Funkstationen eines Mobilfunksystems, nach den Merkmalen des Oberbegriffs des Anspruchs 1. Ein derart ausgebildeter Frequenzsynthesizer ist im Prinzip aus US 4,965,533 bekannt.
In Mobilfunk-Basisstationen, beispielsweise des GSM-Standards (GSM: Global System for Mobile Communication) , werden für das Frequenzsprungverfahren (frequency hopping) FrequenzSynthesizer benötigt, die innerhalb weniger Microsekunden über das gesamte, zum Senden von Funksignalen zur Verfügung stehende Frequenzband abstimmbar sind. Zudem müssen die von solchen Frequenzsynthesizern erzeugten Signale ein sehr geringes Phasenrauschen aufweisen, um eine gute Sendequalität der Funksignale zu erzielen.
Um diese Anforderungen zu erfüllen, werden beispielsweise in Mobilfunk-Basisstationen zwei Frequenzsynthesizer verwendet, zwischen denen abwechselnd mittels eines Schalters umgeschaltet wird. Allerdings ist der Hardwareaufwand für eine solche Lösung recht hoch; zudem müssen die Frequenzsynthesizer aufwendig voneinander isoliert werden, d.h. ein Übersprechen von Signalen des einen Frequenzsynthesizers in den anderen Frequenzsynthesizer muß so gut wie möglich unterdrückt werden.
Neben dem aus US 4,965,533 bekannten Frequenzsynthesizer ist eine weitere Ausführung eines Frequenzsynthesizer mit einem direkten digitalen Frequenzsynthesizer (DDS) in der Rückkoppelschleife einer Phase-Locked-Loop (PLL) -Anordnung bekannt (DE 43 20 087) , sowie eine Ausgestaltungsform eines direkten digitalen Frequenzsynthesizer (US 5,563,535). Die bekannten Schaltungsanordnungen sind weder einzeln noch in Kombination geeignet, ein Eingangssignal mit einer zur... Frequenz des AusgangsSignals sehr kleinen Frequenz schnell in ein Ausgangssignal mit einer RF-Trägerfrequenz zu transformieren.
Aufgabe der vorliegenden Erfindung ist es daher, einen Fre- quenzsynthesizer, insbesondere für Funkstationen, mit verhältnismäßig geringem Hardware-Aufwand so zu gestalten, dass ein Eingangssignal mit einer zur Frequenz des Ausgangssignals sehr kleinen Frequenz schnell in ein Ausgangssignal mit einer RF-Trägerfrequenz transformiert wird.
Diese Aufgabe wird durch einen Frequenzsynthesizer mit den Merkmalen des Patentanspruchs 1 gelöst. Bevorzugte Ausführungsformen des erfindungsgemäßen Frequenzsynthesizers sind den abhängigen Patentansprüchen entnehmbar.
Der erfindungsgemäße Frequenzsynthesizer, insbesondere für Funkstationen, transformiert ein digitales Eingangssignal mit einer ersten Frequenz in ein digitales Ausgangssignal mit einer zweiten Frequenz. Ähnlich einem "fractional N"-Synthesi- zer wird das digitale Eingangssignal einer Reihenschaltung aus einem Phasendetektor, einem Filter und einem spannungsgesteuerten Oszillator zugeführt. Das digitale Ausgangssignal wird auf einem zweiten Eingang des Phasendetektors rückgekoppelt, der das rückgekoppelte Signal mit dem digitalen Ein- gangssignal in der Phase vergleicht und dementsprechend sein Ausgangssignal einem nachgeschalteten Filter, im vorliegendem Fall ein Schleifenfilter, zuführt. Das Schleifenfilter filtert das zugeführte Ausgangssignal des Phasendetektors und bildet es in eine zur Ansteuerung des spannungsgesteuerten Oszillators geeignete Spannung ab. Der spannungsgesteuerte Oszillator erzeugt dann in Abhängigkeit von der zugeführten Spannung das digitale Ausgangssignal mit der zweiten Fre- quenz .
Beim Einsatz in Mobilfunk-Basisstationen soll der Frequenzsynthesizer ein digitales Eingangssignal mit einer ersten Frequenz möglichst schnell in ein digitales Ausgangssignal mit einer zweiten Frequenz transformieren. Dieses schnelle Umsetzen bzw. Transformieren wird nun erfindungsgemäß durch einen digitalen Synthesizer im Rückkopplungpfad des Frequenzsynthesizers erreicht. Ein wesentlicher Punkt der Erfindung ist demnach, daß der übliche, im Rückkopplungspfad vorgese- hene N/N+1-Teilers wie beim "fractional N"-Synthesizer durch eine Art digitaler Synthesizer ersetzt wird, der mit dem digitalen Ausgangssignal, das vom spannungsgesteuerten Oszillator erzeugt wird, getaktet bzw. gespeist wird. Hierdurch -spart man sich zum einen die aufwendigen und vor allem tech- nologisch kritischen umschaltbaren Schleifenfilter, die bei einem "fractional N"-Synthesizer für ein schnelles und "sauberes", d.h. störungsfreies Umschalten zwischen verschiedenen Frequenzen des digitalen Ausgangssignals erforderlich sind. Zudem eignet sich der digitale Synthesizer vorzugsweise für eine Ausführung als integrierte Schaltung. Da die Frequenz des digitalen Ausgangssignals üblicherweise wesentlich höher ist als die Frequenz des digitalen Eingangssignals, kann das Ausgangssignal des digitalen Synthesizers in einem sehr großen Frequenzbereich um die Frequenz des digitalen Eingangs- signals so rein, das heißt ohne Störfrequenzen, erzeugt werden, daß kein umschaltbares Schleifenfilter wie beim "fractional N"-Synthesizer mehr benötigt wird. Zudem ist der digitale Synthesizer einfach digital programmierbar, wodurch der Frequenzsynthesizers mit digitalen Signalen beispielsweise direkt von einer Logikschaltung oder einem Prozessor angesteuert werden kann.
Vorzugsweise weist der digitale Synthesizer einen ersten
Sigma-Delta-Modulator auf, der das digitale Ausgangssignal in ein Signal mit einer dritten Frequenz transformiert, das zur Verarbeitung durch den Phasendetektor und diesem vorgeschaltete weitere Module geeignet ist. Insbesondere ist der erste Sigma-Delta-Modulator bevorzugt von vierter Ordnung. Diese Ausführungsform hat sich als der günstigste Kompromiß zwischen Hardwareaufwand und erzielbarer Genauigkeit des Frequenzsynthesizers erwiesen.
Insbesondere wird der erste Sigma-Delta-Modulator von einem digitalen Oszillator angesteuert, dem das digitale Ausgangssignal zugeführt wird. Der digitale Oszillator umfaßt in einer bevorzugten Ausführungsform eine Serienschaltung aus einem zweiten Sigma-Delta-Modulator, der vorzugsweise von vier- ter Ordnung ist, und einem digitalen Integrierer. Über den digitalen Oszillator wird das digitale Ausgangssignal heruntergemischt, d. h. in ein Signal mit einer anderen, insbesondere niedrigeren Frequenz transformiert.
In einer bevorzugten Ausführungsform weist der digitale Integrierer einen Modulo-N-Integrator und einen Speicher auf. Der Modulo-N-Integrator integriert das Ausgangssignal des zweiten Sig a-Delta-Modulators im diskreten Zeitbereich modulo N und erzeugt ein digitales Ausgangssignal, das den Speicher an- steuert, der wiederum eine Tabelle mit N Werten der Sinus- Funktion enthält. Über das digitale Ausgangssignal des Mo- dulo-N-Integrators wird somit ein bestimmter Wert der Sinus- Funktion aus dem Speicher ausgelesen und an den ersten Sig a- Delta-Modulator als Eingangssignal weitergegeben. Die formelmäßige Beziehung zwischen dem Eingangssignal bzw. -wert "i" des Speichers und den im Speicher abgelegten Funktionswerten lautet hierbei: 4 sin (2π- i/N) .
Vorzugsweise weist der digitale Synthesizer einen analogen Modulator auf, dem das digitale Ausgangssignal und das Ausgangssignal des ersten Sigma-Delta-Modulators zugeführt wird und der ein Signal erzeugt, das dem zweiten Eingang des Pha- sendetektors zugeführt wird. Der analoge Modulator dient zur Unterdrückung von Jitter des Ausgangssignals des digitalen Synthesizers und damit letztendlich zur Erzielung einer hohen Genauigkeit bei der Transformation des digitalen Eingangssignals des Frequenzsynthesizers in das digitale Ausgangs- signal.
Schließlich ist in einer weiteren bevorzugten Ausführungsform dem digitalen Synthesizer ein Bandpaßfilter nachgeschaltet, um aus dem Ausgangssignal des digitalen Synthesizers störende Frequenzen, insbesondere Oberwellen und "spurious responses", zu entfernen, die ebenfalls die Genauigkeit der Transformation durch den Frequenzsynthesizer beeinflussen können.
Eine alternative Ausführungsform zu der Realisierung gemäß dem beschriebenen Stand der Technik ist die Verwendung von einem sogenannter "fractional N"-Synthesizer anstelle von zwei Frequenzsynthesizern, wobei der "fractional ^'-Synthesizer eine hohe Vergleichsfrequenz sowie eine hohe Schleifenbandbreite und damit kurze Abstimmzeit aufweist. Dies wird durch Einstellen eines gebrochen-rationalen Teilerverhältnisses zwischen der Vergleichsfrequenz und der Ausgangsfrequenz des Frequenzsynthesizers erzielt. Da beim Umschalten des üblicherweise verwendeten N/N+1-Teilers des "fractional N"-Syn- thesizers Phasenstörungen auftreten können, muß mittels Sigma-Delta-Modulation das Ausgangssignal des Teilers bearbeitet werden, wodurch die Störungen spektral in Frequenzbereiche verteilt werden, die mittels eines Schleifenfilters unterdrückt werden können. Hierbei ist die zur spektralen Verteilung der Phasenstörung zur Verfügung stehende Bandbreite durch die Vergleichsfrequenz gegeben, die üblicherweise von Quarzoszillatoren erzeugt wird, welche eine Oszillationsfrequenz unterhalb von ca. 100 MHz aufweisen. Für eine schnelle Abstimmbarkeit sind daher umschaltbare Schleifenfilter entsprechend den zu generierenden Ausgangsfrequenzen erforderlich, zu deren Realisierung allerdings ein hoher Hardwareaufwand erforderlich ist und die zudem technologisch schwierig zu beherrschen sind.
Weitere Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Zeichnungen. In den Zeichnungen zeigt:
Figur 1 ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Frequenzsynthesizers;
Figur 2 ein Blockschaltbild eines Ausführungsbeispiels des digitalen Synthesizers, der in den Rückkopplungspfad des Frequenzsynthesizers gemäß Figur 1 geschaltet ist;
Figur 3 ein Ausführungsbeispiel des im digitalen Synthesizer eingesetzten digitalen Oszillators;
Figur 4 ein Blockschaltbild des in Figur 1 dargestellten Ausführungsbeispiels des Frequenzsynthesizers, wobei die in Figur 2 und Figur 3 dargestellten Blockschaltbilder enthalten sind;
Figur 5 ein Blockschaltbild eines Ausführungsbeispiels des ersten Sigma-Delta-Modulators, der im digitalen Synthesizer eingesetzt wird;
Figur 6 ein Ausführungsbeispiel eines analogen Modulators, der im digitalen Frequenzsynthesizer eingesetzt wird;
Figur 7 ein Diagramm mit dem simulierten Frequenzspektrum des Ausgangssignals des zweiten Sigma-Delta-Modulators, der im digitalen Oszillator eingesetzt wird, für N=512;
Figur 8 ein Diagramm mit dem simuliertem Spektrum des Ausgangssignals des digitalen Synthesizers für N=512.
Figur 1 stellt ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Frequenzsynthesizers mit den wesentli- chen Blöcken zur Durchführung der Transformation eines digitalen Eingangssignals 11 mit einer ersten Frequenz in ein digitales Ausgangssignal 12 mit einer zweiten Frequenz dar. Die Trägerfrequenz bzw. die erste Frequenz des digitalen Eingangssignals 11 beträgt in diesem Beispiel 50 MHz und die zweite Frequenz bzw. Trägerfrequenz des digitalen Ausgangssignals 12 beträgt 1,6 GHz. Es wird also ein digitales Basisband-Eingangssignal mittels des Frequenzsynthesizer 10 in ein digitales Signal transformiert, das in einem Frequenzbereich des Frequenzspektrums liegt, der direkt zur Übertragung über einen Mobilfunkkanal geeignet ist.
Die vorgenannten Frequenzwerte entsprechen hier nur typischen Betriebswerten und können je nach Anforderung und insbesondere eingesetzten Mobilfunk-Standard entsprechend variieren. Die Frequenz des EingangsSignals liegt typischerweise im Bereich von 10 MHz bis 100 MHz. Die Frequenz des Ausgangssignals liegt typischerweise im Bereich von 700 MHz bis 3500 MHz.
Im folgenden wird das Blockschaltbild gemäß Figur 1 anhand der Verarbeitung des digitalen Eingangssignals erläutert. Das digitale Eingangssignal 11 wird einem ersten Eingang eines Phasendetektors 13 zugeführt. Der Phasendetektor 13 vergleicht die Phase des digitalen Eingangssignals 11 mit der Phase eines rückgekoppelten Signals und gibt abhängig von dem Phasenunterschied ein Ausgangssignal an einen Filter 14 (auch als Schleifenfilter bezeichnet) weiter. Der Filter 14 dient im wesentlichen zur Integration des empfangenen Signals und gibt ein Ausgangssignal bzw. eine Spannung 15 an einen spannungsgesteuerten Oszillator 16 weiter, der ein digitales Ausgangssignal 12 mit einer Frequenz erzeugt, die abhängig ist von der dem spannungsgesteuerten Oszillator 16 zugeführten Spannung 15. Das digitale Ausgangssignal 12 weist insbesondere beim Einsatz in Mobilfunk-Basisstationen eine sehr viel höhere Trägerfrequenz als das digitale Eingangssignal 11 auf (wie vorher erwähnt beispielsweise 1,6 GHz im Verhältnis zu 50 MHz) . Ähnlich wie bei dem bereits vorher erwähnten "frac- tional N"-Synthesizer wird nun das digitale Ausgangssignal 12 rückgekoppelt und an einen zweiten Eingang des Phasendetektors 13 zum oben erwähnten Phasenvergleich mit dem digitalen Eingangssignals 11 geführt.
Im Rückkopplungspfad ist ein digitaler Synthesizer 17 vorgesehen, der das digitale Ausgangssignal 12 empfängt, dieses in ein digitales Signal 24 transformiert, welches wiederum einem Bandpaß-Filter 26 zugeführt wird. Der Bandpaß-Filter 26 ent- fernt bzw. filtert aus dem zugeführten Signal 24 störende Frequenzen, wie beispielsweise Oberwellen oder "Spurious Responses". Das Ausgangssignal des Bandpaßfilters, das nun dem gefilterten Ausgangssignal 24 des digitalen Synthesizers 17 entspricht, wird an dem zweiten Eingang des Phasendetektors 13 geführt und von diesem mit dem digitalen Eingangssignal 11 in der Phase verglichen.
Figur 2 stellt ein Blockschaltbild des digitalen Synthesizers 17 dar. Das digitale Ausgangssignal 12 des Frequenzsynthesizers 10 wird einerseits einem analogen Modulator 23 und andererseits einem digitalen Oszillator 19 zugeführt. Der analoge Modulator 23 dient im wesentlichen zur Unterdrückung von im digitalen Ausgangssignal 12 enthaltenen Jitter. Über dem di- gitalen Oszillator 19 wird im wesentlichen die Frequenz des digitalen Ausgangssignals 12 eingestellt. Dies wird anhand der folgenden Figuren noch genauer erläutert. Dem digitalen Oszillator 19 ist ein erster Sigma-Delta-Modulator 18 nachgeschaltet, dessen Ausgangssignal einem zweiten Eingang des analogen Modulators 23 zugeführt wird. Der Sigma-Delta-Modulator 18 reduziert die Wortbreite des zugeführten Signals. Der dabei entstehende Quantisierungsfehler wird im Frequenzbereich so verteilt, daß er durch Filterung leicht entfernt werden kann. Zur Filterung kann das Bandpaßfilter 26 oder das Schleifenfilter 14 oder eine Kombination beider Filter verwendet werden. Bekanntermaßen dient der Sigma-Delta-Modulator 18 zur Verbesserung des Signal-Rausch-Verhältnisses des Ausgangssignals 24.
Figur 3 zeigt in einem weiteren Blockschaltbild den detaillierten Aufbau des digitalen Oszillators 19. Einem zweiten Sigma-Delta-Modulator 20 wird einerseits das digitale Ausgangssignal 12 und andererseits ein Einstellsignal 25 zuge- führt. Das Einstellsignal 25, das beispielsweise von einer digitalen Steuerschaltung oder einem Mikroprozessor erzeugt werden kann, dient nun im wesentlichen zum Einstellen des Verhältnisses der Trägerfrequenz des digitalen Ausgangs- Signals 12 zur Trägerfrequenz des digitalen Eingangssignals 11. Hierzu entspricht das digitale Einstellsignal 25 einem Wert N fsiN/fvcO* Das Ausgangssignal des Sigma-Delta-Modulators 20 wird mit einem Modulo-N-Integrator 21 im diskreten Zeitbereich modulo N integriert (diskrete Übertragungsfunk- tion l/(l-z_1), wobei für die Taktfrequenz das Ausgangssignal 12 verwendet wird) . Das so erhaltene Signal "i" bzw. der entsprechende digitale Wert dient zur Ansteuerung eines Speichers 22, in dem N Werte der Sinus-Funktion in Form einer Tabelle abgelegt sind. Das Ansteuersignal "i" des Speichers 22 entspricht idealerweise der Adresse einer Speicherzelle, in welcher der dem Eingangssignal "i" zugeordnete Wert der Sinus-Funktion abgelegt ist. Der formelmäßige Zusammenhang zwischen dem Eingangssignal bzw. -wert "i" und der Sinus-Funktion lautet wie folgt: 4 sin(2π*i/N). Insofern wird das digi- tale Ausgangssignal 12 mittels des Einstellsignal 25 und des zweiten Sigma-Delta-Modulators in einen dritten Frequenzbereich bzw. ein Signal mit einer dritten Frequenz transformiert, der bzw. das sich wesentlich von der zweiten Frequenz bzw. dem zweiten Frequenzbereich des digitalen Ausgangs- signals 12 unterscheidet, integriert und mittels Auslesen einer Tabelle in eine Sinus-Funktion einer bestimmten dem Wert N entsprechenden Frequenz umgesetzt.
In Figur 7 ist das Frequenzspektrum des so erzeugten Aus- gangssignals dargestellt. Das dargestellte Frequenzspektrum entspricht einer Simulation, bei der die eingesetzten Sigma- Delta-Modulatoren vierter Ordnung sind und ein 31-stufiger analoger Modulator eingesetzt wird. Gut zu erkennen ist an- hand des FrequenzSpektrums, daß ein Signal-Stör-Abstand von nahezu 150 dB/Hz erzielt wird.
Figur 4 zeigt noch einmal ein Blockschaltbild des in Figur 1 dargestellten Frequenzsynthesizers, bei dem allerdings der digitale Synthesizer im Rückkopplungspfad detailliert wie in den Figuren 2 und 3 dargestellt ist. Anhand des in Figur 4 dargestellten Blockschaltbildes erkennt man, daß der Frequenzsynthesizer im wesentlichen zwei verschiedene Eingangs- signale empfängt und ein Ausgangssignal erzeugt. Die Eingangssignale sind zum einen das digitale Eingangssignal 11, das in das digitale Ausgangssignal 12 transformiert wird,- und das Einstellsignal 25, über welches das Frequenzverhältnis zwischen digitalem Ausgangssignal 12 und digitalem Eingangs- signal 11 und damit die zu erzeugende zweite Frequenz des Ausgangssignales 12 eingestellt wird.
Figur 5 zeigt den Aufbau eines Ausführungsbeispiels des ersten Sigma-Delta-Modulators 18, der vierter Ordnung ist. Der Sigma-Delta-Modulator 18 weist vier verschiedene Pfade auf, deren Ausgangssignale zu einem Ausgangssignal des Sigma- Delta-Modulators 18 mittels Addierern 35-37 summiert werden. Jeder Pfad des Sigma-Delta-Modulators 18 weist jeweils ein Verzögerungsglied (z~^) 27 und einen Entscheider 28-31 auf. Der Entscheider des ersten Pfades gibt als Ausgangswert +8, - 8 oder 0 aus, wenn das Eingangssignal >+4, <-4 bzw. im Bereich zwischen +4 und -4 liegt. Der Entscheider 29 des zweiten Pfades gibt als Ausgangssignal +4, -4 oder 0 aus, wenn das Eingangssignal >+2, <-2 bzw. in einem Bereich von +2 bis -2 liegt. Der Entscheider 30 des dritten Pfades gibt als Ausgangssignal +2, -2 oder 0 aus, je nachdem ob das Eingangssignal >+l, <-l ist oder im Bereich zwischen +1 und -1 liegt. Schließlich gibt der vierte Entscheider 31 im vierten Pfad als Ausgangssignal +1, -1 oder 0 aus, je nachdem ob das Eingangssignal >+0,5, <-0,5 ist oder in einem Bereich zwischen +0,5 und -0,5 liegt. Den Entscheidern 29 bis 31 ist jeweils ein digitaler Filter 32 bis 34 erster, zweiter bzw. dritter Ordnung nachgeschaltet. Ansonsten weist der Sigma-Delta-Modulator 18 den von Sigma-Delta-Modulatoren des Standes der Technik bekannten Aufbau auf.
Figur 6 zeigt ein Ausführungsbeispiel der Schaltung des ana- logen Modulators 23. Der analoge Modulator weist insgesamt 31 Stufen auf, wobei jede Stufe zwei, in Serie geschaltete Differenzverstärker aus npn-Bipolartransistoren aufweist.
Jede Stufe des analogen Modulators 23 ist wie folgt aufge- baut: An den Fußpunkt des ersten Differenzverstärkers ist eine Stromquelle geschaltet. Als Eingangssignal wird dem ersten Differenzverstärker das digitale Ausgangssignal 12 einerseits und ein mit BIAS bezeichnetes Signal zur Einstellung des Schaltpunktes des ersten Differenzverstärkers zugeführt. Der rechte Transistor des ersten Differenzverstärkers, der von dem Signal BIAS angesteuert wird, ist an seinem Kollektor mit einem Bezugspotential, beispielsweise Masse, verbunden. Der linke Transistor des ersten Differenzverstärkers, dem als Eingangssignal das digitale Ausgangssignal 12 zugeführt wird, genauer gesagt 1 Bit des digitalen Ausgangssignales 12, ist an seinem Kollektor mit dem Fußpunkt des zweiten Differenzverstärkers verbunden. Der zweite Differenzverstärker empfängt als Eingangssignalpaar mit DATA1 und NDATA1 bezeichnete Signale, die zumindest teilweise Ausgangssignale des den ana- logen Modulator 23 ansteuernden Sigma-Delta-Modulators 18 sind. Das Ausgangssignalpaar 24 des analogen Modulators 23 wird - wie beispielsweise in Figur 4 dargestellt - dem Bandpaß-Filter 26 zugeführt. In Figur 6 ist zudem der zeitliche Verlauf des Stroms in Abhängigkeit von dem digitalen Ausgangssignal 12, das am linken Transistor des ersten Differenzverstärkers anliegt, darge- stellt. Hieran ist zu erkennen, daß im linken Transistor des ersten Differenzverstärkers nur ein Kollektorstrom während der positiven Halbwelle des sinusförmigen digitalen Ausgangssignals 12 fließt.
Die Signalpaare DATAl, NDATAl bis DATA31, NDATA31 weisen die folgenden digitalen Werte auf: DATAl - DATAn = 1, NDATAl - NDATAn =• 0, DATA(n+l) - DATA31 = 0, und NDATA(n+l) - NDATA31 = 1.
Das Signal mit dem Index n-16 entspricht dem Ausgangssignal des Sigma-Delta-Modulators 18.
Schließlich ist in Figur 8 das simulierte Frequenzspektrum des Ausgangssignal des digitalen Synthesizers 17 für einen Wert N=512 dargestellt. Der größte Signal-Stör-Abstand von ca. 120 dB/Hz wird im Bereich von 0 bis ca. 50 MHz erzielt. Zu höheren Frequenzen hin sinkt der Signal-Stör-Abstand auf Werte von etwa 40 bis 30 dB/Hz. Der Signal-Stör-Abstand läßt sich einerseits durch Vergrößerung der im Speicher 22 abgelegten Tabelle verbessern (durch Vervielfachung der dort gespeicherten Werte der Sinus-Funktion, also einer feineren Auflösung der dort abgelegten Sinus-Funktion) und andererseits durch eine Transformation des Sigma-Delta-Modulators 18 vom Tiefpaß- in den Bandpaß-Bereich.

Claims

Patentansprüche
1. Frequenzynthesizer (10), der ein digitales Eingangssignal (11) mit einer ersten Frequenz in ein digitales Aus- gangssignal (12) mit einer zweiten Frequenz transformiert, wobei das Eingangssignal (11) einem ersten Eingang eines Phasendetektors (13) zugeführt wird, dem ein Filter (14) nachgeschaltet ist, dessen Ausgangssignal (15) einen spannungsgesteuerten Oszillator (16) ansteuert, der das digitale Aus- gangssignal (12) erzeugt, das über einen digitalen Synthesizer (17) in ein Signal (24) mit einer dritten Frequenz transformiert wird und an einen zweiten Eingang des Phasendetektors (13) rückgekoppelt wird, von dem es mit dem digitalen Eingangssignal in der Phase verglichen wird, dadurch gekennzeichnet,
daß der digitale Synthesizer (17) einen ersten Sigma-Delta- Modulator (18) aufweist,
daß der erste Sigma-Delta-Modulator (18) von einem digitalen Oszillator (19) angesteuert wird, dem das digitale Ausgangssignal (12) zugeführt wird und
daß der digitale Oszillator (19) eine Serienschaltung aus einem zweiten Sigma-Delta-Modulator (20) und einem digitalen Integrierer (21, 22) umfaßt.
2. Frequenzsynthesizer (10) nach Anspruch 1, dadurch gekennzeichnet, daß der erste Sigma-Delta-Modulator (18) vierter Ordnung ist.
3. Frequenzsynthesizer (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der digitale Integrierer einen Modulo-N-Integrator (21) und einen Speicher (22) aufweist, wobei der Modulo-N- Integrator (21) den Speicher (22) ansteuert und in dem Speicher (22) eine Tabelle mit N Werten der Sinus-Funktion abgelegt ist.
4. Frequenzsynthesizer (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der digitale Synthesizer (17) einen analogen Modulator (23) aufweist, dem das digitale Ausgangssignal (12) und das Ausgangssignal des ersten Sigma-Delta-Modulators (18) zugeführt wird und der ein Signal erzeugt, das dem zweiten Eingang des Phasendetektors (13) zugeführt wird.
5. Frequenzsynthesizer (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem digitalen Synthesizer (17) ein Bandpaß-Filter (26) nachgeschaltet ist, um aus dem Ausgangssignal (24) des digitalen Synthesizers (17) störende Frequenzen, insbesondere Oberwellen und "Spurious Responses", zu entfernen.
6. Frequenzsynthesizer (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er in einer Funkstation, insbesondere einer Basisstation, eines Mobilfunksystems verwirklicht ist.
7. Frequenzsynthesizer (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Sigma-Delta-Modulator (20) vierter Ordnung ist.
PCT/DE2001/001392 2000-04-19 2001-04-09 Frequenzsynthesizer WO2001080428A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/258,140 US6825729B2 (en) 2000-04-19 2001-04-09 Frequency synthesizer with sigma-delta modulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10019487.7 2000-04-19
DE10019487A DE10019487A1 (de) 2000-04-19 2000-04-19 Frequenzsynthesizer

Publications (1)

Publication Number Publication Date
WO2001080428A1 true WO2001080428A1 (de) 2001-10-25

Family

ID=7639373

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/001392 WO2001080428A1 (de) 2000-04-19 2001-04-09 Frequenzsynthesizer

Country Status (3)

Country Link
US (1) US6825729B2 (de)
DE (1) DE10019487A1 (de)
WO (1) WO2001080428A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1352476A4 (de) * 2000-12-15 2006-04-12 Frequency Electronics Inc Ofengeregelter präzisions-kristalloszillator
US7421043B2 (en) * 2002-11-27 2008-09-02 Lsi Corporation Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
EP2009796A1 (de) * 2007-06-28 2008-12-31 Alcatel Lucent Verfahren zur Filterung eines Signals in einem Phasenregelkreis, Phasenregelkreis, Basisstation und Kommunikationsnetzwerk dafür
US8239434B2 (en) * 2007-07-09 2012-08-07 Ltx Corporation System, method, and apparatus for distortion analysis
GB2451475B (en) * 2007-07-31 2012-01-11 Wolfson Microelectronics Plc Frequency synthesizer
EP2417704B1 (de) * 2009-04-10 2017-08-02 Hittite Microwave LLC Fractional-n-frequenzsynthesizer mit geringem fraktionswechselgeräusch
US8154329B2 (en) * 2009-12-31 2012-04-10 Motorola Solutions, Inc. Device and method for phase compensation
US9397675B1 (en) 2015-07-31 2016-07-19 Shure Acquisition Holdings, Inc. Hybrid frequency synthesizer and method
CN108512549A (zh) * 2018-06-07 2018-09-07 贵州航天天马机电科技有限公司 一种跳频频率合成器
US11955979B2 (en) 2022-06-08 2024-04-09 Apple Inc. Partial-fractional phase-locked loop with sigma delta modulator and finite impulse response filter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320087C1 (de) * 1993-06-17 1994-08-18 Katek Kabel Kommunikations Anl Steuergenerator mit Phasenregelschleife
US5563535A (en) * 1994-11-29 1996-10-08 Microunity Systems Engineering, Inc. Direct digital frequency synthesizer using sigma-delta techniques
EP0866560A1 (de) * 1997-03-21 1998-09-23 Tektronix, Inc. Verbesserter digitaler Taktgenerator
WO2000001072A1 (en) * 1998-06-30 2000-01-06 Qualcomm Incorporated System for generating an accurate low-noise periodic signal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer
DE4001265C2 (de) * 1990-01-18 1995-05-18 Abb Patent Gmbh Verfahren und Einrichtung zum Empfang digitaler Informationen über Stromversorgungsnetze
CA2123477A1 (en) * 1994-05-12 1995-11-13 Thomas Atkin Denning Riley Delta-sigma fractional-n frequency synthesizer and frequency discriminator suitable for use therein
JP2737655B2 (ja) * 1994-07-12 1998-04-08 双葉電子工業株式会社 スペクトル拡散通信方式
JP3318444B2 (ja) * 1994-10-14 2002-08-26 パイオニア株式会社 Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置
US6198353B1 (en) * 1999-08-05 2001-03-06 Lucent Technologies, Inc. Phase locked loop having direct digital synthesizer dividers and improved phase detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320087C1 (de) * 1993-06-17 1994-08-18 Katek Kabel Kommunikations Anl Steuergenerator mit Phasenregelschleife
US5563535A (en) * 1994-11-29 1996-10-08 Microunity Systems Engineering, Inc. Direct digital frequency synthesizer using sigma-delta techniques
EP0866560A1 (de) * 1997-03-21 1998-09-23 Tektronix, Inc. Verbesserter digitaler Taktgenerator
WO2000001072A1 (en) * 1998-06-30 2000-01-06 Qualcomm Incorporated System for generating an accurate low-noise periodic signal

Also Published As

Publication number Publication date
US6825729B2 (en) 2004-11-30
US20030102925A1 (en) 2003-06-05
DE10019487A1 (de) 2001-11-08

Similar Documents

Publication Publication Date Title
DE10257185B3 (de) Phasenregelschleife mit Sigma-Delta-Modulator
DE69635438T2 (de) Vorrichtung zum Digitalisieren eines elektromagnetischen Eingangssignals
DE102006011285B4 (de) Schwingkreisanordnung mit digitaler Steuerung, Verfahren zur Erzeugung eines Schwingungssignals und digitaler Phasenregelkreis mit der Schwingkreisanordnung
DE60005841T2 (de) Variabler oszillator und filterschaltung
DE102006052873B4 (de) Filter-Schaltungsanordnung
DE102005060472B3 (de) PLL-Frequenzgenerator
DE60129343T2 (de) Mehrband-Frequenzsynthesizer für mobile Endgeräte
WO2005078934A1 (de) DIGITALER PHASENREGELKREIS FÜR SUB-µ-TECHNOLOGIEN
EP0438075A2 (de) Optisches Kabelfernsehübertragungssystem
DE19882089B4 (de) Verstärker zur kontinuierlichen schmalbandigen Signalverstärkung mit hohem Verstärkungsfaktor und Verstärkungsverfahren
EP1297633B1 (de) Empfangseinrichtung, insbesondere für den mobilfunk
DE60022159T2 (de) Sender mit einer geschlossenen Rückkopplung zur Modulation
WO2001080428A1 (de) Frequenzsynthesizer
EP1163727A1 (de) Frequenzsynthesizer
DE102005030356B4 (de) Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises
EP0141452A2 (de) Schaltungsanordnung für einen Empfänger mit zwei Phasenregelkreisen
DE19630335C2 (de) Phasensynchronisierter Oszillator für die Mikrowellen/Millimeterwellen-Bereiche
DE4424364C2 (de) Referenzoszillator mit geringem Phasenrauschen
DE3311784C2 (de)
DE102005027559A1 (de) Verfahren zur Verringerung der Fraktionalstörung und ein Fraktional-N-PLL-Oszillator, der die Fraktionalstörung verringert
EP0889595A1 (de) Hochfrequenz-Signalgenerator
EP0184593A1 (de) Generatorschaltung zur Erzeugung zweier um 90 grad phasenverschobener Sinussignale
DE3240565A1 (de) Direktmischender synchronempfaenger
DE102013005054A1 (de) Phasenregelkreis
EP0755125B1 (de) Verfahren zur Reduzierung von Nebenempfangsstellen in Homodyn-Empfängern mit zeitvarianter Trägerfrequenz

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase