WO2001010178A1 - Production method of wiring board and wiring board - Google Patents

Production method of wiring board and wiring board Download PDF

Info

Publication number
WO2001010178A1
WO2001010178A1 PCT/JP2000/004881 JP0004881W WO0110178A1 WO 2001010178 A1 WO2001010178 A1 WO 2001010178A1 JP 0004881 W JP0004881 W JP 0004881W WO 0110178 A1 WO0110178 A1 WO 0110178A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
layer
insulating layer
tin
layer pattern
Prior art date
Application number
PCT/JP2000/004881
Other languages
French (fr)
Japanese (ja)
Inventor
Shinya Maeda
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Publication of WO2001010178A1 publication Critical patent/WO2001010178A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

A method for producing a wiring board having sufficient adhesion between the surface of a conductor layer and an interlayer insulating layer by laminating an interlayer insulating layer (5) on a lower layer pattern (2). The surface of the lower layer pattern (2) is roughened and subjected to tin displacement plating, and the interlayer insulating layer (5) is formed on the lower-layer pattern (2). Since the surface of the lower-layer pattern (2) is covered with tin and formation of an oxide film on the lower-layer pattern (2) is prevented, sufficient adhesion is ensured between the lower layer pattern (2) and the interlayer insulating layer (5).

Description

明細書 配線基板の製造方法及び配線基板  Description Wiring board manufacturing method and wiring board
技術分野 Technical field
本発明は， 導体層の上に絶縁層を積層してなる配線基板及びその製造方法に関する。 更に 詳細には， 導体層とその上の絶縁層との確実な密着を図った配線基板及びその製造方法に関 するものである。  The present invention relates to a wiring board formed by laminating an insulating layer on a conductor layer and a method for manufacturing the same. More specifically, the present invention relates to a wiring board and a method for manufacturing the wiring board, which ensure the close contact between the conductor layer and the insulating layer thereon.
背景技術 Background art
従来より， 導体層と絶縁層とを積層することにより配線基板が製造されている。 ここにお いて通常は， 導体層の上に絶縁層を積層する前に， 導体層の表面が粗面化される。 導体層と 絶縁層との密着性を高めるためである。 粗面化は通常何らかの表面処理剤でェツチングする ことにより行われる。 このための表面処理剤として， 特開平 7— 2 9 2 4 8 3号公報に記載 されたものがある。 同号公報では， その表面処理剤により銅などの導体層の表面に深い凹凸 を形成することができるとしている。  Conventionally, wiring boards have been manufactured by laminating conductor layers and insulating layers. Here, the surface of the conductor layer is usually roughened before the insulating layer is laminated on the conductor layer. This is for improving the adhesion between the conductor layer and the insulating layer. Roughening is usually performed by etching with some surface treatment agent. As a surface treatment agent for this purpose, there is one described in Japanese Patent Application Laid-Open No. Hei 7-292483. The publication states that the surface treatment agent can form deep irregularities on the surface of a conductor layer such as copper.
しかしながら， 前述の表面処理剤で導体層の表面を粗面化しても， 密着性はなお不十分で あった。 例えば， 後の工程で熱が加わったときに （部品実装のためのリフロー （2 3 0〜2 5 0 °C) など） ， 導体層と絶^ ϋとが剥がれて膨れができてしまうのである。 その原因の一 つとして粗面化後に導体層表面が酸化されて酸化皮膜が形成されてしまうことが考えられる 本発明は上記問題点を解決するためになされたものである。 すなわちその課題とするとこ ろは， 導体層表面と絶縁層との密着性を十分なものとする配線基板の製造方法及び配線 を提供するところにある。  However, even if the surface of the conductor layer was roughened with the aforementioned surface treatment agent, the adhesion was still insufficient. For example, when heat is applied in a later process (such as reflow for component mounting (230-250 ° C)), the conductive layer and the insulating layer are peeled off and swelled. . One of the causes is considered that the surface of the conductor layer is oxidized after the surface is roughened to form an oxide film. The present invention has been made to solve the above problems. That is, it is an object of the present invention to provide a method of manufacturing a wiring board and wiring which can provide sufficient adhesion between the surface of the conductive layer and the insulating layer.
発明の開示 Disclosure of the invention
この課題を解決するためになされた本発明は， 導体層の表面の上に絶縁層を積層すること よる配線基板の製造方法において， 導体層の表面を粗面化し， 粗面化された導体層の表面に スズ置換めつきを施し， その後その導体層の上に絶縁層を積層することを要旨とする。 この方法では， まず， 導体層の表面の粗面化を行う。 このとき， 例えば， 前述した表面処 理剤を用いることができる。 これにより導体層の表面に深い凹凸が形成される。 しかし， こ のままの状態では， 導体層の表面に酸化皮膜が形成されてしまう。 そこで， 粗面化された上 記導体層の表面に， スズ置換めつきを施す。 これにより， 導体層の表面はスズに覆われるの で， 導体層の表面における酸化皮膜の形成が防止される。 その後， その導体層の上に絶 を積層する。 このため， 導体層と絶縁層とは酸ィ匕皮膜を介さずに直に密着する。 以上により ， 導体層と絶縁層との密着性を十分なものとすることができる。 In order to solve this problem, the present invention provides a method for forming an insulating layer on a surface of a conductor layer. In the method of manufacturing a wiring board according to the present invention, the gist is that the surface of the conductor layer is roughened, the surface of the roughened conductor layer is tin-plated, and then the insulating layer is laminated on the conductor layer. I do. In this method, first, the surface of the conductor layer is roughened. At this time, for example, the above-mentioned surface treatment agent can be used. Thereby, deep irregularities are formed on the surface of the conductor layer. However, in this state, an oxide film is formed on the surface of the conductor layer. Therefore, tin replacement plating is applied to the roughened surface of the conductor layer. As a result, the surface of the conductor layer is covered with tin, thereby preventing the formation of an oxide film on the surface of the conductor layer. Then, a layer is laminated on the conductor layer. For this reason, the conductor layer and the insulating layer are in direct contact with each other without an intervening oxide film. As described above, the adhesion between the conductor layer and the insulating layer can be made sufficient.
またこのとき， スズ置換めつきにおけるめっき厚を 0 . 1 0〜0 . 1 3 / mとすると良い 。 もし， めっき厚が 0 . 1 0 μ πιよりも小さい場合， スズ置換めつきがまだ不十分な状態で ある。 従って， 導体層の表面と絶縁層との密着性向上の効果が十分に得られない。  Also, at this time, the plating thickness in the tin displacement plating is preferably set to 0.10 to 0.13 / m. If the plating thickness is less than 0.10 μπι, the tin substitution plating is still insufficient. Therefore, the effect of improving the adhesion between the surface of the conductor layer and the insulating layer cannot be sufficiently obtained.
また， 置換めつきによりスズを導体層に付着させるので， めっき厚が 0 . 1 3 μ ιηよりも 大きい場合， 凹凸状の導体層の表面のうちスズに覆われていない部分の溶解が顕著になって しまう。 これにより， 凹凸状の導体層の表面が崩れやすくなる。 従って， 導体層に絶縁層を 積層したとき， 導体層の表面に形成された凹凸によるアンカー効果が弱くなるので， 導体層 の表面と絶縁層との密着性向上の効果が十分に得られない。  In addition, since tin is attached to the conductor layer by substitutional plating, if the plating thickness is greater than 0.13 μιη, the dissolution of the portion of the uneven conductor layer surface that is not covered with tin is remarkable. turn into. As a result, the surface of the conductor layer having an uneven shape is likely to collapse. Therefore, when an insulating layer is laminated on the conductor layer, the anchor effect due to the irregularities formed on the surface of the conductor layer is weakened, and the effect of improving the adhesion between the surface of the conductor layer and the insulating layer cannot be sufficiently obtained.
また， 本発明の配線基板は， 導体層の上に絶縁層を積層してなる配線基板において， 導体 層の表面が， 粗面化されているとともにスズめっきが施されてオーバーハング状をなすもの である。  Further, the wiring board of the present invention is a wiring board comprising an insulating layer laminated on a conductive layer, wherein the surface of the conductive layer is roughened and tin-plated to form an overhang. It is.
ここで， オーバ一ハング状とは， 例えば， めっきされた金属スズが導体層表面の粗面化に より形成された突起の側面に凹凸状に析出して横方向に張り出している状態である。  Here, the overhanging state is a state in which, for example, plated metal tin is deposited on the side surfaces of the projections formed by roughening the surface of the conductor layer so as to protrude in the lateral direction and project.
本発明の配線基板では， オーバ一ハング状のスズめっきの奥の部分に絶縁層の樹脂が入り 込んでいる。 このため， 後の工程で， 導体層から絶縁層を剥がす力が配線基板に働いても， オーバ一ハング状に張り出した部分とその奥に入り込んだ絶縁層の樹脂とが引つ力かってい るため， 上記絶縁層は上記導体層から容易に剥がれない。 従って， 導体層と絶縁層との密着 性は従来の配線基板と比較してかなり高いものになる。  In the wiring board of the present invention, the resin of the insulating layer enters the deep portion of the overhanging tin plating. For this reason, even in a later step, even if the force that separates the insulating layer from the conductor layer acts on the wiring board, the overhanging portion and the resin of the insulating layer that penetrates into the back are still being pulled. Therefore, the insulating layer is not easily separated from the conductor layer. Therefore, the adhesion between the conductor layer and the insulating layer is considerably higher than that of the conventional wiring board.
図面の簡単な説明 図 1は出発基板に下層パターンを形成した状態を示す図、 図 2は下層パターンを粗面化し た状態を示す図、 図 3はスズ置換めつきを施した下層パターンを拡大した図、 図 4はめつき された下層パターンの上に層間絶縁層を積層した状態を示す図、 図 5はスズ置換めつきを施 した配線基板にリフローの熱を加えた場合における膨れの発生率を測定した結果を示すダラ フ、 図 6は層間絶縁層を積層した下層パターンを拡大した図である。 BRIEF DESCRIPTION OF THE FIGURES Fig. 1 shows a state in which the lower layer pattern is formed on the starting substrate, Fig. 2 shows a state in which the lower layer pattern is roughened, Fig. 3 is an enlarged view of the lower layer pattern with tin substitution plating, and Fig. 4 FIG. 5 is a diagram showing a state in which an interlayer insulating layer is laminated on the fitted lower layer pattern, and FIG. 5 shows a measurement result of a swelling rate when a reflow heat is applied to a wiring board subjected to tin substitution plating. FIG. 6 is an enlarged view of a lower layer pattern in which interlayer insulating layers are stacked.
発明を実施するための最良の形態 BEST MODE FOR CARRYING OUT THE INVENTION
以下， 本発明を具体化した実施の形態について， 図面を参照しつつ詳細に説明する。 まず ， 原基板上に下層パターンを形成したものを準備する。 ガラスエポキシ基板， または B T ( ビスマレイミ ドトリアジン） 樹脂からなる基板 1に銅箔 （1 8 μ πι厚程度） がラミネートさ れてなる銅貼積層板を出発材料とする。 この銅貼積層板の銅箔に通常用いられる方法で， パ ターンエッチングを施し， 銅の下層パターン 2を形成する （図 1 ) 。  Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, a substrate having a lower layer pattern formed on an original substrate is prepared. The starting material is a glass-epoxy board or a copper-clad laminate obtained by laminating a copper foil (about 18 μπι thick) on a board 1 made of BT (bismaleimid triazine) resin. Pattern etching is applied to the copper foil of this copper-clad laminate by the method commonly used to form copper lower layer pattern 2 (Fig. 1).
次に， 下層パターン 2の表面の粗面化を行う。 かかる粗面化は， 表面処理剤として C Z— 8 1 0 0 (メック株式会ネ ±^) を用いて行う。 すると， 図 2に示されるように， 下層パター ン 2の表面は粗面化される。  Next, the surface of the lower layer pattern 2 is roughened. Such surface roughening is performed by using CZ-8100 (Mec Co., Ltd.) as a surface treatment agent. Then, as shown in Fig. 2, the surface of the lower layer pattern 2 is roughened.
しかしながら， このままの状態では， 下層パターン 2は酸化されて酸化皮膜が形成されて しまう。 従って， 次に， 粗面化された下層パターン 2にスズ置換めつきを行う。 かかるスズ 置換めつきは， ホウふつ化スズとチォ尿素とを含有するめつき液を使用する。 すると， 図 3 に拡大して示すように， 粗面化によって下層パターン 2に形成された突起 3の表面に， 凹凸 状に金属スズのめつき層 4が形成される。  However, in this state, the lower layer pattern 2 is oxidized and an oxide film is formed. Therefore, next, tin substitution plating is performed on the roughened lower layer pattern 2. For such tin displacement plating, a plating solution containing tin borofluoride and thiourea is used. Then, as shown in the enlarged view of Fig. 3, the tin-plated metal layer 4 is formed on the surface of the projections 3 formed on the lower layer pattern 2 by the roughening process.
最後に， 下層パターン 2の上に層間絶縁層 5を形成する。 この形成は， エポキシ系榭脂を ベースとしたワニス状のものをロールコーティングで 8 0 μ πι塗布する方法と， ドライフィ ルム （日立化成製 B F— 8 0 0 0， 7 0 μ ηι厚） を真空ラミネータでコーティングすること により行う方法とのいずれを行ってもよい。 すると， 図 4に示されるように層間絶 5が 形成される。  Finally, an interlayer insulating layer 5 is formed on the lower layer pattern 2. This method is performed by applying a varnish-like material based on epoxy resin to the film by roll coating at 80 μππι, or applying vacuum to a dry film (BF-800, 70 μηι thickness, manufactured by Hitachi Chemical). Any of the methods by coating with a laminator may be used. Then, as shown in Fig. 4, an interlayer break 5 is formed.
上記の方法で形成された配線基板は， 図 4に示すように， 基板 1の上に， 表面が粗面化さ れた下層パターン 2が形成されている。 そして下層パターン 2の表面にはスズ置換めつきが 施されて， めっき層 4 (図 6参照） が形成されている。 そして， めっきされた下層パターン 4の上には， 層間絶縁層 5が積層されている。 尚， 図 4では， めっき層 4は下層パターン 2 や基板 1等よりも極めて薄いため図示されていない。 また， 下層パターン 2の表面部分を拡 大した図 6に示されるように， 下層パターン 2の表面が粗面化されて突起 3が形成され， 更 に， その突起 3の表面に凹凸状にめっき層 4が形成されている。 そして， めっき層 4は突起 3の側面にオーバ一ハング状に形成されている。 更に， 層間絶縁層 5の樹脂は凹凸状のめつ き層 4の間に入り込んでいる。 In the wiring board formed by the above method, a lower layer pattern 2 with a roughened surface is formed on the board 1 as shown in Fig. 4. Then, the surface of the lower layer pattern 2 is plated with tin to form a plating layer 4 (see Fig. 6). Then, on the plated lower layer pattern 4, an interlayer insulating layer 5 is laminated. In Fig. 4, the plating layer 4 is the lower layer pattern 2 It is not shown because it is extremely thinner than the substrate 1 or the like. In addition, as shown in Fig. 6 in which the surface portion of the lower layer pattern 2 is enlarged, the surface of the lower layer pattern 2 is roughened to form the projections 3, and the surface of the projections 3 is further plated in an uneven manner. Layer 4 has been formed. The plating layer 4 is formed on the side surface of the protrusion 3 in an overhanging shape. Furthermore, the resin of the interlayer insulating layer 5 penetrates between the unevenly-shaped mounting layers 4.
上記構成の配線基板では， 下層パターン 2がスズのめつき層 4に覆われているので， 酸化 皮膜が形成されにくくなつている。 従って， 下層パターン 2と層間絶縁層 5は酸化皮膜を介 することなく密着している。 これにより， 下層パターン 2と層間絶縁層 5とがより強固に密 着された配線基板が得られている。  In the wiring board having the above configuration, the lower layer pattern 2 is covered with the tin plating layer 4, so that an oxide film is less likely to be formed. Therefore, the lower layer pattern 2 and the interlayer insulating layer 5 are in close contact with each other without an oxide film. As a result, a wiring board in which the lower layer pattern 2 and the interlayer insulating layer 5 are more firmly adhered is obtained.
また， 上記構成の配線基板によれば， 図 6に示されるように， オーバーハング状に形成さ れためつき層 4の奥に層間絶縁層 5の樹脂が入り込んでいる。 従って， 後の工程で， 下層パ ターン 2から層間絶縁層 5を剥がす力が配線 に働いても， 突起 3の側面に形成されたォ 一バーハング状のめつき層 4の奥に入り込んだ層間絶縁層 5の樹脂が引つかかっているため 層間絶縁層 5は容易に剥がれない。 従って， 下層パターン 2と層間絶縁層 5との密着性は従 来の配線基板と比較してかなり高いものになる。 Further, according to the wiring board having the above configuration, as shown in FIG. 6, the resin of the interlayer insulating layer 5 penetrates into the back of the additional layer 4 because of the overhang. Therefore, in a later step, even if the force that peels off the interlayer insulating layer 5 from the lower layer pattern 2 acts on the wiring, the interlayer insulating layer 4 that penetrates into the overhang-shaped plating layer 4 formed on the side surface of the protrusion 3 Since the resin of layer 5 is hooked, interlayer insulating layer 5 cannot be easily peeled off. Therefore, the adhesion between the lower layer pattern 2 and the interlayer insulating layer 5 is considerably higher than that of the conventional wiring board.
さらに， スズ置換めつきの際における最適なめっき厚を調べるために， スズ置換めつきに よるめつき厚と， 下層パターン 2と層間絶縁層 5との密着性との関係の試験を行った。 この 試験は， 0〜0 . 3 μ πι厚の種々のめつき厚範囲內でスズ置換めつきを施した配線基板にリ フローの熱を加え， 膨れの発生率を測定をすることにより行った。 この試験の試験片として ， 携帯電話用の配線基板を使用し， リフローの温度を I Rリフローで最大 2 4 0 °Cとした。 そして， めっき厚は配線 ¾Kにおける巨視的な単位面積当たりのスズ量から計算し， 単位面 積当たりのスズ量はめつき時間により制御した。 図 5は， その結果を示すグラフである。 こ のグラフの縦軸はリフロー後の配線基板の膨れの発生率 （％) であり， 横軸はスズ置換めつ きのめつき厚 （/z m) である。 図 5によれば， めっき厚が 0 . 1 0〜0 . 1 3 /z mのとき， リフローによる膨れの発生率がほぼ 0 %になっている。 従って， このとき， 下層パターン 2 と層間絶縁層 5との密着性が最も高いことが分かる。 その理由として次のことが考えられる すなわち， もし， 0 . 1 0 μ πιよりも小さい場合， スズ置換めつきがまだ不十分な状態で ある。 従って， 下層パターン 2と層間絶縁層 5との密着性の効果が不十分なものとなる。 また， スズ置換めつきを行うと， スズが下層パターン 2に付着し， これに対応して下層パ ターン 2の銅がめっき液に溶解される。 このため， 図 3において， めっき厚が 0 . 1 3 μ ιη よりも大きい場合， 突起 3のうちスズに覆われていない部分の溶解が顕著になる。 これによ り， 突起 3が崩れやすくなるため， この状態で下層パターン 2に層間絶縁層 5を形成したと き， 下層パターン 2に形成された突起 3によるアンカ一効果が弱い。 従って， 下層パターン 2と層間絶縁層 5との密着性の効果が不十分なものとなる。 In addition, in order to investigate the optimal plating thickness during tin replacement plating, a test was performed on the relationship between the plating thickness due to tin replacement plating and the adhesion between the lower layer pattern 2 and the interlayer insulating layer 5. This test was carried out by applying reflow heat to a wiring board that had been tin-plated in various plating thickness ranges of 0 to 0.3 μππ, and measured the swelling rate. . As a test piece for this test, a wiring board for a mobile phone was used, and the reflow temperature was set to a maximum of 240 ° C by IR reflow. The plating thickness was calculated from the macroscopic amount of tin per unit area in the wiring ¾K, and the amount of tin per unit area was controlled by the plating time. Figure 5 is a graph showing the results. The vertical axis of this graph is the swelling rate (%) of the wiring board after reflow, and the horizontal axis is the plating thickness (/ zm) of the tin-substituted plate. According to Fig. 5, when the plating thickness is 0.10 to 0.13 / zm, the swelling rate due to reflow is almost 0%. Therefore, at this time, it can be seen that the adhesion between the lower layer pattern 2 and the interlayer insulating layer 5 is the highest. The following can be considered as the reason: If it is smaller than 0.10 μπι, the tin substitution plating is still insufficient. Therefore, the effect of the adhesion between the lower layer pattern 2 and the interlayer insulating layer 5 becomes insufficient. In addition, when tin substitution plating is performed, tin adheres to the lower layer pattern 2 and the lower layer pattern Turn 2 copper is dissolved in the plating solution. Therefore, in Fig. 3, when the plating thickness is larger than 0.13 μιη, the melting of the portion of the protrusion 3 that is not covered with tin becomes remarkable. As a result, the projections 3 are easily broken, and when the interlayer insulating layer 5 is formed on the lower layer pattern 2 in this state, the anchoring effect of the projections 3 formed on the lower layer pattern 2 is weak. Therefore, the effect of the adhesion between the lower layer pattern 2 and the interlayer insulating layer 5 becomes insufficient.
以上， 詳細に説明したように， 本実施形態の配線 の製造方法によれば， 下層パターン 2に厚さ 0 . 1 0〜0 . 1 3 mのスズ置換めつきを施したので， 下層パターン 2と層間絶 縁層 5とが強固に密着された 基板を得ることができる。 また， 本実施形態では， 粗面化 された下層パターン 2の表面に形成された突起 3の側面に凹凸状にめっき層 4が形成されて いることにより， 層間絶縁層 5が剥がれにくくなつているので， 下層パターン 2と層間絶縁 層 5とがより強固に密着された配線基板が提供されている。  As described above in detail, according to the wiring manufacturing method of the present embodiment, the lower layer pattern 2 is provided with a tin-substituted plating having a thickness of 0.10 to 0.13 m. A substrate in which the and the interlayer insulating layer 5 are firmly adhered can be obtained. Further, in this embodiment, the interlayer insulating layer 5 is hardly peeled off because the plating layer 4 is formed on the side surface of the projection 3 formed on the surface of the roughened lower layer pattern 2 in an uneven manner. Therefore, a wiring board in which the lower layer pattern 2 and the interlayer insulating layer 5 are more firmly adhered is provided.
尚， 本実施形態は単なる例示にすぎず， 本発明を何ら限定するものではない。 従って， 本 発明の要旨を逸脱しない範囲内での種々の変形， 改良が可能である。  Note that the present embodiment is merely an example and does not limit the present invention in any way. Therefore, various modifications and improvements can be made without departing from the gist of the present invention.
産業上の利用可能性 Industrial applicability
以上の説明からあきらかなように， 本発明によれば， 導体層表面と絶 ϋ ΐとの密着性を十 分なものとする配線基板の製造方法及び配線基板が提供されている。  As is apparent from the above description, according to the present invention, a method of manufacturing a wiring board and a wiring board that provide sufficient adhesion between the surface of the conductive layer and the conductor are provided.

Claims

請求の範囲 The scope of the claims
1 . 導体層の上に絶縁層を積層することよる配線 の製造方法において， 前記導体層の表 面を粗面化し， 粗面化された前記導体層の表面にスズ置換めつきを施し， その後その導体 層の上に前記絶縁層を積層することを特徴とする配線基板の製造方法。  1. In a method of manufacturing a wiring by laminating an insulating layer on a conductor layer, the surface of the conductor layer is roughened, and the roughened surface of the conductor layer is tin-plated. A method for manufacturing a wiring board, comprising: laminating the insulating layer on the conductor layer.
2 . 請求の範囲第 1項に記載する配線基板の製造方法において， 前記スズ置換めつきの際の めっき厚を 0 . 1 0〜0 . 1 3 μ ιηとすることを特徴とする配線基板の製造方法。  2. The method for manufacturing a wiring board according to claim 1, wherein the plating thickness at the time of the tin substitution plating is 0.10 to 0.13 μιη. Method.
3 . 導体層の上に絶縁層を積層してなる配線基板において， 前記導体層の表面が， 粗面化さ れているとともにスズめっきが施されてオーバ一ハング状をなしていることを特徴とする 配線基板。  3. A wiring board comprising an insulating layer laminated on a conductor layer, characterized in that the surface of the conductor layer is roughened and tin-plated to form an overhang. And the wiring board.
PCT/JP2000/004881 1999-08-02 2000-07-19 Production method of wiring board and wiring board WO2001010178A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/218323 1999-08-02
JP21832399A JP2001044627A (en) 1999-08-02 1999-08-02 Wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
WO2001010178A1 true WO2001010178A1 (en) 2001-02-08

Family

ID=16718059

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004881 WO2001010178A1 (en) 1999-08-02 2000-07-19 Production method of wiring board and wiring board

Country Status (2)

Country Link
JP (1) JP2001044627A (en)
WO (1) WO2001010178A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184006B1 (en) 2010-09-28 2012-09-19 삼성전기주식회사 Printed circuit board and manufacturing method thereof
JP7342445B2 (en) * 2019-06-19 2023-09-12 Tdk株式会社 Electronic component built-in board and manufacturing method thereof
EP4132235A4 (en) * 2020-03-30 2024-04-10 Mitsubishi Materials Corp Bonded body and insulating circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (en) * 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk Electrolytic copper foil for printed circuit board
JPH09246732A (en) * 1996-03-01 1997-09-19 Ibiden Co Ltd Multilayer printed wiring board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (en) * 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk Electrolytic copper foil for printed circuit board
JPH09246732A (en) * 1996-03-01 1997-09-19 Ibiden Co Ltd Multilayer printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2001044627A (en) 2001-02-16

Similar Documents

Publication Publication Date Title
KR101522031B1 (en) Conductive layers, laminate using the same and method for producing the same
JP4259024B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board manufactured thereby
JP4848451B2 (en) Method for manufacturing printed circuit board
WO2006016586A1 (en) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the manufacturing method
JP4629717B2 (en) Soft metal laminated film and method for producing the same
JP2003008199A (en) Method for roughening copper surface of printed wiring board and printed wiring board and its producing method
JP2000331537A (en) Copper foil for high density hyperfine wiring board
JP2002134864A (en) Wiring substrate and method of manufacturing the same
JP3735485B2 (en) Copper foil with resin film, and copper foil with resin using the same
WO2001010178A1 (en) Production method of wiring board and wiring board
JP3445678B2 (en) Multilayer flexible printed wiring board and method of manufacturing the same
JP2005039233A (en) Substrate having via hole and its producing process
KR20100010169A (en) Multi-layer printed circuit board and manufacturing method thereof
JP2788779B2 (en) Material board for circuit board
JPH11298120A (en) Manufacture of printed wiring board
JP4283497B2 (en) Method for manufacturing printed wiring board
JP2002124762A (en) Production method for multilayered printed wiring board
JP2002324968A (en) Method for manufacturing wiring board
JP2010028107A (en) Printed circuit board, and manufacturing method thereof
JP4097069B2 (en) Printed circuit board manufacturing method
JPH10303533A (en) Wiring forming method and double-layer board used for the method
JPH07273466A (en) Manufacturing method of multilayer-wiring board
KR101133049B1 (en) Method of manufacturing printed circuit board
JP3784978B2 (en) Manufacturing method of multilayer wiring board
JP3925449B2 (en) Tape carrier for semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase