WO2000035001A1 - Verfahren zur eingehäusung elektronischer bauelemente - Google Patents

Verfahren zur eingehäusung elektronischer bauelemente Download PDF

Info

Publication number
WO2000035001A1
WO2000035001A1 PCT/DE1999/003469 DE9903469W WO0035001A1 WO 2000035001 A1 WO2000035001 A1 WO 2000035001A1 DE 9903469 W DE9903469 W DE 9903469W WO 0035001 A1 WO0035001 A1 WO 0035001A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
housing
cavities
layer
cover
Prior art date
Application number
PCT/DE1999/003469
Other languages
English (en)
French (fr)
Inventor
Manfred Leiter
Kurt Weiblen
Bernhard Lucas
Frank Schatz
Thomas Beez
Juergen Seiz
Helmut Baumann
Gilbert Moersch
Herbert Olbrisch
Heinz Eisenschmid
Eberhard Moess
Joachim Dutzi
Andreas Kugler
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP99957956A priority Critical patent/EP1147553A1/de
Priority to JP2000587368A priority patent/JP2002532876A/ja
Publication of WO2000035001A1 publication Critical patent/WO2000035001A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Definitions

  • the invention relates to a method for housing electronic components such as Gunn diodes.
  • Gunn diodes are used to generate these radar waves. These are made of III-V semiconductor material such as GaAs or InP and generate a high-frequency electromagnetic wave when a DC voltage is applied.
  • the Gunn diode element for example, has a diameter of 70 ⁇ m and a thickness of 10 ⁇ m and is contacted on its top and bottom.
  • Such known Gunn diodes are usually completely enclosed and hermetically sealed by a housing consisting of a base part, a ceramic ring and a cover part.
  • the ceramic ring serves on the one hand as an insulator between the two poles of the diode and on the other hand to absorb mechanical contact and installation forces in the Use case.
  • a bonded gold foil (“Maltese cross") is used to make contact with the diode.
  • Such a housing must be produced in sequential process steps and is therefore expensive. Due to tolerances in the production processes and components, a relatively large spread of the high-frequency properties of the housed component is also not to avoid.
  • the method according to the invention for housing electronic components has the steps of forming a plurality of cavities on a housing substrate, equipping the cavities with the electronic components, sealing the cavities with a cover layer or a cover substrate and separating the components packaged in this way .
  • a large number of component housings can be produced simultaneously in one method, which considerably reduces the production costs.
  • the housing substrate can consist of semiconductor material, such as silicon, or of photostructurable glass. This has the advantage that the processing of silicon or photostructurable glass is technologically very well mastered and therefore very small manufacturing tolerances can be represented. This allows good reproducibility of the high-frequency properties to be achieved.
  • the 'process of the invention also allows housing of very small dimensions, which have a low load by differential thermal expansion of different materials.
  • Silicon, glass or glass ceramic material is also able to safely absorb the mechanical contact and installation forces that occur during use.
  • the housing substrate can be provided on its side facing away from the cover substrate or the cover layer with a metal layer which serves to contact the packaged electronic component. If the housing substrate consists of semiconductor material, the side of the housing substrate facing the cover substrate or the cover layer is advantageously provided with an insulating layer for insulating the two poles of the electronic component.
  • the cavities can be formed in the housing substrate as openings or only as flat cavities in the surface of the housing substrate.
  • the electronic components to be packaged are arranged on a component carrier layer in a number corresponding to the number of cavities formed in the housing substrate, the assembly step being carried out the cavities with the electronic components by joining the housing substrate and the component carrier layer.
  • the latter can be designed as a metal, in particular as a silver layer.
  • the lid substrate can consist of semiconductor material such as silicon.
  • the cover layer which can be used alternatively, can be formed from an organic dielectric into which contact holes are made. If the cover substrate consists of a conductive material, the component can advantageously be contacted by means of a microstructured contact spring which is attached to the side of the cover substrate facing the cavity. This ensures permanent and reliable contacting of the component.
  • the upward-facing side of the component can advantageously be contacted by means of a metal layer which is vapor-deposited or sputtered into a contact hole in the organic dielectric.
  • a photosensitive varnish is therefore particularly suitable as an organic dielectric, e.g. Polyimide or BCB (BenzoCycloButen).
  • the packaged electronic components can then be separated, for example by a sawing process, and are, for example, on one Film for further processing 'available "Blue-M tape mentioned.
  • insulator structures serving as side walls of the housing are exposed from the housing substrate, for example made of photosensitive glass, which correspond to the known ceramic ring.
  • these insulator structures can also be produced in large numbers in parallel and therefore inexpensively, for example by selective etching of the photostructurable glass, corresponding to the number of components to be packaged.
  • the cover substrate can first be joined to the housing substrate and then the component carrier layer with the components can be put on, or conversely, the component carrier layer can first be put together with the housing substrate and finally the cover substrate can be put on.
  • FIG. 1 is a schematic illustration to illustrate the method according to the invention
  • Figure 2 is a schematic view illustrating 'a variant of the inventive method
  • FIG. 3 shows a component housing with a deep cavity and a microstructured contact spring produced by the method according to the invention
  • FIG. 4 shows a component housing with the deep cavity and a cover layer formed from an organic dielectric, produced using the method according to the invention
  • FIG. 5 shows a component housing produced by the method according to the invention with a flat cavity and an organic dielectric as a cover layer;
  • FIG. 6 shows a component housing produced by the method according to the invention with a flat cavity and cover layer made of organic dielectric and additional back contacting
  • FIG. 7 shows the essential method steps of an exemplary embodiment of the method according to the invention.
  • FIG. 8 shows the essential method steps of a further exemplary embodiment of the method according to the invention.
  • FIG. 1 shows the housing substrate 2, which is already provided with cavities 6 for receiving the electronic components 8, for example Gunn diodes, and a cover substrate 4 to explain the method according to the invention for housing or packaging an electronic component Si wafers are formed; however, other materials such as photostructurable glass are also possible.
  • a regular two-dimensional arrangement of cavities 6 is introduced into the silicon surface by means of a photolithographic method and subsequent etching steps or micromechanical structuring methods known per se.
  • the size of the cavities depends on the size of the component to be packaged or any contact springs or the like. In the example shown in FIG. 1, the depth of the cavities is approximately one third of the thickness of the housing substrate 2. However, the cavity depth can also be less.
  • the housing substrate 2 For contacting a contact arranged on the underside of the component 8, which is already present in the cavity on the left, the housing substrate 2 can be provided on its underside with a conductive layer 3, the current of the conductive layer 3 flows to the underside of the electronic component 8 through the silicon package substrate.
  • the cavities 6 After the cavities 6 have been prepared, they are equipped with the components 8, whereupon the housing is closed by applying the cover substrate 4, which can likewise consist of silicon.
  • the cover substrate 4 For contacting a contact arranged on the upper side of the component or the diode 8, a contact spring produced by electrodeposition on the cover substrate 4 is preferably used, which is shown for example in FIG. 3 and is designated by reference number 9.
  • the cover substrate 4 After the cover substrate 4 has been placed and glued to the housing substrate 2, the individual packaged diodes can be separated, for example by sawing, and are then available for further processing.
  • the simultaneous production of a large number of housings results in considerable cost savings.
  • the individual component Housing are manufactured with great precision, so that "there is a good reproducibility of the dimensionally dependent high-frequency properties.
  • the small manufacturing tolerances also allow very small dimensions of the housing as a whole, whereby the mechanical stress due to different thermal expansion of different materials used in the housing during Operation remains low.
  • the insulating layer 5 shown in FIG. 1 can be omitted if the housing substrate 2 is formed from an insulating material such as photosensitive glass. Contacting the diode by means of the substrate material is then of course not possible.
  • FIG. 2 illustrates a variant of the method according to the invention for housing electronic components.
  • the housing substrate 2 a Si or glass wafer, is thinned in the central area and provided with openings there. The remaining thick substrate edge stabilizes the substrate and is used for handling purposes.
  • the openings 6 form the cavities for receiving the electronic components.
  • Insulating material 7, for example SiN or SiO 2 is applied to the walls of the openings, as can also be seen in FIG.
  • the components 8 in the method illustrated in FIG. 2 are on a component carrier layer 16, for example a GaAs Wafers arranged.
  • the wafer 16 forming the component carrier layer preferably has a smaller diameter than the Si wafer 2 forming the housing substrate, so that it can be accommodated in the middle, thinly etched region of the wafer.
  • the components 8 are preferably produced in a common process on the component carrier layer 16.
  • the assembly process for the cavities 6 with the components 8 then takes place by joining the component carrier wafer 16 with the Sübstrat wafer 2. This assembly variant simplifies the assembly process, which enables an overall even more cost-effective manufacturing process.
  • FIG. 3 shows a cross-sectional view of a first exemplary embodiment of a component housing produced using the method according to the invention.
  • a cavity 6 is formed in the silicon housing substrate 2 by micromechanical etching.
  • a component 8, such as a Gunn diode, is arranged in the cavity 6, the upper contact of which is contacted by means of a contact spring 9 that is micromechanically produced by galvanic metal deposition.
  • the cover substrate 4 is also made of half-liter material, such as silicon, and is used to supply power to the upper diode contact.
  • the lower diode contact is contacted by means of a conductive layer 3, for example made of metal, applied to the underside of the substrate by vapor deposition or sputtering.
  • An insulating layer 5 is provided to isolate both poles.
  • FIG. 4 shows a further exemplary embodiment of a component housing produced by means of the method according to the invention before the separation.
  • a deep cavity 6 is etched out in the housing substrate 2 and is equipped with the component 8.
  • the cover layer 4 is formed by an organic dielectric such as, for example, a photosensitive lacquer.
  • an etching pit is formed, by means of which a contact layer 11 made of evaporated or sputtered metal makes contact with the upper side of the diode.
  • FIG. 5 A further exemplary embodiment of a component housing produced by means of the method according to the invention before separation is shown in FIG. 5.
  • the cavity is designed only as a flat cavity.
  • the component 8 is contacted from below via the conductive substrate itself, while the electrical connection to the top of the component takes place via a contact layer 13 which, similar to the exemplary embodiment shown in FIG. 4, is formed in a recess in an organic dielectric serving as a cover layer 4 .
  • the housing substrate 2 for example, made of poorly conductive or non-conductive material such as photostructurable glass, so that a contact layer 15 is necessary for contacting the downward-facing diode front. This is vapor-deposited or sputtered into the housing substrate 2 after etching a contact hole.
  • FIG. 7 schematically shows the method steps of an exemplary embodiment of the method according to the invention.
  • FIG. 7a shows a component 8 located on a component carrier layer 16 representative of the large number of components located on the component carrier layer 16.
  • the component carrier layer 16 consists, for example, of silver.
  • FIG. 7b shows the state in the manufacturing process after the housing substrate has been joined to the component carrier layer 16.
  • the cover layer 4 consisting of an organic, photosensitive dielectric, for example BCB
  • FIG. 7c the cover layer 4
  • the component carrier layer 16 by means of an etching process or the like is removed and the remaining arrangement is cured, for example by heating (FIG. 7d).
  • contact holes are formed in the organic dielectric at the position of the respective components (FIG. 7e), for example by means of a photostructuring method or by means of a laser processing method, and the dielectric between the housings is removed if necessary.
  • FIG. 7f shows the state when a contact layer 11 for contacting the component 8 has been sputtered on through the contact hole.
  • the individual housed components are then separated by sawing or the like (FIG. 7g).
  • FIG. 8 schematically shows a further exemplary embodiment of the housing method according to the invention.
  • the housing substrate 20 is designed as a carrier layer from which insulator structures 21 are formed which correspond to the ceramic rings in the prior art.
  • the carrier layer 20 consists of a photo-structurable glass, which is available, for example, under the brand name Foturan ⁇ .
  • this carrier layer 20 is shown in cross section on the left and the photo mask 18 is shown in a top view on the right side.
  • the carrier layer 20 is first exposed and annealed by the mask 18 at the areas shown in broken lines. This defines the glass areas to be etched later.
  • a component carrier layer 16 is then added with the components 8 similar to that shown in FIG. 2, so that closed cavities 6 with the component elements 8 and contact springs 9 located therein are formed.
  • the sacrificial layer 4a is then etched away (FIG. 8g).
  • the housing components thus formed are separated by saws, for example, and are available for further processing.
  • An enlarged view of a finished, packed component is shown in FIG. 8i.
  • the method according to the invention enables the simultaneous production of a large number of housings for electronic components, including Contacting with high precision and low manufacturing costs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Manufacture Of Switches (AREA)

Abstract

Ein Verfahren zur Eingehäusung von elektronischen Bauelementen weist die Schritte: Ausbildung einer Mehrzahl von Hohlräumen (6) in einem Gehäusesubstrat (2; 20); Bestückung der Hohlräume (6) mit den elektronischen Bauelementen (8); Verschließen der Hohlräume (6) mit einer Deckschicht oder einem Deckelsubstrat (4) und Vereinzeln der so verpackten Bauelemente (8) auf. Dadurch wird eine kostengünstige gleichzeitige Herstellung einer Vielzahl von Bauelementgehäusen ermöglicht. Bei einer Variante des Verfahrens sind auch die Bauelemente auf einer Bauelementträgerschicht (16) angeordnet, wobei die Bestückung der Hohlräume (6) durch Aneinanderfügen von Gehäusesubstrat (2; 20) und Bauelementträgerschicht (16) erfolgt.

Description

Verfahren zur Eingehäusung elektronischer Bauelemente
Die Erfindung betrifft ein Verfahren zur Eingehäusung elektronischer Bauelemente wie etwa Gunn- Dioden.
Stand der Technik
Für ein Abstandsradar bei Kraftfahrzeugen (ACC = Adaptive Cruise Control) werden Radarwellen mit Frequenzen oberhalb 50 Gigaherz eingesetzt. Zur Erzeugung dieser Radarwellen kommen Gunn-Dioden zum Einsatz, die aus III-V-Halbleitermaterial wie GaAs oder InP bestehen und bei Anlegen einer Gleichspan- nung eine hochfrequente elektromagnetische Welle erzeugen. Das Gunn-Dioden-Ele ent hat beispielsweise einen Durchmesser von 70 um und eine Dicke von 10 um und wird auf seiner Ober- und Unterseite kontaktiert.
Solche bekannten Gunn-Dioden sind gewöhnlich von einem Gehäuse bestehend aus einem Bodenteil, einem Keramikring und einem Deckelteil vollständig umschlossen und hermetisch abgedichtet. Der Keramik- ring dient einerseits als Isolator zwischen den beiden Polen der Diode und andererseits zur Aufnahme von mechanischen Kontakt- und Einbaukräften im Einsatzfall. Zur Kontaktierung der Diode wird eine gebohdete Goldfolie („Malteserkreuz") eingesetzt. Ein derartiges Gehäuse muß in sequenziellen Prozeßschritten hergestellt werden und ist daher teuer. Aufgrund von Toleranzen der Herstellungsprozesse und Komponenten ist außerdem eine relativ starke Streuung der Hochfrequenzeigenschaften des einge- häusten Bauelementes nicht zu vermeiden.
Vorteile der Erfindung
Das durch Anspruch 1 definierte erfindungsgemäße Verfahren zur Eingehäusung von elektronischen Bauelementen weist die Schritte Ausbildung einer Mehr- zahl von Hohlräumen auf einem Gehäusesubstrat, Bestückung der Hohlräume mit den elektronischen Bauelementen, Verschließen der Hohlräume mit einer Deckschicht oder einem Deckelsubstrat und Vereinzeln der so verpackten Bauelemente auf. Mit dem er- findungsgemäßen Verfahren kann eine große Anzahl von Bauelementgehäusen in einem Verfahren gleichzeitig hergestellt werden, was die Herstellungskosten erheblich verringert.
Dabei kann das Gehäusesubstrat aus Halbleitermaterial, etwa Silicium, oder aus photostrukturierbarem Glas bestehen. Dies hat den Vorteil, daß die Pro- zεssierung von Silicium oder photostrukturierbarem Glas technologisch sehr gut beherrscht wird und da- her sehr geringe Fertigungstoleranzen darstellbar sind. Dadurch kann eine gute Reproduzierbarkeit der Hochfrequenzeigenschaften erreicht werden. Das 'erfindungsgemäße Verfahren ermöglicht außerdem Gehäuse mit sehr kleinen Abmessungen, die eine geringe Belastung durch unterschiedliche thermische Ausdehnung verschiedener Materialien aufweisen.
Silicium-, Glas- beziehungsweise Glaskeramikmaterial ist außerdem in der Lage, die bei der Verwendung auftretenden mechanischen Kontakt- und Einbau- kräfte sicher aufzunehmen.
Das Gehäusesubstrat kann auf seiner dem Deckel- substrat oder der Deckschicht abgewandten Seite mit einer Metallschicht versehen sein, die der Kontak- tierung des verpackten elektronischen Bauelementes dient. Besteht das Gehäusesubstrat aus Halbleitermaterial, so wird die dem Deckelsubstrat oder der Deckschicht zugewandte Seite des Gehäusesubstrats vorteilhaft mit einer Isolierschicht zur Isolierung der beiden Pole des elektronischen Bauelementes versehen.
Die Hohlräume können in dem Gehäusesubstrats als Durchbrüche oder nur als flache Hohlräume in der Gehäusesubstratoberflache ausgebildet werden.
Bei einer vorteilhaften Weiterbildung des erfin- dungsgemäßen Verfahrens sind die zu verpackenden elektronischen Bauelemente auf einer Bauelementträ- gerschicht in einer der Anzahl der in dem Gehäusesubstrat ausgebildeten Hohlräume entsprechenden Anzahl angeordnet, wobei der Schritt der Bestückung der Hohlräume mit den elektronischen Bauelementen durch Zusammenfügen des Gehäusesubstrats und der Bauelementträgerschicht erfolgt. Letztere kann als Metall, insbesondere als Silberschicht ausgebildet sein.
Das Deckelsubstrat kann aus Halbleitermaterial wie Silicium bestehen. Die alternativ verwendbare Deckschicht kann aus einem organischen Dielektrikum ge- bildet werden, in das Kontaktlöcher eingebracht werden. Besteht das Deckelsubstrat aus einem leitendem Material, so kann die Kontaktierung des Bauelementes vorteilhaft mittels einer mikrostrukturierten Kontaktfeder erfolgen, die an der dem Hohl- räum zugewandten Seite des Deckelsubstrats angebracht wird. Dadurch wird eine dauerhafte und zuverlässige Kontaktierung des Bauelements sichergestellt.
Besteht die Deckschicht aus einem organischen Dielektrikum, so kann eine Kontaktierung der nach oben weisenden Seite des Bauelementes vorteilhaft mittels einer Metallschicht erfolgen, die in ein Kontaktloch in dem organischen Dielektrikum aufge- dampft oder aufgesputtert ist. Als organisches Dielektrikum eignet sich daher besonders ein photosen- sitiver Lack, z.B. Polyimid oder BCB (BenzoCycloButen) .
Die verpackten elektronischen Bauelemente können dann beispielsweise durch einen Sägeprozeß vereinzelt werden und stehen beispielsweise auf einer „Blue-TapeM genannten Folie zur weiteren Verarbeitung' zur Verfügung.
Gemäß einer weiteren vorteilhaften Verfahrensvari- ante werden als Seitenwände des Gehäuses dienende Isolatorstrukturen aus dem Gehäusesubstrat, beispielsweise aus photosensitivem Glas, freigelegt, die dem bekannten Keramikring entsprechen. Diese Isolatorstrukturen können jedoch auch in großer Zahl entsprechend der Anzahl der zu verpackenden Bauelemente parallel und somit kostengünstig beispielsweise durch selektives Ätzen des photostruk- turierbaren Glases hergestellt werden.
Zur Fertigstellung des Bauelementgehäuses kann zuerst das Deckelsubstrat mit dem Gehäusesubstrat zusammengefügt werden und anschließend die Bauelementträgerschicht mit den Bauelementen aufgesetzt werden oder umgekehrt zunächst die Bauelementträ- gerschicht mit dem Gehäusesubstrat zusammengefügt werden und am Schluß das Deckelsubstrat aufgesetzt werden.
Figuren
Weitere Vorteile der Erfindung werden anhand der Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen deutlich, in denen
Figur 1 eine schematische Darstellung zur Illustration des erfindungsgemäßen Verfahrens ist; Figur 2 eine schematische Darstellung zur Illustration' einer Variante des erfindungsgemäßen Verfahrens ist;
Figur 3 ein nach dem erfindungsgemäßen Verfahren hergestelltes Bauelementgehäuse mit tiefem Hohlraum und mikrostrukturierter Kontaktfeder zeigt;
Figur 4 ein mit dem erfindungsgemäßen Verfahren hergestelltes Bauelementgehäuse mit tiefem Hohlraum und einer aus organischem Dielektrikum gebildeten Deckschicht zeigt;
Figur 5 ein nach dem erfindungsgemäßen Verfahren hergestelltes Bauelementgehäuse mit flachem Hohlraum und organischem Dielektrikum als Deckschicht zeigt;
Figur 6 ein nach dem erfindungsgemäßen Verfahren hergestelltes Bauelementgehäuse mit flachem Hohlraum und Deckschicht aus organischem Dielektrikum und zusätzlicher Rückkontaktierung zeigt,
Figur 7 die wesentlichen Verfahrensschritte eines Ausführungsbeispiels der erfindungsgemäßen Verfahrens zeigt;
Figur 8 die wesentlichen Verfahrensschritte eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens zeigt.
Ausführungsbeispiele Figur 1 zeigt zur Erläuterung des erfindungsgemäßen Verfahrens zur Eingehäusung oder Verpackung eines elektronischen Bauelementes das Gehäusesubstrat 2, das schon mit Hohlräumen 6 zur Aufnahme der elektronischen Bauelemente 8, beispielsweise Gunn- Dioden versehen ist, sowie ein Deckelsubstrat 4. Das Gehäusesubstrat 2 kann beispielsweise durch einen Si-Wafer gebildet sein; andere Materialien wie etwa photostrukturierbares Glas sind jedoch ebenfalls möglich. Mittels eines photolithograpischen Verfahrens und nachfolgenden Ätzschritten oder an sich bekannten mikromechanischen Strukturierverfahren wird eine regelmäßige zweidimensionale Anord- nung von Hohlräumen 6 in die Siliciumoberfl che eingebracht. Die Größe der Hohlräume richtet sich nach der Größe des zu verpackenden Bauelements beziehungsweise etwaiger Kontaktfedern oder dergleichen. In dem in Figur 1 gezeigten Beispiel beträgt die Tiefe der Hohlräume ungefähr ein Drittel der Dicke des Gehäusesubstrates 2. Die Hohlraumtiefe kann jedoch auch geringer sein. Andererseits ist es auch möglich, den Hohlraum als durchgängige Öffnung in dem Gehäusesubstrat auszubilden, wie beispiels- weise in den Figuren 2 bis 4 oder 7 dargestellt ist.
Zur Kontaktierung eines auf der Unterseite des Bauelementes 8, das im Hohlraum links bereits vorhan- den ist, angeordneten Kontaktes kann das Gehäusesubstrat 2 an seiner Unterseite mit einer leitfähigen Schicht 3 versehen sein, wobei der Strom von der leitfähigen Schicht 3 zur Unterseite des elektronischen Bauelements 8 durch das Silicium- Gehäusesubstrat fließt. Zur Isolierung gegenüber dem Deckelsubstrat 4, über die vorteilhaft die Kon- taktierung eines an der Oberseite des Bauelementes befindlichen Kontaktes erfolgt, ist auf der Oberseite dem Gehäusesubstrat 2 eine isolierende Schicht 5, beispielsweise aus Siliciumoxid oder Si- liciumnitrid vorgesehen. Diese wird vorzugsweise vor dem Ätzen der Hohlräume 6 aufgebracht.
Nach Präparierung der Hohlräume 6 werden diese mit den Bauelementen 8 bestückt, woraufhin das Gehäuse durch Aufbringen des Deckelsubstrats 4, das eben- falls aus Silicium bestehen kann, geschlossen wird. Zur Kontaktierung eines auf der Oberseite des Bauelementes beziehungsweise der Diode 8 angeordneten Kontaktes wird vorzugsweise eine durch galvanische Abscheidung auf dem Deckelsubstrat 4 hergestellte Kontaktfeder verwendet, die beispielsweise in Figur 3 gezeigt und mit Bezugszeichen 9 bezeichnet ist. Nach Aufsetzen und Verkleben des Deckelsubstrats 4 auf das Gehäusesubstrat 2 können die einzelnen verpackten Dioden beispielsweise durch Sägen verein- zeit werden und stehen dann einer weiteren Verarbeitung zur Verfügung. Gegenüber dem herkömmlichen Verfahren, bei dem jedes Gehäuse einzeln mit feinmechanischen Methoden hergestellt wird, ergibt sich aufgrund der gleichzeitigen Herstellung einer gro- ßen Anzahl von Gehäusen eine erhebliche Kosteneinsparung. Da die Silicium-Ätztechnik hohe Genauigkeiten erlaubt, können die einzelnen Bauelementge- häuse mit großer Präzision gefertigt werden, so daß sich" eine gute Reproduzierbarkeit der von den Abmessungen abhängigen Hochfrequenzeigenschaften ergibt. Die geringen Fertigungstoleranzen erlauben auch sehr kleine Abmessungen des Gehäuses insgesamt, wodurch die mechanische Belastung durch unterschiedliche thermische Ausdehnung verschiedener bei dem Gehäuse verwendeter Materialien während des Betriebes gering bleibt.
Es sei erwähnt, daß die in Figur 1 gezeigte Isolierschicht 5 entfallen kann, wenn das Gehäusesubstrat 2 aus einem isolierenden Material wie etwa photosensitive Glas ausgebildet ist. Eine Kontak- tierung der Diode mittels des Substratmaterials ist dann natürlich nicht möglich.
Figur 2 illustriert eine Variante des erfindungsgemäßen Verfahrens zur Eingehäusung elektronischer Bauelemente. Das Gehäusesubstrat 2, ein Si- oder Glaswafer, wird im mittleren Bereich abgedünnt und dort mit Durchbrüchen versehen. Der verbleibende dicke Substratrand stabilisiert das Substrat und dient Handhabungszwecken. Die Durchbrüche 6 bilden die Hohlräume zur Aufnahme der elektronischen Bauelemente. An den Wänden der Durchbrüche ist Isoliermaterial 7, beispielsweise SiN oder Si02 aufgebracht, wie auch Figur 7 zu entnehmen ist. Im Gegensatz zu der oben anhand Figur 1 erläuterten Ver- fahrensvariante sind die Bauelemente 8 bei dem in Figur 2 illustrierten Verfahren auf einer Bauele- mentträgerschicht 16, beispielsweise einem GaAs- Wafer angeordnet. Der die Bauelementträgerschicht bildende Wafer 16 hat vorzugsweise einen kleineren Durchmesser als der das Gehäusesubstrat bildende Si-Wafer 2, damit er in dem mittleren dünn geätzten Bereich des Wafers Platz findet. Vorzugsweise werden die Bauelemente 8 in einem gemeinsamen Prozeß auf der Bauelementträgerschicht 16 hergestellt. Der Bestückungsvorgang der Hohlräume 6 mit den Bauelementen 8 erfolgt dann durch Aneinanderfügen des Bauelementräger-Wafers 16 mit dem Sübstrat-Wafer 2. Durch diese Verfahrensvariante wird der Bestük- kungsvorgang vereinfacht, wodurch ein insgesamt noch kostengünstigeres Herstellungsverfahren ermöglicht wird.
Figur 3 zeigt in Querschnittsansicht ein erstes Ausführungsbeispiel eines mit dem erfindungsgemäßen Verfahren hergestellten Bauelementgehäusεs . In das Gehäusesubstrat 2 aus Silicium ist ein Hohlraum 6 durch mikromechanisches Ätzen ausgebildet. In dem Hohlraum 6 ist ein Bauelement 8 wie eine Gunn-Diode angeordnet, deren oberer Kontakt mittels einer durch galvanische Metallabscheidung mikromechanisch hergestellten Kontaktfeder 9 kontaktiert ist. Das Deckelsubstrat 4 ist ebenfalls aus Halblεiter ate- rial wie etwa Silicium und dient der Stromversorgung des oberen Diodenkontaktes . Der untere Diodenkontakt wird mittels einer an der Substratunterseite durch Aufdampfen oder Sputtern aufgebrachten leitfähigen Schicht 3, beispielsweise aus Metall, kontaktiert. Zur Isolation beider Pole ist eine isolierende Schicht 5 vorgesehen. Figur 4 zeigt ein weiteres Ausführungsbeispiel eines mittels des erfindungsgemäßen Verfahrens hergestellten Bauelementgehäuses vor der Vereinzelung. Wie bei dem in Figur 3 gezeigten Ausführungsbeispiel ist in dem Gehäusesubstrat 2 ein tiefer Hohlraum 6 herausgeätzt, der mit dem Bauelement 8 bestückt wird. Bei dem in Figur 4 gezeigten Ausführungsbeispiel wird die Deckschicht 4 durch ein or- ganisches Dielektrikum wie beispielsweise einen photosensitiven Lack gebildet. In diesem ist eine Ätzgrube ausgeformt, mittels welcher eine Kontaktschicht 11 aus aufgedampftem oder aufgesputtertem Metall einen Kontakt zur Diodenoberseite herstellt.
Ein weiteres Ausführungsbeispiel eines mittels des erfindungsgemäßen Verfahrens hergestellten Bauelementgehäuses vor dem Vereinzeln ist in Figur 5 gezeigt. Im Gegensatz zu den in Figuren 3 und 4 ge- zeigten Ausführungsbeispiel ist der Hohlraum nur als flacher Hohlraum ausgebildet. Das Bauelement 8 wird von unten über das leitfähige Substrat selbst kontaktiert, während die elektrische Verbindung zur Oberseite des Bauelementes über eine Kontaktschicht 13 erfolgt, die, ähnlich dem in Figur 4 gezeigten Ausführungsbeispiel, in einer Ausnehmung in einem als Deckschicht 4 dienenden organischen Dielektrikum ausgebildet ist.
Bei dem in Figur 6 gezeigten weiteren Ausführungs- beispiel eines mittels des erfindungsgemäßen Verfahrens hergestellten Bauelementgehäuses besteht das Gehäusesubstrat 2 beispielsweise aus schlecht leitendem oder nichtleitendem Material wie etwa photostrukturierbarem Glas, so daß eine Kontaktschicht 15 zur Kontaktierung der nach unten weisen- den Diodenvorderseite notwendig ist. Diese wird nach Ätzen eines Kontaktloch.es in das Gehäusesubstrat 2 aufgedampft oder aufgesputtert.
Figur 7 zeigt schematisch die Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens. Figur 7a zeigt ein sich auf einer Bauelementträgerschicht 16 befindliches Bauelement 8 repräsentativ für die Vielzahl auf der Bauεlement- trägerschicht 16 befindlichen Bauelemente. Bei dem hier illustrierten erfindungsgemäßen Ausführungsbeispiel besteht die Bauelementträgerschicht 16 beispielsweise aus Silber. Darüber ist das Gehäusesubstrat 2 gezeigt, in die durch Ätzen bereits Hohlräume 6, die als Durchbrüche ausgebildet sind, präpariert wurden, wobei an den Rändεrn der Durchbrüche Isoliermaterial 7, beispielsweise bestehend aus SiN, Si02 aufgebracht wurde.
Figur 7b zeigt den Zustand im Herstellungsprozeß nach dem Fügen des Gehäusesubstrats auf die Bauelementträgerschicht 16. Dann wird die Deckschicht 4, bestehend aus einem organischen, photosensitiven Dielektrikum, beispielsweise BCB aufgebracht (Figur 7c) , bevor die Bauelementträgerschicht 16 durch ei- nen Ätzprozeß oder dergleichen entfernt wird und die verbleibende Anordnung beispielsweise durch Erhitzen ausgehärtet wird (Figur 7d) . Daraufhin werden in dem organischen Dielektrikum an der Position der jeweiligen Bauelemente Kontaktlöcher ausgeformt (Figur 7e) , beispielsweise durch ein Photostrukturierungsverfahren oder mittels Laserbearbeitungsverfahren, und gegεbenenfalls das Dielektrikum zwischen den Gehäusen entfernt.
Figur 7f zeigt den Zustand, wenn eine Kontakt- schicht 11 zur Kontaktierung des Bauelements 8 durch das Kontaktloch aufgesputtert wurde. Daraufhin werden die einzelnen eingehäusten Bauelemente durch Sägen oder dergleichen vereinzelt (Figur 7g) .
Figur 8 zeigt schematisch ein weiteres Ausführungsbeispiel des erfindungsgemäßen Eingehäusungsverfah- rens . Im Gegensatz zu den unter Bezugnahme auf die Figuren 1 bis 7 beschriebenen Verfahren ist das Gehäusesubstrat 20 als einε Trägεrschicht ausgebil- det, aus der Isolatorstrukturen 21 gebildet werden, die den Keramikringen im Stand der Technik entsprechen. Die Trägerschicht 20 besteht aus einem photo- strukturierbarεn Glas, das bεispiεlsweise unter dem Markennamen Foturan© erhältlich ist. In Figur 8a bis 8d links ist diese Trägerschicht 20 im Querschnitt und auf der rechten Seite die Photomaske 18 in Aufsicht gezeigt. Wie in Figur 8a gezeigt ist, wird die Trägerschicht 20 zunächst durch die Maskε 18 an den gestrichelt dargestellten Bereichen be- lichtet und getempert. Damit werden die später zu ätzenden Glasbereiche festgelegt. Daraufhin wird eine beidseitige Metallisierung aufgebracht und die Metallisiεrung 22 auf dεr Vorderseite strukturiert (Figur 8b) . Es verbleiben somit kreisförmige nicht- metallisierte Bereiche auf der Obersεite des Glas- wafers 20, durch welche kreisförmige Löcher 23 in den Glaswafer 20 geätzt werden, wie in Figur 8c schematisch gezeigt ist. Anschließend wird die Rückseitenmetallisierung entfernt (Figur 8d) . Daraufhin wird die so strukturierte Trägerschicht 20 an eine mit einer Opferschicht 4a vεrsehenen Trä- gerschicht 4 angefügt. An der Innenseite der Trägerschicht 4 sind jeweils mikrostrukturierte Kontaktfedern 9 angebracht. Bei dem in Figur 8f gezeigten Vεrfahrensschritt sind die in Verfahrεns- schritt 8a belichteten Glasbereiche weggeätzt, so daß von der Trägerschicht nur noch ringförmige Isolatorstrukturen 21 aus Glas übrigbleiben, die den Keramikringen 32 beim Stand der Technik entsprechen. Daraufhin wird eine Bauelementträgerschicht 16 mit den Bauelementen 8 ähnlich wie in Figur 2 gezeigt angefügt, so daß abgeschlossene Hohlräume 6 mit den darin befindlichen Bauelemεntεn 8 und Kon- taktfedern 9 gebildet werden. Anschließend wird die Opferschicht 4a weggeätzt (Figur 8g) . Schließlich werden die so gebildeten mit Gehäuse versehenen Bauelemente etwa durch Sägen vereinzelt und stehen zur Weiterverarbeitung zur Verfügung. Eine vergrößerte Ansicht eines fertigen gepackten Bauelementes ist in Figur 8i gezeigt.
Das erfindungsgεmäße Verfahren ermöglicht die gleichzeitige Herstellung einer großen Zahl von Gehäusen für elektronische Bauelemente einschließlich Kontaktierung mit hoher Präzision und geringen Herstellungskosten.

Claims

Patentansprüche
1. Verfahren zur Eingehäusung von elektronischen Bauelementen, aufweisend die Schritte:
- Ausbildung einer Mehrzahl von Hohlräumen (6) in einem Gehäusesubstrat (2; 20)
- Bestückung der Hohlräume (6) mit den elektronischen Bauelementen (8) , - Verschließen der Hohlräume (6) mit einem Deckel- substrat oder einer Deckschicht (4) , und
- Vereinzεln der so verpackten Bauelemente (8) .
2. Verfahren nach Anspruch 1, dadurch gekennzeich- net, daß das Gehäusesubstrat (2) aus Halbleiterma- tεrial, insbesondere Silicium besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Gehäusesubstrat (2) auf sei- ner dem Deckelsubstrat oder der Deckschicht (4) abgewandten Seite mit einer Metallschicht (3) versehen wird, die zur Kontaktierung der elektronischen Bauelemente (8) dient.
4. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das Gehäusesubstrat (2) auf seiner dem Deckelsubstrat oder der Deckschicht (4) zugewandten Seite mit einer Isolierschicht (5) versehen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäusesubstrat (2) aus photostrukturierbarem Glas besteht.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Hohlräume (6) durch Ätzen mittels Photostrukturierung hergestellt werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Hohlräume (6) als Durchbrüche durch das Gehäusesubstrat (2) ausgebildet werden.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in dem Gehäusesubstrat (2) flache Hohlräume (6) zur Aufnahme der elektronischen Bauelemente (8) ausgebildet werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf einer Bauelement- Trägerschicht (16) eine der Anzahl der auf dem Gehäusesubstrat (2) ausgebildeten Hohlräume (6) entsprechende Anzahl von Bauelementen (8) aufgebracht wird und der Schritt der Bestückung der Hohlräume (6) mit den elektronischen Bauelementen (8) durch Zusammenfügen des Gehäusesubstrats (2) mit der Bauelementträgerschicht (16) ausgeführt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, ' daß die Bauelementträgerschicht (16) eine Me- tallschicht, insbesondere eine Silberschicht ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das elektronische Bauelement (8) eine Diode, insbesondere eine Gunn- Diode ist.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß das Deckelsubstrat (4) aus Halbleitermaterial, insbesondere Silicium besteht, das der Kontaktiεrung eines Anschlusses der elektronischen Bauelemente (8) dient.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß zur Kontaktierung der elektronischen Bauelemente (8) Kontaktfedern (9) an dem Deckelsubstrat (4) angebracht werdεn.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Kontaktfedern (9) durch galvanische Metallabscheidung hergestellt werden.
15. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Deckschicht (4) aus einem organischen Dielektrikum gebildet wird.
16. Verfahren nach Anspruch 15, dadurch gekenn- zeichnet, daß das organische Dielεktrikum ein pho- tosensitiver Lack ist und jeweils ein Kontakt (11) zur Herstellung einer elektrischen Verbindung mit einem Anschluß des jeweiligen Bauelementes (8) durch Ätzen von Kontaktlöchern durch den photosen- sitiven Lack und Aufbringen einer Metallschicht an- gebracht wird.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die verpackten Bauelemente (8) durch Sägen vereinzelt werden.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß das Gehäusesubstrat
(20) als isolierende Trägerschicht ausgebildet ist, wobei die Hohlräume (6) von aus dem Gehäusesubstrat (20) freigelεgten Isolatorstrukturen (21) umschlossen werden, daß auf einer Bauelementträgerschicht (16) die Bauelemente (8) aufgebracht werden, und die Bestückung der Hohlräume mit den Bauelementen (8) durch Aneinandεrfügen von Bauelεmentträger- schicht (16) , Isolatorstrukturen (21) und Deckelsubstrat (4) erfolgt.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß zunächst das Deckelsubstrat (4) und das Gehäusesubstrat (20) zusammengefügt werden, dann die separaten Isolatorstrukturen (21) ausgebildet werden und anschließend die Bauelementträgerschicht (16) mit den elektronischen Bauelεmenten (8) angefügt wird.
20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß zunächst die Bauelementträgerschicht (16) und das Gehäusesubstrat (20) zusammengefügt, dann die separaten Isolatorstrukturen (21) ausgebildet werden und anschließend das Deckelsubstrat (4) angefügt wird.
21. Verfahren nach einem der Ansprüchε 18 bis 20, dadurch gekennzeichnet, daß das Gehäusesubstrat
(20) als Trägerschicht aus photostrukturierbarem Glas besteht und diε separaten Isolatorstrukturen (21) mittels selektiven Ätzens des Glases freigelegt werden.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß das Deckεlsubstrat (4) mit Kontaktfe- dern (9) zur Kontaktierung von elektrischen Anschlüssen der elektronischen Bauelεmente (8) versehen ist.
23. Verfahren nach Anspruch 22, dadurch gekenn- zeichnet, daß die Kontaktfedern (9) durch galvanische Metallabscheidung hergestellt werden.
PCT/DE1999/003469 1998-12-07 1999-10-30 Verfahren zur eingehäusung elektronischer bauelemente WO2000035001A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP99957956A EP1147553A1 (de) 1998-12-07 1999-10-30 Verfahren zur eingehäusung elektronischer bauelemente
JP2000587368A JP2002532876A (ja) 1998-12-07 1999-10-30 電子的な構成素子をケーシング封入する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19856331A DE19856331B4 (de) 1998-12-07 1998-12-07 Verfahren zur Eingehäusung elektronischer Bauelemente
DE19856331.0 1998-12-07

Publications (1)

Publication Number Publication Date
WO2000035001A1 true WO2000035001A1 (de) 2000-06-15

Family

ID=7890209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003469 WO2000035001A1 (de) 1998-12-07 1999-10-30 Verfahren zur eingehäusung elektronischer bauelemente

Country Status (4)

Country Link
EP (1) EP1147553A1 (de)
JP (1) JP2002532876A (de)
DE (1) DE19856331B4 (de)
WO (1) WO2000035001A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038999A1 (de) * 2000-08-10 2002-03-21 Bosch Gmbh Robert Gehäuse für ein elektronisches Bauelement
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021839A (en) * 1975-10-16 1977-05-03 Rca Corporation Diode package
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
EP0085607A2 (de) * 1982-02-02 1983-08-10 Thomson-Csf Verfahren zur gleichzeitigen Produktion von Hyperfrequenzdioden mit eingebauter Einkapselung und nach diesem Verfahren hergestellte Dioden

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595338A (en) * 1979-01-12 1980-07-19 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit
FR2589629B1 (fr) * 1985-11-05 1987-12-18 Radiotechnique Compelec Composant opto-electronique pour montage en surface et son procede de fabrication
JPH01134956A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置の組立方法
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH02303147A (ja) * 1989-05-18 1990-12-17 Hitachi Chem Co Ltd 半導体素子搭載用配線板及びその製造法並びに該配線板を用いた半導体装置
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP3447025B2 (ja) * 1995-07-31 2003-09-16 日本インター株式会社 表面実装型電子部品及びその製造方法
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021839A (en) * 1975-10-16 1977-05-03 Rca Corporation Diode package
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
EP0085607A2 (de) * 1982-02-02 1983-08-10 Thomson-Csf Verfahren zur gleichzeitigen Produktion von Hyperfrequenzdioden mit eingebauter Einkapselung und nach diesem Verfahren hergestellte Dioden

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E. BASSOUS: "bonding together surfaces coated with silicon dioxide", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 19, no. 7, December 1976 (1976-12-01), new york, pages 2777 - 2778, XP002131952 *

Also Published As

Publication number Publication date
DE19856331A1 (de) 2000-06-08
JP2002532876A (ja) 2002-10-02
DE19856331B4 (de) 2009-01-02
EP1147553A1 (de) 2001-10-24

Similar Documents

Publication Publication Date Title
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
DE69532951T2 (de) Struktur mit kavitäten und herstellungsverfahren für solch eine struktur
DE602004012590T2 (de) Verfahren und systeme zum versehen von mems-vorrichtungen mit einer oberkappe und oberen erfassungsplatte
EP2170763B1 (de) Verfahren zur herstellung von leiterbahnbrücken und bauteil mit leitfähiger schicht
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
EP1274648B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
WO2001046664A2 (de) Verfahren zur herstellung mikromechanischer strukturen
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102008040521A1 (de) Verfahren zur Herstellung eines Bauelements, Verfahren zur Herstellung einer Bauelementanordnung, Bauelement und Bauelementanordnung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102004022178B4 (de) Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
DE102007043526B4 (de) Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE10141867A1 (de) Halbleitersensor für dynamische Grössen mit beweglichen Elektroden und Festelektroden auf einem Unterstützungssubstrat
DE102004028927A1 (de) Beschleunigungssensor
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
WO2000035001A1 (de) Verfahren zur eingehäusung elektronischer bauelemente
DE10256116B4 (de) Elektronisches Bauteil und Verfahren zur Herstellung desselben
EP2285733B1 (de) Verfahren zur herstellung von chips
DE19918671B4 (de) Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
EP4057317A1 (de) Gekapseltes mems-schaltelement, vorrichtung und herstellungsverfahren
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips
DE102009046081B4 (de) Eutektische Bondung von Dünnchips auf einem Trägersubstrat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999957956

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 587368

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1999957956

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09857673

Country of ref document: US