JP2002532876A - 電子的な構成素子をケーシング封入する方法 - Google Patents

電子的な構成素子をケーシング封入する方法

Info

Publication number
JP2002532876A
JP2002532876A JP2000587368A JP2000587368A JP2002532876A JP 2002532876 A JP2002532876 A JP 2002532876A JP 2000587368 A JP2000587368 A JP 2000587368A JP 2000587368 A JP2000587368 A JP 2000587368A JP 2002532876 A JP2002532876 A JP 2002532876A
Authority
JP
Japan
Prior art keywords
substrate
component
layer
casing
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000587368A
Other languages
English (en)
Inventor
ライター マンフレート
ヴァイブレン クルト
ルーカス ベルンハルト
シャッツ フランク
ベーツ トーマス
ザイツ ユルゲン
バウマン ヘルムート
メルシュ ギルバート
オルブリッシュ ヘルベルト
アイゼンシュミート ハインツ
メス エバーハルト
ドゥッツィ ヨアヒム
クーグラー アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2002532876A publication Critical patent/JP2002532876A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Manufacture Of Switches (AREA)

Abstract

(57)【要約】 電子的な構成素子をケーシング封入する方法は、複数の中空室（６）をケーシング基板（２；２０）に形成し、中空室（６）に電子的な構成素子（８）を装着し、中空室（６）をカバー基板またはカバー層（４）によって閉鎖し、こうしてパッケージングした構成素子（８）を個別化するというステップを有している。これによって、多数の構成素子ケーシングの、廉価な同時の製造が可能となる。方法の変化形では、構成素子が構成素子支持体層（１６）上に配置されていてもよい。この場合、中空室（６）への装着は、ケーシング基板（２；２０）と構成素子支持体層（１６）とを互いに接合することによって行われる。

Description

【発明の詳細な説明】
【０００１】 背景技術 本発明は、たとえばガンダイオードのような電子的な構成素子をケーシング封
入する方法に関する。
【０００２】 自動車における車間距離レーダ（ＡＣＣ＝順応型自動速度制御：Ａｄａｐｔｉ
ｖｅ Ｃｒｕｉｓｅ Ｃｏｎｔｒｏｌ）のためには、５０ギガヘルツよりも高い
周波数を備えたレーダ波が使用される。このレーダ波を発生させるためにガンダ
イオードが使用される。このガンダイオードは、ガリウムひ素またはインジウム
りんのようなＩＩＩ−Ｖ族半導体材料から成っていて、直流電圧の印加時に高周
波数の電磁波を発生する。ガンダイオード素子は、たとえば７０μｍの直径と１
０μｍの厚さとを有していて、上面と下面とで接触接続される。
【０００３】 通常、このような既知のガンダイオードは、底部部分と、セラミックスリング
とカバー部分とから成るケーシングによって完全に取り囲まれていて、密閉され
ている。セラミックスリングは、一方ではダイオードの両極の間の絶縁体として
働き、他方では挿入時における機械的な接触力および組付け力を吸収するために
働く。ダイオードを接触接続させるために、ボンディングされた金シート（「マ
ルタクロス：Ｍａｌｔｅｓｅｒｋｒｅｕｚ」）が使用される。このような形式の
ケーシングはシーケンシャルプロセスステップで製造されなければならないので
高価である。さらに、製造プロセスおよび構成素子の誤差に基づき、ケーシング
封入された構成素子の高周波数特性の比較的激しいばらつきを回避することがで
きない。
【０００４】 発明の利点 請求項１によって規定された、電子的な構成素子をケーシング封入する本発明
による方法は、複数の中空室をケーシング基板に形成し、中空室に電子的な構成
素子を装着し、中空室をカバー基板またはカバー層によって閉鎖し、こうしてパ
ッケージングした構成素子を個別化するというステップを有している。本発明に
よる方法によって、大きな個数の構成素子ケーシングを１回の方法で同時に製造
することができる。これによって、製造コストが著しく削減される。
【０００５】 この場合、ケーシング基板は、たとえばシリコンのような半導体材料または光
構造化可能なガラスから成っていてよい。このことは、プロセスがシリコンまた
は光構造化可能なガラスによって工業技術的に極めて良好に支配され、したがっ
て、極めて僅かな製造誤差が実現可能であるという利点を有している。これによ
って、高周波数特性の良好な再現可能性を達成することができる。
【０００６】 さらに、本発明による方法によって、種々異なる材料の、互いに異なる熱膨張
による負荷が僅かとなる極めて小さな寸法を備えたケーシングが可能となる。
【０００７】 さらに、シリコン材料、ガラス材料もしくはガラスセラミックス材料は、使用
時に生ぜしめられる機械的な接触力および組付け力を確実に吸収することができ
る。
【０００８】 ケーシング基板には、カバー基板またはカバー層とは反対の側に、パッケージ
ングされた電子的な構成素子の接触接続に役立つ金属層を設けることができる。
ケーシング基板が半導体材料から成っていると、有利には、ケーシング基板の、
カバー基板またはカバー層に面した側に、電子的な構成素子の両極を絶縁するた
めの絶縁層が設けられる。
【０００９】 中空室は、ケーシング基板に貫通孔として形成されてもよいし、ケーシング基
板上面における扁平なもしくは浅い中空室としてのみ形成されてもよい。
【００１０】 本発明による方法の有利な変化形では、パッケージングしたい電子的な構成素
子が、ケーシング基板に形成された中空室の数に相当する数で構成素子支持体層
上に配置されており、この場合、中空室への電子的な構成素子の装着のステップ
が、ケーシング基板と構成素子支持体層との接合によって行われる。構成素子支
持体層は、金属、特に銀層として形成することができる。
【００１１】 カバー基板は、シリコンのような半導体材料から成っていてよい。選択的に使
用可能なカバー層は有機誘電体から形成することができ、この有機誘電体にはコ
ンタクト孔が形成される。カバー基板が導電性の材料から成っていると、構成素
子の接触接続を、微細構造化されたコンタクトばねによって有利に行うことがで
きる。このコンタクトばねは、カバー基板の、中空室に面した側に形成される。
これによって、構成素子の、永久的なかつ確実な接触接続が保証される。
【００１２】 カバー層が有機誘電体から成っていると、構成素子の、上方に向けられた面の
接触接続を金属層によって有利に行うことができる。この金属層は、有機誘電体
に設けられたコンタクト孔内に真空蒸着されているかまたはスパッタリングされ
ている。したがって、有機誘電体として、感光性のラッカ、たとえばポリイミド
またはＢＣＢ（ベンゾシクロブテン）が特に適している。
【００１３】 その後、パッケージングされた電子的な構成素子は、たとえばソーイングプロ
セスによって個別化することができ、たとえば「ブルーテープ：Ｂｌｕｅ−Ｔａ
ｐｅ」と呼ばれるシートにおいて後続の処理に提供される。
【００１４】 さらに有利な方法変化形によれば、たとえば感光性のガラス製のケーシング基
板から成る、公知のセラミックスリングに相当する、ケーシングの側壁として役
立つ絶縁構造体が露出される。しかし、この絶縁構造体は、パッケージングした
い構成素子の個数に相応して平行に大きな個数でも製作することができ、したが
って、たとえば光構造化可能なガラスの選択的なエッチングによって廉価に製作
することができる。
【００１５】 構成素子ケーシングを完成させるために、まず、カバー基板をケーシング基板
と接合することができ、次いで、構成素子を備えた構成素子支持体層を載着する
ことができるかまたは逆にまず、構成素子支持体層をケーシング基板と接合する
ことができ、最後に、カバー基板を載着することができる。
【００１６】 実施例の説明 以下に、本発明の実施例を図面につき詳しく説明する。
【００１７】 図１には、電子的な構成素子をケーシング封入（Ｅｉｎｇｅｈａｅｕｓｕｎｇ
）またはパッケージングする本発明による方法を説明するために、ケーシング基
板２とカバー基板４とが示してある。ケーシング基板２には、電子的な構成素子
８、たとえばガンダイオードを収容するための中空室６がすでに設けられている
。ケーシング基板２は、たとえばシリコンウェーハにによって形成されていてよ
い。しかし、たとえば光構造化可能なガラスのような別の材料も同じく可能であ
る。フォトリソグラフィ法および後続のエッチングステップまたは自体公知のマ
イクロマシニング技術による構造化法によって、中空室６の規則的な二次元の配
置形式がシリコン表面に形成される。中空室６のサイズは、パッケージングした
い構成素子８もしくは考えられ得るコンタクトばねまたはこれに類するもののサ
イズに関連している。図１に示した例では、中空室の深さは、ケーシング基板２
の厚さの約１／３に寸法設定されている。しかし、中空室深さは、より小さく寸
法設定されていてもよい。他方では、たとえば図２〜図４または図７に示したよ
うに、中空室を、一貫して延びる開口としてケーシング基板２に形成することも
可能である。
【００１８】 左側の中空室６内にすでに存在している構成素子８の下面に配置されたコンタ
クトを接触接続させるために、ケーシング基板２の下面に導電層３を設けること
ができる。この場合、電流は導電層３から電子的な構成素子８の下面に向かって
シリコンケーシング基板２を通って流れる。構成素子８の上面に位置するコンタ
クトの接触接続が有利に行われるカバー基板４に対する絶縁のために、ケーシン
グ基板２の上面には、たとえばケイ素酸化物またはケイ素窒化物から成る絶縁層
５が設けられている。この絶縁層５は、有利には中空室６をエッチングする前に
被着される。
【００１９】 中空室６を準備した後、この中空室６に構成素子８が装着される。その後、ケ
ーシングが、同じくシリコンから成っていてよいカバー基板４の載着によって閉
鎖される。構成素子８もしくはダイオードの上面に配置されたコンタクトを接触
接続させるために、有利には電気めっきによる析出によってカバー基板４に製作
されたコンタクトばねが使用される。このコンタクトばねは、たとえば図３に符
号９で示してある。カバー基板４をケーシング基板２上に載置しかつ接着した後
、パッケージングされた個々のダイオードが、たとえばソーイングによって個別
化され、その後、後続の処理に提供され得る。各ケーシングが精密機械技術によ
る方法によって個々に製造される慣用の方法に比べて、大きな個数のケーシング
を同時に製造することに基づき著しいコスト節約が得られる。シリコンエッチン
グ技術には高い精度が認められているので、個々の構成素子ケーシングは大きな
精度を備えて製造することができ、これによって、寸法に関連した高周波数特性
の良好な再現可能性が得られる。製造誤差が僅かであることによって、ケーシン
グの、極めて小さな寸法も全体的に可能となる。これによって、ケーシングにお
いて使用される種々異なる材料の、互いに異なる熱膨張による運転の間の機械的
な負荷が小さく保たれる。
【００２０】 当然ながら、ケーシング基板２が、たとえば光に対して敏感な、つまり感光性
のガラスのような絶縁性の材料から形成されている場合には、図１に示した絶縁
層５を不要にすることができる。この場合、当然ながら、基板材料によるダイオ
ードの接触接続は不可能となる。
【００２１】 図２には、電子的な構成素子をケーシング封入する本発明による方法の変化形
が示してある。シリコンウェーハまたはガラスウェーハから成るケーシング基板
２は、中間の領域で肉薄に形成されていて、そこに貫通孔を備えている。残りの
肉厚の基板縁部は基板を安定化させていて、操作のために役立つ。貫通孔は、電
子的な構成素子８を収容するための中空室６を成している。貫通孔の壁には、図
７からも知ることができるように、絶縁材料、たとえば窒化ケイ素（ＳｉＮ）ま
たは二酸化ケイ素（ＳｉＯ２）が被着されている。図１につき上述した方法とは
異なり、図２に示した方法における構成素子８は構成素子支持体層１６、たとえ
ばガリウムひ素ウェーハ上に配置されている。構成素子支持体層１６を形成する
ウェーハが、ケーシング基板２を形成するシリコンウェーハよりも小さな直径を
有していて、このシリコンウェーハ２の、肉薄にエッチングされた中間の領域に
適合されると有利である。有利には、構成素子８は共通のプロセスで構成素子支
持体層１６上に製作される。その後、中空室６への構成素子８の装着工程が、構
成素子支持体ウェーハ１６と基板ウェーハ２とを互いに接合することによって行
われる。この方法変化形によって装着工程が簡単になる。これによって、全体的
にさらに廉価な製造法が可能となる。
【００２２】 図３には、本発明による方法によって製造された構成素子ケーシングの第１実
施例が横断面図で示してある。シリコンから成るケーシング基板２には、中空室
６がマイクロマシニング技術によるエッチングによって形成されている。中空室
６内には、ガンダイオードのような構成素子８が配置されている。この構成素子
８の上側のコンタクトは、電気メッキによる金属析出によってマイクロマシニン
グ技術により製作されたコンタクトばね９によって接触接続されている。カバー
基板４は、たとえばシリコンのような半導体材料から同じく形成されていて、上
側のダイオードコンタクトへの電流供給に役立つ。下側のダイオードコンタクト
は、基板下面に真空蒸着またはスパッタリングによって被着された、たとえば金
属から成る導電層３によって接触接続される。両極を絶縁するために絶縁層５が
設けられている。
【００２３】 図４には、本発明による方法によって製造された、個別化する前の構成素子ケ
ーシングの別の実施例が示してある。図３に示した実施例と同様に、ケーシング
基板２には、構成素子８が装着される深い中空室６がエッチングされている。図
４に示した実施例では、カバー層４が、たとえば感光性のラッカのような有機誘
電体によって形成される。この有機誘電体にはエッチング溝が成形されている。
このエッチング溝によって、真空蒸着されたまたはスパッタリングされた金属か
ら成るコンタクト層１１が、ダイオード上面のためのコンタクトを形成している
。
【００２４】 図５には、本発明による方法によって製造された、個別化する前の構成素子ケ
ーシングの別の実施例が示してある。図３および図４に示した実施例に比べて、
中空室６は扁平な中空室としてしか形成されていない。構成素子８は下方から導
電層３自体によって接触接続されるのに対して、構成素子８の上面への電気的な
接続はコンタクト層１３によって行われる。このコンタクト層１３は、図４に示
した実施例に類似して、カバー層４として働く有機誘電体に設けられた切欠き内
に形成されている。
【００２５】 図６に示した、本発明による方法によって製造された構成素子ケーシングの別
の実施例では、ケーシング基板２が、たとえば光構造化可能なガラスのような劣
導電性のまたは非導電性の材料から成っているので、下方に向けられたダイオー
ド前面の接触接続のためにコンタクト層１５が必要となる。このコンタクト層１
５は、コンタクト孔のエッチングの後にケーシング基板２に真空蒸着されるかま
たはスパッタリングされる。
【００２６】 図７には、本発明による方法の実施例の方法ステップが概略的に示してある。
図７ａには、構成素子支持体層１６上に位置する１つの構成素子８が、構成素子
支持体層１６上に位置する複数の構成素子の代表として示してある。ここに図示
した本発明による実施例では、構成素子支持体層１６が、たとえば銀から成って
いる。この構成素子支持体層１６の上方には、エッチングによって貫通孔として
形成されている中空室６がすでに準備されたケーシング基板２が図示してある。
この場合、貫通孔の縁部には、たとえば窒化ケイ素または二酸化ケイ素から成る
絶縁材料７が被着されている。
【００２７】 図７ｂには、ケーシング基板２を構成素子支持体層１６に接合した後の製造プ
ロセスにおける状態が示してある。その後、感光性の有機誘電体、たとえばＢＣ
Ｂ（ベンゾシクロブテン）から成るカバー層４が被着され（図７ｃ参照）、次い
で、構成素子支持体層１６がエッチングプロセスまたはこれに類するものによっ
て除去され、残りの構造体が、たとえば加熱によって硬化させられる（図７ｄ参
照）。
【００２８】 その後、有機誘電体内の各構成素子８の位置に、たとえば光構造化法またはレ
ーザ加工法によってコンタクト孔が成形され（図７ｅ参照）、場合によっては、
ケーシングの間の誘電体が除去される。
【００２９】 図７ｆには、構成素子８をコンタクト孔によって接触接続させるために、コン
タクト層１１がスパッタリングされた場合の状態が示してある。その後、ケーシ
ング封入された個々の構成素子８が、ソーイングまたはこれに類することによっ
て個別化される（図７ｇ参照）。
【００３０】 図８には、本発明によるケーシング封入法の別の実施例が概略的に示してある
。図１〜図７に関連して説明した方法とは異なり、ケーシング基板２０は支持体
層として形成されている。この支持体層２０からは、公知先行技術においてセラ
ミックスリングに相当する絶縁構造体２１が形成される。支持体層２０は、光構
造化可能なガラスから成っている。このガラスは、たとえば商標名フォチュラン
（Ｆｏｔｕｒａｎ）で入手可能である。図８ａ〜図８ｄの左側には、支持体層２
０が横断面図で示してあり、右側には、フォトマスク１８が平面図で示してある
。図８ａに示したように、支持体層２０はまずフォトマスク１８によって、ハッ
チングして図示した領域で露光されかつポストベークされる。これによって、あ
とでエッチングしたいガラス領域が確定される。その後、両面の金属化層２２が
被着され、この金属化層２２が前面で構造化される（図８ｂ参照）。したがって
、金属化されていないに円形の領域がガラスウェーハ２０の上面に残り、図８ｃ
に概略的に示したように、前記領域によって円形の孔２３がガラスウェーハ２０
にエッチングされる。次いで、裏面金属化層が除去される（図８ｄ参照）。その
後、こうして構造化された支持体層２０が、犠牲層４ａを備えた支持体層４に接
合される。この支持体層４の内面には、それぞれ微細構造化されたコンタクトば
ね９が形成される。図８ｆに示した方法ステップでは、図８ａに示した方法ステ
ップで露光されたガラス領域がエッチング除去されるので、支持体層２０のうち
、公知先行技術においてはセラミックスリングに相当する、ガラスから成る環状
の絶縁構造体２１しかもう残っていない。その後、構成素子８を備えた構成素子
支持体層１６が、図２に示した事例と同様に接合され、これによって、内在する
構成素子８とコンタクトばね９とを備えた閉鎖された中空室６が形成される。次
いで、犠牲層４ａがエッチング除去される（図８ｇ参照）。最後に、こうして形
成された、ケーシングを備えた構成素子が、たとえばソーイングによって個別化
され、後続の処理に提供される。完全にパッケージングされた構成素子の拡大図
が図８ｉに示してある。
【００３１】 本発明よる方法によって、電子的な構成素子のためのケーシングを大きな個数
で同時に、しかも高い精度を備えた接触接続を含めて製造することができると共
に、製造コストを少なくすることができる。
【図面の簡単な説明】
【図１】 本発明による方法を説明するための概略図である。
【図２】 本発明による方法の変化形を説明するための概略図である。
【図３】 深い中空室と、微細構造化されたコンタクトばねとを備えた、本発明による方
法に基づき製造された構成素子ケーシングを示す図である。
【図４】 深い中空室と、有機誘電体から形成されたカバー層とを備えた、本発明による
方法に基づき製造された構成素子ケーシングを示す図である。
【図５】 扁平な中空室と、カバー層としての有機誘電体とを備えた、本発明による方法
に基づき製造された構成素子ケーシングを示す図である。
【図６】 扁平な中空室と、有機誘電体から成るカバー層と、付加的な背後接触接続部と
を備えた、本発明による方法に基づき製造された構成素子ケーシングを示す図で
ある。
【図７】 本発明による方法の実施例の重要な方法ステップを示す図である。
【図８】 本発明による方法の別の実施例の重要な方法ステップを示す図である。
【符号の説明】
２ ケーシング基板、 ３ 導電層、 ４ カバー基板またはカバー層、 ４
ａ 犠牲層、 ５ 絶縁層、 ６ 中空室または貫通孔、 ７ 絶縁材料、 ８
構成素子、 ９ コンタクトばね、 １１ コンタクト層、 １３ コンタク
ト層、 １５ コンタクト層、 １６ 構成素子支持体層、 １８ フォトマス
ク、 ２０ 支持体層、 ２１ 絶縁構造体、 ２２ 金属化層、 ２３ 孔
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１２月６日（２０００．１２．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルンハルト ルーカス ドイツ連邦共和国 ベジッヒハイム ツェ ーエンダーシュトラーセ ２ (72)発明者 フランク シャッツ ドイツ連邦共和国 コルンヴェストハイム テルシュトラーセ 29 (72)発明者 トーマス ベーツ ドイツ連邦共和国 ヴァインスベルク ア ウグスト−レプレ−シュトラーセ ７ (72)発明者 ユルゲン ザイツ ドイツ連邦共和国 ヴェルツハイム バウ ムブリューテ 11 (72)発明者 ヘルムート バウマン ドイツ連邦共和国 ゴーマリンゲン テオ ドール−フォンターネ−シュトラーセ １ (72)発明者 ギルバート メルシュ ドイツ連邦共和国 シュツツトガルト シ ャルシュトラーセ 28 (72)発明者 ヘルベルト オルブリッシュ ドイツ連邦共和国 ルーテスハイム ホル ダーシュトラーセ 26 (72)発明者 ハインツ アイゼンシュミート ドイツ連邦共和国 シュツツトガルト ル ートヴィヒスハーフェナー シュトラーセ ７ (72)発明者 エバーハルト メス ドイツ連邦共和国 ムルハルト ルートヴ ィッヒ−ベック−シュトラーセ ６ (72)発明者 ヨアヒム ドゥッツィ ドイツ連邦共和国 ヴァイスアッハ レル ヒェンシュトラーセ 18／２ (72)発明者 アンドレアス クーグラー ドイツ連邦共和国 アルフドルフ テック シュトラーセ 13 【要約の続き】

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 電子的な構成素子をケーシング封入する方法において、当該
    方法が、以下のステップ： −複数の中空室（６）をケーシング基板（２；２０）に形成し、 −中空室（６）に電子的な構成素子（８）を装着し、 −中空室（６）をカバー基板またはカバー層（４）によって閉鎖する、 を有していることを特徴とする、電子的な構成素子をケーシング封入する方法。
  2. 【請求項２】 ケーシング基板（２）が、半導体材料、特にシリコンから成
    っている、請求項１記載の方法。
  3. 【請求項３】 ケーシング基板（２）の、カバー基板またはカバー層（４）
    とは反対の側に、電子的な構成素子（８）の接触接続のために役立つ金属層（３
    ）を設ける、請求項１または２記載の方法。
  4. 【請求項４】 ケーシング基板（２）の、カバー基板またはカバー層（４）
    に面した側に絶縁層（５）を設ける、請求項２から４までのいずれか１項記載の
    方法。
  5. 【請求項５】 ケーシング基板（２）が、光構造化可能なガラスから成って
    いる、請求項１記載の方法。
  6. 【請求項６】 中空室（６）を、光構造化によるエッチングによって製作す
    る、請求項２から５までのいずれか１項記載の方法。
  7. 【請求項７】 中空室（６）を、ケーシング基板（２）を貫通する貫通孔と
    して形成する、請求項１から６までのいずれか１項記載の方法。
  8. 【請求項８】 ケーシング基板（２）に、電子的な構成素子（８）を収容す
    るための扁平な中空室（６）を形成する、請求項１から６までのいずれか１項記
    載の方法。
  9. 【請求項９】 構成素子支持体層（１６）上に、ケーシング基板（２）に形
    成した中空室（６）の数に相当する数の構成素子（８）を被着させ、中空室（６
    ）への電子的な構成素子（８）の装着のステップを、ケーシング基板（２）と構
    成素子支持体層（１６）との接合によって実施する、請求項１から８までのいず
    れか１項記載の方法。
  10. 【請求項１０】 構成素子支持体層（１６）が、金属層、特に銀層である、
    請求項９記載の方法。
  11. 【請求項１１】 電子的な構成素子（８）が、ダイオード、特にガンダイオ
    ードである、請求項１から１０までのいずれか１項記載の方法。
  12. 【請求項１２】 カバー基板（４）が、電子的な構成素子（８）の接続部の
    接触接続に役立つ半導体材料、特にシリコンから成っている、請求項１から１１
    までのいずれか１項記載の方法。
  13. 【請求項１３】 電子的な構成素子（８）を接触接続させるために、コンタ
    クトばね（９）をカバー基板（４）に設ける、請求項１０から１２までのいずれ
    か１項記載の方法。
  14. 【請求項１４】 コンタクトばね（９）を電気メッキによる金属析出によっ
    て製作する、請求項１３記載の方法。
  15. 【請求項１５】 カバー層（４）を有機誘電体から形成する、請求項１から
    １１までのいずれか１項記載の方法。
  16. 【請求項１６】 有機誘電体が、感光性のラッカであり、各構成素子（８）
    の接続部との電気的な接続を形成するためのそれぞれ１つのコンタクト（１１）
    を、感光性のラッカによるコンタクト孔のエッチングと、金属層の被着とによっ
    て設ける、請求項１５記載の方法。
  17. 【請求項１７】 パッケージングした構成素子（８）をソーイングによって
    個別化する、請求項１から１６までのいずれか１項記載の方法。
  18. 【請求項１８】 ケーシング基板（２０）を絶縁性の支持体層として形成し
    、この場合、中空室（６）を、ケーシング基板（２０）から露出した絶縁構造体
    （２１）によって取り囲み、構成素子支持体層（１６）上に構成素子（８）を被
    着させ、中空室（６）への構成素子（８）の装着を、構成素子支持体層（１６）
    と、絶縁構造体（２１）と、カバー基板（４）とを互いに接合することによって
    行う、請求項１から１７までのいずれか１項記載の方法。
  19. 【請求項１９】 まず、カバー基板（４）とケーシング基板（２０）とを接
    合し、その後、別個の絶縁構造体（２１）を形成し、次いで、構成素子支持体層
    （１６）を電子的な構成素子（８）と接合する、請求項１８記載の方法。
  20. 【請求項２０】 まず、構成素子支持体層（１６）とケーシング基板（２０
    ）とを接合し、その後、別個の絶縁構造体（２１）を形成し、次いで、カバー基
    板（４）を接合する、請求項１８記載の方法。
  21. 【請求項２１】 ケーシング基板（２０）が支持体層として、光構造化可能
    なガラスから成っており、別個の絶縁構造体（２１）をガラスの選択的なエッチ
    ングによって露出させる、請求項１８から２０までのいずれか１項記載の方法。
  22. 【請求項２２】 カバー基板（４）が、電子的な構成素子（８）の電気的な
    接続部を接触接続させるためのコンタクトばね（９）を備えている、請求項２１
    記載の方法。
  23. 【請求項２３】 コンタクトばね（９）を電気メッキによる金属析出によっ
    て製作する、請求項２２記載の方法。
JP2000587368A 1998-12-07 1999-10-30 電子的な構成素子をケーシング封入する方法 Pending JP2002532876A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19856331.0 1998-12-07
DE19856331A DE19856331B4 (de) 1998-12-07 1998-12-07 Verfahren zur Eingehäusung elektronischer Bauelemente
PCT/DE1999/003469 WO2000035001A1 (de) 1998-12-07 1999-10-30 Verfahren zur eingehäusung elektronischer bauelemente

Publications (1)

Publication Number Publication Date
JP2002532876A true JP2002532876A (ja) 2002-10-02

Family

ID=7890209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587368A Pending JP2002532876A (ja) 1998-12-07 1999-10-30 電子的な構成素子をケーシング封入する方法

Country Status (4)

Country Link
EP (1) EP1147553A1 (ja)
JP (1) JP2002532876A (ja)
DE (1) DE19856331B4 (ja)
WO (1) WO2000035001A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038999A1 (de) * 2000-08-10 2002-03-21 Bosch Gmbh Robert Gehäuse für ein elektronisches Bauelement
US9847235B2 (en) 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595338A (en) * 1979-01-12 1980-07-19 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH02303147A (ja) * 1989-05-18 1990-12-17 Hitachi Chem Co Ltd 半導体素子搭載用配線板及びその製造法並びに該配線板を用いた半導体装置
JPH0945813A (ja) * 1995-07-31 1997-02-14 Nippon Inter Electronics Corp 表面実装型電子部品及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021839A (en) * 1975-10-16 1977-05-03 Rca Corporation Diode package
US4040078A (en) * 1976-05-11 1977-08-02 Bell Telephone Laboratories, Incorporated Opto-isolators and method of manufacture
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
FR2520931B1 (fr) * 1982-02-02 1986-12-12 Thomson Csf Procede collectif de fabrication de diodes hyperfrequences avec encapsulation incorporee et diodes obtenues par ce procede
FR2589629B1 (fr) * 1985-11-05 1987-12-18 Radiotechnique Compelec Composant opto-electronique pour montage en surface et son procede de fabrication
JPH01134956A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置の組立方法
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595338A (en) * 1979-01-12 1980-07-19 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH02303147A (ja) * 1989-05-18 1990-12-17 Hitachi Chem Co Ltd 半導体素子搭載用配線板及びその製造法並びに該配線板を用いた半導体装置
JPH0945813A (ja) * 1995-07-31 1997-02-14 Nippon Inter Electronics Corp 表面実装型電子部品及びその製造方法

Also Published As

Publication number Publication date
DE19856331A1 (de) 2000-06-08
WO2000035001A1 (de) 2000-06-15
DE19856331B4 (de) 2009-01-02
EP1147553A1 (de) 2001-10-24

Similar Documents

Publication Publication Date Title
US7552532B2 (en) Method for hermetically encapsulating a component
US7026223B2 (en) Hermetic electric component package
US8432007B2 (en) MEMS package and method for the production thereof
EP1962344B1 (en) Electronic device packages and methods of formation
US3984620A (en) Integrated circuit chip test and assembly package
US4625561A (en) Silicon capacitive pressure sensor and method of making
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US6998533B2 (en) Electronic device and method of manufacturing same
EP0156757A2 (en) Capacitive pressure sensor with low parasitic capacitance
US5264075A (en) Fabrication methods for silicon/glass capacitive absolute pressure sensors
EP0252929A1 (en) ELECTRICALLY CHANGEABLE PIEZOELECTRIC HYBRID CAPACITOR.
JP2005501405A (ja) 電子部品の作製方法
JPH10502493A (ja) 三次元回路装置の製造方法
JP2011131309A5 (ja) 半導体パッケージの製造方法及び半導体パッケージ
US20110233694A1 (en) Manufacturing method of electronic device package, electronic device package, and oscillator
EP1898462A2 (en) Semiconductor apparatus
US8642465B2 (en) Method for manufacturing and making planar contact with an electronic apparatus, and correspondingly manufactured apparatus
JP2866167B2 (ja) 接着された接触を有する多層トランスデューサおよびその接着方法
CN1128342C (zh) 制造振动结构陀螺的方法
JP2002532876A (ja) 電子的な構成素子をケーシング封入する方法
US20130241012A1 (en) Eutectic bonding of thin chips on a carrier substrate
JPH06310615A (ja) 半導体容器形成方法と半導体基板積載圧電体振動子
US20090015107A1 (en) Packaging for piezoelectric resonator
JP2002261568A (ja) 圧電振動子収納用パッケージ
JP2001127576A (ja) 圧電振動子用パッケージの構造及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100721