WO2000023852A1

WO2000023852A1 - Montre electronique economique et procede d'utilisation de ladite montre

Info

Publication number: WO2000023852A1
Application number: PCT/JP1999/005782
Authority: WO
Inventors: Hiroyuki Kihara
Original assignee: Citizen Watch Co., Ltd.
Priority date: 1998-10-20
Filing date: 1999-10-20
Publication date: 2000-04-27
Also published as: US6542440B1; EP1041462A4; EP1041462A1

Description

明細書

節電型電子時計及び電子時計の操作方法

産業上の利用分野

本発明は発振回路、分周回路、駆動回路等の電子回路を有し、内蔵の電池電源によって動作する電子時計に関する。

背景技術

電源と電子回路を備えた電子時計、特に基準時間源に水晶発振回路を用いたものが今日では広く普及している。図 4はそのような電子時計の外観の一例で、

( a ) は指針駆動式時計で、時針 1、分針 2、秒針 3によって時刻を表示し、

( b ) はデジタル式時計で数字により時、分、秒やカレンダ一を表示する。

使用者はリュウズ 4を 4 aのように引き出し、これを回して針合わせして使用を始める。長時間使用して時刻の表示がずれてきたら、随時、リュウズ 4を操作して針位置を修正する。

一般に電子時計は、針合わせの便宜のため、リュウズ 4を 4 a位置に引き出すとリユウズに連動するスィツチが働いて、直ちに運針が停止するように構成されている。従って普通に行われる針合わせの手順は、秒針が 1 2時を指した時にリユウズ 4を引き出して運針を止め、必要ならリユウズを回して時分針を合わせ、ラジオゃテレビの時報に合わせてリュウズ 4を押し込むことによつて運針を開始させるのである。こうして秒針まで正確に合わせることができる。

このような電子時計の構成を図 5のプロック図に示す。 5は基準時間信号を発生する発振回路で、一般に水晶振動子 6を用いた水晶発振回路である。発振出力は 2段の第 1分周回路 7、第 2分周回路 8を通って秒針の駆動に適する 1 H zまで分周される。分周出力は波形整形回路 9を経て駆動回路 1 0に加えられ、モ一夕 1 1のコイルを励磁して指針 1 2を動かす。図示してないが、モータ 1 1 と指針 1 2は歯車列で連結されている。

電源回路として定電圧回路 1 3が設けられ、電池による電源電圧 V D D、 V S Sに接続されて、電池電圧よりも低い電圧 V r e gを発生する。図示のごとく、発振回路 5と第 1分周回路 7が定電圧回路 1 3の出力電圧 V r e gによって駆動され、第 2分周回路 8以降の回路は V r e gでなく電池電圧によって駆動される。このように発振回路 5と第 1分周回路 7を特設の定電圧回路 1 3で駆動するのは、これらの部分が扱う信号の周波数が高いので、駆動電圧を低くして消費電力を低減させるためと、時計の精度を決定する発振回路を、電池電圧が低下しても変動しない定電圧回路 1 3の出力電圧 V r e gによって安定に動作させるためである。

スィッチ S Wは、先の図 4のリュウズ 4 と連動する構造になっている。すなわち、リュウズを押し込んで時計を使用している状態では、図 5のスィッチ片 1 4 はオン接点 1 5から離れている。スィッチ片 1 4は電源電圧 V D Dに接続され、オン接点 1 5は Nチャネル ' トランジスタ T r 1を介して電源電圧 V S Sに接続されている。

T r 1はゲ一卜を V D Dに接続してあるので常時導通している。トランジスタ T r 1 はプルダウン抵抗であって、ォン接点 1 5の電位を V S Sに引き下げている。オン接点 1 5は第 2分周回路 8のリセット端子 Rに接続してあり、低電位であるから第 2分周回路 8はリセットされずに動作を続けている。

使用者が針合わせのためリユウズを図 4の 4 aのように引き出すと、図 5のスイッチ片 1 4はリュウズ 4に連動してオン接点 1 5に接続される。するとオン接点 1 5の電位が V S Sから V D Dに上がって、第 2分周回路 8のリセッ卜端子 R に有効な信号が加わるので、第 2分周回路 8からの信号の出力が止まつてモータ 1 1が駆動されなくなり、指針 1 2が停止する。

この状態で使用者が針合わせしてリュウズを押し込むと、スィッチ片 1 4がォン接点 1 5から離れ、オン接点 1 5の電位すなわち第 2分周回路 8のリセット端子 Rに加わる電圧が V S Sに下がり、発振回路 5と第 1分周回路 7は引き続き駆動状態にあつたので、第 2分周回路 8はリセットが解除されると直ちに信号の出力動作を再開し、モータ 1 1が駆動されて指針 1 2が動き始める。

このように、リユウズを引き出した時に針が止まるのは針合わせするのに便利であり、また、モータが駆動されないので時計の消費電力を大幅に低下させることができるから、これを用いれば時計が使用者の手に渡る前に電池が消耗するのを防ぐことができる。このため、工場や流通過程で在庫になる期間や時計店で展示している期間は、リユウズを引き出して針を止めておくことが行われる。リュウズを引き出して針を止めれば、消費電流が減つて電池の消耗を押さえることができるが、その状態でも発振回路や第 1分周回路は動作を続けて電流を消費している。そのため、時計が使用者の手に渡るまでにたまたま長期間を要した場合など、無視できない程度に電池が消耗することがある。

そこで一層の節電を目指して、リュウズを引き出した時に針だけでなく発振回路ゃ分周回路まで停止することが考えられるが、安易にそうするわけには行かない。通常、発振回路に使われるのは固有振動数が約 3 2 k H zの水晶振動子であるが、いったん停止した振動子を新たに励振すると、振動が成長して正常に計時が行われるまでに時間がかかる。これでは針合わせしてリユウズを押し込ん時、回路が正常な動作を始めるまでに時間がかかり、リュウズ押し込み後、正確に 1 秒後に運針が始まらず、正しく針合わせすることができない。

本発明の出願人らは、先に特願昭 5 2— 4 6 4 5 3号（特公昭 6 1 - 3 7 5 8 5号）により、リュウズを引き出した時に運針だけでなく発振まで停止する水晶腕時計を提案した。これは停止していた水晶振動子が十分な振幅に達するまでの秒数を予め想定し、リュウズを押し込んだ時、まずその秒数だけ駆動パルスを発生して針を進めるものである。これによつてリユウズを引き出した状態で従来以上に節電するとともに、リユウズ押し込み後に時刻表示が遅れることのないようにしている。

しかしながら、特願昭 5 2 - 4 6 4 5 3号は時間合わせ後の動作開始の遅れを予想値で補償するものの、実際の遅れ時間と補償値を正確に合わせることは困難であり、また水晶振動子の特性や回路の仕様に合わせて適切な補償値を選ばなければならないという面倒な処理が必要となる課題を有している。

一方、上記した様な電子時計に於いては、上記した様な、針合わせや、長期間の保管の際の電力の消費量の節減ばかりではなく、当該電子時計を通常に使用している場合で有っても、当該電子時計に使用されている電源、即ち、一次電池、或いは二次電池、もしくは、発電装置と二次電池とからなる電源等の出力電圧が、所定の基準電圧値よりも低下した場合にも、当該電子時計に於ける使用電力を節約し、特に二次電池では再充電の時間を短かくすることが望まれているので、必要以上の電池容量の低下を押さえる事も必要である。本発明の目的は、係る従来技術の欠点を解決し、針合わせは通常に行うことが可能であるとともに、保存中、もしくは電源電圧が、予め定められた基準値よりも下回った場合には、大きな節電効果を達成することのできる電子時計及び電子時計の操作方法を提供するものである。

発明の開示

本発明に於いては、上記目的を達成する為に、基本的には以下の様な技術構成を採用するものである。

即ち、本発明に係る第 1の態様は、電源と、発振回路、分周回路、駆動回路を有する電子時計に於いて、外部より操作可能なスィツチと所定の時間をカウントする計数回路を更に備え、前記スィツチがオン状態となつ後所定時間が経過した後、少なくとも発振回路を停止する様に構成された節電型電子時計であり、又、本発明に於ける第 2の態様としては、電源と、発振回路、分周回路、駆動回路を有する電子時計に於いて、電源電圧の低下を検出する電圧検出回路を更に備え、前記電圧検出回路の出力信号により少なくとも発振回路を停止する様に構成された節電型電子時計である。

又、本発明に係る第 3の態様としては、電源と、発振回路、分周回路、駆動回路を有する電子時計で有って、更に、外部より操作可能なスィッチと所定の時間をカウン卜する計数回路を備えた電子時計に於いて、当該外部より操作可能なスイッチをオン状態にした後、予め定められた所定時間が経過した後に、少なくとも発振回路を停止させる様に構成された電子時計の操作方法であり、又、電源と、発振回路、分周回路、駆動回路を有する電子時計で有って、更に、電源電圧の低下を検出する電圧検出回路を備えた電子時計に於いて、、前記電圧検出回路の出力信号を検出し、当該出力信号に応答して少なくとも発振回路を停止させる様に構成された電子時計の操作方法である。

図面の簡単な説明

第 1図は、本発明の電子時計の第 1の実施形態のプロック図である。

第 2図は本発明の電子時計の第 2の実施形態の要部を示すプロック図である。第 3図は、本発明の電子時計の第 3の実施形態の要部を示すプロック図である。第 4図は、従来の電子時計の外観図である。

第 5図は、従来の電子時計のブロック図である。

第 6図は、本発明の電子時計の第 4の実施形態のブロック図である。

第 7図は本発明の電子時計の第 5の実施形態の要部を示すプロック図である。第 8図は、本発明の電子時計の第 6の実施形態の要部を示すプロック図である,

第 9図は、本発明の電子時計の第 7の実施形態の要部を示すプロック図である < 発明を実施するための最良の形態

以下に本発明に係る節電型電子時計及び電子時計の操作方法の具体例を図面を参照しながら詳細に説明する。

即ち、第 1図は、本発明に係る当該節電型電子時計の一具体例の構成を示すブロックダイアグラムであり、図中、電源 1 3と、水晶振動子 6を含む発振回路 5、分周回路 7、 8、駆動回路 1 0を有する電子時計 1 0 0において、外部より操作可能なスィツチ S Wと、所定の時間をカウン卜する計数回路 2 1を備え、前記スィツチの動作後所定時間が経過した後、少なくとも発振回路 5への電源の供給動作を停止させる様に構成された節電型電子時計 1 0 0が示されている。

即ち、本発明の上記具体例に於いては、リュウズ 4と連動するスィッチ S Wを設け、リュウズ 4を引き出すと、当該スィッチ S Wの動作で運針を停止させる一方、発振、分周は継続させるが、リュウズ 4を引き出して一定時間以上経過した時、発振と分周も停止するよう構成する。従ってリュウズ 4を引き出して保管すれば、消費電流が非常に低くなつた状態に保つことができる。

つまり、本発明に於いては、当該リュウズ 4を押し込めば時計 1 0 0は再び始動する。これを行うため、一定時間を計測してタイマー機能を果たす計数回路 2 1を新たに設けるものである。

当該計数回路 2 1はリュウズ 4を引き出すと計数を開始して、所定の時間の経過後に信号を出し、これによつて発振回路 5と分周回路 7、 8の動作を停止する。又、当該計数回路 4の設定時間は通常の針合わせに要する時間を十分にまかなう時間であって、在庫や貯蔵の期間に比べればはるかに短い時間にしておく事が望ましい。

このように、本発明に於いては、運針のみでなく発振、分周も停止することにより消費電流を従来以下にできるが、リュウズ 4を引き出した状態では前記のスィツチ S Wに接続したプルダウン抵抗に電流が流れ、これによる消費電流は発振、分周を止めることで節約した電流を上回るほどである。

本発明はプルダウン抵抗で消費される電流も従来より小さくしたり、あるいは抵抗に全く電流が流れないようにする構成を取る事も望ましい。

上記した本発明に係る本発明の第 1の実施形態について、更に詳細に説明するならば、発振回路 5から指針 1 2に至る時計の基本構成は従来の第 5図と同じである。

又、本発明に係る当該電源 1 3は定電圧回路であることが望ましく、当該定電圧回路 1 3の出力電圧 V r e gで、発振回路 5と第 1分周回路 7を駆動するが、ここでは定電圧回路 1 3は Nチャネル · トランジスタ T r 2を介して電源電圧 V S Sに接続する様に構成されている。

更に、上記本発明の具体例に於いては、第 1図から明らかな様に、発振回路 5 から指針 1 2に至る時計の基本構成は従来の第 5図と同じである。定電圧回路 1 3の出力電圧 V r e gで発振回路 5と第 1分周回路 7を駆動するが、ここでは定電圧回路 1 3は Nチャネル · トランジスタ T r 2を介して電源電圧 V S Sに接続する。

又、上記した様な本発明に於ける具体例に於いては、新たに設けた計数回路 2 1に第 2分周回路 8の出力 2 2を入力する。リュウズ 4 と連動するスィツチ S W の構成は従来と同様であるが、スィッチ S Wのオン接点 1 5は従来のように第 2 分周回路 8のリセット端子でなく、波形整形回路 9の停止端子 D、もしくは当該第 2分周回路に接続する。

これはリュウズ 4を引き出した後も分周回路 7、 8が動作を続けて、計数回路 2 1に分周出力 2 2を供給することが必要なためである。また、スィッチ S Wのォン接点 1 5は、ィンバー夕 2 3を介して計数回路 2 1のリセット端子 Rに接続する。計数回路 2 1の出力端子 0は、ィンバータ 2 4を介して、定電圧回路 1 3 を電源電圧 V S Sにつなぐトランジスタ T r 2のゲー卜に接続する。次にこの回路の動作を説明する。スィッチ S Wは通常は開いていて、オン接点 1 5の電位はトランジスタ T r 1を通じて電源電圧 V S Sに引き下げられている。使用者が時計のリユウズを引き出すとスィツチ片 1 4が連動してオン接点 1 5に接する。するとオン接点 1 5の電位は電源電圧 V D Dに上がり、この電圧が波形整形回路 9の停止端子 Dに加わって動作を停止し、モータ 1 1が駆動されなくなつて指針 1 2が止まる。

前述のように、使用者が針合わせを行うには秒針が 1 2時位置に来た時にリュゥズを引き出して針を停止させるのである。針合わせを終えてリユウズを押し込み、スィッチ S Wが開いてオン接点 1 5の電位が V S Sに下がれば、波形整形回路 9の停止が解除される。発振回路 5と第 1分周回路 7、第 2分周回路 8は針合わせ中も引き続き動作しているから、時計は直ちに動作を再開する。これにより従来と同様に針合わせできる。

本発明に於いては、リュウズ 4を押し込み後、 1秒後に最初の分周出力が出て秒針を駆動するようにするため、図 1の構成を実際化する際は、オン接点 1 5を微分回路を介して第 2分周回路 8のリセッ卜端子（図 5参照）につないだりする力このような設計上の細部については説明を省略する。

スィツチ S Wのオン接点 1 5の電位はィンバ一タ 2 3を経て計数回路 2 1のリセット端子 Rに加わっている。リュウズを押し込んで時計を普通に使用している状態では、スィッチ S Wが開いていてオン接点 1 5の電位が V S Sに下がっているので、計数回路 2 1のリセット端子 Rにはィンバー夕 2 3を経て高い方の電圧 ( H信号）が加わり、計数回路 2 1 はリセッ卜されていて動作しない。

針合わせのためにリユウズを引き出してスィツチ S Wが閉じると、リセット端子 Rに加わるのは低い電圧の信号（L信号）となり、計数回路 2 1はリセッ卜が解除されて計数を開始する。予め設定されたある一定時間が経過したことを検出すると、計数回路 2 1は 0端子から検出信号を出すのであるが、通常、針合わせは設定時間内に終わってリュウズが戻されるので、計数回路 2 1 は検出信号を出さないうちに R端子が再び Hレベルになってリセットされ、時計は通常の動作に戻る。時計を節電状態で保管するにはリュウズを引き出したままにしておく。計数回路 2 1はリユウズを引き出すと同時にリセット端子 Rが Lレベルになって計数を開始し、所定時間の経過を検出すると 0端子に H信号を出力する。この信号はィンバータ 2 4を経て Lレベルとなり、定電圧回路 1 3 と V S S電源をつなぐトランジス夕 T r 2のゲ一卜に加わってこれを非導通にし、定電圧回路 1 3は電源から切り離されて出力電圧 V r e gを発生しなくなる。

リユウズを引き出した時に運針が止るが、それから一定時間経過後に発振回路 5と第 1分周回路 7が電源電圧を供給されなくなって停止し、従って第 2分周回路 8 も停止して、回路全体が動作を止め消費電流が一段と下がった状態になる。後日、保管してあった時計のリュウズを押し込めば、スィッチ S Wが開いてォン接点 1 5の電位が V S Sに下がり、計数回路 2 1の R端子に Hレベルのリセッ卜信号が加わって出力 0が Lレベルになるので、トランジスタ T r 2はゲ一卜力' Hレベルになって導通し、定電圧回路 1 3が電源 V S Sに接続されて発振回路 5 と第 1分周回路 7に給電し、波形整形回路 9の停止端子 Dに加わっていた信号も Lレベルになって、時計回路全体が動作を再開する。

この場合は発振回路も含めて完全に停止していた時計が再起動するのであるから、前述のように、リュウズを押し込んでから水晶振動子の振動が成長して針が動き出すまでに多少時間がかかり、その後に改めて正確な針合わせを行うのである。

通常の針合わせ中に発振や分周が停止してしまうのを避けるため、計数回路 2 1の設定時間は針合わせに要する時間に対し余裕のあるものとする。通常、針合わせは 1、 2分以内に済むであろうから、計数回路 2 1の設定時間は少なくとも 3分程度にしておけばよいであろう。あるいは 5分とか 1 0分とかであっても、数日、場合によっては数週間ないし数力月に及ぶ保管期間に比べれば取るに足りない。もっとも、針合わせしようとして手間取り、時計が停止したとしても、リユウズを押し込んで始動させてからもう一度針合わせすればよく、格別の問題はない。

第 1図の構成では、リユウズを引き出しておけば全回路が停止するから節電効果が上がる。し力、し、その間、スィッチ S Wが閉じたままになってプルダウン抵抗のトランジスタ T r 1に電流が流れ続ける。従って、実施形態 1 は、第 5図の従来例のように発振回路とプルダウン抵抗の両方で電流が消費されるのでない点は改良されているものの、まだ節電の余地がある。

しかし、 T r 1の抵抗を大きくして電流を減らしたりするのは、回路の時定数を増してリユウズの押し込み時の応答を遅らせるから好ましくない。そこで本発明の第 2の実施形態は、そのような不都合なしにプルダウン抵抗の値を増して、流れる電流を小さくするものである。

上記具体例に於いては、当該スィッチは、時計のリュウズの操作により動作するリセットスイツチであることが望ましいが、これに限定されるものではない。又、上記具体例に於ける節電型電子時計は、充電式である事も望ましい。

更に、上記の具体例に於いて、当該発振回路は定電圧電源で駆動されている事が望ましい。

次に、本発明に係る節電型電子時計 1 0 0の第 2の具体例について、第 2図を参照しながら詳細に説明する。

即ち、第 2図に示す本発明の具体例は、第 1図に示す具体例に於いて、当該スィツチ S Wのオン接点 1 5に低抵抗スィツチング素子 T r 1 と高抵抗スィッチング素子 T r 2を並列に接続し、当該計数回路 2 1により当該低抵抗スイッチング素子 T r 1を制御する様に構成したものである。

即ち、本具体例に於いては、発振回路 5からモータ 1 1、指針 1 2に至る時計の基本構成や、スィッチ S Wのオン接点 1 5を波形整形回路の停止端子 D、もしくは第 2分周回路 8のリセット端子 Rに接続する構成は第 1図と同じなので省き、スィッチ S W、定電圧回路 1 3および計数回路 2 1等を取り出して示す。

第 2図では、スィツチ S Wのオン接点 1 5にプルダウン抵抗として二つのトランジスタ T r 1、 T r 3を並列に接続してある。

T r 1のゲ一トに計数回路 2 1の出力端子 0からの検出信号をィンバ一夕 2 5 を介して接続し、オン · オフを制御する。 T r 1 は導通時の抵抗が先の第 1図の T r 1などと同程度とする。

前述のように、時計の通常の動作中はスィッチ S Wが開いており、計数回路 2 1はリセット端子 Rに Hレベルの信号がかかっていて動作せず、出力端子 0は L レベルになつている。

この電圧がィンバータ 2 5を経て T r 1のゲートを Hレベルにするので T r 1 は導通している。

一方、 T r 3は抵抗が T r 1よりはるかに大きいものを用い、ゲ一卜が V D D に接続されて常時導通している。例えば T r 1の抵抗が約 1 0 Μ Ωであれば T r 3は 1 0 0 Μ Ωなどとする。従って、合成抵抗値は T r 1の抵抗に近くなる。その結果、リュウズを引き出し、前述の設定時間以内に針合わせしてリュウズを押し込む際の動作は、先の実施形態と同じである。すなわち針は止まるが発振は続いており、リユウズを押し込めば時計は直ちに正常な計時を開始する。

節電のためリユウズを引き出して放置した時、第 2図の実施形態は次のように動作する。リュウズを引き出すと同時に計数回路 2 1が計数を開始し、所定時間が経過したら端子 0に信号を出して節電状態に入る。

前述のようにこの信号はィンバ一タ 2 4を経て定電圧回路 1 3を停止させるが、 0端子の信号はィンバータ 2 5を経て T r 1のゲートにも加わりこれを非導通にする。この結果、 T r 1には電流が流れなくなり T r 3だけに流れるが、前述のように T r 3は抵抗値が大きいので、この部分の消費電流は従来に比し例えば 1 0分の 1以下になるのである。

リユウズを押し込んでスィツチ S Wが開くと、 T r 1 は非導通であるが T r 3 が導通しているから、オン接点 1 5の電位は T r 3を通じて V S Sに引き下げられる。これは T r 1によってプルダウンされるのに比べて時間がかかるが、使用中の時計を針合わせしたのとは違うから問題でない。オン接点 1 5の電位が下がると計数回路 2 1 は R端子が Hレベルになってリセッ卜され、出力 0が Lレベルになり、トランジスタ T r 1 は導通して再びプルダウン抵抗として機能するとともに、時計各部が動作を再開する。

本具体例は、節電時にプルダウン抵抗が一桁程度大きくなって抵抗に流れる電流が大幅に減るが、それでも僅かながら電流が流れ続けていて損失になると言う問題が残っている。

そこで本発明に係る第 3の具体例では、節電状態でプルダウン抵抗を高ィンピ一ダンスにして、流れる電流を実効的にゼロにする様に構成したものである。即ち、第 3図は、本発明に係る第 3の具体例を示すものであって、図中、電源 1 3、発振回路 5、分周回路 7、 8、駆動回路 1 0、及び外部より操作可能なスィツチ S Wと所定の時間をカウン卜する計数回路 2 1を備えた電子時計 1 0 0に於いて、当該スィツチ S Wのオン接点 1 5にスィツチング素子 T r 1を接続すると共に、当該スィツチ S Wのオン接点 1 5とスィツチのオフ状態でのスィツチ片 1 4の位置の間に中間接点 2 6を設け、当該中間接点 2 6により当該オン接点 1 5のスイッチング素子 T r 1を制御する様に構成した節電型電子時計 1 0 0が示されている。

即ち、第 3図に於いては、基本的な構成は、第 1図と同様であるので、その説明を援用する事として、本具体例に於ける主要な回路部分のみを示してある。つまり、本具体例に於いては、リユウズ 4 と連動するスィツチ片 1 4の移動の途中に中間接点 2 6を設けたものである。

従って、前記の各具体例と同じく、リュウズ 4を引き出すとスィッチ片 1 4力くォン接点 1 5に接し、リュウズ 4を押し込むとスィツチ片 1 4がォン接点 1 5から離れるが、スィッチ片 1 4はこのように変位する途中で、新たに設けた中間接点 2 6に一時的に接触してこれに V D D電圧を与える。

第 3図から明らかな様に、当該プルダウン抵抗は 1個のトランジスタ T r 1で構成しておく。また、フリップフロップ（F F ) 2 7を設けて、スィッチ S Wの中間接点 2 6を F F ( 2 7 ) の R端子に接続し、計数回路 2 1の出力端子 0を F F ( 2 7 ) の S端子に接続する。そして F F ( 2 7 ) の Q出力をィンバー夕 2 8 を介してトランジスタ T r 1のゲートに接続する。

その結果、リュウズ 4を引き出して、前記の設定時間内に針合わせする際の動作は、先の各具体例と同様で、針は止まっているが発振回路等は動作を続けており、リユウズ 4を押し込めば正常な計時と運針を再開する。

リユウズ 4の引き出しと押し込みのそれぞれの際にスィツチ片 1 4が中間接点 2 6に接触し、 F F ( 2 7 ) のリセット端子に H信号を与えるが、 F F ( 2 7 ) は通常はリセット状態であって Q出力が Lであり、リユウズ 4を引き出してからも計数回路 2 1の設定時間が経過するまではそのままであるから、この間にスィツチ片 1 4が中間接点 2 6に接触しても変化は起こらない。一方、節電のためリュウズ 4を引き出して放置した時、第 3図の構成に於いては次のように動作する。

先の各場合と同様、リュウズ 4を引き出すと同時に計数回路 2 1が計数を開始し、所定時間が経過したら端子 0に検出信号を出力して定電圧回路 1 3を停止させ、節電状態に入る。

計数回路 2 1の検出信号は F F ( 2 7 ) の S端子にも加わってこれをセットし、 Q出力を Hレベルにする。 Q出力はインバ一タ 2 8を経て Lレベルとなり、トランジスタ T r 1のゲ一トに加わってこれを非導通にする。

これによりプルダウン抵抗である T r 1には電流が流れなくなり、ほぼ最大限の節電が行われる。

時計の保存を終えてリュウズ 4を押し込むと、スィッチ片 1 4はォン接点 1 5 を離れ、第 3図のようにスィッチ S Wが完全に開いた状態に戻るが、スィッチ片 1 4は途中で一時的に中間接点 2 6に触れて V D D電圧を与える。

これにより F F ( 2 7 ) がリセットされて Q出力が Lとなり、 T r 1 はゲ一トが Hとなって導通しプルダウン抵抗として機能する。これによりオン接点 1 5の電位が引き下げられて計数回路 2 1がリセッ卜され、全体の時計動作が再開するのである。

次に、本発明に於いて、使用される当該発振回路 5の好ましい態様を第 4の具体例として以下に説明する。

即ち、本具体例に於いては、当該発振回路 5に於ける節電効果をより有効にする為に、第 6図（a ) に示す様に、当該発振回路 5を停止する手段が、当該発振回路 5のフィ一ドバック抵抗を開放し、且つ当該発振回路 5の入力電位を固定する様に構成したものである。

即ち、第 6図（a ) に示す様に、従来の発振回路は、水晶振動子 6 1の一端に接続されているィンバ一夕 6 2に並列に接続された、 P型 M O S 卜ランジス夕と N型 M O S トランジスタを用いたトランスミツションゲー卜で構成されるフィ一ドバック抵抗 6 4と当該水晶振動子 6 1の他端と当該ィンバータ 6 2の出力に接続された抵抗 6 3とから構成されているのに対し、本具体例に於いては、当該フィ一ドバック抵抗 6 4の一端子と所定の電源との間にスィッチングトランジスタ 6 5を設けると共に、当該スィツチングトランジスタ 6 5のゲ一トを、第 7図に於て示されるトランジスタ T r 2のゲ一卜に接続すると共に、当該フィ一ドバック抵抗 6 4の一端子に接続し、且つィンバ一タ 6 6を介して、その反転信号を当該フィ一ドバック抵抗 6 4の他方の端子に接続した回路構成を採用したものである。

従って、本具体例に於いては、通常インバー夕 2 4の出力は " H " であり、トランジスタ 6 5は 0 F F、フィードバック抵抗 6 4は 0 Nしている。

この状態では第 6図（b ) は第 6図（a ) と同じ構成になる。

その後、リューズが引かれて（スィッチ片 1 4がオフ接点 7 1に接続されて）一定時間たつとインバ一タ 2 4の出力は " L " となる。

その結果、トランジスタ 6 5は O N、フィードバック抵抗 6 4 は高抵抗となる。一方、ィンバータ 6 2の入力が " H " に固定される事により、当該ィンバ一夕 6 2は " L " を出力して固定される。

かかる状態に於いては、フィードバック抵抗 6 4は高抵抗であるため、そこに電流は流れない。すなわち、当該トランジスタ T r 2のゲー卜は " L " となった状態では、発振機は停止し更に消費電流は流れなくなる。

次に、本発明に係る当該節電型電子時計 1 0 0の第 5の具体例として詳細に説明する。

即ち、第 7図は、本発明に係る第 5の具体例の構成の一例を示すブロックダイアグラムであり、図中、当該スィッチのオン接点にスイッチング素子を接続すると共に、当該スィッチのオフ接点にもスイッチング素子を設け、当該計数回路、前記ォン接点及び前記オフ接点（の信号）により、前記オン接点のスィッチング素子及び前記オフ接点のスィッチング素子を制御する様に構成された節電型電子時計 1 0 0が示されている。

本具体例について更に詳細に説明するならば、本具体例の節電型電子時計 1 0 0は、第 1図と略同様な回路構成を有する電子時計であって、電源 1 3、水晶振動子 6を含む発振回路 5、分周回路 7、 8、駆動回路 1 0、外部より操作可能なスィツチ S Wと、所定の時間をカウン卜する計数回路 2 1を備えた節電型電子時計に於いて、当該スィツチ S Wのオン接点 1 5に第 1のスィツチング素子 T r 1 を接続すると共に、当該スィツチ S Wのオフ接点 7 1に第 2のスィツチング素子 7 6を設け、当該第 2のスィツチング素子 7 6により当該オン接点 1 5のスイツチング素子 T r 1を制御する様に構成された節電型電子時計 1 0 0が示されている。

第 7図より明らかな様に、本具体例に於ける当該定電圧 1 3及び計数回路 2 1 の構成と接続配線関係は、第 1図に記載されたものと略同一であるので、その詳細な説明は省略し、本具体例に於ける特徴的な回路構成に関してのみ説明する。即ち、本具体例に於いては、スィツチ S Wのスィツチング片 1 4が接触しうる接点として、ォン接点 1 5とオフ接点 7 1の 2つの接点を設け、当該ォン接点 1 5には、第 3図に示す具体例と同様に第 1のスイツチング素子 T r 1を N型トランジス夕からなるプルダウン抵抗として設けると同時に、当該 N型トランジスタのゲ一トをィンバー夕 2 8を介して、フリップフロップ 2 7の出力端子 Qに接続し、当該フリップフロップ 2 7のセット端子 Sをワンショット回路 7 3を介して当該計数回路 2 1 の出力端子 0に接続し、一方当該オフ接点 7 1をワンショット回路 7 2を介して当該フリップフロップ 2 7のリセット端子 Rに接続すると共に、当該オフ接点 7 1 と当該フリップフロップ 2 7のリセッ卜端子 Rとの間に、第 2 のスィツチング素子 7 6を設け、且つ当該スィツチング素子 7 6のゲートを当該フリップフロップ 2 7の出力端子 Qに接続した構成を有している。

本発明に係る当該具体例に於いては、該第 2のスイッチング素子 7 6は、第 7 図に示す様に、第 1の電源、例えば V D Dと第 2の電源、例えば V S Sとの間に P型 M O S 卜ランジス夕 7 4 と N型 M O S トランジスタ 7 5 とを直列に接続配置すると共に、当該両トランジスタ 7 4、 7 5の接点に当該オフ接点 7 1の端子と当該フリップフ口ップ 2 7の出力端子 Qとを接続した構成を有している。

本具体例に於ける上記回路の動作を説明するならば、初期状態においてスィッチ片 1 4はオフ接点 7 1 と接続されており、フリップフロップ 2 7はリセット状態（Q出力は ) となっている。

一方、丁 7 4は0 1^、丁 7 5は0 ？、 T r lは O Nとなっている。

又、スィツチ片 1 4はオフ接点 7 1 と接続されているが、 T r 7 4が O N、 T r 7 5が 0 F Fなので、スイツチ電流は流れない。

更に、 T r 1は ONなのでオン接点 1 5は "L" となっており、ィンバ一夕 2 3は "H" 出力で計数回路 2 1はリセット状態である。

尚、計数回路 2 1の 0出力は "L" なので T r 2は ONで、定電圧回路 1 3は T r 2を介して電源供給されており、動作している。（通常状態）

係る状態に於て、リューズを引くと、スィッチ片 1 4がオフ接点 7 1からオン接点 1 5へ移動する。

その結果、オン接点 1 5は "H" となり、第 1図で示す波形整形回路 9又は第 2分周回路 8にリセットがかかり、運針停止する。また、インバー夕 2 3を介して計数回路 2 1のリセットが解除され計数を始める。

当該計数回路 2 1が計数を完了すると 0出力は "H" となり、ィンバ一夕 2 4 を介して、 T r 2がオフし、定電圧回路 1 3は電源供給が断たれて停止する。当該計数回路 2 1の出力が "L" からとなるとワンショット回路 7 3は信号を発生し、フリップフロップ 2 7はセットされ Q出力は "H" となる。（注：ワンショッ卜回路 7 2 , 7 3は入力がから "H" に変化すると信号を出力する）

又、丁 7 4が0 ？、丁 7 5が01^、 T r lが OF Fとなる。

スィツチ片 1 4はオン接点 7 1と接続されているが、 T r 1が OF Fなので、スィッチ電流は流ない。また、オフ接点 7 1は T r 7 5が ONなので、オフ接点 7 1は "L" となっている。

この状態では、スィッチ電流は流れず、発振回路停止しているので、原理上は消費電流が全く流れない伏態になる。

その後、リューズを押し込むと、スィッチ片 1 4はオン接点 1 5からオフ接点 7 1に移動するため、オフ接点 7 1は " H" となり、ワンショット回路 7 2から信号が出力されてフリップフロップ 2 7はリセッ卜され Q出力はとなる。これで、初期状態に戻る。

この動作により、リユーズを引いた状態では原理上全く消費電流が全く流れなくなり、この状態での電池の消耗を無くする事が出来る効果が得られる。

次に、本発明に係る第 6の具体例に付いて説明するならば、当該第 6の具体例に於いては、第 8図に示す様に、特に発振回路の構成に特徴がある構成を有するものであって、当該発振回路は、第 1図に於ける具体例の回路に於いて、定電圧電源で駆動されており、当該発振回路を停止した場合に当該定電圧電源は、電源電圧を出力する様に構成されているものである。

第 7図に示す様に、本具体例の定電圧電源 1 3は、基本的には、前記した各具体例で使用された定電圧電源 1 3と略同じ構成を有しているものであるが、異なる構成としては当該発振回路 5に対する定電圧電源の出力端子と、 V S Sとの間に N型 M O S トランジスタ 8 1をスィツチング素子として設け、当該トランジスタ 8 1のゲートをィンバーター 8 2を介して、前記した N型 M O S トランジスタ T r 2のゲ一ト端子にも接続した構成を採用している。

尚、当該 N型 M O S トランジスタ T r 2のゲ一卜端子には計数回路 2 1の出力端子 0の出力信号の反転信号が入力されているものである。

本具体例に於ける上記回路の動作を説明するならば、当該 N型 M O S トランジス夕 T r 2のゲート端子が " H " のとき、すなわち通常状態では T r 1 は O N、 T r 8 1は 0 F Fであるため、例えば、第 7図と同構成となる。

然しながら当該 N型 M O S トランジスタ T r 2のゲ一ト端子がのとき、 T r 1 は O F F、 T r 8 1 は O Nとなるため、定電圧回路 1 3の出力 V r e gは V D D電位となる。

第 1図の構成においては、定電圧回路 1 3の出力 V r e gが不定（高ィンピーダンス）となるため第 1分周回路 7の出力が不定となるため、この信号を入力している第 2分周回路 8の入力が不安定とな R U合がある。し力、し、この動作により第 1分周回路 7の出力が安定し、回路全体の安定化を図ることが出来ると言う効果をうる事が出来る。

次に、本発明に係る節電型電子時計 1 0 0の第 7の具体例に付いて第 9図を参照しながら詳細に説明する。

つまり、本具体例に於いては、当該電子時計 1 0 0に於ける節電機能が更に必要とされる場合として、当該電子時計の電源、例えば電池、の電圧が予め定められた電圧レベルよりも低下した場合であり、かかる状態に於いても、より効果的な節電機能の使用が要求される事になる。その為、本発明に於ける第 7の具体例では、電源の電圧、或いは残留容量を常時或いは所定のタイミングで検出し、当該検出信号に基づいて当該電子時計 1 0 0の発振回路を停止する様に構成されたものである。

即ち、第 9図には、電源 9 2、定電圧回路 1 3、発振回路 5、分周回路 7、 8、駆動回路 1 0を有する電子時計 1 0 0に於いて、電源電圧の低下を検出する電圧検出回路 9 1を備え、当該電圧検出回路 9 1の出力信号により少なくとも発振回路 5を停止する様に構成された節電型電子時計 1 0 0が示されている。

即ち、本具体例に於いては、電源が、一次電池、或いは二次電池で有っても良く、更には当該電源 9 2は、発電装置と二次電池とからなる電源であっても良い。本発明に於いて使用される発電装置としては、例えば太陽電池、機械的機構による自動発電器、温度差を利用した熱発電器等が使用可能である。

第 9図の具体例に於いては、太陽電池 9 3と二次電池 9 4を図示の様に組み合わせた電源 9 2が例示されている。

即ち、第 9図に於いては、図中、電源 9 2、定電圧回路 1 3、水晶振動子 6を含む発振回路 5、分周回路 7、 8、駆動回路 1 0を有する電子時計 1 0 0において、上記した電源 9 2の出力電圧を常時もしくは所定のタイミングで検出する電圧検出回路 9 1を設け、当該電圧検出回路 9 1の出力信号を、当該定電圧回路 1 3に設けられた、電源電圧 V S Sに接続する Nチャネル · トランジスタ T r 2のゲー卜にィンパ一ター 2 4を介して入力する様に構成したものである。

本発明に於ける具体例では、場合によっては、図 1 に示される計数回路 2 1のリセット端子に当該電圧検出回路 9 1の出力信号を入力し、所定のカウント数がカウントアップされた後に当該計数回路 2 1の出力を当該ィンパ一ター 2 4に入力する様にしても良い。

本具体例は、上記した様な回路構成を採用しているので、その動作は以下に述ベる通りである。

即ち、電源部 9 2はソーラセル 9 3、ダイォ一ド 9 5、二次電池（充電池） 9 4で構成されている。

当該ソーラセル 9 3に光が照射されると、ソ一ラセル 9 3は発電しダイォード 9 5を介して二次電池 9 4に充電される。又、ソーラセル 9 3に光が長時間照射されないと、二次電池 9 4の容量は徐々に低下していく。

一方、電圧検出回路 9 1 は二次電池 9 4の電圧を計測し、規定電圧（本システムが動作可能な最低電圧に対し少し余裕のある高い電圧）以下となった場合に " H " の定電圧信号を発生する。

すると、計数回路 2 1はインバー夕 2 3を介してリセット解除され、あとは第 1図と同様の動作をする。

ここで、ソ一ラセル 9 3に光が照射され二次電池 9 4の電圧が上がってくると、電圧検出回路 9 1 は二次電池 9 4の電圧を計測し、規定電圧以上となった場合にその出力は " L " となる。

その後は、第 1図と同様の動作をする。

すなわち、第 1図のオン接点 1 5のが、第 9図では電圧検出時回路 9 1の出力と同じ動きとなる。

ここで、計数回路 2 1を廃止して電圧検出回路 9 1が規定電圧以下であることを検出した場合は、即発振を停止しても良い。

この動作により、電圧低下時に時計を停止してあとは電池が消費しないようにしておける。よって、再びソ一ラセル 9 3により充電された場合すぐに電圧が規定電圧以上に上がり、早く時計動作を開始する事が出来る。

その結果、本具体例い於いては、ユーザーが当該電源の電池電圧が低下した事を意識的に確認する必要なしに、自動的に所定の節電機能が開始され、節電効果が発揮される事になるので、無用な電池の消耗が回避される。

以上の説明から明らかなように、本発明によれば、リュウズを通じて従来と同様に手軽に針合わせできるとともに、流通過程や店頭での保管中はリユウズを引き出しておくことにより、消費電流を従来より大幅に減らして電池の消耗を防ぐ時計が実現される。すなわち、従来はリュウズを引き出して保管中も、運針は止まっているものの発振、分周等の動作が続いて電流を消費していたが、本発明ではこれらの回路動作も停止して節電する。さらに、節電時にプルダウン抵抗を大きくして流れる電流を減らし、一層の節電を行う。さらには、プルダウン抵抗を非導通にすることにより、これを流れる電流を事実上ゼロにして最大限の節電を行うのである。

更に、本発明に於いては、上記した電子時計の時刻合わせ操作或いは保管期間に於ける消費電力の節減のみならず通常の使用状態に於いても、使用している電源が、所定の基準電圧レベルより低下した場合には、自動的に節電モードに入る事が可能であるので、ユーザ一が特に当該電源の電圧レベル或いは残留容量を気にすることなしに使用することができ、当該節電モードに入ったことを何らかの報知手段によって、確認出来る様にする事によって、実用上の何らの不便さも感じる事なく使用する事が可能となる。

なお、便宜上、各具体例に於いては、指針で時刻表示するいわゆるアナログ時計について説明したが、当業者には容易に理解できるように、本発明は液晶等の電気光学素子によってデジタル表示する時計においても、一定時間のスィッチ操作により発振回路の動作を停止させ、表示も消してしまうようにして適用できる。

デジタル時計の場合は、各回路において第 2分周談の信号を駆動回路に入力し、該駆動回路の信号をデジタル表示装置に入力すれば、デジタル表示の実施形態を構成する事が出来る。

Claims

請求の範囲

1. 電源と、発振回路、分周回路、駆動回路を有する電子時計に於いて、外部より操作可能なスィツチと所定の時間をカウン卜する計数回路を備え、前記スィッチがオン状態となり所定時間が経過した後、少なくとも発振回路を停止する事を特徴とする節電型電子時計。

2 . 電源と、発振回路、分周回路、駆動回路を有する電子時計に於いて、電源電圧の低下を検出する電圧検出回路を備え、前記電圧検出回路の出力信号により少なくとも発振回路を停止する事を特徴とする節電型電子時計。

3 . 前記発振回路を停止する手段が、発振回路の電源供給を停止する事を特徴とする請求範囲第 1項乃至第 2項の何れかに記載の節電型電子時計。

4 . 前記発振回路を停止する手段が、当該発振回路のフィードバック抵抗を開放し、且つ当該発振回路の入力電位を固定する事を特徴とする請求範囲第 1項乃至第 2項の何れかに記載の節電型電子時計。

5 . 当該スィツチのオン接点に低抵抗スィツチング素子と高抵抗スィツチング素子を並列に接続し、当該計数回路により前記低抵抗スィツチング素子を制御する事を特徴とする請求範囲第 1項記載の節電型電子時計。

6 . 当該スィッチのオン接点にスイッチング素子を接続すると共に、当該スイツチのオン接点とスィツチのオフ位置との間に中間接点を設け、当該中間接点により当該オン接点のスィツチング素子を制御する事を特徴とする請求範囲第 1項に記載の節電型電子時計。

7 . 当該スィッチのオン接点にスイッチング素子を接続すると共に、当該スイツチのオフ接点にもスイッチング素子を設け、当該計数回路、前記オン接点及び前記オフ接点（の信号）により、前記オン接点のスイッチング素子及び前記オフ接点のスィツチング素子を制御する事を特徴とする請求範囲第 1項記載の節電型電子時計。

8 . 前記スィッチは、時計のリューズ操作により動作するリセットスイッチである事を特徴とする請求範囲第 1項及び第 5乃至第 7項の何れかに記載の節電型電子時計。

9 . 請求範囲第 1項乃至第 8項のいずれかに記載の当該節電型電子時計は、充電式である事を特徴とする節電型電子時計。

1 0 . 前記発振回路は定電圧電源で駆動されており、前記発振回路を停止した場合に前記定電圧電源は、電源電圧を出力する事を特徴とする請求範囲第 4項記載の節電型電子時計。

1 1 . 電源と、発振回路、分周回路、駆動回路を有する電子時計で有って、更に、外部より操作可能なスィツチと所定の時間をカウン卜する計数回路を備えた電子時計に於いて、当該外部より操作可能なスィッチをオン状態にした後、予め定められた所定時間が経過した後に、少なくとも発振回路を停止させる事を特徴とする電子時計の操作方法。

1 2 . 電源と、発振回路、分周回路、駆動回路を有する電子時計で有って、更に、電源電圧の低下を検出する電圧検出回路を備えた電子時計に於いて、前記電圧検出回路の出力信号を検出し、当該出力信号に応答して少なくとも発振回路を停止させるする事を特徴とする電子時計の操作方法。

1 3 . 当該発振回路の停止は、発振回路への電源供給を停止する事によって実行される事を特徴とする請求の範囲第 1 1項記載の電子時計の操作方法。

1 4 . 当該発振回路の停止は、当該発振回路のフィードバック抵抗を開放し、且つ当該発振回路の入力電位を固定する事によって実行される事を特徵とする請求範囲第 1 1項又は第 1 2項の何れかに記載の電子時計の操作方法。

1 5 . 当該電子時計に於ける当該スィッチのオン接点に低抵抗スイッチング素子と高抵抗スイッチング素子を並列に接続した電子時計に於いて、当該高抵抗スィツチング素子は、常時導通状態にしておくと共に、当該低抵抗スイッチング素子を当該計数回路により制御する様に構成した事を特徴とする請求範囲第 1 1項記載の電子時計の操作方法。

1 6 . 当該電子時計に於ける当該スィッチのオン接点にスイッチング素子を接続すると共に、当該スィツチのオン接点とスィツチのオフ位置との間に中間接点を設けた電子時計に於いて、当該スィッチのスィッチ片が、オン · オフ接点間を移動する際は、当該スィッチ片が当該中間接点に当接する様に構成し、当該スイツチ片が当該中間接点に当接する事によって、当該オン接点のスィツチング素子の導通状態を制御する事を特徴とする請求範囲第 1 1項に記載の電子時計の操作方法。

1 7 . 当該電子時計に於けるスィッチのオン接点にスイッチング素子を接続すると共に、当該スィツチのオフ接点にもスィツチング素子を設けた電子時計に於いて、当該計数回路のカウント値、当該オン接点信号及び当該オフ接点信号に応答して、当該オン接点のスィツチング素子及び当該オフ接点のスィツチング素子の導通状態を制御する事を特徴とする請求範囲第 1 1項に記載の電子時計の操作方法。