WO2000003514A1 - Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel - Google Patents

Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel Download PDF

Info

Publication number
WO2000003514A1
WO2000003514A1 PCT/JP1999/003662 JP9903662W WO0003514A1 WO 2000003514 A1 WO2000003514 A1 WO 2000003514A1 JP 9903662 W JP9903662 W JP 9903662W WO 0003514 A1 WO0003514 A1 WO 0003514A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
channel
circuit
reference channel
cell
Prior art date
Application number
PCT/JP1999/003662
Other languages
English (en)
French (fr)
Inventor
Hajime Ishikawa
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10194519A external-priority patent/JP2000031932A/ja
Priority claimed from JP24767298A external-priority patent/JP3356696B2/ja
Priority claimed from JP26312598A external-priority patent/JP3226163B2/ja
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to EP99929727A priority Critical patent/EP1096731A1/en
Publication of WO2000003514A1 publication Critical patent/WO2000003514A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5605—Fibre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/561—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5675—Timeslot assignment, e.g. TDMA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0033—Construction using time division switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0088—Signalling aspects

Definitions

  • the present invention relates to a time division multiplex transmission system and a communication system using a time division multiplex access method.
  • the present invention relates to a time division multiplexing method, and more particularly to a communication system using a channel identification method and a time division multiplexing access method for individually identifying a plurality of time division multiplexed channels.
  • Conventional technology relates to a time division multiplexing method, and more particularly to a communication system using a channel identification method and a time division multiplexing access method for individually identifying a plurality of time division multiplexed channels.
  • Japanese Patent Publication No. 6-103866 Japanese Patent Application Laid-Open No. 8-56225, and Japanese Patent Application Laid-Open No. 8-223-182
  • Japanese Patent Publication No. 2704106 Japanese Patent Application Laid-Open No. 7-177136 proposes a channel identification method using a frame synchronization method for a data signal multiplex transmission apparatus.
  • a CRC (CycRic Redu dn ancyChe cck) operation is performed for each channel, and the operation result is added to the data as redundant bits.
  • the transmitting side sets the reference channel by using a different generator polynomial for the CRC operation from the other channels, and the receiver detects the difference in the generator polynomial to obtain the reference channel. Had to be identified.
  • the CRC code input circuits 173-1 to 173_m in each of the channel signal transmitting circuits 171-1 to 171-m are identical to the CRC operation circuits 172-1 to 172-m.
  • the CRC operation circuits 172-1 to 172-m that calculate the CRC check bit added to the transmission signal in the above for example, only the CRC operation circuit 172-1 has a generator polynomial different from other channels Is used.
  • the multiplexing circuit 174 generates a multiplexed signal by time-division multiplexing the transmission signals of all the channels to which the CRC check bits are added in the CRC code insertion circuits 173-1 to 173-m, and generates the multiplexed signal.
  • the multiplexed signal receiving circuit 180 that receives the multiplexed signal includes a frame detecting circuit 181, and the frame detecting circuit 181 includes a frame synchronization counter circuit 182 and a CRC code separating circuit 183.
  • the frame detection circuit 181 CRC calculation is performed at an arbitrary frame phase using the same generator polynomial as that of the channel signal transmission circuit 171-1-1, and the calculation result is used as a bit in the multiplexed signal.
  • the CRC calculation is performed while changing the calculated frame phase until the frame phase matches the frame pattern, and the frame synchronization phase is detected.
  • the separation circuit 184 separates data from the multiplexed signal in accordance with the frame synchronization phase detected by the frame detection circuit 181 and sends the separated data to the channel signal reception circuits 185-1 to 185-m.
  • Each of the channel signal receiving circuits 185-1 to 185-m includes a CRC operation circuit 186-1 to 186-m and a CRC code insertion circuit 187-1 to 187-m.
  • the CRC operation result must be inserted into the data for channel identification. For this reason, a redundant area for channel identification must be added to the transmission data, which causes a problem of increasing the transmission capacity.
  • the reference channel is an asynchronous transfer mode (ATM) cell base flow
  • HEC Header
  • time division multiplexing is widely applied to communication systems.
  • multiple subscriber terminals share a communication medium.
  • the access control of the uplink from these subscriber terminals to the terminal equipment is performed by the time division multiple access method.
  • a typical example of such a communication system is an ATM-PON (Asynchronous Transfer Mode Network).
  • ATM—PDS ATM—Passive Double Star
  • NTT R & D's Vo 1.1, o NTT R & D's Vo 1.1, o.
  • the outline is described in the paper “High Speed Optical (ATM-PDS) Access System” on pages 57 to 1162.
  • ATM-PON is a broadband access system for multimedia, and enables ATM communication with a code rate of 156 Mbps for uplink and downlink.
  • a terminal device and a plurality of subscriber terminals are connected using a passive optical fiber network.
  • signals of different wavelengths are transmitted to both lines.
  • a wavelength division multiplexing method for allocating signal light is used.
  • the terminal equipment and the subscriber terminal logically perform one-to-one communication.However, with regard to the uplink, if a plurality of subscriber terminals transmit simultaneously, the upstream optical signal is split at the branch point of the passive optical fiber network. Collision occurs. To avoid this, the transmission timing of each subscriber terminal is controlled by the time division multiple access method.
  • ATM The signaling format adopted by PON is based on ATM cells. That is, for the downlink, an ATM cell-based flow connecting ATM cells is used, and for the uplink, a burst signal having a configuration with an overhead added to synchronize with the ATM cells is used. . For this reason, in ATM-PON, signal format conversion is performed in order to match all the signals to be accommodated with the ATM signal format.
  • Fig. 18 is a block diagram showing the configuration of ATM-PON.
  • the terminal station device 201 and a plurality of subscriber terminals 8202 are connected via a passive optical fiber network 203.
  • the terminal device 201 is connected to an STM network 223, an ATM network 224, and an Ethernet network 225.
  • the signal from the ATM network 224 is input to the ATM switch 231, while the signal from the STM network 223 and the signal from the Ethernet network 225 are respectively a station-side CLAD (CLAD) 232-a and a station-side ATM interface 233.
  • CLAD station-side CLAD
  • the output of the ATM switch 231 is input to the station-side ATM-PON downstream signal generation circuit 234-a and output as an ATM-PON downstream signal 235.
  • the ATM-PON downstream signal 235 is terminated by the subscriber's ATM_P ⁇ N downstream signal termination circuit 234-b, and an ATM cell is taken out.
  • the extracted ATM cell is separated by the demultiplexing circuit 236 into a cell containing the STM signal, a cell directly containing the ATM packet from the ATM network, and a cell containing the Ethernet packet.
  • the ATM cells containing the STM signal and the Ethernet packet are input to the subscriber's CLAD 232_b and the subscriber's ATM interface 233-b, respectively, and converted into the original signal format.
  • the STM signal and the Ethernet packet are transmitted once after being converted into ATM cells.
  • the STM signal and the Ethernet packet are converted into ATM cells in the CLAD 232-b and the ATM interface 233-b, respectively.
  • Each of these ATM converted signals is multiplexed by a demultiplexing circuit 236 and input to the subscriber-side ATM-PON upstream signal termination circuit 238_b.
  • the subscriber-side ATM-PON upstream signal termination circuit 238-b receives the time-division multiplexing access control by the terminal device 81 in order to accommodate the upstream signal in the area allocated to the own device in the uplink. Transmit the upstream signal.
  • ATM-PON requires all signals to be converted to ATM cells. For example, even when accommodating telephone signals, CLAD was required, which caused a rise in cost. . Also, when accommodating low-speed fixed bit-rate signals such as telephone signals, most of the ATM cell information area is not used, which is inefficient.
  • the present invention has been made in view of such a problem of the conventional example.
  • a new redundant area is not added, and a specification of an ATM cell base flow accommodated in a channel is provided. It is an object of the present invention to provide a time-division multiplexing system capable of realizing a channel identification function without causing a significant change to the above, and a channel identification method used therefor.
  • Another object of the present invention is to provide a communication system which can easily accommodate various types of signals in a medium sharing type communication system using a time division multiple access method for an uplink. I do. Disclosure of the invention
  • the present invention provides a channel identification method in a time division multiplex transmission system for transmitting a plurality of channels by time division multiplexing, wherein at least one of the plurality of channels has an asynchronous transfer mode (ATM).
  • the transmitting side accommodates the cell-based flow, and the transmitting side implements a transformation means for transforming the physical layer maintenance management cell (PLOAM cell) inserted into the ATM cell base port at regular intervals into a unique form.
  • PLOAM cell physical layer maintenance management cell
  • the transmitting side sets a reference channel by the deforming means, the receiving side has first detecting means for detecting a physical layer maintenance management cell transformed into a unique form, and the receiving side has A channel identification method is provided, wherein a reference channel is identified by the first detection means.
  • the transmitting side has HEC byte inversion means for inverting the HEC byte in the header of the physical layer maintenance management cell, and the reception side detects the physical layer maintenance management cell in which the HEC byte is inverted. It is provided with second detecting means, and the receiving side can be configured to identify the reference channel by the second detecting means.
  • the time division multiplexing of the channel may be either bit multiplexing or byte multiplexing.
  • the present invention relates to a time division multiplexing transmission system for transmitting a plurality of channels by time division multiplexing, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell-based flow, A channel identifier adding circuit for transforming the physical layer maintenance / management cell of the channel accommodating the cell-based flow into a unique form and converting it into a reference channel signal; A multiplexing circuit for time-division multiplexing a signal and outputting the multiplexed transmission signal as a time-division multiplexed transmission signal; Circuit and one of a plurality of channel signals output from the separation circuit, and the presence or absence of a physical layer maintenance management cell transformed into a unique shape
  • a time division multiplex transmission system comprising: a receiver including a.
  • the channel identifier adding circuit can be composed of: synchronization means for synchronizing with the HEC of the physical layer maintenance management cell; and inversion means for inverting the HEC of the physical layer maintenance management cell.
  • the reference channel detection circuit includes a CRC calculating means for inputting the separated channel and performing a CRC calculation, an ATM cell synchronizing means for synchronizing with an ATM cell based on the calculation result of the CRC calculating means, and a physical layer maintenance circuit.
  • HEC inversion CRC operation means for inverting the HEC of the management cell and executing the CRC operation.
  • the reference channel detection circuit receives the calculation result of the CRC calculation means and the ATM cell synchronization signal transmitted from the ATM cell synchronization means, determines whether or not there is a mismatch, and when the mismatch is detected, It is also possible to comprise a mismatch detection circuit for transmitting a mismatch detection signal, a mismatch detection signal, and a reference channel determination circuit for receiving a calculation result of the HEC inverted CRC calculation means and detecting a reference channel. It is preferable that the time division multiplex transmission system includes a timeout counter that outputs a bit rotation signal when a reference channel is not detected for a predetermined time or more in the reference channel determination circuit.
  • the receiving device receives the reference channel detection signal transmitted from the reference channel detection circuit. It can be configured to include a switch that switches the connection based on the result, identifies the other channel based on the phase of the reference channel, and outputs the result based on the result.
  • the inversion means inverts a part of the HEC of the physical layer maintenance management cell.
  • a part of the HEC to be inverted by the inversion means can be different for each reference channel signal.
  • the present invention relates to a channel identification method in time division multiplex transmission in which a plurality of channels are transmitted in a time division multiplex manner, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell base flow.
  • ATM asynchronous transfer mode
  • the transmitting side inverts the HEC byte in the header of the physical layer maintenance management cell, and the reception side detects the physical layer maintenance management cell in which the HEC byte is inverted, and determines the reference channel.
  • the transmission side inverts the HEC byte in the header of the physical layer maintenance management cell
  • the reception side detects the physical layer maintenance management cell in which the HEC byte is inverted, and determines the reference channel.
  • the present invention also provides a time division multiplexing transmission method for transmitting a plurality of channels by time division multiplexing, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell-based flow.
  • the first side transforms the physical layer maintenance management cell of the channel accommodating the ATM cell base flow into a unique shape and converts it into a reference channel signal, and inputs each channel signal including the reference channel signal,
  • the second step of time-division multiplexing these channel signals and outputting them as a time-division multiplexed transmission signal
  • the third step in which the receiving side performs time-division separation of the time-division multiplexed transmission signal, and the third step
  • a reference channel is detected by inputting one of a plurality of output channel signals and detecting the presence or absence of a physical layer maintenance / management cell that has been uniquely modified. Comprising the steps of, that provides division multiplex transmission method when, characterized in that it comprises a.
  • the first step is to synchronize with the HEC of the physical layer maintenance cell. And a step of inverting the HEC of the physical layer maintenance management cell.
  • the fourth process includes a process of executing the CRC operation by inputting the separated channel, a process of synchronizing with the ATM cell based on the calculation result of the CRC operation, and a process of the physical layer maintenance management cell. And performing a CRC operation by inverting the HEC.
  • the fourth step is a step of determining whether there is a mismatch between the calculation result of the CRC calculation and the result of the ATM cell synchronization process, a determination result of the mismatch, and the calculation result of the HEC inverted CRC calculation. And detecting a reference channel by using the following method.
  • the time division multiplex transmission method further includes a step of outputting a bit rotation signal when a reference channel is not detected for a predetermined time or more.
  • This time division multiplexing transmission method preferably further comprises a step of identifying another channel based on the phase of the reference channel, and switching and outputting the connection based on the result.
  • a part of the inverted HEC is different for each reference channel signal.
  • a specific ATM cell-based flow is differentiated from a signal group including other ATM cell-based flows by inverting the HEC byte of a physical layer maintenance management cell (PLOAM cell), and a reference channel is set. Set. Therefore, the reference channel can be easily identified even when a plurality of ATM cell-based flows are accommodated in the respective channels and transmitted, or when other formats are added to this configuration.
  • PLOAM cell physical layer maintenance management cell
  • the channel identification method or the time-division multiplex transmission system according to the present invention includes an AT It conforms to the standard specification of the transmission method of M cell based flow. Therefore, even when a device for time division multiplex transmission is configured, it is possible to adopt a standard product, and it is possible to obtain an effect that a low-cost device can be constructed.
  • the ATM cell-based flow is used in the ATM-P0N system, which is a subscriber communication system, and is expected to expand to the subscriber system in the future.
  • the present invention further provides a channel identification method in a time division multiplex transmission system for transmitting a plurality of channels by time division multiplexing, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell base flow.
  • ATM asynchronous transfer mode
  • the HEC byte which is set in advance in the cell header of the channel containing the ATM cell base flow and indicates information for error detection and correction of transmission data, is transformed into a unique form and converted to a reference channel signal.
  • HEC byte from at least one separation means for time division separation and multiple channel signals generated by time division separation by separation means Providing division multiplexing Transmission system when characterized by having a least one reference Channel detecting means for detecting a reference channel signal, a receiving apparatus comprising a, a with.
  • the channel identifier adding means includes, for example, synchronizing means for synchronizing channel signals based on HEC bytes, and modulo-2 adding means for modulo-2 adding a unique bit pattern to the HEC bytes. Can be.
  • the reference channel detection means includes a modulo-2 addition CRC calculation means for performing modulo-2 addition of a unique bit pattern to the HEC byte and performing a cyclic redundancy check (CRC) calculation.
  • a modulo-2 addition CRC calculation means for performing modulo-2 addition of a unique bit pattern to the HEC byte and performing a cyclic redundancy check (CRC) calculation.
  • This time division multiplex transmission system can have a plurality of reference channel detecting means.
  • each of the plurality of reference channel detection means modulo 2 adds the input terminal for inputting the corresponding unique bit pattern and the unique bit pattern input from the input terminal to the HEC byte, And a modulo-2 addition CRC operation means for performing a cyclic redundancy check operation.
  • the present invention relates to a time division multiplex transmission system for transmitting a plurality of channels by time division multiplexing.
  • Channel identification method in which at least one of the multiple channels contains an asynchronous transfer mode (ATM) cell-based flow, and the transmitting side presets the cell header of the channel containing the ATM cell-based flow.
  • the reference channel is set by transforming the HEC byte indicating information for error detection and correction of transmission data into a unique form, and the receiving side has the HEC byte transformed into the unique form
  • a channel identification method characterized in that a reference channel is detected. It is preferable that the transmitting side be configured to modulo 2 add a unique bit pattern to the HEC byte.
  • the receiving side be configured to identify the reference channel by performing cell synchronization with respect to the HEC byte to which the unique bit pattern has been added with the modulo 2.
  • the receiver can also select a channel based on the detected reference channel.
  • the transmitting side can be configured to modulo 2 add a unique bit pattern to the HEC byte.
  • the receiving side identifies the reference channel by performing cell synchronization on the HEC byte to which the unique bit pattern has been added with the modulo 2 and selects the desired channel by changing the unique bit pattern. can do.
  • the present invention is a channel identification method in time division multiplexing transmission in which a plurality of channels are time-division multiplexed and transmitted, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell-based flow.
  • ATM asynchronous transfer mode
  • the HEC byte which is set in advance in the cell header of the channel containing the ATM cell base port and indicates information for error detection and correction of the transmission data, is transformed into a unique form, and the reference channel A first process of converting the signal into a signal, a second process of time-division multiplexing each channel signal including a reference channel signal on the transmitting side, and generating and outputting a time-division multiplexed transmission signal.
  • Providing channel identification method characterized in that it comprises a fourth step of detecting a channel signal.
  • the first process can be composed of a process of synchronizing channel signals based on HEC bytes, and a process of modulo-2 adding a unique bit pattern to the HEC bytes.
  • the fourth step may consist of performing a cyclic redundancy check (CRC) operation by modulo-2 adding a unique bit pattern to the HEC byte.
  • CRC cyclic redundancy check
  • the present invention relates to a channel identification method in time division multiplexing transmission in which a plurality of channels are transmitted by time division multiplexing, wherein at least one of the plurality of channels accommodates an asynchronous transfer mode (ATM) cell-based flow.
  • ATM asynchronous transfer mode
  • the HEC byte which is set in advance in the cell header of the channel containing the ATM cell-based flow and indicates information for error detection and correction of transmission data, is transformed into a unique form to convert the reference channel.
  • a channel identification method is provided, comprising: a first step of setting, and a second step of detecting a reference channel having an HEC byte transformed into a unique shape at a receiving side.
  • the first step preferably includes a step of modulo-2 adding a unique bit pattern to the HEC byte.
  • the second step includes a step of identifying a reference channel by performing cell synchronization with respect to the HEC byte to which the unique bit pattern has been modulo-2 added.
  • the second step further includes a step of selecting a channel based on the detected reference channel.
  • the second step is to identify the reference channel by synchronizing the cell with the HEC byte to which the unique bit pattern has been modulo-2 added, and to change the unique bit pattern. Selecting a desired channel.
  • a specific ATM cell base flow can be identified by modulo-2 adding a unique bit pattern to the HEC byte in the ATM cell header.
  • the HEC byte of a specific ATM cell-based flow can be used as a reference channel by modifying the HEC byte according to the above method.
  • this reference channel can be easily identified, and other channels can be identified from the phase difference with the reference channel.
  • each channel can be identified individually by making the unique bit pattern for modulo-2 addition to the HEC byte independent for each channel. Will be possible.
  • the reference channel can be identified based on the standard specification of the transmission method of the ATM cell-based flow. For this reason, standard products can be adopted, and low-cost equipment can be constructed.
  • the present invention relates to a communication system in which a plurality of subscriber terminals share a communication medium and are connected to one terminal device, and access control of an uplink from the subscriber terminal to the terminal device is performed by a time division multiple access method.
  • a fixed-length frame is set in the uplink, the frame is further divided into a plurality of uplink subframes, and each uplink subframe is composed of a time slot having a unique length for each uplink subframe.
  • a communication system characterized by accommodating a signal having a unique signal format for each uplink subframe.
  • a fixed-length frame is set in the uplink, and this frame is divided into a plurality of uplink subframes. Further, in the communication system according to the present invention, uplink signals of different signal formats are accommodated in different uplink subframes. Therefore, according to the present invention, various uplink signals having different signal formats can be flexibly accommodated without affecting each other.
  • each uplink subframe is composed of a time slot having a unique length for each uplink subframe.
  • the uplink is transmitted every uplink subframe.
  • the signal termination device is switched.
  • At least one of the uplink subframes allocates a time slot at a fixed position in the uplink subframe to each subscriber terminal to accommodate a signal in the synchronous transfer mode.
  • the length of the time slot should be set to be equal to the sum of the length of the signal transmitted during one frame interval of the accommodated synchronous transfer mode signal and the length of the header for the upstream signal. Is preferred. As a result, it is no longer necessary to use the identifier of the subscriber terminal, and simplification of the device, simplification of signal processing, and efficient use of bandwidth can be realized.
  • a fixed-length cell is accommodated in the time slot.
  • fixed-length cells are accommodated in a fixed-length time slot, fixed-length cells can be accommodated without wasting bandwidth.
  • At least one of the uplink subframes it is preferable to store a variable-length bucket in an area in which a plurality of time slots are connected.
  • variable-length bucket it is possible to provide an area corresponding to the length of the variable-length bucket. Therefore, a variable-length bucket can be accommodated without wasting bandwidth.
  • a downlink frame having the same length as an uplink frame is set in a downlink from a terminal device to a subscriber terminal, and a time slot in an uplink subframe is set in the downlink.
  • An access control area in which the assignment to the user terminal is described is set for each uplink subframe, and the access control area is a downlink corresponding to the position in the uplink frame where the head of the uplink subframe to be controlled is located. Preferably, it is inserted at a specific position in the frame.
  • the phase of the downlink frame and the position of the access control area in the downlink frame are determined by the phase of the uplink frame and the uplink subframe in the frame. Can be given. Therefore, it is possible to easily perform uplink control.
  • an area other than the access control area in the downlink frame is divided into a plurality of downlink subframes, and a downlink subframe boundary display area in which a boundary position between the downlink subframes is described is used to specify the downlink frame. It is preferable to insert it at the location.
  • the length of the uplink subframe for each frame it is preferable to change the length of the uplink subframe for each frame by changing the insertion position of the access control area for each frame.
  • the boundary between uplink subframes in the uplink can be set freely. Therefore, it is possible to flexibly cope with the increase and decrease of the signal amount between the uplink signals of each type.
  • a downlink frame having the same length as the uplink frame is set in the downlink from the terminal device to the subscriber terminal, and the time slot in each uplink subframe is set in the downlink frame.
  • An access control area that describes the assignment of mobile stations to subscriber terminals and an uplink control area that consists of an uplink subframe boundary position display area that describes the boundary position between uplink subframes in the uplink are specified Preferably, it is inserted at a location.
  • an area other than the uplink control area is divided into a plurality of downlink subframes, and a downlink subframe boundary display area in which a boundary position between the downlink subframes is described is inserted at a specific position in the downlink frame. Is preferred.
  • each signal format is less affected by other signals.
  • a downlink frame having the same length as the uplink frame is set in the downlink from the terminal device to the subscriber terminal, and the code rate of the downlink frame is set to the code rate of the uplink.
  • N is a positive integer
  • the downlink is composed of N channels with the same code rate as the uplink, and one of the N channels controls access to the uplink. It is preferable to have a function.
  • FIG. 1 is a block diagram showing the configuration of the first embodiment of the time division multiplex transmission system according to the present invention.
  • FIGS. 2A and 2B are schematic diagrams showing signal formats in the embodiment shown in FIG.
  • FIG. 3 is a block diagram showing a configuration of a channel identifier adding circuit in the time division multiplex transmission system shown in FIG.
  • FIG. 4 is a block diagram showing a first configuration example of a channel identification circuit in the time division multiplex transmission system shown in FIG.
  • FIG. 5 is a block diagram illustrating a configuration example of a reference channel detection circuit corresponding to a bit rotation in the time division multiplex transmission system illustrated in FIG.
  • FIG. 6 is a time chart illustrating the operation of the reference channel detection circuit corresponding to the bit rotation shown in FIG.
  • FIG. 7 is a block diagram showing a second configuration example of the channel identification circuit in the time division multiplex transmission system shown in FIG.
  • FIG. 8 is a diagram illustrating a configuration of first to fourth channel signals in the time division multiplex transmission system according to the second embodiment.
  • FIG. 9 shows a reference channel signal in the time division multiplex transmission system according to the second embodiment.
  • FIG. 10 is a block diagram illustrating a configuration of a channel identifier adding circuit in the time division multiplex transmission system according to the second embodiment.
  • FIG. 11 is a block diagram illustrating a configuration of a reference channel detection circuit in the time division multiplex transmission system according to the second embodiment.
  • FIG. 12 is a block diagram illustrating another configuration example of the channel identification circuit in the time division multiplex transmission system according to the second embodiment.
  • FIG. 13 is a block diagram showing a configuration of one embodiment of a communication system according to the present invention.
  • FIG. 14 is a diagram showing a first frame structure in the communication system shown in FIG.
  • FIG. 15 is a diagram showing a second frame structure in the communication system shown in FIG.
  • FIG. 16 is a diagram showing a third frame structure in the communication system shown in FIG.
  • FIG. 17 is a block diagram showing a configuration example of a conventional time division multiplex transmission system.
  • FIG. 18 is a block diagram showing a configuration example of a conventional communication system. Description of the preferred embodiment
  • FIG. 1 is a block diagram showing the configuration of the first embodiment of the time division multiplex transmission system according to the present invention.
  • the time division multiplex transmission system includes a transmitting device 1 including a channel identifier adding circuit 4 and a multiplexing circuit 5, and a receiving device 4 including a channel identification circuit 8.
  • the large-capacity line connecting transmitter 1 and receiver 7 has a transmission capacity of 2.5 Gbps, and has a configuration in which each channel with a transmission capacity of 62 Mbps is time-division multiplexed into four channels. .
  • the channel signal 3 a is an ATM cell base station, is input to the channel identifier adding circuit 4, and is 8 bits of HEC byte of layer maintenance cell is inverted
  • the reference channel signal becomes 3x.
  • the reference channel signal 3X is input to the multiplexing circuit 5 together with the other channel signals 3b, 3c and 3d.
  • the multiplexing circuit 5 time-division multiplexes the input signal and sends it to the receiving device 7 as a time-division multiplex transmission signal 6.
  • the time division multiplex transmission signal 6 transmitted from the multiplexing circuit 5 of the transmitting device 1 is input to the channel identification circuit 8, and is separated by the channel identification circuit 8 for each channel.
  • the channel identification circuit 8 further detects the reference channel signal 3X from the four channel signals, and based on the phase difference with the reference channel signal 3X in the time division multiplex transmission signal 6, all the channel signals 3X Identify b, 3c, 3d.
  • the reference channel signal 3X is converted again into the channel signal 3a in the channel identification circuit 8. In this way, all or a part of the individually identified channel signals 3 a, 3 b, 3 c, and 3 d are output from the channel identification circuit 8.
  • termination circuits 14a, 14b, 14c, and 14d are connected to the channel identification circuit 8, and the channel signals 3a, 3b, and 3c output from the channel identification circuit 8 are connected. , 3d are terminated in termination circuits 14a, 14b, 14c, and 14d, respectively.
  • FIG. 2 shows a method of adding a channel identifier in the channel identifier adding circuit 4 in the transmitting device 1.
  • the channel signal 3a is a cell-based flow in which ATM cells are connected.
  • the ATM cell 20 has a fixed-length format including a 5-byte header 21 and a 48-byte payload 22, and the header 21 has a connection. Areas such as VC I / VP I to be represented are secured.
  • the result of the CRC operation to protect the header 21 is the fifth byte HE of the header 21. It is described in byte 23.
  • ATM cell synchronization on the ATM cell-based flow is performed by determining the phase at which the CRC operation holds in a cycle of 53 bytes as HEC byte 23.
  • a physical layer maintenance management cell (PLOAM cell) 24 defined for the maintenance management of the physical layer of the system is periodically inserted.
  • PLOAM cell 24 are between F (F is a positive integer) cells. It shows that it has an interval cycle.
  • a specific header value is given to the header of the PLOAM cell 24, and PLOAM-HEC 25 is inserted in the fifth byte as shown in FIG. 2 (A).
  • the header unique to the PL / AM cell 24 is detected, the P LOAM—HEC 25 is inverted, and converted to the reference channel signal 3X. I do.
  • the PLOAM cell 24 of the reference channel signal 3 X is PL 0 AM—the c channel signals 3 b, 3 c, and 3 d having the inverted HEC 26 are the ATM cell-based flows.
  • the reference channel signal 3X and other ATM cell base flow can be detected by detecting which of the PLOAM—HEC 25 or PL0 AM—inverted HEC 26 is in PLO AM cell 24. And can be clearly distinguished.
  • the PL—AM—inverted HEC 26 is detected, and the reference channel signal 3X and the other channel signals are used. It is possible to distinguish between channel signals 3b, 3c and 3d.
  • FIG. 3 is a block diagram showing the configuration of the channel identifier adding circuit 4 in the transmitting device 1.
  • the channel signal 3a input to the channel identifier adding circuit 4 is split into two signals, which are input to the PLOAM cell synchronizing circuit 30 and the inverting circuit 31, respectively.
  • the PL ⁇ AM cell synchronization circuit 30 synchronizes the ATM cell base flow of the channel signal 3a with the ATM cell, detects the header of the PL0 AM cell 24, and sends the PLOAM-HEC byte 25 in this header.
  • the synchronized PLOAM-HEC byte timing signal 32 is output to the inverting circuit 31.
  • the inverting circuit 31 inverts PL0AM-HEC25 in accordance with the input PLOAM-HEC byte timing signal 32.
  • P LOAM ATM cell base flow inverted from HEC 25, that is, reference channel signal 3 x is output from channel identifier adding circuit 4 and input to multiplexing circuit 5.
  • FIG. 4 is a block diagram illustrating a first configuration example of the channel identification circuit 8 in the receiving device 7.
  • the channel identification circuit 8 includes a separation circuit 911 with a bit rotation function and a reference channel detection circuit 155-1 corresponding to a bit rotation.
  • the time-division multiplexed transmission signal 6 output from the multiplexing circuit 5 of the transmission device 1 is input to a demultiplexing circuit 9-1 with a bit-gate function, and is demultiplexed into four channel signals.
  • Separation circuit with bit rotation function 9— 1 of 4 output ports 10A, 10B, 10C, and 10D 1st output port 1 OA has bit reference compatible channel detection circuit 1 5—1 is connected.
  • the reference channel detection circuit 15 _ 1 for bit rotation monitors the input channel signal for a certain period of time, and if the PLOAM—inverted HEC 26 cannot be detected, the input channel signal is switched. Outputs bit rotate signal 16.
  • the bit rotate signal 16 is input to the separation circuit 9-1 with the bit rotation function, and operates the bit rotation function of the separation circuit 911 with the bit rotation function. By this bit rotate function, the channel signal output from each output port of the separation circuit 9_1 with the bit port rotate function is incremented or decremented.
  • bit rotation-compatible reference channel detection circuit 15-1 repeatedly outputs the bit rotation signal 16 until the PL ⁇ AM-inverted HEC 26 can be detected, and sequentially switches channels to perform monitoring. .
  • P LOAM When the inverted HEC 26 is detected, that is, when the reference channel is detected, the signal output from the first output port 10A is always the reference channel signal 3X. At the same time, the channel signal 3b is output from the second output port 10B, the channel signal 3c is output from the third output port 10C, and the channel signal 3d is output from the fourth output port 10D. Output to a, 14b, 14c, and 14d.
  • FIG. 5 is a block diagram showing an example of a configuration of the reference channel detection circuit 15 5-1 corresponding to the bit rotation.
  • FIG. 6 is an example of an operation example of the reference channel detection circuit 15 -1 corresponding to the bit rotation. This is a timing chart that represents.
  • the signal input to the bit-rotating reference channel detection circuit 155-1 is input to the CRC operation circuit 40 and the HEC byte inversion CRC operation circuit 41, respectively.
  • C The RC operation circuit 40 performs a CRC operation for ATM cell synchronization, and outputs the timing at which the CRC operation is established to the ATM cell synchronization circuit 42 as a CRC operation result 50.
  • the same 1 ⁇ operation is performed in 1 ⁇ £ 23 bytes, but when the reference channel signal 3X is input, the PL ⁇ AM—inverted HEC 26 cannot perform the CRC operation. . Therefore, in the signal waveform of the CRC operation result 50 output from the CRC operation circuit 40, the flag is not set only when the phase of the P LOAM cell 24 is as shown in FIG.
  • the ATM cell synchronizing circuit 42 to which the CRC operation result 50 has been input is provided with a counter (not shown) having a period that matches the ATM cell 20 (see FIG. 2).
  • the ATM cell is synchronized with the phase of the ATM cell 20 based on the ATM cell. Since synchronization protection is applied at the time of ATM cell synchronization, even if there is a place where the CRC calculation result 50 has no flag due to PLOAM-inverted HEC 26, it is possible to sufficiently perform ATM cell synchronization.
  • the ATM cell synchronization signal 51 output from the ATM cell synchronization circuit 42 has a waveform in which a flag is set for each ATM cell 20 including the PLOAM cell 24, as shown in FIG.
  • Both the CRC operation result 50 and the ATM cell synchronization signal 51 are input to the mismatch detection circuit 43 without delay difference. Comparing the two, when the reference channel signal 3 X is input, the CRC operation result 50 is not flagged when the phase of the PLOAM—inverted HEC 26 is set, and the PL AM—The flag is also set when the phase of the inverted HE C26 is set. Therefore, the mismatch detection circuit 43 detects a mismatch only when the phase is P LOAM—inversion HEC 26, and a flag is set in the mismatch detection signal 52 transmitted from the mismatch detection circuit 43.
  • the HEC byte inversion CRC operation circuit 41 inverts the portion corresponding to the HEC byte 23, performs CRC operation, and outputs the operation result as the HEC byte inversion CRC operation result 53. Therefore, the HEC byte inversion CRC operation circuit 4 1
  • the CRC calculation is established only when the phase is PLOAM—inverted HEC 26, and a flag is set in the HEC byte inverted CRC operation result 53.
  • the waveforms of the mismatch detection signal 52 and the HEC byte inverted CRC calculation result 53 only match when the reference channel signal 3X is input.
  • the reference channel determination circuit 44 monitors the mismatch detection signal 52 and the HEC byte inverted CRC calculation result 53, and outputs a reference channel detection signal 17 when both match. If the reference channel detection signal 17 is not output for a fixed period of time, the evening out counter 47 outputs the bit rotate signal 16.
  • the bit rotation compatible reference channel detector 15-1 When the reference channel is detected, the bit rotation compatible reference channel detector 15-1 re-inverts the P LOAM—inverted HEC 26 of the reference channel signal 3 X, converts it to the channel signal 3a, and outputs it. It also has the function of performing In other words, the re-inverting circuit 45 synchronizes with the HEC byte inverted CRC calculation result 53 and outputs the P / O of the channel signal input to the bit-rotating reference channel detection circuit 15-1. 1-11 £ inversion. Invert 26 again.
  • the inverted channel signal 3a is input to the reference channel switch 46.
  • the reference channel switch 46 receives the output of the inverting circuit 45 and the signal input to the bit rotation compatible reference channel detection circuit 15-1.
  • the reference channel switch 46 outputs the output of the inverting circuit 45 when the reference channel detection signal 17 is output.
  • the reference channel detection circuit 15 -1 corresponding to the bit rotation is used.
  • the signal input to is output as it is.
  • FIG. 7 is a block diagram showing a second configuration example of the channel identification circuit 8. As shown in FIG.
  • the input time-division multiplex transmission signal 6 is input to the demultiplexing circuit 912, where it is demultiplexed into four channel signals.
  • the separation circuit 9-1 is provided with first, second, third, and fourth output ports 10A, 10B, 10C, and 10D. Connected to the channel detection circuit 15-2A, 15-2B, 15-2C, 15-2D.
  • switch-compatible reference channel detection circuits 15 ⁇ 2 A, 15 ⁇ 2 B, 15 ⁇ 2 C, and 15 ⁇ 2 D those which detect the reference channel generate the reference channel detection signal 17. Output.
  • Switch 12 receives reference channel detection signal 17 and identifies other channels based on the phase of the reference channel. Next, the connection is switched so that each channel signal is output toward the terminal circuit 14a, 14b, 14c, 14d at the subsequent stage corresponding to each channel signal.
  • Reference channel detection circuit for switch 15-2 A, 15-2 B, 15-2 C, 15-2 D is the reference channel detection circuit for bit rotation shown in Fig. 5 15-1 Can be configured similarly to However, in that case, it is not necessary to provide the timeout counter 47.
  • the reference channel switch 46 uses the switch-compatible reference channel detection circuit 15-2A, 15_2B, 15_2C, 15-5.
  • P LOAM inverted HE C 26 is inverted and the channel signal 3 a is output.
  • the channel signals 3 b, 3 c, and 3 d are input to the switch-compatible reference channel detection circuits 15—2A, 15—2B, 15—2C, and 15—2D, The channel signals 3b, 3c, and 3d are output as they are.
  • the time division multiplexing is bit multiplexing, but the present embodiment is applicable to byte multiplexing.
  • the HEC byte 23 of the P LOAM cell 24 when the HEC byte 23 of the P LOAM cell 24 is inverted, the entire byte is inverted. However, even if only a part of the HEC byte 23 is inverted. Good.
  • the number of channels is defined as four, but The number is not so limited. This embodiment can be applied to the case where the number of channels is three or less or five or more.
  • the time division multiplex transmission system according to the second embodiment has the same configuration as the time division multiplex transmission system according to the first embodiment shown in FIG.
  • the large-capacity line connecting the transmitting device 1 and the receiving device 7 has a transmission capacity of 2.5 Gbps, and each channel has a transmission capacity of 622 Mbps and is time-division multiplexed into four channels.
  • the first to fourth channel signals 3a, 3b, 3c, 3d accommodated in each channel are all ATM cell phones.
  • the first channel signal 3a is input to the channel identifier adding circuit 4, where the unique bit pattern is added to the ATM cell header. Modulo 2 addition is performed on the HEC byte portion to obtain a reference channel signal 3X.
  • the reference channel signal 3X is input to the multiplexing circuit 5 together with the second to fourth channel signals 3b, 3c, 3d.
  • the multiplexing circuit 5 time-division multiplexes the input second to fourth channel signals 3b, 3c, 3d and the reference channel signal 3x, and forms a time-division multiplexed transmission signal 6 as a receiving device 7. Send to
  • the receiving device 7 inputs the time-division multiplexed transmission signal 6 transmitted from the transmitting device 1 to the channel identification circuit 8 and separates the channel signals 3 x, Take out 3b, 3c and 3d.
  • the channel identification circuit 8 further detects the reference channel signal 3X from the four channel signals, and identifies all the channel signals from the phase difference with the reference channel signal 3X in the time division multiplex transmission signal 6. All or part of the individually identified channel signals are output from the channel identification circuit 8 to the termination circuits 14a, 14b, 14c, and 14d.
  • Termination circuits 14a, 14b, 14c and 14d terminate the corresponding channel signals 3a, 3b, 3c and 3d, respectively.
  • the reference channel signal 3X is output from the channel identification circuit 8 after being reconverted into the first channel signal 3a by the channel identification circuit 8.
  • FIG. 8 is a diagram showing the configuration of the first to fourth channel signals 3a, 3b, 3c, 3d
  • FIG. 9 is a diagram showing the configuration of the reference channel signal 3X.
  • the channel signal 3a is a cell-based flow in which ATM cells are connected.
  • the ATM cell 20 has a fixed-length format consisting of a 5-byte ATM cell header 21 and a 48-byte payload 22, and the ATM cell header 21 has a VC I (representing a connection). Areas such as Virtual Channel Identifier (PI) and Virtual Path Identifier (PI) are reserved.
  • PI Virtual Channel Identifier
  • PI Virtual Path Identifier
  • ATM cell synchronization on the ATM cell-based flow is performed by judging the phase at which the CRC operation holds in a 53-byte cycle as HEC byte 23.
  • the ATM cell base flow is scrambled to make it easier to extract the synchronization clock on the receiving side.
  • HEC 8th bit 29, HEC 7th bit 28 the lower 6 bits of HEC byte 23 are actually used.
  • CRC operation is performed to achieve ATM cell synchronization.
  • the channel identifier addition circuit 4 modulo 2 adds the unique bit pattern 60 to the HEC 6th to the HEC 1st bit 27, and Convert to channel signal 3X.
  • a 6-bit fixed bit pattern of “101010” is used as the unique bit pattern 60.
  • the receiving side modulates by 2 modulo 2 the unique bit pattern 60 ("1 0 1 0 1 0") to HEC 6th to HEC 1st bit 27, and performs ATM cell synchronization.
  • ATM cell synchronization with reference channel signal 3X can be achieved.
  • the HEC No. 6 to the HEC No. 1 bit 27 are modified, the above operation cannot achieve ATM cell synchronization for the second to fourth channel signals 3 b, 3 c and 3 d. . Therefore, the reference channel signal 3X and the second to fourth channel signals 3b, 3c, 3d can be easily distinguished.
  • the second to fourth channel signals 3b, 3c, 3d are signals other than the ATM cell base station, ATM cell synchronization is not established, so that the reference channel signal 3X and the It is possible to distinguish between the second to fourth channel signals 3b, 3c and 3d.
  • FIG. 10 is a block diagram showing a configuration example of the channel identifier adding circuit 4 in the present embodiment.
  • the channel identifier adding circuit 4 includes an ATM cell synchronizing circuit 61 and a module port 2 adding circuit 62.
  • the first channel signal 3a input to the channel identifier adding circuit 4 is split into two signals, which are input to the ATM cell synchronizing circuit 61 and the modulo 2 adding circuit 62, respectively.
  • the ATM cell synchronization circuit 61 modulates the HEC byte evening signal 63 synchronized with the HEC byte 23 after applying ATM cell synchronization to the ATM cell base of the first channel signal 3a. Output to the 2 adder 62.
  • the modulo 2 addition circuit 62 modulo 2 adds the unique bit pattern 60 to the HEC 6th to HEC 1st bit 27 of the HEC byte 23 in accordance with the timing of the HEC byte timing signal 63. Accordingly, the output of the modulo-2 addition circuit 62 becomes the reference channel signal 3X, and is output from the channel identifier addition circuit 4 to the multiplexing circuit 5.
  • the channel identification circuit 8 in the present embodiment can be configured similarly to the channel identification circuit 8 in the first embodiment shown in FIG. However, unlike the channel identification circuit 8 in the first embodiment, the channel identification circuit 8 in this embodiment operates as follows.
  • the time-division multiplexed transmission signal 6 output from the multiplexing circuit 5 of the transmission device 1 is input to a separation circuit 9-1 with a bit rotation function and separated into four channel signals. Separation circuit with bit rotation function 9 1 1 of 4 output ports 10 A, 10 B, 10 C, and 10 D, 10 A has reference channel detection circuit 15- 1 is connected.
  • the reference channel detection circuit 155-1 performs a CRC operation of modulo-2 adding the unique bit pattern 60 to the HEC 6th to HEC 1st bits 27 on the input channel signal, and performs ATM cell synchronization.
  • the reference channel detection circuit 15—1 is a separation circuit with a bit rotation function for switching the input channel signal when the ATM cell synchronization cannot be maintained for a certain period of time.
  • Output to The bit opening signal 16 is input to the separation circuit 9-1 with the bit rotation function, and the bit rotation function of the separation circuit 9-1 with the bit rotation function (changes the bit of the channel signal to low). Function).
  • the channel signal output from each output port 10A, 10B, IOC, 10D of the separation circuit 9_1 with the bit rotate function is incremented or decremented.
  • the reference channel detection circuit 155-1 outputs a bit rotate signal 16 to the signal obtained by adding the unique bit pattern 60 to the module port 2 until ATM cell synchronization is achieved.
  • the signal output from the output port 10A is a signal which can be obtained by modulo 2 addition of the unique bit pattern 60 to synchronize the ATM cells, that is, the reference channel signal 3 x It is.
  • the channel signal 3b is output from the second output port 10B
  • the channel signal 3c is output from the third output port 10C
  • the channel signal 3d is output from the fourth output port 10D. .
  • FIG. 11 is a block diagram showing one configuration example of the reference channel detection circuit 15-1 in the present embodiment.
  • the reference channel detection circuit 52 in the present embodiment includes a unique bit pattern addition CRC calculation circuit 64, an ATM cell synchronization counter circuit 65, a unique bit pattern addition circuit 66, and a timeout counter circuit 67. .
  • the signal input to the reference channel detection circuit 15-1 is input to the unique bit pattern addition circuit 64 and the unique bit pattern addition circuit 66.
  • Unique bit The CRC calculation circuit 64 performs CRC calculation by modulo 2 addition of the unique bit pattern 60 to HEC No. 6 to HEC first bit 27, and adds the unique bit pattern to the timing at which the CRC calculation is established.
  • the CRC calculation result 68a is output to the ATM cell synchronization counter circuit 65.
  • the ATM cell synchronization counter circuit 65 is provided with a synchronization protection circuit (not shown), and synchronizes the ATM cells while applying forward and backward protection.
  • a synchronization protection circuit not shown
  • the ATM cell synchronization counter circuit 65 outputs the reference channel detection signal 68b.
  • the ATM cell synchronization counter circuit 65 outputs an ATM cell synchronization signal 68c synchronized with the ATM cell to the unique bit pattern addition circuit 66.
  • the unique bit pattern adder 66 modulo 2 adds the unique bit pattern 60 to the HEC 6th to HEC 1st bit 27 of the reference channel signal 3 x according to the phase of the ATM cell synchronization signal 68c, and outputs the channel signal. 3 Convert to a.
  • the timeout counter circuit 67 monitors the reference channel detection signal 68b, and outputs the bit rotate signal 16 when the reference channel detection signal 68b is not detected for a fixed time or more.
  • the unique bit pattern setting terminal 69 is provided in the unique bit pattern addition CRC calculation circuit 64. By providing the unique bit pattern setting terminal 69, the unique bit pattern 60 can be set from outside the reference channel detection circuit 15-1.
  • FIG. 12 is a block diagram illustrating another configuration example of the channel identification circuit 8 in the present embodiment.
  • the channel identification circuit 8 is composed of n (n is a positive integer) bit rotators. Separation circuits 7 1-1 to 7 1-n and n reference channel detection circuits 72 _ 1 to 72-corresponding to each of the bit rotation function separation circuits 7 1 1 to 7 1-n and n.
  • the HEC sixth to HEC first bits 27 of the first to fourth channel signals 3a, 3b, 3c, and 3d are the first to fourth signals, respectively. It is used when it is deformed by the unique bit patterns 60a to 60d.
  • the first to fourth channel signals 3 a, 3 b, 3 c, 3 d are first to fourth unique bit patterns 60 a, 60 b, 60 c, 60 c on the transmitting side, respectively. d is subjected to modulo 2 addition, converted to first to fourth reference channel signals 3Xa, 3xb, 3xc, 3xd, and then time-division multiplexed.
  • the time division multiplexed transmission signal 6 input to the channel identification circuit 8 is branched into n signals, and is divided into the first to n-th bit-port-separating circuits with bit-functions 7 1-1 to 7 1-n. Each is entered.
  • the 1st to n-th reference channel detection circuits 72-1 to 72-n are connected to the subsequent stage of each of the separation circuits 71-1 to 71-n with the bit rotation function, respectively.
  • One of the output ports of the separation circuit with bit rotation function 71-1 to 71-n (all the first output ports 71 a-1 to 71 a-n in Fig. 12) Monitoring.
  • the first to n-th reference channel detection circuits 72-1 to 72-n are connected to the first to fourth eigen-bits via first to n-th eigen-bit pattern setting terminals 73-1 to 73_n, respectively.
  • One of the patterns 60a to 60d is input.
  • the first reference channel detection circuit 72-1 when the second unique bit pattern 60 b is input to the first reference channel detection circuit 72-1, the HECs 6 to HEC of the input signal of the first reference channel detection circuit 72-1 are output.
  • the second unique bit pattern 60b is added modulo 2 to 1 bit 27 to achieve ATM cell synchronization. If the ATM cell cannot be synchronized, the first reference channel detection circuit 72-1 increments the output channel signal of the first bit rotation separating function 71-1 until the ATM cell is synchronized. Or let it decrement.
  • the second reference channel signal 3 Xb is converted into the second channel signal 3 b and output from the first reference channel detection circuit 72-1.
  • the channel identification circuit 8 shown in FIG. 12 the unique bit patterns 60 a to 60 d input to the respective reference channel detection circuits 72-1 to 72-n are changed.
  • desired channel signals 3a to 3d can be selected and output. That is, in addition to the channel identification function, the channel identification circuit 8 of this configuration example realizes the channel selection function at the same time.
  • time division multiplexing is bit multiplexing, but byte multiplexing can be selected.
  • the number of channels is defined as four, but other numbers of channels can be selected.
  • At least one of the channels accommodates an ATM cell base flow, and transforms the HEC byte in the ATM cell header in this ATM cell base flow into a unique form at the transmission side.
  • the reference channel can be set, and the receiving side can identify the reference channel by detecting the ATM cell transformed into a unique shape.
  • a channel identification function based on the ATM cell base flow can be realized.
  • it is not necessary to add a redundant area for channel identification and it is possible to conform to the standard specification of the ATM cell base flow. This makes it possible to use versatile circuits and standard products, and to construct a system with low-cost equipment.
  • FIG. 13 is a block diagram showing the configuration of an embodiment of the time division multiple access system according to the present invention.
  • the terminal device 81 and the plurality of subscriber terminals 82 are connected by a passive optical fiber network 83.
  • a downlink line from the terminal device 81 to the subscriber terminal 82 is separated from an uplink line from the subscriber terminal 82 to the terminal device 81. Therefore, a signal light having a wavelength of 1.5 band is assigned to the downstream signal light 100, and a signal light having a wavelength of 1.3 m is assigned to the upstream signal light 101.
  • the downlink and uplink are both 622 Mbps.
  • the downstream signal light 100 and the upstream signal light 101 are separated by the station side WDM coupler 102-a inside the terminal device 81.
  • the terminal device 81 mainly transmits IP packets, and the STM network 103 transmits STM signals such as telephone and NISDN signals, and the ATM network 104 transmits multimedia data signals. It is connected to the Ethernet network 105, and the station-side downstream signal multiplexing circuit 88—a in the terminal device 81 includes the downstream STM signal 103—A, the downstream ATM signal 104—A, and the downstream Ethernet packet signal 105. — Accommodates A and generates a downstream signal 84 of 622 Mbps.
  • the downlink signal 84 also includes an uplink access control signal 106 output by the station-side access control circuit 89.
  • the downstream signal 84 is converted into a downstream signal light 100 by the optical signal transmission circuit 107-a on the station side, and distributed to each subscriber terminal 82 via the passive optical fiber network 83.
  • the subscriber terminal 82 separates the downstream signal light 100 and the upstream signal light 101 in the subscriber WDM coupler 102-b, and outputs the downstream signal light 100 to the subscriber side optical signal receiving circuit 108.
  • the downstream signal 84 is input to the subscriber downstream signal terminal circuit 88_b, and the access control signal 106, the downstream STM signal 103-1A, the downstream ATM signal 104—A, and the downstream Ethernet packet signal 105—A And separated into
  • the access control signal 106 is input to the subscriber-side access control circuit 92 and terminated.
  • Information inside the access control signal 106 is sent to the subscriber side upstream signal multiplexing circuit 90-b as an upstream signal output timing control signal 99, and timing control for transmitting a burst signal in accordance with the time slot in the frame is performed. Used for
  • the uplink STM signal 103_B is input to the first individual uplink signal generation circuit 94-11, and is assembled into an uplink signal cell by adding a header or the like.
  • Each of the upstream ATM signal 104-B and the upstream Ethernet packet signal 105-B is temporarily stored in the first buffer 93-1 and the second buffer prepared for each signal. 9 3-2 are stored respectively.
  • the subscriber side access control circuit 92 notifies the subscriber-side access control circuit 92 of each stored information as a first stored information signal 96-1 and a second stored information signal 96-2. Upon receiving these signals, the subscriber side access control circuit 92 outputs a bandwidth request signal 98 according to the information storage amount and priority. This band request signal 98 is accommodated in the band request area of the uplink and transmitted to the terminal equipment 81.
  • the upstream ATM signal 104-B and the upstream Ethernet packet signal 105-B are output from the first buffer 93-1 and the second buffer 93_2, respectively, and the second individual upstream signals are respectively provided.
  • the generating circuit 9412 and the third individual upstream signal generating circuit 9413 each signal is subjected to addition of a header or the like, and assembled into an upstream signal cell or an upstream signal bucket.
  • the outputs of the first to third individual uplink signal generation circuits 94-1, 944-2, and 944-2 are input to the subscriber-side uplink signal multiplexing circuit 90b, and together with the band request signal 98 It is accommodated in the signal 85.
  • the upstream signal 85 is converted to upstream signal light 101 in the optical signal transmission circuit 107 b of the subscriber side, output and transmitted to the terminal device 81 through the passive optical fiber network 83. .
  • the terminal station device 81 separates the upstream signal light 101 from the downstream signal light 100 in the station-side WDM coupler 100 2 -a, and converts the upstream signal light 101 into the station-side optical signal receiving circuit. 1 0 8—Input to a and convert to upstream signal 85.
  • the upstream signal 85 is input to the station-side upstream signal termination circuit 90—a, and the upstream S T M signal 103—B, the upstream A T M signal 1
  • a band request signal 98 is also extracted from the upstream signal 85 and input to the station-side access control circuit 89.
  • the station-side access control circuit 89 processes the band request signal 98 output from each subscriber terminal 82, and a first buffer 93-1 and a second buffer 93-3 for each subscriber terminal 82. 9 Obtain the accumulated information in 3-2. Since the first buffer 93-1 and the second buffer 93-2 operate independently, the station-side access control circuit 89 is independent for each subscriber terminal 82 for each signal. The band in the uplink can be allocated to the above, and this result is output as the above-described access control signal 106. Subscriber terminal 8 2 On the basis of the access control signal 106, the uplink ATM signal 104_B and the uplink Ethernet packet signal 105-B are accommodated by mapping each in the uplink signal frame.
  • FIG. 14 shows the frame structure of the upstream signal 85 and the downstream signal 84 in this embodiment.
  • the uplink signal 85 is composed of an uplink signal frame 110 having a length of 125 s (9720 bytes), and the uplink signal frame 110 is composed of a first uplink subframe 1 1 1—1, It is composed of two uplink subframes 111-2, a third uplink subframe 111-1-3, and a fourth uplink subframe 111-11.
  • the first upstream subframe 1 1 1—1 uses 1,600 bytes out of 9720 bytes in one frame
  • the second upstream subframe 1 1 1—2 uses 160 bytes
  • the third uplink subframe 1 1 1—3 uses 3920 bytes
  • the fourth uplink subframe 1 1 1—4 uses 4040 bytes.
  • Each uplink sub-frame is composed of a time slot of a different length for each uplink sub-frame
  • the first uplink sub-frame 111 has a 50-byte first time slot 124-1.
  • the second upstream subframe 1 1—2 has a second time slot 124—2 bytes of 5 bytes;
  • the third upstream subframe 1 1 1—13 has a third time slot of 56 bytes.
  • the time slot 124-4 is allocated to the fourth upstream subframe 111-4
  • the fourth time slot 124_4 of 40 bytes is allocated to the fourth upstream subframe 111-4.
  • an upstream signal cell having a length equal to the time slot is accommodated.
  • the first uplink signal cell 1144-1 is accommodated in the first time slot 124-1, and the first uplink signal cell 1141-1 is a 3-byte first uplink signal cell. It consists of a signal cell header 1 17-1 and a 47-byte first uplink signal cell payload 1 18-1.
  • the first uplink signal cell payload 1 188-1 contains a 47-byte bandwidth request signal for each subscriber terminal 82.
  • the subscriber-side uplink signal multiplexing circuit 90—b in FIG. 13 includes the first uplink signal cell 1 1 4 1 1 generated by the subscriber-side access control circuit 92 in the first uplink sub-frame 1 1 1-1 To the first time slot 1 24—1 assigned to its own device. You. The position of the first time slot 124-4-1 assigned to each subscriber terminal 82 in the first uplink subframe 111-1-1 is fixed for each subscriber terminal 82.
  • the second time slot 1 2 4-2 accommodates a second upstream signal cell 1 1 4-2, and the second upstream signal cell 1 1 4-1 2 is a 3-byte second upstream signal cell. It consists of a cell header 1 1 7-2 and a 2-byte second uplink signal cell payload 1 1 8-2.
  • the second uplink signal cell payload 1 1 8-2 accommodates one byte of a telephone STM signal and one byte of a telephone control STM signal.
  • the subscriber-side upstream signal multiplexing circuit 90—b in FIG. 13 is configured to convert the second upstream signal cell 114, generated by the first individual upstream signal generation circuit 94-1, into a second upstream sub-floor. It is accommodated in the second time slot 1 2 4—2 assigned to its own device in frames 1 1 1—2. The position of the second time slot 1 2 4-2 assigned to each subscriber terminal 8 2 in the second uplink subframe 1 1 1 1 2 is fixed for each subscriber terminal 8 2.
  • the third time slot 1 2 4-3 accommodates a third upstream signal cell 1 14-13.
  • the third upstream signal cell 1 14 13 is composed of a 3-byte third upstream signal cell header 1 17—3 and a 53-byte third upstream signal cell payload 1 18—3. It consists of:
  • the subscriber-side upstream signal multiplexing circuit 90—b in FIG. 13 stores the ATM cell in the third upstream signal cell payload 1 18—3 by the second individual upstream signal generation circuit 94-2.
  • a second uplink signal cell header 1 17—2 is added to this and accommodated in the third time slot 1 2 4 13 assigned to the own device in the third uplink sub-frame 1 1 1 1 1 3 .
  • the position of the third time slot 124-4-3 assigned to each subscriber terminal 82 is specified by the terminal device 81 as a result of a bandwidth request for each subscriber terminal 82.
  • the fourth time slot 1 2 4—4 is a 40-byte time slot, and a plurality of continuous time slots are linked to form a linked time slot 1333, which is a variable length bucket.
  • the upstream signal bucket 1 3 4 is a 3-byte upstream signal bucket header 1 3 5 and a variable-length upstream signal bucket. It is composed of Ilord 1 3 6
  • the subscriber-side upstream signal multiplexing circuit 90—b in FIG. 13 accommodates the Ethernet bucket signal in the upstream bucket payload 1336 by the third individual upstream signal generation circuit 94—3, and the upstream signal A bucket header 135 is added, and the packet is accommodated in the connection time slot 133 assigned to the own device in the fourth uplink subframe 111-4.
  • the position and length of the connection time slot 133 assigned to each subscriber terminal 82 are specified by the terminal device 81 as a result of a bandwidth request for each subscriber terminal 82.
  • each uplink signal is accommodated in the time slot as an independent signal and transmitted in a burst.
  • the first upstream signal cell header 1 1 17-1, the second upstream signal cell header 1 1 7-2, the third upstream signal cell header 1 1 1 7-3, and the upstream signal Since the packet bucket header 135 has a common preamble and other basic structures, bit synchronization for each cell or each bucket on the receiving side can be performed by a common circuit.
  • the downstream signal frame 12 9 has a length of 125 s, which is equal to the upstream signal frame 11 ⁇ and has first to fourth access control areas 1 2 3 1 to 1 2 3 4 is inserted.
  • the first to fourth access control areas 1 2 3-1 to 1 2 3-4 are respectively the first to fourth uplink sub-frames 1 2 4 _ 1 and 1 2 4-2 in the uplink signal 85.
  • 1 2 3 4 and 1 2 4-4 are used for access control, and transmit a drant to indicate which subscriber's terminal's uplink signal is assigned to which time slot.
  • the position of the first to fourth access control areas 1 2 3-1 to 1 2 3-4 in the first downlink signal frame 12 9 is the delimiter of the uplink sub-frame in the uplink signal frame 110. This insertion position indicates the boundary between upstream subframes.
  • the areas in the downlink frame 1 29 other than the first to fourth access control areas 1 2 3—1 to 1 2 3—4 are the first to fourth downlink sub-frames 1 2 6—1, 1 It is divided into 2 6—2, 1 2 6—3, and 1 2 6 _ 4.
  • First downlink subframe 1 2 6— 1 accommodates the downlink signal for management
  • the second downlink subframe 1 26-2 accommodates the downlink 3 1 1 signal 103-A in Fig. 13
  • the third downlink subframe 1 26- 3 contains the downlink ATM signal 104-A in FIG. 13
  • the fourth downlink subframe 126-4 contains the downlink Ethernet packet signal 105-A in FIG.
  • the boundaries of each downlink subframe 126-1, 126-2, 126-3, 126-4 are described in the downlink subframe boundary display area 127, which is inserted at the beginning of each frame. .
  • FIG. 15 shows a second embodiment of the communication system using the time division multiple access system according to the present invention.
  • the structure of the present embodiment is the same as that of the first embodiment except that the structure of the downlink signal frame is different as shown in FIG. That is, in the present embodiment, the first to fourth access control areas 123-1 to 123_4 are collectively arranged at the head of each frame, and an uplink sub-frame in which a boundary between uplink sub-frames is described. A configuration is adopted in which the uplink control area 128 to which the frame boundary display area 125 is added is arranged at the head position of the downlink frame 129. At this time, the downlink subframe boundary display area 127 is also arranged at the frame start position.
  • the structure of the uplink is the same as the structure shown in FIG.
  • FIG. 16 shows a third embodiment of a communication system using the time division multiple access system according to the present invention.
  • the code rate of the downlink is set to 2.5 Gb ps
  • the code rate of the uplink is set to 156 Mb ps
  • the code rate in the downlink is equal to the code rate of the uplink. It is divided into six channels, and one of them is provided with an access control function.
  • a channel having an access control function is designated as an access control dedicated channel 138 dedicated to access control, and a polling signal 137 is used inside the access control dedicated channel 138.
  • the dedicated channel for access control 138 and the uplink are each composed of a downlink frame 129 and an uplink frame 110 of length 125 s.
  • the downstream frame 1 29 is the same as the upstream frame 110, and includes the first to fourth downstream sub-frames 126-1 to 126.
  • the first to fourth downlink subframes 126-1 to 126-4 correspond to the time slots of the first to fourth uplink subframes 111-1 to 111-1-4, respectively.
  • the polling signal 1 37 is transmitted.
  • the polling signals 137 of the first to fourth downlink subframes 126-1 to 126-4 are given the same length as the time slots in the corresponding uplink subframes.
  • the subscriber terminal 82 accommodates the upstream signal cell in the time slot in the upstream frame corresponding to the received timing.
  • one subscriber terminal 82 always allocates a fixed time slot in the uplink subframe, such as the first uplink subframe 1 1 1—1 and the second uplink subframe 1 1 1—2. If there are multiple uplink sub-frames, these uplink sub-frames are integrated, and a cell payload that connects the cell pay ports of each other constitutes an uplink signal cell that constitutes one cell payload, and the time slot is added to this. It is also possible to assign one.
  • the code rates of the uplink signal and the downlink signal are both 622 Mbps, or 156 Mbps and 2.5 Gbps, but the present invention is not limited to this. Any other code rate can be used.
  • the length of the frame is 125 s, but other lengths are also possible.
  • the length of the uplink sub-frame is a fixed length. If the length of the frame is constant, the length of each uplink sub-frame can be changed for each frame.
  • the time division multiplexing transmission system and the channel identification system according to the present invention have the following effects. To play.
  • the present invention it is possible to realize a channel identification function based on an ATM cell base flow in a time division multiplex transmission system.
  • the channel identification method according to the present invention does not require addition of a redundant area for channel identification, and does not bring about a major change in the specification of the ATM cell-based flow. Enable compliance. Therefore, the present invention makes it possible to employ a versatile circuit or a standard circuit, and to construct a system using a low-cost device.
  • the following effects can be obtained by the communication system according to the present invention.
  • a plurality of subframes for signal transmission are set in a frame, and a time slot having a unique length is set for each subframe. Since various signals can be accommodated separately in a frame, there is no need to convert signal formats such as transfer mode and format, and a communication system that can easily accommodate multiple signals with different signal formats can be realized. You.
  • the signal format is converted to convert the STM signal into an ATM cell
  • a surplus area in the cell is created and the band use efficiency is reduced.
  • various signals are directly accommodated. Therefore, it is possible to improve the band use efficiency of the uplink signal.

Description

明 細 時分割多重伝送システム及び時分割多重ァクセス方式を用いた通信システム 発明の技術分野
本発明は時分割多重方式に関し、特に、時分割多重された複数のチャネルを個々 に識別するためのチャネル識別方式及び時分割多重アクセス方式を用いた通信シ ステムに関する。 従来の技術
これまでに多くのチャネル識別方式が提案されている （例えば、 特公平 6— 1 03866号公報、 特開平 8— 56225号公報、 特開平 8— 223 1 82号公 報など）。 例えば、 特許公報第 2704 1 06号 （特開平 7— 1 77 1 36号公 報） は、 データ信号多重伝送装置用フ レーム同期方式によるチャネル識別方式を 提案している。
この従来例では、 チャネル毎に CRC (Cy c l i c R e d u n d a n c y C h e c k) 演算を行い、 演算結果を冗長ビッ トとしてデータに付加する。 送信 側は、 この CRC演算を行う際の生成多項式を他のチャネルとは異なるものを用 いることによって、 基準チャネルを設定し、 受信側では、 この生成多項式の相違 を検出することによって、 基準チャネルを識別していた。
すなわち、 図 1 7に示すように、 多重化信号送信回路 1 70において、 チヤネ ル信号送信回路 1 71— 1乃至 1 7 1— mの各々における CRCコード揷入回路 1 73— 1乃至 1 73 _mにおいて送信信号に付加される CRCチェックビッ ト を計算する CRC演算回路 1 72— 1乃至 1 72— mのうち、 例えば、 CRC演 算回路 1 72— 1だけには他のチャネルとは異なる生成多項式を用いるようにし ている。
多重化回路 1 74は CRCコード挿入回路 1 73— 1乃至 1 73— mにおいて CRCチヱックビッ トが付加された全チャネルの送信信号を時分割多重化して多 重化信号を生成し、 その多重化信号を伝送路 1 90を介して多重化信号受信回路 1 80に送信する。
多重化信号を受信する多重化信号受信回路 1 80はフ レーム検出回路 1 8 1を 備えており、 フレーム検出回路 1 81はフレーム同期カウンタ回路 1 82及び C RCコード分離回路 1 83からなる。 フレーム検出回路 1 8 1においては、 チヤ ネル信号送信回路 1 7 1— 1と同じ生成多項式を用いて、 任意のフレーム位相に おいて CRC演算を行い、 その演算結果が多重化信号の中のビッ トパターンと一 致するようなフレーム位相となるまで、 演算するフレーム位相を変えながら CR C演算を行い、 フ レーム同期位相を検出する。
分離回路 1 84はフ レーム検出回路 1 81において検出されたフレーム同期位 相に従って多重化信号からデータを分離し、 その分離したデータをチャネル信号 受信回路 1 85— 1乃至 1 85— mに送出する。 チャネル信号受信回路 1 85— 1乃至 1 85— mはそれぞれ C RC演算回路 1 86— 1乃至 1 86— m及び C R Cコード挿入回路 1 87— 1乃至 1 87— mからなる。
上記の従来例では、 チャネル識別のために C RC演算結果をデータ中に挿入し なければならない。 このため、 チャネル識別のための冗長な領域を送信データに 付加しなければならず、 伝送容量の増大をもたらすという問題があった。
なお、 基準チャネルが非同期転送モード （ATM： A s y n c h r o n o u s T r a n s f e r Mo d e) セルべ一スフローである場合には、 ATMセルの へッダ内に C RC演算結果を挿入する領域 （H EC (He a d e r E r r o r C o n t r o l ) バイ ト） があるため、 チャネル識別のための冗長な領域は必要 なくなる。
しかしながら、 ATMセルにおける C RC演算の生成多項式については標準仕 様が規定されており、 上記の従来例を適応すると、 生成多項式がその標準仕様か ら外れるという問題があった。
さらに、 標準仕様と異なった生成多項式を用いた場合、 誤り検出時のハミング (Hamm i n g) 距離が変わるため、 信号の品質にも悪影響を与えるという問 題があった。
また、 時分割多重は通信システムにも多く応用されている。
例えば、 ある通信システムにおいては、 複数の加入者端末が通信媒体を共有し て 1つの端局装置に接続され、 これらの加入者端末から端局装置へ向かう上り回 線のアクセス制御が時分割多重アクセス方式によつて行われる。 このような通信 システムの代表的なものとして、 例えば、 ATM— PON (A s y n c h r o n o u s T r a n s f e r Mo d e P a s s i v e O t i c a l N e t w o r k ) 力、める。
これは、 ATM— P D S (ATM— P a s s i v e D o u b l e S t a r) とも呼ばれるもので、 例えば、 NTTから発行されている NTT R&Dの Vo 1. 1 4, o. 1 2, 1 995年発行の 1 1 57頁から 1 1 62頁の論文 「高 速光（ATM— P D S)アクセスシステム」 にその概要が記載されている。
また、 その信号形式、 特に、 信号のフ レーム構造については、 I TU— Tから 発行されている 「DRAFT E OF G. 983 (EX G. PONB) A S A RE SULT 〇F THE I NTER I M MEET I NG I N AUGUST 1 997 AND M I NOR ED I TOR I AL CHAN GES」 の 29— 30頁に詳述されている。
ATM—PONは、 マルチメディア用の広帯域アクセスシステムであり、 上り 下り 1 56Mb p sの符号速度の ATM通信を可能としている。 ATM— P ON では、 パッシブ光ファイバ網を用いて、 端局装置と複数の加入者端末とが接続さ れており、 下り回線と上り回線とを分離するため、 双方の回線に異なる波長の信 号光を割り当てる波長分割多重方式を用いている。
端局装置と加入者端末とは論理的には 1対 1の通信を行うが、 上り回線に関し ては、 複数の加入者端末が同時に送信を行うとパッシブ光ファィバ網の分岐部分 において上り信号光の衝突が起きる。 これを回避するため、 時分割多重アクセス 方式によって、 各加入者端末の送信タイミングを制御している。
ATM— P ONが採用する信号形式は ATMセルを基本としている。すなわち、 下り回線については ATMのセルを連結した ATMセルベースフローを用いてお り、 上り回線については ATMセルに同期するためのオーバ一へッ ドを付加した 構成を有するバースト信号を用いている。 このため、 ATM— P ONにおいては、 収容する全ての信号を ATMの信号形式に合わせるため信号形式の変換が行われ る。 図 1 8に ATM— PONの構成を表すブロック図を示す。
端局装置 20 1と複数の加入者端末 8202は、 パッシブ光フアイバ網 203 を介して接続されている。 端局装置 20 1は、 STMネッ トワーク 223、 AT Mネッ トワーク 224、 イーサネッ トワーク 225に接続されている。 ATMネ ッ トワーク 224からの信号は ATM交換機 23 1に入力されるが、 STMネッ トワーク 223とイーサネッ トワーク 225からの信号は、 各々、 局側クラッ ド (CLAD) 232— aと局側 ATMインターフヱース 233— aとによって A TMセルに変換された後に ATM交換機 23 1に入力される。
ATM交換機 231の出力は、 局側 ATM— P ON下り信号生成回路 234- aに入力され、 ATM— PON下り信号 235として出力される。
加入者端末 202においては、 ATM— P ON下り信号 235は、 加入者側 A TM_ P〇N下り信号終端回路 234— bによって終端され、 ATMセルが取り 出される。 取り出された ATMセルは多重分離回路 236によって、 STM信号 を収容したものと、 ATMネッ トワークから直接収容されたものと、 イーサパケ ッ トを収容したものとに分離される。 S TM信号およびイーサバケツ トを収容し た ATMセルは、 各々、 加入者側 C L AD 232 _ b、 加入者側 ATMイン夕一 フェース 233— bに入力され、 元の信号形式に変換される。
一方、 上り回線においても、 図 1 8に示すように、 STM信号とイーサバケツ トは、 一旦、 ATMセル化された後に伝送される。 加入者端末 8202において は、 S TM信号とイーサバケツ トはそれぞれ C LAD 232— bと ATMインタ ーフヱ一ス 233— bにおいて ATMセル化される。
これらの ATM変換された各々の信号を多重分離回路 236がセル多重し、 加 入者側 ATM— PON上り信号終端回路 238_bに入力する。 ここで加入者側 A TM— P ON上り信号終端回路 238— bは、 上り回線内の自装置に割り当て られた領域に上り信号を収容するため、 端局装置 81による時分割多重アクセス 制御に従って、 上り信号を送信する。
しかしながら、 ATM— P ONにおいてはすべての信号を ATMセル化する必 要があり、 例えば、 電話信号を収容する際であっても、 C LADを必要とし、 コ ス ト上昇の要因となっていた。 また、 電話信号のような低速の固定ビッ ト レートの信号を収容する際は、 A T Mセルの情報ェリァの大部分を使用しないため、 非効率的であった。
さらに、 可変長のパケッ トを収容する際は、 A T Mセルの長さに合わせるため のセグメント化が必要となり、 信号形式ごとにセグメント化を行う際のインタ一 フェースを規定しなければならず、 新たな信号形式に対して即座に対応すること が困難であった。
本発明はこのような従来例の問題点に鑑みてなされたものであり、 時分割多重 システムにおいて、 新たな冗長領域を付加することなく、 また、 チャネルに収容 される A T Mセルべ一スフローの仕様に大きな変更をもたらすことなくチャネル 識別機能を実現することができる時分割多重システム及びそれに用いるチャネル 識別方式を提供することを目的とする。
本発明は、 さらに、 上り回線に時分割多重アクセス方式を用いた媒体共有型の 通信システムにおいて、 多様な形式の信号を容易に収容することを可能とする通 信システムを提供することを目的とする。 発明の開示
この目的を達成するため、 本発明は、 複数のチャネルを時分割多重して伝送す る時分割多重伝送システムにおけるチヤネル識別方式であって、 複数のチャネル のうち少なくとも 1つが非同期転送モード （A T M) セルベースフローを収容し ており、 送信側は、 A T Mセルべ一スフ口一中に一定の周期で挿入される物理レ ィャ保守管理セル （P L O A Mセル） を固有の形に変形する変形手段を備えてお り、 送信側は該変形手段により基準チャネルを設定し、 受信側は、 固有の形に変 形された物理レイヤ保守管理セルを検出する第一検出手段を備えており、 受信側 は該第一検出手段により基準チャネルを識別することを特徴とするチャネル識別 方式を提供する。
この場合、 送信側は物理レイヤ保守管理セルのヘッダ内の H E Cバイ トを反転 する H E Cバイ ト反転手段を備えており、 受信側は H E Cバイ 卜が反転された物 理レイヤ保守管理セルを検出する第二検出手段を備えており、 受信側は該第二検 出手段により基準チャネルを識別するように構成することができる。 チャネルの時分割多重はビッ ト多重又はバイ ト多重の何れでもあってもよい。 本発明は、 複数のチャネルを時分割多重して伝送する時分割多重伝送システム において、 複数のチャネルのうち少なくとも 1つが非同期転送モード （ATM) セルベースフローを収容しており、 送信側は、 ATMセルベースフローを収容し たチャネルの物理レイヤ保守管理セルを固有の形に変形して基準チャネル信号に 変換するチャネル識別子付加回路と、 該基準チャネル信号を含む各チャネル信号 を入力し、 それらのチャネル信号を時分割多重し、 時分割多重伝送信号として出 力する多重化回路と、 を有する送信装置を備え、 受信側は、 送信装置から送信さ れた時分割多重伝送信号を時分割分離する分離回路と、 該分離回路から出力され る複数のチャネル信号のうち 1つを入力し、 固有の形に変形された物理レイヤ保 守管理セルの有無を検出することにより、 基準チャネルを検出する少なくとも 1 つの基準チャネル検出回路と、 を有する受信装置を備えることを特徴とする時分 割多重伝送システムを提供する。
チャネル識別子付加回路は、 物理レイヤ保守管理セルの HE Cに同期をとる同 期手段と、 物理レイヤ保守管理セルの HE Cを反転する反転手段と、 から構成す ることができる。
また、 基準チャネル検出回路は、 分離されたチャネルを入力して CRC演算を 実行する CRC演算手段と、 C R C演算手段の演算結果に基づいて、 ATMセル に同期する ATMセル同期手段と、 物理レイヤ保守管理セルの HE Cを反転して CRC演算を実行する HE C反転 C RC演算手段と、から構成することができる。 あるいは、 基準チャネル検出回路は、 C R C演算手段の演算結果と、 ATMセ ル同期手段から発信された ATMセル同期信号と、 を受信し、 双方の不一致の有 無を判定し、 不一致を検出したときには不一致検出信号を発信する不一致検出回 路と、 不一致検出信号と、 HEC反転 CRC演算手段の演算結果とを受信し、 基 準チャネルを検出する基準チャネル判定回路と、 から構成することもできる。 本時分割多重伝送システムは、 基準チャネル判定回路において一定時間以上基 準チャネルが検出されない場合にビッ トローテ一ト信号を出力するタイムアウト カウンタを備えていることが好ましい。
受信装置は、 基準チャネル検出回路から発信された基準チャネル検出信号を受 信し、 基準チャネルの位相に基づいて他のチャネルを識別し、 その結果に基づい て、 接続を切り換えて出力するスィツチを備えているように構成することができ る。
反転手段は、 物理レイヤ保守管理セルの H E Cの一部を反転するものであるこ とが好ましい。 また、 この場合、 反転手段が反転させる H E Cの一部は基準チヤ ネル信号毎に異なるものとすることができる。
本発明は、 複数のチャネルを時分割多重して伝送する時分割多重伝送における チャネル識別方法であって、 複数のチャネルのうち少なく とも 1つが非同期転送 モー ド （A T M) セルべ一スフローを収容しており、 送信側が A T Mセルベース フロー中に一定の周期で挿入される物理レイャ保守管理セル （P L 0 A Mセル） を固有の形に変形することにより、 基準チャネルを設定する過程と、 受信側が固 有の形に変形された物理レイヤ保守管理セルを検出することにより、 基準チヤネ ルを識別する過程と、 を備えることを特徴とするチャネル識別方法を提供する。 本チャネル識別方法は、 送信側が物理レイヤ保守管理セルのへッダ内の H E C バイ トを反転する過程と、 受信側が、 H E Cバイ トが反転された物理レイヤ保守 管理セルを検出し、 基準チャネルを識別する過程と、 をさらに備えることが好ま しい。
また、 本発明は、 複数のチャネルを時分割多重して伝送する時分割多重伝送方 法において、複数のチャネルのうち少なく とも 1つが非同期転送モード （A T M) セルベースフローを収容しており、 送信側が、 A T Mセルベースフローを収容し たチャネルの物理レイヤ保守管理セルを固有の形に変形して基準チャネル信号に 変換する第一の過程と、 該基準チャネル信号を含む各チャネル信号を入力し、 そ れらのチャネル信号を時分割多重し、 時分割多重伝送信号として出力する第二の 過程と、 受信側が、 時分割多重伝送信号を時分割分離する第三の過程と、 第三の 過程において出力される複数のチャネル信号のうち 1つを入力し、 固有の形に変 形された物理レイヤ保守管理セルの有無を検出することにより、 基準チャネルを 検出する第四の過程と、 を備えることを特徴とする時分割多重伝送方法を提供す る。
この場合、 第一の過程は、 物理レイヤ保守管理セルの H E Cに同期をとる過程 と、 物理レイヤ保守管理セルの HECを反転する過程と、 を備えることが好まし い。
また、 第四の過程は、 分離されたチャネルを入力して CRC演算を実行する過 程と、 CRC演算の演算結果に基づいて、 ATMセルに同期する過程と、 物理レ ィャ保守管理セルの HE Cを反転して C RC演算を実行する過程と、 を備えるこ とが好ましい。
あるいは、 第四の過程は、 CRC演算の演算結果と ATMセル同期過程の結果 との不一致の有無を判定する過程と、 不一致の有無の判定結果と、 HEC反転 C RC演算の演算結果とに基づいて基準チャネルを検出する過程と、 を備えること が好ましい。
本時分割多重伝送方法は、 一定時間以上基準チャネルが検出されない場合には ビッ トローテ一ト信号を出力する過程をさらに備えていることが好ましい。
本時分割多重伝送方法は、 基準チャネルの位相に基づいて他のチャネルを識別 し、 その結果に基づいて、 接続を切り換えて出力する過程をさらに備えているこ とが好ましい。
物理レイヤ保守管理セルの HE Cを反転する過程においては、 物理レイヤ保守 管理セルの HE Cの一部を反転するものであることが好ましい。 この場合、 反転 される HE Cの一部は基準チャネル信号毎に異なるものであることが好ましい。 本発明によれば、 物理レイヤ保守管理セル （PLOAMセル） の HECバイ ト を反転することにより、 特定の ATMセルベースフローを他の ATMセルベース フローを含む信号群から差別化して、 基準チャネルを設定する。 従って、 複数の ATMセルベースフローを各々チャネルに収容して伝送する場合、 あるいは、 こ の構成に更に他のフォーマツ トが加わる場合であっても、 基準チャネルを容易に 識別することができる。
さらに、 基準チャネルとの位相差に基づいて、 他のチャネルを識別することが 可能である。
また、 本発明によれば、 新たな冗長領域を付加することはもはや必要ではなく なる。
さらに、 本発明に係るチャネル識別方式又は時分割多重伝送システムは、 AT Mセルベースフローの伝送方式の標準仕様に準拠している。 従って、 時分割多重 伝送用の装置を構成する場合でも、 標準品の採用が可能となり、 低コストな装置 を構築できるという効果が得られる。
なお、 A T Mセルベースフローは加入者系の通信システムである A T M— P 0 Nシステム等で採用されており、 今後、 特に、 加入者系への展開が見込まれる。 本発明は、 さらに、 複数のチャネルを時分割多重して伝送する時分割多重伝送 システムにおけるチャネル識別方式であって、 複数のチヤネルのうち少なくとも 1つが非同期転送モード （A T M) セルベースフローを収容しており、 A T Mセ ルベースフローを収容したチャネルのセルヘッダに予め設定され、 かつ、 伝送デ 一夕の誤り検出訂正のための情報を示す H E Cバイ トを固有の形に変形し、 基準 チャネル信号に変換するチャネル識別子付加手段と、 基準チャネル信号を含む各 チャネル信号を時分割多重し、 時分割多重伝送信号を生成して出力する多重化手 段と、 を備える送信装置と、 時分割多重伝送信号を時分割分離する少なく とも一 個の分離手段と、 分離手段で時分割分離されて生成される複数のチャネル信号か ら H E Cバイ トを有する基準チャネル信号を検出する少なく とも一個の基準チヤ ネル検出手段と、 を備える受信装置と、 を有することを特徴とする時分割多重伝 送システムを提供する。
チャネル識別子付加手段は、 例えば、 H E Cバイ トに基づいてチャネル信号の 同期をとる同期手段と、 H E Cバイ 卜に対して固有のビッ トパターンをモジュロ 2加算するモジュロ 2加算手段と、 から構成することができる。
基準チャネル検出手段は、 H E Cバイ 卜に対して固有のビッ トパターンをモジ ュロ 2加算し、 巡回冗長検査 （C R C ) 演算を行うモジュロ 2加算 C R C演算手 段を備えていることが好ましい。
本時分割多重伝送システムは複数個の基準チャネル検出手段を有することがで きる。 この場合、 複数の基準チャネル検出手段の各々は、 対応する固有のビッ ト パターンを入力する入力端子と、 入力端子から入力される固有のビッ トパターン を H E Cバイ 卜に対してモジュロ 2加算し、 巡回冗長検査演算を行うモジュロ 2 加算 C R C演算手段と、 を備えるものとして構成することができる。
本発明は、 複数のチャネルを時分割多重して伝送する時分割多重伝送システム におけるチヤネル識別方式であって、 複数のチヤネルのうち少なく とも 1つが非 同期転送モード （A T M) セルベースフローを収容しており、 送信側は、 A T M セルベースフローを収容したチャネルのセルヘッダに予め設定され、 かつ、 伝送 データの誤り検出訂正のための情報を示す H E Cバイ トを固有の形に変形して基 準チャネルを設定し、 受信側は、 固有の形に変形された H E Cバイ トを有する基 準チャネルを検出するようにしたことを特徴とするチャネル識別方式を提供する。 送信側は、 H E Cバイ トに対して固有のビッ トパターンをモジュロ 2加算する ものであるように構成することが好ましい。
受信側は、 固有のビッ トパターンがモジュ口 2加算された H E Cバイ トに対し てセル同期をとることにより、 基準チャネルを識別するものであるように構成す ることが好ましい。
受信側は、 検出された基準チャネルに基づいてチャネルを選択することもでき る。
また、 送信側は、 H E Cバイ トに対して固有のビッ トパターンをモジュロ 2加 算するものとして構成することができる。
受信側は、 固有のビッ トパターンがモジュ口 2加算された H E Cバイ トに対し てセル同期をとることにより、 基準チャネルを識別するとともに、 固有のビッ ト パターンを変更して所望のチャネルを選択することができる。
本発明は、 複数のチヤネルを時分割多重して伝送する時分割多重伝送における チャネル識別方法であって、 複数のチャネルのうち少なく とも 1つが非同期転送 モード （A T M) セルベースフローを収容しており、 送信側において、 A T Mセ ルベースフ口一を収容したチャネルのセルヘッダに予め設定され、 かつ、 伝送デ 一夕の誤り検出訂正のための情報を示す H E Cバイ トを固有の形に変形し、 基準 チャネル信号に変換する第一の過程と、 送信側において、 基準チャネル信号を含 む各チャネル信号を時分割多重し、 時分割多重伝送信号を生成して出力する第二 の過程と、受信側において、時分割多重伝送信号を時分割分離する第三の過程と、 受信側において、 時分割分離されて生成される複数のチャネル信号から H E Cバ ィ トを有する基準チャネル信号を検出する第四の過程と、 を備えることを特徴と するチヤネル識別方法を提供する。 第一の過程は、 HECバイ トに基づいてチャネル信号の同期をとる過程と、 H E Cバイ 卜に対して固有のビッ 卜パターンをモジュロ 2加算する過程と、 からな るものとすることができる。
第四の過程は、 HECバイ トに対して固有のビッ トパターンをモジュロ 2加算 し、 巡回冗長検査 （CRC) 演算を行う過程からなるものとすることができる。 本発明は、 複数のチャネルを時分割多重して伝送する時分割多重伝送における チャネル識別方法であって、 複数のチャネルのうち少なく とも 1つが非同期転送 モード （ATM) セルベースフローを収容しており、 送信側において、 ATMセ ルベースフローを収容したチャネルのセルヘッダに予め設定され、 かつ、 伝送デ 一夕の誤り検出訂正のための情報を示す HECバイ トを固有の形に変形して基準 チャネルを設定する第一の過程と、 受信側において、 固有の形に変形された HE Cバイ トを有する基準チャネルを検出する第二の過程と、 備えることを特徴とす るチャネル識別方法を提供する。
第一の過程は、 HECバイ トに対して固有のビッ トパターンをモジュロ 2加算 する過程を備えることが好ましい。
また、 第二の過程は、 固有のビッ トパターンがモジュロ 2加算された HECバ ィ トに対してセル同期をとることにより、 基準チャネルを識別する過程を備える ことが好ましい。
あるいは、 第二の過程は、 検出された基準チャネルに基づいてチャネルを選択 する過程をさらに備えることが好ましい。
あるいは、 第二の過程は、 固有のビッ トパターンがモジュロ 2加算された HE Cバイ トに対してセル同期をとることにより、 基準チャネルを識別する過程と、 固有のビッ トパターンを変更して所望のチャネルを選択する過程と、 を備えるこ とが好ましい。
本発明によれば、 ATMセルヘッダ内の HE Cバイ トに対して固有のビッ トパ ターンをモジュロ 2加算することにより、 特定の ATMセルべ一スフローを識別 することが可能になる。
従って、 複数の ATMセルベースフローを各々チャネルに収容して伝送する場 合、 または、 ATMセルべ一スフ口一に加えて他のフォーマッ トを使用した信号 を収容して伝送する場合であっても、 ある特定の A T Mセルベースフローの H E Cバイ トを上記の方法に従って変形することによって、 これを基準チャネルとす ることができる。
受信側においては、 この基準チャネルを容易に識別することができ、 さらに、 基準チャネルとの位相差から他のチャネルを識別することが可能になる。
また、 全てのチャネルに A T Mセルベースフローを収容する場合には、 H E C バイ トにモジュロ 2加算する固有のビッ トパターンをチャネル毎に独立のものと することによって、 個々にチヤネルを識別することが可能になる。
従って、本発明によれば、新たな冗長領域を付加する必要がなくなるとともに、 A T Mセルベースフローの伝送方式の標準仕様に準拠して基準チャネルを識別す ることが可能になる。 このため、 標準品の採用が可能となり、 低コス トな装置を 構築することが可能になる。
本発明は、複数の加入者端末が通信媒体を共有して 1つの端局装置に接続され、 加入者端末から端局装置へ向かう上り回線のアクセス制御が時分割多重アクセス 方式によって行われる通信システムにおいて、 上り回線には固定長のフ レームが 設定され、 フ レームはさらに複数の上りサブフ レームに分割され、 各上りサブフ レームは、 上りサブフレームごとに固有の長さを持つタイムスロッ トから構成さ れ、 上りサブフレームごとに固有の信号形式を持つ信号を収容することを特徴と する通信システムを提供する。
本発明に係る通信システムにおいては、 上り回線に固定長のフレームが設定さ れ、 さらに、 このフ レームは複数の上りサブフ レームに分割される。 また、 本発 明に係る通信システムにおいては、 異なる信号形式の上り信号が別々の上りサブ フ レームに収容される。 従って、 本発明によると、 信号形式が異なる各種上り信 号を互いに影響を及ぼすことなく柔軟に収容することができる。
本発明に係る通信システムにおいては、 さらに、 各上りサブフレームは上りサ ブフレームごとに固有の長さを持つタイムスロッ トから構成される。 このタイム スロッ トの長さを、 収容する信号の形式に合わせて各々最適化することにより、 異なる信号形式の上り信号を帯域の無駄なく収容することができる。
本通信システムにおいては、 端局装置において、 上りサブフレームごとに上り 信号の終端装置を切り替えることが好ましい。
これにより、 上り回線内に収容されていた形式の異なる上り信号を分離して終 端処理することができる。 従って、 統合された状態で伝送されてきた形式の異な る上り信号の終端処理を容易に行うことができる。
本通信システムにおいては、上りサブフレームのうち少なく とも 1つにおいて、 加入者端末ごとに上りサブフレーム内の固定位置のタイムス口ッ 卜を割り当てて 同期転送モー ドの信号を収容することが好ましい。 また、 この場合、 タイムス口 ッ トの長さは、 収容する同期転送モードの信号が 1 フレーム間隔の間に発する信 号の長さと、上り信号用のヘッダの長さとの和に等しく設定することが好ましい。 これによつて、 加入者端末の識別子を用いることはもはや必要ではなくなり、 装置の簡略化と信号処理の簡易化、 さらには、 帯域の効率的な使用を実現するこ とができる。
上りサブフレームのうち少なく とも 1つにおいて、 固定長のセルをタィムス口 ッ トに収容することが好ましい。
固定長のセルを固定長のタイムス口ッ 卜に収容するため、 帯域を無駄にするこ となく、 固定長のセルを収容することができる。
上りサブフレームのうち少なく とも 1つにおいて、 タイムスロッ トを複数個連 結させた領域に可変長のバケツ トを収容することが好ましい。
この収用方法により、 可変長のバケツ 卜の長さに合わせた領域を提供すること ができる。 従って、 帯域を無駄にすることなく、 可変長のバケツ トを収容するこ とができる。
本通信システムにおいては、 端局装置から加入者端末へ向かう下り回線には、 上り回線のフレームと等しい長さの下り回線フレームが設定され、下り回線には、 上りサブフ レーム内のタイムスロッ 卜の加入者端末に対する割り当てが記述され たアクセス制御領域が上りサブフレームごとに設定され、 アクセス制御領域は、 各々が制御対象とする上りサブフレームの先頭が置かれる上り回線フレーム内の 位置に対応した下り回線フレーム内の特定の位置に挿入されることが好ましい。 この下り回線のフレームの位相と下り回線のフレーム内におけるアクセス制御 領域の位置は、 上り回線のフレームの位相とフレーム内での上りサブフレーム間 の境界位置を与えることができる。 従って、 上り回線の制御を容易に行うことを 実現することができる。
本通信システムにおいては、 下り回線フレームにおいてアクセス制御領域以外 の領域を複数の下りサブフレームに分割し、 下りサブフレーム間の境界位置が記 述された下りサブフレーム境界表示領域を下り回線フレームの特定箇所に挿入す ることが好ましい。
この下りサブフレームにより、 下り回線においても各々の形式の下り信号間の 独立性を実現することができる。 従って、 下り回線において、 各信号形式が他の 信号の影響を受けにく くなる。
本通信システムにおいては、 アクセス制御領域の挿入位置をフレームごとに変 更することによって、 上りサブフ レームの長さをフレームごとに変更することが 好ましい。
下り回線のフレーム内におけるアクセス制御領域の位置を変更することにより 、 上り回線内の上りサブフ レーム間の境界を自由に設定することができる。 従つ て、 各々の形式の上り信号間における信号量の増減に柔軟に対応することができ る。
また、 本通信システムにおいては、 端局装置から加入者端末へ向かう下り回線 に上り回線のフレームと等しい長さの下り回線フレームが設定され、 下り回線フ レーム内において、 各上りサブフレーム内のタイムスロッ トの加入者端末に対す る割り当てが記述されたアクセス制御領域と、 上り回線内の上りサブフ レーム間 の境界位置が記述された上りサブフレーム境界位置表示領域からなる上り回線制 御領域とが特定箇所に挿入されることが好ましい。
この上りサブフレーム境界位置表示領域には、 フレーム内における任意の上り サブフ レーム間の境界位置を記入することができる。 従って、 簡易な上り回線の 制御を実現することができる。
下り回線フレームにおいて上り回線制御領域以外の領域を複数の下りサブフレ ームに分割し、 下りサブフレーム間の境界位置が記述された下りサブフレーム境 界表示領域を下り回線フレームの特定箇所に挿入することが好ましい。
この下りサブフレームにより、 下り回線においても各々の形式の下り信号間の 独立性を実現することができる。 従って、 下り回線において各信号形式が他の信 号の影響を受けにく くなる。
本通信システムにおいては、 端局装置から加入者端末へ向かう下り回線には上 り回線のフレームと等しい長さの下り回線フレームが設定され、 下り回線フ レー ムの符号速度を上り回線の符号速度の N倍（Nは正の整数）とし、 下り回線を上り 回線と等しい符号速度を持つ N個のチャネルで構成し、 該 N個のチャネルのうち の 1つに上り回線へのアクセスを制御する機能を持たせることが好ましい。
下り回線をこのように構成することにより、 下り回線において、 アクセス制御 用の信号とデータの信号とを完全に分離することができ、 さらに、 放送用等の下 り回線のみ使用する信号を容易に加えることができる。 図面の簡単な説明
図 1は、 本発明に係る時分割多重伝送システムの第一の実施例の構成を表すブ 口ック図である。
図 2 (A ) 及び （B ) はともに図 1に示した実施例における信号フォーマッ ト を示す概略図である。
図 3は、 図 1に示した時分割多重伝送システムにおけるチャネル識別子付加回 路の構成を示すプロック図である。
図 4は、 図 1に示した時分割多重伝送システムにおけるチャネル識別回路の第 1の構成例を示すプロック図である。
図 5は、 図 1 に示した時分割多重伝送システムにおけるビッ トローテ一ト対応 基準チャネル検出回路の構成例を示すプロック図である。
図 6は、 図 5に示したビッ トローテ一ト対応基準チャネル検出回路の動作を表 すタイムチャー トである。
図 7は、 図 1に示した時分割多重伝送システムにおけるチャネル識別回路の第 2の構成例を示すプロック図である。
図 8は、 第 2の実施例に係る時分割多重伝送システムにおける第 1乃至第 4の チャネル信号の構成を示す図である。
図 9は、 第 2の実施例に係る時分割多重伝送システムにおける基準チャネル信 号の構成を示す図である。
図 1 0は、 第 2の実施例に係る時分割多重伝送システムにおけるチャネル識別 子付加回路の構成を示すプロック図である。
図 1 1は、 第 2の実施例に係る時分割多重伝送システムにおける基準チャネル 検出回路の構成を示すプロック図である。
図 1 2は、 第 2の実施例に係る時分割多重伝送システムにおけるチャネル識別 回路の他の構成例を示すプロック図である。
図 1 3は、 本発明に係る通信システムの一実施例の構成を示すブロック図であ る。
図 1 4は、 図 1 3に示した通信システムにおける第 1のフレーム構造を示す図 である。
図 1 5は、 図 1 3に示した通信システムにおける第 2のフレーム構造を示す図 である。
図 1 6は、 図 1 3に示した通信システムにおける第 3のフレーム構造を示す図 である。
図 1 7は、 従来の時分割多重伝送システムの構成例を示すブロック図である。 図 1 8は、 従来の通信システムの構成例を示すプロック図である。 好適な実施例の説明
図 1は、 本発明に係る時分割多重伝送システムの第一の実施例の構成を表すブ 口ック図である。
本発明の第一の実施例に係る時分割多重伝送システムはチャネル識別子付加回 路 4及び多重化回路 5を含む送信装置 1 と、 チャネル識別回路 8を含む受信装置 4とから構成されている。
送信装置 1 と受信装置 7とを接続する大容量回線は 2 . 5 G b p sの伝送容量 を持ち、 各々 6 2 2 M b p sの伝送容量のチャネルが 4つに時分割多重された構 成をとる。 各チャネルに収容される 4つのチャネル信号 3 a、 3 b、 3 c、 3 d のうちのチャネル信号 3 aは A T Mセルべ一スフ口一であり、 チャネル識別子付 加回路 4に入力され、 物理レイヤ保守管理セルの H E Cバイ ト 8ビッ トが反転さ れ、 基準チャネル信号 3 xとなる。
基準チャネル信号 3 Xは他のチャネル信号 3 b、 3 c、 3 dとともに多重化回 路 5に入力する。 多重化回路 5は、 入力された信号を時分割ビッ ト多重し、 時分 割多重伝送信号 6として受信装置 7に送出する。
一方、 受信装置 7においては、 送信装置 1の多重化回路 5から送信された時分 割多重伝送信号 6はチャネル識別回路 8に入力され、 チャネル識別回路 8におい て、 チャネル毎に分離される。 チャネル識別回路 8は、 さらに、 4つのチャネル 信号の中から基準チャネル信号 3 Xを検出し、 時分割多重伝送信号 6内における 基準チャネル信号 3 Xとの位相差に基づいて、 全てのチャネル信号 3 b、 3 c、 3 dを識別する。 基準チャネル信号 3 Xはチャネル識別回路 8内でチャネル信号 3 aに再変換される。 このようにして、 個々に識別を受けたチャネル信号 3 a、 3 b、 3 c、 3 dは、 全てまたは一部がチャネル識別回路 8から出力される。 チャネル識別回路 8には 4つの終端回路 1 4 a、 1 4 b、 1 4 c、 1 4 dが接 続されており、 チャネル識別回路 8から出力されたチャネル信号 3 a、 3 b、 3 c、 3 dはそれぞれ終端回路 1 4 a、 1 4 b, 1 4 c、 14 dにおいて終端され る。
図 2は、 送信装置 1内のチャネル識別子付加回路 4におけるチャネル識別子付 加方法を示す。
チャネル信号 3 aは ATMセルが連結したセルベースのフローである。 図 2 (A) に示すように、 ATMセル 20は 5バイ 卜のヘッダ 21 と 48バイ トのぺ ィロード 22とからなる固定長のフォーマツ トを持ち、 へッダ 2 1にはコネクシ ョンを表す VC I /VP I等の領域が確保されている。 このヘッダ 2 1を保護す るための CRC演算の結果が、 ヘッダ 2 1の 5バイ ト目の HE。バイ ト 23に記 述されている。
ATMセルベースフロー上における ATMセル同期は、 53バイ ト周期で CR C演算が成り立つ位相を HE Cバイ ト 23と判断することにより、 行っている。 また、 ATMセルベースフロー中には、 システムの物理レイヤの保守管理用に定 義された物理レイヤ保守管理セル （PLOAMセル） 24が周期的に挿入されて いる。 図 2においては、 PL〇AMセル24は、 F個（Fは正の整数）のセルの間 隔の周期を持つことを示している。
PLOAMセル 24のヘッダには固有のヘッダ値が与えられており、 図 2 (A) に示すように、 5バイ ト 目には PLOAM— HEC 25が揷入されている。 チヤ ネル識別子付加回路 4においては、 C RC演算により ATMセル同期をとつた後、 PL〇 AMセル 24に固有のヘッダを検出し、 P LOAM— HEC 25を反転し、 基準チャネル信号 3 Xに変換する。 このように、 図 2 (B) に示すように、 基準 チャネル信号 3 Xの PLOAMセル 24は P L 0 AM—反転 H E C 26を有する c チャネル信号 3 b、 3 c、 3 dが ATMセルベースフローである場合、 PLO AMセル 24に PLOAM— HEC 25または P L 0 AM—反転 HE C 26の何 れが揷入されているかを検出することによって、 基準チャネル信号 3 Xと他の A TMセルべ一スフローとを明確に区別することが可能である。
また、 チャネル信号 3 b、 3 c、 3 dが ATMセルベースフロー以外のもので ある場合であっても、 P L〇 AM—反転 HE C 26を検出することにより、 基準 チャネル信号 3 Xと他のチャネル信号 3 b、 3 c、 3 dとを区別することが可能 である。
図 3は送信装置 1におけるチャネル識別子付加回路 4の構成を表すプロック図 である。
チャネル識別子付加回路 4に入力したチヤネル信号 3 aは 2つの信号に分岐さ れ、 それぞれ P LOAMセル同期回路 30と反転回路 3 1 とに入力される。 PL 〇 AMセル同期回路 30はチヤネル信号 3 aの ATMセルベースフローに ATM セル同期をかけた後、 P L 0 AMセル 24のヘッダを検出し、 このヘッダ内の P LOAM— HE Cバイ ト 25に同期した P LOAM— HE Cバイ トタイミング信 号 32を反転回路 3 1に向けて出力する。
反転回路 3 1は、 入力した P LOAM— HE Cバイ トタイ ミング信号 32の夕 イミングに従って、 P L 0 AM— HE C 25を反転する。 P LOAM— HEC 2 5を反転された ATMセルベースフロー、 すなわち、 基準チャネル信号 3 xがチ ャネル識別子付加回路 4から出力され、 多重化回路 5に入力される。
図 4は、 受信装置 7におけるチャネル識別回路 8の第 1の構成例を表すプロッ ク図である。 チャネル識別回路 8は、 ビッ ト ローテ一ト機能付き分離回路 9一 1 と、 ビッ ト ローテ一ト対応基準チャネル検出回路 1 5— 1とを備えている。
送信装置 1の多重化回路 5から出力された時分割多重伝送信号 6は、 ビッ ト口 ーテ一ト機能付き分離回路 9— 1に入力し、 4つのチャネル信号に分離される。 ビッ トローテート機能付き分離回路 9— 1の 4つの出力ポート 1 0A、 1 0 B、 1 0 C、 1 0Dのうちの第 1の出力ポート 1 OAにはビッ トロ一テート対応基準 チャネル検出回路 1 5— 1が接続されている。
ビッ トローテ一ト対応基準チャネル検出回路 1 5 _ 1は入力されたチャネル信 号を一定時間モニタし、 P LOAM—反転 HE C 26が検出できなかった場合に は、 入力するチャネル信号を切り替えるためにビッ トローテート信号 1 6を出力 する。 このビッ トローテート信号 1 6はビッ トローテ一ト機能付き分離回路 9 _ 1に入力され、 ビッ トローテ一ト機能付き分離回路 9一 1のビッ トロ一テート機 能を動作させる。 このビッ トローテート機能によって、 ビッ ト口一テート機能付 き分離回路 9 _ 1の各出力ポートから出力するチャネル信号はィンクリメントぁ るいはデク リメン ト される。
このように、 ビッ トローテート対応基準チャネル検出回路 1 5— 1は、 PL〇 AM—反転 HEC 26が検出できるまでビッ トローテート信号 1 6の出力を繰り 返して、 チャネルを順次切り替えてモニタを行う。
P LOAM—反転 HE C 26が検出された時点、 すなわち、 基準チャネルが検 出された時点では、 第 1の出力ポート 1 0 Aから出力される信号は常に基準チヤ ネル信号 3 Xである。同時に、第 2の出力ポート 1 0 Bからはチャネル信号 3 b、 第 3の出力ポート 1 0 Cからはチャネル信号 3 c、 第 4の出力ポート 1 0Dから はチャネル信号 3 dがそれぞれ終端回路 14 a、 1 4 b, 1 4 c, 1 4 dに出力 される。
図 5は、 ビッ トローテ一ト対応基準チャネル検出回路 1 5— 1の一構成例を表 すブロック図であり、 図 6は、 ビッ トローテ一ト対応基準チャネル検出回路 1 5 一 1の一動作例を表すタイ ミングチャー トである。
ビッ 卜ローテ一ト対応基準チャネル検出回路 1 5— 1に入力した信号は CRC 演算回路 40と HE Cバイ ト反転 CRC演算回路 41とにそれぞれ入力する。 C RC演算回路 40では ATMセル同期のための C RC演算を行い、 C RC演算が 成立するタイミングを CRC演算結果 50として ATMセル同期回路 42に向け て出力する。
ATMセルベースフロー上においては、 じ1 〇演算は1^£ バィ ト 23で成り 立つが、 基準チャネル信号 3 Xが入力したときは PL〇 AM—反転 HE C 26の 部分で CRC演算が成立しない。 従って、 CRC演算回路 40から出力される C RC演算結果 50の信号波形において、 図 6に示すように、 P LOAMセル 24 の位相のときのみフラグが立たない。
この CRC演算結果 50を入力した ATMセル同期回路 42は、 ATMセル 2 0 (図 2参照） と一致する周期を有するカウンタ （図示せず） を備えており、 こ のカウンタを CRC演算結果 50に基づいて ATMセル 20の位相に同期させて ATMセル同期をとる。 ATMセル同期の際は同期保護をかけるので、 P LOA M—反転 HEC 26によって CRC演算結果 50にフラグが立たない箇所が存在 しても、 十分に ATMセル同期を行うことが可能である。
従って、 ATMセル同期回路 42の出力である ATMセル同期信号 5 1は、 図 6に示すように、 PLOAMセル 24を含む各 ATMセル 20ごとにフラグが立 つ波形となる。
また、 ATMセル同期回路 42によって ATMセル同期がとれない場合は、 入 力しているチャネル信号は基準チャネル信号 3 Xではないと判断される。
CRC演算結果 50と ATMセル同期信号 5 1の双方は遅延差なく、 不一致検 出回路 43に入力する。 両者を比較すると、 基準チャネル信号 3 Xが入力した場 合に限って、 PLOAM—反転 HE C 26の位相のときには C R C演算結果 50 にはフラグが立たず、 ATMセル同期信号 5 1には P L〇 AM—反転 HE C 26 の位相のときもフラグが立つ。 よって、 不一致検出回路 43では P LOAM—反 転 HE C 26の位相の時にのみ不一致が検出され、 不一致検出回路 43から発信 された不一致検出信号 52にフラグが立つ。
一方、 HECバイ ト反転 CRC演算回路 4 1においては HE Cバイ ト 23に相 当する部分を反転した後、 CRC演算を行い、 演算結果を HECバイ ト反転 CR C演算結果 53として出力する。 従って、 HECバイ ト反転 CRC演算回路 4 1 では基準チャネル信号 3 xが入力した場合、 PLOAM—反転 HEC 26の位相 のときのみ CRC演算が成立し、 HECバイ ト反転 CRC演算結果 53にフラグ が立つ。
従って、 不一致検出信号 52と HE Cバイ ト反転 CRC演算結果 53とは、 基 準チャネル信号 3 Xが入力した場合にのみ、 図 6に示すように、 波形が一致する ことになる。
基準チャネル判定回路 44は不一致検出信号 52と HECバイ ト反転 CRC演 算結果 53とをモニタし、 双方が一致した場合には基準チャネル検出信号 1 7を 出力する。 基準チャネル検出信号 1 7がー定時間以上出力されない場合には、 夕 ィムアウトカウンタ 47がビッ ト ロ一テート信号 1 6を出力する。
なお、 ビッ トローテー ト対応基準チャネル検出回路 1 5— 1は、 基準チャネル を検出した場合、 基準チャネル信号 3 Xの P LOAM—反転 HEC 26を再反転 し、 チャネル信号 3 aに変換したうえで出力する機能をも有する。 すなわち、 再 反転回路 45は、 HECバイ ト反転 CRC演算結果 53に同期をとつて、 ビッ ト ローテ一ト対応基準チャネル検出回路 1 5— 1に入力しているチャネル信号の P し0八^/1ー反転11£。 26を再反転する。
反転を受けたチャネル信号 3 aは基準チャネルスィ ツチ 46に入力する。 基準 チャネルスィ ッチ 46には反転回路 45の出力及びビッ トローテ一ト対応基準チ ャネル検出回路 1 5— 1に入力した信号が入力している。 基準チャネルスィツチ 46は基準チャネル検出信号 1 7が出力された場合は反転回路 45の出力を、 基 準チャネル検出信号 1 7が出力されない場合はビッ トローテ一 ト対応基準チヤネ ル検出回路 1 5— 1に入力した信号をそのまま出力する。
従って、 ビッ トローテ一ト対応基準チャネル検出回路 1 5— 1に基準チャネル 信号 3 Xが入力した場合は、 P LOAM—反転 HEC 26が反転され、 チャネル 信号 3 aが出力される。
図 7はチャネル識別回路 8の第 2の構成例を表すプロック図である。
入力した時分割多重伝送信号 6は分離回路 9一 2に入力し、 4つのチャネル信 号に分離される。 分離回路 9一 2には第 1、 第 2、 第 3、 第 4の出力ポート 1 0 A、 1 0 B、 1 0 C、 1 0 Dが設けられており、 それぞれスィッチ対応基準チヤ ネル検出回路 1 5— 2A、 1 5— 2 B、 1 5— 2 C、 1 5— 2 Dに接続されてい る。
これらのスィ ッチ対応基準チャネル検出回路 1 5— 2 A、 1 5— 2 B、 1 5— 2 C、 1 5— 2 Dの中で基準チャネルを検出したものは基準チャネル検出信号 1 7を出力する。
スィ ッチ 1 2は基準チャネル検出信号 1 7を受信し、 基準チャネルの位相に基 づいて他のチャネルを識別する。 次いで、 各チャネル信号に対応した後段の終端 回路 1 4 a、 14 b、 14 c、 1 4 dに向けて各チャネル信号を出力するように 接続を切り替える。
スィ ッチ対応基準チャネル検出回路 1 5— 2 A、 1 5— 2 B、 1 5— 2 C、 1 5— 2 Dは図 5に示したビッ トローテ一ト対応基準チャネル検出回路 1 5— 1 と 同様に構成することができる。 ただし、 その場合には、 タイムアウトカウンタ 4 7を設けることは必要ではない。
また、 ビッ トローテ一ト対応基準チャネル検出回路 1 5— 1の場合と同様に、 基準チャネルスィツチ 46によりスィツチ対応基準チャネル検出回路 1 5— 2 A、 1 5_ 2 B、 1 5 _2 C、 1 5— 2 Dに基準チャネル信号 3 xが入力された場合 は、 P LOAM—反転 HE C 26が反転され、 チャネル信号 3 aが出力される。 これに対して、 チャネル信号 3 b、 3 c、 3 dがスィッチ対応基準チャネル検出 回路 1 5— 2A、 1 5— 2 B、 1 5— 2 C、 1 5— 2 Dに入力された場合は、 そ のままチャネル信号 3 b、 3 c、 3 dが出力される。
なお、 本実施例においては、 時分割多重をビッ ト多重としたが、 本実施例はバ ィ ト多重に対しても適用可能である。
また、 本実施例においては、 P LOAMセル 24の HE Cバイ ト 23を反転す る場合は、 バイ ト全体を反転するものとしたが、 HE Cバイ ト 23の一部のみを 反転させてもよい。
さらに、 HE Cバイ ト 23の一部のみを反転させる場合、 基準チャネル信号毎 に反転する位置に違いを持たせることにより、 複数の基準チャネル信号を導入す ることが可能になる。
さらに、 本実施例においては、 チャネルの数は 4つと規定したが、 チャネルの 数はそれには限定されない。 本実施例はチャネルの数が 3つ以下又は 5つ以上の 場合にも適用することができる。
以下に、 本発明に係る時分割多重伝送システムの第二の実施例を説明する。 第二の実施例に係る時分割多重伝送システムは、 図 1に示した第一の実施例に 係る時分割多重伝送システム同一の構成を有している。
送信装置 1と受信装置 7とを接続する大容量回線は 2. 5 G b p sの伝送容量 を持ち、 各々 622Mb p sの伝送容量のチャネルが 4つに時分割多重された構 成をとる。 各チャネルに収容される第 1乃至第 4のチャネル信号 3 a、 3 b、 3 c、 3 dはいずれも ATMセルべ一スフ口一である。
これらのチャネル信号 3 a、 3 b、 3 c、 3 dのうち、 第 1のチャネル信号 3 aはチヤネル識別子付加回路 4に入力され、 チャネル識別子付加回路 4において 固有のビッ トパターンが ATMセルヘッダの HE Cバイ ト部分に対してモジュロ 2加算され、 基準チャネル信号 3 Xとなる。
基準チャネル信号 3 Xは第 2乃至第 4のチャネル信号 3 b、 3 c、 3 dととも に多重化回路 5に入力される。 多重化回路 5は、 入力された第 2乃至第 4のチヤ ネル信号 3 b、 3 c、 3 d及び基準チャネル信号 3 xを時分割ビッ ト多重し、 時 分割多重伝送信号 6として受信装置 7へ送出する。
一方、 受信装置 7は、 送信装置 1から送信されてきた時分割多重伝送信号 6を チャネル識別回路 8に入力し、 チャネル識別回路 8において時分割ビッ ト分離す ることによって各チャネル信号 3 x、 3 b、 3 c、 3 dを取り出す。 チャネル識 別回路 8はさらに 4つのチャネル信号の中から基準チャネル信号 3 Xを検出し、 時分割多重伝送信号 6内における基準チャネル信号 3 Xとの位相差から全てのチ ャネル信号を識別する。 個々に識別されたチャネル信号はその全てまたはその一 部がチャネル識別回路 8から終端回路 1 4 a、 1 4 b、 14 c、 14 dに出力さ れる。
終端回路 14 a、 1 4 b、 14 c、 14 dは各々対応するチャネル信号 3 a、 3 b、 3 c、 3 dを終端する。
なお、 基準チャネル信号 3 Xはチャネル識別回路 8により第 1のチャネル信号 3 aに再変換された後にチャネル識別回路 8から出力される。 図 8は第 1乃至第 4のチャネル信号 3 a、 3 b、 3 c、 3 dの構成を示す図で あり、 図 9は基準チャネル信号 3 Xの構成を示す図である。 以下、 図 8及び図 9 を参照して、 送信装置 1内のチャネル識別子付加回路 4におけるチャネル識別子 の付加方法について説明する。
チヤネル信号 3 aは ATMセルが連結したセルベースのフローである。 ATM セル 20は 5バイ トの ATMセルへッダ 2 1 と、 48バイ 卜のペイロー ド 22と からなる固定長のフォーマツ トを持ち、 ATMセルへッダ 2 1にはコネクシヨン を表す VC I (V i r t u a l C h a n n e l I d e n t i f i e r) /Ί P I (V i r t u a l P a t h I d e n t i f i e r ) 等の領域が確保され ている。
この ATMセルヘッダ 2 1を保護するための C RC演算の結果が、 ATMセル ヘッダ 2 1の 5バイ ト目の H E Cバイ ト 23に記述されている。
ATMセルベースフロー上における ATMセル同期は、 53バイ ト周期で C R C演算が成り立つ位相を HE Cバイ ト 23と判断することにより行っている。 ま た、 ATMセルべ一スフローには、 受信側での同期クロックの抽出を容易にする ためにスクランブルがかけられている。
このスクランブル同期用に HE Cバイ ト 23の上位 2ビッ ト （HEC第 8ビッ ト 29、 HEC第 7ビッ ト 28) が使用されているため、 実際には HE Cバイ ト 23の下位 6ビッ ト （H E C第 6ビッ ト乃至 H E C第 1 ビッ ト 27 ) により C R C演算を行い、 ATMセル同期をとつている。
図 9に示すように、 チャネル識別子付加回路 4は、 CRC演算によって ATM セル同期をとつた後、 H EC第 6乃至 HE C第 1 ビッ ト 27に固有ビッ トパター ン 60をモジュロ 2加算し、 基準チャネル信号 3 Xに変換する。
本実施例においては、 固有ビッ トパターン 60として "1 0 1 0 1 0" の 6ビ ッ トの固定ビッ トパターンを用いている。
受信側は、 HE C第 6乃至 HE C第 1 ビッ ト 27に固有ビッ トパターン 60 ("1 0 1 0 1 0") をモジュロ 2加算した後に CRC演算を行い、 ATMセル同 期をとる。 この操作によって、 基準チャネル信号 3 Xに対して ATMセル同期を とることができる。 一方、 HEC第 6乃至 HEC第 1 ビッ ト 27が変形されているので、 第 2乃至 第 4チャネル信号 3 b、 3 c , 3 dに対しては上記の操作では ATMセル同期を とることはできない。 従って、 基準チャネル信号 3 Xと第 2乃至第 4チャネル信 号 3 b、 3 c、 3 dとを容易に区別することができる。
また、 第 2乃至第 4チャネル信号 3 b、 3 c、 3 dが ATMセルべ一スフ口一 以外の信号である場合においても、 ATMセル同期が成立しないため、 基準チヤ ネル信号 3 Xと第 2乃至第 4チャネル信号 3 b、 3 c、 3 dとを区別することが 可能である。
図 1 0は本実施例におけるチャネル識別子付加回路 4の一構成例を示すプロッ ク図である。 チャネル識別子付加回路 4は、 ATMセル同期回路 61と、 モジュ 口 2加算回路 62とを備えている。
チャネル識別子付加回路 4に入力された第 1のチャネル信号 3 aは 2つの信号 に分岐され、 ATMセル同期回路 6 1及びモジュ口 2加算回路 62にそれぞれ入 力される。 ATMセル同期回路 6 1は第 1のチヤネル信号 3 aの ATMセルべ一 スフ口一に ATMセル同期をかけた後、 HE Cバイ ト 23に同期した HE Cバイ ト夕イ ミング信号 63をモジュロ 2加算回路 62に出力する。
モジュロ 2加算回路 62は、 H E Cバイ トタイ ミ ング信号 63のタイ ミ ングに 従って、 HECバイ ト 23の HE C第 6乃至 HE C第 1 ビッ ト 27に固有ビッ ト パターン 60をモジュロ 2加算する。 従って、 モジュロ 2加算回路 62の出力は 基準チャネル信号 3 Xとなり、 チヤネル識別子付加回路 4から多重化回路 5へ出 力される。
本実施例におけるチヤネル識別回路 8は、 図 4に示した第一の実施例における チャネル識別回路 8と同様に構成することができる。 ただし、 第一の実施例にお けるチヤネル識別回路 8とは異なり、 本実施例におけるチヤネル識別回路 8は以 下のように作動する。
送信装置 1の多重化回路 5から出力された時分割多重伝送信号 6はビッ トロー テー ト機能付き分離回路 9— 1に入力し、 4つのチャネル信号に分離される。 ビ ッ トローテート機能付き分離回路 9一 1の 4つの出力ポート 1 0 A、 1 0 B、 1 0C、 1 0Dのうちの第 1の出力ポー ト 1 0 Aには基準チャネル検出回路 1 5 - 1が接続されている。
基準チャネル検出回路 1 5— 1は、 入力されたチャネル信号について、 HEC 第 6乃至 H E C第 1ビッ ト 27に固有ビッ トパターン 60をモジュロ 2加算する CRC演算を行い、 ATMセル同期をかける。
基準チャネル検出回路 1 5— 1は、 一定時間以上 ATMセル同期がとれなかつ た場合には、 入力されるチャネル信号を切替えるためにビッ トローテート信号 1 6をビッ トローテート機能付き分離回路 9一 1に出力する。 ビッ ト口一テート信 号 1 6はビッ トローテ一ト機能付き分離回路 9— 1に入力され、 ビッ トローテ一 ト機能付き分離回路 9— 1のビッ ト ローテート機能 （チャネル信号のビッ トをロ —テーシヨンさせる機能） を動作させる。
このビッ トローテート機能によって、 ビッ トローテ一卜機能付き分離回路 9 _ 1の各出力ポート 1 0A、 1 0 B、 I O C, 1 0 Dから出力されるチャネル信号 はインクリメントまたはデクリメン卜される。
このように、 基準チャネル検出回路 1 5— 1は固有ビッ トパターン 60をモジ ュ口 2加算した信号に対して、 ATMセル同期がとれるまでビッ 卜ローテ一ト信 号 1 6を出力する。
従って、 ビッ トローテ一ト動作が終了した時点において出力ポート 1 0 Aから 出力される信号は、 固有ビッ トパターン 60をモジュロ 2加算して ATMセル同 期がとれる信号、 すなわち、 基準チャネル信号 3 xである。 同時に、 第 2の出力 ポート 1 0 Bからはチャネル信号 3 b、 第 3の出力ポート 1 0 Cからはチャネル 信号 3 c、 第 4の出力ポート 1 0Dからはチャネル信号 3 dがそれぞれ出力され る。
図 1 1は、 本実施例における基準チャネル検出回路 1 5— 1の一構成例を示す プロック図である。
本実施例における基準チャネル検出回路 52は、 固有ビッ トパターン加算 CR C演算回路 64と、 ATMセル同期カウンタ回路 65と、 固有ビッ トパターン加 算回路 66と、 タイムアウトカウンタ回路 67とを備えている。
基準チャネル検出回路 1 5— 1に入力された信号は固有ビッ トパターン加算 C RC演算回路 64と固有ビッ トパターン加算回路 66とに入力される。 固有ビッ トパターン加算 CRC演算回路 64は固有ビッ トパターン 60を HE C第 6乃至 HE C第 1ビッ ト 27にモジュロ 2加算した C RC演算を行い、 CRC演算が成 立するタイミングを固有ビッ トパターン加算 CRC演算結果 68 aとして ATM セル同期力ゥンタ回路 65に出力する。
ATMセル同期カウンタ回路 65は同期保護回路 （図示せず） を備えており、 前方後方保護をかけながら ATMセル同期をとる。 ATMセル同期がとれた場合 には、 入力しているチャネル信号が基準チャネル信号 3 Xであると判断すること ができるので、 ATMセル同期カウンタ回路 65は基準チャネル検出信号 68 b を出力する。
これと同時に、 ATMセル同期カウンタ回路 65は ATMセルに同期した AT Mセル同期信号 68 cを固有ビッ トパターン加算回路 66に出力する。 固有ビッ トパターン加算回路 66はこの ATMセル同期信号 68 cの位相に合わせて基準 チヤネル信号 3 xの HEC第 6乃至 HEC第 1 ビッ ト 27に固有ビッ トパターン 60をモジュロ 2加算し、 チャネル信号 3 aに変換する。
一方、 タイムアウ トカウンタ回路 67は基準チャネル検出信号 68 bをモニタ しており、 基準チャネル検出信号 68 bがー定時間以上検出されない場合には、 ビッ トローテート信号 1 6を出力する。
本実施例においては、 固有ビッ トパターン加算 CRC演算回路 64に固有ビッ トパターン設定端子 69が設けられている。 この固有ビッ トパターン設定端子 6 9を設けることにより、 基準チャネル検出回路 1 5— 1の外部から固有ビッ トパ ターン 60を設定することが可能になっている。
従って、 複数の固有ビッ トパターン 60を用いて基準チャネルが複数個設定さ れた場合であっても、 外部から特定の固有ビッ トパターン 60を指定することに より、 特定の基準チャネル信号 3 Xを検出することができる。
本実施例においては、 固有ビッ トパターン 60のモジュロ 2加算は C RC演算 前に行われているが、 CRC演算後に固有ビッ トパターン 60をモジュロ 2加算 し、 その後に、 CRC演算の成立を判定する構成をとることも可能である。 図 1 2は、 本実施例におけるチャネル識別回路 8の他の構成例を示すブロック 図である。 チャネル識別回路 8は、 n個 （nは正の整数） のビッ トローテ一ト機 能付き分離回路 7 1— 1乃至 7 1— nと、 ビッ トローテ一ト機能付き分離回路 7 1一 1乃至 7 1— nの各々に対応する n個の基準チャネル検出回路 72 _ 1乃至 72— nと、 を備えている。
本構成例のチャネル識別回路 8は、 第 1乃至第 4のチャネル信号 3 a、 3 b、 3 c、 3 dの HE C第 6乃至 HE C第 1 ビッ ト 27がそれぞれ第 1乃至第 4の固 有ビッ トパターン 60 a乃至 60 dによって変形された場合に用いられる。
すなわち、 第 1乃至第 4のチャネル信号 3 a、 3 b、 3 c、 3 dは、 送信側に おいて、 それぞれ第 1乃至第 4の固有ビッ トパターン 60 a、 60 b, 60 c、 60 dがモジュロ 2加算され、第 1乃至第 4の基準チャネル信号 3 X a、 3 x b、 3 x c、 3 x dに変換された後に時分割多重される。 チャネル識別回路 8に入力 された時分割多重伝送信号 6は n個の信号に分岐され、 第 1乃至第 nのビッ ト口 ーテ一ト機能付き分離回路 7 1— 1乃至 7 1— nにそれぞれ入力される。
各ビッ トローテ一ト機能付き分離回路 7 1— 1乃至 7 1— nの後段には第 1乃 至第 nの基準チャネル検出回路 72— 1乃至 72— nが各々接続されており、 そ れぞれビッ トローテート機能付き分離回路 7 1— 1乃至 7 1— nの出力ポートの 1つ （図 1 2においては、 全ての第 1の出力ポート 7 1 a— 1乃至 7 1 a - n) をモニタしている。
第 1乃至第 nの基準チャネル検出回路 72— 1乃至 72— nにはそれぞれ第 1 乃至第 nの固有ビッ 卜パターン設定端子 73— 1乃至 73 _ nを介して第 1乃至 第 4の固有ビッ トパターン 60 a乃至 60 dのうちの何れかが入力される。
例えば、 第 1の基準チャネル検出回路 72— 1に第 2の固有ビッ トパターン 6 0 bが入力された場合、 第 1の基準チャネル検出回路 72一 1の入力信号の HE C第 6乃至 H E C第 1 ビッ ト 27に第 2の固有ビッ トパターン 60 bをモジュロ 2加算し、 ATMセル同期をとる。 ATMセル同期がとれなかった場合には、 第 1の基準チャネル検出回路 72— 1は ATMセル同期がとれるまで第 1のビッ ト ローテ一ト機能付き分離回路 7 1― 1の出力チャネル信号をィンクリメントある いはデクリメントさせる。
ATMセル同期がとれた場合には、 第 2の基準チャネル信号 3 X bは第 2のチ ャネル信号 3 bに変換され、 第 1の基準チャネル検出回路 72— 1から出力され る。
このように、 図 1 2に示したチャネル識別回路 8によれば、 各基準チャネル検 出回路 7 2— 1乃至 7 2— nに入力する固有ビッ トパターン 6 0 a乃至 6 0 dを 変更することによって、 所望のチャネル信号 3 a乃至 3 dを選択して出力するこ とができる。 すなわち、 本構成例のチャネル識別回路 8はチャネル識別機能に加 え、 チャネル選択機能をも同時に実現している。
本実施例においては、 時分割多重をビッ ト多重としたが、 バイ ト多重を選択す ることも可能である。
また、 本実施例ではチャネルの数は 4つと規定したが、 それ以外のチャネル数 を選択することも可能である。
上記のように、 複数のチャネルのうちの少なく とも 1つが A T Mセルべ一スフ ローを収容し、 この A T Mセルベースフロー中の A T Mセルヘッダ内の H E Cバ ィ トを送信側で固有の形に変形することにより基準チャネルを設定し、 受信側で は、 固有の形に変形された A T Mセルを検出することにより、 基準チャネルを識 別することができる。 このようにして、 時分割多重伝送システムにおいて、 A T Mセルベースフローを基準としたチャネル識別機能を実現することができる。 また、 本実施例によれば、 チャネル識別のための冗長な領域の付加を必要とせ ず、 さらに、 A T Mセルベースフローの標準仕様に準拠することが可能である。 このため、 汎用性のある回路や標準品の回路の採用が可能になり、 低コス トな装 置によるシステムを構築することができる。
次に、 本発明に係る時分割多重アクセス方式を用いた通信システムの一実施例 について以下に説明する。 実施例としては、 パッシブ光ファイバ網を用いた光ァ クセスシステムに本発明を適用した例を説明する。
図 1 3は、 本発明に係る時分割多重アクセス方式の実施例の構成を示すブロッ ク図である。
端局装置 8 1 と複数の加入者端末 8 2とがパッシブ光フアイバ網 8 3によって' 接続されている。
パッシブ光フアイバ網 8 3内においては、 端局装置 8 1から加入者端末 8 2へ 向かう下り回線と、 加入者端末 8 2から端局装置 8 1へ向かう上り回線を分離す るため、 下り信号光 1 00には波長 1. 5 帯の信号光が割り当てられ、 上り 信号光 1 0 1には波長 1. 3 m帯の信号光が割り当てられている。 下り回線と 上り回線は、 ともに 622Mb p sである。 下り信号光 1 00と上り信号光 1 0 1は端局装置 8 1内部において局側 WDM力ップラ 1 02— aによって分離され ている。
端局装置 81は、 電話や N— I SDN信号等のSTM信号を伝送するSTMネ ッ トワーク 1 03と、 マルチメディァデータ信号を伝送する ATMネッ トワーク 1 04と、 主に I Pパケッ トを伝送するイーサネッ トワーク 1 05に接続してお り、 端局装置 81内の局側下り信号多重回路 88— aは、 下り STM信号 1 03 — Aと下り ATM信号 1 04— Aと下りイーサバケツ ト信号 1 05— Aとを収容 し、 622Mb p sの下り信号 84を発生する。
さらに、 下り信号 84には局側アクセス制御回路 89が出力した上り回線のァ クセス制御信号 1 06も含まれている。 下り信号 84は局側光信号送信回路 1 0 7 - aで下り信号光 1 00に変換され、 パッシブ光ファィバ網 83を介して各加 入者端末 82に分配される。
加入者端末 82は、 加入者側 WDM力ップラ 1 02— bにおいて下り信号光 1 00と上り信号光 1 0 1 とを分離して、 下り信号光 1 00を加入者側光信号受信 回路 1 08— bで下り信号 84に変換する。 下り信号 84は加入者側下り信号終 端回路 88_bに入力され、 アクセス制御信号 1 06と、 下り STM信号 1 03 一 Aと、 下り ATM信号 1 04— Aと、 下りイーサバケツ ト信号 1 05— Aとに 分離される。 アクセス制御信号 1 06は加入者側アクセス制御回路 92に入力さ れ、 終端される。 アクセス制御信号 1 06の内部の情報は上り信号出力タイミン グ制御信号 99として加入者側上り信号多重回路 90— bに送られ、 フレーム内 のタイムスロッ トに合わせてバースト信号を送信するためのタイミング制御に利 用される。
一方、 上り回線に関しては、 上り STM信号 1 03 _Bは第 1の個別上り信号 生成回路 94一 1に入力され、 へッダ付加などを受けて上り信号セルに組み立て られる。 上り ATM信号 1 04— B、 上りイーサパケッ ト信号 1 05— Bの各信 号は、 一旦、 信号ごとに用意された第 1のバッファ 93— 1及び第 2のバッファ 9 3 - 2にそれぞれ蓄積される。 第 1のバッファ 9 3— 1及び第 2のバヅファ 9
3— 2は、 各々の蓄積情報を第 1の蓄積情報信号 9 6— 1及び第 2の蓄積情報信 号 9 6— 2として加入者側アクセス制御回路 9 2に通知する。 これらの信号を受 信した加入者側ァクセス制御回路 9 2は情報の蓄積量や優先度に応じた帯域要求 信号 9 8を出力する。 この帯域要求信号 9 8は、 上り回線の帯域要求用の領域に 収容されて端局装置 8 1まで伝送される。
また、 上り A T M信号 1 0 4— B及び上りイーサバケツ ト信号 1 0 5— Bは第 1のバッファ 9 3— 1及び第 2のバッファ 9 3 _ 2からそれぞれ出力され、 各々 第 2の個別上り信号生成回路 9 4 一 2及び第 3の個別上り信号生成回路 9 4 一 3 において、 信号ごとにヘッダ付加などを受けて、 上り信号セルあるいは上り信号 バケツ トに組み立てられる。
第 1乃至第 3の個別上り信号生成回路 9 4— 1、 9 4— 2、 9 4— 3の出力は 、 加入者側上り信号多重回路 9 0— bに入力され、 帯域要求信号 9 8とともに上 り信号 8 5に収容される。
上り信号 8 5は加入者側光信号送信回路 1 0 7— bにおいて上り信号光 1 0 1 に変換されてから出力され、 パッシブ光ファイバ網 8 3を通って端局装置 8 1に 伝送される。 端局装置 8 1は、 局側 W D M力ップラ 1 0 2— aにおいて、 上り信 号光 1 0 1を下り信号光 1 0 0から分離し、 上り信号光 1 0 1を局側光信号受信 回路 1 0 8— aに入力して上り信号 8 5に変換する。 上り信号 8 5は局側上り信 号終端回路 9 0— aに入力され、 上り S T M信号 1 0 3— B、 上り A T M信号 1
0 4— B、 上りイーサパケッ ト信号 1 0 5— Bに分離される。
また、 同時に、 上り信号 8 5から帯域要求信号 9 8も取り出されて局側ァクセ ス制御回路 8 9に入力される。
局側アクセス制御回路 8 9は、 各加入者端末 8 2から出された帯域要求信号 9 8を処理し、 各加入者端末 8 2ごとの第 1のバッファ 9 3— 1及び第 2のバッフ ァ 9 3— 2内の蓄積情報を得る。 第 1 のバッファ 9 3— 1及び第 2のバッファ 9 3— 2は各々独立して動作しているので、 局側アクセス制御回路 8 9は、 各加入 者端末 8 2に対して信号ごとに独立に上り回線内の帯域を割り当てることができ 、 この結果を前述のアクセス制御信号 1 0 6として出力する。 加入者端末 8 2は 、 このアクセス制御信号 1 06に基づいて、 上り ATM信号 1 04 _ B及び上り イーサバケツ ト信号 1 05— Bを各々上り信号フレーム内にマッピングすること により収容する。
図 1 4は、 本実施例における上り信号 85と下り信号 84のフレーム構造を示 している。
上り信号 85は、 1 25 s (9720バイ ト）の長さを持つ上り信号フレーム 1 1 0で構成され、 この上り信号フレーム 1 1 0は、 第 1の上りサブフレーム 1 1 1— 1、 第 2の上りサブフレーム 1 1 1—2、 第 3の上りサブフレーム 1 1 1 — 3及び第 4の上りサブフ レーム 1 1 1一 4から構成されている。
第 1の上りサブフレーム 1 1 1— 1は、 1フレーム 9720バイ ト中の 1 60 0バイ トを使用し、 第 2の上りサブフ レーム 1 1 1— 2は 1 60バイ トを使用し 、 第 3の上りサブフレーム 1 1 1—3は 3920バイ トを使用し、 第 4の上りサ ブフレーム 1 1 1—4は 4040バイ トを使用している。 各上りサブフレームは 、 上りサブフレームごとに異なる長さのタイムスロッ トで構成されており、 第 1 の上りサブフレーム 1 1 1一 1には 50バイ トの第 1のタイムスロッ ト 1 24— 1が、 第 2の上りサブフレーム 1 1 1— 2には 5バイ トの第 2のタイムスロッ ト 1 24— 2力;、 第 3の上りサブフレーム 1 1 1一 3には 56バイ 卜の第 3のタイ ムスロッ ト 1 24— 3が、 第 4の上りサブフ レーム 1 1 1— 4には 40バイ 卜の 第 4のタイムスロッ ト 1 24 _ 4がそれぞれ割り当てられている。
第 1乃至第 3のタイムスロッ ト 1 24— 1、 1 24— 2、 1 24— 3の各々に 対して、 それぞれタィムスロッ トと等しい長さの上り信号セルが収容される。 第 1のタイムスロッ ト 1 24— 1に収容されるのは第 1の上り信号セル 1 1 4一 1 であり、 この第 1の上り信号セル 1 14— 1は、 3バイ トの第 1の上り信号セル ヘッダ 1 1 7— 1と 47バイ トの第 1の上り信号セルペイロード 1 1 8— 1とで 構成されている。 第 1の上り信号セルペイロード 1 1 8— 1は、 各々の加入者端 末 82の 47バイ トの帯域要求信号を収容する。
図 1 3における加入者側上り信号多重回路 90— bは、 加入者側アクセス制御 回路 92が生成した第 1の上り信号セル 1 1 4一 1を第 1の上りサブフ レーム 1 1 1 - 1内の自装置に割り当てられた第 1のタイムスロッ ト 1 24— 1に収容す る。 各加入者端末 8 2に割り当てられる第 1のタイムスロッ ト 1 2 4— 1の第 1 の上りサブフ レーム 1 1 1 一 1内における位置は加入者端末 8 2ごとに固定され ている。
第 2のタイムスロッ ト 1 2 4— 2には第 2の上り信号セル 1 1 4— 2が収容さ れ、 この第 2の上り信号セル 1 1 4一 2は 3バイ トの第 2の上り信号セルへッダ 1 1 7— 2と 2バイ トの第 2の上り信号セルペイロー ド 1 1 8— 2とで構成され ている。 第 2の上り信号セルペイロード 1 1 8— 2は、 電話の S T M信号を 1バ ィ トと電話制御用の S T M信号 1バイ トを収容する。
図 1 3における加入者側上り信号多重回路 9 0— bは、 第 1の個別上り信号生 成回路 9 4 - 1が生成した第 2の上り信号セル 1 1 4一 2を第 2の上りサブフ レ ーム 1 1 1— 2内の自装置に割り当てられた第 2のタイムスロッ ト 1 2 4— 2に 収容する。 各加入者端末 8 2に割り当てられる第 2のタイムスロッ ト 1 2 4— 2 の第 2の上りサブフレーム 1 1 1 一 2内における位置は加入者端末 8 2ごとに固 定されている。
第 3のタイムスロッ ト 1 2 4— 3には第 3の上り信号セル 1 1 4一 3が収容さ れる。 この第 3の上り信号セル 1 1 4一 3は、 3バイ 卜の第 3の上り信号セルへ ッダ 1 1 7— 3と 5 3バイ トの第 3の上り信号セルペイロード 1 1 8— 3とで構 成されている。
図 1 3における加入者側上り信号多重回路 9 0— bは、 第 2の個別上り信号生 成回路 9 4 - 2によって A T Mセルを第 3の上り信号セルペイロード 1 1 8— 3 に収容し、 これに第 2の上り信号セルヘッダ 1 1 7— 2を付加し、 第 3の上りサ ブフレーム 1 1 1 一 3内の自装置に割り当てられた第 3のタイムスロッ ト 1 2 4 一 3に収容する。 各加入者端末 8 2に割り当てられる第 3のタイムスロッ ト 1 2 4— 3の位置は、 加入者端末 8 2ごとに帯域の要求をした結果として端局装置 8 1から指定を受ける。
第 4のタイムスロッ ト 1 2 4— 4は 4 0バイ トのタイムスロッ トであり、 連続 する複数のタイムスロッ トが連結されて連結タイムスロッ ト 1 3 3を構成し、 可 変長のバケツ トである上り信号バケツ ト 1 3 4を収容する。 上り信号バケツ ト 1 3 4は 3バイ トの上り信号バケツ トヘッダ 1 3 5と可変長の上り信号バケツ トぺ イロード 1 3 6とから構成されている。
図 1 3における加入者側上り信号多重回路 9 0— bは、 第 3の個別上り信号生 成回路 9 4— 3によってイーサバケツ ト信号を上りバケツ トペイロード 1 3 6に 収容し、 これに上り信号バケツ トヘッダ 1 3 5を付加し、 第 4の上りサブフレー 厶 1 1 1—4内の自装置に割り当てられた連結タイムス口ッ ト 1 3 3に収容する 。 各加入者端末 8 2に割り当てられる連結タイムスロッ ト 1 3 3の位置と長さは 、 加入者端末 8 2ごとに帯域の要求をした結果として端局装置 8 1から指定を受 ける。
このように、 各々の上り信号は独立した信号としてタイムスロッ トに収容され 、 バース ト伝送される。 また、 第 1 の上り信号セルへッダ 1 1 7— 1、 第 2の上 り信号セルへッダ 1 1 7— 2、 第 3の上り信号セルへッダ 1 1 7— 3及び上り信 号バケツ トヘッダ 1 3 5は、 そのプリアンブルその他の基本構造が共通であるた め、 受信側におけるセルごとあるいはバケツ トごとのビッ ト同期を共通の回路で 行うことができる。
次いで、 図 1 4を用いて下り回線によるアクセス制御方法を説明する。
下り信号フ レーム 1 2 9は上り信号フ レーム 1 1 ◦と等しい 1 2 5 sの長さ を持ち、 内部には第 1乃至第 4のアクセス制御用領域 1 2 3— 1乃至 1 2 3— 4 が挿入されている。 第 1乃至第 4のアクセス制御用領域 1 2 3— 1乃至 1 2 3— 4は、 それぞれ上り信号 8 5内の第 1乃至第 4の上りサブフレーム 1 2 4 _ 1、 1 2 4— 2、 1 2 4— 3、 1 2 4— 4におけるアクセス制御を行うためのもので あり、 どのタイムスロッ トにどの加入者端末の上り信号が割り当てられるのかを 表示するためのダラントを伝送する。
第 1乃至第 4のアクセス制御用領域 1 2 3— 1乃至 1 2 3— 4の先頭の下り信 号フレーム 1 2 9内における位置は、 上り信号フレーム 1 1 0内における上りサ ブフレームの区切りに相当する位置であり、 この挿入位置によって上りサブフレ ーム同士の境界が示されている。
第 1乃至第 4のアクセス制御用領域 1 2 3— 1乃至 1 2 3— 4以外の下りフレ ーム 1 2 9内の領域は第 1乃至第 4の下りサブフレーム 1 2 6— 1、 1 2 6— 2 、 1 2 6— 3、 1 2 6 _ 4に分割されている。 第 1 の下りサブフ レーム 1 2 6— 1は管理用の下り信号を収容し、 第 2の下りサブフ レーム 1 26— 2は図 1 3に おける下り 3丁1^信号 1 03— Aを収容し、 第 3の下りサブフ レーム 1 26— 3 は図 1 3における下り ATM信号 1 04— Aを収容し、 第 4の下りサブフレーム 1 26— 4は図 1 3における下りイーサバケツ ト信号 1 05— Aを収容する。 各々の下りサブフ レーム 1 26— 1、 1 26— 2、 1 26— 3、 1 26— 4の 境界は、 各フレームの先頭部分に挿入される下りサブフレーム境界表示領域 1 2 7に記述される。
なお、 上りフレーム 1 1 0と下りフレーム 1 29はとは、 双方の間に一定の位 相関係があれば、 その始まり位置が時間的に一致している必要はない。
次に、 図 1 5に本発明に係る時分割多重アクセス方式を用いた通信システムの 第 2の実施例を示す。
本実施例の構造は、 図 1 5に示すように、 下り信号フ レームの構造が異なる以 外は第 1の実施例と同じである。 すなわち、 本実施例においては、 各フ レームの 先頭に第 1乃至 4のアクセス制御用領域 123— 1乃至 1 23 _ 4を一括配置し 、 これに上りサブフレーム間の境界が記述された上りサブフレーム境界表示領域 1 25を加えた上り回線制御領域 1 28を下りフレーム 1 29の先頭位置に配置 する構成をとる。 この際、 下りサブフレーム境界表示領域 1 27もフ レーム先頭 位置に配置される。 上り回線の構造は図 14に示した構造と共通である。
さらに、 図 1 6に本発明に係る時分割多重アクセス方式を用いた通信システム の第 3の実施例を示す。
本実施例においては、 下り回線の符号速度を 2. 5Gb p sとし、 上り回線の 符号速度を 1 56Mb p sとし、 下り回線内を上り回線の符号速度と等しい 1 5 6Mb p sの符号速度を持つ 1 6個のチャネルに分割して、 このうちの 1つにァ クセス制御の機能を与える構成をとる。 この場合、 アクセス制御の機能をもつチ ャネルをアクセス制御専用のアクセス制御専用チャネル 1 38とし、 このァクセ ス制御専用チャネル 1 38の内部でポ一リング信号 1 37を使用する。
アクセス制御専用チャネル 1 38と上り回線は各々 1 25 sの長さの下りフ レーム 1 29と上りフ レーム 1 1 0で構成される。 下りフ レーム 1 29は、 上り フ レーム 1 1 0と同様に、 第 1乃至 4の下りサブフ レーム 1 26— 1乃至 1 26 一 4で構成され、 第 1乃至 4の下りサブフ レーム 126— 1乃至 1 26— 4は、 各々第 1乃至 4の上りサブフレーム 1 1 1— 1乃至 1 1 1— 4の各タイムスロッ トに対応するポ一リング信号 1 37を伝送する。
従って、 第 1乃至 4の下りサブフレーム 1 26— 1乃至 1 26— 4のポーリン グ信号 1 37は、 各々対応する上りサブフレーム内のタイムスロッ トと同じ長さ を与えられている。 各加入者端末 82は自装置宛のポーリング信号 1 37を受信 すると、 この受信したタイ ミングに対応する上りフレーム内のタイムスロッ トに 上り信号セルを収容する。
以上の本発明に係る時分割多重アクセス方式を用いた通信システムの 3つの実 施例を説明したが、 これらの実施例は様々な変更が可能である。
例えば、 第 1の上りサブフレーム 1 1 1— 1 と第 2の上りサブフレーム 1 1 1 —2のように、 1つの加入者端末 82が常に上りサブフレーム内の固定位置のタ ィムスロッ トを割り当てられる上りサブフレームが複数ある場合、 これらの上り サブフ レームを統合し、 互いのセルペイ口一ドを連結したセルペイロードで 1つ のセルペイロードを構成した上り信号セルを構成し、 これにタイムスロッ トを割 り当てることも可能である。
また、 上記の実施例においては、 全て S TM信号と ATM信号とイーサバケツ ト信号を収容するものとしたが、 これ以外の信号形式を収容することも可能であ る。
また、 上り信号と下り信号の符号速度を双方 622Mb p sあるいは 1 56M b p sと 2. 5Gb p sとにしたが、 この符号速度には限定されない。 他の任意 の符号速度を採り得る。
さらに、 フ レームの長さを 1 25 sとしたが、 これ以外の長さとすることも 可能である。 上記の実施例においては、 上りサブフ レームの長さは固定長とした 力；、 フレームの長さが一定であれば、 フレームごとに個々の上りサブフレームの 長さを変えることも可能である。 産業上の利用可能性
本発明に係る時分割多重伝送システム及びチャネル識別方式は次のような効果 を奏する。
本発明により、 時分割多重伝送システムにおいて、 A T Mセルベースフローを 基準とするチャネル識別機能を実現することができる。 本発明によるチャネル識 別方式は、 チャネル識別のための冗長な領域の付加を必要とせず、 さらに、 A T Mセルベースフローの仕様に大きな変更をもたらさないため、 A T Mセルべ一ス フローの標準仕様に準拠することを可能にする。 従って、 本発明は汎用性のある 回路や標準品の回路の採用を可能とし、 低コス 卜の装置によるシステムを構築す ることを可能にする。
また、 本発明に係る通信システムにより次のような効果を得ることができる。 本発明に係る通信システムによれば、 フレーム内に信号伝送用の複数のサブフ レームを設定し、 サブフレームごとに固有の長さを持つタイムスロッ トを設定す るように構成されており、 このサブフレームに各種信号を別々に収容することが できるので、 転送モード、 フォーマッ ト等、 信号形式の変換の必要がなく、 信号 形式が異なる複数の信号を簡易に収容できる通信システムを実現することができ る。
また、 サブフレームにおいて各信号ごとに独立した信号伝送を行うことができ るので、 互いに他の信号の影響を受けにく く、 各信号の伝送品質の保証を容易に 実現することができる。
例えば、 S T M信号を A T Mセル化するような信号形式の変換を行うと、 セル 内の余剰領域が生まれ、 帯域利用効率が低下するが、 本発明に係る通信システム によれば、 各種信号を直接収容することができることから、 上り信号の帯域利用 効率を改善することができる。
PCT/JP1999/003662 1998-07-09 1999-07-07 Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel WO2000003514A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP99929727A EP1096731A1 (en) 1998-07-09 1999-07-07 Time division multiplex transmission system, and communication system using time division multiplex transmission access method

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP10/194519 1998-07-09
JP10194519A JP2000031932A (ja) 1998-07-09 1998-07-09 時分割多重伝送システム及びチャネル識別方式
JP24767298A JP3356696B2 (ja) 1998-09-02 1998-09-02 時分割多重伝送システム及びそれに用いるチャネル識別方式
JP10/247672 1998-09-02
JP26312598A JP3226163B2 (ja) 1998-09-17 1998-09-17 時分割多重アクセス方式を用いた通信システム
JP10/263125 1998-09-17

Publications (1)

Publication Number Publication Date
WO2000003514A1 true WO2000003514A1 (fr) 2000-01-20

Family

ID=27326954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003662 WO2000003514A1 (fr) 1998-07-09 1999-07-07 Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel

Country Status (2)

Country Link
EP (1) EP1096731A1 (ja)
WO (1) WO2000003514A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914036B2 (ja) 2001-11-19 2007-05-16 富士通株式会社 Ｐｏｎ通信の親機及び子機
DE102008046955B4 (de) * 2008-09-12 2010-09-09 Robert Bosch Gmbh Antriebssystem
CN101729937B (zh) * 2008-10-27 2015-01-28 中兴通讯股份有限公司 物理层操作管理维护消息传输方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774722A (ja) * 1993-09-01 1995-03-17 Fujitsu Ltd 多重化制御方式
JPH08331092A (ja) * 1995-04-28 1996-12-13 Alcatel Nv Ｔｄｍａ管理方法、およびこの方法を実行するための中央ステーション、端末ステーション、およびネットワークシステム
JPH09172422A (ja) * 1995-08-11 1997-06-30 Alcatel Nv Ｔｄｍａ管理方法、この方法を実行するための中央ステーション、端末ステーション、およびネットワークシステム、並びにこの方法に使用されるフレーム構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774722A (ja) * 1993-09-01 1995-03-17 Fujitsu Ltd 多重化制御方式
JPH08331092A (ja) * 1995-04-28 1996-12-13 Alcatel Nv Ｔｄｍａ管理方法、およびこの方法を実行するための中央ステーション、端末ステーション、およびネットワークシステム
JPH09172422A (ja) * 1995-08-11 1997-06-30 Alcatel Nv Ｔｄｍａ管理方法、この方法を実行するための中央ステーション、端末ステーション、およびネットワークシステム、並びにこの方法に使用されるフレーム構造

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ISHIKURA A., MEADA Y., NAGASAKO Y.: "ALIGNMENT METHOD OF THE UPSTREAM SIGNAL PHASE IN A CELL BASED PASSIVE DOUBLE STAR ATM TRANSMISSION SYSTEM.", DENSHI JOUHOU TSUUSHIN GAKKAI TSUUSHIN, XX, XX, vol. 03., no. B-477., 15 August 1991 (1991-08-15), XX, pages 03 - 196., XP002921890 *
MAEDA Y., OKADA K.: "INTERNATIONAL STANDARDIZATION TREND ON ATM-PON ACCESS SYSTEM.", IEICE TECHNICAL REPORT, DENSHI JOUHOU TSUUSHIN GAKKAI, JP, 25 June 1998 (1998-06-25), JP, pages 37 - 54., XP002921891, ISSN: 0913-5685 *

Also Published As

Publication number Publication date
EP1096731A1 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP4169595B2 (ja) 可変長パケットを利用するポイントツーマルチポイント受動光ネットワーク
JP2935666B2 (ja) 非同期式伝達モード適応層を用いる類似同期式ディジタル階層ユニットにおける信号伝送装置及び方法
US20080260385A1 (en) Signal processing apparatus and method for gigabit passive optical network
US8526818B2 (en) Optical network terminal of the gigabit passive optical network and frame treatment method of the ONT
KR19980701974A (ko) 이용자 전제 장치용 다중 타임 슬롯 리턴 채널을 갖는 포인트 투 멀티포인트 광대역 서비스 드롭
AU2314201A (en) Method and apparatus for TDM/TDMA communications
US20020085563A1 (en) Packet processing method and engine
EP0901723B1 (en) Method for structuring of digital data which can be transferred in both directions on a passive optical network (pon) in a pon tdma system
US20050135808A1 (en) Optical network termination device for use in passive optical network based on WDM/SCM scheme
JP3299749B2 (ja) デジタル送信ネットワーク用のネットワークインターフェイス方法及びネットワークインターフェイス
US6577623B1 (en) Fixed-length cell data and time-division data hybrid multiplexing apparatus
JPH10233745A (ja) 多重伝送方法およびシステム
US6714543B1 (en) ATM communications system and method
WO2000003514A1 (fr) Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel
US7088704B1 (en) Transporting voice telephony and data via a single ATM transport link
JP3226163B2 (ja) 時分割多重アクセス方式を用いた通信システム
US7068665B2 (en) System and method for switching cells in a communications network
KR100704111B1 (ko) 수동광분기망에서 전송수렴계층 기능을 위한 데이터 처리장치 및 그 방법
KR100865989B1 (ko) Ｗｄｍ-ｐｏｎ 파장중첩 전송수렴장치 및 그 파장중첩전송수렴방법
JP3356696B2 (ja) 時分割多重伝送システム及びそれに用いるチャネル識別方式
JP3976651B2 (ja) 受動光網用の加入者接続装置およびその制御方法
JP3307893B2 (ja) 光加入者回線終端装置の光アクセス切替えシステム及び方法。
JP3201314B2 (ja) Ａｔｍ交換方法及び装置
JPH1174890A (ja) Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法
KR100252511B1 (ko) 수요밀집형 광 가입자 전송장치에 있어서의 클럭 제공 및 광 송수신 유니트 제어방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999929727

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09743314

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999929727

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999929727

Country of ref document: EP