JPH1174890A - Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法 - Google Patents
Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法Info
- Publication number
- JPH1174890A JPH1174890A JP9232212A JP23221297A JPH1174890A JP H1174890 A JPH1174890 A JP H1174890A JP 9232212 A JP9232212 A JP 9232212A JP 23221297 A JP23221297 A JP 23221297A JP H1174890 A JPH1174890 A JP H1174890A
- Authority
- JP
- Japan
- Prior art keywords
- pds
- cell
- data
- atm
- pds cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 低ビットットレートサービスの通信において
セル化遅延を小さくし伝送効率を高くする。 【解決手段】 アナログ音声信号は各網終端装置30〜33
の加入者回路76で音声信号データに変換され、制御デー
タを付加してバッファ77に送り音声信号４サンプル分の
４バイトの音声信号データと４バイトの制御データを蓄
積する。蓄積した８バイトのデータはショートPDS セル
生成分解回路81に送られる。回路81はこのデータに付加
するショートPDS セルヘッダ部の制御データを生成し、
合成してショートPDS セルを生成しPDS セル多重分離回
路83に送る。制御回路87は伝送路終端装置からの送出タ
イミングに基づいて各回路83から出力される４つのショ
ートPDS セルデータを光分岐結合器50の伝送路終端装置
側で上りフレーム信号の所定の１つのPDS セル期間内の
所定の位置に時分割多重化する。
セル化遅延を小さくし伝送効率を高くする。 【解決手段】 アナログ音声信号は各網終端装置30〜33
の加入者回路76で音声信号データに変換され、制御デー
タを付加してバッファ77に送り音声信号４サンプル分の
４バイトの音声信号データと４バイトの制御データを蓄
積する。蓄積した８バイトのデータはショートPDS セル
生成分解回路81に送られる。回路81はこのデータに付加
するショートPDS セルヘッダ部の制御データを生成し、
合成してショートPDS セルを生成しPDS セル多重分離回
路83に送る。制御回路87は伝送路終端装置からの送出タ
イミングに基づいて各回路83から出力される４つのショ
ートPDS セルデータを光分岐結合器50の伝送路終端装置
側で上りフレーム信号の所定の１つのPDS セル期間内の
所定の位置に時分割多重化する。
Description
【０００１】
【発明の属する技術分野】本発明はATM-PDS 光加入者伝
送システムおよび方法に係り、特に低ビットレート・サ
ービスの通信においてセル化遅延を小さくし伝送効率を
高くするに好適なATM-PDS 光加入者伝送システムおよび
方法に関するものである。
送システムおよび方法に係り、特に低ビットレート・サ
ービスの通信においてセル化遅延を小さくし伝送効率を
高くするに好適なATM-PDS 光加入者伝送システムおよび
方法に関するものである。
【０００２】
【従来の技術】加入者網の全光化を実現する光加入者伝
送システムとしてPDS (Passive Double Ster) と呼ばれ
る線路網構成法が提案されている。PDS では局側の１台
の伝送路終端装置(OSU:Optical Service Unit)と複数の
加入者側の網終端装置(ONU:Optical Network Unit)との
間を1:n の光分岐結合器（スターカプラ:SC)および１芯
の光ファイバで接続される構成になっている。この方式
は光ファイバとOSU が複数のユーザで共用できるためシ
ステムの経済化がはかれる。
送システムとしてPDS (Passive Double Ster) と呼ばれ
る線路網構成法が提案されている。PDS では局側の１台
の伝送路終端装置(OSU:Optical Service Unit)と複数の
加入者側の網終端装置(ONU:Optical Network Unit)との
間を1:n の光分岐結合器（スターカプラ:SC)および１芯
の光ファイバで接続される構成になっている。この方式
は光ファイバとOSU が複数のユーザで共用できるためシ
ステムの経済化がはかれる。
【０００３】またPDS 光加入者伝送システムにおいてAT
M (Asynchronous Transfer Mode:非同期転送モード）サ
ービスを提供する、ATM 伝送技術を用いたATMーPDS 光加
入者伝送方式の検討が行なわれている。このようなATM-
PDS 光加入者伝送方式の一例として、 Yoshihiro Takig
awa, Shinichi Aoyagi, and Eiji Maekawa「ATM based
Passive Double Star system offering BーISDN,NーISDN,
and POTS」GLOBCOM'93(Dec.1993)に記載されるものがあ
る。
M (Asynchronous Transfer Mode:非同期転送モード）サ
ービスを提供する、ATM 伝送技術を用いたATMーPDS 光加
入者伝送方式の検討が行なわれている。このようなATM-
PDS 光加入者伝送方式の一例として、 Yoshihiro Takig
awa, Shinichi Aoyagi, and Eiji Maekawa「ATM based
Passive Double Star system offering BーISDN,NーISDN,
and POTS」GLOBCOM'93(Dec.1993)に記載されるものがあ
る。
【０００４】この文献によるATM-PDS 光加入者伝送方式
では、双方向伝送として波長多重方式（上り：1.3 μm
、下り：1.55μm ）が、伝送速度として上り下り共15
5.52Mbpsが、PDS による最大分岐数として16が、OSU 〜
ONU 間の最大距離として10kmが採用されている。また、
この文献においてOSU 〜ONU 間で伝送されるATM-PDS 伝
送フレームの構成は図７のようになっている。詳細に
は、同図(a) には上り方向(ONUからOSU への方向）の伝
送フレームとそのフレームに含まれるPDS セルの構成
が、また同図(b) には下り方向(OSUからONU への方向)
の伝送フレームとそのフレームに含まれるPDS セルの構
成が示されている。
では、双方向伝送として波長多重方式（上り：1.3 μm
、下り：1.55μm ）が、伝送速度として上り下り共15
5.52Mbpsが、PDS による最大分岐数として16が、OSU 〜
ONU 間の最大距離として10kmが採用されている。また、
この文献においてOSU 〜ONU 間で伝送されるATM-PDS 伝
送フレームの構成は図７のようになっている。詳細に
は、同図(a) には上り方向(ONUからOSU への方向）の伝
送フレームとそのフレームに含まれるPDS セルの構成
が、また同図(b) には下り方向(OSUからONU への方向)
の伝送フレームとそのフレームに含まれるPDS セルの構
成が示されている。
【０００５】図7(a)および図7(b)に示すように、１フレ
ームの期間は上り下り共に1ms である。上りフレームに
はPDS セル伝送用の領域726 およびOSU 〜ONU 間伝送遅
延時間測定用の領域(DM)728 が設けられている。PDS セ
ル伝送用の領域726 には272個のPDS セルが挿入され
る。PDS 伝送方式では、各ONU からの上り信号がOSU で
衝突しないようにする必要がある。そのためOSU は領域
(DM)728 を用いて各ONU間との伝送遅延時間を把握し、
ポーリングによる時分割多重アクセス制御(TDMA)を行な
う。具体的には、OSU はPDS セル伝送に先だって、この
遅延時間測定用領域(DM)728 を用いてOSU 〜各ONU 間の
ラウンドトリップ時間を測定し、各ONU に上り信号の送
出タイミングを設定する。この設定が完了すると、OSU
はポーリングにより各ONU に上り信号送出可否を通知す
る。これにより上り信号の伝送が行なわれる。
ームの期間は上り下り共に1ms である。上りフレームに
はPDS セル伝送用の領域726 およびOSU 〜ONU 間伝送遅
延時間測定用の領域(DM)728 が設けられている。PDS セ
ル伝送用の領域726 には272個のPDS セルが挿入され
る。PDS 伝送方式では、各ONU からの上り信号がOSU で
衝突しないようにする必要がある。そのためOSU は領域
(DM)728 を用いて各ONU間との伝送遅延時間を把握し、
ポーリングによる時分割多重アクセス制御(TDMA)を行な
う。具体的には、OSU はPDS セル伝送に先だって、この
遅延時間測定用領域(DM)728 を用いてOSU 〜各ONU 間の
ラウンドトリップ時間を測定し、各ONU に上り信号の送
出タイミングを設定する。この設定が完了すると、OSU
はポーリングにより各ONU に上り信号送出可否を通知す
る。これにより上り信号の伝送が行なわれる。
【０００６】上りフレームのPDS セルは図7(a)に示すよ
うに、７バイトのPDS セルヘッダ部710 と、53バイトの
PDS セルペイロード部720 とから構成される60バイト固
定長に形成された情報である。PDS セルペイロード部72
0 は通常のATM セルであり、このATM セルは、５バイト
のATM セルヘッダ部722 と、48バイトのATM セルペイロ
ード部724 とから構成される53バイト固定長に形成され
た情報である。PDS セルヘッダ部710 はガードタイム(G
T)712 と、プリアンブル(PR)714 と、デリミタ(DL)716
と、識別子(II)718 とを含む。
うに、７バイトのPDS セルヘッダ部710 と、53バイトの
PDS セルペイロード部720 とから構成される60バイト固
定長に形成された情報である。PDS セルペイロード部72
0 は通常のATM セルであり、このATM セルは、５バイト
のATM セルヘッダ部722 と、48バイトのATM セルペイロ
ード部724 とから構成される53バイト固定長に形成され
た情報である。PDS セルヘッダ部710 はガードタイム(G
T)712 と、プリアンブル(PR)714 と、デリミタ(DL)716
と、識別子(II)718 とを含む。
【０００７】ガードタイム712 はTDMAによるバースト信
号(PDSセル) の衝突を避けるためのガードタイムを表わ
す２バイト分の空きビットである。プリアンブル714 は
２バイトで構成されるビット同期用の符号である。デリ
ミタ716 は２バイトで構成されるバースト同期用の符号
である。識別子718 はペイロード部720 がユーザセルか
OAM (Operation Administration and Maintenance:運用
保守）セルかを識別するための１バイトで構成される符
号である。識別子718 は３ビット誤り訂正可能な符号化
がなされており、１ビットの情報ビットと７ビットの冗
長ビットからなる。そして、OSU は上記上りフレーム信
号のプリアンブル(PR)714 およびデリミタ(DR)716 によ
りセルの同期をとり、上りセルの検出を行なう。
号(PDSセル) の衝突を避けるためのガードタイムを表わ
す２バイト分の空きビットである。プリアンブル714 は
２バイトで構成されるビット同期用の符号である。デリ
ミタ716 は２バイトで構成されるバースト同期用の符号
である。識別子718 はペイロード部720 がユーザセルか
OAM (Operation Administration and Maintenance:運用
保守）セルかを識別するための１バイトで構成される符
号である。識別子718 は３ビット誤り訂正可能な符号化
がなされており、１ビットの情報ビットと７ビットの冗
長ビットからなる。そして、OSU は上記上りフレーム信
号のプリアンブル(PR)714 およびデリミタ(DR)716 によ
りセルの同期をとり、上りセルの検出を行なう。
【０００８】ATM セルヘッダ部722、742 は図８に示すよ
うに、一般的フロー制御(GFC)800、仮想パス識別子(VPI)
802、 仮想チャネル識別子(VCI)804、 ペイロード・タイ
プ(PT)806、セル損失優先表示(CLP)808およびヘッダ誤り
制御(HEC)810を含む。
うに、一般的フロー制御(GFC)800、仮想パス識別子(VPI)
802、 仮想チャネル識別子(VCI)804、 ペイロード・タイ
プ(PT)806、セル損失優先表示(CLP)808およびヘッダ誤り
制御(HEC)810を含む。
【０００９】一般的フロー制御(GFC)800は複数の端末が
接続されるマルチポイント型のユーザ・網インタフェー
スにおいて各端末間のトラヒック制御を行なうための４
バイトの符号である。仮想パス識別子(VPI)802はそれぞ
れ個々の仮想パスを区別するための番号を表わす８ビッ
トの符号である。仮想チャネル識別子(VCI)804はそれぞ
れ個々の仮想チャネルを区別するための番号を表わす16
ビットの符号である。ペイロード・タイプ(PT)806 は情
報フィールド724、744 に含まれる内容がユーザ情報かあ
るいは制御情報かなどの区別を表わす３ビットの符号で
ある。セル損失優先表示(CLP)808はそれぞれのセルの優
先度を表わす１ビットの符号である。ヘッダ誤り制御符
号(HEC)810は上記４バイトのヘッダの誤り検出とセル同
期に用いられる１バイトの符号である。なお、一般的フ
ロー制御(GFC)800が必要でない場合があるが、そのよう
な場合には、一般的フロー制御(GFC)800の部分も仮想パ
ス識別子(VPI)802として使用してよい。
接続されるマルチポイント型のユーザ・網インタフェー
スにおいて各端末間のトラヒック制御を行なうための４
バイトの符号である。仮想パス識別子(VPI)802はそれぞ
れ個々の仮想パスを区別するための番号を表わす８ビッ
トの符号である。仮想チャネル識別子(VCI)804はそれぞ
れ個々の仮想チャネルを区別するための番号を表わす16
ビットの符号である。ペイロード・タイプ(PT)806 は情
報フィールド724、744 に含まれる内容がユーザ情報かあ
るいは制御情報かなどの区別を表わす３ビットの符号で
ある。セル損失優先表示(CLP)808はそれぞれのセルの優
先度を表わす１ビットの符号である。ヘッダ誤り制御符
号(HEC)810は上記４バイトのヘッダの誤り検出とセル同
期に用いられる１バイトの符号である。なお、一般的フ
ロー制御(GFC)800が必要でない場合があるが、そのよう
な場合には、一般的フロー制御(GFC)800の部分も仮想パ
ス識別子(VPI)802として使用してよい。
【００１０】一方、下りフレームのPDS セルは図7(b)に
示すように、７バイトのPDS セルヘッダ部730 と、53バ
イトのPDS セルペイロード部732 とから構成される60バ
イト固定長に形成された情報である。PDS セルペイロー
ド部732 は通常のATM セルであり、このATM セルは、５
バイトのATM セルヘッダ部742 と、48バイトのATM セル
ペイロード部744 とから構成される53バイト固定長に形
成された情報である。PDS セルヘッダ部730 はポーリン
グ識別子(BC)734 と、宛先識別子(DA)736 と、秘話制御
部(EC)738 と、識別子(II)740 とを含む。
示すように、７バイトのPDS セルヘッダ部730 と、53バ
イトのPDS セルペイロード部732 とから構成される60バ
イト固定長に形成された情報である。PDS セルペイロー
ド部732 は通常のATM セルであり、このATM セルは、５
バイトのATM セルヘッダ部742 と、48バイトのATM セル
ペイロード部744 とから構成される53バイト固定長に形
成された情報である。PDS セルヘッダ部730 はポーリン
グ識別子(BC)734 と、宛先識別子(DA)736 と、秘話制御
部(EC)738 と、識別子(II)740 とを含む。
【００１１】ポーリング識別子(BC)734 はポーリングす
る相手のONU を特定するための２バイトで構成される符
号である。宛先識別子(DA)736 は相手のONU を特定する
ための２バイトで構成される符号である。秘話制御部(E
C)738 は各ONU 毎の暗号化のカギを表わす２バイトで構
成される符号である。識別子(II)740 は識別子(II)718
と同様、そのペイロード部732 がユーザセルかOAM セル
かを識別するための１バイトで構成される符号である。
識別子(II)740 は３ビット誤り訂正可能な符号化がなさ
れており、１ビットの情報ビットと７ビットの冗長ビッ
トからなる。ポーリング識別子(BC)734 、宛先識別子(D
A)736 および秘話制御部(EC)738 は３ビット誤り訂正可
能な符号化がなされており、５ビットの情報ビットと11
ビットの冗長ビットからなる。
る相手のONU を特定するための２バイトで構成される符
号である。宛先識別子(DA)736 は相手のONU を特定する
ための２バイトで構成される符号である。秘話制御部(E
C)738 は各ONU 毎の暗号化のカギを表わす２バイトで構
成される符号である。識別子(II)740 は識別子(II)718
と同様、そのペイロード部732 がユーザセルかOAM セル
かを識別するための１バイトで構成される符号である。
識別子(II)740 は３ビット誤り訂正可能な符号化がなさ
れており、１ビットの情報ビットと７ビットの冗長ビッ
トからなる。ポーリング識別子(BC)734 、宛先識別子(D
A)736 および秘話制御部(EC)738 は３ビット誤り訂正可
能な符号化がなされており、５ビットの情報ビットと11
ビットの冗長ビットからなる。
【００１２】また図7(b)を参照すると、1ms に一回すな
わち１フレームに一回、SDH (Synchronous Digital Hie
rarchy) と同じフレーム同期符号(F6F62828h)746がフレ
ームの最初のセルのポーリング識別子(BC)734 〜宛先識
別子(DA)736 の領域に挿入される。
わち１フレームに一回、SDH (Synchronous Digital Hie
rarchy) と同じフレーム同期符号(F6F62828h)746がフレ
ームの最初のセルのポーリング識別子(BC)734 〜宛先識
別子(DA)736 の領域に挿入される。
【００１３】そして、ONU は１フレームに一回挿入され
る下りフレームのフレーム同期符号746 によりフレーム
同期をとり、下りセルの検出を行なう。検出された下り
セルの宛先識別子(DA)736 が自ONU 宛てであればそのセ
ルは取り込まれ、それ以外のセルは廃棄される。取り込
まれたセルはそのセルの秘話制御部(EC)738 に示される
カギにより復号される。また、そのセルのポーリング識
別子(BC)734 が自ONU宛てであれば、ONU は上りフレー
ムセル送出タイミングでセルを送出する。すなわち、上
記文献によるATM-PDS 光加入者伝送方式では上述した方
法によりOSU 〜各ONU 間でセルの送受が行なわれる。
る下りフレームのフレーム同期符号746 によりフレーム
同期をとり、下りセルの検出を行なう。検出された下り
セルの宛先識別子(DA)736 が自ONU 宛てであればそのセ
ルは取り込まれ、それ以外のセルは廃棄される。取り込
まれたセルはそのセルの秘話制御部(EC)738 に示される
カギにより復号される。また、そのセルのポーリング識
別子(BC)734 が自ONU宛てであれば、ONU は上りフレー
ムセル送出タイミングでセルを送出する。すなわち、上
記文献によるATM-PDS 光加入者伝送方式では上述した方
法によりOSU 〜各ONU 間でセルの送受が行なわれる。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のATM-PDS 伝送系において一般電話サービス等の
STM (Synchronous Transfer Mode: 同期転送モード）信
号を伝送する場合、STM信号からATM セルへのCLAD (Cel
l Assembly and Disassembly)機能（セルの組立と分
解）が必要である。またこの従来のATM-PDS 伝送系の伝
送速度は155.52Mbpsであり、1PDSセル当たりの有効情報
のバイト数は48バイトであるから、1PDSセル当たりの有
効情報の伝送速度は384Kbps である。この場合の伝送速
度のセル化に要する遅延時間すなわちセル化遅延時間は
1ms である。
た従来のATM-PDS 伝送系において一般電話サービス等の
STM (Synchronous Transfer Mode: 同期転送モード）信
号を伝送する場合、STM信号からATM セルへのCLAD (Cel
l Assembly and Disassembly)機能（セルの組立と分
解）が必要である。またこの従来のATM-PDS 伝送系の伝
送速度は155.52Mbpsであり、1PDSセル当たりの有効情報
のバイト数は48バイトであるから、1PDSセル当たりの有
効情報の伝送速度は384Kbps である。この場合の伝送速
度のセル化に要する遅延時間すなわちセル化遅延時間は
1ms である。
【００１５】このようなATM-PDS 伝送系におけるビット
レート384Kbps 以下の低ビットレートでのサービスで
は、セル化遅延が大きくなるという問題がある。そこ
で、この問題について、音声信号と制御信号をあわせる
と128kbps になる、例えば一般電話サービスを例にとり
詳述する。これらの信号をフルフィルセル方式（セル中
のペイロードすべてに信号情報を入れる方式）で従来の
PDS セルに多重化した場合、１セル当たりの有効情報の
バイト数は48バイトであるから、このバイト数のセル化
に要するセル化遅延時間は48バイトｘ（８ビット／1280
00bps)=3msとなる。このようにセル化遅延時間が大きく
なるという問題があった。
レート384Kbps 以下の低ビットレートでのサービスで
は、セル化遅延が大きくなるという問題がある。そこ
で、この問題について、音声信号と制御信号をあわせる
と128kbps になる、例えば一般電話サービスを例にとり
詳述する。これらの信号をフルフィルセル方式（セル中
のペイロードすべてに信号情報を入れる方式）で従来の
PDS セルに多重化した場合、１セル当たりの有効情報の
バイト数は48バイトであるから、このバイト数のセル化
に要するセル化遅延時間は48バイトｘ（８ビット／1280
00bps)=3msとなる。このようにセル化遅延時間が大きく
なるという問題があった。
【００１６】またこの場合、伝送効率は従来のPDS セル
では1PDSセル（60バイト）当たりペイロードのバイト数
は48バイトであるから、48バイト／60バイト=0.8とな
る。しかし、音声信号の伝送に関しては、エンド−エン
ド間（端末・端末間）での遅延が問題であり、この遅延
時間をできるだけ小さくする必要がある。仮に、セル化
遅延時間を0.5ms としてセル化した場合、パーシャルフ
ィルセル方式を適用する必要がありセル中のペイロード
の一部に信号情報を入れることになるから、伝送効率は
48バイトｘ(0.5ms/3ms)/60バイト=0.13 となる。このよ
うに従来方式では伝送効率も低下するという問題があっ
た。
では1PDSセル（60バイト）当たりペイロードのバイト数
は48バイトであるから、48バイト／60バイト=0.8とな
る。しかし、音声信号の伝送に関しては、エンド−エン
ド間（端末・端末間）での遅延が問題であり、この遅延
時間をできるだけ小さくする必要がある。仮に、セル化
遅延時間を0.5ms としてセル化した場合、パーシャルフ
ィルセル方式を適用する必要がありセル中のペイロード
の一部に信号情報を入れることになるから、伝送効率は
48バイトｘ(0.5ms/3ms)/60バイト=0.13 となる。このよ
うに従来方式では伝送効率も低下するという問題があっ
た。
【００１７】本発明はこのような従来技術の欠点を解消
し、低ビットットレート・サービスの通信においてセル
化遅延時間を小さくし伝送効率を高くすることのできる
ATM-PDS 光加入者伝送システムおよび方法を提供するこ
とを目的とする。
し、低ビットットレート・サービスの通信においてセル
化遅延時間を小さくし伝送効率を高くすることのできる
ATM-PDS 光加入者伝送システムおよび方法を提供するこ
とを目的とする。
【００１８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、１つの入出力端子からなる第１のポート
と所定の複数の入出力端子からなる第２のポートを有す
る光分岐結合器と、光分岐結合器の第１のポートの１つ
の入出力端子と光ファイバで接続される伝送路終端装置
と、光分岐結合器の第２のポートの所定の複数の入出力
端子とそれぞれ光ファイバで接続される網終端装置とを
有し、各々網終端装置から第１のPDS セルを出力するこ
とで光分岐結合器を介して伝送路終端装置に所定のフレ
ーム期間内に所定の複数の第１のPDS セルを含む上りフ
レーム信号を伝送し、伝送路終端装置から光分岐結合器
を介して各々網終端装置に所定のフレーム期間内に所定
の複数の第２のPDS セルを含む下りフレーム信号を伝送
するATM-PDS 光加入者伝送システムのATM-PDS 光加入者
伝送方法において、複数の網終端装置の中の所定の第１
の複数の網終端装置により第１のPDS セルのビット数よ
り少ないビット数の第３のPDS セルを生成し、所定の第
１の複数の網終端装置により生成され出力される各々第
３のPDS セルを複数の第１のPDS セル中の所定の第１の
PDS セル期間内の所定の位置に時分割多重化することを
特徴とする。
決するために、１つの入出力端子からなる第１のポート
と所定の複数の入出力端子からなる第２のポートを有す
る光分岐結合器と、光分岐結合器の第１のポートの１つ
の入出力端子と光ファイバで接続される伝送路終端装置
と、光分岐結合器の第２のポートの所定の複数の入出力
端子とそれぞれ光ファイバで接続される網終端装置とを
有し、各々網終端装置から第１のPDS セルを出力するこ
とで光分岐結合器を介して伝送路終端装置に所定のフレ
ーム期間内に所定の複数の第１のPDS セルを含む上りフ
レーム信号を伝送し、伝送路終端装置から光分岐結合器
を介して各々網終端装置に所定のフレーム期間内に所定
の複数の第２のPDS セルを含む下りフレーム信号を伝送
するATM-PDS 光加入者伝送システムのATM-PDS 光加入者
伝送方法において、複数の網終端装置の中の所定の第１
の複数の網終端装置により第１のPDS セルのビット数よ
り少ないビット数の第３のPDS セルを生成し、所定の第
１の複数の網終端装置により生成され出力される各々第
３のPDS セルを複数の第１のPDS セル中の所定の第１の
PDS セル期間内の所定の位置に時分割多重化することを
特徴とする。
【００１９】また上記のATM-PDS 光加入者伝送方法は、
伝送路終端装置により所定の第１の複数の各々網終端装
置宛ての第２のPDS セルのビット数より少ないビット数
の各々第４のPDS セルを生成し、伝送路終端装置により
生成され出力される各々第４のPDS セルを複数の第２の
PDS セル中の所定の第２のPDS セル期間内の所定の位置
に時分割多重化することを特徴とする。
伝送路終端装置により所定の第１の複数の各々網終端装
置宛ての第２のPDS セルのビット数より少ないビット数
の各々第４のPDS セルを生成し、伝送路終端装置により
生成され出力される各々第４のPDS セルを複数の第２の
PDS セル中の所定の第２のPDS セル期間内の所定の位置
に時分割多重化することを特徴とする。
【００２０】また本発明は上述の課題を解決するため
に、１つの入出力端子からなる第１のポートと所定の複
数の入出力端子からなる第２のポートを有する光分岐結
合器と、光分岐結合器の第１のポートの１つの入出力端
子と光ファイバで接続される伝送路終端装置と、光分岐
結合器の第２のポートの所定の複数の入出力端子とそれ
ぞれ光ファイバで接続される網終端装置とを有し、各々
網終端装置から第１のPDS セルを出力することで光分岐
結合器を介して伝送路終端装置に所定のフレーム期間内
に所定の複数の第１のPDS セルを含む上りフレーム信号
を伝送し、伝送路終端装置から光分岐結合器を介して各
々網終端装置に所定のフレーム期間内に所定の複数の第
２のPDS セルを含む下りフレーム信号を伝送するATM-PD
S 光加入者伝送システムにおいて、複数の網終端装置の
中の所定の第１の複数の網終端装置は、第１のPDS セル
のビット数より少ないビット数の第３のPDS セルを生成
して出力する第１のショートPDS セル生成手段と、第１
のショートPDS セル生成手段により出力される第３のPD
S セルを複数の第１のPDS セル中の所定の第１のPDSセ
ル期間内の所定の位置に時分割多重化する第１の多重化
手段とを有することを特徴とする。
に、１つの入出力端子からなる第１のポートと所定の複
数の入出力端子からなる第２のポートを有する光分岐結
合器と、光分岐結合器の第１のポートの１つの入出力端
子と光ファイバで接続される伝送路終端装置と、光分岐
結合器の第２のポートの所定の複数の入出力端子とそれ
ぞれ光ファイバで接続される網終端装置とを有し、各々
網終端装置から第１のPDS セルを出力することで光分岐
結合器を介して伝送路終端装置に所定のフレーム期間内
に所定の複数の第１のPDS セルを含む上りフレーム信号
を伝送し、伝送路終端装置から光分岐結合器を介して各
々網終端装置に所定のフレーム期間内に所定の複数の第
２のPDS セルを含む下りフレーム信号を伝送するATM-PD
S 光加入者伝送システムにおいて、複数の網終端装置の
中の所定の第１の複数の網終端装置は、第１のPDS セル
のビット数より少ないビット数の第３のPDS セルを生成
して出力する第１のショートPDS セル生成手段と、第１
のショートPDS セル生成手段により出力される第３のPD
S セルを複数の第１のPDS セル中の所定の第１のPDSセ
ル期間内の所定の位置に時分割多重化する第１の多重化
手段とを有することを特徴とする。
【００２１】また上記ATM-PDS 光加入者伝送システムの
伝送路終端装置は、所定の第１の複数の各々網終端装置
宛ての第２のPDS セルのビット数より少ないビット数の
各々第４のPDS セルを生成して出力する第２のショート
PDS セル生成手段と、第２のショートPDS セル生成手段
により出力される各々第４のPDS セルを複数の第２のPD
S セル中の所定の第２のPDS セル期間内の所定の位置に
時分割多重化する第２の多重化手段とを有することを特
徴とする。
伝送路終端装置は、所定の第１の複数の各々網終端装置
宛ての第２のPDS セルのビット数より少ないビット数の
各々第４のPDS セルを生成して出力する第２のショート
PDS セル生成手段と、第２のショートPDS セル生成手段
により出力される各々第４のPDS セルを複数の第２のPD
S セル中の所定の第２のPDS セル期間内の所定の位置に
時分割多重化する第２の多重化手段とを有することを特
徴とする。
【００２２】
【発明の実施の形態】次に添付図面を参照して本発明に
よるATM-PDS 光加入者伝送システムの一実施例を詳細に
説明する。
よるATM-PDS 光加入者伝送システムの一実施例を詳細に
説明する。
【００２３】図１には本発明によるATM-PDS 光加入者伝
送システムの一実施例が示されている。なお、本発明の
説明に直接関係のないシステムの他の部分、たとえば回
線多重分離装置、回線交換機およびATM 交換機等につい
ては図示を省略している。
送システムの一実施例が示されている。なお、本発明の
説明に直接関係のないシステムの他の部分、たとえば回
線多重分離装置、回線交換機およびATM 交換機等につい
ては図示を省略している。
【００２４】本システムは、たとえば各々端末装置10〜
13の各々アナログ電話サービス装置70（低ビットレート
サービス装置）から出力されるアナログ音声信号を各々
網終端装置(ONU)30 〜33においてディジタル音声信号デ
ータに変換し、変換した音声信号データに付加される制
御データを生成し、生成した制御データをこの音声信号
データとともに蓄積し、この蓄積を音声信号４サンプル
分繰り返し４バイトの音声信号データとその４バイトの
制御データを蓄積し、この蓄積した合計８バイトのデー
タをショートPDS セルペイロード部のデータとし、この
ショートPDS セルペイロード部のデータに付加されるシ
ョートPDS セルヘッダ部の制御データを生成し、生成し
たショートPDS セルヘッダ部の制御データとショートPD
S セルペイロード部のデータとを合成してショートPDS
セルデータを生成し、これら生成したショートPDS セル
データを光分岐結合器(SC)50に送る。
13の各々アナログ電話サービス装置70（低ビットレート
サービス装置）から出力されるアナログ音声信号を各々
網終端装置(ONU)30 〜33においてディジタル音声信号デ
ータに変換し、変換した音声信号データに付加される制
御データを生成し、生成した制御データをこの音声信号
データとともに蓄積し、この蓄積を音声信号４サンプル
分繰り返し４バイトの音声信号データとその４バイトの
制御データを蓄積し、この蓄積した合計８バイトのデー
タをショートPDS セルペイロード部のデータとし、この
ショートPDS セルペイロード部のデータに付加されるシ
ョートPDS セルヘッダ部の制御データを生成し、生成し
たショートPDS セルヘッダ部の制御データとショートPD
S セルペイロード部のデータとを合成してショートPDS
セルデータを生成し、これら生成したショートPDS セル
データを光分岐結合器(SC)50に送る。
【００２５】伝送路終端装置(OSU)60 から指示される送
出タイミングに基づいて各々網終端装置(ONU)30 〜33か
ら出力される合計４つのショートPDS セルデータは光分
岐結合器(SC)50の出力側（伝送路終端装置(OSU)60 側）
においてたとえば上りフレーム信号の所定の１つのPDS
セル期間に時分割多重化される。つまり１つのPDS セル
期間に４つのショートPDS セルデータが時分割多重化さ
れる。また、各々端末装置10〜25の各々ATM 端末装置72
から出力されるATM セルデータは、各々網終端装置(ON
U)30 〜45に送られ、各々網終端装置(ONU)30 〜45にお
いてATM セルデータ用のPDS セルヘッダ部のデータが生
成され、生成されたPDS セルヘッダ部のデータとATM セ
ルデータとが合成されて各々PDS セルデータが生成さ
れ、これら生成された各々PDS セルデータが伝送路終端
装置(OSU)60 から指示される送出タイミングに基づいて
出力される。各々網終端装置(ONU)30 〜45から出力され
た各々PDS セルデータは光分岐結合器(SC)50の出力側で
時分割多重化される。このように多重化された所定のPD
S セル数からなる上りフレーム信号はさらに伝送路終端
装置(OSU)60 に送られる。
出タイミングに基づいて各々網終端装置(ONU)30 〜33か
ら出力される合計４つのショートPDS セルデータは光分
岐結合器(SC)50の出力側（伝送路終端装置(OSU)60 側）
においてたとえば上りフレーム信号の所定の１つのPDS
セル期間に時分割多重化される。つまり１つのPDS セル
期間に４つのショートPDS セルデータが時分割多重化さ
れる。また、各々端末装置10〜25の各々ATM 端末装置72
から出力されるATM セルデータは、各々網終端装置(ON
U)30 〜45に送られ、各々網終端装置(ONU)30 〜45にお
いてATM セルデータ用のPDS セルヘッダ部のデータが生
成され、生成されたPDS セルヘッダ部のデータとATM セ
ルデータとが合成されて各々PDS セルデータが生成さ
れ、これら生成された各々PDS セルデータが伝送路終端
装置(OSU)60 から指示される送出タイミングに基づいて
出力される。各々網終端装置(ONU)30 〜45から出力され
た各々PDS セルデータは光分岐結合器(SC)50の出力側で
時分割多重化される。このように多重化された所定のPD
S セル数からなる上りフレーム信号はさらに伝送路終端
装置(OSU)60 に送られる。
【００２６】ショートPDS セルデータおよびPDS セルデ
ータの多重化された上りフレーム信号は伝送路終端装置
(OSU)60 において、まずショートPDS セルデータとPDS
セルデータとに分割され、分割されたショートPDS セル
データについてはそのショートPDS セルヘッダ部の制御
データが除かれてそのショートPDS セルペイロード部の
データのみが回線多重分離装置を介して回線交換機に送
られ、また、PDS セルデータについてはそのPDS セルヘ
ッダ部のデータが除かれてATM セルデータのみがATM 回
線交換機に送られる。
ータの多重化された上りフレーム信号は伝送路終端装置
(OSU)60 において、まずショートPDS セルデータとPDS
セルデータとに分割され、分割されたショートPDS セル
データについてはそのショートPDS セルヘッダ部の制御
データが除かれてそのショートPDS セルペイロード部の
データのみが回線多重分離装置を介して回線交換機に送
られ、また、PDS セルデータについてはそのPDS セルヘ
ッダ部のデータが除かれてATM セルデータのみがATM 回
線交換機に送られる。
【００２７】回線交換機から回線多重分離装置を介して
送られる、たとえば各々網終端装置(ONU)30 〜33用の４
つのショートPDS セルペイロード部のデータは伝送路終
端装置(OSU)60 に送られる。伝送路終端装置(OSU)60 に
おいて各々ショートPDS セルペイロード部データ用のシ
ョートPDS セルヘッダ部の制御データが生成し、生成さ
れた各々ショートPDS セルヘッダ部の制御データと各々
ショートPDS セルペイロード部のデータとが合成されて
各々ショートPDS セルが生成され、これら生成された各
々ショートPDS セルデータが光分岐結合器(SC)50に送ら
れる。この場合伝送路終端装置(OSU)60 から出力される
合計４つのショートPDS セルデータは下りフレーム信号
の所定の１つのPDS セル期間に時分割多重化される。つ
まり１つのPDS セル期間に４つのショートPDS セルデー
タが時分割多重化される。
送られる、たとえば各々網終端装置(ONU)30 〜33用の４
つのショートPDS セルペイロード部のデータは伝送路終
端装置(OSU)60 に送られる。伝送路終端装置(OSU)60 に
おいて各々ショートPDS セルペイロード部データ用のシ
ョートPDS セルヘッダ部の制御データが生成し、生成さ
れた各々ショートPDS セルヘッダ部の制御データと各々
ショートPDS セルペイロード部のデータとが合成されて
各々ショートPDS セルが生成され、これら生成された各
々ショートPDS セルデータが光分岐結合器(SC)50に送ら
れる。この場合伝送路終端装置(OSU)60 から出力される
合計４つのショートPDS セルデータは下りフレーム信号
の所定の１つのPDS セル期間に時分割多重化される。つ
まり１つのPDS セル期間に４つのショートPDS セルデー
タが時分割多重化される。
【００２８】ATM 交換機から送られる各々網終端装置(O
NU)30 〜45用のATM セルデータは伝送路終端装置(OSU)6
0 に送られる。伝送路終端装置(OSU)60 において、ATM
セルデータ用のPDS セルヘッダ部のデータが生成され、
生成されたPDS セルヘッダ部のデータとATM セルデータ
とが合成されて各々PDS セルデータが生成され、これら
生成された各々PDS セルデータが光分岐結合器(SC)50に
送られる。この場合、伝送路終端装置(OSU)60 から出力
される各々PDS セルデータは下りフレーム信号の所定の
１つのPDS セル期間に時分割多重される。このように多
重化された所定のPDS セル数からなる下りフレーム信号
は光分岐結合器(SC)50により各々網終端装置(ONU)30 〜
45に送られる。
NU)30 〜45用のATM セルデータは伝送路終端装置(OSU)6
0 に送られる。伝送路終端装置(OSU)60 において、ATM
セルデータ用のPDS セルヘッダ部のデータが生成され、
生成されたPDS セルヘッダ部のデータとATM セルデータ
とが合成されて各々PDS セルデータが生成され、これら
生成された各々PDS セルデータが光分岐結合器(SC)50に
送られる。この場合、伝送路終端装置(OSU)60 から出力
される各々PDS セルデータは下りフレーム信号の所定の
１つのPDS セル期間に時分割多重される。このように多
重化された所定のPDS セル数からなる下りフレーム信号
は光分岐結合器(SC)50により各々網終端装置(ONU)30 〜
45に送られる。
【００２９】ショートPDS セルデータおよびPDS セルデ
ータの多重化された下りフレーム信号は各々網終端装置
(ONU)30 〜45において、まずショートPDS セルデータと
PDSセルデータとに分割され、分割されたショートPDS
セルデータが自ONU 宛てであるものについてはそのショ
ートPDS セルヘッダ部の制御データが除かれてそのショ
ートPDS セルペイロード部の音声信号データのアナログ
音声信号のみが各々端末装置10〜13の各々アナログ電話
サービス装置70に送られ可聴化され、また、自ONU 宛て
であるPDS セルデータについてはそのPDS セルヘッダ部
のデータが除かれてATM セルデータのみが各々端末装置
10〜25の各々ATM 端末装置72に送られ再生処理される。
ータの多重化された下りフレーム信号は各々網終端装置
(ONU)30 〜45において、まずショートPDS セルデータと
PDSセルデータとに分割され、分割されたショートPDS
セルデータが自ONU 宛てであるものについてはそのショ
ートPDS セルヘッダ部の制御データが除かれてそのショ
ートPDS セルペイロード部の音声信号データのアナログ
音声信号のみが各々端末装置10〜13の各々アナログ電話
サービス装置70に送られ可聴化され、また、自ONU 宛て
であるPDS セルデータについてはそのPDS セルヘッダ部
のデータが除かれてATM セルデータのみが各々端末装置
10〜25の各々ATM 端末装置72に送られ再生処理される。
【００３０】このようなシステムでの低ビットレートサ
ービスにおけるアナログ音声信号の通信では１つのPDS
セルのビット量より少ないショートPDS セルにて通信が
行なわれるのでセル化遅延時間を小さくし伝送効率を高
くすることができる。
ービスにおけるアナログ音声信号の通信では１つのPDS
セルのビット量より少ないショートPDS セルにて通信が
行なわれるのでセル化遅延時間を小さくし伝送効率を高
くすることができる。
【００３１】図１を参照すると、本システムはこの例で
は16個所（＃１〜＃16) の各々加入者宅（各ユーザ宅）
に設置される端末装置10〜25および網終端装置(ONU)30
〜45と、局内に設置される光分岐結合器(SC)50および伝
送路終端装置(OSU)60 とから構成されている。
は16個所（＃１〜＃16) の各々加入者宅（各ユーザ宅）
に設置される端末装置10〜25および網終端装置(ONU)30
〜45と、局内に設置される光分岐結合器(SC)50および伝
送路終端装置(OSU)60 とから構成されている。
【００３２】端末装置10〜25の各々は図２に示すよう
に、この例ではアナログ電話サービス装置(POTS:Plain
Ordinary Telephone Service)70 およびATM 端末装置72
から構成されている。アナログ電話サービス装置70はア
ナログ電話機から構成され、アナログ電話機は音声に基
づくアナログ音声信号を出力100 に出力し、入力102 か
ら入力したアナログ音声信号を可聴化する装置である。
端末装置10〜25の各々のアナログ電話機の出力100 およ
び入力102 は網終端装置30〜45の各々の加入者回路76
（図３参照）と接続されている。
に、この例ではアナログ電話サービス装置(POTS:Plain
Ordinary Telephone Service)70 およびATM 端末装置72
から構成されている。アナログ電話サービス装置70はア
ナログ電話機から構成され、アナログ電話機は音声に基
づくアナログ音声信号を出力100 に出力し、入力102 か
ら入力したアナログ音声信号を可聴化する装置である。
端末装置10〜25の各々のアナログ電話機の出力100 およ
び入力102 は網終端装置30〜45の各々の加入者回路76
（図３参照）と接続されている。
【００３３】ATM 端末装置72は図８に示すような、53バ
イトからなるATM セル（PDS セルペイロード）のデータ
を生成して、そのATM セルデータを出力104 に出力し、
入力106 から入力する53バイトからなるATM セルデータ
に対しその再生処理を施す装置である。端末装置10〜25
の各々の出力104 は網終端装置30〜45の各々のバッファ
79（図３参照）と接続され、また、端末装置10〜25の各
々の入力106 は網終端装置30〜45の各々のバッファ80
（図３参照）と接続されている。
イトからなるATM セル（PDS セルペイロード）のデータ
を生成して、そのATM セルデータを出力104 に出力し、
入力106 から入力する53バイトからなるATM セルデータ
に対しその再生処理を施す装置である。端末装置10〜25
の各々の出力104 は網終端装置30〜45の各々のバッファ
79（図３参照）と接続され、また、端末装置10〜25の各
々の入力106 は網終端装置30〜45の各々のバッファ80
（図３参照）と接続されている。
【００３４】網終端装置(ONU)30 〜45の各々は、図３に
示すように、加入者回路(SLIC)76、バッファ77〜80、 シ
ョートPDS セル生成分解回路81、 PDS セル生成分解回路
82、PDS セル多重分離回路83、 E/O 変換器84、 O/E 変換
器85、 WDM (Wavelength Division Multiplexing)回路86
および制御回路87から構成されている。
示すように、加入者回路(SLIC)76、バッファ77〜80、 シ
ョートPDS セル生成分解回路81、 PDS セル生成分解回路
82、PDS セル多重分離回路83、 E/O 変換器84、 O/E 変換
器85、 WDM (Wavelength Division Multiplexing)回路86
および制御回路87から構成されている。
【００３５】加入者回路76はアナログ・ディジタル(A/
D) 変換回路、制御データ処理回路およびディジタル・
アナログ(D/A) 変換回路などから構成されている。A/D
変換回路は入力100 と接続され、入力100 から入力する
アナログ音声信号を8KHzのサンプリング信号によりサン
プリングし、このサンプリングした信号を対応する８ビ
ットのディジタルに変換する変換回路である。
D) 変換回路、制御データ処理回路およびディジタル・
アナログ(D/A) 変換回路などから構成されている。A/D
変換回路は入力100 と接続され、入力100 から入力する
アナログ音声信号を8KHzのサンプリング信号によりサン
プリングし、このサンプリングした信号を対応する８ビ
ットのディジタルに変換する変換回路である。
【００３６】制御データ処理回路は入力したアナログ音
声信号100 に付加する８ビットの制御データを生成する
回路である。この変換された８ビットの音声データおよ
び生成された制御データは出力200 から出力される。
声信号100 に付加する８ビットの制御データを生成する
回路である。この変換された８ビットの音声データおよ
び生成された制御データは出力200 から出力される。
【００３７】D/A 変換回路は入力202 からシリアルに順
次入力する１バイトの音声データを対応するアナログ音
声信号に変換する変換回路である。詳細には、入力202
からは１バイトの音声データと１バイトの制御データの
組、この組４組からなるデータが順次入力される。入力
202 から入力したデータは音声データと制御データに分
離され、D/A 変換回路へは音声データが、制御データ処
理回路へは制御データが入力される。この変換されたア
ナログ音声信号は出力102 を通してアナログ電話サービ
ス装置70に送られ可聴化される。制御データを受信した
制御データ処理回路は加入者回路76の制御を行なう。出
力200 はバッファ77と接続され、入力202 はバッファ78
と接続されている。
次入力する１バイトの音声データを対応するアナログ音
声信号に変換する変換回路である。詳細には、入力202
からは１バイトの音声データと１バイトの制御データの
組、この組４組からなるデータが順次入力される。入力
202 から入力したデータは音声データと制御データに分
離され、D/A 変換回路へは音声データが、制御データ処
理回路へは制御データが入力される。この変換されたア
ナログ音声信号は出力102 を通してアナログ電話サービ
ス装置70に送られ可聴化される。制御データを受信した
制御データ処理回路は加入者回路76の制御を行なう。出
力200 はバッファ77と接続され、入力202 はバッファ78
と接続されている。
【００３８】バッファ77は８バイト分の記憶容量を有す
るRAM から構成され、加入者回路76から信号線200 を通
して順次送られる２バイト分（音声データ１バイトと制
御データ１バイトの合計）の信号データを順次蓄積して
８バイト分蓄積する一時記憶装置である。この場合、こ
の一時記憶装置には４バイト分の音声データと４バイト
分の制御データが蓄積されるからセル化遅延時間は８バ
イトｘ（８ビット／128000bps)=0.5msとなる。
るRAM から構成され、加入者回路76から信号線200 を通
して順次送られる２バイト分（音声データ１バイトと制
御データ１バイトの合計）の信号データを順次蓄積して
８バイト分蓄積する一時記憶装置である。この場合、こ
の一時記憶装置には４バイト分の音声データと４バイト
分の制御データが蓄積されるからセル化遅延時間は８バ
イトｘ（８ビット／128000bps)=0.5msとなる。
【００３９】蓄積された８バイト分の信号データは、所
定の送出タイミングにて出力206 から出力される。一時
記憶装置への信号データの書き込みおよび一時記憶装置
からの信号データの読み出しは制御回路87からの制御信
号208 により行なわれる。出力206 はショートPDS セル
生成分解回路81の対応する入力と接続されている。
定の送出タイミングにて出力206 から出力される。一時
記憶装置への信号データの書き込みおよび一時記憶装置
からの信号データの読み出しは制御回路87からの制御信
号208 により行なわれる。出力206 はショートPDS セル
生成分解回路81の対応する入力と接続されている。
【００４０】バッファ78は、８バイト分の記憶容量を有
するRAM から構成され、入力210 から入力する８バイト
分（１バイトの音声データと１バイトの制御データの
組、この組４組からなるデータ）の信号データを蓄積す
る一時記憶装置である。蓄積された８バイト分の信号デ
ータは出力202 から出力される。一時記憶装置への信号
データの書き込みおよび一時記憶装置からの信号データ
の読み出しは制御回路87からの制御信号212 により行な
われる。出力202 は加入者回路76の入力202 と接続され
ている。
するRAM から構成され、入力210 から入力する８バイト
分（１バイトの音声データと１バイトの制御データの
組、この組４組からなるデータ）の信号データを蓄積す
る一時記憶装置である。蓄積された８バイト分の信号デ
ータは出力202 から出力される。一時記憶装置への信号
データの書き込みおよび一時記憶装置からの信号データ
の読み出しは制御回路87からの制御信号212 により行な
われる。出力202 は加入者回路76の入力202 と接続され
ている。
【００４１】バッファ79は53バイト分の記憶容量を有す
るRAM から構成され、ATM 端末装置72から信号線104 を
通して送られる信号データ53バイト分（１ATM セル分）
を蓄積し、この一旦蓄積した信号データを所定の送出タ
イミングにて読み出し出力220 に出力する一時記憶装置
である。一時記憶装置への信号データの書き込みおよび
一時記憶装置からの信号データの読み出しは、制御回路
87からの制御信号222により行なわれる。出力220 はPDS
セル生成分解回路82の対応する入力と接続されてい
る。
るRAM から構成され、ATM 端末装置72から信号線104 を
通して送られる信号データ53バイト分（１ATM セル分）
を蓄積し、この一旦蓄積した信号データを所定の送出タ
イミングにて読み出し出力220 に出力する一時記憶装置
である。一時記憶装置への信号データの書き込みおよび
一時記憶装置からの信号データの読み出しは、制御回路
87からの制御信号222により行なわれる。出力220 はPDS
セル生成分解回路82の対応する入力と接続されてい
る。
【００４２】バッファ80は53バイト分の記憶容量を有す
るRAM から構成され、この例では入力224 から入力する
53バイト分の信号データを蓄積する一時記憶装置であ
る。蓄積された53バイト分（１ATM セル分）の信号デー
タは出力106 から出力される。一時記憶装置への信号デ
ータの書き込みおよび一時記憶装置からの信号データの
読み出しは制御回路87からの制御信号226 により行なわ
れる。出力106 はATM 端末装置72の入力106 と接続され
ている。
るRAM から構成され、この例では入力224 から入力する
53バイト分の信号データを蓄積する一時記憶装置であ
る。蓄積された53バイト分（１ATM セル分）の信号デー
タは出力106 から出力される。一時記憶装置への信号デ
ータの書き込みおよび一時記憶装置からの信号データの
読み出しは制御回路87からの制御信号226 により行なわ
れる。出力106 はATM 端末装置72の入力106 と接続され
ている。
【００４３】ショートPDS セル生成分解回路81はショー
トPDS セル制御データ生成回路を有する。ショートPDS
セル制御データ生成回路は、図5(a)に示すガードタイム
(GT)504、デリミタ(DL)506、プリアンブル(PR)508 および
リザーブ領域(res)510の制御データを生成する。制御デ
ータの生成は制御回路87からの制御信号218 により行な
われる。
トPDS セル制御データ生成回路を有する。ショートPDS
セル制御データ生成回路は、図5(a)に示すガードタイム
(GT)504、デリミタ(DL)506、プリアンブル(PR)508 および
リザーブ領域(res)510の制御データを生成する。制御デ
ータの生成は制御回路87からの制御信号218 により行な
われる。
【００４４】詳細には、上りフレームの１つのショート
PDS セルは図5(a)に示すように、７バイトのヘッダ部50
0 と、８バイトのペイロード部502 とから構成される15
バイト固定長に形成された情報である。また、この例で
は、このショートPDS セルの情報量４個分が１つのPDS
セルの情報量になっている。ヘッダ部500 は前に触れた
ように、ガードタイム(GT)504、デリミタ(DL)506、プリア
ンブル(PR)508 およびリザーブ領域(res)510から構成さ
れる。
PDS セルは図5(a)に示すように、７バイトのヘッダ部50
0 と、８バイトのペイロード部502 とから構成される15
バイト固定長に形成された情報である。また、この例で
は、このショートPDS セルの情報量４個分が１つのPDS
セルの情報量になっている。ヘッダ部500 は前に触れた
ように、ガードタイム(GT)504、デリミタ(DL)506、プリア
ンブル(PR)508 およびリザーブ領域(res)510から構成さ
れる。
【００４５】ガードタイム(GT)504 は上述したガードタ
イム712 の内容と同じであり、デリミタ(DL)506 は上述
したデリミタ716 の内容と同じであり、プリアンブル(P
R)508 は上述したプリアンブル714 の内容と同じである
から、それらの説明は省略する。また、リザーブ領域(r
es)510は将来使用するための１バイト分の空きビットで
ある。
イム712 の内容と同じであり、デリミタ(DL)506 は上述
したデリミタ716 の内容と同じであり、プリアンブル(P
R)508 は上述したプリアンブル714 の内容と同じである
から、それらの説明は省略する。また、リザーブ領域(r
es)510は将来使用するための１バイト分の空きビットで
ある。
【００４６】ショートPDS セル生成分解回路81は、バッ
ファ77から信号線206 を通して送られる８バイトの信号
データと上述した制御データ生成回路から送られる２バ
イトのガードタイム(GT)504、２バイトのデリミタ(DL)50
6、２バイトのプリアンブル(PR)508 および１バイトのリ
ザーブ領域(res)510の制御データとを図5(a)に示すよう
な多重化順序にて多重化しショートPDS セルデータを生
成する回路である。この形成されたショートPDS セルデ
ータは信号線214 を介してPDS セル多重分離回路83に送
られる。
ファ77から信号線206 を通して送られる８バイトの信号
データと上述した制御データ生成回路から送られる２バ
イトのガードタイム(GT)504、２バイトのデリミタ(DL)50
6、２バイトのプリアンブル(PR)508 および１バイトのリ
ザーブ領域(res)510の制御データとを図5(a)に示すよう
な多重化順序にて多重化しショートPDS セルデータを生
成する回路である。この形成されたショートPDS セルデ
ータは信号線214 を介してPDS セル多重分離回路83に送
られる。
【００４７】この例では具体的にはガードタイムのデー
タは0000H であり、デリミタのデータはB3D0H であり、
プリアンブルのデータはAAAAH である。なお、このシス
テムにおけるショートPDS セルデータの送出タイミング
は伝送路終端装置(OSU)60 が把握している。したがっ
て、伝送路終端装置(OSU)60 はショートPDS セルの多重
化位置によりショートPDS セルの送出元および出力先を
知ることができる。
タは0000H であり、デリミタのデータはB3D0H であり、
プリアンブルのデータはAAAAH である。なお、このシス
テムにおけるショートPDS セルデータの送出タイミング
は伝送路終端装置(OSU)60 が把握している。したがっ
て、伝送路終端装置(OSU)60 はショートPDS セルの多重
化位置によりショートPDS セルの送出元および出力先を
知ることができる。
【００４８】またショートPDS セル生成分解回路81は入
力216 を有し、入力216 にはPDS セル多重分離回路83か
ら６バイトのヘッダ部550 のデータと８バイトのペイロ
ード部552 のデータとを含むショートPDS セルデータが
送られる。ショートPDS セル生成分解回路81は入力216
から入力するショートPDS セルデータから６バイトのヘ
ッダ部550 のデータを除去し８バイトのペイロード部55
2 のデータを出力210に出力する分解回路である。ショ
ートPDS セルの生成および分解は制御回路87からの制御
信号218 により行なわれる。出力210 はバッファ78の入
力210 と接続されている。
力216 を有し、入力216 にはPDS セル多重分離回路83か
ら６バイトのヘッダ部550 のデータと８バイトのペイロ
ード部552 のデータとを含むショートPDS セルデータが
送られる。ショートPDS セル生成分解回路81は入力216
から入力するショートPDS セルデータから６バイトのヘ
ッダ部550 のデータを除去し８バイトのペイロード部55
2 のデータを出力210に出力する分解回路である。ショ
ートPDS セルの生成および分解は制御回路87からの制御
信号218 により行なわれる。出力210 はバッファ78の入
力210 と接続されている。
【００４９】PDS セル生成分解回路82はPDS セル制御デ
ータ生成回路を有する。PDS セル制御データ生成回路は
制御データ生成機能および誤り検出・訂正符号生成機能
を有し、PDS セルヘッダ部710 で用いられるガードタイ
ム(GT)712、プリアンブル(PR)714、デリミタ(DL)716 およ
び識別子(II)718 の制御データを生成する。制御データ
の生成は制御回路87からの制御信号232 により行なわれ
る。
ータ生成回路を有する。PDS セル制御データ生成回路は
制御データ生成機能および誤り検出・訂正符号生成機能
を有し、PDS セルヘッダ部710 で用いられるガードタイ
ム(GT)712、プリアンブル(PR)714、デリミタ(DL)716 およ
び識別子(II)718 の制御データを生成する。制御データ
の生成は制御回路87からの制御信号232 により行なわれ
る。
【００５０】またPDS セル生成分解回路82は、バッファ
79から信号線220 を通して送られる53バイトの信号デー
タと、上述したPDS セル制御データ生成回路から送られ
る２バイトのガードタイム(GT)712、２バイトのプリアン
ブル(PR)714、２バイトのデリミタ(DL)716 および１バイ
トの識別子(II)718 の制御データとを図7(a)に示すよう
な多重化順序にて多重化しPDS セルを形成する回路であ
る。この形成されたPDS セルデータは信号線228 を介し
てPDS セル多重分離回路83に送られる。
79から信号線220 を通して送られる53バイトの信号デー
タと、上述したPDS セル制御データ生成回路から送られ
る２バイトのガードタイム(GT)712、２バイトのプリアン
ブル(PR)714、２バイトのデリミタ(DL)716 および１バイ
トの識別子(II)718 の制御データとを図7(a)に示すよう
な多重化順序にて多重化しPDS セルを形成する回路であ
る。この形成されたPDS セルデータは信号線228 を介し
てPDS セル多重分離回路83に送られる。
【００５１】またPDS セル生成分解回路82は入力230 を
有し、入力230 にはPDS セル多重分離回路83から７バイ
トのヘッダ部730 のデータと53バイトのペイロード部73
2 のデータとを含むPDS セルデータが送られる。PDS セ
ル生成分解回路82は入力230から入力するPDS セルデー
タから７バイトのヘッダ部730 のデータを除去し53バイ
トのペイロード部732 のデータを出力224 に出力する分
解回路である。PDS セルの生成および分解は、制御回路
87からの制御信号232 により行なわれる。出力224 はバ
ッファ80の入力224 と接続されている。
有し、入力230 にはPDS セル多重分離回路83から７バイ
トのヘッダ部730 のデータと53バイトのペイロード部73
2 のデータとを含むPDS セルデータが送られる。PDS セ
ル生成分解回路82は入力230から入力するPDS セルデー
タから７バイトのヘッダ部730 のデータを除去し53バイ
トのペイロード部732 のデータを出力224 に出力する分
解回路である。PDS セルの生成および分解は、制御回路
87からの制御信号232 により行なわれる。出力224 はバ
ッファ80の入力224 と接続されている。
【００５２】PDS セル多重分離回路83は信号線214 を通
して所定の送出タイミングにて送られてくるショートPD
S セルデータと、信号線228 を通して所定の送出タイミ
ングにて送られてくるPDS セルデータとを多重化し出力
234 に出力する。多重化されたデータは出力234 から15
5.52Mbpsのビットレートでシリアルに出力される。
して所定の送出タイミングにて送られてくるショートPD
S セルデータと、信号線228 を通して所定の送出タイミ
ングにて送られてくるPDS セルデータとを多重化し出力
234 に出力する。多重化されたデータは出力234 から15
5.52Mbpsのビットレートでシリアルに出力される。
【００５３】この例では、加入者宅＃１からのショート
PDS セルデータは図5(a)の位置570に、加入者宅＃２か
らのショートPDS セルデータは位置571 に、加入者宅＃
３からのショートPDS セルデータは位置572 に、加入者
宅＃４からのショートPDS セルデータは位置573 にそれ
ぞれ多重化される。またこの例では、加入者宅＃１から
のPDS セルデータは図5(a)の位置574 に、加入者宅＃２
からのPDS セルデータは位置575 に、加入者宅＃３から
のPDS セルデータは位置576 に、加入者宅＃４からのPD
S セルデータが位置577 にそれぞれ多重化される。その
他の加入者宅＃５〜＃16のショートPDS セルデータおよ
びPDS セルデータも上りフレーム信号の上記以外の所定
の位置に多重化されるのでよい。
PDS セルデータは図5(a)の位置570に、加入者宅＃２か
らのショートPDS セルデータは位置571 に、加入者宅＃
３からのショートPDS セルデータは位置572 に、加入者
宅＃４からのショートPDS セルデータは位置573 にそれ
ぞれ多重化される。またこの例では、加入者宅＃１から
のPDS セルデータは図5(a)の位置574 に、加入者宅＃２
からのPDS セルデータは位置575 に、加入者宅＃３から
のPDS セルデータは位置576 に、加入者宅＃４からのPD
S セルデータが位置577 にそれぞれ多重化される。その
他の加入者宅＃５〜＃16のショートPDS セルデータおよ
びPDS セルデータも上りフレーム信号の上記以外の所定
の位置に多重化されるのでよい。
【００５４】ところで、図１に示す伝送路終端装置(OS
U)60 は光分岐結合器(SC)50、各々網終端装置30〜45のW
DM 回路86およびO/E 変換器85を介して図5(b)に示すよ
うなショートPDS セルデータおよびPDS セルデータから
構成される下りフレーム信号をPDS セル多重分離回路83
に送る。
U)60 は光分岐結合器(SC)50、各々網終端装置30〜45のW
DM 回路86およびO/E 変換器85を介して図5(b)に示すよ
うなショートPDS セルデータおよびPDS セルデータから
構成される下りフレーム信号をPDS セル多重分離回路83
に送る。
【００５５】詳細には下りフレームのショートPDS セル
は図5(b)に示すように、６バイトのヘッダ部550 と、８
バイトのペイロード部552 とから構成される14バイト固
定長に形成された情報である。またこの例では、このシ
ョートPDS セル４個の情報量と４バイトのショートPDS
セル識別子(SCI)562の情報量とを組み合わせると１つの
PDS セルの情報量になる。ヘッダ部550 はポーリング識
別子(BC)554、宛先識別子(DA)556、および秘話制御部(EC)
558 から構成される。
は図5(b)に示すように、６バイトのヘッダ部550 と、８
バイトのペイロード部552 とから構成される14バイト固
定長に形成された情報である。またこの例では、このシ
ョートPDS セル４個の情報量と４バイトのショートPDS
セル識別子(SCI)562の情報量とを組み合わせると１つの
PDS セルの情報量になる。ヘッダ部550 はポーリング識
別子(BC)554、宛先識別子(DA)556、および秘話制御部(EC)
558 から構成される。
【００５６】ポーリング識別子(BC)554 は上述した従来
のポーリング識別子734 の内容と同じであり、宛先識別
子(DA)556 は上述した従来の宛先識別子736 の内容と同
じであり、秘話制御部(EC)558 は上述した従来の秘話制
御部738 の内容と同じであるから、それらの説明は省略
する。なお、ショートPDS セル識別子(SCI)562の符号は
PDS セルの内部が４個のショートPDS セルの集まりであ
ることを表わす４バイトから構成されるものであり、こ
の符号はポーリング識別子(BC)554 および宛先識別子(D
A)556 がとりえない符号に設定される。
のポーリング識別子734 の内容と同じであり、宛先識別
子(DA)556 は上述した従来の宛先識別子736 の内容と同
じであり、秘話制御部(EC)558 は上述した従来の秘話制
御部738 の内容と同じであるから、それらの説明は省略
する。なお、ショートPDS セル識別子(SCI)562の符号は
PDS セルの内部が４個のショートPDS セルの集まりであ
ることを表わす４バイトから構成されるものであり、こ
の符号はポーリング識別子(BC)554 および宛先識別子(D
A)556 がとりえない符号に設定される。
【００５７】PDS セル多重分離回路83はO/E 変換器85か
ら信号線236 を通して155.52Mbpsの下りフレーム信号を
受ける。PDS セル多重分離回路83は下りフレーム信号を
受けると、そのフレーム信号の先頭に付加されるフレー
ム同期符号746 を検出して下りフレーム信号の同期確立
を行なう。PDS セル多重分離回路83は次に、同期確立の
行なわれたフレーム信号から下りセルの検出を行なう。
ら信号線236 を通して155.52Mbpsの下りフレーム信号を
受ける。PDS セル多重分離回路83は下りフレーム信号を
受けると、そのフレーム信号の先頭に付加されるフレー
ム同期符号746 を検出して下りフレーム信号の同期確立
を行なう。PDS セル多重分離回路83は次に、同期確立の
行なわれたフレーム信号から下りセルの検出を行なう。
【００５８】PDS セル多重分離回路83はPDS セルデータ
およびショートPDS セルデータが自ONU 宛てであるか否
かを調べる。PDS セルデータが自ONU 宛てであるか否か
はそのセルの宛先識別子(DA)736 の制御データが自ONU
宛ての制御データであるか否かで知る。多重分離回路83
は、自ONU 宛ての制御データであれば、そのPDS セルデ
ータを取り込み、自ONU 宛ての制御データでなければ、
そのPDS セルデータを廃棄する。多重分離回路83は次
に、取り込んだPDS セルデータの秘話制御部(EC)738 の
制御データ（カギ番号）を調べる。多重分離回路83は次
に取り込んだPDSセルデータをこのカギ番号の示すカギ
により復号し、この復号したPDS セルデータを出力230
に出力する。
およびショートPDS セルデータが自ONU 宛てであるか否
かを調べる。PDS セルデータが自ONU 宛てであるか否か
はそのセルの宛先識別子(DA)736 の制御データが自ONU
宛ての制御データであるか否かで知る。多重分離回路83
は、自ONU 宛ての制御データであれば、そのPDS セルデ
ータを取り込み、自ONU 宛ての制御データでなければ、
そのPDS セルデータを廃棄する。多重分離回路83は次
に、取り込んだPDS セルデータの秘話制御部(EC)738 の
制御データ（カギ番号）を調べる。多重分離回路83は次
に取り込んだPDSセルデータをこのカギ番号の示すカギ
により復号し、この復号したPDS セルデータを出力230
に出力する。
【００５９】多重分離回路83は取り込んだPDS セルデー
タのポーリング識別子(BC)734 の制御データを出力240
に出力する。このポーリング識別子(BC)734 の制御デー
タは制御回路87に送られ、制御回路87においてこのポー
リング識別子(BC)734 の制御データが自ONU 宛てである
か否かが調査される。制御回路87は自ONU 宛てであれ
ば、自ONU で生成されたPDS セルデータを送出タイミン
グにて、伝送路終端装置(OSU)60 へ送るように制御す
る。
タのポーリング識別子(BC)734 の制御データを出力240
に出力する。このポーリング識別子(BC)734 の制御デー
タは制御回路87に送られ、制御回路87においてこのポー
リング識別子(BC)734 の制御データが自ONU 宛てである
か否かが調査される。制御回路87は自ONU 宛てであれ
ば、自ONU で生成されたPDS セルデータを送出タイミン
グにて、伝送路終端装置(OSU)60 へ送るように制御す
る。
【００６０】ショートPDS セルデータについては、ショ
ートPDS セルデータが自ONU 宛てであるか否かを調べる
前に、多重分離回路83はショートPDS セル識別子(SCI)5
62の制御データによりこの下りフレーム信号にショート
PDS セルデータが含まれているか否かを調べる。この調
査によりショートPDS セルデータが含まれていると判断
された場合には、それに続くショートPDS セルデータが
自ONU 宛てであるか否かを調べる。詳細には、そのセル
の宛先識別子(DA)556 の制御データが自ONU 宛ての制御
データがあるか否かを調べる。多重分離回路83は自ONU
宛ての制御データであれば、そのショートPDS セルデー
タを取り込み、自ONU 宛ての制御データでなければ、そ
のショートPDS セルデータを廃棄する。次に、多重分離
回路83は取り込んだショートPDS セルデータの秘話制御
部(EC)558 の制御データ（カギ番号）を調べる。多重分
離回路83は次に取り込んだショートPDS セルデータをこ
のカギ番号の示すカギにより復号し、この復号したショ
ートPDS セルデータを出力216 に出力する。
ートPDS セルデータが自ONU 宛てであるか否かを調べる
前に、多重分離回路83はショートPDS セル識別子(SCI)5
62の制御データによりこの下りフレーム信号にショート
PDS セルデータが含まれているか否かを調べる。この調
査によりショートPDS セルデータが含まれていると判断
された場合には、それに続くショートPDS セルデータが
自ONU 宛てであるか否かを調べる。詳細には、そのセル
の宛先識別子(DA)556 の制御データが自ONU 宛ての制御
データがあるか否かを調べる。多重分離回路83は自ONU
宛ての制御データであれば、そのショートPDS セルデー
タを取り込み、自ONU 宛ての制御データでなければ、そ
のショートPDS セルデータを廃棄する。次に、多重分離
回路83は取り込んだショートPDS セルデータの秘話制御
部(EC)558 の制御データ（カギ番号）を調べる。多重分
離回路83は次に取り込んだショートPDS セルデータをこ
のカギ番号の示すカギにより復号し、この復号したショ
ートPDS セルデータを出力216 に出力する。
【００６１】多重分離回路83はまた、取り込んだショー
トPDS セルデータのポーリング識別子(BC)554 の制御デ
ータを出力240 に出力する。このポーリング識別子(BC)
554の制御データは制御回路87に送られ、制御回路87に
おいてこのポーリング識別子(BC)554 の制御データが自
ONU 宛てであるか否かが調査される。制御回路87は自ON
U 宛てであれば、自ONU で生成されたショートPDS セル
データを送出タイミングにて伝送路終端装置(OSU)60 へ
送るように制御する。
トPDS セルデータのポーリング識別子(BC)554 の制御デ
ータを出力240 に出力する。このポーリング識別子(BC)
554の制御データは制御回路87に送られ、制御回路87に
おいてこのポーリング識別子(BC)554 の制御データが自
ONU 宛てであるか否かが調査される。制御回路87は自ON
U 宛てであれば、自ONU で生成されたショートPDS セル
データを送出タイミングにて伝送路終端装置(OSU)60 へ
送るように制御する。
【００６２】上記送出タイミングについて説明する。1m
s 周期の下りフレームの先頭にはフレーム同期パターン
746 があり、各網終端装置(ONU)30 〜45はこの同期パタ
ーンを検出することにより下りフレームの先頭を検出す
る。そして上り信号の送出タイミングの基準をこの下り
フレームの先頭とする。遅延時間測定用領域(DM)728に
おいて、伝送路終端装置(OSU)60 は各網終端装置(ONU)3
0 〜45と遅延時間測定用セルをやり取りし、伝送路終端
装置(OSU)60 と各網終端装置(ONU)30 〜45との間のラウ
ンドトリップ時間を測定する。測定結果から伝送路終端
装置(OSU)60 は各網終端装置(ONU)30 〜45に対してそれ
ぞれ下りフレームに対する上りフレームの遅延時間（位
相）を設定する。設定する遅延時間は遅延時間測定用セ
ルにより伝送路終端装置(OSU)60 から各網終端装置(ON
U)30 〜45へ送られる。各網終端装置(ONU)30 〜45は下
りフレームにおいて、識別子(BC)554 および734 が自ON
U 宛であるセルを受信したときに、その受信時間から遅
延時間分待って上りショートPDS セルおよびPDS セルを
送出する。一例として図６に伝送路終端装置(OSU)60か
ら見た上り下り信号の位相関係を示す。
s 周期の下りフレームの先頭にはフレーム同期パターン
746 があり、各網終端装置(ONU)30 〜45はこの同期パタ
ーンを検出することにより下りフレームの先頭を検出す
る。そして上り信号の送出タイミングの基準をこの下り
フレームの先頭とする。遅延時間測定用領域(DM)728に
おいて、伝送路終端装置(OSU)60 は各網終端装置(ONU)3
0 〜45と遅延時間測定用セルをやり取りし、伝送路終端
装置(OSU)60 と各網終端装置(ONU)30 〜45との間のラウ
ンドトリップ時間を測定する。測定結果から伝送路終端
装置(OSU)60 は各網終端装置(ONU)30 〜45に対してそれ
ぞれ下りフレームに対する上りフレームの遅延時間（位
相）を設定する。設定する遅延時間は遅延時間測定用セ
ルにより伝送路終端装置(OSU)60 から各網終端装置(ON
U)30 〜45へ送られる。各網終端装置(ONU)30 〜45は下
りフレームにおいて、識別子(BC)554 および734 が自ON
U 宛であるセルを受信したときに、その受信時間から遅
延時間分待って上りショートPDS セルおよびPDS セルを
送出する。一例として図６に伝送路終端装置(OSU)60か
ら見た上り下り信号の位相関係を示す。
【００６３】このような動作はこの例では基本的には制
御回路87により行なわれる。このような動作を行なわせ
るための制御信号、すなわち遅延時間測定用セル、フレ
ーム同期パターン746 および識別子(BC)554、734 の制御
データは多重分離回路83から制御線240 を通して制御回
路87に送られる。
御回路87により行なわれる。このような動作を行なわせ
るための制御信号、すなわち遅延時間測定用セル、フレ
ーム同期パターン746 および識別子(BC)554、734 の制御
データは多重分離回路83から制御線240 を通して制御回
路87に送られる。
【００６４】以上のような多重分離などの制御は、制御
回路87からの制御信号238 により行なわれる。出力234
はE/O 変換器84と接続され、入力236 はO/E 変換器85と
接続され、入力238 および出力240 は制御回路87と接続
されている。
回路87からの制御信号238 により行なわれる。出力234
はE/O 変換器84と接続され、入力236 はO/E 変換器85と
接続され、入力238 および出力240 は制御回路87と接続
されている。
【００６５】E/O 変換器84は1.3 μm の波長のレーザを
形成する半導体レーザおよびその駆動回路から構成さ
れ、多重分離回路83から信号線234 を通して入力される
電気信号を駆動回路を介して半導体レーザに送り、半導
体レーザを駆動して光強度信号に変換し、この変換した
光強度信号を出力242 に出力する電気・光変換回路であ
る。出力242 はWDM 回路86の対応する入力と光ファイバ
で接続されている。
形成する半導体レーザおよびその駆動回路から構成さ
れ、多重分離回路83から信号線234 を通して入力される
電気信号を駆動回路を介して半導体レーザに送り、半導
体レーザを駆動して光強度信号に変換し、この変換した
光強度信号を出力242 に出力する電気・光変換回路であ
る。出力242 はWDM 回路86の対応する入力と光ファイバ
で接続されている。
【００６６】O/E 変換器85は受光素子および増幅器から
構成され、WDM 回路86から光ファイバ244 を通して入力
される1.55μm の波長の光強度信号を受光素子で受光し
て電気信号に変換し、この変換した電気信号を所定のレ
ベルまで増幅して出力236 に出力する光・電気変換回路
である。出力236 は多重分離回路83の入力236 と接続さ
れている。
構成され、WDM 回路86から光ファイバ244 を通して入力
される1.55μm の波長の光強度信号を受光素子で受光し
て電気信号に変換し、この変換した電気信号を所定のレ
ベルまで増幅して出力236 に出力する光・電気変換回路
である。出力236 は多重分離回路83の入力236 と接続さ
れている。
【００６７】WDM 回路86は入力242 から入力する1.3 μ
m の波長の光強度信号を各網終端装置(ONU)30 〜45の各
々の入出力110 〜125 に出力し、また各網終端装置(ON
U)30〜45の各々の入出力110 〜125 から入力した1.55μ
m の波長の光強度信号を出力244 に出力する光合分波器
である。
m の波長の光強度信号を各網終端装置(ONU)30 〜45の各
々の入出力110 〜125 に出力し、また各網終端装置(ON
U)30〜45の各々の入出力110 〜125 から入力した1.55μ
m の波長の光強度信号を出力244 に出力する光合分波器
である。
【００６８】制御回路87は制御線240 を通して送られる
制御データに応動して装置全体の動作を制御する制御機
能部である。
制御データに応動して装置全体の動作を制御する制御機
能部である。
【００６９】図１に戻って、同図を参照すると入出力線
110 〜125 の各々は光ファイバで構成され、それら各々
光ファイバ110 〜125 は光分岐結合器(SC)50により収容
されている。光分岐結合器(SC)50は、この例では1:16の
スターカプラであり、入出力130 から入力した光信号を
分岐して入出力110 〜125 に出力するとともに、入出力
110 〜125 から入力した光信号を結合して入出力130 に
出力するスターカプラである。入出力130 は伝送路終端
装置(OSU)60 と接続されている。
110 〜125 の各々は光ファイバで構成され、それら各々
光ファイバ110 〜125 は光分岐結合器(SC)50により収容
されている。光分岐結合器(SC)50は、この例では1:16の
スターカプラであり、入出力130 から入力した光信号を
分岐して入出力110 〜125 に出力するとともに、入出力
110 〜125 から入力した光信号を結合して入出力130 に
出力するスターカプラである。入出力130 は伝送路終端
装置(OSU)60 と接続されている。
【００７０】伝送路終端装置(OSU)60 は図４に示すよう
にWDM 回路90、O/E変換器91、 E/O 変換器92、 PDS セル多
重分離回路93、 ショートPDS セル生成分解回路94および
PDSセル生成分解回路95から構成されている。
にWDM 回路90、O/E変換器91、 E/O 変換器92、 PDS セル多
重分離回路93、 ショートPDS セル生成分解回路94および
PDSセル生成分解回路95から構成されている。
【００７１】WDM 回路90は入出力130 から入力する1.3
μm の波長の光強度信号を出力250に出力し、また入力2
52 から入力する1.55μm の波長の光強度信号を入出力1
30に出力する光合分波器である。
μm の波長の光強度信号を出力250に出力し、また入力2
52 から入力する1.55μm の波長の光強度信号を入出力1
30に出力する光合分波器である。
【００７２】O/E 変換器91は受光素子および増幅器から
構成され、WDM 回路90から光ファイバ250 を通して入力
される1.3 μm の波長の光強度信号を受光素子で受光し
て電気信号に変換し、この変換した電気信号を所定のレ
ベルまで増幅して出力254 に出力する光・電気変換回路
である。出力254 は多重分離回路93の対応する入力と接
続されている。
構成され、WDM 回路90から光ファイバ250 を通して入力
される1.3 μm の波長の光強度信号を受光素子で受光し
て電気信号に変換し、この変換した電気信号を所定のレ
ベルまで増幅して出力254 に出力する光・電気変換回路
である。出力254 は多重分離回路93の対応する入力と接
続されている。
【００７３】E/O 変換器92は1.55μm の波長のレーザを
形成する半導体レーザおよびその駆動回路から構成さ
れ、多重分離回路93から信号線256 を通して入力される
電気信号を駆動回路を介して半導体レーザに送り、半導
体レーザを駆動して光強度信号に変換し、この変換した
光強度信号を出力252 に出力する電気・光変換回路であ
る。出力252 はWDM 回路90の入力252 と光ファイバで接
続されている。
形成する半導体レーザおよびその駆動回路から構成さ
れ、多重分離回路93から信号線256 を通して入力される
電気信号を駆動回路を介して半導体レーザに送り、半導
体レーザを駆動して光強度信号に変換し、この変換した
光強度信号を出力252 に出力する電気・光変換回路であ
る。出力252 はWDM 回路90の入力252 と光ファイバで接
続されている。
【００７４】PDS セル多重分離回路93はO/E 変換器91か
ら信号線254 を通してPDS セルデータおよびショートPD
S セルデータの多重化された155.52Mbpsの上りフレーム
信号を受ける。多重分離回路93はPDS セルの場合、PDS
セルヘッダ710 のプリアンブル(PR)714 およびデリミタ
(DL)716 の同期信号データと同期を取り、これによりPD
S セルを検出してそのデータを出力262 に出力し、ま
た、ショートPDS セルの場合、ショートPDS セルヘッダ
500 のプリアンブル(PR)508 およびデリミタ(DL)506 の
同期信号データと同期を取り、これによりショートPDS
セルを検出してそのデータを出力258 に出力する分離回
路である。なお、伝送路終端装置(OSU)60では、下りPDS
セル、ショートPDS セルに対応する上りPDS セル、シ
ョートPDSセルの受信タイミングがわかっているため、
上記のような対応が可能である。
ら信号線254 を通してPDS セルデータおよびショートPD
S セルデータの多重化された155.52Mbpsの上りフレーム
信号を受ける。多重分離回路93はPDS セルの場合、PDS
セルヘッダ710 のプリアンブル(PR)714 およびデリミタ
(DL)716 の同期信号データと同期を取り、これによりPD
S セルを検出してそのデータを出力262 に出力し、ま
た、ショートPDS セルの場合、ショートPDS セルヘッダ
500 のプリアンブル(PR)508 およびデリミタ(DL)506 の
同期信号データと同期を取り、これによりショートPDS
セルを検出してそのデータを出力258 に出力する分離回
路である。なお、伝送路終端装置(OSU)60では、下りPDS
セル、ショートPDS セルに対応する上りPDS セル、シ
ョートPDSセルの受信タイミングがわかっているため、
上記のような対応が可能である。
【００７５】PDS セル多重分離回路93はまた、信号線26
0 を通して送られるショートPDS セルデータと、信号線
264 を通して送られるPDS セルデータとを多重化し出力
256に出力する多重化回路である。詳細には、入力260
から入力するショートPDS セルが４つのショートPDS セ
ルの先頭のショートPDS セルである場合、多重分離回路
93はその前に４バイトからなるショートPDS セル識別子
(SCI)562のデータを生成して多重化する。また、入力26
4 から入力するPDS セルが下りフレーム信号の先頭のPD
S セルである場合、多重分離回路93はそのセルのポーリ
ング識別子(BC)734、宛先識別子(DA)736 の領域にSDH と
同じフレーム同期符号746 を挿入する。このように多重
化されたデータは出力256 から155.52Mbpsのビットレー
トでシリアルに出力される。
0 を通して送られるショートPDS セルデータと、信号線
264 を通して送られるPDS セルデータとを多重化し出力
256に出力する多重化回路である。詳細には、入力260
から入力するショートPDS セルが４つのショートPDS セ
ルの先頭のショートPDS セルである場合、多重分離回路
93はその前に４バイトからなるショートPDS セル識別子
(SCI)562のデータを生成して多重化する。また、入力26
4 から入力するPDS セルが下りフレーム信号の先頭のPD
S セルである場合、多重分離回路93はそのセルのポーリ
ング識別子(BC)734、宛先識別子(DA)736 の領域にSDH と
同じフレーム同期符号746 を挿入する。このように多重
化されたデータは出力256 から155.52Mbpsのビットレー
トでシリアルに出力される。
【００７６】この例では、加入者宅＃１へのショートPD
S セルデータは、図5(b)の位置580に、加入者宅＃２へ
のショートPDS セルデータは位置581 に、加入者宅＃３
へのショートPDS セルデータは位置582 に、加入者宅＃
４へのショートPDS セルデータは位置583 にそれぞれ多
重化される。またこの例では、加入者宅＃１へのPDSセ
ルデータは図5(b)の位置584 に、加入者宅＃２へのPDS
セルデータは位置585に、加入者宅＃３へのPDS セルデ
ータは位置586 に、加入者宅＃４へのPDS セルデータは
位置587 にそれぞれ多重化される。その他の加入者宅＃
５〜＃16へのショートPDS セルデータおよびPDS セルデ
ータも下りフレーム信号の上記以外の所定の位置に多重
化される。出力258 および入力260 はショートPDS セル
生成分解回路94と接続され、出力262 および入力264 は
PDS セル生成分解回路95と接続されている。
S セルデータは、図5(b)の位置580に、加入者宅＃２へ
のショートPDS セルデータは位置581 に、加入者宅＃３
へのショートPDS セルデータは位置582 に、加入者宅＃
４へのショートPDS セルデータは位置583 にそれぞれ多
重化される。またこの例では、加入者宅＃１へのPDSセ
ルデータは図5(b)の位置584 に、加入者宅＃２へのPDS
セルデータは位置585に、加入者宅＃３へのPDS セルデ
ータは位置586 に、加入者宅＃４へのPDS セルデータは
位置587 にそれぞれ多重化される。その他の加入者宅＃
５〜＃16へのショートPDS セルデータおよびPDS セルデ
ータも下りフレーム信号の上記以外の所定の位置に多重
化される。出力258 および入力260 はショートPDS セル
生成分解回路94と接続され、出力262 および入力264 は
PDS セル生成分解回路95と接続されている。
【００７７】PDS セル多重分離回路93はまた遅延時間測
定用セルを生成して出力256 に出力する。この遅延時間
測定用セルの送出により各ONU30 〜45から折り返される
遅延時間測定用セルをその入力254 で受ける。PDS セル
多重分離回路93は送出した遅延時間測定用セルの時間と
折り返された遅延時間測定用セルの時間から各ONU30〜4
5との間のラウンドトリップ時間を測定する。PDS セル
多重分離回路93はさらに各ONU30 〜45に対してそれぞれ
下りフレームに対する上りフレームの遅延時間（位相）
を設定するために、この測定結果に基づく遅延時間測定
用セルを生成し出力256 に出力する。このことは遅延時
間測定用領域(DM)728 において行なわれる。
定用セルを生成して出力256 に出力する。この遅延時間
測定用セルの送出により各ONU30 〜45から折り返される
遅延時間測定用セルをその入力254 で受ける。PDS セル
多重分離回路93は送出した遅延時間測定用セルの時間と
折り返された遅延時間測定用セルの時間から各ONU30〜4
5との間のラウンドトリップ時間を測定する。PDS セル
多重分離回路93はさらに各ONU30 〜45に対してそれぞれ
下りフレームに対する上りフレームの遅延時間（位相）
を設定するために、この測定結果に基づく遅延時間測定
用セルを生成し出力256 に出力する。このことは遅延時
間測定用領域(DM)728 において行なわれる。
【００７８】ショートPDS セル生成分解回路94はショー
トPDS セル制御データ生成回路を有する。ショートPDS
セル制御データ生成回路は、図5(b)に示すポーリング識
別子(BC)554、宛先識別子(DA)556 および秘話制御部(EC)
558 を生成する。
トPDS セル制御データ生成回路を有する。ショートPDS
セル制御データ生成回路は、図5(b)に示すポーリング識
別子(BC)554、宛先識別子(DA)556 および秘話制御部(EC)
558 を生成する。
【００７９】ショートPDS セル生成分解回路94は回線交
換機（図示せず）から回線多重分離装置（図示せず）お
よび信号線152 を通して送られる８バイトの信号データ
と上記制御データ生成回路から送られるこの信号データ
に対応する２バイトのポーリング識別子(BC)554、２バイ
トの宛先識別子(DA)556 および２バイトの秘話制御部(E
C)558 の制御データとを図5(b)に示すような多重化順序
にて多重化しショートPDS セルデータを生成する回路で
ある。この形成されたショートPDS セルデータは信号線
260 を介してPDS セル多重分離回路93に送られる。
換機（図示せず）から回線多重分離装置（図示せず）お
よび信号線152 を通して送られる８バイトの信号データ
と上記制御データ生成回路から送られるこの信号データ
に対応する２バイトのポーリング識別子(BC)554、２バイ
トの宛先識別子(DA)556 および２バイトの秘話制御部(E
C)558 の制御データとを図5(b)に示すような多重化順序
にて多重化しショートPDS セルデータを生成する回路で
ある。この形成されたショートPDS セルデータは信号線
260 を介してPDS セル多重分離回路93に送られる。
【００８０】なお、このシステムでは、伝送路終端装置
(OSU)60 が回線多重分離装置から送られる信号のタイム
スロットの多重化位置によりショートPDS セルの出力先
を把握する。したがって、ショートPDS セル生成分解回
路94は各々加入者宅に対応したポーリング識別子(BC)55
4、宛先識別子(DA)556 および秘話制御部(EC)558 の制御
データを生成することができる。
(OSU)60 が回線多重分離装置から送られる信号のタイム
スロットの多重化位置によりショートPDS セルの出力先
を把握する。したがって、ショートPDS セル生成分解回
路94は各々加入者宅に対応したポーリング識別子(BC)55
4、宛先識別子(DA)556 および秘話制御部(EC)558 の制御
データを生成することができる。
【００８１】またショートPDS セル生成分解回路94は入
力258 を有し、入力258 にはPDS セル多重分離回路93か
ら７バイトのヘッダ部500 のデータと８バイトのペイロ
ード部502 のデータとを含むショートPDS セルデータが
送られる。ショートPDS セル生成分解回路94は入力258
から入力するショートPDS セルデータから７バイトのヘ
ッダ部500 のデータを除去し８バイトのペイロード部50
2 のデータを出力150に出力する分解回路である。出力1
50 から出力されたデータは回線多重分離装置を介して
回線交換機に送られる。
力258 を有し、入力258 にはPDS セル多重分離回路93か
ら７バイトのヘッダ部500 のデータと８バイトのペイロ
ード部502 のデータとを含むショートPDS セルデータが
送られる。ショートPDS セル生成分解回路94は入力258
から入力するショートPDS セルデータから７バイトのヘ
ッダ部500 のデータを除去し８バイトのペイロード部50
2 のデータを出力150に出力する分解回路である。出力1
50 から出力されたデータは回線多重分離装置を介して
回線交換機に送られる。
【００８２】PDS セル生成分解回路95はPDS セル制御デ
ータ生成回路を有する。PDS セル制御データ生成回路
は、PDS セルヘッダ部730 で用いられるポーリング識別
子(BC)734、宛先識別子(DA)736、秘話制御部(EC)738 およ
びペイロード識別子(II)740 の制御データを生成する。
ータ生成回路を有する。PDS セル制御データ生成回路
は、PDS セルヘッダ部730 で用いられるポーリング識別
子(BC)734、宛先識別子(DA)736、秘話制御部(EC)738 およ
びペイロード識別子(II)740 の制御データを生成する。
【００８３】また、PDS セル生成分解回路95は、ATM 交
換機（図示せず）から信号線142 を通して送られる53バ
イト(ATMセル）の信号データと、上記PDS セル制御デー
タ生成回路から送られるこの信号データに対応した２バ
イトのポーリング識別子(BC)734、２バイトの宛先識別子
(DA)736、２バイトの秘話制御部(EC)738 および１バイト
のペイロード識別子(II)740 の制御データとを図7(b)に
示すような多重化順序にて多重化しPDS セルを形成する
回路である。この形成されたPDS セルデータは出力264
から出力される。出力264 は、多重分離回路93の入力26
4 と接続されている。
換機（図示せず）から信号線142 を通して送られる53バ
イト(ATMセル）の信号データと、上記PDS セル制御デー
タ生成回路から送られるこの信号データに対応した２バ
イトのポーリング識別子(BC)734、２バイトの宛先識別子
(DA)736、２バイトの秘話制御部(EC)738 および１バイト
のペイロード識別子(II)740 の制御データとを図7(b)に
示すような多重化順序にて多重化しPDS セルを形成する
回路である。この形成されたPDS セルデータは出力264
から出力される。出力264 は、多重分離回路93の入力26
4 と接続されている。
【００８４】なお、このシステムではPDS セル生成分解
回路95がATM 交換機から送られてくるATM セルのATM セ
ルヘッダのVPI 値、VCI 値に対する各ONU の各種制御デ
ータの参照テーブルを有している。したがって、この参
照テーブルを参照することにより、PDS セルヘッダのポ
ーリング識別子(BC)734、宛先識別子(DA)736 および秘話
制御部(EC)738 の制御データを生成することができる。
回路95がATM 交換機から送られてくるATM セルのATM セ
ルヘッダのVPI 値、VCI 値に対する各ONU の各種制御デ
ータの参照テーブルを有している。したがって、この参
照テーブルを参照することにより、PDS セルヘッダのポ
ーリング識別子(BC)734、宛先識別子(DA)736 および秘話
制御部(EC)738 の制御データを生成することができる。
【００８５】またPDS セル生成分解回路95は入力262 を
有し、入力262 にはPDS セル多重分離回路93から７バイ
トのヘッダ部710 のデータと53バイトのペイロード部72
0 のデータとを含むPDS セルデータが送られる。PDS セ
ル生成分解回路95は入力262から入力するPDS セルデー
タから７バイトのヘッダ部710 のデータを除去し53バイ
トのペイロード部720 のデータを出力140 に出力する分
解回路である。この出力140 から出力されたデータはAT
M 交換機に送られる。
有し、入力262 にはPDS セル多重分離回路93から７バイ
トのヘッダ部710 のデータと53バイトのペイロード部72
0 のデータとを含むPDS セルデータが送られる。PDS セ
ル生成分解回路95は入力262から入力するPDS セルデー
タから７バイトのヘッダ部710 のデータを除去し53バイ
トのペイロード部720 のデータを出力140 に出力する分
解回路である。この出力140 から出力されたデータはAT
M 交換機に送られる。
【００８６】動作を説明する。
【００８７】伝送路終端装置(OSU)60 のPDS セル多重分
離回路93は遅延時間測定用セルを生成して出力256 に出
力する。この遅延時間測定用セルは最終的には各網終端
装置(ONU)30 〜45の制御回路87に送られる。制御回路87
は遅延時間測定用セルを受信すると折り返し用の遅延時
間測定用セルを生成して出力238 に出力する。この遅延
時間測定用セルは最終的には、伝送路終端装置(OSU)60
のPDS セル多重分離回路93に送られる。
離回路93は遅延時間測定用セルを生成して出力256 に出
力する。この遅延時間測定用セルは最終的には各網終端
装置(ONU)30 〜45の制御回路87に送られる。制御回路87
は遅延時間測定用セルを受信すると折り返し用の遅延時
間測定用セルを生成して出力238 に出力する。この遅延
時間測定用セルは最終的には、伝送路終端装置(OSU)60
のPDS セル多重分離回路93に送られる。
【００８８】PDS セル多重分離回路93は送出した遅延時
間測定用セルの時間と折り返されてきた遅延時間測定用
セルの受信時間から各ONU30 〜45との間のラウンドトリ
ップ時間を測定する。PDS セル多重分離回路93はさらに
各ONU30 〜45に対してそれぞれ下りフレームに対する上
りフレームの遅延時間（位相）を設定するために、この
測定結果に基づく遅延時間測定用セルを生成し出力256
に出力する。この遅延時間（位相）を設定するための遅
延時間測定用セルは最終的には各網終端装置(ONU)30 〜
45の制御回路87に送られる。この遅延時間情報は制御回
路87においてショートPDS セルおよびPDS セルの送出タ
イミングとして用いられる。
間測定用セルの時間と折り返されてきた遅延時間測定用
セルの受信時間から各ONU30 〜45との間のラウンドトリ
ップ時間を測定する。PDS セル多重分離回路93はさらに
各ONU30 〜45に対してそれぞれ下りフレームに対する上
りフレームの遅延時間（位相）を設定するために、この
測定結果に基づく遅延時間測定用セルを生成し出力256
に出力する。この遅延時間（位相）を設定するための遅
延時間測定用セルは最終的には各網終端装置(ONU)30 〜
45の制御回路87に送られる。この遅延時間情報は制御回
路87においてショートPDS セルおよびPDS セルの送出タ
イミングとして用いられる。
【００８９】伝送路終端装置(OSU)60 のショートPDS セ
ル生成分解回路94は回線多重分離装置からショートPDS
セルペイロード部552 の信号データを受ける。ショート
PDSセル生成分解回路94はこの信号データに対応するシ
ョートPDS セルヘッダ部550の制御データを生成し、こ
の生成した制御データを受けた信号データに付加してシ
ョートPDS セルデータを生成しPDS セル多重分離回路93
に送る。
ル生成分解回路94は回線多重分離装置からショートPDS
セルペイロード部552 の信号データを受ける。ショート
PDSセル生成分解回路94はこの信号データに対応するシ
ョートPDS セルヘッダ部550の制御データを生成し、こ
の生成した制御データを受けた信号データに付加してシ
ョートPDS セルデータを生成しPDS セル多重分離回路93
に送る。
【００９０】また伝送路終端装置(OSU)60 のPDS セル生
成分解回路95はATM 交換機からPDSセルペイロード部732
の信号データ（ATM セルデータ）を受ける。PDS セル
生成分解回路95はこの信号データに対応するPDS セルヘ
ッダ部730 の制御データを生成し、この生成した制御デ
ータを受けた信号データに付加してPDS セルデータを生
成しPDS セル多重分離回路93に送る。
成分解回路95はATM 交換機からPDSセルペイロード部732
の信号データ（ATM セルデータ）を受ける。PDS セル
生成分解回路95はこの信号データに対応するPDS セルヘ
ッダ部730 の制御データを生成し、この生成した制御デ
ータを受けた信号データに付加してPDS セルデータを生
成しPDS セル多重分離回路93に送る。
【００９１】PDS セル多重分離回路93は、ショートPDS
セル生成分解回路94からのショートPDS セルデータとPD
S セル生成分解回路95からのPDS セルデータとを所定の
位置に多重化して出力256 に出力する。この例では、PD
S セル多重分離回路93は、図7(b)に示す１フレームの信
号を形成して出力256 に出力する。この場合説明を簡単
にするためにこの１フレーム信号の＃２のPDS セルの位
置にショートPDS セル識別子(SCI)562の制御データと加
入者宅＃１〜＃４向けのショートPDS セルデータとを加
入者宅順に多重化し、＃３のPDS セルの位置に加入者宅
＃１のPDS セルデータを多重化したとする。
セル生成分解回路94からのショートPDS セルデータとPD
S セル生成分解回路95からのPDS セルデータとを所定の
位置に多重化して出力256 に出力する。この例では、PD
S セル多重分離回路93は、図7(b)に示す１フレームの信
号を形成して出力256 に出力する。この場合説明を簡単
にするためにこの１フレーム信号の＃２のPDS セルの位
置にショートPDS セル識別子(SCI)562の制御データと加
入者宅＃１〜＃４向けのショートPDS セルデータとを加
入者宅順に多重化し、＃３のPDS セルの位置に加入者宅
＃１のPDS セルデータを多重化したとする。
【００９２】このように多重化された下りフレーム信号
は最終的には網終端装置(ONU)30 〜45のPDS セル多重分
離回路83に送られる。PDS セル多重分離回路83は下りフ
レーム信号の先頭に付加されるフレーム同期符号746 を
検出して下りフレーム信号の同期確立を行ない、次に同
期確立の行なわれたフレーム信号から下りセルの検出を
行なう。
は最終的には網終端装置(ONU)30 〜45のPDS セル多重分
離回路83に送られる。PDS セル多重分離回路83は下りフ
レーム信号の先頭に付加されるフレーム同期符号746 を
検出して下りフレーム信号の同期確立を行ない、次に同
期確立の行なわれたフレーム信号から下りセルの検出を
行なう。
【００９３】すなわち、PDS セル多重分離回路83は、宛
先識別子(DA)736 の制御データが自ONU 宛ての制御デー
タであれば、そのPDS セルデータを取り込み、自ONU 宛
ての制御データでなければ、そのPDS セルデータを廃棄
する。多重分離回路83は続いて、取り込んだPDS セルデ
ータの秘話制御部(EC)738 の制御データ（カギ番号）を
調べ、取り込んだPDS セルデータをこのカギ番号の示す
カギにより復号し、この復号したPDS セルデータをPDS
セル生成分解回路82に送る。多重分離回路83はさらに、
取り込んだPDS セルデータのポーリング識別子(BC)734
の制御データを制御回路87に送る。制御回路87は、この
ポーリング識別子(BC)734 の制御データが自ONU 宛てで
あるか否かを調査し、自ONU 宛てであれば、自ONU で生
成されたPDS セルデータを送出タイミングにて、伝送路
終端装置(OSU)60 へ送るように制御する。
先識別子(DA)736 の制御データが自ONU 宛ての制御デー
タであれば、そのPDS セルデータを取り込み、自ONU 宛
ての制御データでなければ、そのPDS セルデータを廃棄
する。多重分離回路83は続いて、取り込んだPDS セルデ
ータの秘話制御部(EC)738 の制御データ（カギ番号）を
調べ、取り込んだPDS セルデータをこのカギ番号の示す
カギにより復号し、この復号したPDS セルデータをPDS
セル生成分解回路82に送る。多重分離回路83はさらに、
取り込んだPDS セルデータのポーリング識別子(BC)734
の制御データを制御回路87に送る。制御回路87は、この
ポーリング識別子(BC)734 の制御データが自ONU 宛てで
あるか否かを調査し、自ONU 宛てであれば、自ONU で生
成されたPDS セルデータを送出タイミングにて、伝送路
終端装置(OSU)60 へ送るように制御する。
【００９４】この例では加入者宅＃１の多重分離回路83
は、＃３のPDS セルの位置に多重化されたPDS セルデー
タをPDS セル生成分解回路82に送り、このPDS セルデー
タのポーリング識別子(BC)734 の制御データを制御回路
87に送る。
は、＃３のPDS セルの位置に多重化されたPDS セルデー
タをPDS セル生成分解回路82に送り、このPDS セルデー
タのポーリング識別子(BC)734 の制御データを制御回路
87に送る。
【００９５】また多重分離回路83はショートPDS セル識
別子(SCI)562の制御データによりこの下りフレーム信号
にショートPDS セルデータが含まれているか否かを調
べ、ショートPDS セルデータが含まれていると判断した
場合には、それに続くショートPDS セルデータが自ONU
宛てであるか否かを調べる。宛先識別子(DA)556 の制御
データが自ONU 宛ての制御データであれば、そのショー
トPDS セルデータを取り込み、自ONU 宛ての制御データ
でなければ、そのショートPDS セルデータを廃棄する。
多重分離回路83は次に、取り込んだショートPDS セルデ
ータの秘話制御部(EC)558 の制御データ（カギ番号）を
調べ、取り込んだショートPDS セルデータをこのカギ番
号の示すカギにより復号し、この復号したショートPDS
セルデータをショートPDS セル生成分解回路81に送る。
多重分離回路83はさらに、取り込んだショートPDS セル
データのポーリング識別子(BC)554 の制御データを制御
回路87に送る。制御回路87は、このポーリング識別子(B
C)554 の制御データが自ONU宛てであるか否かを調査
し、自ONU 宛てであれば、自ONU で生成されたショート
PDS セルデータを送出タイミングにて、伝送路終端装置
(OSU)60 へ送るように制御する。
別子(SCI)562の制御データによりこの下りフレーム信号
にショートPDS セルデータが含まれているか否かを調
べ、ショートPDS セルデータが含まれていると判断した
場合には、それに続くショートPDS セルデータが自ONU
宛てであるか否かを調べる。宛先識別子(DA)556 の制御
データが自ONU 宛ての制御データであれば、そのショー
トPDS セルデータを取り込み、自ONU 宛ての制御データ
でなければ、そのショートPDS セルデータを廃棄する。
多重分離回路83は次に、取り込んだショートPDS セルデ
ータの秘話制御部(EC)558 の制御データ（カギ番号）を
調べ、取り込んだショートPDS セルデータをこのカギ番
号の示すカギにより復号し、この復号したショートPDS
セルデータをショートPDS セル生成分解回路81に送る。
多重分離回路83はさらに、取り込んだショートPDS セル
データのポーリング識別子(BC)554 の制御データを制御
回路87に送る。制御回路87は、このポーリング識別子(B
C)554 の制御データが自ONU宛てであるか否かを調査
し、自ONU 宛てであれば、自ONU で生成されたショート
PDS セルデータを送出タイミングにて、伝送路終端装置
(OSU)60 へ送るように制御する。
【００９６】この例ではたとえば、加入者宅＃１の多重
分離回路83は＃２のPDS セルの位置に多重化された加入
者宅＃１向けのショートPDS セルデータを加入者宅＃１
のショートPDS セル生成分解回路81に送り、このショー
トPDS セルデータのポーリング識別子(BC)554 の制御デ
ータを加入者宅＃１の制御回路87に送る。同じことが加
入者宅＃２〜＃４についてもいえる。
分離回路83は＃２のPDS セルの位置に多重化された加入
者宅＃１向けのショートPDS セルデータを加入者宅＃１
のショートPDS セル生成分解回路81に送り、このショー
トPDS セルデータのポーリング識別子(BC)554 の制御デ
ータを加入者宅＃１の制御回路87に送る。同じことが加
入者宅＃２〜＃４についてもいえる。
【００９７】ショートPDS セル生成分解回路81は多重分
離回路83から送られるショートPDSセルデータからヘッ
ダ部550 のデータを除去し８バイトのペイロード部552
のデータをバッファ78に送る。バッファ78はセル生成分
解回路81から送られる８バイト分の信号データを蓄積
し、蓄積した８バイト分の信号データを加入者回路76に
送る。加入者回路76のD/A 変換回路はセル生成分解回路
81から送られる音声データをアナログ音声信号に変換し
てアナログ電話サービス装置70に送る。このアナログ音
声信号はアナログ電話サービス装置70において可聴化さ
れる。
離回路83から送られるショートPDSセルデータからヘッ
ダ部550 のデータを除去し８バイトのペイロード部552
のデータをバッファ78に送る。バッファ78はセル生成分
解回路81から送られる８バイト分の信号データを蓄積
し、蓄積した８バイト分の信号データを加入者回路76に
送る。加入者回路76のD/A 変換回路はセル生成分解回路
81から送られる音声データをアナログ音声信号に変換し
てアナログ電話サービス装置70に送る。このアナログ音
声信号はアナログ電話サービス装置70において可聴化さ
れる。
【００９８】またPDS セル生成分解回路82は多重分離回
路83から送られるPDS セルデータからヘッダ部730 のデ
ータを除去し53バイトのペイロード部732 のデータをバ
ッファ80に送る。バッファ80はセル生成分解回路82から
送られる53バイト分（１ATMセル分）の信号データを蓄
積し、蓄積した53バイト分の信号データをATM 端末装置
72に送る。この信号データはATM 端末装置72において再
生処理される。
路83から送られるPDS セルデータからヘッダ部730 のデ
ータを除去し53バイトのペイロード部732 のデータをバ
ッファ80に送る。バッファ80はセル生成分解回路82から
送られる53バイト分（１ATMセル分）の信号データを蓄
積し、蓄積した53バイト分の信号データをATM 端末装置
72に送る。この信号データはATM 端末装置72において再
生処理される。
【００９９】アナログ電話サービス装置70は送られてき
た音声情報に対する応答のアナログ音声信号を加入者回
路76に送る。加入者回路76はアナログ電話サービス装置
70からのアナログ音声信号を８ビットのディジタルに変
換するとともに、この変換した音声データに付加する８
ビットの制御データを生成し、これら信号データをバッ
ファ77に送る。バッファ77は加入者回路76から順次送ら
れる２バイト分の信号データを順次蓄積して８バイト分
蓄積する。これはこの例では加入者宅＃１〜＃４の装置
において行なわれる。
た音声情報に対する応答のアナログ音声信号を加入者回
路76に送る。加入者回路76はアナログ電話サービス装置
70からのアナログ音声信号を８ビットのディジタルに変
換するとともに、この変換した音声データに付加する８
ビットの制御データを生成し、これら信号データをバッ
ファ77に送る。バッファ77は加入者回路76から順次送ら
れる２バイト分の信号データを順次蓄積して８バイト分
蓄積する。これはこの例では加入者宅＃１〜＃４の装置
において行なわれる。
【０１００】ATM 端末装置72は送られてきたATM セルデ
ータに対する応答の１ATM セル分の信号データを生成し
てバッファ79に送り、それに蓄積する。これはこの例で
は加入者宅＃１の装置において行なわれる。
ータに対する応答の１ATM セル分の信号データを生成し
てバッファ79に送り、それに蓄積する。これはこの例で
は加入者宅＃１の装置において行なわれる。
【０１０１】制御回路87はポーリング識別子(BC)554 お
よび734 の制御データが自ONU 宛てである場合に、その
受けた送出タイミングにてバッファ77および79に蓄積さ
れた信号データを読み出す。バッファ77から読み出され
た信号データはショートPDSセル生成分解回路81へ送ら
れる。セル生成分解回路81は読み出されてきたショート
PDS セルペイロード部502 の信号データに対応するショ
ートPDS セルヘッダ部500 の制御データを生成してその
信号データに多重化してショートPDS セルデータを形成
してPDS セル多重分離回路83に送る。バッファ79から読
み出されたATMセルデータはPDS セル生成分解回路82へ
送られる。セル生成分解回路82は読み出されてきたPDS
セルペイロード部720 のATM セルデータに対応するPDS
セルヘッダ部710 の制御データを生成してそのATM セル
データに多重化してPDS セルデータを形成してPDS セル
多重分離回路83に送る。
よび734 の制御データが自ONU 宛てである場合に、その
受けた送出タイミングにてバッファ77および79に蓄積さ
れた信号データを読み出す。バッファ77から読み出され
た信号データはショートPDSセル生成分解回路81へ送ら
れる。セル生成分解回路81は読み出されてきたショート
PDS セルペイロード部502 の信号データに対応するショ
ートPDS セルヘッダ部500 の制御データを生成してその
信号データに多重化してショートPDS セルデータを形成
してPDS セル多重分離回路83に送る。バッファ79から読
み出されたATMセルデータはPDS セル生成分解回路82へ
送られる。セル生成分解回路82は読み出されてきたPDS
セルペイロード部720 のATM セルデータに対応するPDS
セルヘッダ部710 の制御データを生成してそのATM セル
データに多重化してPDS セルデータを形成してPDS セル
多重分離回路83に送る。
【０１０２】PDS セル多重分離回路83は、ショートPDS
セル生成分解回路81からのショートPDS セルデータとPD
S セル生成分解回路82からのPDS セルデータとを所定の
位置に多重化して出力234 に出力する。この例では、PD
S セル多重分離回路83は、図7(a)に示す１フレームの信
号を形成して出力234 に出力する。この場合、この例で
は、この１フレーム信号の＃２のPDS セルの位置に加入
者宅＃１〜＃４からのショートPDS セルデータが加入者
宅の番号順に多重化され、＃３のPDS セルの位置に加入
者宅＃１のPDS セルデータが多重化される。
セル生成分解回路81からのショートPDS セルデータとPD
S セル生成分解回路82からのPDS セルデータとを所定の
位置に多重化して出力234 に出力する。この例では、PD
S セル多重分離回路83は、図7(a)に示す１フレームの信
号を形成して出力234 に出力する。この場合、この例で
は、この１フレーム信号の＃２のPDS セルの位置に加入
者宅＃１〜＃４からのショートPDS セルデータが加入者
宅の番号順に多重化され、＃３のPDS セルの位置に加入
者宅＃１のPDS セルデータが多重化される。
【０１０３】このように多重化された上りフレーム信号
は最終的には伝送路終端装置(OSU)60 のPDS セル多重分
離回路93に送られる。多重分離回路93はPDS セルヘッダ
710のプリアンブル(PR)714、デリミタ(DL)716 の同期信
号データと同期を取ることでPDS セルを検出してそのデ
ータをPDS セル生成分解回路95に送り、またショートPD
S セルヘッダ500 のプリアンブル(PR)508、デリミタ(DL)
506 の同期信号データと同期を取ることでショートPDS
セルを検出してそのデータをショートPDS セル生成分解
回路94に送る。
は最終的には伝送路終端装置(OSU)60 のPDS セル多重分
離回路93に送られる。多重分離回路93はPDS セルヘッダ
710のプリアンブル(PR)714、デリミタ(DL)716 の同期信
号データと同期を取ることでPDS セルを検出してそのデ
ータをPDS セル生成分解回路95に送り、またショートPD
S セルヘッダ500 のプリアンブル(PR)508、デリミタ(DL)
506 の同期信号データと同期を取ることでショートPDS
セルを検出してそのデータをショートPDS セル生成分解
回路94に送る。
【０１０４】PDS セル生成分解回路95は、多重分離回路
93から送られてくるPDS セルデータの中の７バイトのヘ
ッダ部710 のデータを除去し53バイトのペイロード部72
0 のデータをATM 交換機に送る。これにより加入者宅＃
１のATM セルデータはATM 交換機に送られる。
93から送られてくるPDS セルデータの中の７バイトのヘ
ッダ部710 のデータを除去し53バイトのペイロード部72
0 のデータをATM 交換機に送る。これにより加入者宅＃
１のATM セルデータはATM 交換機に送られる。
【０１０５】また、ショートPDS セル生成分解回路94は
多重分離回路93から送られてくるショートPDS セルデー
タの中の７バイトのヘッダ部500 のデータを除去し８バ
イトのペイロード部502 のデータを回線多重分離装置を
介して回線交換機に送る。これにより加入者宅＃１〜＃
４からのショートPDS セルペイロード部502 のデータは
回線多重分離装置を介して回線交換機に送られる。
多重分離回路93から送られてくるショートPDS セルデー
タの中の７バイトのヘッダ部500 のデータを除去し８バ
イトのペイロード部502 のデータを回線多重分離装置を
介して回線交換機に送る。これにより加入者宅＃１〜＃
４からのショートPDS セルペイロード部502 のデータは
回線多重分離装置を介して回線交換機に送られる。
【０１０６】このような実施例によれば、従来のATM-PD
S 光加入者伝送システムにおいて、PDS セル伝送レート
（ビットレート）よりも低いビットレートのサービスを
行なう場合に、１つのPDS セルのビット数量（情報量）
よりも少ないショートPDS セルを生成し、この例では１
つのPDS セルのビット数量の1/4 であるビット数量のシ
ョートPDS セルを生成し、４つのショートPDS セルをあ
る１つのPDS セルと置き換えて伝送している。この場
合、セル化遅延時間は0.5ms であるから、伝送効率は32
バイトx(0.5ms/0.5ms)/60 バイト=0.53 となる。
S 光加入者伝送システムにおいて、PDS セル伝送レート
（ビットレート）よりも低いビットレートのサービスを
行なう場合に、１つのPDS セルのビット数量（情報量）
よりも少ないショートPDS セルを生成し、この例では１
つのPDS セルのビット数量の1/4 であるビット数量のシ
ョートPDS セルを生成し、４つのショートPDS セルをあ
る１つのPDS セルと置き換えて伝送している。この場
合、セル化遅延時間は0.5ms であるから、伝送効率は32
バイトx(0.5ms/0.5ms)/60 バイト=0.53 となる。
【０１０７】なお、この例では、ショートPDS セルのシ
ョートPDS セルペイロード部502 のデータを回線多重分
離装置を介して回線交換機に送るようにしたが、４個分
のショートPDS セルペイロード部502 のデータに空きビ
ットを加えて48ビットからなるATM セルペイロード部72
4 のデータとし、これにATM セルヘッダ部722 のデータ
を合成してATM セルとしATM 交換機に送るようにしてよ
い。
ョートPDS セルペイロード部502 のデータを回線多重分
離装置を介して回線交換機に送るようにしたが、４個分
のショートPDS セルペイロード部502 のデータに空きビ
ットを加えて48ビットからなるATM セルペイロード部72
4 のデータとし、これにATM セルヘッダ部722 のデータ
を合成してATM セルとしATM 交換機に送るようにしてよ
い。
【０１０８】
【発明の効果】このように本発明によれば、複数の網終
端装置の中の所定の第１の複数の網終端装置により第１
のPDS セルのビット数より少ないビット数の第３のPDS
セルが生成され、この所定の第１の複数の網終端装置に
より生成され出力された各々第３のPDS セルは複数の第
１のPDS セル中の所定の第１のPDS セル期間内の所定の
位置に時分割多重化される。低ビットレートサービスの
通信に対しては従来の第１のPDS セルのビット数よりも
少ないビット数の第３のPDS セルが用いられる。したが
ってセル化遅延時間を小さくして伝送効率を高くするこ
とができる。
端装置の中の所定の第１の複数の網終端装置により第１
のPDS セルのビット数より少ないビット数の第３のPDS
セルが生成され、この所定の第１の複数の網終端装置に
より生成され出力された各々第３のPDS セルは複数の第
１のPDS セル中の所定の第１のPDS セル期間内の所定の
位置に時分割多重化される。低ビットレートサービスの
通信に対しては従来の第１のPDS セルのビット数よりも
少ないビット数の第３のPDS セルが用いられる。したが
ってセル化遅延時間を小さくして伝送効率を高くするこ
とができる。
【図１】本発明によるATM-PDS 光加入者伝送システムの
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【図２】図１の実施例に適用される端末装置の一例を示
すブロック図である。
すブロック図である。
【図３】図１の実施例に適用される網終端装置の一例を
示すブロック図である。
示すブロック図である。
【図４】図１の実施例に適用される伝送路終端装置の一
例を示すブロック図である。
例を示すブロック図である。
【図５】図１の実施例に適用されるショートPDS セルの
一例を示す構成図である。
一例を示す構成図である。
【図６】図１の実施例の上り下りショートPDS セルの位
相関係を示す図である。
相関係を示す図である。
【図７】PDS 光加入者伝送システムで適用される上り下
りフレームの構成図およびそれらフレームに適用される
PDS セルの構成図である。
りフレームの構成図およびそれらフレームに適用される
PDS セルの構成図である。
【図８】PDS セルで適用されるATM セルの構成図であ
る。
る。
10〜25 端末装置 30〜45 網終端装置 50 光分岐結合器 60 伝送路終端装置 70 アナログ電話サービス装置 72 ATM 端末装置 76 加入者回路 77〜80 バッファ 81、94 ショートPDS セル生成分解回路 82、95 PDS セル生成分解回路 83、93 PDS セル多重分離回路 84、92 E/O 変換器 85、91 O/E 変換器 86、90 WDM 回路 87 制御回路
Claims (8)
- 【請求項１】 １つの入出力端子からなる第１のポート
と所定の複数の入出力端子からなる第２のポートを有す
る光分岐結合器と、該光分岐結合器の第１のポートの１
つの入出力端子と光ファイバで接続される伝送路終端装
置と、前記光分岐結合器の第２のポートの所定の複数の
入出力端子とそれぞれ光ファイバで接続される網終端装
置とを有し、前記各々網終端装置から第１のPDS セルを
出力することで前記光分岐結合器を介して前記伝送路終
端装置に所定のフレーム期間内に所定の複数の第１のPD
S セルを含む上りフレーム信号を伝送し、前記伝送路終
端装置から前記光分岐結合器を介して前記各々網終端装
置に所定のフレーム期間内に所定の複数の第２のPDS セ
ルを含む下りフレーム信号を伝送するATM-PDS 光加入者
伝送システムのATM-PDS 光加入者伝送方法において、 前記複数の網終端装置の中の所定の第１の複数の網終端
装置により前記第１のPDS セルのビット数より少ないビ
ット数の第３のPDS セルを生成し、 該所定の第１の複数の網終端装置により生成され出力さ
れる各々第３のPDS セルを前記複数の第１のPDS セル中
の所定の第１のPDS セル期間内の所定の位置に時分割多
重化することを特徴とするATM-PDS 光加入者伝送方法。 - 【請求項２】 請求項１に記載のATM-PDS 光加入者伝送
方法において、前記伝送路終端装置により前記所定の第
１の複数の各々網終端装置宛ての前記第２のPDS セルの
ビット数より少ないビット数の各々第４のPDS セルを生
成し、 前記伝送路終端装置により生成され出力される各々第４
のPDS セルを前記複数の第２のPDS セル中の所定の第２
のPDS セル期間内の所定の位置に時分割多重化すること
を特徴とするATM-PDS 光加入者伝送方法。 - 【請求項３】 請求項１に記載のATM-PDS 光加入者伝送
方法において、前記上りフレーム信号における前記第３
のPDS セルのヘッダ部にPDS セル衝突防止用のガードタ
イム(GT)の情報と、バースト同期用のデリミタ(DL)の情
報と、ビット同期用のプリアンブル(PR)の情報とを時分
割多重化することを特徴とするATM-PDS 光加入者伝送方
法。 - 【請求項４】 請求項２に記載のATM-PDS 光加入者伝送
方法において、前記下りフレーム信号における１番前に
時分割多重化された第４のPDS セルの直前にこれ以降に
第４のPDS セルを含むことを示すためのPDS セル識別子
(SCI) の情報を時分割多重化し、前記第４のPDS セルの
ヘッダ部にポーリング相手の網終端装置を特定するため
のポーリング識別子(BC)の情報と、相手の網終端装置を
特定するための宛先識別子(DA)の情報と、相手の網終端
装置の暗号化のカギを表わす秘話制御部(EC)の情報とを
時分割多重化することを特徴とするATM-PDS 光加入者伝
送方法。 - 【請求項５】 請求項４に記載のATM-PDS 光加入者伝送
方法において、前記所定の第１の複数の網終端装置が下
りフレーム信号を受信し、該所定の第１の複数の網終端
装置が該下りフレーム信号にて送られる第４のPDS セル
が自網終端装置宛であるか否かをポーリング識別子(BC)
および宛先識別子(DA)を参照して検出し、該検出したい
ずれかの網終端装置が前記第３のPDS セルを生成して出
力して前記複数の第１のPDS セル中の所定の第１のPDS
セル期間内の所定の位置に時分割多重化することを特徴
とするATM-PDS 光加入者伝送方法。 - 【請求項６】 １つの入出力端子からなる第１のポート
と所定の複数の入出力端子からなる第２のポートを有す
る光分岐結合器と、該光分岐結合器の第１のポートの１
つの入出力端子と光ファイバで接続される伝送路終端装
置と、前記光分岐結合器の第２のポートの所定の複数の
入出力端子とそれぞれ光ファイバで接続される網終端装
置とを有し、前記各々網終端装置から第１のPDS セルを
出力することで前記光分岐結合器を介して前記伝送路終
端装置に所定のフレーム期間内に所定の複数の第１のPD
S セルを含む上りフレーム信号を伝送し、前記伝送路終
端装置から前記光分岐結合器を介して前記各々網終端装
置に所定のフレーム期間内に所定の複数の第２のPDS セ
ルを含む下りフレーム信号を伝送するATM-PDS 光加入者
伝送システムにおいて、 前記複数の網終端装置の中の所定の第１の複数の網終端
装置は、 前記第１のPDS セルのビット数より少ないビット数の第
３のPDS セルを生成して出力する第１のショートPDS セ
ル生成手段と、 該第１のショートPDS セル生成手段により出力される第
３のPDS セルを前記複数の第１のPDS セル中の所定の第
１のPDS セル期間内の所定の位置に時分割多重化する第
１の多重化手段とを有することを特徴とするATM-PDS 光
加入者伝送システム。 - 【請求項７】 請求項６に記載のATM-PDS 光加入者伝送
システムにおいて、前記伝送路終端装置は、前記所定の
第１の複数の各々網終端装置宛ての前記第２のPDS セル
のビット数より少ないビット数の各々第４のPDS セルを
生成して出力する第２のショートPDS セル生成手段と、 該第２のショートPDS セル生成手段により出力される各
々第４のPDS セルを前記複数の第２のPDS セル中の所定
の第２のPDS セル期間内の所定の位置に時分割多重化す
る第２の多重化手段とを有することを特徴とするATM-PD
S 光加入者伝送システム。 - 【請求項８】 請求項６に記載のATM-PDS 光加入者伝送
システムにおいて、前記第１のショートPDS セル生成手
段は、音声に基づくアナログ音声信号を生成して出力す
るアナログ電話サービス手段と、 該アナログ電話サービス手段から出力されるアナログ音
声信号を対応するディジタの音声信号データに変換する
アナログ・ディジタル変換手段と、 該アナログ・ディジタル変換手段から出力される音声信
号データに付加される制御信号データを生成して出力す
る制御データ生成手段と、 前記アナログ・ディジタル変換手段から出力される音声
信号データおよび該制御データ生成手段から出力される
該音声信号データに付加される制御信号データの組を所
定の組数分記憶する記憶手段と、 該記憶手段に所定の組数分記憶された信号データに付加
される第３PDS セルのヘッダ部の情報を生成して出力す
るヘッダ部情報生成手段と、 前記記憶手段から読み出される所定の組数分の信号デー
タと該ヘッダ部情報生成手段から出力される第３PDS セ
ルのヘッダ部の情報を時分割多重化し第３PDSセルを生
成する第３PDS セル生成手段とを含むことを特徴とする
ATM-PDS 光加入者伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9232212A JPH1174890A (ja) | 1997-08-28 | 1997-08-28 | Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9232212A JPH1174890A (ja) | 1997-08-28 | 1997-08-28 | Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174890A true JPH1174890A (ja) | 1999-03-16 |
Family
ID=16935752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9232212A Withdrawn JPH1174890A (ja) | 1997-08-28 | 1997-08-28 | Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174890A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614759B1 (en) | 1999-12-27 | 2003-09-02 | Electronics And Telecommunications Research Institute | ONU function processing apparatus in ATM-PON system |
| JP2007502596A (ja) * | 2003-06-09 | 2007-02-08 | コーニング・インコーポレーテッド | Ｓｂｓが抑制された光通信システム |
| US7734196B2 (en) | 2005-09-26 | 2010-06-08 | Fujitsu Limited | Optical receiver device |
-
1997
- 1997-08-28 JP JP9232212A patent/JPH1174890A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614759B1 (en) | 1999-12-27 | 2003-09-02 | Electronics And Telecommunications Research Institute | ONU function processing apparatus in ATM-PON system |
| JP2007502596A (ja) * | 2003-06-09 | 2007-02-08 | コーニング・インコーポレーテッド | Ｓｂｓが抑制された光通信システム |
| US7734196B2 (en) | 2005-09-26 | 2010-06-08 | Fujitsu Limited | Optical receiver device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336718B1 (ko) | 비동기전송모드-광통신망에서의 광선로 종단장치 | |
| US5930250A (en) | Communication system for interactive services with a packet switching interaction channel over a narrow-band circuit switching network, as well as a device for application in such a communication system | |
| CA1150429A (fr) | Installation de commutation numerique a division du temps pour des lignes vehiculant la parole et des paquets de donnees | |
| US5872645A (en) | Telecommunications network | |
| EP2009823A1 (en) | Communication apparatus communicating with different bit rates | |
| EP0691759A2 (en) | PON (Passive Optical Network) with spectrum division for starting up and configuration the network | |
| EP0691760B1 (en) | Multiplexing in a Passive Optical Network (PON) | |
| US6714543B1 (en) | ATM communications system and method | |
| US6570886B1 (en) | Time slot management method and a main station and substation realizing such a method | |
| US20020067529A1 (en) | Passive optical network transmission system, ATM-passive optical network transmission system, optical network unit of ATM-passive optical network transmission system, and optical line terminator of ATM-passive optical network transmission system | |
| JPH1174890A (ja) | Ａｔｍ−ｐｄｓ光加入者伝送システムおよび方法 | |
| US6795436B1 (en) | Method to generate data cells, data cell generating arrangement, and data cell receiving arrangement | |
| US7088704B1 (en) | Transporting voice telephony and data via a single ATM transport link | |
| JPH11298430A (ja) | 加入者系光通信方法および加入者系光通信システム | |
| KR100283378B1 (ko) | 광선로 종단 시스템의 제어 장치 | |
| Van der Plas et al. | Demonstration of an ATM-based Passive Optical Network in the FTTH trial on Bermuda | |
| KR100369933B1 (ko) | 에이티엠-폰 광 선로 종단장치의 데이터 전송장치 | |
| KR100243690B1 (ko) | 엑세스 노드의 비동기 전달 모드 수동 광통신망정합 장치 | |
| KR20020093294A (ko) | 수동광분기망에서 전송수렴계층 기능을 위한 데이터 처리장치 및 그 방법 | |
| KR100231697B1 (ko) | 단일링에 기반한 댁내망 장치 | |
| WO2000003514A1 (fr) | Systeme de transmission a repartition temporelle, et systeme de communication recourant a un procede d'acces par transmission a multiplexage temporel | |
| Tusoboi et al. | Deployment of ATM subscriber line systems | |
| KR0169644B1 (ko) | Atm-mss의 정합 모듈 | |
| KR100362174B1 (ko) | 전주형 광가입자망 유닛용 수동형 광가입자망 정합 및비동기 전송 모드 기반 가입자 서비스 다중화 장치 | |
| KR20020051974A (ko) | 음성 및 광대역 데이터 서비스를 위한 광종단 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |