WO1999039502A1

WO1999039502A1 - Microplaquette de detection d'image et dispositif de lecture d'image la comportant

Info

Publication number: WO1999039502A1
Application number: PCT/JP1999/000373
Authority: WO
Inventors: Hideki Sawada
Original assignee: Rohm Co., Ltd.
Priority date: 1998-01-30
Filing date: 1999-01-28
Publication date: 1999-08-05
Also published as: EP1091558A1; CA2285341A1; JPH11220571A; JP3771368B2; CA2285341C; CN1158844C; EP1091558A4; US6486979B1; TW411717B; CN1256042A

Description

明細：イメージセンサチップぉよびこれを備えた画像読み取り装置技術分野

本発明は、両像読み取り装置の部品として用レ、られるイメージセンサチップ、およびこれを備えた两像読み取り装置に関する。背景技術

イメージセンサチップとしては、全体が一定方向に細長な形状に形成され、かつその表層部分には光電変換機能を有する複数の受光素子が一体的に造り込まれた構造のものがある。上記各受光素子は、光を受けるための受光面を有しており、この受光面で光を受けると、その受光量に対応した出力レベルの画像信号を出力できるようになつている。上記受光面はイメージセンサチップの読み取り画素となる部分であり、上記受光面はィメ一ジセンサチップの長手方向に一定ピッチで列状に並べられている。

上記イメージセンサチップの全長寸法は、数 mm〜十数 mm程度であり、上記イメージセンサチップを 1個使用するだけでは、それよりも幅広な原稿を読み取ることはできない。このため、上記イメージセンサチップを画像読み取り装置の部品として実際に用いる場合には、複数個のィメ一ジセンサチップを 1列に繋げるようにして並べていた。

このように複数個のィメ一ジセンサチップを用いる場合には、各ィメージセンサチップの製造上のバラツキや、画像読み取り装置のレンズと上記複数個のィメージセンサチップとの位置関係のバラツキに起因して、複数の受光素子が同一光量の光を受けた場合であっても、それらの画像信号の出力レベルに差を生じる場合がある。このため、複数個のイメージセンサチップを用いて画像の読み取りを行う場合には、複数の受光素子のそれぞれから出力される画像信号の出力レベルが不均一とならないように、画像信号のレベル補正処理を行っている。ただし、このレベル補正処理を複数の受光素子から出力される全ての信号にっレ、て個々に行ったのでは、その処理がかなり煩雑となる。そこで、上記画像信号のレベル補正処理を簡単に行う手段としては、たとえば 8個の受光素子を 1ブロックに纏めることによって、その 1プロックのうちの 1つの受光素子から出力される画像信号に基づいて、そのプロックの 8個の受光素子から出力される画像信号を一纏めにして補正していた。

一方、従来では、 1個のイメージセンサチップに造り込まれる受光素子の数、すなわち読み取り画素数は、伝統的に、 1 6の整数倍とされており、たとえば 3 2個、 6 4個、 1 2 8個とされていた。このような数にすれば、 1個のイメージセンサチップに造り込まれている複数の受光素子をちようど 8個ずつの複数のブ口ックに区分することができるため、上述した画像信号のレベル補正を行うのに具合いが良い。

しかしながら、上記従来のイメージセンサチップでは、次のような問題点があつた。

すなわち、 1列に並べられた複数個のィメージセンサチップを用いて原稿の画像を読み取る場合には、それら複数個のィメージセンサチップの画像読み取り輻 (これは複数個のイメージセンサチップの全体の長さに略等しい長さである）が、実際の原稿幅と比較して適度な余裕をもって大きいことが必要とされる。なぜなら、上記画像読み取り幅を実際の原稿幅と比べて余りにも大きくすることはィメージセンサチップに無駄を生じるとともに、画像読み取り装置全体が無用に大型化するからである。また、上記画像読み取り幅の余裕を余りにも小さくしたのでは、原稿のセッティング位置に僅かなくるいを生じただけで原稿側部の画像を読み取ることができなくなってしまうからである。ここで、上述した適度な余裕とは、原稿幅が小さい場合には比較的小さな寸法とされる反面、原稿幅が大きい場合には比較的大きな寸法とされることが要請される。小さな原稿を精密に読み取る場合には、その原稿が主走査方向（読み取り画素の列方向）に大きく位置ずれし難い傾向があるのに対し、大きい原稿を読み取る場合にはその原稿が主走査方向に大きく位置ずれし易い傾向があるからである。

ところ力従来では、上述した要請に適切に応えることはできなかった。より具体的には、従来のイメージセンサチップの一例としては、その全長が約 1 0 . 8 4 mmであって、その解像度が 1 1 . 8 ドット Zmm、読み取り画素数が 1 2 8とされているものがある。このイメージセンサチップを用いて複数の要求読み取り幅に対処するには、次の表 1のような仕様となつていた。表 1

また、従来のイメージセンサチップの他の例としては、その全長が 8 mm、解像度が 8 ドット Zmm、読み取り画素数が 6 4とされているものもある。このィメージセンサチップを用いる場合には、次の表 2のような仕様となっていた。

表 2

これらの表 1、表 2から理解されるように、従来では、要求読み取り幅 Sを満たすようにイメージセンサチップを所定数だけ並べて用いる場合、その要求読み取り幅 Sと所定数のイメージセンサチップの全長寸法 L aとの差であるイメージセンサチップの余裕しろ L bは、要求読み取り幅 Sの値が大きくなるに連れて徐々に小さくなつていた。また、余裕しろ L bの割合 R (R = L b /S ) の値も徐々に小さくなつていた。このように、従来のイメージセンサチップを用いる場合には、上述した要請とは全く相反する状態となっており、要求読み取り幅 Sに対するイメージセンサチップの余裕しろ L bを適切な値に設定することが難しくなつていた。その結果、従来では、イメージセンサチップを必要最小個数に節約した場合には、上記余裕しろ L bが小さ過ぎることに起因して、原稿に僅かな位置ずれを生じただけでもその原稿画像を適切に読み取ることが困難となる場合があつた。また、従来においてこのような問題点を解決するには、イメージセンサチップを多めに用いる必要があるため、この場合にはコストの上昇や、画像読み取り装置全体の大型化を招くといつた問題点が生じてレ、た。発明の開示

本発明の目的は、上記問題点を解消または柽減することができるィメージセンサチップを提供することにある。

本発明の他の目的は、そのようなィメージセンサチップを備えた画像読み取り装置を f是供することにある。

本発明の第 1の側面によれば、イメージセンサチップが提供される。このィメージセンサチップは、光電変換機能を有する複数の受光素子を具備しており、かつこれら複数の受光素子のそれぞれの受光面が複数の読み取り画素とされて、これら複数の読み取り画素がチップ表面に一定ピッチで列状に並べて配列されている、イメージセンサチップであって、このイメージセンサチップ 1個当たりの読み取り画素数 Nは、 N= n · kの式で与えられる値（ただし、 1 6の倍数を除く）とされており、 nは上記複数の受光素子のそれぞれから出力される複数の画像信号のレベル補正を複数一纏めにしてプロック単位で行うときに 1プロックとされる画像信号の数であり、 kは 0 < ( n · k - r · P ) < nの条件を潢たす最小の整数であり、 Ίは所定の単位長さ当たりの読み取り画素数としての解像度であり、 pは複数の要求読み取り幅の最小差であって、上記単位長さを基準単位とするように換算された値であることに特徴づけられる。

好ましくは、平面視において一定方向に長钿な矩形状を有し、かつ上記各受光素子を上記一定方向に並べて造り込んだ半導体チップとして形成されている。好ましくは、上記各受光素子を動作させるための回路が内部に造り込まれている。

好ましくは、 nが 8であるとともに、 7が 1 1 . 8 ドット/ mmであって、上記読み取り画素数 Nが 1 5 2とされている。

好ましくは、 nが 8であるとともに、 7が 8 ドットノ mmであって、上記読み取り画素数 Nが 1 0 4とされている。

本発明の第 2の側面によれば、画像読み取り装置が提供される。この画像読み取り装置は、光電変換機能を有する複数の受光素子を具備しており、かつこれら複数の受光素子のそれぞれの受光面が複数の読み取り画素とされて、これら複数の読み取り画素がチップ表面に一定ピッチで列状に並べて配列されてレ、る複数個のイメージセンサチップと、これら複数個のイメージセンサチップを列状に並べて搭載した基板と、原稿画像の読み取りライン領域に光を照射するための光源と、この光源から発せられて上記原稿の表面から反射してきた光を上記複数の読み取り画素に集束させるためのレンズと、を備えた画像読み取り装置であって、上記各イメージセンサチップの読み取り画素数 Nは、 N= n · kの式で与えられる値 (ただし、 1 6の倍数を除く）とされており、 nは上記複数の受光素子のそれぞれから出力される複数の画像信号のレベル補正を複数一纏めにしてプロック単位で行うときに 1ブロックとされる画像信号の数であり、 kは 0 < ( n * k— 7 · p ) < nの条件を潢たす最小の整数であり、 7は所定の単位長さ当たりの読み取り画素数としての解像度であり、 pは複数の要求読み取り幅の最小差であつて、上記単位長さを基準単位とするように換算された値であることに特徴づけられる。本発明においては、イメージセンサチップ 1個当たりの読み取り画素数 Nが上述した条件式を満たす値とされていることにより、次のような効果が得られる。第 1に、複数個のィメ―ジセンサチップを 1列に並べてこれらを複数の要求読み取り幅のいずれかに設定しょうとする場合に、その設定しょうとする読み取り幅が pの整数倍であれば、上記複数の要求読み取り幅のいずれに設定する場合であっても、イメージセンサチップを必要最低個数用いるだけで、設定しようとする読み取り幅に対するイメージセンサチップの実際の読み取り幅の余裕しろの割合を一定にすることができることとなる。このため、本発明では、原稿の幅が小さい場合にはィメ一ジセンサチップの余裕しろを小さな寸法にできる一方、原稿の幅が大きい場合にはイメージセンサチップの余裕しろを大きな寸法にすることが可能となる。したがって、本発明では、従来とは異なり、所望の読み取り幅に対処するように複数個のィメ一ジセンサチップを 1列に並べて使用する場合に、そのイメージセンサチップの個数や長さに多くの無駄が生じないようにでき、コストの低減化、ならびにィメ―ジセンサチップを利用した画像読み取り装置の小型化を図ることが可能となる。また、イメージセンサチップの読み取り幅の余裕しろを適度なものにできるために、原稿の位置ずれに起因してその原稿画像の読み取りが困難になることも極力防止できる。

第 2に、読み取り画素数 Nは、画像信号のレベル補正をブロック単位で行うときの 1プロック分の画像信号数の整数倍であるため、上記画像信号のレベル補正にっし、ては、 1個のイメージセンサチップから出力される複数の画像信号を半端が生じないように丁度複数のブロックに区分して行うことができる。したがって、本発明では、イメージセンサチップを複数個並べて使用する場合であっても、たとえば 2個のイメージセンサチップのそれぞれの受光素子から別々に出力される複数の画像信号を 1纏めに補正するような必要はない。したがって、従来と比較して、画像信号のレベル補正を行うのに不利を生じることもない。

本発明の特徴および利点は、次の発明の実施の形態の説明から、より明らかになるであろう。図面の簡単な説明

図 1は、本発明が適用されたイメージセンサチップの一例を示す平面図である。図 2は、図 1に示すィメージセンサチップの概略の回路構成の一例を示す回路ブロック図である。

図 3は、図 1に示すィメージセンサチップを回路基板に搭載した状態を示す概略平面図である。

図 4は、図 1に示すィメ一ジセンサチップを用いて構成された画像読み取り装置の一例を示す概略断面図である。

発明を実施するための最良の形態

以下、本発明の実施形態について、図面を参照しつつ説明する。

図 1に示すィメージセンサチップ Aは、全体の平面視形状が一定方向に細長な矩形状に形成された半導体チップであり、たとえばシリコン製の薄肉の基板 1上に、 N個（これについては後述する）の受光素子 2やこの受光素子 2を動作させるための回路を一体的に造り込んだものである。各受光素子 2は、光電変換機能を有するフォトトランジスタを用いて構成されたものであり、平面視略矩形状の受光面 20を有している。この受光面 20は、読み取り画素に栢当するものであり、基板 1の長手方向の略全長域にわたってその方向に一定ピッチ Lで 1列に並んでいる。イメージセンサチップ Aの表面は、絶縁性の保護膜（図示略）によつて覆われている。ただし、この保護膜には、各受光面 20と略同一サイズで同配列の複数の開口窓が設けられており、これらの開口窓を介して各受光面 20が光を受けるようになつている。上記保護膜の表面には、このイメージセンサチップ A内に造り込まれた回路を外部と電気接繞するための複数のパッド部 3も設けられている。

図 2において、イメージセンサチップ Aの概略の回路構成を説明する。ィメージセンサチップ Aは、 N個の受光素子 2を構成するフォトトランジスタ Tr、これらのフォトトランジスタ Trのエミッ夕側に接続された FET、 FETから流れる電流を増幅するための増幅器 OP、 Nビットのシフトレジスタ 19、パッド VDD、パッド GND、パッド AO、パッド S I、パッド CLK、およびパッド S〇を具備している。これらのパッドは、複数のパッド部 3に振り分けられて設けられており、パッド VDDには、たとえば 5 Vの電源電圧が供給される。パッド GNDは、グランドラインに接続される。パッド CLKには、たとえば 8MH zのクロック信号が入力される。パッド S Iには、シリアル信号が入力される。パッド AOからはフォトトランジスタ Trの受光量に対応するアナログの画像信号がシリアルに出力される。パッド SOからは、シリアルアウト信号が出力される。

上記した回路構成では、まずパッド S Iにシリアルイン信号が入力されると、シフトレジスタ 19は、 N個の FETを順次オンにしていく。すると、 N個のフォトトランジスタ Trに蓄えられていた電荷は一定の順序で順次放電されてゆき、増幅器 OPによって増幅されてからパッド AOにシリアル出力されることとなる。シフトレジスタ 19の動作によって N個目の最終のフォトトランジスタ丁でから画像信号が出力されると、パッド SOにはシリアルァゥト信号が出力されることとなる。イメージセンサチップ Aは、このような一連の動作を繰り返して実行するように構成されている。

次に、イメージセンサチップ Aの読み取り画素数 Nにつレ、て説明する。まず、読み取り两素数 Nは、 N=n · kの式で求められる。 nは、複数の受光素子 2のそれぞれから出力される複数の画像信号のレベル補正を複数一纏めにしブロック単位で行うときに 1ブロックとされる画像信号の数である。この nの値は、従来と同様に、たとえば "8" とされる。

kは、 0く（n · k- r · P) く nの条件を満たす最小の整数である。ァは、イメージセンサチップ Aの解像度、すなわち所定の単位長さ当たりの読み取り画素数である。複数の受光面 20のピッチ Lがたとえば約 0. 085 mmである場合には、その解像度 7は、 1 1. 8ドット Zmmであり、 1インチを単位長さとすると、その解像度 7は 300 dp i (d p iは、 dot Zinchの略）である。 p は、複数の要求読み取り幅の最小差である。より具体的には、この最小差 pは、顧客の要望や画像読み取り装置の製造メーカが製造する画像読み取り装置の種類に応じて決定される値であり、イメージセンサチップ Aを複数用いて種々の読み取り幅を設定しょうとする要求がある場合において、それら複数の読み取り幅の差のうちの最小値である。たとえば、後述する表 3に示すように、イメージセンサチップ Aを用いて設定しょうとする複数の要求読み取り幅 Sが、 25. 4mm ( 1 inch)、 50. 8 mm (2 inch)、 76. 2 mm ( 3 inch) · · - 203. 2mm (8 inch)、 215. 9mm (8. 5 inch)、 254 mm ( 10 inch)である場合には、その最小差 ρの値は 12. 7mm ( 1/2 inch)である。ただし、この最小差 Pは、解像度 7に用いられた単位長さ（1インチ）を基準単位とするようにインチベースに換算された値であり、その具体的な数値は、たとえば 1/ 2 inchとされる。

上記条件下においては、 7 · Ρ = 300Χ (1Ζ2) =150となる。この 7 • ρの値は、複数の要求読み取り幅の最小差 ρを読み取るのに必要な読み取り画素数に相当する。また、 0く（η · k-r · P) <nの条件を満たす最小の整数としての kの値は、 n= 8、および D== 150であることより、 k=19である。したがって、この kの値を、上式 N=n · kに代入すると、 N=l 52となる。すなわち、イメージセンサチップ Aは、 152個の受光素子 2を造り込んでおり、その読み取り画素数 Nは 152とされている。その結果、イメージセンサチップ Aの全長寸法は、約 12. 874 mmとなる。次いで、イメージセンサチップ Aの使用法ならびに作用について説明する。まず、図 3に示すように、イメージセンサチップ Aは複数個用意されてから、これらが回路基板 4の表面に 1列に繋がるように並べられて実装される。回路基板 4の表面には、複数個のイメージセンサチップ Aのパッド部 3との電気接続を行うための配線パターン（図示略）が形成されており、複数個のイメージセンサチップ Aのパッド部 3は、それら複数個のイメージセンサチップ Aが互いに電気的に直列に接続されるように回路基板 4の配線パターンにたとえば金線を介して導通接続される（図示略）。その一方、回路基板 4に実装されるイメージセンサチップ Aの個数は、組み込み対象となる画像読み取り装置で要求される読み取り幅に応じて任意に選択される。具体的には、表 3のような仕様となる。表 3

表 3から理解されるように、要求読み取り幅 Sがたとえば 2 5 . 4 mm ( 1 in ch) の場合には、イメージセンサチップ Aは 2個用いればよく、この場合には 2 個のイメージセンサチップ Aの全長 L aは約 25. 75 mmとなり、要求読み取り幅 Sに対するィメ一ジセンサチップ全長 L aの余裕しろ L bは約 0. 35 mm である。また、その際の余裕しろの割合 Rは、約 1. 37%である。これに対し、要求読み取り幅 Sが 50. 8mm、 76. 2mmと 25. 4 mm C l inch) ずつ大きくなると、要求読み取り幅 Sに対するイメージセンサチップ Aの余裕しろ L bの値は徐々に大きくなり、その余裕しろの割合 Rは、やはり要求読み取り幅 S が 25. 4 mmの場合と同様に、約 1. 37 %のままである。さらに、要求読み取り幅 Sが、たとえば 2 1 5. 9mmとされ、要求読み取り幅 Sを 1 2. 7mm

(1/2 inch) の間隔で変更する場合にも、やはりその余裕しろの割合 Rは、約

1. 37%である。

このように、イメージセンサチップ Aを複数個用いて予め定められた所望の要求読み取り幅 Sを満足するように用いる場合には、その要求読み取り幅 Sがいずれの場合であっても、イメージセンサチッブ Aの使用個数をその要求読み取り幅 Sを超えるのに必要な最小個数にするだけで、余裕しろの割合 Rを常に一定にすることができる。したがって、イメージセンサチップ Aの使用個数に無駄を生じないようにできる。また、余裕しろの割合 Rが一定であれば、要求読み取り幅 S が小さい場合には、余裕しろ Lbの値を小さくすることができるために、ィメ一ジセンサチップ Aの読み取り領域に生じる無駄を一層少なくすることができる。その反面、要求読み取り幅 Sが大きい場合には、余裕しろ Lbの値を大きくすることができるために、たとえば読み取り対象となる原稿が主走査方向に多少位置ずれしてもその原稿全体の画像の読み取りを適切に行うことが可能となる。

イメージセンサチップ Aを、上述した条件とは異なり、たとえばその解像度 7 を 203 dp i (8ドット/ mm) にするとともに、 nおよび pの値を上記同様に、 n = 8、 ρ= 1 /2 inch (1 2. 7 mm) とした場合には、 γ · ρ = 1 0 1. 5、 k= l 3であるため、イメージセンサチップ Aの読み取り画素数 Nは、 N = 8 X 1 3= 1 04となる。この場合、そのチップ長は、 1 3 mmとなる。このィメージセンサチップを用いて、種々の要求読み取り幅に対応する場合には、表 4 のような仕様となる。表 4

表 4から理解されるように、この場合においても、要求読み取り幅 Sが複数の要求読み取り幅の最小差 P ( p = 1 / 2 i nch) の整数倍であれば、イメージセンサチップの余裕しろ L bの割合 Rをいずれの場合も約 2 . 3 6 %に一定化することができる。したがって、要求読み取り幅 Sが小さい場合には余裕しろ L bを小さくすることができるとともに、要求読み取り幅 Sが大きくなるにつれて余裕しろ L bを徐々に大きくしてゆくことができる。

次に、イメージセンサチップ Aを用、て構成された画像読み取り装置の構成について説明する。

図 4に示す画像読み取り装置 Bは、その基本的な構成自体は従来既知のものと同様である。すなわち、この画像読み取り装置 Bは、ケース 5 0の上面に透明板 5 1が装着されており、この透明板 5 1の表面の所定のライン状領域が画像読み取り領域 5 2とされている。この画像読み取り領域 5 2と対向する位置には、原稿 5 9を副走査方向に移送するためのプラテンローラ 6が設けられる。ケース 5 0内には、画像読み取り領域 5 2に対して光を照射するためのたとえば L E Dを利用した光源 5 3が設けられているとともに、画像読み取り領域 5 2の直下には集光用のレンズ 5 4が設けられている。レンズ 5 4としては、たとえば原稿画像を正立等倍に結像させる複数のセルフオックレンズを一連に繋げたものが用いられる。複数個のイメージセンサチップ Aを突装した回路基板 4は、ケース 5 0の底部に組み付けられ、それら複数個のィージセンサチップ Aはレンズ 5 4の直下に配置されている。

この画像読み取り装置 Bでは、光源 5 3から発せられた光が画像読み取り領域 5 2に到達し、原稿 5 9の表面に照射されると、その反射光は集光レンズ 5 4によって複数個のイメージセンサチップ Aの各受光面 2 0上に集束される。すると、複数個のイメージセンサチップ Aからは、各受光面 2 0の受光量に対応した出力レベルの画像信号がシリアルで出力されることとなる。

画像読み取り装置 Bに用いられるイメージセンサチップとして、上述したィメ —ジセンサチップ Aを用いれば、既述したとおり、イメージセンサチップ Aを無駄に多く使用することが回避される。このため、回路基板 4の長さも短くすることができるとともに、それ以外のレンズ 5 4やケース 5 0などの各部のサイズも小さくすること可能となる。その結果、画像読み取り装置 Bの小型化を図り、その製造コストを低減化することも可能となる。

複数個のィメージセンサチップ Aから出力される複数の画像信号は、 8つの画像信号ごとに 1纏めにしてレベル補正がなされ、それらの出力レベルの調整がなされる。その一方、各イメージセンサチップ Aの読み取り画素数 Nは、たとえば 1 5 2や 1 0 4であり、これらの数値は 8の倍数である。したがって、上記画像信号のレベル補正は、各イメージセンサチップ Aごとに適切に行うことができる。より具体的には、読み取り画素数 Nが 1 5 2の場合には、 1個のイメージセンサチップ Aから出力される 1 5 2の画像信号を 1 9のブロックにちようど分けることができ、 2個のイメージセンサチップ Aに跨がったかたちで補正処理を行う必要がなくなる。たとえば、 2個のイメージセンサチップ Aからそれぞれ出力される複数の画像信号を 1纏めにして補正したのでは、それら 2個のイメージセンサチップ Aの製造上のバラツキや、レンズ 5 4との位置関係の相違などに起因して、そのレベル補正を適切に行えない場合があるため、画像信号のレベル補正はできる限り同一のイメージセンサチップごとに行うことが要請される。これに対し、上記構成によれば、そのような要請に的確に応えることができる。

本発明に係るイメージセンサチップぉよび画像読み取り装置の各部の具体的な構成は、上述の実施形態に限定されず、種々に設計変更自在である。

たとえば、本発明では、 n , pの具体的な数値は上述した値とは異なる値とすることができ、これらは種々に選択できる。

また、本発明では、解像度 7"や複数の要求読み取り幅の最小差 Pの値を必ずしもインチベースの値にする必要もない。本発明では、たとえば複数の要求読み取り幅が 1 0 0 mm、 1 5 0 mm, 2 0 0 mmとされ、 5 0 mm間隔となっているような場合には、この 5 0 mmの長さを解像度 7や複数の要求読み取り幅の最小差 pの単位長さとしてもかまわない。この場合の解像度ァの数値としては 5 0 m m当たりの読み取り画素数を用い、また複数の要求読み取り幅の最小差 pが 5 0 mmであれば、この最小差 ρの値を 1 とするように換算してもかまわない。従来では、イメージセンサチップ 1個当たりの読み取り画素数は 1 6の整数倍とされていたため、本発明でいう読み取り画素数 Nは、 1 6の倍数を除く値であ。

Claims

請求の範面

1 . 光電変換機能を有する複数の受光素子を a備しており、かつこれら複数の受光素子のそれぞれの受光面が複数の読み取り画素とされて、これら複数の読み取り兩素がチップ ¾面に一定ピッチで列伏に並べて配列されている、イメージセンサチップであって、

このイメージセンサチップ 1個当たりの読み取り画素数 Nは、 = n · kの式で与えられる値（ただし、 1 6の倍数を除く）とされており、

nは、上記複数の受光素子のそれぞれから出力される複数の画像信号のレべル補正を複数一纏めにしてプロック単位で行うときに 1プロックとされる画像信号の数であり、

kは、 0 < ( n · k— 7 · p ) < nの条件を満たす最小の整数であり、 rは、所定の単位長さ当たりの読み取り画素数としての解像度であり、 Pは、複数の要求読み取り幅の最小差であって、上記単位長さを基準単位とするように換算された値であることを特徴とする、イメージセンサチップ。

2. 平面視において一定方向に長細な矩形状を有し、かつ上記各受光素子を上記一定方向に並べて造り込んだ半導体チップとして形成されている、請求項 1に記載のイメージセンサチップ。

3. 上記各受光素子を動作させるための回路が内部に造り込まれている、請求項 2に記載のィメ一ジセンサチップ。

4 . nが 8であるとともに、 7力 "M l . 8 ドット Zmmであって、上記読み取り画素数 Nが 1 5 2とされている、請求項 1に記載のイメージセンサチップ。

5 . nが 8であるとともに、？■が 8 ドット/ mmであって、上記読み取り画素数 Nが 1 0 4とされている、請求項 1に記載のイメージセンサチップ。

6. 光電変換機能を有する複数の受光素子を具備しており、かつこれら複数の受光素子のそれぞれの受光面が複数の読み取り画素とされて、これら複数の読み取り画素がチッブ表面に一定ピッチで列状に並べて配列されている複数個のィメージセンサチップと、

これら複数個のィメ一ジセンサチップを列状に並べて搭載した基板と、原稿画像の読み取りライン領域に光を照射するための光源と、

この光源から発せられて上記原稿の表面から反射してきた光を上記複数の読み取り画素に集束させるためのレンズと、

を備えた画像読み取り装置であつて、

上記各イメージセンサチップの読み取り画素数 Nは、 N = n · kの式で与えられる値（ただし、 1 6の倍数を除く）とされており、

nは、上記複数の受光素子のそれぞれから出力される複数の画像信号のレべル補正を複数ー樓めにしてプロック単位で行うときに 1プロックとされる画像信号の数であり、

kは、 0 < ( n · k -ァ · p ) < nの条件を満たす最小の整数であり、 rは、所定の単位長さ当たりの読み取り画素数としての解像度であり、 Pは、複数の要求読み取り幅の最小差であって、上記単位長さを基準単位とするように換算された値であることを特徴とする、画像読み取り装置。