JP3998753B2

JP3998753B2 - 画像読取装置

Info

Publication number: JP3998753B2
Application number: JP11148897A
Authority: JP
Inventors: 英明倉西
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 1997-04-28
Filing date: 1997-04-28
Publication date: 2007-10-31
Anticipated expiration: 2017-04-28
Also published as: JPH10304134A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＣＣＤリニアイメージセンサが用いられる画像読取装置に関し、一層詳細には、前記ＣＣＤリニアイメージセンサに必要とされる高精度低雑音の直流電源を効率的な配置構成で生成・供給することにより、コストを低減することを可能とした画像読取装置に関する。
【０００２】
【従来の技術】
図４は、従来の技術に係わる直流電源の基本的な配分構成を含む画像読取装置２の概略的な構成を示している。
【０００３】
画像読取装置２は、例えば、図示していない原稿台上に載せられた原稿Ｆに照明光を照射することにより、原稿Ｆに担持された画像情報を含む光Ｌを、反射光または透過光として結像光学系４に導いた後、ＣＣＤリニアイメージセンサ（以下、ＣＣＤイメージセンサともいう。）６により光電的に読み取るように構成されている。
【０００４】
この場合、ＣＣＤイメージセンサ６により原稿Ｆを主走査方向Ｘに読み取るととともに、原稿Ｆを主走査方向Ｘと略直交する副走査方向Ｙに相対的に搬送することで２次元的な画像情報を得ることができる。
【０００５】
この画像情報は、アナログ信号であり、ＣＣＤイメージセンサ６から出力される。ＣＣＤイメージセンサ６から出力されるアナログ信号には、いわゆるリセット雑音が存在し、このリセット雑音を除去するために、アナログ信号は、相関二重サンプリング回路８に供給される。
【０００６】
相関二重サンプリング回路８によりリセット雑音の除去されたアナログ信号は、階調変換処理等の画像信号処理の容易化のために、Ａ／Ｄ変換器１０に供給され、デジタル信号に変換される。
【０００７】
ＣＣＤイメージセンサ６を有する画像読取装置２において、光学系の変動（ずれ）を回避するため、通常、ＣＣＤイメージセンサ６は、結像光学系４と一体的に配置される。そのため、ＩＣ（集積回路）であるＣＣＤイメージセンサ６が、独立して第１の回路基板（ＣＣＤ回路基板ともいう。）１２に搭載され、前記結像光学系４と一体的に組み込まれる。
【０００８】
実際上、ＣＣＤイメージセンサ６は、信号検出手段としての初段増幅器とも考えられ、小さいレベルの外部雑音が混入しても、画像品質に大きく影響するため、他の回路素子とは物理的に離す必要がある。その意味からもＣＣＤイメージセンサ６は、特に、高画質が要求される画像読取装置２においては、独立の回路基板上に配置されることが好ましい。
【０００９】
そして、ＣＣＤ回路基板１２からの出力信号が、線路を通じて相関二重サンプリング回路８を有する第２の回路基板（ＣＤＳ回路基板ともいう。）１４に供給される。
【００１０】
さらに、ＣＤＳ回路基板１４からの出力信号が線路を通じてＡ／Ｄ変換器１０を含む第３の回路基板（Ａ／Ｄ回路基板ともいう。）１６に供給される。
【００１１】
入力側が図示していないＡＣ電源に接続されるアナログ用電源ユニット１８は、これら第１〜第３の回路基板１２、１４、１６に直流電源を供給する。図４では、繁雑となるので、代表的な直流電源のみを示しているが、その代表的なアナログ用直流電源は、電源＋Ｖａ１（例えば、＋１２Ｖ）、電源＋Ｖａ２（例えば、＋５Ｖ）、電源＋Ｖａ３（例えば、＋１５Ｖ）、電源−Ｖａ３（例えば、−１５Ｖ）である。これらアナログ用直流電源は、いわゆるシリーズレギュレータにより構成されている。なお、実際上、正電源である電源＋Ｖａ１（＝＋１２Ｖ）、電源＋Ｖａ２（＝＋５Ｖ）は、より高い電圧の正電源である電源＋Ｖａ３（＝＋１５Ｖ）を降圧して生成している。
【００１２】
また、スイッチングレギュレータにより構成されるデジタル用電源ユニット２０は、第２および第３の回路基板１４、１６に、デジタル用直流電源＋Ｖｄ１（例えば、＋５Ｖ）を供給する。
【００１３】
【発明が解決しようとする課題】
ところで、ＣＣＤイメージセンサ６は、電源の電圧変動や、電源に混入した雑音に対して非常に敏感であり、例えば、電圧変動あるいは混入雑音の半分のレベルから全部のレベルが、出力される画素信号にのってしまう。そのため、ＣＣＤイメージセンサ６に供給される電源＋Ｖａ１（＝＋１２Ｖ）、電源＋Ｖａ２（＝＋５Ｖ）に対する要求仕様（例えば、雑音抑制比、電源インピーダンス等）はきわめて厳しく、実際上、電源に許容される変動を、例えば、１００μＶｐ−ｐ以下の変動（雑音）に抑制することが必要とされている。
【００１４】
図４例では、電源＋Ｖａ１（＝＋１２Ｖ）、電源＋Ｖａ２（＝＋５Ｖ）は、アナログ用電源ユニット１８の中で、正の比較的に高電圧の電源＋Ｖａ３（＝＋１５Ｖ）の出力側にそれぞれ３端子レギュレータを配置して発生するように構成している。この場合、電源＋Ｖａ３（＝＋１５Ｖ）がきわめて高精度低雑音のシリーズレギュレータ電源であるため、上記の仕様を満足することができている。
【００１５】
しかしながら、高精度低雑音とするためにシリーズレギュレータを使用するアナログ用電源ユニット１８は、スイッチングレギュレータ電源に比較して、電源の利用効率が低く、そのため大形状の電源トランスが必要とされ、また、出力トランジスタ等の半導体素子を放熱するためのコストが高くなり、アナログ用電源ユニット１８のみで相当にコストがかかっていた。
【００１６】
具体的価格について数値を挙げて説明すると、スイッチングレギュレータを利用するデジタル用電源ユニット２０が数万円で製作できるのに対し、大電力が必要とされるアナログ用電源ユニット１８は、製作するのに、約２０万円程度かかっていた。結局、図４例に示す従来の技術によれば、電源ユニット全体で、約２０数万円程度かかっていることになる。
【００１７】
この発明は、このような課題を考慮してなされたものであって、電源ユニットのコストの低減が可能となり、その結果、画像読取装置自体のコストを低減することを可能とする画像読取装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係る画像読取装置は、ＣＣＤリニアイメージセンサを搭載する第１回路基板と、この第１回路基板に第１線路を介して接続され相関二重サンプリング回路を搭載する第２回路基板と、さらにこの第２回路基板に第２線路を介して接続されＡ／Ｄ変換器を搭載する第３回路基板と、ＡＣ電源が供給され複数の直流電源を生成する電源ユニットとを備える画像読取装置であって、前記電源ユニットにおいて前記直流電源がスイッチングレギュレータ電源により構成され、前記ＣＣＤリニアイメージセンサに必要とされる高精度低雑音直流電源の電源容量分を、前記スイッチングレギュレータ電源の電圧を３端子レギュレータにより降圧し、さらにシリーズレギュレータにより降圧して生成するようにした、ことを特徴とする。
【００１９】
この発明によれば、ＣＣＤリニアイメージセンサに必要とされる高精度低雑音直流電源の電源容量分（通常、数１０ｍＡ程度以下）だけをシリーズレギュレータにより生成するようにしているので、電源ユニット全体としてコストを大幅に低減することができる。
【００２０】
この場合、電源ユニットで生成される複数の直流電源は、スイッチングレギュレータの出力に基づいて生成される電源とすることで、電源ユニットのＡＣ電源利用効率が上がり、電源ユニットの放熱構造が簡易になり、コストをより低減することが可能となるとともに、電源ユニットの容積を小さくすることができる。
【００２１】
【発明の実施の形態】
以下、この発明の一実施の形態について図面を参照して説明する。
【００２２】
図１は、この発明の一実施の形態が適用されたカラー画像読取装置３０の画像信号処理系の概略的な構成を示している。
【００２３】
図１において、カラー画像読取装置３０は、基本的には、第１の回路基板（ＣＣＤ回路基板またはフレキシブルプリント配線基板ともいう。）４１が配置される画像読取部３２と、相関二重サンプリング（ＣＤＳ）処理を行う第２の回路基板（ＣＤＳ回路基板）４２と、Ａ／Ｄ変換処理を行う第３の回路基板（Ａ／Ｄ回路基板）４３とから構成されている。
【００２４】
画像読取部３２には、画像情報が担持された原稿（透過原稿または反射原稿）Ｆが配置されている。原稿Ｆは、副走査方向Ｙとこれに直交する主走査方向（紙面と直交する方向）Ｘに広がりを有しており、２次元的なカラー画像情報が担持されている。原稿Ｆが透過原稿である場合には、主走査方向Ｘに延びる光源５０が点灯され、画像情報を有する透過光Ｌが得られる。一方、原稿Ｆが反射原稿である場合には、主走査方向Ｘに延びる光源５１、５２が点灯され、画像情報を有する反射光Ｌが得られる。
【００２５】
画像情報を有する光Ｌは、ズームレンズを含む結像光学系５５を介し、３色分解プリズム５６ｒ（ｒは赤色の意味）、５６ｇ（ｇは緑色の意味）、５６ｂ（ｂは青色の意味）を通じて、その３色分解プリズム５６ｒ、５６ｇ、５６ｂの光出射面に貼られたＣＣＤリニアイメージセンサ（ＣＣＤイメージセンサまたは単にイメージセンサともいう。）６ｒ、６ｇ、６ｂ（代表して示すときには、符号を６とする。）に入射する。
【００２６】
イメージセンサ６は、周知のように、基本的には、主走査方向Ｘに多数の光電変換画素（単に画素ともいう。）が直線状に連結された受光部と、この受光部に沿って両側に配設された奇数画素転送部と偶数画素転送部と、出力電荷蓄積手段としても機能するＦＤＡ（フローティングディフュージョンアンプ）等の奇数画素出力部と偶数画素出力部とから構成されている。
【００２７】
したがって、図示しない搬送機構により副走査方向Ｙに搬送される原稿Ｆに対してイメージセンサ６ｒ、６ｇ、６ｂにより主走査方向Ｘに画素が電気的に主走査されることで、原稿Ｆに担持されたカラー画像を色分解して、２次元的に読み取ることができる。
【００２８】
イメージセンサ６ｒ、６ｇ、６ｂは、各々第１の回路基板４１ｒ、４１ｇ、４１ｂ（代表するときには、上述の符号４１を用いる。）に搭載されている図示していないＩＣソケットを介して取り付けられている。第１の回路基板４１ｒ、４１ｇ、４１ｂは、線路としても共用され、各々ポリイミド材からなるフレキシブルプリント配線基板で構成されている。
【００２９】
イメージセンサ６ｒ、６ｇ、６ｂから各色毎に対応して出力される光電変換出力信号である奇数画素信号Ｓｏと偶数画素信号Ｓｅとが、第１の回路基板４１ｒ、４１ｇ、４１ｂの線路部分を介して、第２の回路基板４２を構成するＣＤＳ回路５８ａ〜５８ｆ（代表するときには、符号５８を用いる。）に供給される。
【００３０】
ＣＤＳ回路５８では、ＣＣＤリニアイメージセンサ６に係わるいわゆるリセット雑音が除去された後、それぞれ平衡信号としての画像信号に変換され、これらの画像信号が平衡信号伝送路を通じて第３の回路基板４３を構成する差動増幅器６０ａ〜６０ｆ（代表するときには、符号６０を用いる。）に入力される。
【００３１】
差動増幅器６０ａ〜６０ｆにより、入力された平衡信号が不平衡信号である画像信号に変換されて、各々、Ａ／Ｄ変換器６１ａ〜６１ｆ（代表するときには、符号６１を用いる。）に供給され、Ａ／Ｄ変換器６１によりデジタル信号の画像信号に変換される。
【００３２】
図２は、図１例のカラー画像読取装置３０の電源配分系統の概略的かつ模式的な構成を示している。
【００３３】
電源ユニット７０は、スイッチングレギュレータ電源により構成され、このスイッチングレギュレータ電源は、デジタル用電源である電源＋Ｖｄ１（＝＋５Ｖ）と、アナログ用の電源±１８Ｖ、±８Ｖを発生し、それぞれ、Ａ／Ｄ回路基板４３に供給する。
【００３４】
デジタル用電源＋Ｖｄ１（＝＋５Ｖ）は、Ａ／Ｄ回路基板４３で利用されるとともに、Ａ／Ｄ回路基板４３を介してＣＤＳ回路基板４２に供給され、このＣＤＳ回路基板４２でも利用に供される。
【００３５】
Ａ／Ｄ回路基板４３に供給されたアナログ用の電源±１８Ｖ、±８Ｖは、それぞれ、ＩＣである３端子レギュレータ７１〜７４に供給される。
【００３６】
３端子レギュレータ７１〜７４によりアナログ用電源＋Ｖａ３（＝＋１５Ｖ）、−Ｖａ３（＝−１５Ｖ）、＋５Ｖ、−５Ｖが生成される。アナログ用電源＋５Ｖ、−５Ｖは、Ａ／Ｄ回路基板４３で利用される。
【００３７】
アナログ用電源＋Ｖａ３（＝＋１５Ｖ）、−Ｖａ３（＝−１５Ｖ）は、Ａ／Ｄ回路基板４３で利用されるとともに、Ａ／Ｄ回路基板４３を介してＣＤＳ回路基板４２に供給され、このＣＤＳ回路基板４２でも利用に供される。
【００３８】
ＣＤＳ回路基板４２に供給されたアナログ用電源＋Ｖａ３（＝＋１５Ｖ）は、ＣＣＤ専用高精度低雑音電源回路（高精度低雑音直流電源）８１に供給される。
【００３９】
図３は、ＣＣＤ専用高精度低雑音電源回路８１の基本的な構成を示している。図３において、ＣＣＤ用のアナログ用電源（高精度低雑音電源）＋Ｖａ１（＝＋１２Ｖ）は、アナログ用電源＋Ｖａ３（＋１５Ｖ）を入力電源として、シリーズレギュレータ８２により生成される。なお、アナログ用電源＋Ｖａ３（＋１５Ｖ）は、ＣＣＤ用のアナログ用電源（高精度低雑音電源）＋Ｖａ１（＝＋１２Ｖ）ほどには高精度低雑音性が不要であり、上述したように電源ユニット７０の内部でスイッチングレギュレータにより生成されている。換言すれば、シリーズレギュレータ８２を利用して、さらに高精度低雑音とするために、このシリーズレギュレータ８２の入力電源としてのアナログ用電源＋Ｖａ３（＋１５Ｖ）には、それほどの高精度低雑音性が要求されない。
【００４０】
図３から分かるように、シリーズレギュレータ８２は、全体として、帰還型定電圧回路の構成とされ、増幅制御部用のトランジスタ８４と、電圧検出用の抵抗分圧回路を構成する抵抗器８５、８６と、検出電圧と基準電圧源８７の電圧を比較する演算増幅器８８とからなるディスクリート部品により構成されている。残りの低電圧側のＣＣＤ用アナログ用電源（高精度低雑音電源）＋Ｖａ２（＝＋５Ｖ）は、ＣＣＤ用アナログ用電源＋Ｖａ１（＝＋１２Ｖ）を抵抗器９１と抵抗器９２により分圧して生成される。すなわち、抵抗器９１と抵抗器９２の接続点にバッファとして機能する演算増幅器９３が接続され、その演算増幅器９３の出力側にエミッタフォロワとしてのトランジスタ９４が接続されるディスクリート部品により生成される。
【００４１】
このシリーズレギュレータ８２の電源容量は、トランジスタ８４から供給される電流が約１０数ｍＡときわめて少なく、放熱フィン等を使用する必要がない。
【００４２】
このようにして、ＣＤＳ回路基板４２上でＣＣＤ専用高精度低雑音電源回路８１により生成されたアナログ用電源＋Ｖａ１（＝＋１２Ｖ）、＋Ｖａ２（＝＋５Ｖ）、換言すれば、オンボード電源は、図２に示すように、フレキシブルプリント配線基板４１ｒ、４１ｇ、４１ｂを通じてそれぞれＣＣＤリニアイメージセンサ６ｒ、６ｇ、６ｂに供給され利用に供される。
【００４３】
この場合、上述の実施の形態によれば、ＣＣＤリニアイメージセンサ６に必要とされる高精度低雑音直流電源の電源容量分（通常、１０数ｍＡ程度以下）だけをＣＣＤ専用高精度低雑音電源回路８１により生成するようにしているので、電源ユニット７０全体としてコストを大幅に低減することができる。
【００４４】
図４例と比較しながら、具体的に説明すると、図４例においては、ＣＣＤ回路基板１２とＣＤＳ回路基板１４とＡ／Ｄ回路基板１６に対して、シリーズレギュレータにより構成された容量が約１Ａのアナログ用電源＋Ｖａ３（＝＋１５Ｖ）を共用していたため、非常に高価なアナログ用電源ユニット１８を使用せざるを得なかった。このため、ＣＤＳ回路基板１４とＡ／Ｄ回路基板１６に対しては、電源の仕様が、いわゆるオーバースペック（要求仕様に対して達成されている仕様がかなり高いレベル）になっていた。実際上、この仕様を達成するために、アナログ用電源ユニット１８自体をシリーズレギュレータの構成としているので、スイッチングレギュレータ電源に比較して効率が低く、電源トランスの形状が大きくなり、しかも電力用トランジスタ等の半導体素子を放熱するための放熱フィン等を相当に大きいものにせざるを得なかった。
【００４５】
これに対して、図２例の電源ユニット７０で生成される複数の直流電源は、多少、精度や雑音抑圧性に劣るが、廉価で小型軽量となるスイッチングレギュレータの出力に基づいて生成される電源とし、容量が約１Ａのアナログ用電源＋Ｖａ３（＝＋１５Ｖ）は、これを降圧して、廉価な３端子レギュレータ７１を用いて生成することで、必要な精度と低雑音性を得ている。そして、ＣＣＤリニアイメージセンサ６で必要とされる容量が１０数ｍＡ程度の高精度低雑音（超低雑音）の直流電源＋Ｖａ１（＋１２Ｖ）、＋Ｖａ２（＋５Ｖ）のみを、アナログ用電源＋Ｖａ３（＝＋１５Ｖ）を入力電源とするシリーズレギュレータであるＣＣＤ専用高精度低雑音電源回路８１で生成し、これをＣＣＤ回路基板４１ｒ、４１ｇ、４１ｂに距離的に近いＣＤＳ回路基板４２上で、いわゆるオンボード電源として配置するという効率的な配置構成としている。このため、電源ユニット７０のＡＣ電源の利用効率が飛躍的に上がって、電源トランスの形状を小さくでき、結果として、電源ユニット７０の放熱構造も簡易となり、コストを相当に低減することが可能となるとともに、電源ユニット７０自体の容積を相当程度小さくすることができる。
【００４６】
コストの低減について実際の値で比較すると、図４例では、アナログ用電源ユニット１８とデジタル用電源ユニット２０を合わせて２０数万円かかっていたものが、図２例の電源ユニット７０では約１０万円と、半分程度以下にコストを低減することができた。
【００４７】
なお、この発明は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【００４８】
【発明の効果】
以上説明したように、この発明によれば、ＣＣＤリニアイメージセンサ用の高精度低雑音電源を効率的に配置生成するようにしたので、電源ユニットの低コスト化、小容積化が達成できる。その結果、その分、画像読取装置自体の低コスト化、小容積化を達成することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態が適用されたカラー画像読取装置の画像信号処理系の概略的な構成を示す回路図である。
【図２】図１例の電源配分系統の概略的な構成を示す模式図である。
【図３】図２例中、ＣＣＤ専用高精度低雑音電源回路の基本的な構成を示す回路図である。
【図４】従来技術に係る電源分配系の概略的な構成を含む画像読取装置の模式図である。
【符号の説明】
６（６ｒ、６ｇ、６ｂ）…ＣＣＤイメージセンサ
４１（４１ｒ、４１ｇ、４１ｂ）…ＣＣＤ回路基板（第１の回路基板）
４２…ＣＤＳ回路基板（第２の回路基板）
４３…Ａ／Ｄ回路基板（第３の回路基板）
５８…（５８ａ〜５８ｆ）…ＣＤＳ回路
６１（６１ａ〜６１ｆ）…Ａ／Ｄ変換器
７０…電源ユニット
７１〜７４…３端子レギュレータ
８１…ＣＣＤ専用高精度低雑音電源回路
８２…シリーズレギュレータ

Claims

ＣＣＤリニアイメージセンサを搭載する第１回路基板と、この第１回路基板に第１線路を介して接続され相関二重サンプリング回路を搭載する第２回路基板と、さらにこの第２回路基板に第２線路を介して接続されＡ／Ｄ変換器を搭載する第３回路基板と、ＡＣ電源が供給され複数の直流電源を生成する電源ユニットとを備える画像読取装置であって、
前記電源ユニットにおいて前記直流電源がスイッチングレギュレータ電源により構成され、
前記ＣＣＤリニアイメージセンサに必要とされる高精度低雑音直流電源の電源容量分を、前記スイッチングレギュレータ電源の電圧を３端子レギュレータにより降圧し、さらにシリーズレギュレータにより降圧して生成するようにした、
ことを特徴とする画像読取装置。
請求項１記載の画像読取装置において、
前記スイッチングレギュレータ電源がアナログ用電源とデジタル用電源とで構成され、
前記アナログ用電源と前記デジタル用電源とが第３線路を介して前記第３回路基板に供給され、前記第３回路基板で、前記デジタル用電源が使用されるとともに、前記アナログ用電源が前記３端子レギュレータにより降圧された電源が使用され、
前記３端子レギュレータにより降圧された電源と前記デジタル用電源とが前記第２線路を介して前記第２回路基板に供給され、前記第２回路基板で、前記デジタル用電源が使用されるとともに、前記３端子レギュレータにより降圧された電源がさらに前記シリーズレギュレータにより降圧され、前記シリーズレギュレータにより降圧された電源が、前記第１回路基板のＣＣＤリニアイメージセンサに前記第１線路を介して供給されるように構成した
ことを特徴とする画像読取装置。
請求項１又は２記載の画像読取装置において、
前記シリーズレギュレータにより降圧された電源の変動が、１００μＶｐ−ｐ以下の変動に抑制されている
ことを特徴とする画像読取装置。