WO1999039471A1 - Digital data receiver - Google Patents

Digital data receiver Download PDF

Info

Publication number
WO1999039471A1
WO1999039471A1 PCT/JP1999/000302 JP9900302W WO9939471A1 WO 1999039471 A1 WO1999039471 A1 WO 1999039471A1 JP 9900302 W JP9900302 W JP 9900302W WO 9939471 A1 WO9939471 A1 WO 9939471A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
digital data
bucket
transmission
bit
Prior art date
Application number
PCT/JP1999/000302
Other languages
English (en)
French (fr)
Inventor
Akinori Hashimoto
Hisakazu Katoh
Hiroyuki Hamada
Kyoichi Saito
Tomohiro Saito
Fumiaki Minematsu
Original Assignee
Nippon Hoso Kyokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai filed Critical Nippon Hoso Kyokai
Priority to EP99901174A priority Critical patent/EP0980161B1/en
Priority to US09/402,700 priority patent/US6788654B1/en
Priority to DE69942294T priority patent/DE69942294D1/de
Publication of WO1999039471A1 publication Critical patent/WO1999039471A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H60/00Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/09Arrangements for device control with a direct linkage to broadcast information or to broadcast space-time; Arrangements for control of broadcast-related services
    • H04H60/11Arrangements for counter-measures when a portion of broadcast information is unavailable
    • H04H60/12Arrangements for counter-measures when a portion of broadcast information is unavailable wherein another information is substituted for the portion of broadcast information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382Demodulation or channel decoding, e.g. QPSK demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/007Unequal error protection

Definitions

  • a plurality of digital data signals generated by different modulation schemes and error correction schemes are transmitted in buckets of different time division multiplexing schemes, and on the receiving side, a plurality of digital data signals transmitted by respective transmission schemes are transmitted.
  • the present invention relates to a time-division multiplexing transmission technique for digital data in which a desired digital data signal is selectively extracted from the digital data signal of the present invention.
  • the present invention relates to a digital data receiving device that prevents mutual influence.
  • each broadcaster be able to freely select a transmission method that has an error tolerance for the desired low reception C / N (carrier-to-noise ratio).
  • C / N carrier-to-noise ratio
  • PID Packet Identification
  • the service transmitted from each broadcaster to the viewer is transmitted by a transmission method having an error tolerance desired by each broadcaster, that is, an error correction method and / or a modulation method.
  • a transmission method having an error tolerance desired by each broadcaster that is, an error correction method and / or a modulation method.
  • modulation schemes for BS digital broadcasting TC8PSK modulation scheme, QPSK modulation scheme, BPSK modulation scheme, and the like have been proposed, and various error correction schemes have been proposed. It is desirable that each broadcaster be able to select a desired transmission system from these modulation systems and error correction systems.
  • An object of the present invention is to provide a digital data receiving apparatus capable of suppressing interference between data packets that have been time-division multiplexed and transmitted in different transmission schemes.
  • a receiving device for digital data is a receiving device for selectively receiving a desired digital data signal from a plurality of digital data signals which are time-division multiplexed and transmitted by different transmission methods,
  • the digital data is transmitted to each of the different transmission systems by means for detecting whether or not proper reception is possible for each of the different transmission systems.
  • a circuit for detecting a bit error rate of a signal and a comparator for comparing the bit error rate with a predetermined threshold value and determining that proper reception cannot be performed when the threshold value is exceeded are provided.
  • the means for detecting whether or not proper reception is possible for each of the different transmission schemes is performed by transmitting the data in each transmission scheme.
  • a non-correctable bit error detection circuit is provided.
  • the digital data receiving apparatus as a means for replacing the reception bucket by the transmission method determined to be unable to perform the proper reception with a signal that does not affect the bucket of another transmission method,
  • the received bucket is replaced with a null bucket. It is preferable to provide a circuit for substituting the data.
  • the null bucket is a packet in which all bits in the bucket are 1 except for the leading synchronization byte (47 HEX).
  • the detecting means is a bit error rate estimating means or an error correction impossible detecting means.
  • FIG. 1 is a diagram illustrating an example of a frame configuration of a multiplexed signal for BS broadcasting.
  • FIG. 2 is a diagram showing an example of a modulated wave for BS broadcasting
  • FIG. 3 is a circuit diagram showing an example of the configuration of a digital modulation circuit that generates a modulated wave for BS broadcasting.
  • FIG. 4 is a circuit diagram showing an example of the configuration of a digital modulation circuit that generates a modulated wave for BS broadcasting.
  • FIGS. 5 (a), 5 (b) and 5 (c) are diagrams showing the signal output in each of the 8 P SK, QP SK and B PSK mappers in FIG.
  • FIG. 6 is a diagram showing a data configuration of a time division multiplex modulation wave
  • FIG. 7 is a circuit diagram showing an example of a configuration of a digital demodulation circuit for demodulating a transmitted time-division multiplex modulation wave
  • FIG. 8 is a circuit diagram showing an example of a configuration of a digital demodulation circuit for demodulating a transmitted time-division multiplex modulation wave
  • FIG. 9 is a circuit diagram showing a specific configuration of a portion including the 8P SK demapper and the match filter in FIG. 7, and the frame synchronization signal and the TMC C signal detection circuit in FIG. 8, and
  • FIG. 11 is a circuit diagram illustrating a configuration of an example of a bit error rate detection and threshold value determination circuit.
  • FIG. 11 is a diagram illustrating a decoding operation of the 8PSK hard decision decoder in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • a plurality of transmission schemes combining arbitrary modulation schemes and error correction schemes are used at the same time, and in a multiplexed transmission system, the transmission state of each transmission scheme is detected and cannot be used.
  • the data with a degraded bit error rate is replaced by a null bucket or a signal that does not affect the normally transmitted bucket.
  • the embodiment shown here is a transmission system that is being developed for BS digital broadcasting using a broadcasting satellite.
  • FIG. 1 shows an example of the frame configuration of this (for BS broadcasting) multiplexed signal.
  • TS Transport Stream
  • RS lead-Solomon code
  • a 1-byte bucket synchronization code (47 in hexadecimal) is originally written in the first byte of each TS bucket, in this embodiment, when a frame is constructed, this portion is further added to this portion.
  • a case may be considered in which only one TS bucket in one frame is transmitted by a certain modulation method.
  • the super frame in order to perform the code interleaving of a sufficient depth (depth of 8 or more) to bring out the capability of the error correction code, the super frame is handled by treating the 8 frames as one unit. And interleaving is performed in this. At this time, it is necessary to be able to identify the position of the first frame in the superframe. This is the second frame synchronization signal (104). For example, it is identified as any other frame.
  • the transmission system desired by the broadcaster occupying the slot is specified.
  • the first eight slots are transmitted using transmission method 1
  • the second half 40 slots are transmitted using transmission method 2, which is specified.
  • Information on the correspondence between each slot position and the transmission method is described in the TMCC signal.
  • the content of the TMCC signal indicates the frame configuration after two superframes. Therefore, when the transmission method is switched, the content of the TMCC signal is changed, for example, two superframes before the superframe.
  • FIG. 2 shows an example of the configuration of a BS broadcast modulated wave generated from a multiplexed signal having a frame structure to be transmitted by the transmission method 1 and the transmission method 2 as described above.
  • the first frame synchronization signal W1 32 symbols (201), the TMCC signal (128 symbols) (202), and the 2 frame synchronization signals W 2 (or W 3) (32 symbols) (203), total of 19 2 symbols are header-modulated by 2 phase shift keying (BPSK) modulation Are multiplexed.
  • BPSK phase shift keying
  • 8 slots of the main signal are multiplexed using transmission method 1 and 40 slots are multiplexed using transmission method 2.
  • four random BPSK modulated waves are inserted for 192 symbols used for transmission of the main signal. This BPSK modulated wave enables carrier reproduction down to low C / N.
  • the BS receiver captures the frame synchronization signal, demodulates and decodes the TMCC signal part, detects the transmission method of the succeeding main signal part, and In order to start demodulation and decoding corresponding to the detected transmission method, even if the transmission method is changed, it is possible to dynamically switch the transmission method of each slot in units of superframe.
  • FIGS. 3 and 4 show examples of the first half and the second half, respectively, of the digital modulation circuit for generating the above-mentioned BS broadcast modulation wave.
  • a plurality of video signals, audio signals, and data services are multiplexed by a multiplexer 301 so as to form a frame structure composed of 49 slots (see FIG. 1) and output.
  • 44 packets are transmitted as high-quality information (hereinafter, referred to as HQ) using a trellis-coded 8-phase PSK (TC 8 PSK) modulation scheme, and two packets are encoded at a coding rate of 1 / Highly reliable information (hereinafter referred to as QP SK + 1-2 modulation method) using a combination of error correction coding and quadrature phase shift keying (QP SK) modulation by a convolutional code of 2.
  • QP SK + 1-2 modulation method Highly reliable information
  • QP SK + 1-2 modulation method a combination of error correction coding and quadrature phase shift keying (QP SK) modulation by a convolutional code of 2.
  • the HQ and LQ information is for transmitting services such as video and audio, but apart from this, a frame synchronization signal indicating the beginning of a frame and a TMCC signal are also output from the multiplexer 301.
  • the control signal generation circuit 302 uses these signals to discard whether the data A currently output from the multiplexer 301 is HQ or LQ, or is discarded without being transmitted. It recognizes whether it is a dummy bucket and generates a control signal to instruct whether to drive or stop the circuits of each unit described below.
  • the slot signal assigned to the HQ is first input to the parallel / serial conversion circuit 304 via the byte interleaver 303, and the parallel / serial conversion circuit converts the 8-bit stream into a 2-bit stream. It is converted to a stream (in the drawing, the numbers on the connecting lines connecting the blocks indicate the number of bits of data). Further, an error correction code is added by the trellis encoder 305 to convert the data into 3-bit encoded data. The 3-bit encoded data is converted into signals (8 bits each) representing signal points I and Q using an 8 PSK mapper 306.
  • Figure 8 (a) shows the 8PSK Matsupa at this time.
  • the slot signal assigned to the LQ is first input to the parallel / serial conversion circuit 307 via the byte interleaver 303. It is converted from an 8-bit stream to a 1-bit stream by a parallel-to-serial converter. Further, an error correction code is added by the convolution encoder 308, and the data is converted into 2-bit encoded data.
  • the 2-bit coded data is converted into signals (8 bits each) representing signal points I and Q using QPSK Mapper 309.
  • Figure 5 (b) shows the QPSK Matsupa.
  • the parallel Z-serial conversion circuit 310 converts the signal from 8-bit to l-bit, respectively. It is added and further converted into signals (8 bits each) representing signal points I and Q using BPS K Matsupa 312.
  • Fig. 5 (c) shows the MAPSK of BPSK.
  • the I and Q signals corresponding to the HQ, LQ, synchronization, and TMC C signals obtained as described above are interlocked with the switching switch 3 1 3—1, 3 1 3-2 Switch sequentially to obtain time-division multiplexed I and Q signals.
  • these I and Q signals are routed off-filters 4 14 4 1, 4 14 4 1 2, DZA converters 4 15 5-1, 4 15 5-2, one-pass After passing through filters 4 16-1 and 4 16-2 respectively, they are quadrature-modulated in quadrature modulator 4 17, and unnecessary waves are removed by band-pass filter 4 18, as shown in Fig. 6.
  • a division multiplex modulation wave is obtained.
  • the contents of the TMC C signal are updated in the previous superframe.
  • FIGS. 7 and 8 show examples of the digital demodulation circuit required for signal demodulation when the TMCC signal is time-division multiplexed and transmitted using the above-described digital modulation circuit (see FIGS. 3 and 4).
  • One example of the first half and the second half of the circuit configuration are shown.
  • the input time-division multiplex modulation wave (see FIG. 6) is first subjected to removal of unnecessary wave components by a band-pass filter 701. After that, the quadrature demodulator 702 converts the baseband I and Q signals into baseband I- and Q-signals.
  • Digitization is performed by -1, 704 -2 (in this case, both I and Q are 8 bits), and intersymbol interference is removed by digital roll-off filter 705-5,1,705-5-2.
  • a frame synchronization signal is output from the TMC C signal detection circuit 806 shown in FIG. 8, and a BPSK signal for the TMC C period and a modulation method signal indicating 8 PSK for the other periods are output. It is added to the detection circuit 707. That is, at this time, the phase error detection circuit 707 outputs a phase error signal corresponding to 8PSK and performs carrier reproduction via the loop filter 710.
  • PSK demapping (hard decision) is performed using 8 PSK de-mazbar 708 with only phase shift, and this output is compared with frame synchronization.
  • Match filters 1 to 8 (7 09—1 to 8) When the correlation value is calculated in 7 0 9-8), a positive or negative equally spaced correlation pulse train is obtained at the output.
  • Figure 9 shows the details of this part.
  • BPSK demapping using two phases.
  • a 20-bit shift register 902 is provided, which performs serial / parallel conversion.
  • the frame synchronization signal is captured by the new frame synchronization signal detection gate 903.
  • OR gate 904 ORs all detection gate outputs, and if the output of the OR gate is frame-synchronous, it takes advantage of the fact that they occur in the frame period.
  • the circuit 905 removes false sync pulses and extracts only correct frame sync pulses.
  • the phase rotation ROM 908 can use this information to give a phase shift that cancels this, and obtain the absolutely phased I and Q signals.
  • the Viterbi decoder 909 performs Viterbi decoding only for the TMC C period of the absolutely phased signal, stores the output signal in the FIF 0910 for one superframe, and outputs the RS (
  • the TMCC signal is obtained by performing RS (64, 48) decoding with the 64, 48) decoder 911.
  • the modulation method of the currently received modulated wave can be known, and based on the result, the phase error detection circuit 707 shown in FIG.
  • the gate signal generation circuit 806 shown in FIG. 8 generates a control signal generation circuit based on the read value of the TMCC signal and the frame synchronization signal pulse (both are shown in FIG. 9).
  • the trellis decoder 8 12 When the HQ signal is generated at the output of the digital roll-off filter 7 0 5— 1, 7 0 5-2 on the path 8 10, the trellis decoder 8 12 is used, and when the LQ signal is generated, the Viterbi decoder 8 1 3 During the other periods, the synchronous pattern generation circuit 815 or the TMCC signal is activated, and a gate signal for driving the selection switch 817 for selecting a signal to be output is generated.
  • the synchronous pattern generation circuit 815 or the TMCC signal is activated, and a gate signal for driving the selection switch 817 for selecting a signal to be output is generated.
  • the bit error rate detection and threshold value judgment circuit 820 monitors the error rate of the HQ data, and when a bit error rate exceeding a predetermined threshold is detected, By providing a circuit 821, which inserts a null bucket in the HQ portion of the multiplexed data of the reconstructed frame, it is possible to prevent the degraded HQ data from interfering with the LQ data. I do.
  • FIG. 10 shows an example of the configuration of the bit error rate detection and threshold value judgment circuit 820 used here.
  • the signal supplied to this circuit is a synchronously demodulated complex signal on the I and Q planes.
  • this is trellis-decoded by the trellis decoder 1001
  • decoded data of 2 bits per symbol period is obtained.
  • This data is obtained as almost error-free data in a normal reception CZN.
  • CZN is degraded, the data has a reduced bit error rate to some extent.
  • 3-bit coded data with redundancy added for error correction is obtained.
  • the three-bit data is obtained by suppressing the bit error rate after trellis decoding of the three-bit data of the trellis encoder 1002 output, but is not error-corrected at all. Therefore, if the two are compared by the code comparator 104, an approximate value of the transmission error rate of 8 PSK before trellis decoding can be obtained. If this is counted by the counter 1005 and compared with the threshold value by the comparator 1006, it is possible to detect whether or not the bit error rate has deteriorated beyond a predetermined threshold value.
  • the block indicated by 822 is the transmission side in which the synchronization code (47 in hexadecimal) embedded in the first byte of each TS bucket is replaced by TMCCC. This is a circuit that replaces this with the original synchronization code, thereby returning the packet to a regular MPEG TS bucket.
  • the output of the synchronous code replacement circuit 822 is supplied to the demultiplexing device 823, and is subjected to signal processing reverse to that of the multiplexing device 301 on the time-division multiplex modulation wave generation side (see FIG. 3).
  • Each is separated into a plurality of video signals, audio signals, and data service signals.
  • a signal into which a null bucket is inserted loses information, but it is necessary to prevent this from adversely affecting the service of a normally transmitted bucket. Can be.
  • bit error rate detection and threshold judgment circuits of the same type as shown in FIG. 10 are provided for all layers except for the transmission method having the strongest error resilience.
  • a null bucket is selectively inserted by these output signals.
  • the bit error rate detection circuit uses an error correction instead. It may be an improper detection circuit.
  • the bucket of the HQ data when the bit error rate of the HQ data exceeds a predetermined threshold value, the bucket of the HQ data is replaced with a null bucket.
  • the signal of the bucket may be replaced with a signal that does not affect the bucket of other HQ or LQ data whose bit error rate does not exceed a predetermined threshold.
  • Such a signal may be, for example, a TS error indicator (TS Error Indicator) flag. That is, a method is considered in which the flag is set to 1 and such a bucket is ignored in the demultiplexer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

明 細 書 デジタルデータの受信装置 技 術 分 野
本発明は、 異なる変調方式や誤り訂正方式によって生成された複数のデジタル データ信号を時分割多重方式の異なるバケツ 卜で伝送し、 受信側においては、 そ れぞれの伝送方式で伝送された複数のデジタルデ一夕信号の中から所望のデジ夕 ルデータ信号を選択的に抽出するようにしたデジタルデータの時分割多重伝送技 術に関するものであり、 特に伝送状態の劣化時に複数のデジタルデータ信号が相 互に影響を及ぼすのを防止するようにしたデジタルデータの受信装置に関するも のである。
背 景 技 術
例えば、 従来のデジタルテレビジョン放送においては、 数種類の伝送方式の内 から 1種類を選択して伝送に供するのが一般的である。 しかしながら、 放送衛星 を中継器として利用する B Sデジタル放送のような場合には、 希少性の高い一つ の中継器を複数の放送事業者すなわち番組提供者によって同時に運用することが 提案されている。 すなわち、 1つの B Sチャネルで複数のデジタル放送を同時に 伝送することが考えられている。
この場合、 それぞれの放送事業者は、 各々が所望する低受信 Cノ N (搬送波対 雑音比) に対する誤り耐性を持つ伝送方式を自由に選択できるようにすることが 望ましい。 これは、 それぞれの放送事業者から送られたデジタルデータ (サービ ス) を、 それぞれの放送事業者が希望する伝送方式で伝送する際に、 例えばそれ ぞれのデータを時間軸上で圧縮し、 多重化して伝送 (時分割多重伝送) すること によつて達成することができる。 例えば複数の放送事業者によつて制作された複 数のデジタルテレビジョン信号を、 M P E Gのシステムにしたがって多重伝送す ることを考えると、 各放送事業者から送られる T S (Transport Stream) バケツ 卜には、 それぞれの放送事業者のサービスであることを識別するための P I D ( Packet Ident i f icat ion ) 情報と呼ばれる 1 3 b i t の識別フラグすなわち識別子 が付加される。 この識別子を用いることによって、 受信端では受信したバケツ ト 列の中から受信者が希望する放送事業者のバケツ 卜のみを選択的に取り出し、 所 望の映像、 音声情報を復号することができる。
上述したように、 各放送事業者から視聴者に送られるサービスは、 各放送事業 者が所望する誤り耐性を持つ伝送方式、 すなわち誤り訂正方式および/ または変 調方式で伝送されることになる。 例えば、 B Sデジタル放送用の変調方式として は、 T C 8 P S K変調方式や、 Q P S K変調方式や、 B P S K変調方式などが提 案されており、 また誤り訂正方式としても種々の方式が提案されている。 各放送 事業者はこれらの変調方式および誤り訂正方式の中から所望の伝送方式を選択す ることができるようにするのが望ましい。 例えば降雨による伝送品質の劣化の恐 れがない場合には伝送容量の大きな 8 P S K変調方式を採用し、 劣化の恐れがあ る場合には降雨減衰に対する耐性の高い Q P S K変調方式や B P S K変調方式を 採用するなどといった選択ができるようにするのが望ましい。
この場合、 伝送状態の劣化の度合いによって、 ある伝送方式で伝送されたデー 夕は正常に伝送されるが、 別の伝送方式で伝送されたデ一夕は、 ビッ ト誤り率が 高すぎて利用不可能な状態になる場合が起こる。 このとき、 そのビッ ト誤り率が 高い状態で伝送されたデータが利用不可能な状態になることはやむを得ないとし ても、 利用不可能になったバケツ 卜の中の P I D情報も同様にビッ ト誤りを生ず るため、 ある確率でそれ以外の正常に伝送されているバケツ 卜で使用されている P I Dと偶然に一致してしまうことがある。 このような事態が生じると、 正常に 伝送されているバケツ 卜で伝送されているサービスに対し、 妨害 (データ間の干 渉) を与える結果となる。 このように、 或る変調方式や或る誤り訂正方式を採用 している或る放送事業者の伝送バケツ 卜に何らかの妨害が発生した場合にも、 そ のことが他の放送事業者の伝送パケッ トには影響を及ばさないようにするのが望 ましい。
本発明の目的は、 上述した異なる伝送方式で時分割多重伝送されたデータパケ ッ 卜間の干渉を抑制することができるデジタルデータの受信装置を提供すること にある。
発 明 の 開 示
本発明によるデジタルデータの受信装置は、 相互に異なる伝送方式により時分 割多重伝送された複数のデジタルデータ信号の中から所望のデジタルデータ信号 を選択的に受信する受信装置において、
前記異なる伝送方式のそれぞれに対して適正な受信が可能か否かを検出する手 段と、
この検出手段によって適正な受信ができないと判断された伝送方式による受信 バケツ トを、 他の伝送方式のバケツ 卜に影響を与えない信号に置換する手段とを 設けたことを特徴とするものである。
本発明によるデジタルデータの受信装置の好適な実施例においては、 前記異な る伝送方式のそれぞれに対して適正な受信が可能か否かを検出する手段に、 それ ぞれの伝送方式で伝送される信号のビッ ト誤り率を検出する回路と、 このビッ 卜 誤り率を予め決められた閾値と比較し、 この閾値を越えるときに適正な受信がで きないと判断する比較器とを設ける。
また、 本発明によるデジタルデータの受信装置の他の好適な実施例においては、 前記異なる伝送方式のそれぞれに対して適正な受信が可能か否かを検出する手段 に、 それぞれの伝送方式で伝送される信号のビッ ト誤り訂正不能検出回路を設け る。
さらに、 本発明によるデジタルデータの受信装置においては、 前記適正な受信 ができないと判断された伝送方式による受信バケツ 卜を、 他の伝送方式のバケツ 卜に影響を与えない信号に置換する手段として、 当該受信バケツ トをヌルバケツ 卜に置換する回路を設けるのが好適である。 ここでヌルバケツ 卜とは、 先頭の同 期バイ 卜 (4 7 H E X) を除くバケツ 卜内のすべてのビッ トを 1としたパケッ ト である。
また、 本発明によるデジタルデータの受信装置の好適な実施例では、 前記検出 する手段が、 ビッ ト誤り率推定手段または誤り訂正不能検出手段であることを特 徴とするものである。
図面の簡単な説明
図 1は、 B S放送用多重化信号のフレーム構成の一例を示す線図、
図 2は、 B S放送用変調波の一例を示す線図、
図 3は、 B S放送用変調波を生成するデジタル変調回路の一例の構成を示す回 路図、
図 4は、 B S放送用変調波を生成するデジタル変調回路の一例の構成を示す回 路図、 ―
図 5 (a) , (b) および (c) は、 図 3中の 8 P SK, QP SK, B PSK の各マッパにおいて、 それぞれの信号出力のされ方を示す線図、
図 6は、 時分割多重変調波のデータ構成を示す線図、
図 7は、 伝送された時分割多重変調波を復調するためのデジタル復調回路の一 例の構成を示す回路図、
図 8は、 伝送された時分割多重変調波を復調するためのデジタル復調回路の一 例の構成を示す回路図、
図 9は、 図 7中の 8 P SKデマッパ、 マッチ卜フィルタ、 および図 8中のフレ —ム同期信号と TMC C信号検出回路を含む部分の具体的構成を示す回路図、 図 1 0は、 ビッ ト誤り率検出および閾値判定回路の一例の構成を示す回路図、 図 1 1は、 図 1 0中の 8 P SK硬判定復号器の復号動作を説明する線図である。 発明を実施するための最良の形態
以下に添付図面を参照し、 発明の実施の形態に基づいて本発明を詳細に説明す る。
上述したように、 本発明では、 任意の変調方式や誤り訂正方式を組み合わせた 伝送方式を同時に複数使用し、 多重伝送される伝送システムにおいて、 各伝送方 式それぞれの伝送状態を検出し、 利用不能なビッ ト誤り率となったバケツ 卜につ いてはヌルバケツ ト、 または正常に伝送されているバケツ 卜に影響を与えること のない信号に置換することによって、 ビッ ト誤り率の劣化したデータが他の伝送 方式で伝送されている正常なバケツ トとして誤認識されてしまうのを防ぐことに より、 誤り耐性の低い伝送方式で伝送されたデータが、 誤り耐性の高い伝送方式 で伝送されたデータに対して妨害を与えるのを避けるようにしている。
以下では、 具体的な実施例を挙げて本発明を説明する。
ここで示す実施例は、 放送衛星による B Sデジタル放送用に開発が進められて いる伝送方式である。
まず、 この伝送方式で扱う多重化信号の構成について説明する。
図 1は、 この (B S放送用) 多重化信号のフレーム構成の一例を示すものであ る。
このシステムでは、 M P E G 2 システムに準拠して映像、 音声、 および各種デ ジタルデータが多重化され、 1 8 8 Byteからなる T S (Transport Stream) パケ ッ ト ( 1 0 0 ) を生成している。 また、 T Sバケツ 卜には、 図 1に示すように、 後続の 1 6 Byteにリ一ド · ソロモン符号 (R S ( 2 0 4 , 1 8 8 ) ) からなるパ リティ検査 Byte ( 1 0 1 ) が付加されるとともに、 このような構成の 4 9バケツ ト分がまとめられ 1 フレームが構成されている。 ここで、 フレーム中の各バケツ 卜が占有している個々の位置をスロッ トと呼ぶ。 ここで、 4 9番目のスロッ トに ついては、 キヤリア再生捕強のために揷入する B P S Kバースト区間を作り出す ために予め挿入されるダミースロッ トである。 また、 各 T Sバケツ トの先頭 Byte にはもともと 1 Byteのバケツ 卜同期符号 ( 1 6進数で 4 7 ) が書き込まれている が、 本実施例では、 フレームを構成した時点で、 この部分にさらに、 第 1のフレ ーム同期信号 w 1 ( 1 0 2) として 2 Byte ( 1 6 bit ) 、 TMC C (Transmissi on and Multiplexing Configuration Control ) 信号と呼ばれる制御信号 ( 1 0 3) として 8 Byte ( 6 4bit ) . および第 2のフレーム同期信号 w 2 (または w 3 ) ( 1 0 4) として 2 Byte ( 1 6 bit ) の計 1 2 Byte (9 6 bit ) を上書きす る。
ここで、 例えば、 1フレーム中で 1 TSバケツ 卜分だけをある変調方式で伝送 する場合も考えられる。 この場合には、 誤り訂正符号の能力を引き出すための、 十分な深さ (深さ 8以上) の符号攪拌 (ィンターリーブ) を行うために、 8フレ —ムを 1つのまとまりとして取り扱うことでスーパーフレームを構成し、 この中 でインタ一リーブを行っている。 このとき、 スーパーフレーム中の先頭のフレー ム位置を識別できる必要があるが、 これを第 2のフレーム同期信号 ( 1 0 4) 力く w 2ならスーパ一フレーム中の先頭のフレーム、 w 3ならばそれ以外のフレーム として識別している。
各スロッ 卜には、 そのスロッ 卜を占有している放送事業者が所望する伝送方式 が指定される。 例えば、 図 1に示すように、 前半 8スロッ トは伝送方式 1で伝送 し、 また後半 4 0スロッ トは伝送方式 2で伝送するといつた指定が行われる。 各スロッ ト位置と伝送方式の対応についての情報は、 TMC C信号中に記載さ れる。 ただし、 この TMC C信号の内容は 2スーパーフレーム後のフレーム構成 を示していて、 従って、 伝送方式を切り替えると TMC C信号の内容は、 例えば、 その 2スーパ一フレーム前において変更される。
図 2は、 このように伝送方式 1と伝送方式 2で伝送するフレーム構造をもつ多 重化信号から生成される B S放送用変調波の構成の一例を示している。
図 2に示すように、 1フレーム周期の先頭から順に、 第 1のフレーム同期信号 W1 (3 2シンボル) (2 0 1 ) 、 TMC C信号 ( 1 2 8シンボル) ( 2 0 2 ) 、 および第 2のフレーム同期信号 W 2 (または W 3 ) (3 2シンボル) ( 2 0 3 ) の計 1 9 2シンボルがへッダとして 2位相シフ卜キーィング (B P S K) 変調さ れ多重される。 ここで、 これらのシンボル数が図 1の TMC C信号に対応する部 分の bit 数 (6 4 bit ) の 2倍となっているのは、 これらについては符号化率 1 ノ 2の畳み込み符号化が施され、 もとのデータ量と同数の冗長 bit が付加されて いることによる。
これらのヘッダ部分に続き、 主信号 (サービスデータ) の 8スロッ ト分が伝送 方式 1、 4 0スロッ ト分が伝送方式 2を用いて多重される。 なお、 この主信号区 間については主信号の伝送に供される変調波 1 9 2シンボルに対し、 4シンボル のランダムな B P S K変調波 (キャリア再生補強シンボル) が挿入される。 この B P SK変調波によって低 C/Nまでのキヤリァ再生が可能となる。
このような構成の B S放送用変調波を使用することにより、 B S受信機側では フレーム同期信号を捕捉後 TMC C信号部分の復調復号を行い、 後続する主信号 部分の伝送方式を検出し、 その検出した伝送方式に対応した復調復号を開始する ため、 伝送方式を変更しても、 スーパ一フレームを単位として各スロッ 卜の伝送 方式をダイナミ ックに切り替えることを可能にする。
図 3および図 4は、 上述の B S放送用変調波を生成するデジタル変調回路中、 前半と後半の回路構成の一例をそれぞれ示している。
図 3において、 各複数の映像信号、 音声信号、 データサービスが多重化装置 3 0 1で 4 9スロッ 卜からなるフレーム構造 (図 1参照) になるよう多重され出力 される。 本例では、 4 4パケッ トをトレリス符号化 8相 P SK (TC 8 P SK) 変調方式を使って高品質情報 (以下、 HQと記す) として伝送し、 2バケツ 卜を 符号化率 1 / 2の畳み込み符号によって誤り訂正符号化と直交位相シフ トキーィ ング (QP SK) 変調方式とを組み合わせた変調方式 (以下、 QP SK + 1ノ2 変調方式と記す) を使って高信頼度の情報 (以下、 LQと記す) として伝送する 場合を示している。 なお、 1バケツ 卜当りに 1スロッ 卜を割り当てるものとする と、 破線で囲って示される多重化装置 3 0 1内に書かれたフレーム構成 (4 9ス ロッ ト) 中、 図示のように HQは 4 4スロッ 卜、 LQは 2スロッ トをそれぞれ占 めることになる。
いま、 仮に、 すべてのデータを周波数利用効率の高い TC 8 P SK変調方式で 伝送したとすれば、 1フレーム周期で 48スロッ ト分のデータを伝送することが できるが、 この例のように 2バケツ ト分を QPSK+ 1Z2変調方式で伝送した 場合、 その効率は T C 8 P S K変調方式の半分であるため、 1フレームで伝送し 切れないデータが 2スロッ ト分生ずることになる。 そこで、 この例では、 QP S K+ 1ノ 2変調方式で伝送するスロッ 卜と同数の実際には伝送されないパケッ ト (ダミ一バケツ ト) を 2スロッ 卜分挿入し、 フレームあたりのスロッ 卜数を、 変 調方式によらず一定数となるようにしている。
上記 HQ, LQの情報は、 映像、 音声などのサービスを伝送するためのもので あるが、 これとは別にフレームの先頭を表すフレーム同期信号、 TMCC信号も 多重化装置 30 1から出力されていて、 制御信号発生回路 30 2では、 これらの 信号を使って現在多重化装置 3 0 1から出力されているデ一タス卜リ一 Aが HQ なのか、 LQなのか、 あるいは伝送されずに廃棄されるダミーバケツ トなのかを 認識し、 以下に説明する各部の回路を駆動するか、 停止するかを指示する制御信 号を生成する。
HQに割り当てられているスロッ 卜の信号は、 まずバイ トインターリーバ 30 3を介して並列/直列変換回路 304に入力され、 この並列/直列変換回路によ り 8bit のス トリームから 2bit のス 卜リームに変換される (図面において、 ブ ロックとブロックを結ぶ接続線上に記される数字は、 データの bit 数を表すもの とする) 。 さらに、 トレリスエンコーダ 305により誤り訂正符号が付加され 3 bit の符号化データに変換される。 この 3bit の符号化データから 8 PSKマツ パ 306を用いて、 信号点 I, Qを表す信号 (各 8 bit ) に変換される。 このと きの 8 P S Kのマツパを図 5 (a) に示す。
図 5 (a) の見方は、 例えば入力された 3 b の信号が (0 1 0) の場合、 出 力は 1 =— 90, Q = + 90のように出力されることを表しており、 一般的には ROMで構成されている。
また、 L Qに割り当てられているスロッ トの信号は、 HQに割り当てられてい るスロッ 卜の信号と同様に、 まずバイ トインタ一リーバ 303を介して並列/直 列変換回路 30 7に入力され、 この並列 直列変換回路により 8 bit のス トリー ムから 1 bit のストリームに変換される。 さらに、 畳み込みエンコーダ 30 8に より誤り訂正符号が付加され 2 bit の符号化データに変換される。 この 2 bit の 符号化データから QPSKマツパ 3 09を用いて、 信号点 I, Qを表す信号 (各 8 bit ) に変換される。 QPSKのマツパを図 5 (b) に示す。
各スロッ 卜の先頭に書き込まれている 2 Byte ( 1 6 bit ) の同期信号 W 1と 8 Byteの TMCC信号、 2 Byte ( 1 6 bit ) の同期信号 W 2または W 3 (スーパ一 フレームの先頭フレームの場合 W 2力 またそれ以外の場合 W 3がそれぞれ書き 込まれる) の部分 (ここではより高い信頼性を得るため、 符号化率 1 2の畳み 込み符号を付加し伝送する) については、 HQ, L Qの場合と同様バイ トインタ —リーバ 303を介した後、 並列 Z直列変換回路 3 1 0により 8 bit から l bit の信号にそれぞれ変換された後、 畳み込みエンコーダ 3 1 1により誤り訂正符号 が付加され、 さらに BPS Kマツパ 3 1 2を用いて、 信号点 I , Qを表す信号 ( 各 8bit ) に変換される。 BPSKのマツパを図 5 ( c ) に示す。
以上のようにして得られた HQ, LQ, 同期および TMC C信号に対応する I , Q信号を、 制御信号発生回路 302で生成した制御信号を用いて連動する切り 換えスィツチ 3 1 3— 1, 3 1 3 - 2により順次切り換え、 時分割多重された I 信号, Q信号を得る。 これら I信号, Q信号は、 図 4に示すように、 ル一トロー ルオフフィルタ 4 1 4一 1 , 4 1 4一 2、 DZA変換器 4 1 5— 1 , 4 1 5— 2、 口一パスフィルタ 4 1 6— 1 , 4 1 6 - 2にそれぞれに通した後、 直交変調器 4 1 7において直交変調され、 バンドパスフィルタ 4 1 8により不要波を除去して 図 6に示すような時分割多重変調波が得られる。
なお、 上記において、 TMC C信号の内容を前スーパーフレームで更新するこ とにより、 次のフレームから異なるスロッ ト数配分のフレームに変更することも 可能である。
次に、 復調系の回路構成について説明する。
図 7および図 8は、 例えば上述したデジタル変調回路 (図 3, 4参照) を用い て T M C C信号を時分割多重して伝送した場合に、 信号復調のために必要とされ るデジタル復調回路中、 前半と後半の回路構成の一例をそれぞれ示している。 図 7において、 入力された時分割多重変調波 (図 6参照) は、 まずバンドパス フィルタ 7 0 1で不要波成分が除去される。 その後、 直交復調器 7 0 2において ベースバンドの I, Q信号に変換された後口一パスフィルタ 7 0 3— 1 , 7 0 3 一 2で高調波成分を除去し、 AZD変換器 7 0 4 - 1 , 7 0 4 - 2でデジタル化 (ここでは I, Qとも 8bit ) し、 さらに、 デジタルロールオフフィルタ 7 0 5 一 1, 7 0 5— 2で符号間干渉が除去される。 このとき、 図 8に示す TMC C信 号検出回路 8 0 6からはフレーム同期信号と、 TMC C期間については B P S K その他の期間については 8 P S Kを示す変調方式の信号とがそれぞれ出力され、 位相誤差検出回路 7 0 7に加えられている。 すなわち位相誤差検出回路 7 0 7は、 このとき 8 P SKに対応した位相誤差信号を出力しループフィルタ 7 1 0を介し てキヤリァ再生を行っている。
次に、 得られた I信号, Q信号をそれぞれ n X (n= 0, 1, ···· 7,
) だけ位相偏移を持たせた 8 P S Kデマツバ 7 0 8を用いて 8 P S Kデマッピン グ (硬判定) を行い、 この出力をフレーム同期と比較するマッチ卜フィルタ 1〜 8 (7 0 9— 1〜7 0 9— 8) で相関値を求めると、 その出力には正または負の 等間隔の相関パルス列が得られる。 この部分の詳細を図 9に示す。
ここでは、 まず、 入力された I信号, Q信号は、 η Χ ττ/4 (η = 0, 1 , ·· ··, 7 ) の位相偏移を持たせた B P SKデマツバ 9 0 1によって 8つの位相を用 い B P S Kデマッビングされる。 この 8つの出力信号それぞれに対して 2 0 bit のシフ トレジスタ 9 0 2が用意され、 これによつてシリアル/パラレル変換を行 いフレーム同期信号検出ゲー卜 9 0 3でフレーム同期信号を捕捉する。 このとき 再生キヤリァが正しい周波数の近傍にあるならば、 8つのゲート 9 0 3のうち少 なくとも 1つからフレーム同期信号を検出することができる。 そこで、 ORゲー ト 9 0 4によってすべての検出ゲート出力の論理和をとり、 ORゲ一卜の出力が フレーム同期であるならば、 それらはフレーム周期で生じていることを利用した 後方 ·前方保護回路 9 0 5によって偽同期パルスを除去し正しいフレーム同期パ ルスのみを抽出する。
この抽出されたフレーム同期パルスを利用して同期区間シンボル平均化回路 9 0 6によってシンボルの平均化を行う。 このとき同期シンボルの符号系列は既知 の値であるため、 到来する同期符号が 1ならば 1 8 0 ° の、 0ならば 0 ° の位相 偏移を与えてからシンボルの平均化を行うことによって平均化回路 9 0 6の出力 に B P S Kの符号 " 0 " のシンボルだけが出力される。 これを領域判定 ROM 9 0 7に通すことによって、 B P S Kの符号 " 0 " が本来の位相に比べて mx π / 4 (m= 0, 1 , 2, 3, ····, 7 ) の位相ずれをもって復調されていることが 分かるので、 この情報を使って位相回転 ROM 9 0 8でこれを打ち消す位相偏移 を与え、 絶対位相化された I信号と Q信号を得ることができる。 この絶対位相化 された信号のうち、 TMC C期間のみについてビタビデコーダ 9 0 9でビタビ復 号を行い、 この出力信号を 1スーパーフレーム分の F I F 09 1 0に蓄え、 その 蓄えた信号について R S ( 6 4 , 4 8 ) デコーダ 9 1 1で RS ( 6 4, 4 8 ) 復 号を行うことによって TMC C信号を得る。
この情報から今現在受信している変調波の変調方式を知ることができ、 その結 果に基づいて図 7に示す位相誤差検出回路 7 0 7を、 B P S Kを受信していると きには B P S の、 Q P S Kを受信しているときには Q P S Kの、 また 8 P S K を受信しているときには 8 P S Kのものに適当な位相を持たせて切り換える。 ま た、 図 8に示すゲート信号発生回路 8 0 6では、 読みとつた TMC C信号の値、 およびフレーム同期信号パルス (いずれも、 図 9参照) を基に、 制御信号生成回 路 8 1 0において、 デジタルロールオフフィルタ 7 0 5— 1 , 7 0 5 - 2の出力 に H Q信号が生じているときにはトレリスデコーダ 8 1 2を、 L Q信号が生じて いるときにはビタビデコーダ 8 1 3をアクティブにし、 それ以外の期間では同期 パターン発生回路 8 1 5または T M C C信号をァクティブにし、 また出力する信 号を選択する選択スィツチ 8 1 7を駆動するためのゲート信号を生成する。 以上の信号処理により選択スィッチ 8 1 7の出力には、 変調側で用いたフレー ム構造をもつ多重化データを再構成することができる。 ここまでは、 この種類の 時分割多重変調波の生成および復調のための一般的な構成である。
し力、し、 前述したように、 低 C ZN受信時には、 H Q部分のデータはほとんど 使用不可能なビッ ト誤り率になっている可能性があり、 その場合、 H Qの P I D 情報 (バケツ ト識別情報) が、 ビッ ト誤りによって L Qの P I D情報に化けてし まい、 L Qのデータの復号に妨害を与えることが考えられる。 そこで、 本発明受 信装置では、 ビッ ト誤り率検出および閾値判定回路 8 2 0によって、 H—Qデータ の誤り率を監視し、 予め定めた閾値を上回るビッ ト誤り率が検出されたとき、 こ の再構成されたフレームの多重化データのうち、 H Q部分にヌルバケツ トを揷入 する回路 8 2 1を設けることによって、 劣化した H Qデータが L Qデータに対し 妨害を与えることを回避できるようにする。
図 1 0は、 ここで用いるビッ 卜誤り率検出および閾値判定回路 8 2 0の一構成 例を示している。
図 1 0において、 この回路に供給される信号は、 同期復調された I, Q平面上 の複素信号である。 これをトレリスデコーダ 1 0 0 1にて卜レリス復号すると 1 シンボル周期あたり 2 bi t の復号データが得られる。 このデータは、 通常の受信 C ZNにおいてほぼ誤りのないデータとして得られる。 また、 C ZNが劣化した 場合にもある程度ビッ ト誤り率が低減されたデータとなる。 このデータに対し、 送信側で行っているのと同じトレリス符号化をトレリスエンコーダ 1 0 0 2でも う一度行うと誤り訂正のための冗長が付加された 3 bi t の符号化データが得られ る。
一方、 この回路に供給される信号を 8 P S K硬判定デコーダ 1 0 0 3で復号す ると、 図 1 1に示すように、 点線で仕切られる領域のそれぞれに対して 0 0 0 ~ 1 1 1の 3bit の復号出力が出力される。
この 3 bit データは、 トレリスエンコーダ 1 0 0 2出力の 3 bit データがトレ リス復号された後のビッ ト誤り率が抑圧されたものであるのに対して、 全く誤り 訂正されていないものであるため、 両者を符号比較器 1 0 0 4で比較すれば、 卜 レリス復号前の 8 P S Kの伝送誤り率の近似値が得られる。 これをカウンタ 1 0 0 5でカウントし、 比較器 1 0 0 6で閾値と比較すれば、 ビッ ト誤り率が予め定 めた閾値以上に劣化しているかどうかを検出することができる。
なお、 図 8において、 8 2 2で示されるブロックは、 送信側で各 TSバケツ 卜 の先頭バイ 卜に埋め込まれている同期符号 ( 1 6進数の 4 7 ) を TMC Cに置換 しているため、 これを元の同期符号に置き換える回路であり、 これにより正規の MP EGの TSバケツ 卜に戻すことができる。
この同期符号置換回路 8 2 2の出力は多重化分離装置 8 2 3に供給され、 時分 割多重変調波生成側の多重化装置 3 0 1 (図 3参照) と逆の信号処理により、 そ れぞれ複数の映像信号、 音声信号およびデータサービス信号に分離される。 分離 された信号のうちヌルバケツ 卜が挿入された信号については、 情報が失われてい ることは勿論であるが、 これが正常に伝送されているバケツ 卜のサービスにまで 悪影響を与えることを防止することができる。
以上説明した時分割多重変調波の生成およびその復調系では、 TC 8 P SKと QP SK+ 1/2による 2階層の変調波の伝送を例にとって説明したが、 これ以 上の階層数に拡張することも可能であり、 この場合には、 最も誤り耐性の強い伝 送方式を除くすべての階層に対して図 1 0に示したのと同種のビッ 卜誤り率検出 および閾値判定回路を複数設け、 これらの出力信号によって選択的にヌルバケツ トを挿入するようにする。 また、 ビッ ト誤り率検出回路は、 これに代えて誤り訂 正不能検出回路であっても良い。
また、 上述した実施例においては、 H Qデータのビッ ト誤り率が予め定めた閾 値を上回るとき、 その H Qデータのバケツ トをヌルバケツ 卜に置換するようにし たが、 これはその上回った H Qデータのバケツ 卜の信号をビッ ト誤り率が予め定 めた閾値を上回らない他の H Qまたは L Qデータのバケツ 卜に影響を与えない信 号に置換するようにしてもよい。 このような信号としては、 例えば T Sエラ一指 標 (TS Error Ind icator) フラグなどが考えられる。 すなわち、 当該フラグを 1 とし、 多重分離装置においてこうしたバケツ トを無視する方法も考えられる。 産業上の利用可能性
本発明によれば、 複数の変調方式および誤り訂正方式を組み合わせた伝送方式 を同時に複数種類使用し、 多重伝送できる伝送システムにおいて、 低 C Z N受信 時に、 Cノ Nの高い伝送方式で伝送されたデータが、 C ZNの低い伝送方式で伝 送されたデータに対し、 妨害を与えるのを有効に回避することができる。

Claims

請 求 の 範 囲
1 . 異なる変調方式や誤り訂正方式によって生成され、 時分割多重方式の異なる パケッ トで伝送された複数のデジタルデータ信号の中から所望のデジタルデー タ信号を選択的に受信する受信装置において、
前記異なる伝送方式のそれぞれに対して適正な受信が可能か否かを検出する 手段と、
この検出手段によつて適正な受信ができないと判断された伝送方式による受 信バケツ 卜のデジタルデータ信号を、 他の伝送方式のバケツ 卜に影響を与えな い信号に置換する手段とを設けたもの。
2 . 請求項 1に記載のデジタルデータの受信装置において、 前記異なる伝送方式 のそれぞれに対して適正な受信が可能か否かを検出する手段が、 それぞれの伝 送方式で伝送されるデジタルデータ信号のビッ 卜誤り率を検出する回路と、 こ のビッ 卜誤り率を予め決められた閾値と比較し、 この閾値を越えるときに適正 な受信ができないと判断する比較器とを具えるもの。
3 . 請求項 2 に記載のデジタルデータの受信装置において、 前記デジタルデータ 信号のビッ ト誤り率を検出する回路が、 所定の符号訂正を行ったデジタルデー タ信号と、 符号訂正を行わないデジタルデータ信号とをビッ ト単位で比較し、 符号が一致しないときに出力信号を発生する符号比較器と、 この符号比較器か らの出力信号を計数するカウンタとを具えるもの。
4. 請求項 1 に記載のデジタルデータの受信装置において、 前記異なる伝送方式 のそれぞれに対して適正な受信が可能か否かを検出する手段が、 それぞれの伝 送方式で伝送される信号のビッ 卜誤り訂正が不可能であることを検出する回路 を具えるもの。
5. 請求項 1 に記載のデジタルデータの受信装置において、 前記適正な受信がで きないと判断された伝送方式による受信バケツ トを、 他の伝送方式のバケツ 卜 に影響を与えない信号に置換する手段が、 当該受信バケツ トをヌルバケツ 卜に 置換する回路を具えるもの。
6. 請求項 1 に記載のデジタルデータの受信装置において、 前記異なる変調方式 として、 B P SK変調方式、 QP SK変調方式および 8 P SK変調方式の中か ら選択されたもの。
PCT/JP1999/000302 1998-01-29 1999-01-26 Digital data receiver WO1999039471A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP99901174A EP0980161B1 (en) 1998-01-29 1999-01-26 Digital data receiver
US09/402,700 US6788654B1 (en) 1998-01-29 1999-01-26 Digital data receiver
DE69942294T DE69942294D1 (de) 1998-01-29 1999-01-26 Digitaler datenempfänger

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10016620A JP2912323B1 (ja) 1998-01-29 1998-01-29 デジタルデータの受信装置
JP10/16620 1998-01-29

Publications (1)

Publication Number Publication Date
WO1999039471A1 true WO1999039471A1 (en) 1999-08-05

Family

ID=11921393

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000302 WO1999039471A1 (en) 1998-01-29 1999-01-26 Digital data receiver

Country Status (6)

Country Link
US (1) US6788654B1 (ja)
EP (1) EP0980161B1 (ja)
JP (1) JP2912323B1 (ja)
CN (1) CN1190919C (ja)
DE (1) DE69942294D1 (ja)
WO (1) WO1999039471A1 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967745A3 (en) * 1998-06-24 2005-03-30 Matsushita Electric Industrial Co., Ltd. Receiving apparatus for receiving a plurality of digital transmissions comprising a plurality of receivers
JP2001274856A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 送信装置及び受信装置
JP4195547B2 (ja) * 2000-07-31 2008-12-10 日本放送協会 トランスポートストリームの再送信装置、および受信装置
JP3731465B2 (ja) * 2000-10-13 2006-01-05 株式会社ケンウッド ディジタル放送受信機及びディジタル放送受信方法
EP1211837A1 (en) * 2000-12-04 2002-06-05 Telefonaktiebolaget Lm Ericsson Unequal error protection in a packet transmission system
US20020129159A1 (en) 2001-03-09 2002-09-12 Michael Luby Multi-output packet server with independent streams
JP3712962B2 (ja) 2001-07-24 2005-11-02 株式会社日立国際電気 送信装置および伝送装置および受信装置および信号構成
DE10147487B4 (de) * 2001-09-26 2006-02-09 Siemens Ag Verfahren und Funkstation zur Datenübertragung in einem Funk-Kommunikationssytem
US20040001530A1 (en) * 2002-06-27 2004-01-01 International Business Machines Corporation Insertion of null packets to mitigate the effects of interference in wireless communications
JP4848274B2 (ja) * 2003-06-18 2011-12-28 トムソン ライセンシング ディジタル・メディア受信機においてヌル・パケットを処理する方法および装置
US7483368B2 (en) * 2003-09-30 2009-01-27 Hitachi Kokusai Electric Inc. Method and detecting carrier shift amount in digital transmission signal, method of correcting carrier shift amount, and receiver employing these methods
US20060285607A1 (en) * 2005-06-16 2006-12-21 The Boeing Company High availability narrowband channel for bandwidth efficient modulation applications
JP4828885B2 (ja) * 2005-07-27 2011-11-30 株式会社東芝 受信装置
JP4818783B2 (ja) * 2006-04-14 2011-11-16 ルネサスエレクトロニクス株式会社 情報処理方法および装置ならびにプログラム
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7702989B2 (en) * 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
KR100859941B1 (ko) * 2007-04-10 2008-09-23 삼성에스디아이 주식회사 인터페이스 시스템 및 이를 이용한 평판 표시장치
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
KR20100061409A (ko) * 2007-09-28 2010-06-07 에이저 시스템즈 인크 복잡성이 감소된 데이터 프로세싱을 위한 시스템들 및 방법들
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
KR101460835B1 (ko) * 2008-05-19 2014-11-11 에이저 시스템즈 엘엘시 데이터 검출기 피드백 루프에서 레이턴시를 완화하는 시스템들 및 방법들
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
CN102037513A (zh) * 2008-11-20 2011-04-27 Lsi公司 用于噪声降低的数据检测的系统和方法
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) * 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8266505B2 (en) * 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8667343B2 (en) * 2010-03-11 2014-03-04 The Johns Hopkins University High speed error detector for fading propagation channels
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
KR20120128429A (ko) * 2011-05-17 2012-11-27 삼성전자주식회사 통신용 제어 신호 수신 장치
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
JP6483176B2 (ja) * 2017-03-13 2019-03-13 株式会社日立国際電気 映像伝送装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474046A (ja) * 1990-07-13 1992-03-09 Nec Corp Atmセルの速度変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283740A (ja) 1994-04-05 1995-10-27 Sony Corp 送信装置、受信装置、および伝送システム
US5533004A (en) * 1994-11-07 1996-07-02 Motorola, Inc. Method for providing and selecting amongst multiple data rates in a time division multiplexed system
JPH08163085A (ja) * 1994-12-02 1996-06-21 Toshiba Corp 情報通信装置
JPH0983541A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd エラー処理方法および装置
US5815507A (en) 1996-04-15 1998-09-29 Motorola, Inc. Error detector circuit for digital receiver using variable threshold based on signal quality

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474046A (ja) * 1990-07-13 1992-03-09 Nec Corp Atmセルの速度変換装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KATOH H., ET AL.: "A FLEXIBLE TRANSMISSION TECHNIQUE FOR THE SATELLITE ISDB SYSTEM.", IEEE TRANSACTIONS ON BROADCASTING., IEEE SERVICE CENTER, PISCATAWAY, NJ., US, vol. 42., no. 03., 1 September 1996 (1996-09-01), US, pages 159 - 166., XP000834276, ISSN: 0018-9316, DOI: 10.1109/11.536575 *
See also references of EP0980161A4 *

Also Published As

Publication number Publication date
EP0980161A1 (en) 2000-02-16
EP0980161A4 (en) 2004-05-26
EP0980161B1 (en) 2010-04-28
JPH11215105A (ja) 1999-08-06
CN1256827A (zh) 2000-06-14
DE69942294D1 (de) 2010-06-10
US6788654B1 (en) 2004-09-07
CN1190919C (zh) 2005-02-23
JP2912323B1 (ja) 1999-06-28

Similar Documents

Publication Publication Date Title
WO1999039471A1 (en) Digital data receiver
US7327403B2 (en) VSB reception system with enhanced signal detection for processing supplemental data
US20040028076A1 (en) Robust data extension for 8vsb signaling
US20100275095A1 (en) Digital television system
WO2002003678A2 (en) Robust data extension for 8vsb signaling
KR20050109052A (ko) 수신 성능이 향상된 디지털 방송 송수신기 및 그의신호처리방법
KR100698613B1 (ko) 수신 성능이 향상된 디지털 방송 송수신기 및 그의신호처리방법
KR100614435B1 (ko) 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송 매체
JP3567276B2 (ja) ディジタル復号器及びディジタル復号方法
JP2001086494A (ja) デジタル放送受信機
JP4067012B2 (ja) デジタル放送信号送信装置及び送信方法
JP2991694B1 (ja) デジタル送信装置および受信装置
JP2000004409A (ja) 受信装置
JP4386103B2 (ja) デジタル放送信号送信装置及び受信方法
US20050052571A1 (en) System and method for sending low rate data on a packet basis in an 8-VSB standard data packet stream
JP4396735B2 (ja) デジタル放送信号送信装置及び受信方法
JP4396736B2 (ja) デジタル放送信号送信装置及び受信方法
JP3107090B2 (ja) デジタル放送信号送信装置及び方法
JP3107092B2 (ja) デジタル放送信号送信装置及び方法
JP3107091B2 (ja) デジタル放送信号受信装置及び方法
JP3185801B2 (ja) デジタル放送信号受信装置及び方法
JP4380736B2 (ja) デジタル放送信号受信装置及び受信方法
KR20070004472A (ko) 전송/수신 시스템 및 데이터 처리 방법
JP2000236316A (ja) デジタル放送信号受信装置及び方法
CA2413229A1 (en) Robust data extension for 8vsb signaling

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99800221.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999901174

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09402700

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999901174

Country of ref document: EP